WO2012133277A1 - 信号処理装置、制御プログラム、および集積回路 - Google Patents

信号処理装置、制御プログラム、および集積回路 Download PDF

Info

Publication number
WO2012133277A1
WO2012133277A1 PCT/JP2012/057706 JP2012057706W WO2012133277A1 WO 2012133277 A1 WO2012133277 A1 WO 2012133277A1 JP 2012057706 W JP2012057706 W JP 2012057706W WO 2012133277 A1 WO2012133277 A1 WO 2012133277A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
frequency
vertical
input
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/057706
Other languages
English (en)
French (fr)
Inventor
清一 合志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to CN201280010961.XA priority Critical patent/CN103404131B/zh
Publication of WO2012133277A1 publication Critical patent/WO2012133277A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal

Definitions

  • the present invention relates to a signal processing device, a control program, and an integrated circuit that perform signal processing on a video signal after interlace-progressive conversion.
  • interlaced scanning method also referred to as interlaced scanning
  • progressive scanning method also referred to as sequential scanning
  • the interlace scanning method is a method of scanning the screen every other line.
  • one frame is composed of two fields. That is, one frame includes a first field that scans odd-numbered lines and a second field that scans even-numbered lines. These lines are called scanning lines.
  • one frame is acquired at 1/30 second intervals. Then, the first field and the second field are scanned at 1/60 second intervals. That is, one field is displayed at 60 Hz. In Europe and other regions, there is a place where one field is displayed at 50 Hz.
  • the progressive scanning method is a method of scanning line by line from the top to the bottom of the screen. That is, in the progressive scanning method, one frame is acquired by one sequential scanning.
  • an interlace signal scanned by an interlace scanning method is transmitted in order to efficiently transmit a video within a limited transmission band.
  • an interlace scanning method is also used for a recording method such as a DVD (Digital Versatile Disk).
  • liquid crystal displays that display content such as TV broadcasts and DVDs, and PDPs (plasma display panels) display images by a progressive scanning method.
  • FIG. 11A is a graph showing the position of the scanning line in interlaced scanning in the time-vertical direction.
  • FIG. 11B is a graph showing the position of the scanning line in the progressive scanning in the time-vertical direction.
  • Circles shown in (a) and (b) of FIG. 11 shows the scanning lines P 100. Further, in the time direction (frame direction) of the graph shown in FIG. 11A, the interval Ti between the first field Fld1 and the second field Fld2 is 1/60 ms. Further, the scanning line of the first field Fld1 and the scanning line of the second field Fld2 appear at positions shifted by an interval L. The interval L is 1125 TV lines.
  • the interframe Tp is 1/60 ms.
  • the interval L is 1125 TV lines.
  • IP conversion interlace-progressive conversion
  • Non-Patent Document 1 As an example of a technique for realizing IP conversion, a technique for performing inter-field interpolation, a technique for performing intra-field interpolation, and the like can be cited (see Non-Patent Document 1).
  • the inter-field interpolation method is a method in which the value of the scanning line of the previous field is delayed as it is for 1/60 second and used as the value of the scanning line of the current field.
  • An arrow A1 in FIG. 12 shows a state of inter-field interpolation. That is, the scanning line P ′ 100 indicated by a black circle in FIG. 12 is a point to be interpolated, and the value of the scanning line P ′ 100 is acquired from the scanning line P 103 of the immediately preceding field.
  • the progressive part of the image will be doubled or the interlace structure will be visible in the progressive video. It has been known.
  • the method of performing intra-field interpolation is a method of supplementing the average value of the adjacent scanning lines as the value of the scanning line between the adjacent scanning lines in the same field.
  • An arrow A2 in FIG. 12 shows the state of intra-field interpolation. That is, the value of the scanning line P ′ 100 in FIG. 12 is an average value of the scanning lines P 101 and P 102 above and below the scanning line P ′ 100 in the same field.
  • the vertical resolution is halved, but the image deterioration as described above can be suppressed.
  • Non-Patent Document 1 also proposes a technique that adaptively combines the inter-field interpolation and the intra-field interpolation.
  • Non-Patent Document 1 discloses that motion detection is performed in units of pixels, intra-field interpolation is applied to the motion portion, and inter-field interpolation is applied to the stationary portion.
  • a weighted sum of values obtained by the inter-field interpolation and the intra-field interpolation is adaptively determined according to the degree of motion.
  • motion detection is accompanied by erroneous detection, and a part that does not actually move may be detected as a moving part, or a part that actually moves may be detected as a stationary part.
  • interline flicker when a video is played back based on an IP converted progressive signal, for example, when the caption super is scrolled in the vertical direction, a phenomenon that the periphery of the character outline flickers remarkably appears. Such flicker is called interline flicker.
  • Patent Document 1 discloses a technique for reducing interline flicker in interlace-interlace conversion, but reduces interline flicker that occurs when video is reproduced based on an IP-converted progressive signal. It does not solve the problem of making it happen.
  • the present invention has been made in view of the above problems, and its purpose is to provide a signal processing device that can reduce interline flicker that occurs when video is reproduced based on an IP-converted progressive signal, It is to realize a control program and an integrated circuit.
  • a signal processing apparatus uses a progressive signal by a progressive scanning method converted from an interlace signal obtained by interlace scanning an image as an input signal.
  • a signal processing apparatus that outputs a progressive signal subjected to signal processing as an output signal, the point at which a DC signal folds in a time-vertical frequency region of an interlace signal (a DC component of a two-dimensional sampling frequency in discretization by scanning)
  • the output signal is generated by removing, from the input signal, a frequency band excluding the frequency band in which the carrier appears in the time-vertical frequency region of the progressive signal from the frequency band in which the carrier that is a repeated point) appears. Having frequency component removing means And butterflies.
  • an integrated circuit uses a progressive scanning system converted from an interlace signal obtained by interlace scanning an image as an input signal, 1 or a plurality of line delay elements that output a line delay signal obtained by delaying the input video signal by one line in the vertical direction, and which are connected in cascade.
  • the line delay circuit in which the input signal is input to the line delay element in the foremost stage, and the output signal is obtained by adding each of the input signal and the line delay signal multiplied by a weighting factor. And an adding circuit to be generated.
  • an integrated circuit uses a progressive scanning system converted from an interlace signal obtained by interlace scanning an image as an input signal, A time-frequency component removal circuit that generates a time-low frequency removal signal by removing a low-frequency component of the time frequency in the input signal, and an integrated circuit that outputs a progressive signal subjected to signal processing as an output signal; A vertical frequency component removing circuit for generating a vertical low frequency removal signal by removing a low frequency component of a vertical frequency in the time low frequency removal signal, and the output signal by subtracting the vertical low frequency removal signal from the input signal. And a subtracting circuit for generating.
  • interlace signal an interlace signal carrier (hereinafter referred to as interlace signal) is detected in an IP converted progressive signal. May appear).
  • an interlace carrier that is a carrier in the time-vertical frequency domain of an interlaced signal and not a carrier in the time-vertical frequency domain of a progressive signal may appear.
  • an interlace signal is 2/60 seconds and 1 frame (1 field in 1/30 seconds), and a progressive signal is 1 frame in 1/60 seconds
  • the time-vertical frequency region of the progressive signal is around 30 Hz.
  • an interlace carrier of an interlace signal appears.
  • the interlace is near 1 / (2 * 1125 TV lines) in the time-vertical frequency domain of the IP converted progressive signal. A career may appear.
  • the interlace carrier is removed from the progressive signal.
  • the processing for removing the frequency band can be realized by, for example, a time direction low-pass filter, a vertical direction low-pass filter, or a combination thereof.
  • the signal processing apparatus uses the progressive signal converted from the interlace signal obtained by interlaced scanning the image as the input signal, and performs signal processing on the input signal.
  • a signal processing apparatus that outputs a progressive signal as an output signal, and a point at which a DC signal is folded back in the time-vertical frequency domain of an interlaced signal (a point at which a DC component of a two-dimensional sampling frequency repeatedly appears in discretization by scanning)
  • the integrated circuit according to the present invention uses a progressive signal by a progressive scanning method converted from an interlaced signal obtained by interlaced scanning an image as an input signal, and a progressive signal obtained by performing signal processing on the input signal.
  • An integrated circuit that outputs as an output signal, and is formed by connecting one or a plurality of line delay elements that output a line delay signal obtained by delaying an input video signal by one line in the vertical direction.
  • a line delay circuit in which the input signal is input to an element; and an adder circuit that generates the output signal by adding each of the input signal and the line delay signal multiplied by a weighting factor. is there.
  • the integrated circuit according to the present invention uses a progressive signal by a progressive scanning method converted from an interlaced signal obtained by interlaced scanning an image as an input signal, and a progressive signal obtained by performing signal processing on the input signal.
  • An integrated circuit that outputs as an output signal, a time frequency component removal circuit that generates a time low frequency removal signal by removing a low frequency component of the time frequency in the input signal, and a vertical frequency in the time low frequency removal signal
  • a vertical frequency component removal circuit that generates a vertical low frequency removal signal by removing the low frequency component of the signal, and a subtraction circuit that generates the output signal by subtracting the vertical low frequency removal signal from the input signal It is.
  • the interlace carrier and the spectrum due to the interlace carrier can be removed.
  • FIG. 1 It is a block diagram which illustrates about a schematic structure of a display apparatus provided with the interlace carrier removal part which concerns on one Embodiment of this invention. It is a figure which illustrates about the circuit structure of the vertical direction low-pass filter circuit which implement
  • (A) shows one configuration example, and (b) shows an equivalent circuit of the configuration example. It is a figure explaining the characteristic in the frequency band of an interlace signal and a progressive signal.
  • (A) is a schematic diagram showing carriers in a time-vertical frequency domain of an interlace signal.
  • (B) and (c) are schematic diagrams showing carriers in a time-vertical region in a progressive signal.
  • FIG. 6 is a diagram showing the position of a scanning line by progressive scanning in a time direction (frame direction) t-vertical direction y region.
  • 10 shows an example of the configuration of a time direction-vertical direction filter processing circuit that realizes an interlace carrier removal unit according to another embodiment of the present invention. It is a figure which shows the specific structure of the time direction high-pass filter with which the said time direction-vertical direction filter processing circuit is provided. It is a figure which shows the specific structure of the vertical direction high-pass filter with which the said time direction-vertical direction filter processing circuit is provided.
  • FIG. 6 is a graph showing the position of the scanning line in the time-vertical direction, where (a) shows an interlaced scan and (b) shows a progressive scan.
  • FIG. 4 is a diagram illustrating inter-field interpolation and intra-field interpolation in interlace-progressive conversion.
  • FIG. 1 is a block diagram illustrating a schematic configuration of the display device 1.
  • the display device 1 includes an MPEG (Moving Picture Experts Group) decoder 11, an IP (Interlace-Progressive) conversion unit 12, an interlace carrier removal unit 13, and a display unit 14.
  • MPEG Motion Picture Experts Group
  • IP Interlace-Progressive
  • An MPEG (Moving Picture Experts Group) decoder 11 has an antenna for receiving a television broadcast wave, and demodulates and decodes the received television broadcast wave to generate an interlace signal. Then, the MPEG decoder 11 supplies the generated interlace signal to the IP conversion unit 12.
  • MPEG Motion Picture Experts Group
  • the IP conversion unit 12 progressively converts the interlace signal supplied from the MPEG decoder 11 by interlace-progressive conversion. Then, the IP conversion unit 12 supplies the progressive signal # 12 obtained by the progressive process to the interlace carrier removal unit 13.
  • the interlace carrier removing unit 13 performs a filtering process on the progressive signal # 12 in order to reduce interline flicker during video reproduction.
  • the interlace carrier removing unit 13 is realized by the vertical direction low-pass filter circuit (frequency component removing means) 130 (see FIG. 2)
  • the interlace carrier removal unit 13 supplies the display unit 14 with an interlace carrier removed signal # 13 that is a progressive signal after the filter processing.
  • the display unit 14 displays an image on the screen according to the interlace carrier removed signal # 13 supplied from the interlace carrier removal unit 13.
  • the display unit 14 displays an image by a progressive scanning method, such as a liquid crystal display or a PDP (plasma display panel).
  • interlace carrier removing processing (About the principle of the interlace carrier removal processing by the interlace carrier removal unit) Before describing the specific configuration of the interlace carrier removing unit 13, the following describes the principle of filter processing (hereinafter referred to as interlace carrier removing processing) performed in the interlace carrier removing unit 13, with reference to FIG. To do.
  • FIG. 3 is a diagram for explaining the characteristics of the interlaced signal and the progressive signal in the frequency domain.
  • FIG. 3A is a schematic diagram showing a carrier that is a point at which a DC signal turns back in a time-vertical frequency region of an interlace signal (a point at which a DC component of a two-dimensional sampling frequency repeatedly appears in discretization by scanning). is there.
  • (B) and (c) of FIG. 3 are schematic diagrams showing carriers of spectral intensity in the time-vertical region in the progressive signal.
  • the horizontal axis is the frequency (Hz) and the vertical axis is the vertical component.
  • the carrier C is indicated by a black dot.
  • the intensity of the frequency spectrum of the carrier C is stronger than the frequency spectrum near the carrier C, and is about 1000 times stronger than the weakest position.
  • interlace-to-progressive conversion converts the interlaced signal having the carrier arrangement shown in FIG. 3A into a progressive signal having the carrier arrangement shown in FIG. 3B. Is done.
  • motion detection is accompanied by false detection.
  • the frequency spectrum characteristic of the interlace signal affects the frequency spectrum of the progressive signal after the interlace-progressive conversion.
  • a carrier that is a carrier in the time-vertical frequency domain of the interlace signal and is not a carrier in the time-vertical frequency domain of the progressive signal (hereinafter referred to as an interlace carrier) may appear in the progressive signal.
  • edge portion degradation that is, interline flicker becomes conspicuous in the reproduced video.
  • the interlace carrier removal unit 13 performs an interlace carrier removal process by removing the interlace carrier F from the progressive signal.
  • the interlace carrier removing unit 13 can be realized by, for example, the configuration described below.
  • FIG. 2A shows a configuration example when the interlace carrier removing unit 13 is realized by the vertical low-pass filter circuit 130
  • FIG. 2B shows the vertical low-pass filter circuit 130 shown in FIG.
  • the equivalent circuit which has a function equivalent to is shown.
  • the vertical low-pass filter circuit 130 outputs an interlace carrier removed signal # 13 subjected to an interlace carrier removal process by removing a high frequency component of a vertical frequency in the progressive signal # 12 input from the outside.
  • the progressive signal # 12 is obtained by IP conversion of the interlace signal by the IP conversion unit 12 as described above.
  • the vertical low-pass filter circuit 130 includes one-line delay circuits (line delay elements, line delay means) 131 and 132, coefficient units (addition means) 134, 135A and 135B, and adders. (Adding means) 136 and a weighting coefficient setting unit (weighting coefficient setting means) 137.
  • the progressive signal # 12 is first supplied to the one-line delay circuit 131, the coefficient unit 135A, and the weighting coefficient setting unit 137.
  • the 1-line delay circuit 131 generates a 1-line delay signal # 131 obtained by delaying the progressive signal # 12 by one line.
  • the 1-line delay circuit 131 supplies the 1-line delay signal # 131 to the 1-line delay circuit 132 and the coefficient unit 134.
  • the 1-line delay circuit 132 further delays the 1-line delay signal # 131 supplied from the 1-line delay circuit 131 by one line, that is, two lines compared to the original progressive signal # 12. 132 is generated.
  • the 1-line delay circuit 132 supplies the generated 2-line delay signal # 132 to the coefficient unit 135B.
  • Coefficient unit 134 generates a 1-line delay signal # weighted signal # 134 is multiplied by the coefficient alpha 0 against 131 supplied from the one-line delay circuit 131.
  • the coefficient unit 134 supplies the generated weighted signal # 134 to the adder 136.
  • Coefficient unit 135A multiplies the coefficient alpha 1 relative to a progressive signal # 12 inputted from the outside to generate a weighted signal # 135A.
  • the coefficient unit 135A supplies the generated weighted signal # 135A to the adder 136.
  • Coefficient multiplier 135B is multiplied by the coefficient alpha 1 generates a weighted signal # 135B for two-line delay signal # 132 supplied Karakara 1-line delay circuit 132.
  • the coefficient unit 135B supplies the generated weighted signal # 135B to the adder 136.
  • the adder 136 adds the weighted signal # 134 supplied from the coefficient unit 134, the weighted signal # 135A supplied from the coefficient unit 135A, and the weighted signal # 135B supplied from the coefficient unit 135B.
  • the interlace carrier removed signal # 13 is generated and output to the outside.
  • the weighting coefficient setting unit 137 sets coefficients used by the coefficient units 134, 135A, and 135B.
  • the coefficient ⁇ 0 used by the coefficient unit 134 and the coefficient ⁇ 1 used by the coefficient units 135A and 135B are coefficients for taking a weighted average.
  • the weighting coefficient setting unit 137 sets the coefficient ⁇ 0 to “1/2” and sets the coefficient ⁇ 1 to “1/4”.
  • the vertical low-pass filter circuit 130 includes one-line delay circuits 131 and 132, adders (adding means) 133 and 136, and coefficient multipliers (adding means) 134 and 135C. It is good also as a structure. However, in FIG. 2B, the description of the weighting coefficient setting unit 137 is omitted. Since the vertical low-pass filter circuits 130 in FIGS. 2A and 2B are equivalent, the same interlace carrier removed signal # 13 can be obtained in both cases.
  • the vertical low-pass filter circuit 130 shown in FIG. 2 (b), the progressive signal # 12, after adding the two-line delayed signal # 132, is that it is multiplied by the coefficient alpha 1 differs.
  • the carrier-removed signal # 13 is the same as the signal output from the vertical low-pass filter circuit 130 shown in FIG.
  • FIG. 5 shows the position of the scanning line by progressive scanning in the time direction (frame direction) t-vertical direction y region.
  • the value of the scanning line P 0 shown in FIG. 5 is filtered by the vertical low-pass filter circuit 130 as follows. That is, one of the value obtained by multiplying 1/2 to the value of the scan line P 0, and a value obtained by multiplying 1/4 to the one on the value of the scan line P 1 of the scanning lines P 0, the scanning lines P 0 is a value obtained by multiplying 1/4 to the value of the scan line P 2 below is calculated.
  • the interpolation process shown in FIG. 5 has more sample points from which interpolation is performed. That is, in the conventional interpolation process shown in FIG. 12, the number of sample points is one or two, whereas in the interpolation process shown in FIG. 5, the number of sample points is three.
  • FIG. 4 shows the frequency characteristics of the interlace carrier removed signal # 13 output from the vertical direction low-pass filter circuit.
  • the vertical low-pass filter circuit 130 removes the frequency band indicated by the removal region R10 including the interlace carrier F, and passes the other frequency bands.
  • the removal region R10 is a band having a predetermined width in the vertical direction centered on the position of the interlace carrier F in the case of 0 to 1/1125 TV lines. The same applies to 1/1125 TV lines to 2/1125 TV lines.
  • the removal region R10 includes a frequency band that is higher by a predetermined frequency than k / 1125 TV lines (k is an integer of 0 or more), and a frequency band that is lower than the k / 1125 TV lines by a predetermined frequency. It can be said that this is a combined area.
  • the removal region R10 is a frequency band in which the carrier of the interlace signal is generated and is not a frequency band in which the carrier of the progressive signal is generated, that is, a frequency band having a predetermined width including the interlace carrier F.
  • the frequency band indicated by the removal region R10 including the interlace carrier F is removed from the input progressive signal, so that the high frequency component due to the interlace carrier F can be removed. it can.
  • the interlace carrier removing unit 13 uses the progressive signal # 12 converted from the interlace signal obtained by interlace scanning the image as an input signal, and uses the DC signal in the time-vertical frequency region of the interlace signal.
  • the frequency band where the carrier appears in the time-vertical frequency domain in the progressive signal is excluded from the frequency band where the carrier is the signal folding point (the DC component of the two-dimensional sampling frequency appears repeatedly in the discretization by scanning).
  • Vertical direction low pass filter that generates an interlace carrier removed signal # 13 as an output signal by removing the frequency band in which the interlace carrier F appears from the progressive signal # 12.
  • the interlace carrier can be removed.
  • the vertical low-pass filter circuit 130 generates the interlace carrier removed signal # 13 signal # 13 by removing the high-frequency component in the vertical direction in the progressive signal # 12.
  • the area removed by the vertical low-pass filter circuit 130 is a band area having a predetermined width in the vertical direction from the position of the interlace carrier. Furthermore, this band region is a region extending in the time direction.
  • the frequency spectrum of a moving image tends to extend in the time direction.
  • the coefficient of the coefficient unit 135A and the coefficient of the coefficient unit 135B set by the weighting coefficient setting unit 137 are “ ⁇ 1 ” and the same.
  • the present invention is not limited to this, and the weighting coefficient setting unit 137 can set different coefficients for the coefficient unit 135A and the coefficient unit 135B.
  • the vertical low-pass filter circuit 130 is a 3-tap (stage number) filter having filter coefficients of (1/4, 1/2, 1/4). That is, the coefficient unit 134 applies the coefficient 1/2 to the video signal delayed by one line, and the coefficient unit 135 applies the coefficient 1/4 to the progressive signal # 12 and the two-line delayed signal # 132. .
  • the present invention is not limited to this configuration, and a filter having a tap number other than 3 can be used for the vertical low-pass filter circuit 130.
  • a filter having a tap number larger than 3 can be used for the vertical low-pass filter circuit 130.
  • a filter with the number of taps of 5, 7, 9 and the like can be used.
  • the weighting coefficient setting unit 137 may set the sum of 5, 7, and 9 coefficients to be “1” according to the number of taps.
  • the vertical width of the removal region R10 can be reduced.
  • the weight coefficient setting unit 137 in the vertical low-pass filter circuit 130 may be configured to adaptively change the filter according to the video characteristics of the progressive signal # 12 input.
  • changing the filter means that the weighting coefficient setting unit 137 changes the number of taps of the filter and sets a coefficient corresponding to the changed number of taps. Note that the present invention is not limited to this, and only a coefficient may be set.
  • the weighting coefficient setting unit 137 adaptively converts the progressive signal # 12 and the signal output from each 1-line delay circuit according to the video characteristics of the progressive signal # 12. Set the coefficient to apply to. Note that the sum of the coefficients is set to be “1”. In addition, setting the coefficient includes setting the coefficient value to “0”.
  • An example of changing the filter according to the video characteristics of progressive signal # 12 is as follows.
  • the filter may be changed according to the steepness of the signal corresponding to the contour portion (edge) included in the image represented by the progressive signal # 12. That is, an edge included in the image indicated by the input progressive signal # 12 may be detected, and the filter may be changed according to the rising or falling steepness of the signal corresponding to the detected edge.
  • the filter may be changed when the vertical edge is gentle or the vertical edge is steep.
  • edge is gentle, a filter with a small number of taps may be used. If the edge is steep, a filter with a large number of taps may be used. As an example where the edge is steep, for example, a boundary where an image changes from white to black can be cited.
  • the filter may be changed according to the spread of the spectrum due to the interlace carrier F in the frequency domain.
  • the spread of the spectrum means, for example, the extent that the spectrum spreads in the vertical direction, the time direction, or both in the frequency domain.
  • a filter with a small number of taps may be used. This is because when the number of taps of the filter is small, a gentle filter characteristic can be obtained compared to the case of a filter with a large number of taps.
  • a filter with a large number of taps may be used. This is because when the number of taps of the filter is large, steep filter characteristics can be obtained compared to the case of a filter with a small number of taps.
  • FIGS. 6 to 9 Another embodiment of the present invention will be described with reference to FIGS. 6 to 9 as follows.
  • members having the same functions as those in the drawings described in the first embodiment are denoted by the same reference numerals and description thereof is omitted.
  • FIG. 6 shows a configuration example when the interlace carrier removal unit 13 is realized by the time direction-vertical direction filter processing circuit 20.
  • the time direction-vertical direction filter processing circuit 20 includes a high-pass filter circuit frequency component removing unit 230, a two-line delay circuit 240, and a subtracter (subtracting unit) 250.
  • the time direction-vertical direction filter processing circuit 20 externally outputs the interlace carrier removed signal # 13 that has been subjected to the interlace carrier removal processing by performing filtering using the high-pass filter circuit 230 on the input progressive signal # 12. Output.
  • the high-pass filter circuit 230 includes a time-direction high-pass filter (time-frequency component removing unit) 210 and a vertical-direction high-pass filter (vertical frequency component removing unit) 220.
  • the time direction high-pass filter 210 performs high-pass processing in the time direction on the input signal.
  • FIG. 7 shows a specific configuration of the time direction high-pass filter 210.
  • the time-direction high-pass filter 210 includes a one-frame delay circuit (frequency component removing means) 211 and a subtracter (frequency component removing means) 212.
  • the 1-frame delay circuit 211 delays the progressive signal # 12 by one frame.
  • the one-frame delay circuit 211 functions as a low-pass filter in the time direction (frame direction).
  • the 1-frame delay circuit 211 generates a video signal # 211 obtained by performing a low-pass process in the time direction on the progressive signal # 12 and supplies the video signal # 211 to the subtractor 212.
  • the subtractor 212 generates a first filtered signal (temporal low frequency removal signal) # 210 obtained by subtracting the video signal # 211 subjected to the low-pass processing from the progressive signal # 12 that is an input signal.
  • the time-direction high-pass filter 210 is indirectly realized by using a time-direction low-pass filter.
  • the time-direction high-pass filter 210 generates the first filtered signal # 210 that has been subjected to the time-direction high-pass processing in this way, and outputs it to the outside.
  • the vertical high-pass filter 220 performs vertical high-pass processing on the input signal.
  • FIG. 8 shows a specific configuration of the vertical high-pass filter 220.
  • the vertical high-pass filter 220 includes a vertical low-pass filter 221 and a subtractor 222.
  • the vertical low-pass filter 221 can be the same as the vertical low-pass filter circuit 130, detailed description thereof is omitted.
  • the vertical low-pass filter 221 generates a video signal # 221 obtained by performing vertical low-pass processing on the first filtered signal # 210 output from the time-direction high-pass filter 210, and supplies the video signal # 221 to the subtractor 222. To do.
  • the subtracter 222 generates a second filtered signal (vertical low frequency removal signal) # 230 obtained by subtracting the video signal # 221 that has been subjected to the low-pass processing in the vertical direction from the first filtered signal # 210. .
  • the vertical high-pass filter 220 is indirectly realized by using a vertical high-pass filter.
  • the vertical high-pass filter 220 generates the second filtered signal # 230 subjected to the high-pass processing in the vertical direction in this way.
  • the high-pass filter circuit 230 outputs the second filtered signal # 230 that has been subjected to the filter processing by the vertical low-pass filter 221 and the vertical high-pass filter 220 as described above.
  • the two-line delay circuit 240 is synchronized with the second filtered signal # 230 by delaying the progressive signal # 12 by an amount delayed when the progressive signal # 12 passes through the high-pass filter circuit 230.
  • 2-line delay signal # 240 is output.
  • the subtractor 250 generates an interlace carrier removed signal # 13 obtained by subtracting the second filtered signal # 230 output from the high-pass filter circuit 230 from the 2-line delay signal # 240 output from the 2-line delay circuit 240. And output.
  • FIG. 9 shows frequency characteristics of signals output from the respective units included in the time direction-vertical direction filter processing circuit 20.
  • (A), (b), (c), and (d) of FIG. 9 are output from the 1-frame delay circuit 211, the time direction high-pass filter 210, the vertical direction low-pass filter 221, and the vertical direction high-pass filter 220, respectively.
  • the frequency characteristics of each video signal are shown.
  • the one-frame delay circuit 211 removes the frequency band indicated by the mask region R′21 and passes the other frequency band.
  • the time-direction high-pass filter 210 removes the frequency band indicated by the mask region R′21 shown in FIG. 9A from the progressive signal # 12 that is an input signal, and as a result, shown in FIG. 9B.
  • the frequency band indicated by the removal region R21 is obtained.
  • the removal region R21 includes a frequency band on the right side by a predetermined frequency from 30 * m (Hz) (m is an integer of 1 or more) and a frequency band on the left side by a predetermined frequency from 30 * m (Hz). It can be said that this is a combined area.
  • This frequency characteristic is also the frequency characteristic of the first filtered signal # 210.
  • the vertical low-pass filter 221 has the frequency characteristics shown in FIG. 4 as already described. Therefore, the vertical low-pass filter 221 removes the frequency band indicated by the removal region R10 shown in FIG. 4 from the frequency band indicated by the removal region R21. As a result, the frequency band indicated by the mask region R′22 shown in FIG. 9C is obtained. Therefore, the video signal # 221 output from the vertical low-pass filter 221 includes a frequency band indicated by the mask region R′22.
  • the vertical high-pass filter 220 subtracts the frequency band indicated by the mask area R′22 of the video signal # 221 from the frequency band indicated by the removal area R21 of the first filtered signal # 210.
  • the frequency band indicated by the removal region R22 shown in 9 (d) is obtained.
  • the removal region R22 is a rectangular region including the interlace carrier F.
  • the time direction-vertical direction filter processing circuit 20 generates an interlace carrier removed signal # 13 from which the removal region R22 including the interlace carrier F is removed from the video signal # 230.
  • the time direction-vertical direction filter processing circuit 20 includes the time direction high-pass filter 210 that generates the first filtered signal # 210 by removing the low frequency component of the time frequency in the progressive signal # 12.
  • the vertical high-pass filter 220 that generates the second filtered signal # 230 by removing the low frequency component of the vertical frequency in the first filtered signal # 210, and the second filtered signal # 12 from the progressive signal # 12
  • the subtractor 250 generates the interlace carrier removed signal # 13 by subtracting 230.
  • the frequency spectrum of a still image tends to spread in the time direction around the carrier.
  • the removal region R22 can be a rectangular region including the interlace carrier F, the interlace carrier and the spectrum due to the interlace carrier included in the rectangular region can be selectively removed. For this reason, it can prevent removing the frequency component of a time direction excessively. Thereby, there is an effect that blur of a still image can be reduced.
  • the filter processing of the time direction high pass filter 210 and the vertical direction high pass filter 220 of the high pass filter circuit 230 has linearity, the positions of the time direction high pass filter 210 and the vertical direction high pass filter 220 can be interchanged. .
  • the vertical high-pass filter 220 may be omitted, and only the filtering process by the time-direction high-pass filter 210 may be performed.
  • the time direction-vertical direction filter processing circuit 20 can function as a low pass filter in the time direction.
  • the time-direction high-pass filter 300 includes one-frame delay circuits (frame delay elements, frame delay means) 301 and 302, coefficient units (first addition means) 303, 304, and 305, adders (first An addition unit) 306 and a subtracter (first subtraction unit) 307 are provided.
  • the input progressive signal # 12 is supplied to the 1-frame delay circuit 301 and the coefficient unit 303.
  • the time direction high pass filter 300 is different in that the number of taps is three.
  • the 1-frame delay circuit 301 delays the input video signal by one frame, similarly to the 1-frame delay circuit 211 already described. Specifically, the 1-frame delay circuit 301 generates a 1-frame delay signal # 301 obtained by delaying the progressive signal # 12 by one frame. The 1-frame delay circuit 301 supplies the generated 1-frame delay signal # 301 to the 1-frame delay circuit 302, the coefficient unit 304, and the subtracter 307.
  • the 1-frame delay circuit 302 delays the input video signal by one frame, similarly to the 1-frame delay circuit 301. Specifically, the 1-frame delay circuit 302 generates a 2-frame delay signal # 302 obtained by delaying the 1-frame delay signal # 301 by one frame (that is, by delaying the progressive signal # 12 by two frames). The 1-frame delay circuit 301 supplies the generated 2-frame delay signal # 302 to the coefficient unit 305.
  • Coefficient multiplier 303 multiplies the coefficient alpha 11 generates a weighted signal # 303 against progressive signal # 12.
  • the coefficient unit 134 supplies the generated weighted signal # 303 to the adder 306.
  • the coefficient ⁇ 11 is illustratively “1 ⁇ 4”.
  • Coefficient unit 304 generates a weighted signal # 304 is multiplied by a coefficient alpha 12 for one-frame delayed signal # 301.
  • the coefficient unit 304 supplies the generated weighted signal # 304 to the adder 306.
  • the coefficient alpha 12 illustratively a "1/2".
  • the present invention is not limited to this, and the coefficient ⁇ 12 can be set arbitrarily as with the coefficient ⁇ 11 described above.
  • Coefficient unit 305 generates the weighted signal # 305 is multiplied by a coefficient alpha 13 with respect to the two-frame delayed video signal # 302.
  • the coefficient unit 305 supplies the generated weighted signal # 305 to the adder 306.
  • the coefficient alpha 13 illustratively a "1/4".
  • the adder 306 adds the weighted signal # 303 supplied from the coefficient unit 303, the weighted signal # 304 supplied from the coefficient unit 304, and the weighted signal # 305 supplied from the coefficient unit 305. An addition signal # 306 is generated, and the generated addition signal # 306 is supplied to the subtractor 307.
  • the subtracter 307 subtracts the addition signal # 306 supplied from the adder 306 from the 1-frame delay signal # 301 supplied from the 1-frame delay circuit 301 to generate a first filtered signal # 210.
  • the configuration of the time direction high-pass filter 300 is not limited to the configuration described above.
  • the filter can be changed.
  • the coefficient ⁇ 11 applied to the progressive signal # 12 in the immediately preceding frame of the 1-frame delayed signal # 301 and the 2-frame delayed signal # 302 in the immediately following frame of the 1-frame delayed signal # 301 the coefficient alpha 13 to be applied together, in contrast, "1/4" is set.
  • the first filtered signal # 210 output from the time direction high-pass filter 300 does not unnaturally blur when an object moves. That is, so-called tailing can be reduced.
  • each block of the above-described interlace carrier removal unit 13 may be realized by hardware by a logic circuit formed on an integrated circuit (IC chip), or software using a CPU (Central Processing Unit). May be realized.
  • IC chip integrated circuit
  • CPU Central Processing Unit
  • the display device 1 executes a CPU that executes instructions of a program that realizes each function, a ROM (Read Only Memory) that stores the program, a RAM (Random Access Memory) that expands the program, and the program
  • a storage device such as a memory for storing various data may be provided.
  • the function of the interlace carrier removal part 13 mentioned above may be implement
  • a recording medium in which the program code (execution format program, intermediate code program, source program) of the program is recorded so as to be readable by a computer is supplied to the display device 1, and the computer (or CPU or MPU) is supplied.
  • the computer or CPU or MPU
  • Examples of the recording medium include tapes such as magnetic tape and cassette tape, magnetic disks such as floppy (registered trademark) disks / hard disks, and CD-ROM / MO / MD / DVD / CD-R / Blu-ray disks (registered trademarks). ) And other optical disks, IC cards (including memory cards) / optical cards, semiconductor memories such as mask ROM / EPROM / EEPROM / flash ROM, PLD (Programmable logic device) and FPGA ( Logic circuits such as Field Programmable Gate Array can be used.
  • tapes such as magnetic tape and cassette tape
  • magnetic disks such as floppy (registered trademark) disks / hard disks
  • CD-ROM / MO / MD / DVD / CD-R / Blu-ray disks registered trademarks
  • IC cards including memory cards
  • semiconductor memories such as mask ROM / EPROM / EEPROM / flash ROM, PLD (Programmable logic device) and FPGA ( Logic circuits
  • the display device 1 may be configured to be connectable to a communication network, and the program code may be supplied via the communication network.
  • the communication network is not particularly limited as long as it can transmit the program code.
  • the Internet intranet, extranet, LAN, ISDN, VAN, CATV communication network, virtual private network (Virtual Private Network), telephone line network, mobile communication network, satellite communication network, etc. can be used.
  • the transmission medium constituting the communication network may be any medium that can transmit the program code, and is not limited to a specific configuration or type.
  • wired lines such as IEEE 1394, USB, power line carrier, cable TV line, telephone line, ADSL (Asymmetric Digital Subscriber Line) line, infrared rays such as IrDA and remote control, Bluetooth (registered trademark), IEEE 802.11 wireless, HDR ( It can also be used by wireless such as High Data Rate, NFC (Near Field Communication), DLNA (Digital Living Network Alliance), mobile phone network, satellite line, and terrestrial digital network.
  • the present invention can also be realized in the form of a computer data signal embedded in a carrier wave in which the program code is embodied by electronic transmission.
  • means does not necessarily mean physical means, but includes cases where the functions of each means are realized by software. Further, the function of one means may be realized by two or more physical means, or the functions of two or more means may be realized by one physical means.
  • the interlace carrier removing unit 13 included in the display device uses the progressive signal # 12 converted from the interlace signal obtained by interlace scanning the image as an input signal, and the time of the interlace signal ⁇ Progressive signal time-carrier appears in the vertical frequency domain from the frequency band where the carrier appears, which is the point where the DC signal turns around in the vertical frequency domain (the DC component of the two-dimensional sampling frequency appears repeatedly in discretization by scanning)
  • the interlace carrier removed signal # 13, which is the output signal, is generated by removing the frequency band excluding the frequency band to be processed from the progressive signal # 12.
  • the signal processing apparatus uses a progressive signal by a progressive scanning method converted from an interlace signal obtained by interlace scanning an image as an input signal, and a progressive signal obtained by performing signal processing on the input signal.
  • a signal processing device that outputs a signal as an output signal, which is a point at which a DC signal folds in a time-vertical frequency domain of an interlace signal (a DC component of a two-dimensional sampling frequency repeatedly appears in discretization by scanning)
  • the integrated circuit according to the present invention uses a progressive signal by a progressive scanning method converted from an interlaced signal obtained by interlaced scanning an image as an input signal, and a progressive signal obtained by performing signal processing on the input signal.
  • An integrated circuit that outputs as an output signal, and is formed by connecting one or a plurality of line delay elements that output a line delay signal obtained by delaying an input video signal by one line in the vertical direction.
  • a line delay circuit in which the input signal is input to an element; and an adder circuit that generates the output signal by adding each of the input signal and the line delay signal multiplied by a weighting factor. is there.
  • the integrated circuit according to the present invention uses a progressive signal by a progressive scanning method converted from an interlaced signal obtained by interlaced scanning an image as an input signal, and a progressive signal obtained by performing signal processing on the input signal.
  • An integrated circuit that outputs as an output signal, a time frequency component removal circuit that generates a time low frequency removal signal by removing a low frequency component of the time frequency in the input signal, and a vertical frequency in the time low frequency removal signal
  • a vertical frequency component removal circuit that generates a vertical low frequency removal signal by removing the low frequency component of the signal, and a subtraction circuit that generates the output signal by subtracting the vertical low frequency removal signal from the input signal It is.
  • interlaced carrier As already described, according to the knowledge obtained by the inventor of the present invention regarding the above-described problem, when a motion region is erroneously detected in motion detection performed at the time of IP conversion, an interlace signal is detected in an IP converted progressive signal. May appear (hereinafter referred to as interlaced carrier).
  • an interlace carrier that is a carrier in the time-vertical frequency domain of an interlaced signal and not a carrier in the time-vertical frequency domain of a progressive signal may appear.
  • an interlace signal is 2/60 seconds and 1 frame (1 field in 1/30 seconds), and a progressive signal is 1 frame in 1/60 seconds
  • the time-vertical frequency region of the progressive signal is around 30 Hz.
  • an interlace carrier of an interlace signal appears.
  • the interlace is near 1 / (2 * 1125 TV lines) in the time-vertical frequency domain of the IP converted progressive signal. A career may appear.
  • the interlace carrier is removed from the progressive signal.
  • the processing for removing the frequency band can be realized by, for example, a time direction low-pass filter, a vertical direction low-pass filter, or a combination thereof.
  • the frequency component removing unit may generate the output signal by removing a high-frequency component in a vertical direction from the input signal.
  • the frequency component removing unit removes a high-frequency component in the vertical direction from the input signal. That is, the frequency component removing unit functions as a vertical low-pass filter.
  • the frequency band removed by the vertical low-pass filter that is, the high frequency component band in the vertical direction is a band region having a predetermined width in the vertical direction with the interlace carrier as the center. Furthermore, this band region is a region extending in the time direction.
  • the interlace carrier can be removed by a band region having a predetermined width in the vertical direction and extending in the time direction.
  • the frequency spectrum of a moving image tends to extend in the time direction.
  • the frequency component removing unit further connects one or a plurality of line delay elements that output a line delay signal obtained by delaying the input video signal by one line in the vertical direction.
  • the line delay means for inputting the input signal to the line delay element at the front stage, and adding the output signal by multiplying each of the input signal and the line delay signal after multiplying by a weighting factor.
  • generate may be sufficient.
  • the vertical low-pass filter can be realized with a simple configuration, so that the cost of the apparatus can be reduced.
  • the signal processing apparatus further includes weight coefficient setting means for setting the weight coefficient in accordance with the steepness of the signal corresponding to the contour portion included in the image represented by the input signal. May be.
  • the weighting factor can be set adaptively according to the steepness of the signal corresponding to the contour portion (edge) included in the image represented by the progressive signal. Thereby, the frequency characteristic of the output signal can be adjusted. Note that the sum of the weight coefficients is set to be “1”.
  • setting the weighting factor includes setting the value of the coefficient to “0”.
  • the number of weighting factors may be increased as the steepness of the signal corresponding to the contour portion included in the image represented by the progressive signal is higher.
  • the number of weighting factors may be reduced as the steepness is lower.
  • the line delay means may be configured by cascading two line delay elements.
  • the frequency component removing means is a so-called vertical low-pass filter with 3 taps. Therefore, the design of the frequency component removing means is simplified. Therefore, it is possible to reduce the size and cost of the apparatus and reduce the processing load.
  • the frequency component removing unit further generates a time low frequency removal signal by removing a low frequency component of the time frequency in the input signal, Vertical frequency component removal means for generating a vertical low frequency removal signal by removing a low frequency component of a vertical frequency in the time low frequency removal signal, and the output signal by subtracting the vertical low frequency removal signal from the input signal. And a subtracting means for generating.
  • the temporal low frequency removal signal is generated by removing the low frequency component of the temporal frequency in the input signal. That is, a time direction high-pass filter is applied to the input signal.
  • the above-mentioned time direction high-pass filter passes a frequency band of a predetermined width in the time direction with the interlace carrier as the center.
  • the time-direction high-pass filter can be realized by, for example, a circuit that subtracts a video signal obtained by delaying the video signal by one frame from the input video signal.
  • a vertical low frequency removal signal is generated by removing the low frequency component of the vertical frequency in the time low frequency removal signal. That is, a vertical high-pass filter is applied to the temporal low frequency removal signal.
  • the above-mentioned vertical high-pass filter passes a frequency band of a predetermined width in the vertical direction around the interlace carrier.
  • the vertical high-pass filter can be realized by, for example, a circuit that subtracts a video signal obtained by passing a low-frequency component in the vertical direction from the input video signal.
  • the band region having the predetermined width in the time direction and the band region having the predetermined width in the vertical direction are overlapped from the input signal.
  • An area (hereinafter referred to as an overlapping area) is extracted.
  • the overlapping area includes an interlace carrier.
  • the frequency band including the interlace carrier is removed.
  • the overlapping region is a region narrower than both the band region having a predetermined width in the time direction and the belt region having a predetermined width in the vertical direction.
  • the time frequency component removal means generates the time low frequency removal signal by calculating a difference between two consecutive frames constituting the image represented by the input signal. It may be configured to.
  • the temporal low frequency removal signal is generated by calculating the difference between the input signal and the video signal obtained by delaying the input signal by one frame.
  • This configuration can be realized by, for example, one frame memory.
  • the apparatus can be reduced in size, cost, and processing load can be reduced.
  • the time-frequency component removing unit further includes a frame delay element that outputs a frame delay signal obtained by delaying an input video signal by one frame (n is an arbitrary positive number).
  • a frame delay element that outputs a frame delay signal obtained by delaying an input video signal by one frame (n is an arbitrary positive number).
  • An integer) number of cascaded connections frame delay means for inputting the input signal to the frame delay element at the front stage, and adding each of the input signal and the frame delay signal multiplied by a weighting factor
  • First addition means for generating an addition signal
  • subtraction means for generating the output signal by subtracting the addition signal from the frame delay signal output from the frame delay element at the nth stage from the front. It may be a configuration.
  • the temporal low-frequency removal signal is generated using a plurality of continuous frames, there is an effect that blur appearing in the video can be made natural.
  • each frame delay signal when a weighting factor to be multiplied by each frame delay signal is set according to the degree of delay from the frame delay signal output from the n-th frame delay element from the forefront of each frame delay signal, the frame to be added Since there is no bias in the delayed signal, so-called tail flickering can be reduced.
  • the vertical frequency component removing means further comprises a plurality of line delay elements that output a line delay signal obtained by delaying the input video signal by one line in the vertical direction in cascade.
  • a line delay means for inputting the time low frequency removal signal to the line delay element at the front stage, and adding each of the time low frequency removal signal and the line delay signal after multiplying by a weighting factor.
  • a configuration may be provided that includes second adding means for generating the output signal.
  • the vertical frequency component removing means is a so-called n-tap vertical low-pass filter.
  • the apparatus can be reduced in size, cost, and processing load can be reduced.
  • the signal processing apparatus further includes weight coefficient setting means for setting the weight coefficient according to the steepness of the signal corresponding to the contour portion included in the image represented by the input signal. There may be.
  • the weighting factor can be adaptively set according to the steepness of the signal corresponding to the contour portion included in the image represented by the input signal. Thereby, the frequency characteristic of the output signal can be adjusted. Note that the sum of the weight coefficients is set to be “1”.
  • setting the weighting factor includes setting the value of the coefficient to “0”.
  • the number of weighting factors may be increased as the steepness of the signal corresponding to the contour portion included in the image represented by the progressive signal is higher.
  • the number of weighting factors may be reduced as the steepness is lower.
  • the frequency component removing unit further generates a time low frequency removal signal by removing a low frequency component of the time frequency in the input signal
  • a configuration may be provided that includes subtracting means for generating the output signal by subtracting the vertical low frequency removal signal from the temporal low frequency removal signal.
  • the time frequency component removing means removes the low frequency component of the time frequency in the input signal. That is, the time frequency component removing unit functions as a time direction high-pass filter.
  • the frequency band removed by the frequency component removing means is a band region having a predetermined width in the time direction with the interlace carrier as the center. Furthermore, this band region is a region extending in the vertical direction.
  • the interlace carrier can be removed by a band region having a predetermined width in the time direction and extending in the vertical direction.
  • the frequency spectrum of a still image tends to extend in the vertical direction.
  • the signal processing device may be realized by a computer.
  • a control program for the signal processing device that causes the signal processing device to be realized by the computer by causing the computer to operate as each of the means, and A computer-readable recording medium on which it is recorded also falls within the scope of the present invention.
  • the interlace carrier removal unit according to the present invention can be applied to an apparatus that displays an interlace-scanned signal in a progressive manner.
  • the present invention can be suitably applied to a receiver for digital terrestrial broadcasting such as a liquid crystal television set and a portable terminal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Abstract

　インターレースキャリア除去部（１３）は、インターレース信号から変換されたプログレッシブ信号（＃１２）を入力信号とし、インターレース信号の時間－垂直周波数領域のキャリア周波数帯域からプログレッシブ信号の時間－垂直周波数領域のキャリア周波数帯域を除いた周波数帯域を、プログレッシブ信号（＃１２）から除去しインターレースキャリア除去済信号（＃１３）を生成する。

Description

信号処理装置、制御プログラム、および集積回路
　本発明は、インターレース－プログレッシブ変換後の映像信号に対して信号処理を施す信号処理装置、制御プログラム、および集積回路に関する。
　従来から、画面の走査方式として、インターレース走査方式（飛び越し走査とも称する）、および、プログレッシブ走査方式（順次走査とも称する）の２つが広く知られている。
　インターレース走査方式は、画面を１ラインおきに走査する方式である。インターレース走査方式では、１フレームは、２つのフィールドから構成される。すなわち、１フレームは、奇数番目のラインを走査する第１フィールドと、偶数番目のラインを走査する第２フィールドとから構成される。これらのラインのことを走査線と称する。
　日本や米国で採用されているインターレース走査方式では、１フレームを１／３０秒間隔で取得する。そして、第１フィールドおよび第２フィールドを、それぞれ１／６０秒間隔で走査する。つまり、１つのフィールドは、６０Ｈｚで表示される。なお、欧州その他の地域等では、１つのフィールドが５０Ｈｚで表示される方式を採用しているところもある。
　これに対して、プログレッシブ走査方式は、画面の上方から下方に向けて順に１ラインずつ走査する方式である。すなわち、プログレッシブ走査方式では、１回の順次走査により、１フレームを取得する。
　テレビジョン（以下、テレビと略称する）放送では、限られた伝送帯域の中で効率よく映像を送信するために、インターレース走査方式により走査されたインターレース信号を伝送する。また、ＤＶＤ（Digital Versatile Disk）等の記録方式にも、インターレース走査方式が用いられている場合が多い。
　一方、テレビ放送やＤＶＤ等のコンテンツを表示する液晶ディスプレイや、ＰＤＰ（プラズマディスプレイパネル）では、プログレッシブ走査方式により画像を表示する。
　図１１の（ａ）に、インターレース走査における走査線の位置を、時間－垂直方向について表したグラフを示す。また、図１１の（ｂ）に、プログレッシブ走査における走査線の位置を、時間－垂直方向について表したグラフを示す。
　図１１の（ａ）および（ｂ）に示す丸印は、走査線Ｐ１００を示している。また、図１１の（ａ）に示すグラフの時間方向（フレーム方向）において、第１フィールドＦｌｄ１と、第２フィールドＦｌｄ２との間隔Ｔｉは、１／６０ｍｓである。また、第１フィールドＦｌｄ１の走査線と、第２フィールドＦｌｄ２の走査線とは、間隔Ｌの分ずれた位置に現れる。なお、間隔Ｌは、１１２５ＴＶ本である。
　また、図１１の（ｂ）に示すグラフの時間方向において、フレーム間Ｔｐは、１／６０ｍｓである。また、間隔Ｌは、１１２５ＴＶ本である。
　このように、インターレース走査方式とプログレッシブ走査方式とでは、１フレーム（フィールド）における走査線の数が異なる。このため、液晶ディスプレイやＰＤＰにおいて放送波等のインターレース信号を表示する際には、走査線を補間するためのインターレース－プログレッシブ変換（以下、ＩＰ変換と称する）を行う。なお、以下では、ＩＰ変換を、プログレッシブ化とも表記する。
　ここで、ＩＰ変換を実現する手法の一例として、フィールド間補間を行う手法や、フィールド内補間を行う手法などが挙げられる（非特許文献１参照）。
　フィールド間補間を行う手法は、直前のフィールドの走査線の値を、そのまま１／６０秒間遅延させて、現フィールドの走査線の値として用いる手法である。図１２の矢印Ａ１は、フィールド間補間の様子を示している。すなわち、図１２において黒丸で示す走査線Ｐ’１００が、補間すべき点であり、走査線Ｐ’１００の値は直前のフィールドの走査線Ｐ１０３から取得される。
　なお、フィールド間補間によって動き部分を処理すると、プログレッシブ化した映像において、処理を施した部分の像が２重になってしまったり、インターレース構造が見えてしまったりすることにより映像に劣化が生じることが知られている。
　また、フィールド内補間を行う手法は、同一フィールド内において、隣り合う走査線の値の平均値を、当該隣り合う走査線の間における走査線の値として補う手法である。
　図１２の矢印Ａ２は、フィールド内補間の様子を示している。すなわち、図１２の走査線Ｐ’１００の値は、同一フィールド内における、該走査線Ｐ’１００の上下にある走査線Ｐ１０１およびＰ１０２の平均値である。
　なお、フィールド間補間では、垂直解像度が半分になるが、上記のような映像の劣化は抑制できる。
　さらに、非特許文献１には、上記フィールド間補間および上記フィールド内補間を適応的に組み合わせる技術も提案されている。
　例えば、非特許文献１には、画素単位で動き検出を行い、動き部分には、フィールド内補間を適用し、静止部分には、フィールド間補間を適用することが開示されている。
　また、例えば、動きの度合いに応じて、適応的に、上記フィールド間補間および上記フィールド内補間により得られる値の加重和を求めることが開示されている。
日本国公開特許公報「特開２００３－１４１５４２号公報（２００３年５月１６日公開）」
吹抜　敬彦著、「ＴＶ画像の多次元信号処理」、日刊工業新聞社、第１版、１９８８年１１月、ｐｐ８８－９７、１０２－１０７
　しかしながら、現状の技術では、誤検出することなく動き検出を実施することは困難である。つまり、動き検出には、誤検出がつきものであり、実際は動いていない部分を動き部分として検出したり、実際は動いている部分を静止部分として検出したりすることがある。
　この誤検出による影響により、プログレッシブ化により得られたプログレッシブ信号において、上述のような映像の劣化が発生し、これにより、映像にちらつきが発生する場合がある。
　例えば、ＩＰ変換されたプログレッシブ信号に基づいて映像を再生する際に、例えば、字幕スーパーが垂直方向にスクロールされると、文字の輪郭周辺がちらつく現象が顕著に現れる。このようなちらつきはインターラインフリッカと称される。
　なお、特許文献１などに、インターレース－インターレース変換において、インターラインフリッカを低減する技術が開示されているが、ＩＰ変換されたプログレッシブ信号に基づいて映像を再生する際に発生するインターラインフリッカを低減させるという課題を解決するものではない。
　本発明は、上記の課題に鑑みてなされたものであり、その目的は、ＩＰ変換されたプログレッシブ信号に基づいて映像を再生する際に発生するインターラインフリッカを低減することができる信号処理装置、制御プログラム、および集積回路を実現することにある。
　上記の課題に解決するために、本発明に係る信号処理装置は、画像をインターレース走査して得たインターレース信号から変換された、プログレッシブ走査方式によるプログレッシブ信号を入力信号とし、上記入力信号に対して信号処理を施したプログレッシブ信号を出力信号として出力する信号処理装置であって、インターレース信号の時間－垂直周波数領域における直流信号の折り返る点（走査による離散化において、２次元サンプリング周波数の直流成分が繰り返し現れる点）であるキャリアが出現する周波数帯域からプログレッシブ信号の時間－垂直周波数領域における上記キャリアが出現する周波数帯域を除いた周波数帯域を、上記入力信号から除去することによって上記出力信号を生成する周波数成分除去手段を備えることを特徴とする。
　また、上記の課題に解決するために、本発明に係る集積回路は、画像をインターレース走査して得たインターレース信号から変換された、プログレッシブ走査方式によるプログレッシブ信号を入力信号とし、上記入力信号に対して信号処理を施したプログレッシブ信号を出力信号として出力する集積回路であって、入力された映像信号を垂直方向に１ライン遅延させたライン遅延信号を出力するライン遅延素子を１または複数縦列接続させて成り、最前段の上記ライン遅延素子に上記入力信号が入力されるライン遅延回路と、上記入力信号および上記ライン遅延信号の各々を、重み係数を乗じた上で加算することによって上記出力信号を生成する加算回路とを備えることを特徴とする。
　また、上記の課題に解決するために、本発明に係る集積回路は、画像をインターレース走査して得たインターレース信号から変換された、プログレッシブ走査方式によるプログレッシブ信号を入力信号とし、上記入力信号に対して信号処理を施したプログレッシブ信号を出力信号として出力する集積回路であって、上記入力信号における時間周波数の低周波成分を除去することによって時間低周波除去信号を生成する時間周波数成分除去回路と、上記時間低周波除去信号における垂直周波数の低周波成分を除去することによって垂直低周波除去信号を生成する垂直周波数成分除去回路と、上記入力信号から上記垂直低周波除去信号を減じることによって上記出力信号を生成する減算回路とを備えることを特徴とする。
　本発明の発明者が上記の課題に関して得た知見によれば、ＩＰ変換時に行なわれる動き検出において動き領域が誤検出されると、ＩＰ変換されたプログレッシブ信号において、インターレース信号のキャリア（以下、インターレースキャリアと表記する）が現れる場合がある。
　つまり、ＩＰ変換されたプログレッシブ信号の時間－垂直周波数領域において、インターレース信号の時間－垂直周波数領域におけるキャリアであって、プログレッシブ信号の時間－垂直周波数領域におけるキャリアではないインターレースキャリアが現れる場合がある。
　例えば、インターレース信号が２／６０秒で１フレーム（１／３０秒で１フィールド）であり、プログレッシブ信号が１／６０秒で１フレームである場合、プログレッシブ信号の時間－垂直周波数領域において、３０Ｈｚ付近にインターレース信号のインターレースキャリアが現れることがある。また、別の観点からいえば、インターレース信号およびプログレッシブ信号の走査線数が１１２５ＴＶ本である場合、ＩＰ変換されたプログレッシブ信号の時間－垂直周波数領域において、１／（２＊１１２５ＴＶ本）付近にインターレースキャリアが現れることがある。
　これに対して、上記構成によれば、ＩＰ変換されたプログレッシブ信号の時間－垂直周波数領域において、インターレース信号のインターレースキャリアが現れる位置を含む周波数帯域を除去するので、プログレッシブ信号からインターレースキャリアを除去することができる。なお、上記の周波数帯域を除去する処理は、例えば、時間方向ローパスフィルタ、垂直方向ローパスフィルタ、またはこれらの組み合わせにより実現することができる。
　よって、ＩＰ変換されたプログレッシブ信号に基づいて映像を再生する際に、インターレースキャリアの影響により生じるインターラインフリッカを低減することができるという効果を奏する。特に、字幕スーパーが垂直方向にスクロールされる際に文字の輪郭周辺がちらつく現象を抑制することができる。
　以上のように、本発明に係る信号処理装置は、画像をインターレース走査して得たインターレース信号から変換された、プログレッシブ走査方式によるプログレッシブ信号を入力信号とし、上記入力信号に対して信号処理を施したプログレッシブ信号を出力信号として出力する信号処理装置であって、インターレース信号の時間－垂直周波数領域における直流信号の折り返る点（走査による離散化において、２次元サンプリング周波数の直流成分が繰り返し現れる点）であるキャリアが出現する周波数帯域からプログレッシブ信号の時間－垂直周波数領域における上記キャリアが出現する周波数帯域を除いた周波数帯域を、上記入力信号から除去することによって上記出力信号を生成する周波数成分除去手段を備える構成である。
　また、本発明に係る集積回路は、画像をインターレース走査して得たインターレース信号から変換された、プログレッシブ走査方式によるプログレッシブ信号を入力信号とし、上記入力信号に対して信号処理を施したプログレッシブ信号を出力信号として出力する集積回路であって、入力された映像信号を垂直方向に１ライン遅延させたライン遅延信号を出力するライン遅延素子を１または複数縦列接続させて成り、最前段の上記ライン遅延素子に上記入力信号が入力されるライン遅延回路と、上記入力信号および上記ライン遅延信号の各々を、重み係数を乗じた上で加算することによって上記出力信号を生成する加算回路とを備える構成である。
　また、本発明に係る集積回路は、画像をインターレース走査して得たインターレース信号から変換された、プログレッシブ走査方式によるプログレッシブ信号を入力信号とし、上記入力信号に対して信号処理を施したプログレッシブ信号を出力信号として出力する集積回路であって、上記入力信号における時間周波数の低周波成分を除去することによって時間低周波除去信号を生成する時間周波数成分除去回路と、上記時間低周波除去信号における垂直周波数の低周波成分を除去することによって垂直低周波除去信号を生成する垂直周波数成分除去回路と、上記入力信号から上記垂直低周波除去信号を減じることによって上記出力信号を生成する減算回路とを備える構成である。
　本発明によれば、インターレースキャリアおよびインターレースキャリアによるスペクトルを除去することができる。
　従って、ＩＰ変換されたプログレッシブ信号に基づいて映像を再生する際に発生するインターラインフリッカを低減することができる。
本発明の一実施形態に係るインターレースキャリア除去部を備える表示装置の概略的構成について例示するブロック図である。 上記インターレースキャリア除去部を実現する垂直方向ローパスフィルタ回路の回路構成について例示する図である。（ａ）は、一構成例について示しており、また（ｂ）は、当該構成例の等価回路について示している。 インターレース信号およびプログレッシブ信号の周波数帯域における特性について説明する図である。（ａ）は、インターレース信号の時間－垂直周波数領域におけるキャリアを示す模式図である。（ｂ）および（ｃ）は、プログレッシブ信号における時間－垂直領域におけるキャリアを示す模式図である。 上記垂直方向ローパスフィルタ回路から出力されるインターレースキャリア除去済信号の周波数特性を示す図である。 時間方向（フレーム方向）ｔ－垂直方向ｙ領域における、プログレッシブ走査による走査線の位置を示す図である。 本発明の他の実施形態に係るインターレースキャリア除去部を実現する時間方向－垂直方向フィルタ処理回路の構成例を示している。 上記時間方向－垂直方向フィルタ処理回路が備える時間方向ハイパスフィルタの具体的構成を示す図である。 上記時間方向－垂直方向フィルタ処理回路が備える垂直方向ハイパスフィルタの具体的構成を示す図である。 時間方向－垂直方向フィルタ処理回路が備える各部から出力される映像信号の周波数特性を示している。（ａ）、（ｂ）、（ｃ）および（ｄ）は、それぞれ、１フレーム遅延回路、時間方向ハイパスフィルタ、垂直方向ローパスフィルタ、および垂直方向ハイパスフィルタから出力される各映像信号の周波数特性を示している。 本発明の他の実施形態に係るインターレースキャリア除去部を実現する時間方向－垂直方向フィルタ処理回路が備える時間方向ハイパスフィルタの構成例について示す図である。 走査線の位置を、時間－垂直方向について示したグラフであり、（ａ）は、インターレース走査のものを示しており、また（ｂ）は、プログレッシブ走査のものを示している。 インターレース－プログレッシブ変換におけるフィールド間補間およびフィールド内補間について示す図である。
　〔実施形態１〕
　　（概要）
　本発明の一実施形態について図１～図５に基づいて説明すると以下の通りである。まず、図１を用いて、本実施形態に係るインターレースキャリア除去部（信号処理装置、集積回路）１３を備える表示装置１について説明する。図１は、表示装置１の概略的構成について例示するブロック図である。
　図１に示すように、表示装置１は、ＭＰＥＧ（Moving Picture Experts Group）デコーダ１１、ＩＰ（Interlace-Progressive）変換部１２、インターレースキャリア除去部１３、および表示部１４を備える構成である。
　ＭＰＥＧ（Moving Picture Experts Group）デコーダ１１は、テレビ放送波を受信するアンテナを有しており、受信したテレビ放送波を復調・復号してインターレース信号を生成する。そして、ＭＰＥＧデコーダ１１は、生成したインターレース信号をＩＰ変換部１２に供給する。
　ＩＰ変換部１２は、ＭＰＥＧデコーダ１１から供給されるインターレース信号をインターレース－プログレッシブ変換によりプログレッシブ化する。そして、ＩＰ変換部１２は、プログレッシブ化により得られたプログレッシブ信号＃１２をインターレースキャリア除去部１３に供給する。
　インターレースキャリア除去部１３は、映像再生時のインターラインフリッカを低減するために、プログレッシブ信号＃１２にフィルタ処理を施すものである。以下では、インターレースキャリア除去部１３を垂直方向ローパスフィルタ回路（周波数成分除去手段）１３０（図２参照）により実現する例について説明するが、その具体的構成については後述する。そして、インターレースキャリア除去部１３は、フィルタ処理後のプログレッシブ信号であるインターレースキャリア除去済信号＃１３を表示部１４に供給する。
　表示部１４は、インターレースキャリア除去部１３から供給されるインターレースキャリア除去済信号＃１３に従って画像を画面上に表示する。表示部１４は、液晶ディスプレイやＰＤＰ（プラズマディスプレイパネル）などの、プログレッシブ走査方式により画像を表示するものである。
　　（インターレースキャリア除去部によるインターレースキャリア除去処理の原理について）
　インターレースキャリア除去部１３の具体的構成について説明する前に、以下において、図３を参照しながら、インターレースキャリア除去部１３において行われるフィルタ処理（以下、インターレースキャリア除去処理と表記する）の原理について説明する。
　図３は、インターレース信号およびプログレッシブ信号の周波数領域における特性について説明する図である。図３の（ａ）は、インターレース信号の時間－垂直周波数領域における直流信号の折り返る点（走査による離散化において、２次元サンプリング周波数の直流成分が繰り返し現れる点）であるキャリアを示す模式図である。図３の（ｂ）および（ｃ）は、プログレッシブ信号における時間－垂直領域におけるスペクトル強度のキャリアを示す模式図である。
　図３の（ａ）～（ｃ）に示す図では、横軸を周波数（Ｈｚ）とし、縦軸を垂直成分としている。また、図３の（ａ）～（ｃ）に示す図では、キャリアＣを黒点にて示している。なお、キャリアＣの周波数スペクトルの強度は、キャリアＣの近傍の周波数スペクトルよりも強く、最も弱い位置と比べて１０００倍程度の強度を有している。
　また、図３の（ａ）に示すように、インターレース信号では、キャリアＣは、（サイコロの）五の目状に現れる。すなわち、ｆ＝０および６０（Ｈｚ）では、１／１１２５ＴＶおよび２／１１２５ＴＶにおいてキャリアＣが現れる。また、ｆ＝３０（Ｈｚ）では、１／（２＊１１２５）ＴＶおよび２／（２＊１１２５）ＴＶにおいてキャリアＣが現れる。
　一方、図３の（ｂ）に示すように、プログレッシブ信号では、キャリアＣは、格子状に現れる。すなわち、ｆ＝０および６０（Ｈｚ）において、それぞれ１／１１２５ＴＶおよび２／１１２５ＴＶの位置にキャリアＣが現れる。
　図３の（ａ）および（ｂ）を比べると、図３の（ａ）では、ｆ＝３０（Ｈｚ）において、キャリアが存在するのに対して、図３の（ｂ）では、ｆ＝３０（Ｈｚ）において、キャリアが存在しない。
　動き検出が誤検出なく実施されたものと仮定すると、インターレース－プログレッシブ変換により、図３の（ａ）に示すキャリア配置のインターレース信号が、図３の（ｂ）に示すキャリア配置のプログレッシブ信号に変換される。
　しかし、実際には、動き検出には誤検出がつきものである。動き検出に誤検出がある場合、インターレース－プログレッシブ変換後のプログレッシブ信号の周波数スペクトルに対して、インターレース信号の周波数スペクトルの特性が影響を及ぼす。
　これにより、インターレース信号の時間－垂直周波数領域におけるキャリアであって、プログレッシブ信号の時間－垂直周波数領域におけるキャリアではないキャリア（以下、インターレースキャリアと表記する）が、プログレッシブ信号において現れる場合がある。
　例えば、図３の（ｃ）に示すように、ｆ＝３０（Ｈｚ）においてインターレースキャリアが現れる。このようなインターレースキャリアＦを含むプログレッシブ信号に従って映像が再生されると、再生された映像において、エッジ部分の劣化、すなわちインターラインフリッカが目立つようになる。
　インターレースキャリア除去部１３は、プログレッシブ信号からインターレースキャリアＦを除去することによってインターレースキャリア除去処理を実施するものである。インターレースキャリア除去部１３は、例えば、以下に説明する構成により実現することができる。
　　（インターレースキャリア除去部）
　図２を用いて、インターレースキャリア除去部１３の具体的な構成例について説明する。図２の（ａ）は、インターレースキャリア除去部１３を、垂直方向ローパスフィルタ回路１３０により実現する場合の構成例を示しており、（ｂ）は、（ａ）に示した垂直方向ローパスフィルタ回路１３０と等価な機能を有する等価回路を示している。
　垂直方向ローパスフィルタ回路１３０は、外部から入力されるプログレッシブ信号＃１２における垂直周波数の高周波成分を除去することによってインターレースキャリア除去処理を施したインターレースキャリア除去済信号＃１３を外部に出力する。なお、プログレッシブ信号＃１２は、上述のとおり、ＩＰ変換部１２がインターレース信号をＩＰ変換して得られたものである。
　図２の（ａ）に示すように、垂直方向ローパスフィルタ回路１３０は、１ライン遅延回路（ライン遅延素子、ライン遅延手段）１３１、１３２、係数器（加算手段）１３４、１３５Ａ、１３５Ｂ、加算器（加算手段）１３６および重み係数設定部（重み係数設定手段）１３７を備える構成である。
　垂直方向ローパスフィルタ回路１３０では、プログレッシブ信号＃１２は、まず、１ライン遅延回路１３１、係数器１３５Ａ、および重み係数設定部１３７に供給される。
　１ライン遅延回路１３１は、プログレッシブ信号＃１２を１ライン分遅延させた１ライン遅延信号＃１３１を生成する。１ライン遅延回路１３１は、１ライン遅延信号＃１３１を１ライン遅延回路１３２および係数器１３４に供給する。
　１ライン遅延回路１３２は、１ライン遅延回路１３１から供給される１ライン遅延信号＃１３１を、さらに１ライン分、すなわち元のプログレッシブ信号＃１２と比べて２ライン分遅延させた２ライン遅延信号＃１３２を生成する。１ライン遅延回路１３２は、生成した２ライン遅延信号＃１３２を係数器１３５Ｂに供給する。
　係数器１３４は、１ライン遅延回路１３１から供給される１ライン遅延信号＃１３１に対して係数α０を乗じて重み付き信号＃１３４を生成する。係数器１３４は、生成した重み付き信号＃１３４を加算器１３６に供給する。
　係数器１３５Ａは、外部から入力されるプログレッシブ信号＃１２に対して係数α１を乗じて重み付き信号＃１３５Ａを生成する。
　係数器１３５Ａは、生成した重み付き信号＃１３５Ａを加算器１３６に供給する。
　係数器１３５Ｂは、１ライン遅延回路１３２からから供給される２ライン遅延信号＃１３２に対して係数α１を乗じて重み付き信号＃１３５Ｂを生成する。係数器１３５Ｂは、生成した重み付き信号＃１３５Ｂを加算器１３６に供給する。
　加算器１３６は、係数器１３４から供給される重み付き信号＃１３４と、係数器１３５Ａから供給される重み付き信号＃１３５Ａと、係数器１３５Ｂから供給される重み付き信号＃１３５Ｂと、を加算してインターレースキャリア除去済信号＃１３を生成し、外部に出力する。
　重み係数設定部１３７は、係数器１３４、１３５Ａ、１３５Ｂの各々が用いる係数を設定する。
　係数器１３４が用いる係数α０および係数器１３５Ａ、１３５Ｂが用いる係数α１は、加重平均を取るための係数である。重み係数設定部１３７は、例えば、係数α０および係数α１とを、“α０＋α１＋α１＝１”を満たす範囲で任意に設定することができる。ここでは、例示的に、重み係数設定部１３７は、係数α０を“１／２”と設定し、係数α１を“１／４”と設定する。
　　　[等価回路]
　なお、図２の（ｂ）に示すように、垂直方向ローパスフィルタ回路１３０を、１ライン遅延回路１３１、１３２、加算器（加算手段）１３３、１３６、係数器（加算手段）１３４、１３５Ｃを備える構成としてもよい。ただし、図２の（ｂ）では、重み係数設定部１３７の記載は省略している。図２の（ａ）および（ｂ）の垂直方向ローパスフィルタ回路１３０は等価であるので、いずれにおいても同様のインターレースキャリア除去済信号＃１３を得ることができる。
　より具体的にいえば、図２の（ａ）に示す垂直方向ローパスフィルタ回路１３０では、プログレッシブ信号＃１２と、２ライン遅延信号＃１３２とを加算する前に、係数α１を乗じているのに対して、図２の（ｂ）に示す垂直方向ローパスフィルタ回路１３０では、プログレッシブ信号＃１２と、２ライン遅延信号＃１３２とを加算してから、係数α１を乗じている点が異なる。
　よって、図２の（ｂ）に示す垂直方向ローパスフィルタ回路１３０において、係数器１３５Ｃが供給する重み付き信号＃１３５Ｃと、係数器１３４が供給する重み付き信号＃１３４とを加算して得られるインターレースキャリア除去済信号＃１３は、図２の（ａ）に示す垂直方向ローパスフィルタ回路１３０が出力する信号と同じである。
　　（フィルタ処理）
　次に、図５を用いて、以上に説明した垂直方向ローパスフィルタ回路１３０によるフィルタ処理について説明する。図５は、時間方向（フレーム方向）ｔ－垂直方向ｙ領域における、プログレッシブ走査による走査線の位置を示している。
　図５に示す走査線Ｐ０の値は、垂直方向ローパスフィルタ回路１３０によって、次のようにフィルタ処理される。すなわち、走査線Ｐ０の値に１／２を乗じた値と、走査線Ｐ０の一つ上の走査線Ｐ１の値に１／４を乗じた値と、走査線Ｐ０の一つ下の走査線Ｐ２の値に１／４を乗じた値とが計算される。
　そして、垂直方向ローパスフィルタ回路１３０によって計算されたこれらの３つの値が合算されて、走査線Ｐ０の新しい値として採用される。
　図１２に示した従来の補間処理と比べれば、図５に示す補間処理のほうが、補間の元となるサンプル点が多くなっていることがわかる。すなわち、図１２に示した従来の補間処理では、サンプル点の数は１つまたは２つであるのに対して、図５に示す補間処理では、サンプル点の数は３つである。
　　（周波数特性）
　図４に、垂直方向ローパスフィルタ回路１３０から出力されるインターレースキャリア除去済信号＃１３の周波数特性を示している。
　図４に示すように、垂直方向ローパスフィルタ回路１３０は、インターレースキャリアＦを含む除去領域Ｒ１０で示される周波数帯域を除去し、それ以外の周波数帯域を通過させる。
　図４に示すように、除去領域Ｒ１０は、０～１／１１２５ＴＶ本においては、インターレースキャリアＦの位置を中心とする、垂直方向に所定幅の帯域である。１／１１２５ＴＶ本～２／１１２５ＴＶ本についても同様である。
　言い換えれば、除去領域Ｒ１０は、ｋ／１１２５ＴＶ本（ｋは、０以上の整数）から所定の周波数だけ上側にある周波数帯域と、ｋ／１１２５ＴＶ本から所定の周波数だけ下側にある周波数帯域とを合わせた領域であるといえる。
　つまり、除去領域Ｒ１０は、インターレース信号のキャリアが発生する周波数帯域であって、プログレッシブ信号のキャリアが発生する周波数帯域でない周波数帯域、すなわちインターレースキャリアＦを含む所定幅の周波数帯域である。
　このため、垂直方向ローパスフィルタ回路１３０によれば、入力されるプログレッシブ信号から、インターレースキャリアＦを含む除去領域Ｒ１０で示される周波数帯域を除去するので、インターレースキャリアＦによる高周波数成分を除去することができる。
　　（作用・効果）
　以上のように、インターレースキャリア除去部１３は、画像をインターレース走査して得たインターレース信号から変換された、プログレッシブ走査方式によるプログレッシブ信号＃１２を入力信号とし、インターレース信号の時間－垂直周波数領域における直流信号の折り返る点（走査による離散化において、２次元サンプリング周波数の直流成分が繰り返し現れる点）であるキャリアが出現する周波数帯域からプログレッシブ信号における時間－垂直周波数領域におけるキャリアが出現する周波数帯域を除いた周波数帯域、言い換えればインターレースキャリアＦが出現する周波数帯域を、プログレッシブ信号＃１２から除去することによって出力信号であるインターレースキャリア除去済信号＃１３を生成する垂直方向ローパスフィルタ回路１３０を備える構成である。
　上記構成では、インターレースキャリアの出現位置を含む帯域の除去を行うので、上記インターレースキャリアを除去することができる。
　従って、ＩＰ変換されたプログレッシブ信号に基づいて映像を再生する際に発生するインターラインフリッカを低減することができる。
　また、垂直方向ローパスフィルタ回路１３０は、プログレッシブ信号＃１２における垂直方向の高周波成分を除去することによってインターレースキャリア除去済信号＃１３信号＃１３を生成する。垂直方向ローパスフィルタ回路１３０が除去する領域は、上記インターレースキャリアの位置から、垂直方向に所定幅の帯領域となる。さらにいえば、この帯領域は、時間方向に延びる領域である。
　ところで、時間－垂直周波数領域において、動画像の周波数スペクトルは時間方向に延びる傾向がある。
　しかし、上記構成によれば、インターレースキャリアおよびインターレースキャリアによるスペクトルのみを除去することができるので、動画像が含まれるプログレッシブ信号に対して、良好な除去特性を有するフィルタを得ることができる。
　　（変形例）
　　　［係数について］
　図２の（ａ）に示す垂直方向ローパスフィルタ回路１３０では、重み係数設定部１３７が設定する係数器１３５Ａの係数と、係数器１３５Ｂの係数とが「α１」で同一であった。しかしながら、これに限られず、重み係数設定部１３７は、係数器１３５Ａと、係数器１３５Ｂとで異なる係数を設定することも可能である。
　　　［フィルタの変形例について］
　垂直方向ローパスフィルタ回路１３０は、フィルタ係数が（１／４，１／２，１／４）の３タップ（段数）のフィルタであった。すなわち、係数器１３４が、係数１／２を１ライン遅延した映像信号に適用し、係数器１３５が、プログレッシブ信号＃１２および２ライン遅延信号＃１３２に係数１／４を適用する構成であった。
　しかしながら、当該構成に限られず、垂直方向ローパスフィルタ回路１３０に、タップ数が３以外のフィルタを用いることも可能である。
　例えば、垂直方向ローパスフィルタ回路１３０には、タップ数が３より大きいフィルタを用いることができる。例えば、タップ数が、５、７、および９等のフィルタを用いることができる。この場合、重み係数設定部１３７は、タップ数に応じて、５、７、および９個の係数の和が“１”になるように設定すればよい。
　このように、より長いタップのフィルタを用いることで、除去領域Ｒ１０の垂直方向の幅を狭めることができる。これにより、インターレースキャリアＦに起因するボケが発生する周波数領域を狭めることができるという効果を奏する。
　　　［フィルタの適応的変更について］
　また、垂直方向ローパスフィルタ回路１３０における重み係数設定部１３７において、入力されるプログレッシブ信号＃１２の映像特性に応じて、適応的にフィルタを変更するように構成してもよい。
　以下の説明において、フィルタを変更するとは、重み係数設定部１３７が、フィルタのタップ数を変更するとともに、変更後のタップ数に応じた係数を設定することである。なお、これに限られず、係数のみを設定する構成であってもよい。
　係数のみを設定する場合、具体的には、重み係数設定部１３７が、プログレッシブ信号＃１２の映像特性に応じて、適応的に、プログレッシブ信号＃１２および各１ライン遅延回路から出力される信号に対して適用する係数を設定する。なお、係数の総和は“１”となるように設定するものとする。また、係数を設定することには、係数の値を“０”に設定することも含まれる。
　プログレッシブ信号＃１２の映像特性に応じたフィルタの変更例は以下のとおりである。
　例えば、プログレッシブ信号＃１２で表される画像に含まれる輪郭部分（エッジ）に相当する信号の急峻度合いに応じてフィルタを変更してもよい。つまり、入力されるプログレッシブ信号＃１２が示す画像に含まれるエッジを検出し、当該検出したエッジに相当する信号の立ち上がりまたは立ち下りの急峻度合いに応じてフィルタを変更してもよい。
　例えば、垂直方向のエッジが緩やかであったり、垂直方向のエッジが急峻であったりする場合に、フィルタを変更する構成にしてもよい。
　なお、エッジが緩やかである場合は、タップ数の小さいフィルタを用いるとよい。また、エッジが急峻である場合は、タップ数の大きいフィルタを用いるとよい。エッジが急峻となる例としては、例えば、映像が白から黒に変化する境界などが挙げられる。
　また、周波数領域におけるインターレースキャリアＦによるスペクトルの広がりに応じてフィルタを変更してもよい。ここで、スペクトルの広がりとは、例えば、周波数領域において、スペクトルが垂直方向、または、時間方向、あるいは、その両方に広がる程度のことを意味する。
　例えば、インターレースキャリアＦのスペクトルの広がり大きい場合、タップ数の小さいフィルタを用いるとよい。これは、フィルタのタップ数が小さい場合、タップ数が大きいフィルタの場合と比べて、緩やかなフィルタ特性が得られるためである。
　また、例えば、インターレースキャリアＦのスペクトルの広がりが小さい場合、あるいは急峻に変化する場合、タップ数の大きいフィルタを用いるとよい。これは、フィルタのタップ数が大きい場合、タップ数が小さいフィルタ場合と比べて、急峻なフィルタ特性が得られるためである。
　　〔実施形態２〕
　本発明の他の実施形態について図６～図９に基づいて説明すると、以下の通りである。なお、説明の便宜上、前記実施形態１にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
　本実施形態においては、図１に示すインターレースキャリア除去部１３を、図６に示す時間方向－垂直方向フィルタ処理回路２０を用いて実現する方法について説明する。
　まず、図６を用いて、時間方向－垂直方向フィルタ処理回路（周波数成分除去手段）２０の構成例について説明する。図６は、インターレースキャリア除去部１３を、時間方向－垂直方向フィルタ処理回路２０により実現する場合の構成例を示している。
　図６に示すように、時間方向－垂直方向フィルタ処理回路２０は、ハイパスフィルタ回路周波数成分除去手段２３０、２ライン遅延回路２４０、および減算器（減算手段）２５０を備える構成である。
　時間方向－垂直方向フィルタ処理回路２０は、入力されるプログレッシブ信号＃１２に、ハイパスフィルタ回路２３０を用いたフィルタ処理を行うことによってインターレースキャリア除去処理を施したインターレースキャリア除去済信号＃１３を外部に出力する。
　ハイパスフィルタ回路２３０は、より具体的には、時間方向ハイパスフィルタ（時間周波数成分除去手段）２１０、および垂直方向ハイパスフィルタ（垂直周波数成分除去手段）２２０を具備する構成である。
　時間方向ハイパスフィルタ２１０は、入力される信号に対して、時間方向の高域通過処理を施す。図７に時間方向ハイパスフィルタ２１０の具体的構成を示す。
　図７に示すように、時間方向ハイパスフィルタ２１０は、１フレーム遅延回路（周波数成分除去手段）２１１と、減算器（周波数成分除去手段）２１２とを含む。
　１フレーム遅延回路２１１は、プログレッシブ信号＃１２を１フレーム分遅延させる。この１フレーム遅延回路２１１は、時間方向（フレーム方向）のローパスフィルタとして機能する。１フレーム遅延回路２１１は、プログレッシブ信号＃１２に対して時間方向の低域通過処理を施した映像信号＃２１１を生成し、減算器２１２に供給する。
　減算器２１２は、入力信号であるプログレッシブ信号＃１２から、低域通過処理を施した映像信号＃２１１を減じた第１フィルタ処理済信号（時間低周波除去信号）＃２１０を生成する。
　このように、時間方向ハイパスフィルタ２１０は、時間方向のローパスフィルタを用いて間接的に実現されている。時間方向ハイパスフィルタ２１０は、このようにして時間方向の高域通過処理を施した第１フィルタ処理済信号＃２１０を生成し、外部に出力する。
　垂直方向ハイパスフィルタ２２０は、入力される信号に対して、垂直方向の高域通過処理を施す。図８に垂直方向ハイパスフィルタ２２０の具体的構成を示す。
　図８に示すように、垂直方向ハイパスフィルタ２２０は、垂直方向ローパスフィルタ２２１と、減算器２２２とを含む。
　垂直方向ローパスフィルタ２２１は、垂直方向ローパスフィルタ回路１３０と同様のものが採用可能であるので、その詳細な説明を省略する。垂直方向ローパスフィルタ２２１は、時間方向ハイパスフィルタ２１０から出力される第１フィルタ処理済信号＃２１０に対して垂直方向の低域通過処理を施した映像信号＃２２１を生成し、減算器２２２に供給する。
　減算器２２２は、第１フィルタ処理済信号＃２１０から、垂直方向の低域通過処理を施した映像信号＃２２１を減じた第２フィルタ処理済信号（垂直低周波除去信号）＃２３０を生成する。
　このように、垂直方向ハイパスフィルタ２２０は、垂直方向のハイパスフィルタを用いて間接的に実現されている。垂直方向ハイパスフィルタ２２０は、このようにして垂直方向の高域通過処理を施した第２フィルタ処理済信号＃２３０を生成する。
　ハイパスフィルタ回路２３０は、以上のような垂直方向ローパスフィルタ２２１および垂直方向ハイパスフィルタ２２０によるフィルタ処理が施された第２フィルタ処理済信号＃２３０を出力する。
　２ライン遅延回路２４０は、プログレッシブ信号＃１２がハイパスフィルタ回路２３０を通過する際に遅延する分だけ、プログレッシブ信号＃１２を遅延させることにより、第２フィルタ処理済信号＃２３０との同期をとった２ライン遅延信号＃２４０を出力する。
　減算器２５０は、２ライン遅延回路２４０から出力される２ライン遅延信号＃２４０から、ハイパスフィルタ回路２３０から出力される第２フィルタ処理済信号＃２３０を減じたインターレースキャリア除去済信号＃１３を生成し、出力する。
　　（周波数特性）
　図９に、時間方向－垂直方向フィルタ処理回路２０が備える各部から出力される信号の周波数特性を示している。図９の（ａ）、（ｂ）、（ｃ）および（ｄ）は、それぞれ、１フレーム遅延回路２１１、時間方向ハイパスフィルタ２１０、垂直方向ローパスフィルタ２２１、および垂直方向ハイパスフィルタ２２０から出力される各映像信号の周波数特性を示している。
　図９の（ａ）に示すように、１フレーム遅延回路２１１は、マスク領域Ｒ’２１で示される周波数帯域を除去し、それ以外の周波数帯域を通過させる。
　時間方向ハイパスフィルタ２１０では、入力信号であるプログレッシブ信号＃１２から、図９の（ａ）に示すマスク領域Ｒ’２１で示される周波数帯域を除去するので、これにより図９の（ｂ）に示す除去領域Ｒ２１で示される周波数帯域が得られる。除去領域Ｒ２１は、３０＊ｍ（Ｈｚ）（ｍは、１以上の整数）から所定の周波数だけ右側にある周波数帯域と、３０＊ｍ（Ｈｚ）から所定の周波数だけ左側にある周波数帯域とを合わせた領域であるといえる。この周波数特性は、第１フィルタ処理済信号＃２１０の周波数特性でもある。
　また、垂直方向ローパスフィルタ２２１は、既に説明したように図４に示す周波数特性を有する。よって、垂直方向ローパスフィルタ２２１は、除去領域Ｒ２１で示される周波数帯域から、図４に示した除去領域Ｒ１０で示される周波数帯域を除去する。これにより、図９の（ｃ）に示すマスク領域Ｒ’２２で示される周波数帯域が得られる。よって、垂直方向ローパスフィルタ２２１が出力する映像信号＃２２１は、マスク領域Ｒ’２２で示される周波数帯域を含む。
　さらに、垂直方向ハイパスフィルタ２２０では、第１フィルタ処理済信号＃２１０の除去領域Ｒ２１で示される周波数帯域から、映像信号＃２２１のマスク領域Ｒ’２２で示される周波数帯域を減じるので、これにより図９の（ｄ）に示す除去領域Ｒ２２で示される周波数帯域が得られる。除去領域Ｒ２２は、インターレースキャリアＦを含む矩形領域である。
　時間方向－垂直方向フィルタ処理回路２０は、映像信号＃２３０から、インターレースキャリアＦが含まれる除去領域Ｒ２２を除去したインターレースキャリア除去済信号＃１３を生成する。
　　（作用・効果）
　以上のように、時間方向－垂直方向フィルタ処理回路２０は、プログレッシブ信号＃１２における時間周波数の低周波成分を除去することによって第１フィルタ処理済信号＃２１０を生成する時間方向ハイパスフィルタ２１０と、第１フィルタ処理済信号＃２１０における垂直周波数の低周波成分を除去することによって第２フィルタ処理済信号＃２３０を生成する垂直方向ハイパスフィルタ２２０と、プログレッシブ信号＃１２から第２フィルタ処理済信号＃２３０を減じることによってインターレースキャリア除去済信号＃１３を生成する減算器２５０とを備える構成である。
　インターレース走査の周波数領域では、静止画像の周波数スペクトルは、キャリアを中心に時間方向に広がる傾向がある。上記構成によれば、除去領域Ｒ２２は、インターレースキャリアＦを含む矩形領域とすることができるので、当該矩形領域に含まれるインターレースキャリアおよびインターレースキャリアによるスペクトルを選択的に除去することができる。このため、時間方向の周波数成分を過度に除去することを防ぐことができる。これにより、静止画像のボケを低減することができるという効果を奏する。
　　（変形例）
　上記実施形態１においても説明したように、垂直方向ローパスフィルタ２２１のタップ数を増やすことにより、除去領域Ｒ１０の垂直方向の幅を狭めることができるので、除去領域Ｒ２１の除去領域が小さくなる。これにより最終的に得られる除去領域Ｒ２２の垂直方向の幅を狭めることができる。
　また、ハイパスフィルタ回路２３０の時間方向ハイパスフィルタ２１０および垂直方向ハイパスフィルタ２２０のフィルタ処理には、線形性があるので、時間方向ハイパスフィルタ２１０および垂直方向ハイパスフィルタ２２０の位置は入れ替えることが可能である。
　また、ハイパスフィルタ回路２４０において、垂直方向ハイパスフィルタ２２０を省略し、時間方向ハイパスフィルタ２１０によるフィルタ処理のみを行うようにしてもかまわない。このような構成によれば、時間方向－垂直方向フィルタ処理回路２０を時間方向のローパスフィルタとして機能させることができる。
　〔実施形態３〕
　　本発明のさらに他の実施形態について図１０に基づいて説明すると、以下の通りである。なお、説明の便宜上、前記各実施形態にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
　本実施形態においては、図６示した時間方向ハイパスフィルタ２１０のタップ数を増やす構成例について説明する。
　図１０を用いて、時間方向ハイパスフィルタ（周波数成分除去手段）３００の構成例について説明する。図１０に示すように、時間方向ハイパスフィルタ３００は、１フレーム遅延回路（フレーム遅延素子、フレーム遅延手段）３０１、３０２、係数器（第１加算手段）３０３、３０４、３０５、加算器（第１加算手段）３０６および減算器（第１減算手段）３０７を備える構成である。
　時間方向ハイパスフィルタ３００では、入力されるプログレッシブ信号＃１２が、１フレーム遅延回路３０１および係数器３０３に供給される。時間方向ハイパスフィルタ２１０と比べると、時間方向ハイパスフィルタ３００では、そのタップ数が３となっている点が異なる。
　１フレーム遅延回路３０１は、既に説明した１フレーム遅延回路２１１と同様、入力される映像信号を１フレーム分遅延させる。１フレーム遅延回路３０１は、具体的には、プログレッシブ信号＃１２を１フレーム分遅延させた１フレーム遅延信号＃３０１を生成する。１フレーム遅延回路３０１は、生成した１フレーム遅延信号＃３０１を、１フレーム遅延回路３０２、係数器３０４、減算器３０７に供給する。
　１フレーム遅延回路３０２は、１フレーム遅延回路３０１と同様、入力される映像信号を１フレーム分遅延させる。１フレーム遅延回路３０２は、具体的には、１フレーム遅延信号＃３０１を１フレーム分遅延させた（つまり、プログレッシブ信号＃１２を２フレーム分遅延させた）２フレーム遅延信号＃３０２を生成する。１フレーム遅延回路３０１は、生成した２フレーム遅延信号＃３０２を、係数器３０５に供給する。
　係数器３０３は、プログレッシブ信号＃１２に対して係数α１１を乗じて重み付き信号＃３０３を生成する。係数器１３４は、生成した重み付き信号＃３０３を加算器３０６に供給する。
　係数α１１は、加重平均を取るための係数であり、後述する係数α１２、α１３との関係でいえば、“α１１＋α１２＋α１３＝１”を満たす範囲で任意に設定することができる。ここでは、この係数α１１は、例示的に、“１／４”とする。
　係数器３０４は、１フレーム遅延信号＃３０１に対して係数α１２を乗じて重み付き信号＃３０４を生成する。係数器３０４は、生成した重み付き信号＃３０４を加算器３０６に供給する。ここでは、この係数α１２は、例示的に、“１／２”とする。しかしながら、これに限られず、係数α１２は、上述の係数α１１と同様、任意に設定することができる。
　係数器３０５は、２フレーム遅延映像信号＃３０２に対して係数α１３を乗じて重み付き信号＃３０５を生成する。係数器３０５は、生成した重み付き信号＃３０５を加算器３０６に供給する。ここでは、この係数α１３は、例示的に、“１／４”とする。
　加算器３０６は、係数器３０３から供給される重み付き信号＃３０３と、係数器３０４から供給される重み付き信号＃３０４と、係数器３０５から供給される重み付き信号＃３０５と、を加算した加算信号＃３０６を生成し、生成した加算信号＃３０６を、減算器３０７に供給する。
　減算器３０７は、１フレーム遅延回路３０１から供給される１フレーム遅延信号＃３０１から、加算器３０６から供給される加算信号＃３０６を減じて、第１フィルタ処理済信号＃２１０を生成する。
　なお、時間方向ハイパスフィルタ３００の構成は、上述した構成に限定されるものではない。例えば、垂直方向ローパスフィルタ回路１３０の変形例で説明したとおり、フィルタの変更を行うことも可能である。
　　（作用・効果）
　上記構成によれば、１フレーム遅延信号＃３０１を基準に、一つ前のフレームおよび一つ後のフレームに対して対称的に係数処理を行うフィルタを適用する。すなわち、１フレーム遅延信号＃３０１には、係数α１２＝１／２が適用される。
　また、１フレーム遅延信号＃３０１のフレームの一つ前のフレームにおけるプログレッシブ信号＃１２について適用される係数α１１と、１フレーム遅延信号＃３０１の一つ後のフレームにおける２フレーム遅延信号＃３０２について適用される係数α１３とには、ともに、対称的に「１／４」が設定されている。
　このため、時間方向ハイパスフィルタ３００が出力する第１フィルタ処理済信号＃２１０では、物体が動いた際に生じるボケが不自然にならない。つまり、いわゆる尾引きを低減することができる。
　〔その他の構成変更例〕
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　最後に、上述したインターレースキャリア除去部１３の各ブロックは、集積回路（ＩＣチップ）上に形成された論理回路によってハードウェア的に実現してもよいし、ＣＰＵ（Central Processing Unit）を用いてソフトウェア的に実現してもよい。
　後者の場合、例えば、表示装置１が、各機能を実現するプログラムの命令を実行するＣＰＵ、上記プログラムを格納したＲＯＭ（Read Only Memory）、上記プログラムを展開するＲＡＭ（Random Access Memory）、上記プログラムおよび各種データを格納するメモリ等の記憶装置（記録媒体）などを備えていればよい。そして、上述したインターレースキャリア除去部１３の機能は、表示装置１において、インターレースキャリア除去プログラムの形態により実現されていてもよい。
　これによれば、上記プログラムのプログラムコード（実行形式プログラム、中間コードプログラム、ソースプログラム）をコンピュータで読み取り可能に記録した記録媒体を、上記表示装置１に供給し、そのコンピュータ（またはＣＰＵやＭＰＵ）が記録媒体に記録されているプログラムコードを読み出し実行することによって、本発明の目的を達成することができる。
　上記記録媒体としては、例えば、磁気テープやカセットテープ等のテープ類、フロッピー（登録商標）ディスク／ハードディスク等の磁気ディスクやＣＤ－ＲＯＭ／ＭＯ／ＭＤ／ＤＶＤ／ＣＤ－Ｒ／ブルーレイディスク（登録商標）等の光ディスクを含むディスク類、ＩＣカード（メモリカードを含む）／光カード等のカード類、マスクＲＯＭ／ＥＰＲＯＭ／ＥＥＰＲＯＭ／フラッシュＲＯＭ等の半導体メモリ類、あるいはＰＬＤ（Programmable logic device）やＦＰＧＡ（Field Programmable Gate Array）等の論理回路類などを用いることができる。
　また、上記表示装置１を通信ネットワークと接続可能に構成し、上記プログラムコードを通信ネットワークを介して供給してもよい。この通信ネットワークは、プログラムコードを伝送可能であればよく、特に限定されない。例えば、インターネット、イントラネット、エキストラネット、ＬＡＮ、ＩＳＤＮ、ＶＡＮ、ＣＡＴＶ通信網、仮想専用網（Virtual Private Network）、電話回線網、移動体通信網、衛星通信網等が利用可能である。また、この通信ネットワークを構成する伝送媒体も、プログラムコードを伝送可能な媒体であればよく、特定の構成または種類のものに限定されない。例えば、ＩＥＥＥ１３９４、ＵＳＢ、電力線搬送、ケーブルＴＶ回線、電話線、ＡＤＳＬ（Asymmetric Digital Subscriber Line）回線等の有線でも、ＩｒＤＡやリモコンのような赤外線、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＩＥＥＥ８０２．１１無線、ＨＤＲ（High Data Rate）、ＮＦＣ（Near Field Communication）、ＤＬＮＡ（Digital Living Network Alliance）、携帯電話網、衛星回線、地上波デジタル網等の無線でも利用可能である。なお、本発明は、上記プログラムコードが電子的な伝送で具現化された、搬送波に埋め込まれたコンピュータデータ信号の形態でも実現され得る。
　このように本明細書において、手段とは必ずしも物理的手段を意味するものではなく、各手段の機能がソフトウェアによって実現される場合も含む。さらに、１つの手段の機能が２つ以上の物理的手段により実現されても、もしくは２つ以上の手段の機能が１つの物理的手段により実現されてもよい。
　　（付記事項）
　以上に示したように、本発明によれば、ＩＰ変換されたプログレッシブ信号に基づいて映像を再生する際に発生するインターラインフリッカを低減することができる。
　また、本発明に係る表示装置が備えるインターレースキャリア除去部１３は、画像をインターレース走査して得たインターレース信号から変換された、プログレッシブ走査方式によるプログレッシブ信号＃１２を入力信号とし、インターレース信号の時間－垂直周波数領域における直流信号の折り返る点（走査による離散化において、２次元サンプリング周波数の直流成分が繰り返し現れる点）であるキャリアが出現する周波数帯域からプログレッシブ信号の時間－垂直周波数領域におけるキャリアが出現する周波数帯域を除いた周波数帯域を、プログレッシブ信号＃１２から除去することによって出力信号であるインターレースキャリア除去済信号＃１３を生成する構成である。
　また、本発明は、以下のとおり表現することもできる。すなわち、本発明に係る信号処理装置は、画像をインターレース走査して得たインターレース信号から変換された、プログレッシブ走査方式によるプログレッシブ信号を入力信号とし、上記入力信号に対して信号処理を施したプログレッシブ信号を出力信号として出力する信号処理装置であって、インターレース信号の時間－垂直周波数領域における直流信号の折り返る点（走査による離散化において、２次元サンプリング周波数の直流成分が繰り返し現れる点）であるキャリアが出現する周波数帯域からプログレッシブ信号の時間－垂直周波数領域における上記キャリアが出現する周波数帯域を除いた周波数帯域を、上記入力信号から除去することによって上記出力信号を生成する周波数成分除去手段を備える構成である。
　また、本発明に係る集積回路は、画像をインターレース走査して得たインターレース信号から変換された、プログレッシブ走査方式によるプログレッシブ信号を入力信号とし、上記入力信号に対して信号処理を施したプログレッシブ信号を出力信号として出力する集積回路であって、入力された映像信号を垂直方向に１ライン遅延させたライン遅延信号を出力するライン遅延素子を１または複数縦列接続させて成り、最前段の上記ライン遅延素子に上記入力信号が入力されるライン遅延回路と、上記入力信号および上記ライン遅延信号の各々を、重み係数を乗じた上で加算することによって上記出力信号を生成する加算回路とを備える構成である。
　また、本発明に係る集積回路は、画像をインターレース走査して得たインターレース信号から変換された、プログレッシブ走査方式によるプログレッシブ信号を入力信号とし、上記入力信号に対して信号処理を施したプログレッシブ信号を出力信号として出力する集積回路であって、上記入力信号における時間周波数の低周波成分を除去することによって時間低周波除去信号を生成する時間周波数成分除去回路と、上記時間低周波除去信号における垂直周波数の低周波成分を除去することによって垂直低周波除去信号を生成する垂直周波数成分除去回路と、上記入力信号から上記垂直低周波除去信号を減じることによって上記出力信号を生成する減算回路とを備える構成である。
　既に説明したように、本発明の発明者が上記の課題に関して得た知見によれば、ＩＰ変換時に行なわれる動き検出において動き領域が誤検出されると、ＩＰ変換されたプログレッシブ信号において、インターレース信号のキャリア（以下、インターレースキャリアと表記する）が現れる場合がある。
　つまり、ＩＰ変換されたプログレッシブ信号の時間－垂直周波数領域において、インターレース信号の時間－垂直周波数領域におけるキャリアであって、プログレッシブ信号の時間－垂直周波数領域におけるキャリアではないインターレースキャリアが現れる場合がある。
　例えば、インターレース信号が２／６０秒で１フレーム（１／３０秒で１フィールド）であり、プログレッシブ信号が１／６０秒で１フレームである場合、プログレッシブ信号の時間－垂直周波数領域において、３０Ｈｚ付近にインターレース信号のインターレースキャリアが現れることがある。また、別の観点からいえば、インターレース信号およびプログレッシブ信号の走査線数が１１２５ＴＶ本である場合、ＩＰ変換されたプログレッシブ信号の時間－垂直周波数領域において、１／（２＊１１２５ＴＶ本）付近にインターレースキャリアが現れることがある。
　これに対して、上記構成によれば、ＩＰ変換されたプログレッシブ信号の時間－垂直周波数領域において、インターレース信号のインターレースキャリアが現れる位置を含む周波数帯域を除去するので、プログレッシブ信号からインターレースキャリアを除去することができる。なお、上記の周波数帯域を除去する処理は、例えば、時間方向ローパスフィルタ、垂直方向ローパスフィルタ、またはこれらの組み合わせにより実現することができる。
　よって、ＩＰ変換されたプログレッシブ信号に基づいて映像を再生する際に、インターレースキャリアの影響により生じるインターラインフリッカを低減することができるという効果を奏する。特に、字幕スーパーが垂直方向にスクロールされる際に文字の輪郭周辺がちらつく現象を抑制することができる。
　また、本発明に係る信号処理装置では、上記周波数成分除去手段は、上記入力信号における垂直方向の高周波成分を除去することによって上記出力信号を生成する構成であってもよい。
　上記構成によれば、上記周波数成分除去手段は、上記入力信号における垂直方向の高周波成分を除去する。つまり、周波数成分除去手段は、垂直方向ローパスフィルタとして機能する。
　垂直方向ローパスフィルタが除去する周波数帯域、すなわち垂直方向の高周波成分の帯域は、上記インターレースキャリアを中心として、垂直方向に所定幅の帯領域となる。さらにいえば、この帯領域は、時間方向に延びる領域である。
　よって、上記構成によれば、垂直方向に所定幅を有するとともに時間方向に延びる帯領域により上記インターレースキャリアの除去を行うことができる。
　ところで、時間－垂直周波数領域において、動画像の周波数スペクトルは、時間方向に延びる傾向がある。
　よって、上記構成によれば、動画像を表すプログレッシブ信号のキャリアによるスペクトルを残しつつ、インターレースキャリアおよびインターレースキャリアによるスペクトルのみを除去することができるので、動画像を表すプログレッシブ信号に対して、良好な除去特性を有するフィルタを得ることができる。
　また、本発明に係る信号処理装置では、上記周波数成分除去手段は、さらに、入力された映像信号を垂直方向に１ライン遅延させたライン遅延信号を出力するライン遅延素子を１または複数縦列接続させて成り、最前段の上記ライン遅延素子に上記入力信号が入力されるライン遅延手段と、上記入力信号および上記ライン遅延信号の各々を、重み係数を乗じた上で加算することによって上記出力信号を生成する加算手段とを備える構成であってもよい。
　上記構成によれば、簡易な構成により垂直方向ローパスフィルタを実現することができるので、装置の低コスト化を図ることができるという効果を奏する。
　また、本発明に係る信号処理装置は、上記入力信号で表される画像に含まれる輪郭部分に相当する信号の急峻度合いに応じて上記重み係数を設定する重み係数設定手段をさらに備える構成であってもよい。
　上記構成によれば、プログレッシブ信号で表される画像に含まれる輪郭部分（エッジ）に相当する信号の急峻度合いに応じて、適応的に、重み係数を設定できる。これにより、上記出力信号の周波数特性を調整することができる。なお、重み係数の総和は“１”となるように設定するものとする。
　また、重み係数を設定することには、係数の値を“０”に定することも含まれる。例えば、プログレッシブ信号で表される画像に含まれる輪郭部分に相当する信号の急峻度合い高いほど重み係数の数を増やしてもよい。また、例えば、上記急峻度合いが低いほど重み係数の数を減らしてもよい。
　また、本発明に係る信号処理装置は、上記ライン遅延手段は、２つの上記ライン遅延素子を縦列接続して成る構成であってもよい。
　上記構成によれば、上記周波数成分除去手段は、いわゆるタップ数３の垂直方向ローパスフィルタである。よって、上記周波数成分除去手段の設計が簡易なものとなる。したがって、装置の小型化、低コスト化、および、処理負荷の低減を図ることができるという効果を奏する。
　また、本発明に係る信号処理装置では、上記周波数成分除去手段は、さらに、上記入力信号における時間周波数の低周波成分を除去することによって時間低周波除去信号を生成する時間周波数成分除去手段と、上記時間低周波除去信号における垂直周波数の低周波成分を除去することによって垂直低周波除去信号を生成する垂直周波数成分除去手段と、上記入力信号から上記垂直低周波除去信号を減じることによって上記出力信号を生成する減算手段とを備える構成であってもよい。
　上記構成によれば、まず、上記入力信号における時間周波数の低周波成分を除去することによって時間低周波除去信号を生成する。つまり、入力信号に対して時間方向ハイパスフィルタを施す。
　上記の時間方向ハイパスフィルタは、インターレースキャリアを中心として、時間方向に所定幅の周波数帯域を通過させるものである。時間方向ハイパスフィルタは、例えば、入力される映像信号から、該映像信号を１フレーム遅延させた映像信号を減じる回路により実現することができる。
　次に、上記時間低周波除去信号における垂直周波数の低周波成分を除去することによって垂直低周波除去信号を生成する。つまり、時間低周波除去信号に対して垂直方向ハイパスフィルタを施す。
　上記の垂直方向ハイパスフィルタは、インターレースキャリアを中心として、垂直方向に所定幅の周波数帯域を通過させるものである。垂直方向ハイパスフィルタは、例えば、入力される映像信号から、該映像信号に対して垂直方向の低周波数成分を通過させた映像信号を減じる回路により実現することができる。
　そして、時間方向ハイパスフィルタおよび垂直方向ハイパスフィルタが施された垂直低周波除去信号は、入力信号から、上述した時間方向に所定幅の帯領域と、垂直方向に所定幅の帯領域とが重複する領域（以下、重複領域と表記する）を抽出したものとなる。そして、当該重複領域には、インターレースキャリアが含まれる。
　したがって、入力信号から上記垂直低周波除去信号を減じることにより、インターレースキャリアが含まれる周波数帯域が除去される。
　なおかつ、重複領域は、上記時間方向に所定幅の帯領域および垂直方向に所定幅の帯領域のいずれよりも狭い領域である。ところで、周波数スペクトルを除去すると、除去された周波数帯域では、ボケが発生する場合がある。これに対して、上記構成では、除去する周波数帯域をより狭めることができるので、過度に広範囲の周波数帯域を除去することを防ぐことができる。その結果、周波数帯域を除去することに起因するボケの発生を抑制することができる。
　また、本発明に係る信号処理装置では、上記時間周波数成分除去手段は、上記入力信号で表される画像を構成する連続する２つのフレームの差分を算出することによって上記時間低周波除去信号を生成する構成であってもよい。
　上記構成によれば、入力信号と、当該入力信号を１フレーム分遅延させた映像信号との差分を算出することにより、時間低周波除去信号を生成する。当該構成は、例えば、１つのフレームメモリにて実現することができる。
　よって、簡易な構成により時間低周波除去信号を生成することができるので、装置の小型化、低コスト化、および、処理負荷の低減を図ることができるという効果を奏する。
　また、本発明に係る信号処理装置では、上記時間周波数成分除去手段は、さらに、入力される映像信号を１フレーム遅延させたフレーム遅延信号を出力するフレーム遅延素子を２ｎ（ｎは任意の正の整数）個縦列接続させて成り、最前段の上記フレーム遅延素子に上記入力信号が入力されるフレーム遅延手段と、上記入力信号および上記フレーム遅延信号の各々を、重み係数を乗じた上で加算することによって加算信号を生成する第１加算手段と、最前からｎ段目の上記フレーム遅延素子から出力される上記フレーム遅延信号から上記加算信号を減じることによって上記出力信号を生成する減算手段とを備える構成であってもよい。
　上記構成によれば、連続する複数のフレームを用いて時間低周波除去信号を生成するので、映像に現れるボケを自然にすることができるという効果を奏する。
　さらに、各フレーム遅延信号の、最前からｎ段目のフレーム遅延素子から出力されるフレーム遅延信号からの遅延度合いに応じて、各フレーム遅延信号に乗じる重み係数が設定されている場合、加算するフレーム遅延信号に偏りが無くなるので、いわゆる尾引き状のちらつきを低減することができる。
　また、本発明に係る信号処理装置では、垂直周波数成分除去手段は、さらに、入力される映像信号を垂直方向に１ライン遅延させたライン遅延信号を出力するライン遅延素子を複数縦列接続させて成り、最前段の上記ライン遅延素子に上記時間低周波除去信号が入力されるライン遅延手段と、上記時間低周波除去信号および上記ライン遅延信号の各々を、重み係数を乗じた上で加算することによって上記出力信号を生成する第２加算手段とを備える構成であってもよい。
　上記構成によれば、垂直周波数成分除去手段は、いわゆるｎタップの垂直方向ローパスフィルタである。
　よって、簡易な構成により時間低周波除去信号を生成することができるので、装置の小型化、低コスト化、および、処理負荷の低減を図ることができるという効果を奏する。
　また、本発明に係る信号処理装置は、上記入力信号で表される画像に含まれる輪郭部分に相当する信号の急峻度合いに応じて、上記重み係数を設定する重み係数設定手段をさらに備える構成であってもよい。
　上記構成によれば、入力信号で表される画像に含まれる輪郭部分に相当する信号の急峻度合いに応じて、適応的に、重み係数を設定できる。これにより、上記出力信号の周波数特性を調整することができる。なお、重み係数の総和は“１”となるように設定するものとする。
　また、重み係数を設定することには、係数の値を“０”に定することも含まれる。例えば、プログレッシブ信号で表される画像に含まれる輪郭部分に相当する信号の急峻度合い高いほど重み係数の数を増やしてもよい。また、例えば、上記急峻度合いが低いほど重み係数の数を減らしてもよい。
　また、本発明に係る信号処理装置では、上記周波数成分除去手段は、さらに、上記入力信号における時間周波数の低周波成分を除去することによって時間低周波除去信号を生成する時間周波数成分除去手段と、上記時間低周波除去信号から上記垂直低周波除去信号を減じることによって上記出力信号を生成する減算手段とを備える構成であってもよい。
　上記構成によれば、上記時間周波数成分除去手段は、上記入力信号における時間周波数の低周波成分を除去する。つまり、時間周波数成分除去手段は、時間方向ハイパスフィルタとして機能する。
　このため周波数成分除去手段が除去する周波数帯域は、上記インターレースキャリアを中心として、時間方向に所定幅の帯領域となる。さらにいえば、この帯領域は、垂直方向に延びる領域である。
　よって、上記構成によれば、時間方向に所定幅を有するとともに垂直方向に延びる帯領域により上記インターレースキャリアの除去を行うことができる。
　ところで、時間－垂直周波数領域において、静止画像の周波数スペクトルは、垂直方向に延びる傾向がある。
　よって、上記構成によれば、静止画像を表すプログレッシブ信号のキャリアによるスペクトルを残しつつ、インターレースキャリアおよびインターレースキャリアによるスペクトルのみを除去することができるので、静止画像を表すプログレッシブ信号に対する良好な除去特性を有するフィルタを得ることができる。
　なお、上記信号処理装置は、コンピュータによって実現してもよく、この場合には、コンピュータを上記各手段として動作させることにより上記信号処理装置をコンピュータにて実現させる上記信号処理装置の制御プログラム、およびそれを記録したコンピュータ読み取り可能な記録媒体も、本発明の範疇に入る。
　本発明に係るインターレースキャリア除去部は、インターレース走査された信号をプログレッシブ化して表示する装置に適用することができる。例えば、液晶テレビ装置、携帯端末等、地上デジタル放送対応の受像機器に好適に適用することができる。
　　　１　　　　表示装置
　　１３　　　　インターレースキャリア除去部（信号処理装置、集積回路）
　１３０　　　　垂直方向ローパスフィルタ回路（周波数成分除去手段）
　１３１、１３２　　　１ライン遅延回路（ライン遅延素子、ライン遅延手段）
　１３４、１３５Ａ、１３５Ｂ、１３５Ｃ　係数器（加算手段）
　１３３、１３６　　　加算器（加算手段）
　１３７　　　　重み係数設定部（重み係数設定手段）
　　２０　　　　時間方向－垂直方向フィルタ処理回路（周波数成分除去手段）
　２１０　　　　時間方向ハイパスフィルタ（時間周波数成分除去手段）
　２１１　　　　１フレーム遅延回路（周波数成分除去手段）
　２１２　　　　減算器（周波数成分除去手段）
　２２０　　　　垂直方向ハイパスフィルタ（垂直周波数成分除去手段）
　２３０　　　　ハイパスフィルタ回路（周波数成分除去手段）
　２４０　　　　２ライン遅延回路
　２５０　　　　減算器（減算手段）
　３００　　　　時間方向ハイパスフィルタ（周波数成分除去手段）
　３０１、３０２　　　　１フレーム遅延回路（フレーム遅延素子、フレーム遅延手段）
　３０３、３０４、３０５　係数器（第１加算手段）
　３０６　　　　加算器（第１加算手段）
　３０７　　　　減算器（第１減算手段）
　＃１２　　　　プログレッシブ信号（入力信号）
　＃１３　　　　インターレースキャリア除去済信号（出力信号）
＃２１０　　　　第１フィルタ処理済信号（時間低周波除去信号）
＃２３０　　　　第２フィルタ処理済信号（垂直低周波除去信号）

Claims (14)

  1. 　画像をインターレース走査して得たインターレース信号から変換された、プログレッシブ走査方式によるプログレッシブ信号を入力信号とし、上記入力信号に対して信号処理を施したプログレッシブ信号を出力信号として出力する信号処理装置であって、
    　インターレース信号の時間－垂直周波数領域における直流信号の折り返る点（走査による離散化において、２次元サンプリング周波数の直流成分が繰り返し現れる点）であるキャリアが出現する周波数帯域からプログレッシブ信号の時間－垂直周波数領域における上記キャリアが出現する周波数帯域を除いた周波数帯域を、上記入力信号から除去することによって上記出力信号を生成する周波数成分除去手段を備えることを特徴とする信号処理装置。
  2. 　上記周波数成分除去手段は、上記入力信号における垂直方向の高周波成分を除去することによって上記出力信号を生成することを特徴とする請求項１に記載の信号処理装置。
  3. 　上記周波数成分除去手段は、さらに、
    　入力された映像信号を垂直方向に１ライン遅延させたライン遅延信号を出力するライン遅延素子を１または複数縦列接続させて成り、最前段の上記ライン遅延素子に上記入力信号が入力されるライン遅延手段と、
    　上記入力信号および上記ライン遅延信号の各々を、重み係数を乗じた上で加算することによって上記出力信号を生成する加算手段とを備えることを特徴とする請求項２に記載の信号処理装置。
  4. 　上記入力信号で表される画像に含まれる輪郭部分に相当する信号の急峻度合いに応じて上記重み係数を設定する重み係数設定手段をさらに備えることを特徴とする請求項３に記載の信号処理装置。
  5. 　上記ライン遅延手段は、２つの上記ライン遅延素子を縦列接続して成ることを特徴とする請求項３または４に記載の信号処理装置。
  6. 　上記周波数成分除去手段は、さらに、
    　上記入力信号における時間周波数の低周波成分を除去することによって時間低周波除去信号を生成する時間周波数成分除去手段と、
    　上記時間低周波除去信号における垂直周波数の低周波成分を除去することによって垂直低周波除去信号を生成する垂直周波数成分除去手段と、
    　上記入力信号から上記垂直低周波除去信号を減じることによって上記出力信号を生成する減算手段とを備えることを特徴とする請求項１に記載の信号処理装置。
  7. 　上記時間周波数成分除去手段は、
    　上記入力信号で表される画像を構成する連続する２つのフレームの差分を算出することによって上記時間低周波除去信号を生成することを特徴とする請求項６に記載の信号処理装置。
  8. 　上記時間周波数成分除去手段は、さらに、
    　入力される映像信号を１フレーム遅延させたフレーム遅延信号を出力するフレーム遅延素子を２ｎ（ｎは任意の正の整数）個縦列接続させて成り、最前段の上記フレーム遅延素子に上記入力信号が入力されるフレーム遅延手段と、
    　上記入力信号および上記フレーム遅延信号の各々を、重み係数を乗じた上で加算することによって第１加算信号を生成する第１加算手段と、
    　最前からｎ段目の上記フレーム遅延素子から出力される上記フレーム遅延信号から上記第１加算信号を減じることによって上記時間低周波除去信号を生成する第１減算手段とを備えることを特徴とする請求項７に記載の信号処理装置。
  9. 　垂直周波数成分除去手段は、さらに、
    　入力される映像信号を垂直方向に１ライン遅延させたライン遅延信号を出力するライン遅延素子を複数縦列接続させて成り、最前段の上記ライン遅延素子に上記時間低周波除去信号が入力されるライン遅延手段と、
    　上記時間低周波除去信号および上記ライン遅延信号の各々を、重み係数を乗じた上で加算することによって第２加算信号を生成する第２加算手段と、
    　上記入力信号から上記第２加算信号を減じることによって上記出力信号を生成する第２減算手段とを備えることを特徴とする請求項６から８のいずれか１項に記載の信号処理装置。
  10. 　上記入力信号で表される画像に含まれる輪郭部分に相当する信号の急峻度合いに応じて、上記重み係数を設定する重み係数設定手段をさらに備えることを特徴とする請求項９に記載の信号処理装置。
  11. 　上記周波数成分除去手段は、さらに、
    　　上記入力信号における時間周波数の低周波成分を除去することによって時間低周波除去信号を生成する時間周波数成分除去手段と、
    　　上記入力信号から上記時間低周波除去信号を減じることによって上記出力信号を生成する減算手段とを備えることを特徴とする請求項１に記載の信号処理装置。
  12. 　請求項１から１１のいずれか１項に記載の信号処理装置が備えるコンピュータを動作させる制御プログラムであって、上記コンピュータを上記の各手段として機能させるための制御プログラム。
  13. 　画像をインターレース走査して得たインターレース信号から変換された、プログレッシブ走査方式によるプログレッシブ信号を入力信号とし、上記入力信号に対して信号処理を施したプログレッシブ信号を出力信号として出力する集積回路であって、
    　入力された映像信号を垂直方向に１ライン遅延させたライン遅延信号を出力するライン遅延素子を１または複数縦列接続させて成り、最前段の上記ライン遅延素子に上記入力信号が入力されるライン遅延回路と、
    　上記入力信号および上記ライン遅延信号の各々を、重み係数を乗じた上で加算することによって上記出力信号を生成する加算回路とを備えることを特徴とする集積回路。
  14. 　画像をインターレース走査して得たインターレース信号から変換された、プログレッシブ走査方式によるプログレッシブ信号を入力信号とし、上記入力信号に対して信号処理を施したプログレッシブ信号を出力信号として出力する集積回路であって、
    　上記入力信号における時間周波数の低周波成分を除去することによって時間低周波除去信号を生成する時間周波数成分除去回路と、
    　上記時間低周波除去信号における垂直周波数の低周波成分を除去することによって垂直低周波除去信号を生成する垂直周波数成分除去回路と、
    　上記入力信号から上記垂直低周波除去信号を減じることによって上記出力信号を生成する減算回路とを備えることを特徴とする集積回路。
PCT/JP2012/057706 2011-03-31 2012-03-26 信号処理装置、制御プログラム、および集積回路 Ceased WO2012133277A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201280010961.XA CN103404131B (zh) 2011-03-31 2012-03-26 信号处理装置、控制程序以及集成电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-081174 2011-03-31
JP2011081174 2011-03-31

Publications (1)

Publication Number Publication Date
WO2012133277A1 true WO2012133277A1 (ja) 2012-10-04

Family

ID=46930995

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/057706 Ceased WO2012133277A1 (ja) 2011-03-31 2012-03-26 信号処理装置、制御プログラム、および集積回路

Country Status (2)

Country Link
CN (1) CN103404131B (ja)
WO (1) WO2012133277A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391387A (ja) * 1989-09-04 1991-04-16 Hitachi Ltd 走査変換回路
JPH0730821A (ja) * 1993-07-14 1995-01-31 Matsushita Electric Ind Co Ltd 順次走査方式対応撮像装置
JP3850071B2 (ja) * 1995-06-07 2006-11-29 三菱電機株式会社 変換装置及び変換方法
JP2010251880A (ja) * 2009-04-13 2010-11-04 Canon Inc 映像処理装置およびその制御方法
JP2011023843A (ja) * 2009-07-14 2011-02-03 Sony Corp 画像処理装置および画像処理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910585A (en) * 1988-06-29 1990-03-20 General Electric Company Frequency selective video signal intraframe processor
KR100563866B1 (ko) * 2003-05-19 2006-03-23 매크로영상기술(주) 영상 신호의 디인터레이스 방법 및 장치
CN100518243C (zh) * 2007-01-31 2009-07-22 天津大学 采用运动检测和自适应加权滤波的去隔行装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391387A (ja) * 1989-09-04 1991-04-16 Hitachi Ltd 走査変換回路
JPH0730821A (ja) * 1993-07-14 1995-01-31 Matsushita Electric Ind Co Ltd 順次走査方式対応撮像装置
JP3850071B2 (ja) * 1995-06-07 2006-11-29 三菱電機株式会社 変換装置及び変換方法
JP2010251880A (ja) * 2009-04-13 2010-11-04 Canon Inc 映像処理装置およびその制御方法
JP2011023843A (ja) * 2009-07-14 2011-02-03 Sony Corp 画像処理装置および画像処理方法

Also Published As

Publication number Publication date
CN103404131B (zh) 2017-02-22
CN103404131A (zh) 2013-11-20

Similar Documents

Publication Publication Date Title
US9185431B2 (en) Motion detection device and method, video signal processing device and method and video display device
JP5062968B2 (ja) 画像処理装置および方法、記録媒体、並びにプログラム
EP0629083A1 (en) Interlaced-to-progressive scanning converter having a double-smoothing function and a method therefor
KR100403364B1 (ko) 영상 신호의 디인터레이스 방법 및 장치
US7477319B2 (en) Systems and methods for deinterlacing video signals
JP5249166B2 (ja) 画像処理装置、画像処理方法
CN101686320B (zh) 图像信号处理装置和图像信号处理方法
EP1616300A1 (en) Spatial image conversion
WO2012073866A1 (ja) 信号処理装置、信号処理方法、信号処理プログラムおよび表示装置
TWI510076B (zh) 影像處理方法及相關的影像處理裝置
WO2012133277A1 (ja) 信号処理装置、制御プログラム、および集積回路
JP2006304352A (ja) 画像処理装置
JP5147655B2 (ja) 映像信号処理装置および映像表示装置
US8139153B2 (en) Method for generating distances representative of the edge orientations in a video picture, corresponding device and use of the method for deinterlacing or format conversion
JP4292853B2 (ja) デジタル放送受信装置
WO2012073865A1 (ja) 画像処理装置、画像処理方法、画像処理プログラム、および表示装置
JPH11308577A (ja) 走査線補間回路
JP2011078136A (ja) 映像ノイズ削減処理装置及び映像処理装置
EP1336298A1 (en) Video signal processing
US8508662B1 (en) Post de-interlacer motion adaptive filter for smoother moving edges
CN101883225B (zh) 用以消除影像误差的滤波器与方法
JP5057964B2 (ja) 映像信号処理装置、映像信号処理方法、及び映像信号表示装置
JP3157706B2 (ja) 映像信号処理装置
KR0142296B1 (ko) 비월/순차주사 변환장치
JP3292233B2 (ja) 補間処理回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12763407

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12763407

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP