WO2012107271A1 - Schaltung zum generieren einer startsequenz und verfahren zum generieren einer startsequenz - Google Patents

Schaltung zum generieren einer startsequenz und verfahren zum generieren einer startsequenz Download PDF

Info

Publication number
WO2012107271A1
WO2012107271A1 PCT/EP2012/051037 EP2012051037W WO2012107271A1 WO 2012107271 A1 WO2012107271 A1 WO 2012107271A1 EP 2012051037 W EP2012051037 W EP 2012051037W WO 2012107271 A1 WO2012107271 A1 WO 2012107271A1
Authority
WO
WIPO (PCT)
Prior art keywords
sequence
start sequence
dni
decoded
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2012/051037
Other languages
English (en)
French (fr)
Inventor
Peter Kammerlander
Thomas Jessenig
Christian Halper
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to US13/984,276 priority Critical patent/US9323665B2/en
Publication of WO2012107271A1 publication Critical patent/WO2012107271A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Definitions

  • the present invention relates to a circuit for Gene Center ⁇ a start sequence and a method for generating a start sequence.
  • Modern processors and integrated applications include a variety of components such as processor cores, memory,
  • Interfaces and registers are usually powered by a complex network of power lines and POWER UP ⁇ gen with the necessary electricity. Especially when switching on such systems, it is absolutely necessary to switch power lines in defined start sequences and to provide specific voltages. The administrative tasks required for this are taken over by a power management unit or "PMU.” These special components have registers that can be used to control start sequences and voltage values during switch-on and operation.
  • start sequences One way to define start sequences is to store a sequence in a space-saving permanent memory or "read only memory” (ROM), from which the boot sequence can be quickly read out and made available through suitable microcontrollers and interfaces, but such a solution is inflexible and must be adapted consuming when components such as the Pro ⁇ sor to be replaced.
  • an alternative way be ⁇ is to provide a freely programmable random access memory ⁇ or random-access memory (RAM), on the a user can program a boot sequence at the factory or in connection with hardware changes.
  • Spei ⁇ cher have a disadvantage, because they have a large amount of space and thus demand high production costs.
  • Another possibility is to program alternative start sequences and to provide them on a shared memory. Depending on the connected components, a sequence can then be selected. Again, this design has obvious disadvantages, as it is inflexible and set only a few scenarios.
  • the object of the present invention is therefore to propose a circuit for generating a start sequence and a method for generating a start sequence, which on the one hand allows greater flexibility and a simple and cost-saving implementation.
  • start sequence is a sequence of operations which a computing unit, such as a processor or an integrated application, performs at power up.
  • a computing unit such as a processor or an integrated application
  • the switch-on when starting the arithmetic unit or during further use from a power-saving mode or similar can be done.
  • a circuit for generating a start sequence comprises at least one partial program mable ⁇ memory for storing a coded Startse acid sequence. Furthermore, the circuit has a control unit and an addressable memory.
  • a user stores the encoded start sequence in the programmable memory.
  • the coding is done by means of programming such that a start sequence is set and this can be read by suitable components.
  • the control unit is provided and set up in such a way that it can read the coded start sequence and subsequently decodes it into a decoded start sequence. For this purpose, it generates suitable destination register addresses as a function of the coded start sequence.
  • the decoded start sequence is then written to the addressable memory at the generated destination register address or addresses by means of the control unit.
  • the addressable memory comprises a suitable set of registers with register addresses.
  • the information written in this manner in the addressable memory decoded start sequence may then expire after a Initiali ⁇ tion and therefore defines the power-on process of an arithmetic unit.
  • incremental operations are called by means of the decoded start sequence and thus define a sequence of the start sequence.
  • Possible operations set, for example, a defined voltage or control signals.
  • the presented circuit allows a particularly flexible and easy programming of start sequences.
  • the programmable memory can be made relatively small.
  • ROM read-only memories
  • OTPs so-called one-time programmable memories
  • digital memory chips or flash memories are examples of digital memory chips or flash memories.
  • Memory types are particularly inexpensive, easily replaceable and easily by a user programmed ⁇ bar.
  • By generating and using destination register addresses it is also possible to use a large amount of addressable registers of addressable memory to define the decoded start sequence. This larger number of registers will then be accessible during the boot sequence.
  • power supply regulator such as a DC / DC converter, or a La ⁇ dung pump can be invoked by the destination register address in an integrated circuit.
  • general ne input and output pins or "general purpose input output (GPIO) pins” can be used. This can be integrated at specific times and internal and external control signals and status information in the boot sequence and syn ⁇ be chronized. This allows especially great flexibility of programming start sequences.
  • control unit comprises a microcontroller or a state machine.
  • Memory at least one programmable register address.
  • These at least one but preferably multiple register addresses allow a user to encode relevant information such as internal and external control signal values and status information for the sequence of a start sequence.
  • relevant information such as internal and external control signal values and status information for the sequence of a start sequence.
  • an order for a sequence of the coded start sequence can be specified by means of the programmable register addresses.
  • entries at the register addresses can be read out step by step from small to large addresses. Other orders are basically just mög ⁇ Lich.
  • certain programmable register addresses with a permanent connection directly with To connect destination register addresses and thus to specify a part of the start sequence immutable.
  • the programmable register address has programmable fields.
  • These programmable fields are used to record data for the sequence of the boot sequence.
  • these can have a destination address, a sequence time stamp or a state variable.
  • the decoded start sequence in the sequence can be determined by the circuit.
  • the user can specify corresponding destination addresses to which the content of the state variable is written at a specific time, for example characterized by the sequence time stamp.
  • the control unit comprises an interface, a buffer, a sequence control unit and an address decoder.
  • the interface is adapted to read in the programmable memory stored coded start sequence and write the decoded start sequence in the addressable Spei cher ⁇ to the destination register address or destination register addresses.
  • the buffer serves to store necessary intermediate steps in the decoding of the start sequence.
  • the buffer environmentally summarizes a memory and is connected by means of a bidi ⁇ -directional data communication with the interface.
  • the sequence control unit is set up to control the buffer and the interface. It serves to read out the ko ⁇ ied start sequence and to write in response to the coded information in a time sequence of the decorative ied start sequence preferably as a function of sequence timestamps.
  • the buffer is connected by means of a bidirectional data connection and the interface by means of a unidirectional data connection to the sequence control unit.
  • the address decoder is set up to decode the encoded start sequence into the decoded start sequence. For this, the address decoder is to cause in the state that the decoding ⁇ te start sequence is written to the destination register addresses.
  • the address decoder is connected for this purpose with the buffer by means of a bidi ⁇ -directional and to the interface means of a unidirek ⁇ tional data connection.
  • the sequence control unit controls the buffer and the interface as a function of the coded start sequence such that a time sequence of the decoded start sequence can be defined.
  • the decoded start sequence is read out stepwise according to successive destination register addresses. Accordingly, it is possible to specify at which times within the sequence certain voltage values or signals are present at defined terminals.
  • the sequence control unit generates time stamps for setting the decoded Se acid sequence. With the help of the time stamps or sequence time stamps, the time sequence of the decoded start sequence can be further determined. So it is possible to synchronize another step in the sequence of the start sequence with a previous step or the beginning of the sequence. It is also possible to program tarry ⁇ conclusions and to interrupt running of the starting sequence for a certain period or resume only by means of a control signal. In principle, the time stamps can be flexibly defined by the user.
  • this first comprises reading out a coded start sequence from a programmable memory.
  • the coded start sequence may have been previously set externally or internally by a programmer.
  • This coded start sequence is subsequently decoded into a decoded start sequence.
  • a destination register address is generated. At this destination register address, the decoded start sequence is written to an addressable memory.
  • the presented method allows flexible and easy programming of start sequences.
  • it can be carried out in a space-saving manner.
  • Be used preferably only memory (ROM), OTP (called One Time Programmable memory) or digital memory chips rela ⁇ hung as flash memory.
  • ROM read only memory
  • OTP called One Time Programmable memory
  • the encoded start sequence is defined by programming programmable register addresses form.
  • the programmable register addresses allow a user ⁇ Be relevant information such as internal and external con- troll signal values and encode status information for the flow of a boot sequence.
  • an order for a sequence of the coded start sequence can be specified by means of the programmable register addresses.
  • entries at the register addresses can be read out step by step from small to large addresses. Other orders are basically possible as well.
  • it can be provided to bind certain programmable register addresses with a permanent connection directly to destination register addresses and thus to specify a part of the start sequence invariably.
  • each programming field has a destination address, a sequence time stamp or a state variable.
  • These field variables allow a programmer to define the decoded start sequence in a particularly flexible way.
  • the destination address shall specify the address in address ⁇ sierbaren memory and its position in the course of Startse acid sequence.
  • sequence time mark temporal Relati ⁇ ones to other sequence steps, such as a Syn ⁇ chronization or delay can be set.
  • the state variable can include statute information or voltage values.
  • a Zielregisterad ⁇ ress is generated in dependence of a time stamp form. In particular, this takes place as a function of the sequence time mark.
  • the time stamp can be determined by the following programming steps. With ei ⁇ ner first timestamp one or more interruptions can be provided. These are canceled by a control signal, in particular ⁇ sondere means of an internal or external control signal. A second time marker may define a tarry ⁇ tion, which delays the end of the start sequence in time for a certain period of time. Finally, it may also be possible to implement programming loops with a third time mark , which allow the sequences within the start sequence to be run through several times. The programmer is given with the timestamps extensive intervention options in the creation of start sequences.
  • the writing of the decoded start sequence into the addressable memory takes place at the destination register address several times.
  • the invention is described in severallessbei ⁇ play with reference to figures illustrated in more detail. Insofar as circuit parts or components entspre ⁇ chen in their function, their description is not repeated in each of the following figures.
  • FIG. 1 shows an exemplary embodiment of a circuit for generating a start sequence according to the proposed principle.
  • the circuit comprises a programmable memory nonvol with fixed register addresses nO, nl per ⁇ programmable register addresses nn nn + 1, nk.
  • Each of these programmable register addresses is further divided into programmable fields add, seq, dat.
  • each programming field has a destination address add, a sequence time mark seq or a state variable dat.
  • the destination address defines thereby the destination register address n in an ad ⁇ ressierbaren vol memory and its position in the end of the start sequence determined.
  • sequence time mark seq time Liehe relations to other sequence steps, such as a synchronization or delay, are set.
  • the state variable dat can record stat information or voltage values.
  • the fixed register addresses nO, nl can be firmly connected to certain components and thus determine a fixed allocation, which is usually useful and reusable in different uses of the circuit. It is therefore also not necessary that the fixed register addresses nO, nl have address information.
  • the fixed register addresses are not needed for a start-up sequence and be USAGE ⁇ det example, for a chip configuration.
  • a control unit CTRL comprises an interface INT, egg ⁇ NEN buffer BUF, a sequence control unit CSEQ and an address decoder DEC.
  • the interface INT is adapted to perform all the tasks to be performed with a read and write access to the programmable memory nonvol and the addressable Spei ⁇ cher vol.
  • the interface INT is able to read a coded start sequence Ni from the programmable memory nonvol and to write the addressable memory vol a decoded start sequence dNi.
  • the buffer BUF is for temporary storage of data before being written to the addressable memory vol.
  • the buffer BUF is, to some extent, capable of performing data manipulation. For example, if the input information as is stored in the cash memory programmed ⁇ smaller than the bit length of the data format of the addressable memory vol, the buffer BUF can make a corresponding conversion.
  • the address decoder DEC controls destination register addresses 0, 1, n-1, n, as stored in the encoded start sequence Ni in the programmable memory nonvol.
  • the translated address decoder on the basis of addresses and Warsva ⁇ ables which are set in the encoded start sequence Ni, in the destination register addresses 0, 1, n-1, n of the addressable memory vol.
  • the sequence control CSEQ is set up to read information such as addresses and content variables from the coded start sequence Ni and thereby the data buffer BUF as well as the
  • Control interface INT In particular, the Se ⁇ quenzkontrolle CSEQ controls so the interface INT that to be ⁇ certain times of the decoded messages start sequence in the addressable storage volume to be written. In this case, a destination register address can also be written several times.
  • the sequence control CSEQ generates for controlling the interface INT timestamps A, B, C. These are explained in connection with FIG. FIG. 2 shows an exemplary decoded start sequence according to the proposed principle.
  • the shown Zielregisteradres ⁇ sen n of the decoded start sequence dNi be in ascending order, so here in the order 0, n-1, n, n + 1 and so on called.
  • Sequence timestamps seq are stored at the corresponding destination register addresses n.
  • a sequence timestamp of type A is a reference to the start of Startse acid sequence.
  • a time stamp of the type B relates to the Zeitab ⁇ follow the previously lying register n.
  • a Sequenzzeitmar- Ke of type C means no delay and refers to the same time as the present event. In this way, sequences of the start sequence can be generated by programming the sequence time markers seq and flexibly adapted in a wide range. In particular, it is possible to include internal and external control signals and also to write a register several times (see register n + 1 in FIG. 2).
  • FIG. 3 shows a possible arrangement of a circuit for generating a start sequence according to the proposed principle. Shown is the control unit CTRL and the addressable memory vol. In accordance with the decoded Start sequence dNi, as generated by the control unit CTRL, are via respective data lines processes which serve as egg ner power supply of further components being ⁇ leads.
  • the destination register addresses 0, 1, 2 are connected to respective voltage transformers DCDC1, DCDC2, DCDC3. These represent voltages VI, V2, V3 by a festgeleg ⁇ th value available.
  • the destination register addresses 3 and 4 are in this case connected to regulators ldol, LD02 and stel ⁇ len corresponding voltages V4 and V5 are available.
  • the Re ⁇ gister address 5 is connected to an IO interface and can bidirectionally write a control signal CI, COUT or read.
  • access to a memory RAM is possible by means of the destination register address n-1.
  • the destination register n is provided for configuration or further communication with a processor core CORE. Reference sign list

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)

Abstract

Die Erfindung betrifft eine Schaltung und ein Verfahren zum Generieren einer Startsequenz. Die Schaltung umfasst wenigstens einen teilweise programmierbaren Speicher (nonvol) zum Speichern einer kodierten Start-Sequenz (Ni) und eine Kontrolleinheit (CTRL), die dazu eingerichtet ist, die kodierte Start-Sequenz (Ni) zu lesen und zu einer dekodierten Start- Sequenz (dNi) zu dekodieren sowie eine Zielregisteradresse (n) in Abhängigkeit der dekodierten Start-Sequenz (dNi) zu generieren. Ein adressierbarer Speicher (vol) ist vorgesehen, in den mittels der Kontrolleinheit (CTRL) an der Zielregisteradresse (n) die dekodierte Start-Sequenz (dNi) schreibbar ist.

Description

Beschreibung
Schaltung zum Generieren einer Startsequenz und Verfahren zum Generieren einer Startsequenz
Die vorliegende Erfindung betrifft eine Schaltung zum Gene¬ rieren einer Startsequenz und ein Verfahren zum Generieren einer Startsequenz. Moderne Prozessoren und integrierte Anwendungen umfassen eine Vielzahl von Bauteilen wie Prozessorkernen, Speichern,
Schnittstellen und Registern. Diese werden meist über ein komplexes Netzwerk aus Stromleitungen und Spannungsversorgun¬ gen mit der notwendigen Elektrizität versorgt. Gerade beim Einschalten solcher Systeme ist es dabei unbedingt notwendig, in definierten Startsequenzen Stromleitungen zu schalten und spezifische Spannungen bereitzustellen. Die dazu notwendigen Verwaltungsaufgaben werden von einer Stromverwaltungseinheit oder „power management unit" (PMU) übernommen. Diese speziel- len Bauteile verfügen über Register, mit deren Hilfe sich Startsequenzen und Spannungswerte beim Einschalten und dem Betrieb kontrollieren lassen.
Eine Möglichkeit Startsequenzen zu definieren besteht darin, eine Sequenz in einem platzsparenden Permanentspeicher oder „read only memory" (ROM) abzulegen. Aus diesem Speicher kann mittels geeigneter Mikrocontroller und Schnittstellen die Startsequenz schnell ausgelesen und zur Verfügung gestellt werden. Eine solche Lösung ist jedoch unflexibel und muss aufwändig angepasst werden, sobald Komponenten wie der Pro¬ zessor ausgetauscht werden. Eine alternative Möglichkeit be¬ steht darin, einen beliebig programmierbaren Direktzugriffs¬ speicher oder Random-Access-Memory (RAM) vorzusehen, auf dem ein Benutzer werkseitig oder im Zusammenhang mit Hardwareänderungen eine Startsequenz programmieren kann. Solche Spei¬ cher haben jedoch einen Nachteil, denn sie haben einen großen Platzbedarf und fordern somit hohe Produktionskosten. Eine weitere Möglichkeit besteht darin, alternative Startsequenzen zu programmieren und auf einem gemeinsamen Speicher vorzusehen. Je nach angeschlossenen Komponenten kann dann eine Sequenz gewählt werden. Auch diese Ausführung hat offensichtliche Nachteile, ist sie doch unflexible und nur auf wenige Szenarien festgelegt.
Aufgabe der vorliegenden Erfindung ist es daher, eine Schaltung zum Generieren einer Startsequenz und ein Verfahren zum Generieren einer Startsequenz vorzuschlagen, das zum einen eine höhere Flexibilität und eine einfache und kostensparende Implementierung erlaubt.
Die Aufgabe wird mit dem Gegenstand der unabhängigen Patentansprüche gelöst. Weiterbildungen und Ausgestaltungen sind jeweils Gegenstand der abhängigen Ansprüche.
Im Folgenden ist mit Startsequenz eine Folge Operationen bezeichnet, die eine Recheneinheit wie ein Prozessor oder eine integrierte Anwendung beim Einschalten durchführt. Dabei kann das Einschalten beim Starten der Recheneinheit oder auch beim Weiterbenutzen aus einem Stromsparmodus oder ähnlichen erfolgen .
In einer Aus führungs form umfasst eine Schaltung zum Generieren einer Startsequenz wenigstens einen teilweise program¬ mierbaren Speicher zum Speichern einer kodierten Startse¬ quenz. Ferner weist die Schaltung eine Kontrolleinheit und einen adressierbaren Speicher auf. In den programmierbaren Speicher legt beispielsweise ein Nutzer die kodierte Startsequenz ab. Dabei erfolgt die Kodierung mittels Programmierung derart, dass eine Startsequenz festgelegt ist und diese durch geeignete Bauteile ausgelesen werden kann. Die Kontrolleinheit ist dabei so vorgesehen und eingerichtet, dass sie die kodierte Startsequenz lesen kann und in der Folge zu einer dekodierten Startsequenz dekodiert. Dazu generiert sie in Abhängigkeit der kodierten Startsequenz geeignete Zielregisteradressen. Weiterhin wird mittels der Kon- trolleinheit dann an der oder den generierten Zielregisteradressen die dekodierte Startsequenz in den adressierbaren Speicher geschrieben. Bevorzugt weist der adressierbare Speicher einen geeigneten Satz von Registern mit Registeradressen auf .
Die auf diese Weise in den adressierbaren Speicher geschriebene dekodierte Startsequenz kann dann nach einer Initiali¬ sierung ablaufen und definiert somit den Einschaltprozess einer Recheneinheit. Bevorzugt werden mittels der dekodierten Startsequenz schrittweise Operationen aufgerufen und definieren so einen Ablauf der Startsequenz. Mögliche Operationen setzen beispielsweise eine definierte Spannung oder Kontrollsignale . Die vorgestellte Schaltung erlaubt eine besonders flexible und einfache Programmierung von Startsequenzen. Insbesondere kann der programmierbare Speicher relativ klein ausgeführt werden. Verwendet werden dabei bevorzugt Festwertspeicher (ROM), OTPs (sogenannte One Time Programmable Speicher) oder digitale Speicherchips beziehungsweise Flashspeicher. Diese
Speichertypen sind besonders kostengünstig, leicht austauschbar und auf einfache Weise durch einen Benutzer programmier¬ bar . Durch das Generieren und Verwenden von Zielregisteradressen ist es weiterhin möglich, eine große Menge von adressierbaren Registern des adressierbaren Speichers zum Definieren der dekodierten Startsequenz zu benutzen. Auf diese größere Zahl von Registern ist dann während der Startsequenz Zugriff möglich. Auf diese Weise kann durch die Zielregisteradresse nicht nur Spannungsversorgungen Regler in einem integrierten Schaltkreis, beispielsweise ein DC/DC-Wandler oder eine La¬ dungspumpe, aufgerufen werden. Generell können auch allgemei- ne Eingang- und Ausgangspins oder „general purpose input Output (GPIO) -Pins" verwendet werden. Dadurch können auch interne und externe Kontrollsignale und Statusinformationen in die Startsequenz zu bestimmten Zeitpunkten integriert und syn¬ chronisiert werden. Dies erlaubt eine besonders große Flexi- bilität der Programmierung von Startsequenzen.
In einer weiteren Aus führungs form umfasst die Kontrolleinheit einen MikroController oder einen Zustandsautomaten. In einer weiteren Aus führungs form weist der programmierbare
Speicher wenigstens eine programmierbare Registeradresse auf. Diese wenigstens eine bevorzugt jedoch mehrere Registeradressen erlauben es einem Benutzer, relevante Informationen wie interne und externe Kontrollsignalwerte und Statusinformatio- nen für den Ablauf einer Startsequenz zu kodieren. Dazu kann mittels der programmierbaren Registeradressen eine Reihenfolge für einen Ablauf der kodierten Startsequenz vorgegeben werden. Beispielsweise können Einträge an den Registeradressen schrittweise von kleinen zu großen Adressen ausgelesen werden. Andere Reihenfolgen sind grundsätzlich ebenso mög¬ lich. Ebenso kann vorgesehen sein, bestimmte programmierbare Registeradressen mit einer Permanentverbindung direkt mit Zielregisteradressen zu verbinden und somit einen Teil der Startsequenz unveränderlich vorzugeben.
In einer weiteren Aus führungs form weist die programmierbare Registeradresse programmierbare Felder auf.
Diese programmierbaren Felder dienen zur Aufnahme von Daten für den Ablauf der Startsequenz. Insbesondere können diese eine Zieladresse, eine Sequenzzeitmarke oder eine Zustandsva- riable aufweisen.
Mit Hilfe dieser Informationen kann in der Folge durch die Schaltung die dekodierte Startsequenz festgelegt werden. Der Nutzer kann dazu entsprechende Zieladressen festlegen, an die zu einer bestimmten Zeit, etwa charakterisiert durch die Sequenzzeitmarke, der Inhalt der Zustandsvariablen geschrieben wird. Auf diese Weise steht dem Nutzer eine Vielfalt an Gestaltungsoptionen zur Verfügung. Nach einer weiteren Aus führungs form umfasst die Kontrolleinheit eine Schnittstelle, einen Puffer, eine Sequenzkontrolleinheit und einen Adressdekoder.
Die Schnittstelle ist dazu eingerichtet, die im programmier- baren Speicher gespeicherte kodierte Startsequenz zu lesen und die dekodierte Startsequenz in den adressierbaren Spei¬ cher an die Zielregisteradresse oder Zielregisteradressen zu schreiben. Der Puffer dient dazu, notwendige Zwischenschritte in der Dekodierung der Startsequenz zu speichern. Dazu um- fasst der Puffer einen Speicher und ist mittels einer bidi¬ rektionalen Datenverbindung mit der Schnittstelle verbunden. Die Sequenzkontrolleinheit ist so eingerichtet, dass sie den Puffer und die Schnittstelle steuert. Sie dient dazu, die ko¬ dierte Startsequenz auszulesen und in Abhängigkeit von der darin kodierten Information einen zeitlichen Ablauf der deko- dierte Startsequenz bevorzugt in Abhängigkeit von Sequenzzeitmarken zu schreiben. Zu diesem Zweck ist der Puffer mittels einer bidirektionalen Datenverbindung und die Schnittstelle mittels einer unidirektionalen Datenverbindung mit der Sequenzkontrolleinheit verbunden .
Der Adressdekoder ist eingerichtet, die kodierte Startsequenz in die dekodierte Startsequenz zu dekodieren. Dazu ist der Adressdekoder in der Lage, zu veranlassen, dass die dekodier¬ te Startsequenz an die Zielregisteradressen geschrieben wird. Der Adressdekoder ist dazu mit dem Puffer mittels einer bidi¬ rektionalen und mit der Schnittstelle mittels einer unidirek¬ tionalen Datenverbindung verbunden.
In einer weiteren Aus führungs form steuert die Sequenzkon- trolleinheit in Abhängigkeit der kodierten Startsequenz den Puffer und die Schnittstelle derart, dass eine Zeitfolge der dekodierten Startsequenz festlegbar ist.
Bevorzugt wird die dekodierte Startsequenz schrittweise gemäß aufeinander folgenden Zielregisteradressen ausgelesen. Entsprechend wird damit festlegbar, zu welchen Zeitpunkten innerhalb der Sequenz bestimmte Spannungswerte oder Signale an definierten Anschlüssen anliegen. In einer weiteren Aus führungs form generiert die Sequenzkontrolleinheit Zeitmarken zum Festlegen der dekodierten Se¬ quenz . Mit Hilfe der Zeitmarken oder Sequenzzeitmarken lässt sich der zeitliche Ablauf der dekodierten Startsequenz weiter bestimmen. So ist es möglich einen weiteren Schritt im Ablauf der Startsequenz mit einem vorherigen Schritt oder dem Beginn der Sequenz zu synchronisieren. Es ist auch möglich, Verzöge¬ rungen zu programmieren und den Ablauf der Startsequenz für eine bestimmte Zeitdauer zu unterbrechen oder erst mittels eines Kontrollsignals wieder aufzunehmen. Grundsätzlich sind die Zeitmarken flexibel durch den Nutzer definierbar.
In einer Aus führungs form eines Verfahrens zum Generieren einer Startsequenz umfasst dieses zunächst ein Auslesen einer kodierten Startsequenz aus einem programmierbaren Speicher. Die kodierte Startsequenz kann im Vorfeld durch einen Pro- grammierer extern oder intern festgelegt worden sein. Diese kodierte Startsequenz wird in der Folge zu einer dekodierten Startsequenz dekodiert. In Abhängigkeit der kodierten Startsequenz wird insbesondere eine Zielregisteradresse generiert. An dieser Zielregisteradresse erfolgt ein Schreiben der deko- dierten Startsequenz in einen adressierbaren Speicher.
Das vorgestellte Verfahren erlaubt eine flexible und einfache Programmierung von Startsequenzen. Insbesondere kann mittels der Kodierung der Startsequenz in dem programmierbaren Spei- eher platzsparend ausgeführt werden. Verwendet werden dabei bevorzugt Festwertspeicher (ROM), OTPs (sogenannte One Time Programmable Speicher) oder digitale Speicherchips bezie¬ hungsweise Flashspeicher. Diese Speichertypen sind besonders kostengünstig, leicht austauschbar und auf einfache Weise durch einen Benutzer programmierbar.
Durch das Generieren und Verwenden von Zielregisteradressen ist es weiterhin möglich, eine große Menge von adressierbaren Registern des adressierbaren Speichers zum Definieren der dekodierten Startsequenz zu benutzen. Auf diese größere Zahl von Registern ist dann während der Startsequenz Zugriff möglich. Auf diese Weise kann durch die Zielregisteradresse nicht nur Spannungsversorgungen Regler in einem integrierten Schaltkreis, beispielsweise ein DC/DC-Wandler oder eine La¬ dungspumpe, aufgerufen werden. Generell können auch allgemeine Eingang- und Ausgangspins oder „general purpose input Output (GPIO) -Pins" verwendet werden. Dadurch können auch inter- ne und externe Kontrollsignale und Statusinformationen in die Startsequenz zu bestimmten Zeitpunkten integriert und syn¬ chronisiert werden. Dies erlaubt eine besonders große Flexi¬ bilität der Programmierung von Startsequenzen. In einer Aus führungs form wird die kodierte Startsequenz durch Programmierung programmierbarer Registeradressen festgelegt.
Die programmierbaren Registeradressen erlauben es einem Be¬ nutzer, relevante Informationen wie interne und externe Kon- trollsignalwerte und Statusinformationen für den Ablauf einer Startsequenz zu kodieren. Dazu kann mittels der programmierbaren Registeradressen eine Reihenfolge für einen Ablauf der kodierten Startsequenz vorgegeben werden. Beispielsweise können Einträge an den Registeradressen schrittweise von kleinen zu großen Adressen ausgelesen werden. Andere Reihenfolgen sind grundsätzlich ebenso möglich. Ebenso kann vorgesehen sein, bestimmte programmierbare Registeradressen mit einer Permanentverbindung direkt mit Zielregisteradressen zu ver¬ binden und somit einen Teil der Startsequenz unveränderlich vorzugeben.
In einer weiteren Aus führungs form erfolgt die Programmierung indem ein oder mehrere Programmierfelder festgelegt werden. Jedes Programmierfeld weist insbesondere eine Zieladresse, eine Sequenzzeitmarke oder eine Zustandsvariable auf. Mit diesen Feldvariablen hat ein Programmierer die Möglichkeit auf besonders flexible Weise die dekodierte Startsequenz zu definieren. Die Zieladresse legt dabei die Adresse im adres¬ sierbaren Speicher und dessen Position im Ablauf der Startse¬ quenz fest. Mit der Sequenzzeitmarke können zeitliche Relati¬ onen zu anderen Sequenzschritten, beispielsweise eine Syn¬ chronisation oder Verzögerung, festgelegt werden. Die Zu- standsvariable kann Statutsinformationen oder Spannungswerte aufnehmen .
In einer weiteren Aus führungs form wird eine Zielregisterad¬ resse in Abhängigkeit einer Zeitmarke generiert. Insbesondere erfolgt dies in Abhängigkeit der Sequenzzeitmarke.
In einer weiteren Aus führungs form kann die Zeitmarke durch die folgenden Programmierschritte festgelegt werden. Mit ei¬ ner ersten Zeitmarke können eine oder mehrere Unterbrechungen vorgesehen werden. Diese mittels eines Steuersignals, insbe¬ sondere mittels eines internen oder externen Steuersignals, aufgehoben werden. Eine zweite Zeitmarke kann eine Verzöge¬ rung definieren, die den Ablauf der Startsequenz zeitlich für eine bestimmte Zeitdauer verzögert. Schließlich kann es auch möglich sein, mit einer dritten Zeitmarke Programmierschlei¬ fen zu realisieren, die erlauben, die Abfolgen innerhalb der Startsequenz mehrfach zu durchlaufen. Dem Programmierer sind mit den Zeitmarken umfangreiche Eingriffmöglichkeiten in der Erstellung von Startsequenzen gegeben.
In einer weiteren Aus führungs form erfolgt das Schreiben der dekodierten Startsequenz in den adressierbaren Speicher an der Zielregisteradresse mehrfach. Die Erfindung wird nachfolgend an mehreren Ausführungsbei¬ spielen anhand von Figuren näher erläutert. Insoweit sich Schaltungsteile oder Bauelemente in ihrer Funktion entspre¬ chen, wird deren Beschreibung nicht in jeder der folgenden Figuren wiederholt.
Es zeigen: eine beispielhafte Ausführungsform einer Schaltung zum Generieren einer Startsequenz nach dem vorge¬ schlagenen Prinzip, eine beispielhafte dekodierte Startsequenz gene¬ riert nach dem vorgeschlagenen Prinzip, und eine beispielhafte Anordnung einer Schaltung zum Generieren einer Startsequenz nach dem vorgeschlagenen Prinzip. Figur 1 zeigt eine beispielhafte Aus führungs form einer Schaltung zum Generieren einer Startsequenz nach dem vorgeschlagenen Prinzip. Die Schaltung umfasst einen programmierbaren Speicher nonvol mit festen Registeradressen nO, nl und pro¬ grammierbaren Registeradressen nn, nn+1, nk. Jedes dieser programmierbaren Registeradressen ist weiter aufgeteilt in programmierbare Felder add, seq, dat. Jedes Programmierfeld weist insbesondere eine Zieladresse add, eine Sequenzzeitmarke seq oder eine Zustandsvariable dat auf. Mit diesen Feldvariablen hat ein Programmierer die Möglichkeit auf besonders flexible Weise die dekodierte Startsequenz zu definieren. Die Zieladresse legt dabei die Zielregisteradresse n in einem ad¬ ressierbaren Speicher vol und dessen Position im Ablauf der Startsequenz fest. Mit der Sequenzzeitmarke seq können zeit- liehe Relationen zu anderen Sequenzschritten, beispielsweise eine Synchronisation oder Verzögerung, festgelegt werden. Die Zustandsvariable dat kann Statutsinformationen oder Spannungswerte aufnehmen.
Die festen Registeradressen nO, nl können fest mit bestimmten Bauteilen verbunden sein und so eine feste Zuordnung bestimmen, die üblicherweise auch in unterschiedlichen Verwendungen der Schaltung sinnvoll und wieder verwendbar ist. Es ist daher auch nicht notwendig, dass die festen Registeradressen nO, nl Adressinformationen aufweisen. Die festen Registeradressen werden für eine Startsequenz nicht gebraucht und werden beispielsweise für eine Chip-Konfiguration verwen¬ det .
Eine Kontrolleinheit CTRL umfasst eine Schnittstelle INT, ei¬ nen Puffer BUF, eine Sequenzkontrolleinheit CSEQ und einen Adressdekoder DEC. Die Schnittstelle INT ist dazu eingerichtet, alle Aufgaben auszuführen, die mit einem Lese- und Schreibzugriff auf den programmierbaren Speicher nonvol und den adressierbaren Spei¬ cher vol auszuführen sind. Dazu ist die Schnittstelle INT in der Lage, eine kodierte Startsequenz Ni aus dem programmier- baren Speicher nonvol zu lesen und den adressierbaren Speicher vol eine dekodierte Startsequenz dNi zu schreiben.
Der Puffer BUF dient der vorübergehenden Speicherung von Daten, bevor sie in den adressierbaren Speicher vol geschrieben werden. Der Puffer BUF ist darüber hinaus in gewissem Rahmen in der Lage, eine Datenmanipulation durchzuführen. Ist beispielsweise die Eingangsinformation, wie sie im programmier¬ baren Speicher hinterlegt ist, von der Bitlänge kleiner als das Datenformat des adressierbaren Speichers vol, so kann der Puffer BUF eine entsprechende Konvertierung vornehmen.
Der Adressdekoder DEC kontrolliert Zielregisteradressen 0, 1, n-1, n, wie sie in der kodierten Startsequenz Ni im programmierbaren Speicher nonvol hinterlegt wurden. Dazu übersetzt der Adressdekoder auf Basis von Adressen und Inhaltsva¬ riablen, die in der kodierten Startsequenz Ni festgelegt sind, in die Zielregisteradressen 0, 1, n-1, n des adres- sierbaren Speichers vol.
Die Sequenzkontrolle CSEQ ist eingerichtet, Informationen wie Adressen und Inhaltsvariablen aus der kodierten Startsequenz Ni zu lesen und dabei den Datenpuffer BUF wie auch die
Schnittstelle INT zu steuern. Insbesondere steuert die Se¬ quenzkontrolle CSEQ die Schnittstelle INT derart, dass zu be¬ stimmten Zeiten Einträge der dekodierten Startsequenz in den adressierbaren Speicher vol geschrieben werden. Dabei kann eine Zielregisteradresse auch mehrfach geschrieben werden.
Die Sequenzkontrolle CSEQ generiert zum Steuern der Schnittstelle INT Zeitmarken A, B, C. Diese werden im Zusammenhang mit Figur 2 erläutert. Figur 2 zeigt eine beispielhafte dekodierte Startsequenz nach dem vorgeschlagenen Prinzip. Die gezeigten Zielregisteradres¬ sen n der dekodierten Startsequenz dNi werden in aufsteigender Folge, also hier in der Reihenfolge 0, n-1, n, n+1 und so weiter aufgerufen. An den entsprechenden Zielregisteradressen n sind Sequenzzeitmarken seq abgelegt. Eine Sequenzzeitmarke vom Typ A bedeutet einen Bezug auf den Beginn der Startse¬ quenz. Eine Zeitmarke vom Typ B bezieht sich in der Zeitab¬ folge auf das vorherliegende Register n. Eine Sequenzzeitmar- ke vom Typ C bedeutet keine Verzögerung und bezieht sich auf dieselbe Zeit wie das vorliegende Ereignis. Auf diese Weise lassen sich durch Programmierung der Sequenzzeitmarken seq Abläufe der Startsequenz generieren und in weiten Bereichen flexibel anpassen. Insbesondere ist es möglich, interne und externe Kontrollsignale einzubeziehen und auch ein Register mehrfach zu schreiben (siehe Register n+1 in Figur 2) .
Figur 3 zeigt eine mögliche Anordnung einer Schaltung zum Ge- nerieren einer Startsequenz nach dem vorgeschlagenen Prinzip. Gezeigt ist die Kontrolleinheit CTRL sowie der adressierbare Speicher vol. Entsprechend der dekodierten Startsequenz dNi, wie sie durch die Kontrolleinheit CTRL generiert wurde, werden über entsprechende Datenleitungen Prozesse, die etwa ei- ner Stromversorgung von weiteren Komponenten dienen, ausge¬ führt .
So sind hier beispielsweise die Zielregisteradressen 0, 1, 2 mit jeweiligen Spannungswandlern DCDC1, DCDC2, DCDC3 verbun- den. Diese stellen Spannungen VI, V2 , V3 von einem festgeleg¬ ten Wert zur Verfügung. Die Zielregisteradressen 3 und 4 sind in diesem Fall verbunden mit Regulatoren LDOl, LD02 und stel¬ len entsprechende Spannungen V4 und V5 zur Verfügung. Die Re¬ gisteradresse 5 ist mit einer IO-Schnittstelle verbunden und kann bidirektional ein Kontrollsignal CI, COUT schreiben oder einlesen. Des Weiteren ist mittels der Zielregisteradresse n-1 ein Zugriff auf einen Speicher RAM möglich. Zur Konfiguration oder weiteren Kommunikation mit einem Prozessorkern CORE ist beispielsweise das Zielregister n vorgesehen. Bezugs zeichenliste
0 ielregisteradresse
1 ielregisteradresse
2 Zielregisteradresse
3 Zielregisteradresse
4 Zielregisteradresse
5 Zielregisteradresse
Ά Zeitmarke
add Adresse
B Zeitmarke
BUF Puffer
C Zeitmarke
ein Kontrollsignal
core Prozessorkern
cout Kontrollsignal
cseq Sequenzkontrolle
CTRL Kontrolleinheit
dat Zustands ariable
DCDC1 Spannungswandler
DCDC2 Spannungswandler
DCDC3 Spannungswandler
dec Adressdekoder
d i dekodierte Startsequenz
INT Schnittstelle
LDOl Regulator
LD02 Regulator
nO programmierbare Registeradresse nl programmierbare Registeradresse
Ni kodierte Startsequenz
n-1 Zielregisteradresse
n Zielregisteradresse
n+1 Zielregisteradresse n+2 Zielregisteradresse n+3 ielregisteradresse
n+4 Zielregisteradresse
nn programmierbare Registeradresse nn+1 programmierbare Registeradresse nk programmierbare Registeradresse nonvol programmierbarer Speicher
I/O Input/Output
RAM Speicher
seq Sequenz zeitmarke
VI Spannung
V2 Spannung
V3 Spannung
V4 Spannung
V5 Spannung
vol adressierbarer Speicher

Claims

Patentansprüche
Schaltung zum Generieren einer Start-Sequenz, umfassend:
- einen wenigstens teilweise programmierbaren Speicher (nonvol) zum Speichern einer kodierten Start-Sequenz (Ni) ,
- eine Kontrolleinheit (CTRL) , die dazu eingerichtet ist, die kodierte Start-Sequenz (Ni) zu lesen und zu einer dekodierten Start-Sequenz (dNi) zu dekodieren sowie eine Zielregisteradresse (n) in Abhängigkeit der dekodierten Start-Sequenz (dNi) zu generieren, und
- ein adressierbarer Speicher (vol), in den mittels der Kontrolleinheit (CTRL) an der Zielregisteradresse (n) die dekodierte Start-Sequenz (dNi) schreibbar ist.
2. Schaltung nach Anspruch 1, bei der die Kontrolleinheit (CTRL) einen MikroController oder einen Zustandsautomaten aufweist.
3. Schaltung nach Anspruch 1 oder 2, bei der der programmierbare Speicher (nonvol) wenigstens eine programmierbare Registeradresse (nn) aufweist.
Schaltung nach Anspruch 3, bei der die programmierbare Registeradresse (nn) programmierbare Felder (add, seq, dat) , insbesondere zum Abspeichern einer Zieladresse (add), einer Sequenzzeitmarke (seq) oder eine Zustands- variable (dat), aufweist.
Schaltung nach einem der Ansprüche 1 bis 4, bei der die Kontrolleinheit (CTRL) eine Schnittstelle (INT), einen Puffer (BUF) , eine Sequenzkontrolleinheit (CSEQ) und ei¬ nen Adressdekoder (DEC) umfasst, wobei
- die Schnittstelle (INT) dazu eingerichtet ist, die im programmierbaren Speicher (nonvol) gespeicherte ko¬ dierte Start-Sequenz (Ni) zu lesen und die dekodierte Start-Sequenz (dNi) in das adressierbare Register (vol) an die Zielregisteradresse (n) zu schreiben,
- der Puffer (BUF) einen Speicher aufweist und mittels einer bidirektionalen Datenverbindung mit der
Schnittstelle (INT) verbunden ist,
- die Sequenzkontrolleinheit (CSEQ) eingerichtet ist, den Puffer (BUF) und die Schnittstelle (INT) zu steu¬ ern, wobei der Puffer (BUF) mittels einer bidirektio¬ nalen Datenverbindung und die Schnittstelle (INT) mittels einer unidirektionalen Datenverbindung mit der Sequenzkontrolleinheit (CSEQ) verbunden ist, und
- der Adressdekoder (DEC) eingerichtet ist, die kodier¬ te Start-Sequenz (Ni) in die dekodierte Startsequenz (dNi) zu dekodieren, wobei der Puffer (BUF) mittels einer bidirektionalen Datenverbindung und die
Schnittstelle (INT) mittels einer unidirektionalen Datenverbindung mit dem Adressdekoder (DEC) verbunden ist .
Schaltung nach Anspruch 5, bei der die Sequenzkontroll einheit (CSEQ) in Abhängigkeit der kodierten Start- Sequenz (Ni) den Puffer (BUF) und die Schnittstelle (INT) derart steuert, dass eine Zeitabfolge der deko¬ dierten Start-Sequenz (dNi) festlegbar ist.
Schaltung nach Anspruch 6, bei der Sequenzkontrolleinheit (CSEQ) Zeitmarken (t) zum Festlegen einer zeitli¬ chen Abfolge der dekodierten Sequenz (dNi) generiert. Verfahren zum Generieren einer Start-Sequenz, umfassend:
- Auslesen einer kodierten Start-Sequenz (Ni) aus einem programmierbaren Speicher (nonvol),
- Dekodieren der kodierten Start-Sequenz (Ni) zu einer dekodierten Start-Sequenz (dNi) ,
- Generieren einer Zielregisteradresse (n) in Abhängig¬ keit der dekodierten Start-Sequenz (dNi), und
- Schreiben der dekodierten Start-Sequenz (dNi) in ei¬ nen adressierbaren Speicher (vol) an der Zielregis¬ teradresse (n) .
Verfahren nach Anspruch 8, bei dem die kodierte Start- Sequenz (Ni) mittels wenigstens einer programmierbaren Registeradresse (nn) festgelegt wird.
Verfahren nach Anspruch 9, bei dem die Programmierung ein Festlegen eines Programmier-Feldes (add, seq, dat) umfasst, welches eine Zieladresse (add) , eine Sequenz¬ zeitmarke (seq) oder eine Zustandsvariable (dat) auf¬ weist.
Verfahren nach einem der Ansprüche 8 bis 10, bei dem das Generieren einer Zielregisteradresse (n) in Abhängigkeit einer Zeitmarke (t) erfolgt.
Verfahren nach Anspruch 11, bei dem in Abhängigkeit der Zeitmarke (t) in der dekodierten Start-Sequenz (dNi)
- eine oder mehrere Unterbrechungen festgelegt werden, die mittels eines Steuersignals, insbesondere mittels eines internen oder externen Steuersignals, aufhebbar sind,
- eine oder mehrere Verzögerungen festgelegt werden, oder - eine oder mehrere Schleifen festgelegt werden.
Verfahren nach einem der Ansprüche 8 bis 12, bei dem da Schreiben der dekodierten Start-Sequenz (dNi) in den ad ressierbaren Speicher (vol) an der Zielregisteradresse (n) mehrfach erfolgt.
PCT/EP2012/051037 2011-02-08 2012-01-24 Schaltung zum generieren einer startsequenz und verfahren zum generieren einer startsequenz Ceased WO2012107271A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/984,276 US9323665B2 (en) 2011-02-08 2012-01-24 Circuit for generating a start sequence and method for generating a start sequence

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011010610.3 2011-02-08
DE102011010610.3A DE102011010610B4 (de) 2011-02-08 2011-02-08 Schaltung zum Generieren einer Startsequenz und Verfahren zum Generieren einer Startfrequenz

Publications (1)

Publication Number Publication Date
WO2012107271A1 true WO2012107271A1 (de) 2012-08-16

Family

ID=45562988

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/051037 Ceased WO2012107271A1 (de) 2011-02-08 2012-01-24 Schaltung zum generieren einer startsequenz und verfahren zum generieren einer startsequenz

Country Status (3)

Country Link
US (1) US9323665B2 (de)
DE (1) DE102011010610B4 (de)
WO (1) WO2012107271A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070101166A1 (en) * 2005-10-31 2007-05-03 Kevin Boyum Method and apparatus for utilizing a microcontroller to provide an automatic order and timing power and reset sequencer
US20090319871A1 (en) * 2008-06-24 2009-12-24 Yutaka Shirai Memory system with semiconductor memory and its data transfer method
EP2151738A1 (de) * 2008-08-01 2010-02-10 NEC Electronics Corporation Integrierte Halbleiterschaltung
US20100042773A1 (en) * 2008-08-12 2010-02-18 Phison Electronics Corp. Flash memory storage system and data writing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3237926B2 (ja) * 1991-12-04 2001-12-10 シャープ株式会社 デジタル電子機器用電力制御装置、該電力制御装置を備えた処理装置、及び該処理装置を備えたデジタル電子機器用電力管理システム
US5832286A (en) * 1991-12-04 1998-11-03 Sharp Kabushiki Kaisha Power control apparatus for digital electronic device
US7383452B2 (en) * 2005-04-07 2008-06-03 Research In Motion Limited Electronic device and method for initiating powering-up of a processor in the electronic device
GB2472050B (en) * 2009-07-22 2013-06-19 Wolfson Microelectronics Plc Power management apparatus and methods
GB2472051B (en) * 2009-07-22 2012-10-10 Wolfson Microelectronics Plc Power management apparatus and methods
US8775714B2 (en) * 2012-01-30 2014-07-08 Infineon Technologies Ag System and method for a bus interface

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070101166A1 (en) * 2005-10-31 2007-05-03 Kevin Boyum Method and apparatus for utilizing a microcontroller to provide an automatic order and timing power and reset sequencer
US20090319871A1 (en) * 2008-06-24 2009-12-24 Yutaka Shirai Memory system with semiconductor memory and its data transfer method
EP2151738A1 (de) * 2008-08-01 2010-02-10 NEC Electronics Corporation Integrierte Halbleiterschaltung
US20100042773A1 (en) * 2008-08-12 2010-02-18 Phison Electronics Corp. Flash memory storage system and data writing method thereof

Also Published As

Publication number Publication date
US20140310446A1 (en) 2014-10-16
DE102011010610B4 (de) 2014-03-20
US9323665B2 (en) 2016-04-26
DE102011010610A1 (de) 2012-08-09

Similar Documents

Publication Publication Date Title
DE102006048319B4 (de) Multichip-Halbleiterspeicherelement
DE60315332T2 (de) Variable ladungspumpschaltung mit dynamischer last
DE69428408T2 (de) Dekodierungsschaltung für codes variabler länge, und dekodierungssystem für codes variabler länge unter verwendung dieser schaltung.
DE2555963A1 (de) Einrichtung zur funktionsmodifizierung
DE2536622C2 (de) Verzweigungssteuerung mit flexibler Auswahl von Steuerworten
DE2646162B2 (de) Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers
CH650600A5 (de) Zentralprozessoreinheit einer datenverarbeitungsanlage mit operationscode-erweiterungsregister.
DE3121742C2 (de) Mikroprogramm-Steuereinrichtung
DE2440628A1 (de) Datenverarbeitungsanlage mit mikroprogrammierung
EP3885957B1 (de) Vorrichtung zur speicherung von daten in einem nichtflüchtigen speicher
DE102009019891B3 (de) Mikrocontroller- oder Mikroprozessoreinheit und Verfahren zum Betreiben derselben
WO2010046043A1 (de) Verfahren zur übertragung von programmcodes an einen speicher eines steuergerätes, insbesondere für kraftfahrzeuge
DE102011010610B4 (de) Schaltung zum Generieren einer Startsequenz und Verfahren zum Generieren einer Startfrequenz
DE102018200379B4 (de) Sensoranordnung und Verfahren zum Betreiben einer Sensoranordnung
DE10027097A1 (de) Halbleiterspeichervorrichtung und eine solche Halbleiterspeichervorrichtung verwendender Sensor
DE10393188T5 (de) Verarbeitung von Wiederholungs-String-Operationen
DE102008009768B4 (de) Inkrementierender Zähler mit verlängerter Schreiblebensdauer
DE2440390A1 (de) Elektronischer rechner
DE3101270C2 (de) Rechneranordnung zur Wortverarbeitung mit einer Einrichtung zur Funktionserweiterung
WO1999006895A1 (de) Schaltungsanordnung und verfahren zur speicherplatzverwaltung und zur abarbeitung von anwenderprogrammen in kleinsteuerungen
DE2744252C2 (de)
WO2000043857A1 (de) Optimierung der nutzdatenrate in einem verteilten zeitgesteuerten multicluster-echtzeitsystem
DE2419837B2 (de) Schaltungsanordnung zur adressierung eines mikroprogramms in datenverarbeitungseinrichtungen und verfahren zur durchfuehrung von sprungbefehlen
DE1499208C3 (de) Anordnung zur Kodierung und Dekodierung von Informationssätzen
DE102008016119B4 (de) Universalrechner

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12702467

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13984276

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12702467

Country of ref document: EP

Kind code of ref document: A1