WO2012107214A1 - Semiconductor layer system having a semipolar or m-planar group iii nitride layer and semiconductor component based thereon - Google Patents

Semiconductor layer system having a semipolar or m-planar group iii nitride layer and semiconductor component based thereon Download PDF

Info

Publication number
WO2012107214A1
WO2012107214A1 PCT/EP2012/000551 EP2012000551W WO2012107214A1 WO 2012107214 A1 WO2012107214 A1 WO 2012107214A1 EP 2012000551 W EP2012000551 W EP 2012000551W WO 2012107214 A1 WO2012107214 A1 WO 2012107214A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
lattice constant
semiconductor
semiconductor layer
layers
Prior art date
Application number
PCT/EP2012/000551
Other languages
German (de)
French (fr)
Inventor
Armin Dadgar
Alois Krost
Peter Veit
Roghaiyeh Ravash
Original Assignee
Otto-Von Guericke-Universität Magdeburg Technologie-Transfer-Zentrum
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Otto-Von Guericke-Universität Magdeburg Technologie-Transfer-Zentrum filed Critical Otto-Von Guericke-Universität Magdeburg Technologie-Transfer-Zentrum
Publication of WO2012107214A1 publication Critical patent/WO2012107214A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Definitions

  • Semiconductor layer system having a semipolar or m-planar group III-nitride layer and a semiconductor device based thereon
  • the invention relates to a semiconductor layer system having at least one semipolar or m-planar group III nitride layer and a semiconductor component based thereon.
  • Group III nitride based semiconductor devices particularly LEDs
  • Non-polar Group III nitride layers can be prepared in principle in heteroepitaxy, e.g. On a- or m-planar SiC as a- or m-oriented GaN or a-planar GaN on r-planar sapphire [P. Vennegues and Z. Bougrioua, Appl. Phys. Lett. 89, 11919 (2006)], but also on silicon substrates [Y. Honda, Y. Kawaguchi, T. Kato, M. Yamaguchi, and N. Sawaki, in Proceedings of the International Workshop on Nitride Semiconductors, Nagoya, Japan, IPAP Conference Series 1, 304 (2000); T. Tanikawa, T. Hikosaka, Y. Hyundai, M.
  • CONFIRMATION COPY Stacking faults which in the wurtzitic crystal can usually be considered as cubic inclusions, act like thin quantum well structures and give a characteristic
  • this process usually requires a two-step growth process and patterning and masking with a material such as silicon oxide or SiN silicon nitride to allow for selective growth.
  • a material such as silicon oxide or SiN silicon nitride
  • the silicon oxide can be present in this case stoichiometrically or in a nearly stoichiometric composition as SiO 2 and can be either amorphous, for example as amorphous thermal SiO 2 , nano- or polycrystalline or monocrystalline. But also possible is the use of a
  • Silicon oxide of other composition which then either amorphous, nano or polycrystalline or can be used as a single crystal.
  • silicon nitride this may for example be in stoichiometric or nearly stoichiometric
  • Composition are present as Si 3 N 4 , and either amorphous, nano- or polycrystalline or monocrystalline. However, it is also possible to use a silicon nitride of a different composition, which can then be either amorphous, nano- or polycrystalline or used as a single crystal. Due to the two-stage nature of the procedure, this method has not been successful so far.
  • Object of the present invention is as simple as possible
  • crystal refers to the fact that this group III nitride crystal can be provided, for example, as a single crystal or, for example, within a polycrystalline or a nanocrystalline microstructure.
  • this group III nitride crystal it may also be possible to provide the Group III nitride crystal as columnar crystallites, which may be textured, for example.
  • a semiconductor layer system comprising at least one semipolar or m-planar group-III nitride layer, wherein at least a first layer having a first lattice constant and stacking faults and a second layer having a second
  • Lattice constant and with a smaller number of stacking faults than that of the first layer is present, wherein between the first layer and the second layer, a third layer is arranged, the third lattice constant is different from the first lattice constant of the first layer.
  • a method for producing a semiconductor layer system is proposed, preferably for producing a
  • Semiconductor layer system provides at least the following:
  • the third lattice constant is smaller than the first lattice constant. Furthermore, it is preferred if the third lattice constant is smaller than the second lattice constant.
  • the second lattice constant is smaller than the first lattice constant
  • Lattice constant Another embodiment provides that the first lattice constant is smaller than the second lattice constant. It is particularly preferred if the third
  • Lattice constant has a value which is between the value of the lattice constant of the first layer and the value of the lattice constant of the second layer. Yet another embodiment provides that the third lattice constant has a value which is greater than that of the first and second lattice constants.
  • An advantage of such a semiconductor layer system is that a layer thickness of the third layer (103) results in matching dislocations.
  • At least two layers of the semiconductor layer system are preferred. These can be the same or different. More preferably, the first and second layers are each a group III nitride layer material.
  • the third layer is made of a different material than the first and the second layer, which means that there is no group III nitride layer. In contrast, another development provides that the third layer is also a group III nitride layer.
  • the following is a layer as one or more layers with a composition
  • the proposed semiconductor layer system now also allows to use silixium oxide or silicon nitride in various forms as described above.
  • Include or in a cubic crystal usually represent a hexagonal inclusion, and can be considered by the dissimilar energy gap in the hexagonal material as a quantum well, also called quantum well, which then a smaller
  • Has bandgap energy is thus z. B. also affects the photoluminescence of light-emitting layers.
  • a perfect crystal of hexagonal crystal structure is, for example, when viewed in the [0001] direction (ie the hexagonal c-direction) with a stacking sequence ABABABABAB ...
  • a crystal of cubic crystal structure may be present in a region of the crystal. For example, at
  • the charge carrier transport is influenced, and so in addition to the
  • stacking faults are generally generally detrimental to all types of electrically powered components, and may also be subject to e.g. B. Surface Acoustic Wave components to an additional Scattering of the acoustic wave and thus lead to adverse material properties. Therefore, the lowest possible stacking fault density is indicated for all components.
  • a semiconductor layer system which comprises at least one semipolar and / or at least one m-planar group III nitride layer.
  • at least a first layer with a first lattice constant is provided, which has stacking faults.
  • a second layer having a second lattice constant which has a smaller number of stacking faults than that of the first layer.
  • a third layer is arranged whose relaxed lattice constant differs in the stacking sequence, ie the c-direction, from the lattice constant of the first layer.
  • an AIN layer on a GaN layer For example, as the third layer, an AIN layer on a GaN layer
  • the lattice mismatch is about 2.4%.
  • a layer thickness of the third layer of, for example, 10 nm formed as an AIN layer
  • the described effect is observed that the second layer has a lower stacking fault density than the second layer.
  • the layer thickness of the third layer formed as AIN layer of significantly less than 10 nm
  • the effect is no longer observed below a threshold value of the layer thickness.
  • the smaller the lattice mismatch between the first layer and the third layer the greater the threshold of a layer thickness of the third layer below which the effect is no longer observed. This threshold may vary depending on the
  • lattice mismatching between the first and third layers will be less than or greater than 10 nm, but generally, the smaller the lattice mismatch is, the greater.
  • An embodiment of the invention provides that the first and / or the second layer may be formed in the semiconductor layer system as a buffer layer.
  • the term buffer layer here refers to a layer which does not represent a functional layer for an actual device in which the semiconductor layer system is located.
  • the buffer layer does not constitute a p-n junction or Schottky junction. Further, for example, the buffer layer does not constitute a region in which the
  • the buffer layer serves to provide a transition from the substrate to the device and to minimize the number of defects arising during growth. It may further be provided that the third layer is formed as a multi-layer system of several layers.
  • Lattice constant in the growth direction has no significant or only a small or less impact on the effectiveness of the method for stacking fault cancellation.
  • the third layer formed between the first layer and the second layer which thus functions as an intermediate layer, has a different lattice constant than the first layer arranged below this layer, which may be formed, for example, as a buffer layer.
  • a further embodiment of the invention provides that, in the semiconductor layer system, the third layer, which is preferably formed with a different lattice constant than the first layer and the second layer, is formed in a layer thickness that corresponds to
  • the tension of this third layer In addition to the thickness of the layer is an important parameter, the tension of this third layer.
  • the formation of matching dislocations in the third layer causes a partial or complete relaxation of the third layer as an intermediate layer as compared to the underlying material.
  • second layer which may be formed, for example, as a buffer layer is then usually in accordance with a different state of tension than the first layer, which may also be formed as a buffer layer and at the other layer interface of the third layer is arranged as the second layer.
  • Adjustment dislocations can thereby cancel these stacking faults in the second layer arranged on the third layer or at an interface between the third layer formed as an intermediate layer and the second layer.
  • This can be z. B. via matching dislocations with a burger vector of type 1/6 ⁇ 20-23> as observed in the generation of stacking faults by compressively strained InGaN quantum wells on m-planar GaN [Alec M. Fischer, Zhihao Wu, Kewei Sun, Qiyuan Wei, Yu Huang, Ryota Senda, Daisuke Lida, Motoaki Iwaya, Hiroshi Amano, and Fernando A. Ponce, Applied Physics Express 2, 041002 (2009)].
  • the c-axis is tilted by at least 5 0 from the vertical of the substrate plane. At tilt angles> 98 ° the layers are considered non-polar.
  • at least one layer has a tilt angle in a range between 15 ° and 80 °, in particular the second and / or the third layer. The described effect occurs most clearly in layers whose c-axis is tilted in the direction of ⁇ 10-10> or the m-direction. This most likely correlates with the configuration of the surface atoms and the best possible dislocations, which are likely to have burser vectors with a component in the m-direction.
  • a further advantageous embodiment of a semiconductor layer or a semiconductor layer system is the growth of the group III nitride crystal in the semi-polar or non-polar orientation of the type ⁇ h0-hl> with h 2. 1 and I ä 0.
  • Spike brackets describe equivalent directions as is common in crystallography.
  • ⁇ 10-10> stands for the directions [10-10], [-1010], [1-100], [-1 100], [01-10], and [0-1 10], that is, in this Fall a tilt in one of these directions. Slight deviations in the range of about ⁇ 5 ° are included here.
  • Curly braces such.
  • equivalent surfaces describe, for example, For example, the (11-23) or (1-213) surfaces.
  • the introduced layers according to the invention can also be deposited at a lower temperature than that of the underlying buffer layer. This is z. B. of low-temperature AIN or GaN layers known [H. Amano, M. Iwaya, T. Kashima, M.
  • Al-rich layers are advantageous, i. Layers with smaller lattice constants, e.g. at GaN.
  • intermediate layers especially of AI-rich intermediate layers, also not indicated, since these to a strong compression and thus very curved wafers after the
  • the growth of the third layer which has a different lattice constant than the first and the second layer, takes place at a temperature which is at least 100 K lower than that
  • Low-temperature layers are preferably based on AIN or AIGaN or preferably have a smaller lattice constant in the relaxed state than the surrounding material.
  • it may be a layer of a single layer AIN, AIGaN, AlInN or AlInGaN, stoichiometric layers come into consideration.
  • Composition can be used. In principle, however, this can also be done in the material system AllnGaN be achieved. Not only layers formed as individual layers but also layers of layer stacks are possible, wherein the layer stacks can be stacked, for example, from layers of the above-mentioned materials. Both in the individual layers and in one, several or all layers of the layer stacks can be provided that a concentration gradient, preferably one with the growth direction increasing, AI concentration is provided. This concentration gradient can be discrete, for example, with a change in the layer interfaces, or continuously along the
  • Growth direction of a layer multiple layers or all layers run. Furthermore, it can be provided that one layer, several layers or all layers of the layer are doped, so that in addition to the abovementioned types of atoms, other types of atoms are present in a defined amount. A slight contamination of the materials with
  • Impurity concentrations in the range of up to, for example, 1 atomic percent are also possible.
  • the decrease in stacking fault density is after the
  • Photodetector the intensity measured with wavelength resolution.
  • the growth of the third layer having a lattice constant formed as an intermediate layer is provided as the lattice constant of the second layer disposed on the third layer.
  • the second layer may be formed as a buffer layer.
  • the second layer may also already be configured as a component-functional layer.
  • it may be a doped layer, in this case preferably an n-doped layer.
  • a further advantageous embodiment for the efficient reduction of the stacking fault density is therefore given by the growth of an intermediate layer formed as a third layer with a smaller lattice constant than that of the subsequent second layer.
  • This is z.
  • one of the first and the second layer or both of the layers may be stoichiometric or nearly stoichiometric. But also one of the
  • Stoichiometry deviating composition may be possible, as long as these two layers are present in a hexagonal crystal structure.
  • the third layer may, in principle, be formed as a low-temperature layer of the same material, from which one or both of them surrounds the third layer, layers formed preferably as buffer layers, if the temperature change for growth of the third layer formed as an intermediate layer in relation to the temperature change during the growth of the first and / or the second layer, the first and / or the second, preferably formed as a buffer layer is clamped so that the grown on it, designed as a low-temperature layer, third layer at least partially relaxed, that has a different state of stress at the then set temperature, which may be the case with temperature changes of over 300 K in growth on a hetero substrate.
  • the term relaxation is used here to mean that in the crystal
  • the relaxing layer does not have to relax completely, so it may still be partially tense. This may be the case, for example, if the layer thickness is chosen so that layer relaxation is just beginning but has not yet reached a critical value at which the density of the adjustment dislocations is so high that the material is completely relaxed.
  • a complete relaxation can also lead to a strong roughening of the surface by a possible island growth, which is usually undesirable.
  • tensions which are achieved by temperature differences, can be present. For example, by the substrate layer system tension after the
  • a layer growing thereon can partially relax with sufficiently thermally induced strain of the subsequent layer or the substrate layer system even with nominally identical composition, since at reduced temperature, the growth also changes, and preferably a slight island growth occurs which favors the relaxation.
  • Diffraction angle and with known reflection of the associated lattice parameters of the layer or a layer system can be determined.
  • Grid parameters - c or a grid parameters - determine are, for example, "Stress Relaxation in Low-Strain AlInN / GaN Bragg Mirrors"; P. Moser, J.Bläsing, A.Dadgar, T.Hempel, J.
  • the stacking fault is the unique one
  • Intermediate layer may be arranged.
  • a silicon substrate is less well suited according to the present invention for the application according to the invention, since the growth of semi- or non-polar layers on silicon either requires elaborate processing of the substrate or grown directly on special substrate orientations, very often leads to crack formation and strong meltback etching. To avoid this requires a more complex process control. Also, the achievable material quality, which is crucial for the device performance, on
  • At least one semiconductor layer system comprising at least one semiconductor layer system having a semipolar or m-planar group III nitride layer, comprising at least a first layer having a first lattice constant and stacking faults, a second layer having a second lattice constant and having a lower lattice constant Number of stacking faults as that of the first layer, wherein between the first layer and the second layer, a third layer is arranged, whose relaxed
  • Lattice constant in the stacking sequence so the c-direction, is different from the lattice constant of the first layer.
  • a claimed semiconductor device based on or containing such a semiconductor layer system used as a buffer structure is claimed to be a device in which a semiconductor layer system according to the invention has been grown before the layers, which can also function as active layers or regions.
  • Another preferred semiconductor device is a light-emitting semiconductor device.
  • light is emitted within the wavelength range from 1.8 ⁇ m to 200 nm.
  • This semiconductor device may include, for example, a Group III semi-polar nitride layer having a layer in front of the active region of the device that has a different lattice constant.
  • the at least one inventive semiconductor layer system also in the lower part of the LED, which serves the current distribution and contacting contains.
  • an embodiment without such a semiconductor layer system in the functional part of the component is preferred in order to minimize electrical resistances.
  • Suitable growth methods are all processes which can produce epitaxial layers. These include z. B. molecular beam epitaxy, abbreviated and known under the name MBE, hydride gas phase epitaxy, abbreviated and known under the name HVPE, Pulsed Laser Deposition, abbreviated and known under the
  • semiconductor layer systems or semiconductor components produced can be used in a wide variety of applications, such as light emitters, transistors, diodes, photovoltaic cells, surface or bulk wave components or microelectromechanical systems.
  • Fig. 1 is a schematic representation of a structure of a semiconductor layer system
  • FIG. 2 is a cross-sectional view of a structure of a semiconductor layer system in FIG.
  • FIG. 1 shows the structure of a semiconductor layer system according to the invention on a substrate 100 with a seed layer 101, a first layer 102 formed as a buffer layer, a third layer 103 formed as an intermediate layer, and a second layer 104 overlying stacked error reduced or stacked faultless upper layer formed as an upper buffer layer.
  • a semiconductor layer system then serves z. B. as a basis for the growth of an LED structure with n- and p-type regions between which a
  • Multi-quantum well structure is located.
  • the first and third layers 102 and 103 need not be made of the same material.
  • the growth of a structure without the intermediate layer 103 is then also conceivable, since, with sufficient stressing of different layers 102 and 104, a relaxation and a reduction in the stacking fault density also occur.
  • the best results, however, can be achieved in that in the semiconductor layer system, growth of the third layer 103 at a temperature at least 00 K lower than growth in the first layer 102 and thereby the growth of the third layer 103 with, in this case also at growth temperature, the lattice constant is smaller than that of the subsequent second layer 104.
  • MOVPE / MOCVD organometallic gas phase epitaxy
  • Process parameters may also have other preferences. Ideally, the growth temperature is then lowered to about 800 ° C and an approximately 10 nm thick AIN layer grown as a third layer 103 with trimethylaluminum as an aluminum source. After heating, a GaN layer is again grown, which is then almost free of stacking faults.
  • This second layer 104 may also already be a first functional layer of a semiconductor component. This semiconductor device is preferably
  • the intermediate layer in the form of the third layer 103 from the preceding example is grown at the same temperature as the preceding first layer 102. If it is also AIN, then this is preferably thicker than 10 nm to cause a similar stacking defect reduction. Typically, this third layer 103 is formed in a thickness of about 20 nm.
  • the intermediate layer is grown as a third layer 103 of the second embodiment of an AIGaN layer graded in steps or continuously in the Al concentration. This should then be significantly thicker than 10 nm, since the tensions, which preferably lead to adjustment dislocations, are lower.
  • the intermediate layers in the form of a third layer 103 may generally consist of AIGalnN, but also an addition of B, As, and / or P and / or other elements, in particular from the groups III and V of the Periodic Table of the Elements may be possible, but bring no noteworthy advantages for the subsequent growth.
  • alloying is used here in the sense that the correspondingly alloyed elements are present in concentrations of> 1 atomic percent. In addition to an alloying of elements, the doping with the above-mentioned, but also with any other atoms is possible. Also, the composition may vary over the thickness, or the intermediate layer of several thin layers of different
  • Composition exist.
  • FIG. 2 shows a semiconductor layer system equivalent to FIG. 1 in a transmission electron micrograph.
  • the stacking errors can be recognized by means of the diagonal or perpendicular to the c-axis running bright lines 205. If the AIN layer is not planar, as can be seen in detail by the reference numeral 206, then stacking faults can continue beyond that, as can be seen from the detail indicated by the reference numeral 207. This can be z. B. at an unfavorable
  • Facet orientation lie, but also on a on the facet too thin grown AIN layer.
  • an optimized layer of the third-layer 103 or 203 type can be successful
  • the m-planar surfaces listed in a previously discussed embodiment are nominally a-planar oriented GaN.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

The invention relates to a semiconductor layer system comprising a semipolar or m-planar group III nitride layer, wherein at least one first layer (102) having a first lattice constant and stacking faults and one second layer (104) having a second lattice constant and having a lower number of stacking faults than the first layer (102) are present, wherein a third layer (103) is disposed between the first layer (102) and the second layer (104), the third lattice constant of said third layer being different from the first lattice constant of the first layer (102). The invention further relates to a method for producing a semiconductor layer system, to a semiconductor component comprising the semiconductor layer system, and to various applications of the semiconductor layer system.

Description

Halbleiterschichtsystem mit einer semipolaren oder m-planaren Gruppe-Ill-Nitrid Schicht und ein darauf basierendes Halbleiterbauelement  Semiconductor layer system having a semipolar or m-planar group III-nitride layer and a semiconductor device based thereon
Die Erfindung betrifft ein Halbleiterschichtsystem mit wenigstens einer semipolaren oder m- planaren Gruppe-Ill-Nitrid Schicht und ein darauf basierendes Halbleiterbauelement. The invention relates to a semiconductor layer system having at least one semipolar or m-planar group III nitride layer and a semiconductor component based thereon.
Gruppe-Ill-Nitrid basierte Halbleiterbauelemente, insbesondere LEDs, weisen hohe piezoelektrische Felder in der c-Achsenrichtung auf. Diese reduzieren die Effizienz von LEDs, insbesondere im langwelligen Emissionsbereich durch den Quantum Confined Stark Effekt [T. Deguchi, K. Sekiguchi, A. Nakamura, T. Sota, R. Matsuo, S. Chichibu und S. Nakamura, Jpn. J. Appl. Phys. 38, L914 (1999)]. Daher ist man unter anderem bestrebt, solche langwelligen LEDs oder Laser mit verringerter Polarisation in den lichtemittierenden Group III nitride based semiconductor devices, particularly LEDs, have high piezoelectric fields in the c-axis direction. These reduce the efficiency of LEDs, especially in the long-wave emission range by the Quantum Confined Stark effect [T. Deguchi, K. Sekiguchi, A. Nakamura, T. Sota, R. Matsuo, S. Chichibu and S. Nakamura, Jpn. J. Appl. Phys. 38, L914 (1999)]. Therefore, it is desirable, inter alia, such long-wavelength LEDs or laser with reduced polarization in the light-emitting
Schichten zu erzielen. Dies gelingt z. B. durch ein Kippen der üblicherweise in To achieve layers. This succeeds z. B. by a tilting usually in
Wachstumsrichtung zeigenden c-Achsenorientierung der Kristalle. Dabei existieren für InGaN / GaN basierte Multiquantenwellsysteme Minima bei einem Kippwinkel der c-Achse von ca. 45° und 90° [A. E. Romanov, T. J. Baker, S. Nakamura, and J. S. Speck, J. App. Phys. 100, 023522 (2006)]. Aber auch schon bei geringerem Kippwinkel ist eine deutliche Abnahme der Polarisationsfelder vorhanden, weshalb semipolare Gruppe-Ill-Nitride gegenüber nichtpolaren, die diese Effekte in Wachstumsrichtung prinzipiell nicht zeigen, interessant sind. Growth direction showing c-axis orientation of the crystals. In this case, for InGaN / GaN-based multiquantum wave systems, minima exist at a tilt angle of the c-axis of approximately 45 ° and 90 ° [A. E. Romanov, T.J. Baker, S.Nakamura, and J.S. Speck, J. App. Phys. 100, 023522 (2006)]. But even at a lower tilt angle, a significant decrease of the polarization fields is present, which is why semipolar group III nitrides are interesting to nonpolar, which does not show these effects in the growth direction in principle.
Nichtpolare Gruppe-Ill-Nitridschichten können in der Heteroepitaxie prinzipiell hergestellt werden, z. B. auf a- oder m- planarem SiC als a- oder m-orientiertes GaN oder a-planares GaN auf r-planarem Saphir [P. Vennegues und Z. Bougrioua, Appl. Phys. Lett. 89, 1 11915 (2006)], aber auch auf Siliziumsubstraten [Y. Honda, Y. Kawaguchi, T. Kato, M. Yamaguchi, and N. Sawaki, in Proceedings of the International Workshop on Nitride Semiconductors, Nagoya, Japan, IPAP Conference Series 1 , 304 (2000); T. Tanikawa, T. Hikosaka, Y. Honda, M. Yamaguchi, and N. Sawaki, Physica Status Solidi (c) 5, 2966 (2008)]. Dabei ist letztgenannte Methode durch die vor dem Wachstum notwendige Prozessierung relativ aufwendig. Zu dieser Methode auf Siliziumsubstraten gibt es inzwischen eine alternative Methode in Bezug auf das semipolare Wachstum auf hochindizierten Si-Substraten, wie z. B. in der Literatur beschrieben [Roghaiyeh Ravash, Jürgen Bläsing, Thomas Hempel, Martin Noltemeyer, Armin Dadgar, Jürgen Christen, and Alois Krost, Applied Physics Letters 95, 242101 (2009)]. Non-polar Group III nitride layers can be prepared in principle in heteroepitaxy, e.g. On a- or m-planar SiC as a- or m-oriented GaN or a-planar GaN on r-planar sapphire [P. Vennegues and Z. Bougrioua, Appl. Phys. Lett. 89, 11919 (2006)], but also on silicon substrates [Y. Honda, Y. Kawaguchi, T. Kato, M. Yamaguchi, and N. Sawaki, in Proceedings of the International Workshop on Nitride Semiconductors, Nagoya, Japan, IPAP Conference Series 1, 304 (2000); T. Tanikawa, T. Hikosaka, Y. Honda, M. Yamaguchi, and N. Sawaki, Physica Status Solidi (c) 5, 2966 (2008)]. The last-mentioned method is relatively complicated by the processing required before growth. There is now an alternative method to this method on silicon substrates with respect to the semipolar growth on highly-indented Si substrates, such. As described in the literature [Roghaiyeh Ravash, Jürgen Bläsing, Thomas Hempel, Martin Noltemeyer, Armin Dadgar, Jürgen Christen, and Alois Krost, Applied Physics Letters 95, 242101 (2009)].
Allgemein findet sich speziell in den erstgenannten nichtpolaren und in semipolaren General is found especially in the first-mentioned non-polar and in semi-polar
Schichten, die, bevorzugt in heteroepitaktischem Wachstum, auf Fremdsubstraten Layers which, preferably in heteroepitaxial growth, on foreign substrates
gewachsen wurden, eine hohe Anzahl von Stapelfehlern des Gruppe-Ill-Nitridkristalls. a large number of stacking defects of Group III nitride crystal have been grown.
BESTÄTIGUNGSKOPIE Stapelfehler, die im wurtzitischen Kristall meist als kubische Einschlüsse angesehen werden können, wirken wie dünne Quantentopfstrukturen, und geben eine charakteristische CONFIRMATION COPY Stacking faults, which in the wurtzitic crystal can usually be considered as cubic inclusions, act like thin quantum well structures and give a characteristic
Photolumineszenz ab, die als effizienter Rekombinationskanal die eigentlich beabsichtigte Photolumineszenz, z. B. aus einem InGaN/GaN Multiquantenwellsystem, stört. Photoluminescence from which the actually intended photoluminescence, z. B. from an InGaN / GaN multi-quantum well system, bothers.
Daher ist man bestrebt, solche Stapelfehler, die in c-achsenorientiertem Material fast nicht vorkommen, auch in semi- und nichtpolaren Schichten gänzlich zu verhindern. Bekannt ist, dass Methoden des epitaktischen lateralen Überwachsens, auch LEO, ELO oder ELOG genannt, die Anzahl an Stapelfehlern reduzieren können, nicht jedoch homogen über die gesamte Kristallfläche. Therefore, one strives to prevent such stacking faults, which almost do not occur in c-axis-oriented material, even in semi-and non-polar layers completely. It is known that methods of epitaxial lateral overgrowth, also called LEO, ELO or ELOG, can reduce the number of stacking faults but not homogeneously over the entire facet.
Zudem ist für dieses Verfahren in der Regel ein zweistufiger Wachstumsprozess und eine Strukturierung und Maskierung mit einem Material wie Siliziumoxid oder SiN Siliziumnitrid notwendig, um ein selektives Wachstum zu ermöglichen. Das Siliziumoxid kann hierbei stöchiometrisch oder in nahezu stöchiometrischer Zusammensetzung als Si02 vorliegen und entweder amorph, beispielsweise als amorphes thermisches Si02, nano- oder polykristallin oder einkristallin vorliegen. Ebenfalls möglich ist aber auch die Verwendung eines In addition, this process usually requires a two-step growth process and patterning and masking with a material such as silicon oxide or SiN silicon nitride to allow for selective growth. The silicon oxide can be present in this case stoichiometrically or in a nearly stoichiometric composition as SiO 2 and can be either amorphous, for example as amorphous thermal SiO 2 , nano- or polycrystalline or monocrystalline. But also possible is the use of a
Siliziumoxids anderer Zusammensetzung, welches dann entweder amorph, nano- oder polykristallin oder als Einkristall verwendet werden kann. Bei Nutzung von Siliziumnitrid kann dieses beispielsweise in stöchiometrischer oder nahezu stöchiometrischer Silicon oxide of other composition, which then either amorphous, nano or polycrystalline or can be used as a single crystal. When using silicon nitride, this may for example be in stoichiometric or nearly stoichiometric
Zusammensetzung als Si3N4 vorliegen, und entweder amorph, nano- oder polykristallin oder einkristallin vorliegen. Ebenfalls möglich ist aber auch die Verwendung eines Siliziumnitrids anderer Zusammensetzung, welches dann entweder amorph, nano- oder polykristallin oder als Einkristall verwendet werden kann. Aufgrund der Zweistufigkeit des Verfahrens hat sich diese Methode bislang nicht durchsetzen können. Composition are present as Si 3 N 4 , and either amorphous, nano- or polycrystalline or monocrystalline. However, it is also possible to use a silicon nitride of a different composition, which can then be either amorphous, nano- or polycrystalline or used as a single crystal. Due to the two-stage nature of the procedure, this method has not been successful so far.
Aufgabe der vorliegenden Erfindung ist es, mit einfachen Mitteln einen möglichst Object of the present invention is as simple as possible
stapelfehlerfreien semi- oder nichtpolaren wurtzitischen Gruppe-Ill-Nitrid Kristall zur stack-defect free semi or non-polar wurtzite group III nitride crystal
Verfügung zu stellen. Der Begriff des Kristalls bezieht sich hierbei darauf, dass dieser Gruppe-Ill-Nitrid Kristall beispielsweise als Einkristall, oder beispielsweise innerhalb eines polykristallinen oder eines nanokristallinen Gefüges zur Verfügung gestellt werden kann. Es kann beispielsweise auch möglich sein, den Gruppe-Ill-Nitrid Kristall als säulenförmige Kristallite zur Verfügung zu stellen, welche beispielsweise texturiert vorliegen können. To make available. The term crystal refers to the fact that this group III nitride crystal can be provided, for example, as a single crystal or, for example, within a polycrystalline or a nanocrystalline microstructure. For example, it may also be possible to provide the Group III nitride crystal as columnar crystallites, which may be textured, for example.
Diese Aufgabe wird mit einem Halbleiterschichtsystem mit den Merkmalen des Anspruchs 1 , mit einem Halbleiterbauelement gemäß Anspruch 6 sowie mit einem Verfahren mit den Merkmalen des Anspruchs 8 gelöst. Bevorzugte Ausführungsformen sind in den This object is achieved with a semiconductor layer system having the features of claim 1, with a semiconductor device according to claim 6 and with a method having the features of claim 8. Preferred embodiments are in the
Unteransprüchen angegeben. Die darin enthaltenen Merkmale sind jedoch auch mit anderen Merkmalen aus der nachfolgenden Beschreibung zu weiteren Ausgestaltungen verknüpfbar und nicht allein auf die jeweilige beanspruchte Weiterbildung beschränkt. Subclaims specified. However, the features contained therein are also with others Features from the following description to further embodiments linked and not limited solely to the respective claimed training.
Es wird ein Halbleiterschichtsystem vorgeschlagen, umfassend zumindest eine semipolare oder m-planare Gruppe-Ill-Nitrid-Schicht, wobei zumindest eine erste Schicht mit einer ersten Gitterkonstanten und Stapelfehlern und eine zweite Schicht mit einer zweiten It is proposed a semiconductor layer system comprising at least one semipolar or m-planar group-III nitride layer, wherein at least a first layer having a first lattice constant and stacking faults and a second layer having a second
Gitterkonstante und mit einer geringeren Anzahl an Stapelfehlern als die der ersten Schicht vorhanden ist, wobei zwischen der ersten Schicht und der zweiten Schicht eine dritte Schicht angeordnet ist, deren dritte Gitterkonstante von der ersten Gitterkonstante der ersten Schicht verschieden ist. Lattice constant and with a smaller number of stacking faults than that of the first layer is present, wherein between the first layer and the second layer, a third layer is arranged, the third lattice constant is different from the first lattice constant of the first layer.
Gemäß einem weiteren Gedanken der Erfindung wird ein Verfahren zur Herstellung eines Halbleiterschichtsystems vorgeschlagen, vorzugsweise zur Herstellung eines According to a further aspect of the invention, a method for producing a semiconductor layer system is proposed, preferably for producing a
Halbleiterschichtsystems wie oben beschrieben, wobei zumindest eine semipolare oder m- planare Gruppe-Ill-Nitrid Schicht mit hergestellt wird, wobei die Herstellung des Semiconductor layer system as described above, wherein at least one semipolar or m-planar group-III nitride layer is produced, wherein the production of the
Halbleiterschichtsystems zumindest folgendes vorsieht: Semiconductor layer system provides at least the following:
- Herstellung einer ersten Schicht mit einer ersten Gitterkonstanten und Stapelfehlern, Preparing a first layer having a first lattice constant and stacking faults,
- Herstellung einer dritten Schicht mit einer Gitterkonstante der dritten Schicht, die von der Gitterkonstante der ersten Schicht verschieden ist, und - Producing a third layer with a lattice constant of the third layer, which is different from the lattice constant of the first layer, and
- Herstellung einer zweiten Schicht mit einer zweiten Gitterkonstanten und mit einer geringeren Anzahl an Stapelfehlern als die der ersten Schicht, wobei die Herstellung der zweiten Schicht auf der dritten Schicht erfolgt, so dass die dritte Schicht zwischen der ersten Schicht und der zweiten Schicht angeordnet wird.  - Producing a second layer with a second lattice constant and with a lower number of stacking faults than that of the first layer, wherein the production of the second layer on the third layer, so that the third layer between the first layer and the second layer is arranged.
Bevorzugt ist die dritte Gitterkonstante kleiner als die erste Gitterkonstante. Des Weiteren ist es bevorzugt, wenn die dritte Gitterkonstante kleiner ist als die zweite Gitterkonstante. Preferably, the third lattice constant is smaller than the first lattice constant. Furthermore, it is preferred if the third lattice constant is smaller than the second lattice constant.
Weiterhin ist es bevorzugt, wenn die zweite Gitterkonstante kleiner ist als die erste Furthermore, it is preferable if the second lattice constant is smaller than the first lattice constant
Gitterkonstante. Eine andere Ausgestaltung sieht vor, dass die erste Gitterkonstante kleiner ist als die zweite Gitterkonstante. Insbesondere bevorzugt ist es, wenn die dritte Lattice constant. Another embodiment provides that the first lattice constant is smaller than the second lattice constant. It is particularly preferred if the third
Gitterkonstante einen Wert aufweist, der zwischen dem Wert der Gitterkonstante der ersten Schicht und dem Wert der Gitterkonstante der zweiten Schicht liegt. Wiederum eine andere Ausgestaltung sieht vor, dass die dritte Gitterkonstante einen Wert aufweist, der größer ist als derjenige der ersten und der zweiten Gitterkonstante. Lattice constant has a value which is between the value of the lattice constant of the first layer and the value of the lattice constant of the second layer. Yet another embodiment provides that the third lattice constant has a value which is greater than that of the first and second lattice constants.
Ein Vorteil eines derartigen Halbleiterschichtsystems ist es, dass eine Schichtdicke der dritten Schicht (103) zu Anpassungsversetzungen führt. An advantage of such a semiconductor layer system is that a layer thickness of the third layer (103) results in matching dislocations.
Bevorzugt sind zumindest zwei Schichten des Halbleiterschichtsystems bestehend jeweils aus einer Gruppe-Ill-Nitrid-Schicht. Diese können gleich wie auch unterschiedlich sein. Weiter bevorzugt sind die erste und die zweite Schicht jeweils ein Gruppe-Ill-Nitrid- Schichtmaterial. Eine Weiterbildung sieht hierbei vor, dass die dritte Schicht aus einem anderen Material als die erste und die zweite Schicht hergestellt ist, das bedeutet, keine Gruppe-Ill-Nitrid-Schicht ist. Eine andere Weiterbildung sieht dagegen vor, dass die dritte Schicht ebenfalls eine Gruppe-Ill-Nitrid-Schicht ist. At least two layers of the semiconductor layer system, each consisting of a group III nitride layer, are preferred. These can be the same or different. More preferably, the first and second layers are each a group III nitride layer material. A further development provides that the third layer is made of a different material than the first and the second layer, which means that there is no group III nitride layer. In contrast, another development provides that the third layer is also a group III nitride layer.
Im Folgenden ist eine Schicht als ein oder mehrere Lagen mit einer Komposition und The following is a layer as one or more layers with a composition and
Dotierung zu verstehen. Ein Schichtsystem hingegen sind Schichtenfolgen mit Understanding doping. A layer system, however, are layer sequences with
unterschiedlicher Komposition und/oder Dotierung. different composition and / or doping.
Insbesondere erlaubt das vorgeschlagene Halbleiterschichtsystem nun auch Silixiumoxid bzw. Siliziumnitrid in unterschiedlichster Form so wie oben beschrieben einsetzen zu können. In particular, the proposed semiconductor layer system now also allows to use silixium oxide or silicon nitride in various forms as described above.
Das Halbleiterschichtsystem weist den Vorteil auf, dass durch die verringerte The semiconductor layer system has the advantage that reduced by the
Stapelfehlerdichte insbesondere Lumineszenzbauelemente keine störende Veränderung der Lumineszenz erfahren. Stacking fault density in particular Lumineszenzbauelemente experience no disturbing change in luminescence.
Da Stapelfehler in einem hexagonalen Gruppe-Ill-Nitrid-Kristall meist einen kubischen Because stacking faults in a hexagonal group-Ill-nitride crystal mostly a cubic
Einschluss bzw. in einem kubischen Kristall meist einen hexagonalen Einschluss darstellen, und durch die abweichende Energielücke im hexagonalen Material als Quantum Well, auch als Quantentopf bezeichnet, betrachtet werden können, der dann eine geringere Include or in a cubic crystal usually represent a hexagonal inclusion, and can be considered by the dissimilar energy gap in the hexagonal material as a quantum well, also called quantum well, which then a smaller
Bandlückenenergie aufweist, wird damit z. B. auch die Photolumineszenz von Licht emittierenden Schichten beeinflusst. Has bandgap energy is thus z. B. also affects the photoluminescence of light-emitting layers.
Ein perfekter Kristall hexagonaler Kristallstruktur ist beispielsweise bei Betrachtung in [0001]- Richtung (also der hexagonalen c-Richtung) mit einer Stapelfolge ABABABABAB... A perfect crystal of hexagonal crystal structure is, for example, when viewed in the [0001] direction (ie the hexagonal c-direction) with a stacking sequence ABABABABAB ...
aufgebaut. Bei Vorliegen eines Stapelfehlers kann sich in einem Bereich des Kristalls ein Vorliegen eines Kristalls kubischer Kristallstruktur ergeben. Beispielsweise würde bei built up. In the presence of a stacking fault, a crystal of cubic crystal structure may be present in a region of the crystal. For example, at
Vorliegen einer Stapelfolge ABABABCBCBCBCBABABAB zwei Stapelfehler innerhalb eines Kristalls vorliegen, der unter anderem dahingehend auswirkt, dass zweimal eine Stapelfolge ABC beziehungsweise CBA vorliegt, und durch diese Stapelfolge ein Bereich mit kubischer Kristallstruktur gebildet wird. Dieser stellt dann einen kubischen Einschluss, wie er oben beschrieben wurde, dar. In the presence of a stacking sequence ABABABCBCBCBCBABABAB, there are two stacking faults within a crystal, which inter alia has the effect that twice a stacking sequence ABC or CBA is present, and by this stacking sequence a region with a cubic crystal structure is formed. This then represents a cubic inclusion as described above.
Hinzu kommt, dass der Ladungsträgertransport beeinflusst wird, und so neben der In addition, the charge carrier transport is influenced, and so in addition to the
Photolumineszenz auch der Ladungsträgertransport gestört wird. Daher sind Stapelfehler allgemein in der Regel nachteilig für alle Arten von elektrisch betriebenen Bauelementen, und können auch z. B. bei Surface Acoustic Wave Bauelementen zu einer zusätzlichen Streuung der akustischen Welle und damit zu nachteiligen Materialeigenschaften führen. Daher ist für alle Bauelemente eine möglichst geringe Stapelfehlerdichte angezeigt. Photoluminescence and the charge carrier transport is disturbed. Therefore, stacking faults are generally generally detrimental to all types of electrically powered components, and may also be subject to e.g. B. Surface Acoustic Wave components to an additional Scattering of the acoustic wave and thus lead to adverse material properties. Therefore, the lowest possible stacking fault density is indicated for all components.
Es wird ein Halbleiterschichtsystem vorgeschlagen, welches zumindest eine semipolare und/oder zumindest eine m-planare Gruppe-Ill-Nitrid-Schicht umfasst. Hierbei ist zumindest eine erste Schicht mit einer ersten Gitterkonstante vorgesehen, welche Stapelfehler aufweist. A semiconductor layer system is proposed which comprises at least one semipolar and / or at least one m-planar group III nitride layer. Here, at least a first layer with a first lattice constant is provided, which has stacking faults.
Des Weiteren ist eine zweite Schicht mit einer zweiten Gitterkonstante vorgesehen, die eine geringere Anzahl an Stapelfehlern aufweist, als die der ersten Schicht. Zwischen der ersten und der zweiten Schicht ist eine dritte Schicht angeordnet, deren relaxierte Gitterkonstante sich in der Stapelfolge, also der c-Richtung, von der Gitterkonstante der ersten Schicht unterscheidet. Furthermore, a second layer having a second lattice constant is provided which has a smaller number of stacking faults than that of the first layer. Between the first and the second layer, a third layer is arranged whose relaxed lattice constant differs in the stacking sequence, ie the c-direction, from the lattice constant of the first layer.
Beispielsweise kann als dritte Schicht eine AIN-Schicht auf einer als GaN-Schicht For example, as the third layer, an AIN layer on a GaN layer
ausgebildeten ersten Schicht angeordnet sein. Beispielsweise in einem solchen Fall beträgt die Gitterfehlanpassung ca. 2,4 %. Bei einer Schichtdicke der als AIN-Schicht ausgebildeten dritten Schicht von beispielsweise 10 nm wird in diesem Fall der beschriebene Effekt beobachtet, dass die zweite Schicht eine geringere Stapelfehlerdichte aufweist als die zweite Schicht. Bei einer Schichtdicke der als AIN-Schicht ausgebildeten dritten Schicht von deutlich weniger als 10 nm wird unterhalb eines Schwellwerts der Schichtdicke der Effekt nicht mehr beobachtet. Je kleiner die Gitterfehlanpassung zwischen der ersten Schicht und der dritten Schicht ist, desto größer ist der Schwellwert einer Schichtdicke der dritten Schicht, unterhalb welcher der Effekt nicht mehr beobachtet wird. Dieser Schwellwert kann je nach der be formed trained first layer. For example, in such a case, the lattice mismatch is about 2.4%. In the case of a layer thickness of the third layer of, for example, 10 nm formed as an AIN layer, in this case the described effect is observed that the second layer has a lower stacking fault density than the second layer. With a layer thickness of the third layer formed as AIN layer of significantly less than 10 nm, the effect is no longer observed below a threshold value of the layer thickness. The smaller the lattice mismatch between the first layer and the third layer, the greater the threshold of a layer thickness of the third layer below which the effect is no longer observed. This threshold may vary depending on the
Gitterfehlanpassung zwischen der ersten und der dritten Schicht kleiner oder größer als 10 nm sein, ist jedoch im allgemeinen umso größer, je kleiner die Gitterfehlanpassung ist. However, lattice mismatching between the first and third layers will be less than or greater than 10 nm, but generally, the smaller the lattice mismatch is, the greater.
Eine Ausführungsform der Erfindung sieht vor, dass die erste und/oder die zweite Schicht in dem Halbleiterschichtsystem als Pufferschicht ausgebildet sein können. Der Begriff der Pufferschicht bezeichnet hierbei eine Schicht, welche für ein eigentliches Bauelement, in welcher das Halbleiterschichtsystem befindlich ist, keine funktionale Schicht darstellt. An embodiment of the invention provides that the first and / or the second layer may be formed in the semiconductor layer system as a buffer layer. The term buffer layer here refers to a layer which does not represent a functional layer for an actual device in which the semiconductor layer system is located.
Beispielsweise stellt die Pufferschicht keinen p-n-Übergang oder Schottkyübergang dar. Weiterhin stellt die Pufferschicht beispielsweise keinen Bereich dar, in welchem das For example, the buffer layer does not constitute a p-n junction or Schottky junction. Further, for example, the buffer layer does not constitute a region in which the
Bauelement geschaltet wird, wie beispielsweise einen Feldeffekttransistor, abgekürzt FET. Die Pufferschicht dient dazu, einen Übergang von dem Substrat zu dem Bauelement zu schaffen, und die Anzahl von während des Aufwachsens entstehenden Defekten zu minimieren. Es kann weiterhin vorgesehen sein, dass die dritte Schicht als Mehrlagensystem aus mehreren Lagen ausgebildet ist. Device is switched, such as a field effect transistor, abbreviated FET. The buffer layer serves to provide a transition from the substrate to the device and to minimize the number of defects arising during growth. It may further be provided that the third layer is formed as a multi-layer system of several layers.
Unterscheidet sich die Gitterkonstante der Schichten, ist dabei vor allem ein Unterschied in der Wachstumsebene, auch„in-plane" genannt, entscheidend. Der Unterschied der If the lattice constant of the layers is different, a difference in the growth plane, also called "in-plane", is decisive
Gitterkonstante in Wachstumsrichtung hat gemäß einer Ausgestaltung keinen wesentlichen oder aber nur einen geringen bzw. geringeren Einfluss auf die Wirksamkeit der Methode zur Stapelfehlerauslöschung. Lattice constant in the growth direction according to one embodiment has no significant or only a small or less impact on the effectiveness of the method for stacking fault cancellation.
Die zwischen der ersten Schicht und der zweiten Schicht ausgebildete dritte Schicht, die somit als Zwischenschicht fungiert, weist eine andere Gitterkonstante auf, als die unter dieser Schicht angeordnete erste Schicht, die beispielsweise als Pufferschicht ausgebildet sein kann. The third layer formed between the first layer and the second layer, which thus functions as an intermediate layer, has a different lattice constant than the first layer arranged below this layer, which may be formed, for example, as a buffer layer.
Eine weitere Ausführungsform der Erfindung sieht vor, dass in dem Halbleiterschichtsystem die dritte Schicht, die vorzugsweise mit einer anderen Gitterkonstante ausgebildet ist als die erste Schicht und die zweite Schicht, in einer Schichtdicke ausgebildet ist, die zu A further embodiment of the invention provides that, in the semiconductor layer system, the third layer, which is preferably formed with a different lattice constant than the first layer and the second layer, is formed in a layer thickness that corresponds to
Anpassungsversetzungen führt. Adjustment offsets leads.
Neben der Dicke der Schicht ist dabei ein wichtiger Parameter die Verspannung dieser dritten Schicht. Die Ausbildung von Anpassungsversetzungen in der dritten Schicht bewirkt ein teilweises oder vollständiges Relaxieren der als Zwischenschicht fungierenden dritten Schicht im Vergleich zum darunterliegenden Material. Die danach weitergeführte, also auf der dritten Schicht angeordnete, zweite Schicht, welche beispielsweise als Pufferschicht ausgebildet sein kann, ist in der Folge dann meist auch entsprechend in einem anderen Verspannungszustand als die erste Schicht, die ebenfalls als Pufferschicht ausgebildet sein kann und die an der anderen Schichtgrenzfläche der dritten Schicht angeordnet ist als die zweite Schicht. In addition to the thickness of the layer is an important parameter, the tension of this third layer. The formation of matching dislocations in the third layer causes a partial or complete relaxation of the third layer as an intermediate layer as compared to the underlying material. The subsequently continued, so arranged on the third layer, second layer, which may be formed, for example, as a buffer layer is then usually in accordance with a different state of tension than the first layer, which may also be formed as a buffer layer and at the other layer interface of the third layer is arranged as the second layer.
Durch die wie beschrieben vorliegende Ausbildung eines Halbleiterschichtsystems entsteht ein Spannungsfeld in der als Zwischenschicht ausgebildeten dritten Schicht und den angrenzenden Schichten, der ersten und der zweiten Schicht. Dieses Spannungsfeld führt vor allen Dingen insbesondere bei nicht senkrecht in Wachstumsrichtung verlaufenden Stapelfehlern zu einer Auslöschung der Stapelfehler in der zweiten Schicht. Dabei ist es wahrscheinlich, dass durch die verspannte als Zwischenschicht ausgebildete dritte Schicht Anpassungsversetzungen präferenziell an Stapelfehlern entstehen, und diese As a result of the formation of a semiconductor layer system which is present as described, a field of stress arises in the third layer formed as an intermediate layer and the adjacent layers, the first and the second layer. This stress field leads to extinction of the stacking faults in the second layer, especially in the case of stacking faults that are not perpendicular in the direction of growth. It is likely that due to the strained third layer formed as an intermediate layer adaptation dislocations preferential to stacking faults, and this
Anpassungsversetzungen diese Stapelfehler dadurch in der auf der dritten Schicht angeordneten zweiten Schicht bzw. an einer Grenzfläche zwischen der als Zwischenschicht ausgebildeten dritten Schicht und der zweiten Schicht auslöschen können. Dies kann z. B. über Anpassungsversetzungen mit einem Burgersvektor vom Typ 1/6<20-23> geschehen, wie sie bei der Generation von Stapelfehlern durch kompressiv verspannte InGaN- Quantenwells auf m-planarem GaN beobachtet wurden [Alec M. Fischer, Zhihao Wu, Kewei Sun, Qiyuan Wei, Yu Huang, Ryota Senda, Daisuke lida, Motoaki Iwaya, Hiroshi Amano, and Fernando A. Ponce, Applied Physics Express 2, 041002 (2009)]. Adjustment dislocations can thereby cancel these stacking faults in the second layer arranged on the third layer or at an interface between the third layer formed as an intermediate layer and the second layer. This can be z. B. via matching dislocations with a burger vector of type 1/6 <20-23> as observed in the generation of stacking faults by compressively strained InGaN quantum wells on m-planar GaN [Alec M. Fischer, Zhihao Wu, Kewei Sun, Qiyuan Wei, Yu Huang, Ryota Senda, Daisuke Lida, Motoaki Iwaya, Hiroshi Amano, and Fernando A. Ponce, Applied Physics Express 2, 041002 (2009)].
In einer Weiterbildung der Erfindung ist vorgesehen, dass in dem Halbleiterschichtsystem das Wachstum eines Gruppe-Ill-Nitridkristails in einer semipolaren bzw. nichtpolaren In a development of the invention, it is provided that in the semiconductor layer system, the growth of a group III nitride crystal in a semipolar or nonpolar
Orientierung vom Typ <h0-hl> mit h 2. 1 und I 0 vorliegt. Orientation of the type <h0-hl> with h 2. 1 and I 0 is present.
Als semipolare Schichten sollen alle Schichten gelten, bei denen die c-Achse um mindestens 5 0 aus der Senkrechten der Substratebene verkippt ist. Bei Kippwinkeln > 98 ° gelten die Schichten dann als unpolar. Bevorzugt weist zumindest eine Schicht einen Kippwinkel in einem Bereich zwischen 15°und 80° auf, insbesondere die zweite und/oder die dritte Schicht. Der beschriebene Effekt tritt am deutlichsten bei Schichten auf, deren c-Achse in Richtung <10-10> bzw. der m-Richtung verkippt ist. Dies korreliert sehr wahrscheinlich mit der Konfiguration der Oberflächenatome und den bestmöglichen Anpassungsversetzungen, welche wahrscheinlich Burgersvektoren mit einer Komponente in m-Richtung haben. Die Verkippung in <10-10> Richtung ist entsprechend günstiger als die andere häufig anzutreffende Verkippung in <1 1-20> Richtung bzw. der a-Richtung. Dies wird bislang auch im Experiment beobachtet. Daher ist eine weitere vorteilhafte Ausführung einer Halbleiterschicht oder eines Halbleiterschichtsystems das Wachstum des Gruppe-Ill-Nitridkristails in der semipolaren bzw. nichtpolaren Orientierung vom Typ <h0-hl> mit h 2. 1 und I ä 0. As a semipolar layers, all layers are considered, in which the c-axis is tilted by at least 5 0 from the vertical of the substrate plane. At tilt angles> 98 ° the layers are considered non-polar. Preferably, at least one layer has a tilt angle in a range between 15 ° and 80 °, in particular the second and / or the third layer. The described effect occurs most clearly in layers whose c-axis is tilted in the direction of <10-10> or the m-direction. This most likely correlates with the configuration of the surface atoms and the best possible dislocations, which are likely to have burser vectors with a component in the m-direction. The tilting in the <10-10> direction is correspondingly more favorable than the other frequently encountered tilting in the <1-20> direction or the a-direction. This has also been observed in the experiment so far. Therefore, a further advantageous embodiment of a semiconductor layer or a semiconductor layer system is the growth of the group III nitride crystal in the semi-polar or non-polar orientation of the type <h0-hl> with h 2. 1 and I ä 0.
Dennoch lässt sich auch bei Verkippung in die a-Richtung, also <1 1-20> bzw. bei a-planarer Oberflächenorientierung prinzipiell eine Reduktion der Stapelfehlerdichte nach dem Nevertheless, even when tilted in the a direction, ie <1 1-20> or in the case of an a-planar surface orientation, in principle a reduction in the stacking fault density can be achieved
anspruchsgemäßen Verfahren erzielen, wenn zuerst ein dreidimensionales Wachstum mit der Ausbildung von m-artigen Kristallfacetten ({10-10} Oberflächen bzw. <10-10> To achieve the claimed method, when first a three-dimensional growth with the formation of m-type crystal facets ({10-10} surfaces or <10-10>
Oberflächennormalen), die in einem Winkel von 30 bzw. 90 ° zur a-Richtung bzw. Surface normal), which at an angle of 30 or 90 ° to the a-direction or
Oberflächennormalen stehen, forciert wird. Auf diesen wird die erfindungsgemäße Surface normal, is forced. On this is the invention
Schichtenfolge aufgebracht und danach durch geeignete Wahl der Wachstumsparameter die Oberfläche wieder geglättet, so dass eine Oberfläche vom Typ {1 1-21} mit I s 0 entsteht. Applied layer sequence and then smoothed by suitable choice of growth parameters, the surface again, so that a surface of the type {1 1-21} with I s 0 is formed.
Spitze Klammern beschreiben, wie in der Kristallographie üblich, äquivalente Richtungen. So steht <10-10> für die Richtungen [10-10], [-1010], [1-100], [-1 100], [01-10], und [0-1 10], d. h. in diesem Fall eine Verkippung in eine dieser Richtungen. Leichte Abweichungen im Bereich von etwa ± 5 ° sind hierbei mit eingeschlossen. Geschweifte Klammern wie z. B. bei {1 1-23} beschreiben äquivalente Flächen also z. B. die (11-23) oder (1-213) Oberflächen. Die eingebrachten erfindungsgemäßen Schichten können auch bei niedrigerer Temperatur als die der darunterliegenden Pufferschicht abgeschieden werden. Dies ist z. B. von Nieder- temperatur-AIN oder GaN-Schichten bekannt [H. Amano, M. Iwaya, T. Kashima, M. Spike brackets describe equivalent directions as is common in crystallography. For example, <10-10> stands for the directions [10-10], [-1010], [1-100], [-1 100], [01-10], and [0-1 10], that is, in this Fall a tilt in one of these directions. Slight deviations in the range of about ± 5 ° are included here. Curly braces such. For example, at {1 1-23}, equivalent surfaces describe, for example, For example, the (11-23) or (1-213) surfaces. The introduced layers according to the invention can also be deposited at a lower temperature than that of the underlying buffer layer. This is z. B. of low-temperature AIN or GaN layers known [H. Amano, M. Iwaya, T. Kashima, M.
Katsuragawa, I. Akasaki, J. Han, S. Hearne, J. A. Floro, E. Chason and J. Figie: Jpn. J. Appl. Phys. 37, L1540 (1998)]. Dabei ist bekannt, dass diese die Materialqualität von c-achsen- orientierten Schichten verbessern und als rissvermeidende Schichten für GaN auf Siliziumsubstraten verwendet werden können [Armin Dadgar, Jürgen Bläsing, Annette Diez, Katsuragawa, I. Akasaki, J. Han, S. Hearne, J.A. Floro, E. Chason and J. Figie: Jpn. J. Appl. Phys. 37, L1540 (1998)]. It is known that these can improve the material quality of c-axis-oriented layers and can be used as crack-preventing layers for GaN on silicon substrates [Armin Dadgar, Jürgen Bläsing, Annette Diez,
Assadullah Alam, Michael Heuken und Alois Krost, Jpn. J. Appl. Phys. 39, L1183 (2000)]. Auf c-achsenorientierten Schichten ist die Thematik der Stapelfehler jedoch nicht relevant, da praktisch nicht präsent. Daher sind solche Schichten bislang nicht für eine Reduktion der Stapelfehlerdichte bekannt, bzw. gezielt eingesetzt worden. Assadullah Alam, Michael Heuken and Alois Krost, Jpn. J. Appl. Phys. 39, L1183 (2000)]. On c-axis-oriented layers, however, the topic of stacking errors is not relevant, as it is virtually non-existent. Therefore, such layers have not hitherto been known for a reduction in the stacking fault density, or used deliberately.
Zur Reduktion von Stapelfehlern sind AI-reiche Schichten vorteilhaft, d.h. Schichten mit kleinerer Gitterkonstante, wie z.B. bei GaN. Auf Saphirsubstraten ist die Anwendung von Zwischenschichten, speziell von AI-reichen Zwischenschichten, auch nicht angezeigt, da diese zu einer starken Kompression und damit sehr gekrümmten Wafern nach dem To reduce stacking faults, Al-rich layers are advantageous, i. Layers with smaller lattice constants, e.g. at GaN. On sapphire substrates, the use of intermediate layers, especially of AI-rich intermediate layers, also not indicated, since these to a strong compression and thus very curved wafers after the
Wachstum führen. Schichten auf Siliziumsubstraten, wie in [Roghaiyeh Ravash, Jürgen Bläsing, Thomas Hempel, Martin Noltemeyer, Armin Dadgar, Jürgen Christen, and Alois Krost, Applied Physics Letters 95, 242101 (2009)] genannt, wurden mit AIN-Schichten im Puffer realisiert um die Gefahr der Rissbildung auf Siliziumsubstraten zu minimieren und auch dem sogenannten meltback etching, einer Ga-Si Reaktion, welche die wachsende Schicht zerstört, entgegenzuwirken, nicht jedoch zur Elimination von Stapelfehlern. Dabei sind AI-reiche Puffer auf Siliziumsubstraten allgemein vorteilhaft zur Reduktion von meltback- etching Reaktionen. Lead growth. Layers on silicon substrates, as referred to in [Roghaiyeh Ravash, Jürgen Bläsing, Thomas Hempel, Martin Noltemeyer, Armin Dadgar, Jürgen Christen, and Alois Krost, Applied Physics Letters 95, 242101 (2009)], were reacted with AIN layers in the buffer to minimize the risk of cracking on silicon substrates and also to counteract the so-called meltback etching, a Ga-Si reaction which destroys the growing layer, but not to eliminate stacking faults. Al-rich buffers on silicon substrates are generally advantageous for the reduction of meltback-etching reactions.
In einer weiteren vorteilhaften Ausführung für das Halbleiterschichtsystem erfolgt das Wachstum der dritten Schicht, welche eine andere Gitterkonstante aufweist als die erste und die zweite Schicht, bei einer um mindestens 100 K niedrigeren Temperatur als das In a further advantageous embodiment for the semiconductor layer system, the growth of the third layer, which has a different lattice constant than the first and the second layer, takes place at a temperature which is at least 100 K lower than that
Wachstum der ersten Schicht, die beispielsweise als eine Pufferschicht ausgebildet sein kann. Die Herstellung der dritten Schicht - und damit das Wachstum der dritten Schicht - erfolgt gemäß einer Ausgestaltung bei einer um mindestens 100 K niedrigeren Temperatur als eine Herstellung und damit das Wachstum der zweiten Schicht . Solche Growth of the first layer, which may be formed for example as a buffer layer. The production of the third layer-and thus the growth of the third layer-takes place according to one embodiment at a temperature at least 100 K lower than a production and thus the growth of the second layer. Such
Niedertemperaturschichten basieren vorzugsweise auf AIN oder AIGaN bzw. haben bevorzugt im relaxierten Zustand eine kleinere Gitterkonstante als das umgebende Material. Beispielsweise kann es sich um eine Schicht aus einer Einzellage AIN, AIGaN, AlInN oder AlInGaN handeln, wobei stöchiometrische Schichten in Betracht kommen. Es kann aber ebenfalls möglich sein, dass Schichten in unter- oder überstöchiometrischer Low-temperature layers are preferably based on AIN or AIGaN or preferably have a smaller lattice constant in the relaxed state than the surrounding material. For example, it may be a layer of a single layer AIN, AIGaN, AlInN or AlInGaN, stoichiometric layers come into consideration. However, it may also be possible that layers in sub stoichiometric or
Zusammensetzung verwendet werden. Prinzipiell kann dies aber auch im Materialsystem AllnGaN erzielt werden. Auch sind nicht nur als Einzellagen ausgebildete Schichten sondern auch Schichten aus Lagenstapeln möglich, wobei die Lagenstapel beispielsweise aus Lagen aus den oben genannten Materialien gestapelt sein können. Sowohl in den Einzellagen als auch in einer, mehrerer oder allen Lagen der Lagenstapel kann vorgesehen sein, dass ein Konzentrationsgradient, vorzugsweise einer mit der Wachstumsrichtung zunehmenden, AI- Konzentration, vorgesehen ist. Dieser Konzentrationsgradient kann diskret, beispielsweise mit einer Änderung an den Lagengrenzflächen, oder auch kontinuierlich entlang der Composition can be used. In principle, however, this can also be done in the material system AllnGaN be achieved. Not only layers formed as individual layers but also layers of layer stacks are possible, wherein the layer stacks can be stacked, for example, from layers of the above-mentioned materials. Both in the individual layers and in one, several or all layers of the layer stacks can be provided that a concentration gradient, preferably one with the growth direction increasing, AI concentration is provided. This concentration gradient can be discrete, for example, with a change in the layer interfaces, or continuously along the
Wachstumsrichtung einer Lage, mehrerer Lagen oder aller Lagen, verlaufen. Weiterhin kann vorgesehen sein, dass eine Lage, mehrere Lagen oder alle Lagen der Schicht dotiert sind, so dass zusätzlich zu den oben genannten Atomarten noch andere Atomarten in definierter Menge vorliegen. Eine geringe Verunreinigung der Materialien mit Growth direction of a layer, multiple layers or all layers run. Furthermore, it can be provided that one layer, several layers or all layers of the layer are doped, so that in addition to the abovementioned types of atoms, other types of atoms are present in a defined amount. A slight contamination of the materials with
Fremdatomkonzentrationen im Bereich von bis zu etwa beispielsweise 1 Atomprozent ist ebenfalls möglich. In einem Beispiel ist die Abnahme der Stapelfehlerdichte nach dem Impurity concentrations in the range of up to, for example, 1 atomic percent are also possible. In one example, the decrease in stacking fault density is after the
Wachstum einer ca. 10 nm dicken als AIN-Zwischenschicht ausgebildeten dritten Schicht, welche von GaN-Schichten umgeben ist, so stark, dass in der Photolumineszenz und auch in transmissionselektronenmikroskopischen Aufnahmen der als GaN-Schicht ausgebildeten zweiten Schicht praktisch keine Hinweise auf Stapelfehler zu finden sind. Für die Ermittlung der Photoluminiszenz wurde hierbei eine Anregung mit einem He-Cd-Laser bei einer Growth of an approximately 10 nm thick formed as AIN intermediate layer third layer, which is surrounded by GaN layers, so strong that in the photoluminescence and also in transmission electron micrographs of the formed as a GaN layer second layer to find virtually no evidence of stacking faults are. For the determination of the photoluminescence here was an excitation with a He-Cd laser at a
Wellenlänge von 325 nm vorgenommen und dann mit einem Spektrometer und einem Wavelength of 325 nm and then with a spectrometer and a
Photodetektor die Intensität wellenlängenaufgelöst gemessen. Photodetector the intensity measured with wavelength resolution.
In einer Ausführungsform der Erfindung ist in dem Halbleiterschichtsystem das Wachstum der als Zwischenschicht ausgebildeten dritten Schicht mit kleinerer Gitterkonstante als die Gitterkonstante der zweiten Schicht, die auf der dritten Schicht angeordnet ist, vorgesehen. Dabei kann die zweite Schicht als Pufferschicht ausgebildet sein. Die zweite Schicht kann aber auch bereits als für ein Bauteil funktionale Schicht ausgebildet sein, Beispielsweise kann es sich um eine dotierte, in diesem Fall bevorzugt eine n-dotierte, Schicht handeln. In one embodiment of the invention, in the semiconductor layer system, the growth of the third layer having a lattice constant formed as an intermediate layer is provided as the lattice constant of the second layer disposed on the third layer. In this case, the second layer may be formed as a buffer layer. However, the second layer may also already be configured as a component-functional layer. For example, it may be a doped layer, in this case preferably an n-doped layer.
Eine weitere vorteilhafte Ausführung zur effizienten Reduktion der Stapelfehlerdichte ist daher gegeben durch das Wachstum einer als Zwischenschicht ausgebildeten dritten Schicht mit kleinerer Gitterkonstante als die der darauf folgenden zweiten Schicht. Dies ist z. B. eine dritte Schicht aus AIN zwischen einer ersten und einer zweiten Schicht aus GaN-Puffer- schichten. Hierbei kann eine der ersten und der zweiten Schicht oder beide der Schichten stöchiometrisch oder nahezu stöchiometrisch vorliegen. Aber auch eine von der A further advantageous embodiment for the efficient reduction of the stacking fault density is therefore given by the growth of an intermediate layer formed as a third layer with a smaller lattice constant than that of the subsequent second layer. This is z. B. a third layer of AIN between a first and a second layer of GaN buffer layers. In this case, one of the first and the second layer or both of the layers may be stoichiometric or nearly stoichiometric. But also one of the
Stöchiometrie abweichende Zusammensetzung kann möglich sein, solange diese beiden Schichten in hexagonaler Kristallstruktur vorliegen. Stoichiometry deviating composition may be possible, as long as these two layers are present in a hexagonal crystal structure.
Dabei kann die dritte Schicht prinzipiell als Niedertemperaturschicht aus demselben Material ausgebildet sein, aus welchem eine der oder beide die dritte Schicht umgebenden, vorzugsweise als Pufferschichten ausgebildete, Schichten ausgebildet sein, wenn durch die Temperaturänderung zum Wachstum der als Zwischenschicht ausgebildeten dritten Schicht im Verhältnis zur Temperaturänderung während des Wachstums der ersten und/oder der zweiten Schicht die erste und/oder die zweite, vorzugsweise als Pufferschicht ausgebildete, Schicht derart verspannt ist, dass die darauf gewachsene, als Niedertemperaturschicht ausgebildete, dritte Schicht zumindestens teilweise relaxiert, d. h. bei der dann eingestellten Temperatur einen anderen Verspannungszustand besitzt, was bei Temperaturänderungen von über 300 K beim Wachstum auf einem Heterosubstrat der Fall sein kann. Der Begriff der Relaxation wird hierbei in der Bedeutung verwendet, dass sich im Kristall In this case, the third layer may, in principle, be formed as a low-temperature layer of the same material, from which one or both of them surrounds the third layer, layers formed preferably as buffer layers, if the temperature change for growth of the third layer formed as an intermediate layer in relation to the temperature change during the growth of the first and / or the second layer, the first and / or the second, preferably formed as a buffer layer is clamped so that the grown on it, designed as a low-temperature layer, third layer at least partially relaxed, that has a different state of stress at the then set temperature, which may be the case with temperature changes of over 300 K in growth on a hetero substrate. The term relaxation is used here to mean that in the crystal
Anpassungsversetzungen an den dann teilkohärent vorliegenden Grenzflächen ausbilden. Dabei muss die relaxierende Schicht nicht vollständig relaxieren, kann also noch teilweise verspannt sein. Dies kann beispielsweise der Fall sein, wenn die Schichtdicke so gewählt ist, dass Schichtrelaxation gerade schon beginnt, aber noch keinen kritischen Wert erreicht hat, bei welchem die Dichte der Anpassungsversetzungen so hoch ist, dass das Material vollständig relaxiert ist. Eine vollständige Relaxation kann auch zu einer starken Aufrauhung der Oberfläche durch ein dann mögliches Inselwachstum führen, was meist unerwünscht ist. Auch Spannungen, die durch Temperaturunterschiede erzielt werden, können vorliegen. Beispielsweise können durch das Substrat-Schichtsystem Verspannungen nach der Form adaptive dislocations at the then partially coherent interfaces. The relaxing layer does not have to relax completely, so it may still be partially tense. This may be the case, for example, if the layer thickness is chosen so that layer relaxation is just beginning but has not yet reached a critical value at which the density of the adjustment dislocations is so high that the material is completely relaxed. A complete relaxation can also lead to a strong roughening of the surface by a possible island growth, which is usually undesirable. Also tensions, which are achieved by temperature differences, can be present. For example, by the substrate layer system tension after the
Abkühlung gegeben sein. Eine darauf aufwachsende Schicht kann bei ausreichender thermisch induzierter Verspannung der darauffolgenden Schicht bzw. des Substrat- Schichtsystems selbst bei nominell identischer Komposition teilrelaxieren, da bei reduzierter Temperatur sich auch das Aufwachsen ändert, und vorzugsweise ein leichtes Inselwachstum auftritt was die Relaxation begünstigt. Be given cooling. A layer growing thereon can partially relax with sufficiently thermally induced strain of the subsequent layer or the substrate layer system even with nominally identical composition, since at reduced temperature, the growth also changes, and preferably a slight island growth occurs which favors the relaxation.
Zur Identifikation eines relaxierten oder wenigstens eines teilweise relaxierten Zustands wurde das Verfahren des reciprocal space mappings verwendet. Die Bestimmung des Verspannungszustands und der Gitterparameter erfolgt am einfachsten mittels To identify a relaxed or at least partially relaxed state, the reciprocal space mapping method was used. The determination of the state of stress and the lattice parameters is most easily done by means of
röntgendiffraktometrischer Methoden. Dabei kann mittels theta-2theta scans der X-ray diffractometric methods. It can by means of theta-2theta scans the
Beugungswinkel und bei bekanntem Reflex der zugehörige Gitterparameter der Schicht bzw. eines Schichtsystems bestimmt werden. Je nach gewähltem Reflex - symmetrisch zur Oberflächennormalen oder asymmetrisch - lassen sich so verschiedene Anteile der Diffraction angle and with known reflection of the associated lattice parameters of the layer or a layer system can be determined. Depending on the selected reflex - symmetrical to the surface normal or asymmetric - different parts of the
Gitterparameter - c oder a Gitterparameter - bestimmen. Zudem läßt sich mittels reziproker Gitterkarten, auch reciprocal space maps genannt, um einen asymmetrischen Reflex der Relaxationsgrad einer Schicht im Verhältnis zu einer anderen bestimmen. Über die ermittelten Gitterparameter und/oder die reziproken Gitterkarten lässt sich somit zweifelsfrei eine Zuordnung zwischen den Gitterparametern und dem Relaxationsgrad der Schichten zueinander treffen. Derartige Bestimmungen in Anwendungen gehen zum Beispiel aus „Stress Relaxation in Low-Strain AlInN/GaN Bragg Mirrors"; P.Moser, J.Bläsing, A.Dadgar, T.Hempel, J. Christen, A.Krost, Japanese Journal of Applied Physics 50 (201 1) 031002 wie auch aus„Anisotropie structural and oprical properties of a-plane (110) AlInN nearly-lattice- matsched toGaN", M. Laskar, T. Ganguli, A.Rahman. A. Arora, N.Hatui et. AI; Applied Grid parameters - c or a grid parameters - determine. In addition, by means of reciprocal lattice maps, also called reciprocal space maps, an asymmetric reflex can be used to determine the degree of relaxation of one layer in relation to another. By means of the determined lattice parameters and / or the reciprocal lattice maps, an association between the lattice parameters and the degree of relaxation of the layers relative to one another can thus be unambiguously met. Such determinations in applications are, for example, "Stress Relaxation in Low-Strain AlInN / GaN Bragg Mirrors"; P. Moser, J.Bläsing, A.Dadgar, T.Hempel, J. Christen, A.Krost, Japanese Journal of Applied Physics 50 (201 1) 031002 like also from "Anisotropy structural and oprical properties of a-plane (110) AlInN nearly-lattice-mud toGaN", M. Laskar, T. Ganguli, A.Rahman, A. Arora, N.Hatui et al., Applied
Physics Letter 98, 181108 (201 1): doi 10.1063/1.3583457 hervor . Physics Letter 98, 181108 (201 1): doi 10.1063 / 1.3583457.
Allgemein ist im Fall einer nur teilweisen Reduktion der Stapelfehler die einmalige Generally, in the case of only partial reduction, the stacking fault is the unique one
Anordnung einer weiteren Zwischenschicht nach der oberen als Pufferschicht ausgebildeten zweiten Schicht mit einer weiteren darauf folgenden Schicht sinnvoll. Weiterhin kann auch die mehrmalige Wiederholung des beschriebenen Halbleiterschichtsystems vorgesehen sein, wobei zum Beispiel an eine obere Pufferschicht angrenzend dann eine weitere Arrangement of a further intermediate layer after the upper layer formed as a buffer layer second layer with another subsequent layer makes sense. Furthermore, it is also possible to provide the repeated repetition of the described semiconductor layer system, wherein, for example, another one adjoins an upper buffer layer
Zwischenschicht angeordnet sein kann. Intermediate layer may be arranged.
Ein Siliziumsubstrat ist nach gegenwärtigem Stand für die erfindungsgemäße Anwendung weniger gut geeignet, da das Wachstum semi- oder nichtpolarer Schichten auf Silizium entweder eine aufwendige Prozessierung des Substrats erfordert oder direkt auf speziellen Substratorientierungen gewachsen, sehr häufig zur Rissbildung und starkem meltback etching führt. Dies zu vermeiden erfordert eine aufwendigere Prozessführung. Auch ist die erzielbare Materialqualität, welche entscheidend für die Bauelementleistung ist, auf A silicon substrate is less well suited according to the present invention for the application according to the invention, since the growth of semi- or non-polar layers on silicon either requires elaborate processing of the substrate or grown directly on special substrate orientations, very often leads to crack formation and strong meltback etching. To avoid this requires a more complex process control. Also, the achievable material quality, which is crucial for the device performance, on
Substraten wie SiC oder Saphir derzeit besser. Jedoch schließt dieses die Möglichkeit einer Nutzung derartiger Schichten nicht aus. Substrates such as SiC or sapphire are currently better. However, this does not exclude the possibility of using such layers.
In einer weiteren Ausführungsform der Erfindung wird ein Halbleiterbauelement zur In a further embodiment of the invention, a semiconductor device for
Verfügung gestellt, welches zumindest ein Halbleiterschichtsystem beinhaltet, umfassend zumindest ein Halbleiterschichtsystem mit einer semipolaren oder m-planaren Gruppe-Ill- Nitrid Schicht, umfassend zumindest eine erste Schicht mit einer ersten Gitterkonstanten und Stapelfehlern, eine zweite Schicht mit einer zweiten Gitterkonstanten und mit einer geringeren Anzahl an Stapelfehlern als die der ersten Schicht, wobei zwischen der ersten Schicht und der zweiten Schicht eine dritte Schicht angeordnet ist, deren relaxierte Which comprises at least one semiconductor layer system comprising at least one semiconductor layer system having a semipolar or m-planar group III nitride layer, comprising at least a first layer having a first lattice constant and stacking faults, a second layer having a second lattice constant and having a lower lattice constant Number of stacking faults as that of the first layer, wherein between the first layer and the second layer, a third layer is arranged, whose relaxed
Gitterkonstante sich in der Stapelfolge, also der c-Richtung, von der Gitterkonstante der ersten Schicht verschieden ist. Lattice constant in the stacking sequence, so the c-direction, is different from the lattice constant of the first layer.
Ein beanspruchtes Halbleiterbauelement, basierend auf bzw. enthaltend solch ein als Pufferstruktur verwendetes Halbleiterschichtsystem ist anspruchsgemäß ein Bauelement, bei dem vor den Schichten, die auch als aktive Schichten oder Bereiche fungieren können, ein erfindungsgemäßes Halbleiterschichtsystem gewachsen wurde. A claimed semiconductor device based on or containing such a semiconductor layer system used as a buffer structure is claimed to be a device in which a semiconductor layer system according to the invention has been grown before the layers, which can also function as active layers or regions.
Ein weiteres bevorzugtes Halbleiterbauelement ist ein lichtemittierendes Halbleiterbauelement. Gemäß einer Ausgestaltung wird Licht innerhalb des Wellenlängenbereichs von 1.8 Mm bis 200 nm emittiert. Beispielsweise wird bei Gruppe-Ill-Nitriden von InN mit 0.68 eV bis AIN mit 6.2 eV vom nahen IR bis ins UV Spektrum emittiert. Dieses Halbleiterbauelement kann beispielweise eine semipolare Gruppe-Ill-Nitridschicht mit einer Schicht vor dem aktiven Bereich des Bauelements enthalten, die eine andere Gitterkonstante besitzt. Another preferred semiconductor device is a light-emitting semiconductor device. According to one embodiment, light is emitted within the wavelength range from 1.8 μm to 200 nm. For example, in Group III nitrides of InN with 0.68 eV to AIN with 6.2 eV emitted from the near IR to the UV spectrum. This semiconductor device may include, for example, a Group III semi-polar nitride layer having a layer in front of the active region of the device that has a different lattice constant.
Diese beanspruchten Bauelemente können z. B. LEDs oder Laser sein, die zumindest ein erfindungsgemäßes Halbleiterschichtsystem auch im unteren Teil der LED, welcher der Stromverteilung und Kontaktierung dient, enthält. Es wird jedoch eine Ausführung ohne ein solches Halbleiterschichtsystem im funktionalen Teil des Bauelements bevorzugt, um elektrische Widerstände möglichst gering zu halten. These claimed components can z. As LEDs or lasers, the at least one inventive semiconductor layer system also in the lower part of the LED, which serves the current distribution and contacting contains. However, an embodiment without such a semiconductor layer system in the functional part of the component is preferred in order to minimize electrical resistances.
Als Wachstumsmethoden kommen alle Verfahren in Frage, welche epitaktische Schichten erzeugen können. Dazu zählen z. B. Molekularstrahlepitaxie, abgekürzt und bekannt unter der Bezeichnung MBE, Hydrid-Gasphasen-Epitaxie, abgekürzt und bekannt unter der Bezeichnung HVPE, Pulsed Laser Deposition, abgekürzt und bekannt unter der Suitable growth methods are all processes which can produce epitaxial layers. These include z. B. molecular beam epitaxy, abbreviated and known under the name MBE, hydride gas phase epitaxy, abbreviated and known under the name HVPE, Pulsed Laser Deposition, abbreviated and known under the
Bezeichnung PLE, aber auch Sputterverfahren. Designation PLE, but also sputtering.
Je nach Beschaffenheit der erzeugten Halbleiterschichtsysteme oder Halbleiterbauelemente können diese in unterschiedlichsten Anwendungsbereichen eingesetzt werden, wie beispielsweise für Lichtemitter, Transistoren, Dioden, photovoltaische Zellen, Oberflächenoder Bulkwellenbauelemente oder mikroelektromechanische Systeme. Depending on the nature of the semiconductor layer systems or semiconductor components produced, they can be used in a wide variety of applications, such as light emitters, transistors, diodes, photovoltaic cells, surface or bulk wave components or microelectromechanical systems.
Weitere vorteilhafte Ausgestaltungen und Merkmale werden anhand der nachfolgenden Figuren jeweils näher erläutert. Die dort dargestellten Bespiele sind jedoch nicht Further advantageous embodiments and features will be explained in more detail with reference to the following figures. The examples shown there are not
beschränkend auszulegen, sondern beispielhaft. Die nachfolgend beschriebenen Merkmale sind jeweils auch mit Merkmalen aus den anderen Figuren sowie mit Merkmalen der oben beschriebenen Offenbarung zu weiteren Ausgestaltungen verknüpfbar. Es zeigen: restrictive interpreted, but exemplary. The features described below can also be combined with features from the other figures as well as with features of the disclosure described above for further embodiments. Show it:
Fig. 1 Eine schematische Darstellung eines Aufbaus eines Halbleiterschichtsystems Fig. 1 is a schematic representation of a structure of a semiconductor layer system
Fig. 2 einen Querschnitt eines Aufbaus eines Halbleiterschichtsystems in FIG. 2 is a cross-sectional view of a structure of a semiconductor layer system in FIG
transmissionselektronenmikroskopischer Aufnahme betrachtet. considered by transmission electron micrograph.
Figur 1 zeigt den Aufbau eines erfindungsgemäßen Halbleiterschichtsystems auf einem Substrat 100 mit einer Ankeimschicht 101 , einer als Pufferschicht ausgebildeten ersten Schicht 102, einer als Zwischenschicht ausgebildeten dritten Schicht 103 und einer darüber liegenden stapelfehlerreduzierten bzw. stapelfehlerfreier, als obere Pufferschicht ausgebildeten, zweiten Schicht 104. Solch ein Halbleiterschichtsystem dient anschließend z. B. als Basis für das Wachstum einer LED-Struktur mit n- und p-leitenden Bereichen, zwischen denen sich eine FIG. 1 shows the structure of a semiconductor layer system according to the invention on a substrate 100 with a seed layer 101, a first layer 102 formed as a buffer layer, a third layer 103 formed as an intermediate layer, and a second layer 104 overlying stacked error reduced or stacked faultless upper layer formed as an upper buffer layer. Such a semiconductor layer system then serves z. B. as a basis for the growth of an LED structure with n- and p-type regions between which a
Multiquantenwellstruktur befindet. Multi-quantum well structure is located.
Dabei müssen die erste und dritte Schichten 102 und 103 nicht aus demselben Material bestehen. Prinzipiell ist dann auch das Wachstum einer Struktur ohne die Zwischenschicht 103 denkbar, da bei ausreichender Verspannung unterschiedlicher Schichten 102 und 104 auch eine Relaxation und eine Verringerung der Stapelfehlerdichte auftritt. Die besten Ergebnisse lassen sich jedoch dadurch erzielen, dass in dem Halbleiterschichtsystem ein Wachstum der dritten Schicht 103 bei einer um mindestens 00 K niedrigeren Temperatur als ein Wachstum in der ersten Schicht 102 erfolgt und dabei das Wachstum der dritten Schicht 103 mit, in diesem Falle auch bei Wachstumstemperatur, kleinerer Gitterkonstante als die der darauf folgenden Schicht zweiten 104 erfolgt. In this case, the first and third layers 102 and 103 need not be made of the same material. In principle, the growth of a structure without the intermediate layer 103 is then also conceivable, since, with sufficient stressing of different layers 102 and 104, a relaxation and a reduction in the stacking fault density also occur. The best results, however, can be achieved in that in the semiconductor layer system, growth of the third layer 103 at a temperature at least 00 K lower than growth in the first layer 102 and thereby the growth of the third layer 103 with, in this case also at growth temperature, the lattice constant is smaller than that of the subsequent second layer 104.
Dazu wird als Ausführungsbeispiel das Wachstum eines Halbleiterschichtsystems mit solch einer Zwischenschicht beschrieben.  For this purpose, the growth of a semiconductor layer system with such an intermediate layer is described as an exemplary embodiment.
Auf einem geeigneten Substrat 100 wie z. B. Saphir mit (10-10) Orientierung wird On a suitable substrate 100 such. B. sapphire with (10-10) orientation
beispielsweise mittels metallorganischer Gasphasenepitaxie (MOVPE / MOCVD) nach dem Ausheizen unter Wasserstoff der Reinheit 9N bei ca. 1100 °C eine ca. 25 nm dicke GaN Keimschicht 101 mit Trimethylgallium der Reinheit 7N und Ammoniak der Reinheit 7N als Quellengasen bei Temperaturen von ca. 530 °C aufgewachsen. Danach folgt das Aufheizen auf ca. 1050 C und ein kurzes Tempern von ca. 2 min unter H2 Trägergas und Ammoniak. Anschließend wird unter Trimethylgalliumzufuhr eine ca. 1 m dicke GaN Lage als erste Schicht 102 gewachsen. Diese hat dann z. B. eine Vorzugsorientierung vom Typ (10-13), welche mit XRD gemessen wird. Je nach verwendetem Substrat und gewählten For example, by means of organometallic gas phase epitaxy (MOVPE / MOCVD) after heating under hydrogen of purity 9N at about 1100 ° C, an approximately 25 nm thick GaN seed layer 101 with trimethylgallium of purity 7N and ammonia of purity 7N as source gases at temperatures of about 530 Grown up ° C. This is followed by heating to about 1050 C and a brief annealing of about 2 minutes under H 2 carrier gas and ammonia. Subsequently, an approximately 1 m thick GaN layer is grown as the first layer 102 under Trimethylgalliumzufuhr. This then has z. B. a preferred orientation of the type (10-13), which is measured with XRD. Depending on the substrate used and selected
Prozessparametern können auch andere Vorzugsorientierungen auftreten. Idealerweise wird die Wachstumstemperatur dann auf ca. 800 °C gesenkt und eine ca. 10 nm dicke AIN Lage als dritte Schicht 103 mit Trimethylaluminium als Aluminiumquelle gewachsen. Nach dem Aufheizen wird wiederum eine GaN Schicht gewachsen, welche dann nahezu frei von Stapelfehlern ist. Diese zweite Schicht 104 kann auch schon eine erste funktionale Schicht eines Halbleiterbauelements sein. Dieses Halbleiterbauelement ist vorzugsweise Process parameters may also have other preferences. Ideally, the growth temperature is then lowered to about 800 ° C and an approximately 10 nm thick AIN layer grown as a third layer 103 with trimethylaluminum as an aluminum source. After heating, a GaN layer is again grown, which is then almost free of stacking faults. This second layer 104 may also already be a first functional layer of a semiconductor component. This semiconductor device is preferably
gekennzeichnet durch eine semipolare Gruppe-Ill-Nitridschicht mit einer Schicht vor dem aktiven Bereich des Bauelements, die eine andere Gitterkonstante besitzt. Wie sich gezeigt hat, ist auch die Verwendung von Gasen geringerer Reinheit als die der oben benannten für die Herstellung der beschriebenen Halbleiterschichtsysteme möglich. characterized by a group III semi-polar nitride layer having a layer in front of the device active region having a different lattice constant. As has been shown, the use of gases of lesser purity than those mentioned above for the preparation of the described semiconductor layer systems is also possible.
In einem zweiten Ausführungsbeispiel wird die Zwischenschicht in Form der dritten Schicht 103 aus dem vorangegangenen Beispiel bei derselben Temperatur wie die davorliegende erste Schicht 102 gewachsen. Handelt es sich ebenfalls um AIN, ist diese dann vorzugsweise dicker als 10 nm zu wachsen, um eine ähnliche Stapelfehlerreduktion zu bewirken. Typischerweise ist diese dritte Schicht 103 in einer Dicke von etwa 20 nm ausgebildet. In a second exemplary embodiment, the intermediate layer in the form of the third layer 103 from the preceding example is grown at the same temperature as the preceding first layer 102. If it is also AIN, then this is preferably thicker than 10 nm to cause a similar stacking defect reduction. Typically, this third layer 103 is formed in a thickness of about 20 nm.
In einem dritten Ausführungsbeispiel wird die Zwischenschicht als dritte Schicht 103 aus dem zweiten Ausführungsbeispiel aus einer in Stufen oder kontinuierlich in der AI-Konzentration gradierten AIGaN Schicht gewachsen. Diese sollte dann deutlich dicker als 10 nm sein, da die Verspannungen, die vorzugsweise zu Anpassungsversetzungen führen, geringer ausfallen. In a third embodiment, the intermediate layer is grown as a third layer 103 of the second embodiment of an AIGaN layer graded in steps or continuously in the Al concentration. This should then be significantly thicker than 10 nm, since the tensions, which preferably lead to adjustment dislocations, are lower.
Die Zwischenschichten in Form einer dritten Schicht 103 können allgemein aus AIGalnN bestehen, aber auch eine Zulegierung von B, As, und/oder P und/oder anderen Elementen, insbesondere aus den Gruppen III und V des Periodensystems der Elemente können möglich sein, bringen aber keine nennenswerten Vorzüge für das anschließende Wachstum. Der Begriff der Zulegierung wird hierbei in dem Sinne verwendet, dass die entsprechend zulegierten Elemente in Konzentrationen von > 1 Atomprozent vorliegen. Neben einer Zulegierung von Elementen ist auch die Dotierung mit den oben genannten, aber auch mit beliebigen anderen Atomen möglich. Auch kann die Komposition über der Dicke variieren, bzw. die Zwischenschicht aus mehreren dünnen Schichten unterschiedlicher The intermediate layers in the form of a third layer 103 may generally consist of AIGalnN, but also an addition of B, As, and / or P and / or other elements, in particular from the groups III and V of the Periodic Table of the Elements may be possible, but bring no noteworthy advantages for the subsequent growth. The term "alloying" is used here in the sense that the correspondingly alloyed elements are present in concentrations of> 1 atomic percent. In addition to an alloying of elements, the doping with the above-mentioned, but also with any other atoms is possible. Also, the composition may vary over the thickness, or the intermediate layer of several thin layers of different
Zusammensetzung bestehen. Composition exist.
Schichten mit AIN-Zwischenschichten wie in [Roghaiyeh Ravash, Jürgen Bläsing, Thomas Hempel, Martin Noltemeyer, Armin Dadgar, Jürgen Christen, and Alois Krost, Applied Physics Letters 95, 242101 (2009)] genannt zeigen in der Photoumineszenz noch deutliche auf Stapelfehler deutende Stapelfehlerlumineszenz. Hier sind AIN-Schichten zur Layers with AIN interlayers as mentioned in [Roghaiyeh Ravash, Jürgen Bläsing, Thomas Hempel, Martin Noltemeyer, Armin Dadgar, Jürgen Christen, and Alois Krost, Applied Physics Letters 95, 242101 (2009)] show clearly in the photo-luminescence pointing to stacking fault Stapelfehlerlumineszenz. Here are AIN layers for
Unterdrückung des meltback-etching im unteren Teil der Pufferschicht eingebracht, die wachstumsbedingt noch dreidimensional aufwächst. Dabei ist es für eine effiziente Suppression of the meltback etching introduced in the lower part of the buffer layer, which grows three-dimensional due to growth. It is efficient
Reduktion der Stapelfehler sehr wahrscheinlich entscheidend, dass die Zwischenschichten auf einer nahezu planaren Schicht aufgewachsen werden, wie es auch der Figur 2 zu entnehmen ist. Reduction of stacking errors is very probably crucial that the intermediate layers are grown on a nearly planar layer, as can be seen from Figure 2.
In Figur 2 ist ein zu Figur 1 äquivalentes Halbleiterschichtsystem in transmissionselektronen- mikroskopischer Aufnahme zu sehen. Dabei sind die Stapelfehler anhand der diagonal bzw. senkrecht zur c-Achse laufenden hellen Linien 205 zu erkennen. Ist die AIN-Schicht nicht planar, so wie in der Einzelheit durch das Bezugszeichen 206 zu sehen, so können sich Stapelfehler auch darüber hinaus fortsetzen, wie anhand der Einzelheit, angezeigt durch das Bezugszeichen 207, zu erkennen ist. Dies kann z. B. an einer ungünstigen FIG. 2 shows a semiconductor layer system equivalent to FIG. 1 in a transmission electron micrograph. In this case, the stacking errors can be recognized by means of the diagonal or perpendicular to the c-axis running bright lines 205. If the AIN layer is not planar, as can be seen in detail by the reference numeral 206, then stacking faults can continue beyond that, as can be seen from the detail indicated by the reference numeral 207. This can be z. B. at an unfavorable
Facettenorientierung liegen, aber auch an einer auf der Facette zu dünn aufgewachsenen AIN Schicht. Es ist in Bezug auf die Stapelfehler jedoch auf jeden Fall nicht vorteilhaft, die dritten Schichten 203 bzw. 103 auf einer nicht pianarisierten Oberfläche einer ersten Schicht 202 bzw. 102 zu wachsen, insbesondere wenn diese raue Oberfläche eine Vielzahl unterschiedlicher Facettenwinkel mit stark variierendem Anteil aufweist. Jedoch kann mit gezielt hergestellten und optimierten 3-dimensional gewachsenen Strukturen mit definierten Facetten eine optimierte Schicht vom Typ dritter Schicht 103 bzw. 203 erfolgreich Facet orientation lie, but also on a on the facet too thin grown AIN layer. However, it is definitely not beneficial in terms of stacking faults third layers 203 and 103, respectively, to grow on a non-pianarized surface of a first layer 202 or 102, in particular if this rough surface has a multiplicity of different facet angles with a greatly varying proportion. However, with optimized 3-dimensionally grown structures with defined facets, an optimized layer of the third-layer 103 or 203 type can be successful
gewachsen werden. Dies sind z. B. die in einer zuvor erläuterten Ausführungsform aufgeführten m-planaren Oberflächen auf nominell a-planar orientiertem GaN. to be grown. These are z. For example, the m-planar surfaces listed in a previously discussed embodiment are nominally a-planar oriented GaN.

Claims

Patentansprüche claims
1. Halbleiterschichtsystem umfassend eine semipolare oder m-planare Gruppe-Ill-Nitrid- Schicht, wobei zumindest eine erste Schicht (102) mit einer ersten Gitterkonstanten und Stapelfehlern und eine zweite Schicht (104) mit einer zweiten Gitterkonstante und mit einer geringeren Anzahl an Stapelfehlern als die der ersten Schicht (102) vorhanden ist, wobei zwischen der ersten Schicht (102) und der zweiten Schicht (104) eine dritte Schicht (103) angeordnet ist, deren dritte Gitterkonstante von der ersten Gitterkonstante der ersten Schicht (102) verschieden ist. A semiconductor layer system comprising a semi-polar or m-planar Group III nitride layer, wherein at least a first layer (102) having a first lattice constant and stacking faults and a second layer (104) having a second lattice constant and a lower number of stacking faults than that of the first layer (102), wherein between the first layer (102) and the second layer (104) a third layer (103) is arranged whose third lattice constant is different from the first lattice constant of the first layer (102) ,
2. Halbleiterschichtsystem nach Anspruch 1 , dadurch gekennzeichnet, dass eine 2. Semiconductor layer system according to claim 1, characterized in that a
Schichtdicke der dritten Schicht (103) zu Anpassungsversetzungen führt.  Layer thickness of the third layer (103) leads to Anpassungsversetzungen.
3. Halbleiterschichtsystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die dritte Gitterkonstante kleiner ist als die erste Gitterkonstante. 3. Semiconductor layer system according to claim 1 or 2, characterized in that the third lattice constant is smaller than the first lattice constant.
4. Halbleiterschichtsystem nach einem der vorhergehenden Ansprüche, dadurch 4. Semiconductor layer system according to one of the preceding claims, characterized
gekennzeichnet, dass die dritte Gitterkonstante kleiner ist als die zweite Gitterkonstante der auf die dritte Schicht (103) folgenden zweiten Schicht (104).  characterized in that the third lattice constant is smaller than the second lattice constant of the second layer (104) following the third layer (103).
5. Halbleiterschichtsystem nach einem der vorhergehenden Ansprüche, dadurch 5. Semiconductor layer system according to one of the preceding claims, characterized
gekennzeichnet, dass ein Wachstum eines Gruppe-Ill-Nitridkristalls in einer semipolaren bzw. nichtpolaren Orientierung vom Typ <h0-hl> mit h > 1 und I 5 0 vorhanden ist.  characterized in that a growth of a Group III nitride crystal in a semi-polar or non-polar orientation of the type <h0-hl> with h> 1 and I 5 0 is present.
6. Halbleiterbauelement, umfassend zumindest ein Halbleiterschichtsystem bevorzugt nach einem der vorherigen Ansprüche mit zumindest einer semipolare oder m-planare Gruppe-Ill-Nitrid Schicht, umfassend zumindest eine erste Schicht (102) mit einer ersten Gitterkonstanten und Stapelfehlern, eine zweite Schicht (104) mit einer zweiten 6. Semiconductor component comprising at least one semiconductor layer system preferably according to one of the preceding claims with at least one semipolar or m-planar group III nitride layer, comprising at least a first layer (102) having a first lattice constant and stacking faults, a second layer (104) with a second
Gitterkonstanten und mit einer geringeren Anzahl an Stapelfehlern als die der ersten Schicht (102), wobei zwischen der ersten Schicht (102) und der zweiten Schicht (104) eine dritte Schicht ( 03) angeordnet ist, deren dritte Gitterkonstante von der ersten Gitterkonstante der ersten Schicht (102) verschieden ist.  Lattice constants and with a smaller number of stacking faults than those of the first layer (102), wherein between the first layer (102) and the second layer (104), a third layer (03) is arranged, the third lattice constant of the first lattice constant of the first Layer (102) is different.
7. Halbleiterbauelement nach Anspruch 6, gekennzeichnet dadurch, dass es 7. A semiconductor device according to claim 6, characterized in that it
lichtemittierend innerhalb eines Bereichs von 1.8 μηι bis 200 nm ist. light emitting within a range of 1.8 μηι to 200 nm.
8. Verfahren zur Herstellung eines Halbleiterschichtsystems, vorzugsweise zur Herstellung eines Halbleiterschichtsystems nach einem der vorhergehenden Ansprüche, wobei zumindest eine semipolare oder m-planare Gruppe-Ill-Nitrid Schicht mit hergestellt wird, wobei die Herstellung des Halbleiterschichtsystems zumindest folgendes vorsieht: 8. A method for producing a semiconductor layer system, preferably for producing a semiconductor layer system according to one of the preceding claims, wherein at least one semipolar or m-planar group-III nitride layer is produced, wherein the preparation of the semiconductor layer system provides at least the following:
- Herstellung einer ersten Schicht (102) mit einer ersten Gitterkonstanten und  - Producing a first layer (102) with a first lattice constant and
Stapelfehlern,  Stacking faults,
- Herstellung einer dritten Schicht (103) mit einer Gitterkonstante der dritten Schicht (103), die von der Gitterkonstante der ersten Schicht (102) verschieden ist, und  - Producing a third layer (103) with a lattice constant of the third layer (103), which is different from the lattice constant of the first layer (102), and
- Herstellung einer zweiten Schicht (104) mit einer zweiten Gitterkonstanten und mit einer geringeren Anzahl an Stapelfehlern als die der ersten Schicht (102), wobei die Herstellung der zweiten Schicht ( 04) auf der dritten Schicht erfolgt, so dass die dritte Schicht (103) zwischen der ersten Schicht (102) und der zweiten Schicht (104) angeordnet wird.  - Producing a second layer (104) with a second lattice constant and with a lower number of stacking faults than that of the first layer (102), wherein the production of the second layer (04) on the third layer, so that the third layer (103 ) is placed between the first layer (102) and the second layer (104).
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass eine Herstellung der dritten Schicht (103) bei einer um mindestens 100 K niedrigeren Temperatur als eine 9. The method according to claim 8, characterized in that a production of the third layer (103) at a lower by at least 100 K temperature than a
Herstellung der zweiten Schicht (102) erfolgt.  Production of the second layer (102) takes place.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass ein Wachstum der dritten Schicht (103) mit einer kleineren Gitterkonstante als derjenigen der darauf folgenden zweiten Schicht (104) erfolgt. 10. The method according to claim 8 or 9, characterized in that a growth of the third layer (103) is carried out with a lattice constant smaller than that of the subsequent second layer (104).
11. Verwendung eines Halbleiterschichtsystems oder eines Halbleiterbauelements mit einem Halbleiterschichtsystem nach einem der vorhergehenden Ansprüchen nach einem der vorhergehenden Ansprüche für 11. Use of a semiconductor layer system or of a semiconductor component with a semiconductor layer system according to one of the preceding claims according to one of the preceding claims for
- Lichtemitter, - light emitter,
- Transistoren,  - transistors,
- Dioden,  - diodes,
- photovoltaische Zellen,  - photovoltaic cells,
- Oberflächen- oder Bulkwellenbauelemente und/oder  - Surface or bulk wave components and / or
- mikroelektromechanische Systeme.  - microelectromechanical systems.
PCT/EP2012/000551 2011-02-10 2012-02-07 Semiconductor layer system having a semipolar or m-planar group iii nitride layer and semiconductor component based thereon WO2012107214A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011011043.7 2011-02-10
DE102011011043.7A DE102011011043B4 (en) 2011-02-10 2011-02-10 Semiconductor layer system with a semipolar or m-planar group III nitride layer system and a semiconductor component based thereon

Publications (1)

Publication Number Publication Date
WO2012107214A1 true WO2012107214A1 (en) 2012-08-16

Family

ID=45787152

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/000551 WO2012107214A1 (en) 2011-02-10 2012-02-07 Semiconductor layer system having a semipolar or m-planar group iii nitride layer and semiconductor component based thereon

Country Status (3)

Country Link
DE (1) DE102011011043B4 (en)
TW (1) TW201251112A (en)
WO (1) WO2012107214A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016132746A1 (en) * 2015-02-20 2016-08-25 国立大学法人名古屋大学 THIN-FILM SUBSTRATE, SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR, DEPOSITION APPARATUS, DEPOSITION METHOD AND GaN TEMPLATE

Non-Patent Citations (17)

* Cited by examiner, † Cited by third party
Title
A. E. ROMANOV; T. J. BAKER; S. NAKAMURA; J. S. SPECK, J. APP. PHYS., vol. 100, 2006, pages 023522
ALEC M. FISCHER; ZHIHAO WU; KEWEI SUN; QIYUAN WEI; YU HUANG; RYOTA SENDA; DAISUKE LIDA; MOTOAKI IWAYA; HIROSHI AMANO; FERNANDO A., APPLIED PHYSICS EXPRESS, vol. 2, 2009, pages 041002
ARMIN DADGAR; JÜRGEN BLÄSING; ANNETTE DIEZ; ASSADULLAH ALAM; MICHAEL HEUKEN; ALOIS KROST, JPN. J. APPL. PHYS., vol. 39, 2000, pages L1183
CHO Y ET AL: "Reduction of stacking fault density in m-plane GaN grown on SiC", APPLIED PHYSICS LETTERS, AIP, AMERICAN INSTITUTE OF PHYSICS, MELVILLE, NY, US, vol. 93, no. 11, 16 September 2008 (2008-09-16), pages 111904 - 111904, XP012111459, ISSN: 0003-6951, DOI: 10.1063/1.2985816 *
DADGAR A ET AL: "Eliminating stacking faults in semi-polar GaN by AlN interlayers", APPLIED PHYSICS LETTERS, AIP, AMERICAN INSTITUTE OF PHYSICS, MELVILLE, NY, US, vol. 99, no. 2, 13 July 2011 (2011-07-13), pages 21905 - 21905, XP012141386, ISSN: 0003-6951, DOI: 10.1063/1.3610467 *
H. AMANO; M. IWAYA; T. KASHIMA; M. KATSURAGAWA; I. AKASAKI; J. HAN; S. HEARNE; J. A. FLORO; E. CHASON; J. FIGIE, JPN. J. APPL. PHYS., vol. 37, 1998, pages L1540
M.LASKAR; T. GANGULI; A.RAHMAN.; A. ARORA; N.HATUI: "Anisotropic structural and oprical properties of a-plane (110) AllnN nearly-latticematsched toGaN", APPLIED PHYSICS LETTER, vol. 98, 2011, pages 181108
MORAM M A ET AL: "Defect reduction in nonpolar and semipolar GaN using scandium nitride interlayers", JOURNAL OF CRYSTAL GROWTH, ELSEVIER, AMSTERDAM, NL, vol. 311, no. 12, 1 June 2009 (2009-06-01), pages 3239 - 3242, XP026159791, ISSN: 0022-0248, [retrieved on 20090401], DOI: 10.1016/J.JCRYSGRO.2009.03.029 *
P. VENNEGUES; Z. BOUGRIOUA, APPL. PHYS. LETT., vol. 89, 2006, pages 111915
P.MOSER; J.BLÄSING; A.DADGAR; T.HEMPEL; J. CHRISTEN; A.KROST: "Stress Relaxation in Low-Strain AlnN/GaN Bragg Mirrors", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 50, 2011, pages 031002
RAVASH ROGHAIYEH ET AL: "Metal organic vapor phase epitaxy growth of single crystalline GaN on planar Si(211) substrates", APPLIED PHYSICS LETTERS, AIP, AMERICAN INSTITUTE OF PHYSICS, MELVILLE, NY, US, vol. 95, no. 24, 14 December 2009 (2009-12-14), pages 242101 - 242101, XP012126841, ISSN: 0003-6951, DOI: 10.1063/1.3272673 *
ROGHAIYEH RAVASH ET AL: "Growth and stacking fault reduction in semi-polar GaN films on planar Si(112) and Si(113)", PHYSICA STATUS SOLIDI (C), vol. 9, no. 3-4, 25 January 2012 (2012-01-25), pages 507 - 510, XP055026909, ISSN: 1862-6351, DOI: 10.1002/pssc.201100532 *
ROGHAIYEH RAVASH ET AL: "Impact of AlN seeding layer growth rate in MOVPE growth of semi-polar gallium nitride structures on high index silicon", PHYSICA STATUS SOLIDI (B), vol. 248, no. 3, 9 November 2010 (2010-11-09), pages 594 - 599, XP055027123, ISSN: 0370-1972, DOI: 10.1002/pssb.201046313 *
ROGHAIYEH RAVASH; JÜRGEN BLÄSING; THOMAS HEMPEL; MARTIN NOLTEMEYER; ARMIN DADGAR; JÜRGEN CHRISTEN; ALOIS KROST, APPLIED PHYSICS LETTERS, vol. 95, 2009, pages 242101
T. DEGUCHI; K. SEKIGUCHI; A. NAKAMURA; T. SOTA; R. MATSUO; S. CHICHIBU; S. NAKAMURA, JPN. J. APPL. PHYS., vol. 38, 1999, pages L914
T. TANIKAWA; T. HIKOSAKA; Y. HONDA; M. YAMAGUCHI; N. SAWAKI, PHYSICA STATUS SOLIDI (C, vol. 5, 2008, pages 2966
Y. HONDA; Y. KAWAGUCHI; T. KATO; M. YAMAGUCHI; N. SAWAKI: "Proceedings of the International Workshop on Nitride Semiconductors, Nagoya, Japan", IPAP CONFERENCE SERIES 1, 2000, pages 304

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016132746A1 (en) * 2015-02-20 2016-08-25 国立大学法人名古屋大学 THIN-FILM SUBSTRATE, SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR, DEPOSITION APPARATUS, DEPOSITION METHOD AND GaN TEMPLATE
JPWO2016132746A1 (en) * 2015-02-20 2017-11-30 国立大学法人名古屋大学 Thin film substrate, semiconductor device, manufacturing method thereof, film forming apparatus, film forming method, and GaN template

Also Published As

Publication number Publication date
TW201251112A (en) 2012-12-16
DE102011011043B4 (en) 2019-12-19
DE102011011043A1 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
DE10223797B4 (en) Low-driving light-emitting III-nitride devices and manufacturing method therefor
DE112006001847B4 (en) Alignment of laser diodes on trimmed substrates
DE69217903T2 (en) Semiconductor device based on gallium nitride and method of manufacture
DE102007021944B4 (en) Freestanding nitride semiconductor substrate and light-emitting device
DE19905516C2 (en) Doped interfacial layer light emitting diode for controlling contaminants and methods of making the same
DE10392313B4 (en) Gallium nitride based devices and manufacturing processes
DE60128134T2 (en) GALLIUM NITRIDE MATERIALS AND METHOD FOR PRODUCING LAYERS OF THIS MATERIAL
DE102010011895B4 (en) Process for the preparation of a group III nitride semipolar crystal, substrate, free-standing semipolar substrate and use of the substrates
DE112010003214B4 (en) EPITAXIAL SUBSTRATE FOR A SEMICONDUCTOR DEVICE, METHOD FOR PRODUCING AN EPITAXIS SUBSTRATE FOR A SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE
KR101197416B1 (en) Semiconductor layer
CN101949058B (en) Group III nitride semiconductor free-standing substrate and method of manufacturing the same, group III nitride semiconductor device and method of manufacturing the same
DE112015000824B4 (en) Method for manufacturing an electronic semiconductor chip
DE10253083A1 (en) Seed layer for improved light extraction from light emitting devices
KR20090018106A (en) In-situ defect reduction techniques for nonpolar and semipolar (al, ga, in)n
DE112006002430B4 (en) Method for producing superlattices using alternating high and low temperature layers for blocking parasitic current paths
KR20120075463A (en) Anisotropic strain control in semipolar nitride quantum wells by partially or fully relaxed aluminum indium gallium nitride layers with misfit dislocations
EP1875523A1 (en) Nitride semiconductor component and method for the production thereof
DE10253082A1 (en) Semiconductor light emitter and photodetector based on gallium nitride
WO2011117056A1 (en) Radiation-emitting semiconductor component and method for producing a radiation-emitting semiconductor component
DE112006001279T5 (en) A group 3-5 nitride semiconductor multilayer substrate, a method of making a group 3-5 nitride semiconductor cantilever substrate and semiconductor element
WO2007025930A1 (en) Semi-conductor substrate and method and masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy
DE10196361B4 (en) Process for the preparation of a Group III nitride semiconductor crystal
DE112005002838T5 (en) Gallium nitride based semiconductor stacking structure, method of making the same, gallium nitride based semiconductor device, and lamp using the device
DE102004014940A1 (en) Semiconductor device, method of growing a nitride semiconductor and method of manufacturing a semiconductor device
DE102009042349B4 (en) Semipolar wurtzitic Group III nitride based semiconductor layers and semiconductor devices based thereon

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12706769

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12706769

Country of ref document: EP

Kind code of ref document: A1