WO2012086755A1 - 受信装置および受信方法、ならびにコンピュータプログラム - Google Patents

受信装置および受信方法、ならびにコンピュータプログラム Download PDF

Info

Publication number
WO2012086755A1
WO2012086755A1 PCT/JP2011/079805 JP2011079805W WO2012086755A1 WO 2012086755 A1 WO2012086755 A1 WO 2012086755A1 JP 2011079805 W JP2011079805 W JP 2011079805W WO 2012086755 A1 WO2012086755 A1 WO 2012086755A1
Authority
WO
WIPO (PCT)
Prior art keywords
reg
pdcch
phich
unit
mapped
Prior art date
Application number
PCT/JP2011/079805
Other languages
English (en)
French (fr)
Inventor
織尾　正雄
Original Assignee
Ｎｅｃカシオモバイルコミュニケーションズ株式会社
株式会社エヌ・ティ・ティ・ドコモ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｎｅｃカシオモバイルコミュニケーションズ株式会社, 株式会社エヌ・ティ・ティ・ドコモ filed Critical Ｎｅｃカシオモバイルコミュニケーションズ株式会社
Priority to EP11851803.4A priority Critical patent/EP2658156A1/en
Priority to CN2011800625430A priority patent/CN103329463A/zh
Priority to JP2012549870A priority patent/JPWO2012086755A1/ja
Priority to US13/995,812 priority patent/US20130266094A1/en
Publication of WO2012086755A1 publication Critical patent/WO2012086755A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2649—Demodulators
    • H04L27/2653—Demodulators with direct demodulation of individual subcarriers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables

Definitions

  • the present invention is based on Japanese Patent Application No. 2010-285663 filed on Dec. 22, 2010, and claims to receive the benefit of priority.
  • the disclosure of the above application is hereby incorporated by reference in its entirety.
  • the present invention relates to a receiving apparatus, a receiving method, and a computer program.
  • OFDMA Orthogonal Frequency Division Multiplexing Access
  • FIG. 15 is a block diagram showing a schematic configuration of a conventional communication system.
  • the encoding unit output data supplied from the encoding unit 101 is allocated to each point on the IQ plane according to various modulation schemes, and precoding such as spatial multiplexing and transmission diversity is performed in a timely manner. And data for each transmission antenna is generated.
  • the mapping unit 103 the modulation unit output data supplied from the modulation unit 102 is mapped to each RE (Resource Element) on the frequency axis for each transmission antenna.
  • the IFFT (Inverse Fast Fourier Transform) unit 104 converts the output from the mapping unit 103 into data on the time axis for each transmission antenna, and the carrier modulation unit 105 receives the IFFT unit 104 from the IFFT unit 104.
  • mapping unit on the frequency axis is called RE
  • unit time when IFFT is applied is called OFDM symbol.
  • the carrier demodulation unit 106 extracts data on the time axis from the received data.
  • the data on the time axis is converted into data on the frequency axis in an FFT (Fast Fourier Transform) unit 107, and the data mapped to each RE is extracted in the demapping unit 108.
  • the extracted data is demodulated in the demodulation unit 109 according to each modulation method, and finally, the decoding unit 110 performs error correction and error detection.
  • PCFICH Physical Control Informatical Channel
  • PHICH PhysicalHindCirCalPIDC
  • PCFICH Physical Control Informatical Channel
  • PHICH PhysicalHindCirCalPIDC
  • PCFICH Physical Control Informatical Channel
  • PHICH PhysicalHindCirCalPIDC
  • PCFICH is data for notifying the receiving terminal of the number of OFDM symbols to which PDCCH is transmitted.
  • the PHICH is data for notifying the receiving terminal of HARQ (Hybrid Automatic Repeat Request) Indicator.
  • the PDCCH is data for notifying the receiving terminal of various parameters for receiving PDSCH (Physical Downlink Shared Channel), TPC (Transmit Power Control), and the like.
  • PCFICH, PHICH, and PDCCH mapping methods are defined in Non-Patent Document 1.
  • PCFICH, PHICH, and PDCCH are mapped in units of REG (Resource Element Group).
  • FIG. 16 is a diagram showing an outline of mapping of PCFICH, PHICH, and PDCCH.
  • the hatched squares indicate REs in which RSs (Reference Signals) of the respective transmission antennas are arranged.
  • RS is a pilot signal.
  • One REG is composed of 6 REs in the OFDM symbol with RS as shown by A in FIG. 16, and 4 REs in the OFDM symbol without RS as shown in B in FIG. 16. Composed. As shown in FIG. 16, the RS mapping position is 6 RE cycles for each transmission antenna. The mapping offset position is determined by the cell ID of the base station. Note that RS is excluded from the mapping in the REG.
  • the mapping information of PHICH and PCFICH is required for PDCCH mapping.
  • the outline is shown in FIG. PDCCH is mapped for each OFDM symbol in the time direction at a position excluding PCFICH and PHICH in units of REG. Further, this mapping is sequentially performed in the high frequency direction from the low frequency side.
  • the numerical value described in each REG in FIG. 17 is a PDCCH symbol-quadruplet number.
  • step S101 the PDCCH symbol-quadruplet number m "is initialized to 0, and the RE number k 'is initialized to 0.
  • step S102 the OFDM symbol number l 'is initialized to 0.
  • step S103 it is determined whether the array (k ′, l ′) having the RE number k ′ and the OFDM symbol number 1 ′ as elements is equal to the REG index pair.
  • the REG index pair k ' is a multiple of 6 when there is an RS, and a multiple of 4 when there is no RS.
  • step S103 If it is determined in step S103 that the array (k ′, l ′) is equal to the REG index pair, the procedure proceeds to step S104, and whether or not PCFICH is mapped to REG (k ′, l ′). Is determined.
  • step S104 If it is determined in step S104 that PCFICH is not mapped to REG (k ′, l ′), the procedure proceeds to step S105, and whether PHICH is mapped to REG (k ′, l ′). Is determined.
  • step S105 If it is determined in step S105 that PHICH is not mapped to REG (k ′, l ′), the procedure proceeds to step S106, and PDCCH symbol-quadruplet is mapped to REG (k ′, l ′).
  • step S107 the PDCCH symbol-quadruplet number m ′′ is incremented by 1, and the procedure proceeds to step S108.
  • step S104 If it is determined in step S103 that the array (k ′, l ′) is not equal to the REG index pair, it is determined in step S104 that PCFICH is mapped to REG (k ′, l ′). If, and in step S105, it is determined that PHICH is mapped to REG (k ′, l ′), the procedure proceeds to step S108.
  • step S108 the OFDM symbol number l 'is incremented by one.
  • step S109 it is determined whether or not the OFDM symbol number 1 'is less than the number L, that is, whether or not the maximum OFDM symbol (number L) to which the PDCCH is mapped has been reached.
  • step S109 If it is determined in step S109 that the OFDM symbol number l ′ is less than the number L, the procedure returns to step S103 because the maximum OFDM symbol (number L) to which the PDCCH is mapped has not been reached. The process is repeated.
  • step S109 If it is determined in step S109 that the OFDM symbol number l ′ is not less than the number L, the maximum OFDM symbol (number L) to which the PDCCH is mapped has been reached, so the procedure proceeds to step S110 and the RE number k ′. Is incremented by one.
  • step S111 it is determined whether or not the RE number k ′ has reached the maximum RE to which the PDCCH is mapped, and it is determined that the RE number k ′ has not reached the maximum RE to which the PDCCH is mapped. If so, the procedure returns to step S102 and the above-described processing is repeated.
  • step S111 If it is determined in step S111 that the RE number k ′ has reached the maximum RE to which the PDCCH is mapped, the PDCCH mapping process ends.
  • the PDCCH is mapped based on the RE number.
  • the PDCCH is cyclically shifted and interleaved before mapping.
  • PDCCH mapping in LTE is performed for each OFDM symbol in the time direction from the low frequency side, and this is sequentially advanced in the frequency direction.
  • the PDCCH mapping needs to be performed while avoiding the REG to which the PCFICH and PHICH are mapped.
  • the mapping procedure shown in the flowchart of FIG. 18 is simply followed in the reverse order to realize the demapping, the PDCCH cannot be demapped unless all OFDM symbols in the time direction are received, and the processing time is reduced. Overhead increases. Further, a memory for storing RRE (Raw RE) data is also required for up to four OFDM symbols, which increases the circuit scale.
  • RRE Raw RE
  • the present inventors have invented a receiving apparatus and a receiving method, and a computer program capable of demapping PDCCH with a small circuit scale or memory, which have solved such problems, have a small processing time overhead, and have already filed patent applications ( (Japanese Patent Application No. 2010-116104, filed on May 20, 2010, hereinafter referred to as “prior application”).
  • Japanese Patent Application No. 2010-116104 filed on May 20, 2010, hereinafter referred to as “prior application”.
  • the invention of the prior application did not consider deinterleaving and cyclic deshifting of PDCCH subjected to cyclic shifting and interleaving.
  • Deinterleaving of PDCCH in LTE is performed on all OFDM symbol data together with cyclic shift. For this reason, if it thinks simply, it will not be able to process until the demodulation data of all OFDM symbols are prepared, and processing time will increase.
  • deinterleave and cyclic deshift cannot be written back to the same memory by read, modify, or write due to the nature of the rearrangement process. For this reason, a memory having the same size as the memory for storing the demodulated data before processing is required for storing data after the processing, and the memory increases.
  • the present invention provides a receiving apparatus, a receiving method, and a computer program capable of solving such problems and reducing the processing time overhead required for PDCCH deinterleaving and the data storage memory after data processing. For the purpose.
  • an OFDM symbol is received in a receiving apparatus that receives interleaved and cyclic shifts in accordance with LTE, and that receives a signal mapped in units of REs on the frequency axis for each transmission antenna.
  • a PDCCH demapping unit for demapping the PDCCH mapped to the PDCCH, and a PDCCH deinterleave / decyclic shift unit for performing a cyclic shift and a deinterleave on the demodulated data obtained by the PDCCH demapping unit.
  • REG is a group of REs and assigned serial numbers, and neither PCFICH nor PHICH is mapped to the attention REG that is the REG noted at that time in the order of serial numbers.
  • Judgment means for determining whether the serial number assigned to the EG corresponds to the current OFDM symbol number input every time one OFDM symbol is received, and PCFICH and PHICH are mapped to the target REG
  • a PDCCH demapping execution means for demapping the PDCCH of the REG being noticed when the serial number assigned to the noticed REG corresponds to the current OFDM symbol number
  • PDCCH deinterleave deci The click shift unit calculates a position number on the deinterleave matrix using a row counter and a column counter, and calculates a cyclic shift amount applied to the demodulated data before the demodulated data is obtained.
  • Cyclic shift amount calculation A counter initial value calculation unit that calculates the initial values of the row counter and the column counter from the calculated cyclic shift amount and gives them to the deinterleave unit, and the address to which the demodulated data is written is calculated by the deinterleave unit.
  • a receiving apparatus comprising an address changing unit for changing to a position number.
  • a reception method for receiving a signal mapped by performing interleaving and cyclic shift in units of RE on the frequency axis for each transmission antenna in accordance with LTE First, it is determined whether or not at least one of PCFICH and PHICH is mapped to the attention REG that is the REG noted at that time in the order of the serial numbers for the REGs that are serial numbers and A determination step, a second determination step for determining whether the serial number assigned to the attention REG corresponds to the current OFDM symbol number input each time one OFDM symbol is received, and the attention REG Note that neither PCFICH nor PHICH are mapped, and When the serial number assigned to the REG corresponds to the current OFDM symbol number, a PDCCH demapping step is performed to demap the PDCCH of the target REG, and in addition, the cyclic shift amount applied to the demodulated data is Using the cyclic shift amount calculation step that is calculated before the demodulated data is obtained and the calculated
  • the counter initialization step for initializing the row counter and the column counter, the deinterleave processing step for calculating the position number on the deinterleave matrix using the row counter and the column counter, and the address to which the demodulated data is written are Calculated in interleave processing step Reception method, characterized in that and an address changing step of changing the position number.
  • a computer of a receiving apparatus that receives a mapped signal subjected to interleaving and cyclic shift in units of RE on the frequency axis for each transmission antenna is provided.
  • For each REG that is a group of REs and has a serial number it is determined whether or not at least one of PCFICH and PHICH is mapped to the attention REG that is the REG noted at that time in the order of the serial numbers.
  • the PDCCH demapping step for demapping the PDCCH of the target REG is executed, and in addition, the cyclic shift applied to the demodulated data
  • a cyclic shift amount calculating step for calculating the amount before the demodulated data is obtained, and using the calculated cyclic shift amount, the initial values of the row counter and the column counter for calculating the position number on the deinterleave matrix are calculated.
  • a counter initialization step for calculating and initializing the row counter and the column counter; a deinterleaving processing step for calculating a position number on the deinterleave matrix using the row counter and the column counter; and an address to which the demodulated data is written.
  • Deinterleave processing Computer program is provided, characterized in that to execute the address changing step of changing the Tsu position number calculated in flop.
  • FIG. 1 It is a block diagram which shows the structural example of the receiver which concerns on embodiment of this invention. It is a figure which shows an example of the rearrangement pattern in the line of REG of PDCCH by the interleaving process. It is a figure which shows the rearrangement example by the rearrangement pattern shown in FIG. 2 of REG of PDCCH by the interleave process. It is a figure explaining an example of the process by the counter initial value calculation part in the receiver shown in FIG. 1 with the source code of a computer program. It is a figure explaining an example of the process by the deinterleaving part in the receiver shown in FIG. 1 with the source code of a computer program. It is a figure which shows REG arrangement
  • FIG. 1 is a block diagram showing a configuration example of a receiving apparatus according to an embodiment of the present invention.
  • This receiving apparatus is used in, for example, a cellular phone, and includes a PCFICH demapping unit 11, a PHICH demapping unit 12, a PDCCH demapping unit 13, and a PDCCH cyclic deshift / deinterleaving unit 14.
  • the PCFICH demapping unit 11 outputs the REG number of the REG to which the PCFICH is mapped.
  • the PHICH demapping unit 12 outputs the REG number of the REG to which the PHICH symbol-quadruplet is mapped.
  • the PDCCH demapping unit 13 outputs the REG number of the REG to which the PDCCH is mapped.
  • the PDCCH cyclic deshift / deinterleave unit 14 performs cyclic shift and deinterleave on the demodulated data (REG number) obtained by the PDCCH demapping unit 13.
  • the PCFICH demapping unit 11 and the PHICH demapping unit 12 output parameters for PDCCH demapping to the PDCCH demapping unit 13.
  • the PDCCH demapping unit 13 includes a memory 21, an internal parameter storage unit 22, a REG counter 23, a comparator 24, a counter 25, a REG pair unit 26, and a control unit 27.
  • the PDCCH demapping unit 13 is activated every time one OFDM symbol is received, and a current OFDM symbol number l ′ now is given as one of parameters at the time of activation.
  • the memory 21 stores various parameters output by the PCFICH demapping unit 11 and the PHICH demapping unit 12.
  • the internal parameter storage unit 22 stores the PCFICH symbol-quadruplet number.
  • PHICH symbol-quadruplet number And PHICH mapping unit number Remember. The details of the PCFICH symbol-quadruplet number [Equation 1], the PHICH symbol-quadruplet number [Equation 2], and the PHICH mapping unit number [Equation 3] will be described later.
  • the REG counter 23 counts the REG of each CH.
  • the comparator 24 determines REG. That is, the comparator 24 maps neither the PCFICH nor the PHICH to the attention REG which is the REG noted at that time in the order of the serial number l ′ with respect to the REG with the serial number l ′. In addition, it is determined whether or not the serial number l ′ assigned to the target REG corresponds to the current OFDM symbol number l ′ now that is input every time one OFDM symbol is received.
  • the counter 25 counts the PDCCH number and the OFDM symbol number l ′.
  • the REG pair unit 26 when neither PCFICH nor PHICH is mapped to the target REG, and the serial number l ′ assigned to the target REG corresponds to the current OFDM symbol number, is the PDCCH of the target REG Demap.
  • the control unit 27 controls the entire PDCCH demapping unit 13.
  • the PCFICH demapping unit 11 performs PCFICH demapping. At this time, the PCFICH demapping unit 11 searches and outputs a PCFICH symbol-quadruplet number [Equation 1] corresponding to the smallest REG number to which the PCFICH is mapped for PDCCH demapping.
  • the PCFICH symbol-quadruplet number [Equation 1] is stored in the memory 21 in the PDCCH demapping unit 13.
  • the PHICH demapping unit 12 performs PHICH demapping. Also, at this time, the PHICH demapping unit 12 uses the PHICH symbol-quadruplet number [Equation 2] and the PHICH mapping unit number [Equation 3] corresponding to the smallest REG number to which the PHICH is mapped for PDCCH demapping. Is searched and output.
  • the PHICH symbol-quadruplet number [Equation 2] and the PHICH mapping unit number [Equation 3] are stored in the memory 21 in the PDCCH demapping unit 13.
  • the internal parameter storage unit 22 uses the PCFICH symbol-quadruplet number as a parameter in the initialization procedure (step S13) described with reference to the flowchart of FIG.
  • PHICH symbol-quadruplet number And PHICH mapping unit number Are initialized to a PCFICH symbol-quadruplet number [Equation 1], a PHICH symbol-quadruplet number [Equation 2], and a PHICH mapping unit number [Equation 3], respectively.
  • the internal parameter storage unit 22 updates each parameter in a PCFICH-related update procedure (step S24) and a PHICH-related update procedure (step S26) described with reference to the flowchart of FIG.
  • REG counter 23 counts REG numbers for PCFICH, PHICH, and PDCCH.
  • the REG counter 23 is initialized with the internal parameters after the initialization in the initialization procedure (step S13) described with reference to the flowchart of FIG.
  • the REG counter 23 is controlled by the control unit 27 to update the PCFICH related update in the PCFICH related update procedure (step S24) and the PHICH related update procedure (step S26) described with reference to the flowchart of FIG. And PHICH related updates.
  • a REG counter 23 that counts the REG number for PDCCH is provided for the number of OFDM symbols, and is controlled by the control unit 27 to increment the REG number by 1 in a timely manner.
  • the REG counter 23 counts the REG number for each of PCFICH, PHICH, and PDCCH, and each count value of the REG counter 23 indicates the REG number.
  • the comparator 24 receives the REG count value for PDCCH from the REG counter 23, and determines whether or not the REG indicated by the REG number is a PDCCH REG. This determination is performed in the procedure of step S22 described with reference to the flowchart of FIG. If it is determined that it is REG, the comparator 24 subsequently receives the REG count value for PCFICH from the REG counter 23, and whether the REG count value for PCFICH is the same as the REG count value for PDCCH. The result is returned to the control unit 27.
  • the comparator 24 receives the REG count value for PHICH from the REG counter 23, and similarly determines whether the REG count value for PHICH is the same as the REG count value for PDCCH, and the result is It returns to the control unit 27. If the REG count value for PDCCH is not equal to the REG count value for PCFICH and not equal to the REG count value for PHICH, the REG indicated by the REG count value for PDCCH is the REG to which the PDCCH is mapped. Therefore, the fact is output to the REG pair unit 26.
  • the counter 25 counts the PDCCH symbol-quadruplet number m ”and the OFDM symbol number l ′, and initializes the PDCCH symbol-quadruplet number m” and the OFDM symbol number l ′ according to the control of the control unit 27 as appropriate. Or increment by one.
  • the OFDM symbol number l ′ by the counter 25 is compared with the current OFDM symbol number l ′ now in the comparator 24. When these values match, the comparator 24 outputs the fact to the REG pair unit 26.
  • the current OFDM symbol number l ′ now is input to the PDCCH demapping unit 13 every time one OFDM symbol is received, and is supplied to the comparator 24 via the control unit 27.
  • the control unit 27 controls the internal parameter storage unit 22, the REG counter 23, the comparator 24, and the counter 25 according to the procedure described with reference to the flowcharts of FIGS.
  • the PDCCH deinterleave / decyclic shift unit 14 includes a cyclic shift amount calculation unit 31, a counter initial value calculation unit 32, a deinterleave unit 33, and an address change unit 34.
  • Cyclic shift amount calculation unit 31 calculates before the demodulated data are obtained cyclic shift amount N CS that is applied to the demodulated data.
  • Cyclic shift amount N CS is the total number of REGs to which PDCCH is mapped Cell ID Remainder after division by Is obtained.
  • Counter initial value calculation unit 32 from the calculated cyclic shift amount N CS, calculates the initial value of the row counter and column counter deinterleaving matrix, gives to the deinterleaver 33.
  • the deinterleave matrix (and the corresponding interleave matrix on the sending side) has the number of rows C, 32 rows are fixed, and the number of columns R is Is a matrix.
  • the matrix size may be larger than the total number of REGs [Equation 7], in which case dummy bits D are inserted in the first row. This dummy bit is not transmitted. The number of dummy bits is It becomes.
  • FIG. 2 shows an example of a rearrangement pattern in a PDCCH REG row by interleaving processing
  • FIG. 3 shows an example of rearrangement by the rearrangement pattern.
  • the counter initial value calculation unit 32 determines the initial positions of the rows and columns according to the progress of the number corresponding to the cyclic shift Ncs before the demodulation of the PDCCH.
  • FIG. 4 is a diagram for explaining an example of processing by the counter initial value calculation unit 4 using a source code of a computer program.
  • Rp is a row counter and Cp is a column counter.
  • n and m are variables.
  • the deinterleaving unit 33 advances the interleaving matrix by the number of REGs advanced from the previous unit processing for each unit processing, for example, demapping for one REG of PDCCH. Specifically, the row counter Rp is advanced, and when the number of columns R is reached, the column counter Cp is incremented and the row counter Rp is initialized to zero, while this does not reach the number of REGs advanced from the previous unit processing. repeat.
  • FIG. FIG. 5 is a diagram for explaining an example of processing by the deinterleaving unit 33 using source code of a computer program. Wadr in FIG. 5 is a deinterleave pattern.
  • the address changing unit 34 changes the address to which the demodulated data is written to the position number calculated by the deinterleaving unit 33.
  • the mapping procedure shown in the flowchart of FIG. 18 may be simply reversed. That is, demapping is performed based on the RE number (k ′ in FIG. 18). In this case, all the RE numbers at the head of the REGs to which PCFICH and PHICH are mapped must be held in the memory. This leads to an increase in circuit scale. Therefore, in the present embodiment, the REG number of the serial number attached to the REG is used instead of the RE number for PDCCH demapping.
  • FIGS. 6 and 7 are diagrams showing all possible REG arrangements.
  • FIG. 6 is a diagram illustrating a REG arrangement when the number of transmission antennas is 1 or 2.
  • FIG. 7 is a diagram illustrating a REG arrangement when the number of transmission antennas is four. Each square in FIGS. 6 and 7 represents one REG. 6 and 7, the horizontal direction indicates the time direction, and the vertical direction indicates the frequency direction.
  • REG in 1RB is divided into three parts, upper, middle, and lower, in OFDM without RS. Therefore, the 1-RB demapping process is based on three stages. 6 and FIG. 7, the numerical value in each REG cell (square) indicates the PDCCH symbol-quadruplet number in 1 RB.
  • FIG. 6 and FIG. 7 do not consider PCFICH or PHICH. However, since PDCCH actually needs to be mapped avoiding REG to which PCFICH or PHICH is mapped, PDCCH The symbol-quadruplet number may not be the numerical value shown in FIG. 6 and FIG.
  • FIG. 8 is a flowchart for explaining the PDCCH demapping process
  • FIG. 9 is a flowchart for explaining details of the 1RB process in the flowchart shown in FIG.
  • step S11 the PCFICH demapping unit 11 demaps the PCFICH.
  • PCFICH is mapped to OFDM symbol # 0.
  • FIG. 10 is a diagram illustrating a mapping image of PCFICH. Each square in FIG. 10 represents one REG, and each hatched square represents a REG to which PCFICH is demapped. In FIG. 10, the numbers attached to the squares indicate PCFICH symbol-quadruplet numbers.
  • Non-Patent Document 1 an algorithm for calculating a PCFICH mapping pattern is represented by Expression (1).
  • k is a mapping pattern.
  • Number of RBs for one OFDM symbol Are 6, 15, 25, 50, 75, 100 depending on the system bandwidth.
  • SC (Sub-carrier) number for one RB Is a constant and is 12. Also, Is a floor function. ... Formula (1)
  • [Equation 23] is The remainder. Also, Similarly, the remainder of [Equation 25] is used. This is obtained, for example, by subtracting [Equation 25] from the addition result when the addition result of the second term on the right side of Equation (3) is equal to or greater than [Equation 25].
  • the PCFICH symbol-quadruplet number that minimizes [Equation 26] is obtained and set as [Equation 1].
  • i takes a value from 0 to 3 as a PCFICH symbol-quadruplet number.
  • step S12 the PHICH demapping unit 12 demaps the PHICH.
  • PHICH is normally mapped to OFDM symbol # 0, but in the case of Extended PHICH duration, it is mapped to a plurality of OFDM symbols.
  • FIG. 11 is a diagram showing a normal PHICH mapping image.
  • FIG. 12 is a diagram showing a PHICH mapping image in the case of Extended PHICH duration. The right side of FIG. 12 shows the mapping image of PHICH in the case of Extended PHICH duration and MBSFN subframe. In the case of Extended PHICH duration and MBSFN subframe, mapping is performed alternately every 2REG on 2OFDM symbol, but in FIG. 12, it is represented as being mapped alternately every 1REG.
  • each square represents one REG
  • each hatched square represents a REG to which PHICH is mapped.
  • the numbers attached to the squares indicate the PHICH symbol-quadruplet numbers.
  • an algorithm for calculating a PHICH mapping pattern is as follows. First, the OFDM symbol number li ′ to which the PHICH is mapped is determined by Expression (4). ... Formula (4)
  • the PHICH symbol-quadruplet number i takes a value of 0-2.
  • the PHICH mapping unit number m ′ is a value obtained by dividing the PHICH group number (0 to 25) by PHICH group number (0 to 25) at the time of Normal CP and by dividing the PHICH group number (0 to 50) by 2 at the time of Extended CP.
  • PHICH is mapped to 2OFDM symbol in case of Extended PHICH duration and MBSFN subframe, and to 3OFDM symbol in case of simply Extended PHICH duration. In the case of Normal PHICH duration, PHICH is mapped to OFDM symbol # 0.
  • the REG number to which the PHICH in each OFDM symbol is mapped is determined as follows.
  • the REG number to which the PHICH is mapped is determined by Equation (6). ... Formula (6)
  • the REG number to which the i-th PHICH symbol-quadruplet is mapped is It is represented by REG number of OFDM symbol number l i ' Is the number of REGs excluding the REG to which PCFICH is mapped in the case of OFDM symbol # 0.
  • the PHICH symbol-quadruplet number i and the PHICH mapping unit number m ′ at which [Equation 30] is minimized are searched and stored in [Equation 2] and [Equation 3], respectively.
  • PHICH is mapped to a plurality of OFDM symbols. In this case, it is held in the memory 21 for each OFDM symbol.
  • step S13 the internal parameter storage unit 22, the REG counter 23, and the counter 25 indicate the PDCCH symbol-quadruplet number and REG number, the minimum REG number to which PCFICH is mapped, and the minimum REG number to which PHICH is mapped. Initialize each.
  • the REG counter 23 initializes the PDCCH symbol quadruplet number by setting m ′′ to 0.
  • the internal parameter storage unit 22 initializes the PCFICH symbol quadruplet number as shown in Expression (7). ... Formula (7)
  • the REG counter 23 initializes the PCFICH REG number as shown in Expression (8). ... Formula (8)
  • variable i is incremented by 1 from 0, and while the variable i is less than the number of OFDM symbols L to which the PDCCH is mapped, the internal parameter storage unit 22 performs the following operation using the equations (9) and (10): A PHICH symbol quadruplet number, a PHICH mapping unit number, and a PHICH REG number are initialized. ... Formula (9)
  • variable i is incremented from 0 to less than the OFDM symbol number L to which the PDCCH is mapped, but the initialization using the expression (9) of the PHICH symbol quadruplet number, PHICH mapping unit number, and PHICH REG number is a variable. This is performed when i is less than the OFDM symbol number L ′ to which PHICH is mapped.
  • step S14 the cyclic shift amount calculation unit 31 calculates before the demodulated data are obtained cyclic shift amount N CS that is applied to the demodulated data. Further, in step S15, the counter initial value calculation unit 32, from the calculated cyclic shift amount N CS, calculates the initial value of the row counter and column counter deinterleaving matrix, initializing the both counters. In step S16, REGs included in 1RB are sequentially processed.
  • the number of REGs included in one RB is determined by whether or not an RS is mapped to the OFDM symbol, and is 2 when there is an RS and 3 when there is no RS.
  • the number of REGs included in one RB is all three.
  • the REGs having lower frequencies are referred to as the lower, middle, and upper stages, respectively.
  • the presence or absence of RS depends on the OFDM symbol, the number of TxAnts, and the CP length.
  • the number of REGs is 2, it means that there is no middle stage, and it is determined that it is not “REG” in the subsequent stage processing, and the procedure from step S23 to step S32 shown in FIG. 9 is skipped.
  • step S16 shown in FIG. 8 the processes in steps S21 to S34 shown in FIG. 9 are repeated for the lower, middle, and upper stages in one RB.
  • step S21 the counter 25 sets the OFDM symbol number li 'to 0.
  • step S22 the comparator 24 receives the REG count value for PDCCH from the REG counter 23, determines whether or not it is a PDCCH REG, and if it is determined to be REG, the procedure proceeds to step S23.
  • step S22 If it is determined in step S22 that it is REG, the procedure proceeds to step S23.
  • step S23 the comparator 24 receives the REG count value for PCFICH from the REG counter 23, and determines whether the REG count value for PCFICH is the same as the REG count value for PDCCH. It is determined whether PCFICH is mapped to REG indicated by the REG count value.
  • step S23 when it is determined that the PCFICH is mapped to the REG indicated by the REG count value for PDCCH, the procedure proceeds to step S24, and the REG counter 23 performs the PCFICH-related update.
  • step S24 the procedure proceeds to step S32.
  • step S23 If it is determined in step S23 that PCFICH is not mapped to the REG indicated by the REG count value for PDCCH, the procedure proceeds to step S25.
  • step S25 the comparator 24 receives the REG count value for PHICH from the REG counter 23, and determines whether the REG count value for PHICH is the same as the REG count value for PDCCH. It is determined whether PHICH is mapped to the REG indicated by the REG count value.
  • step S25 If it is determined in step S25 that PHICH is mapped to the REG indicated by the REG count value for PDCCH, the procedure proceeds to step S26, and PHICH-related updating is performed in the REG counter 23.
  • the mapping of the PDCCH to the REG is skipped.
  • the REG to which the PHICH is mapped is updated to the next PHICH symbol-quadruplet number. Since the PHICH symbol-quadruplet number is 3, the operation is mod 3.
  • the description is made without considering the MBSFN case.
  • the PHICH mapping unit number that satisfies the condition expressed by the equation (13) Is the number of PHICH mapping units If you have reached PHICH symbol-quadruplet number Is updated and the PHICH mapping unit number as shown in Equation (15) Is initialized to 0. ... Formula (15)
  • step S26 the procedure proceeds to step S32.
  • step S27 the deinterleaving unit 33 performs a deinterleaving process. Then, in step S28, the procedure proceeds to step S29 only when the OFDM symbol number l ′ matches the current ODFM symbol number l ′ now .
  • step S29 the address changing unit 34 changes the write address of the demodulated data to the address calculated by the deinterleaving unit 33. This is a process represented by the following equation.
  • step S30 the REG pair unit 26 performs PDCCH demapping. That is, the REG pair unit 26 demaps the REG of the PDCCH symbol-quadruplet number indicated by the REG count value for PDCCH.
  • nRS indicates the number of RSs in the REG and is 0 or 2.
  • step S30 the procedure proceeds to step S31.
  • the internal parameter storage unit 22 increments the PDCCH symbol-quadruplet number m ′′ by 1.
  • the REG counter 23 increments the REG number for each OFDM symbol by 1.
  • step S33 the REG counter 23 increments the OFDM symbol number l 'by one.
  • step S34 the comparator 24 determines whether or not the OFDM symbol number l 'has reached the OFDM symbol number L to which the PDCCH is mapped. If it is determined in step S34 that the OFDM symbol number 1 'has not reached the OFDM symbol number L to which the PDCCH is mapped, the procedure returns to step S22 and the above-described processing is repeated.
  • step S17 the control unit 27 determines whether nREG [0] is equal to twice the number of RBs for one OFDM symbol [Equation 14], and nREG [0] is one RB for OFDM symbol. If it is determined that the number is not equal to twice the number [Expression 14], the procedure returns to Step S16, and the above-described processing is repeated.
  • nREG [0] is equal to twice the number of RBs for one OFDM symbol [Formula 14]
  • a REG is numbered instead of an RE number.
  • the REG numbers to which the PCFICH and PHICH are mapped are calculated while being calculated in ascending order, so that the “RE number at the beginning of the REG to which the PCFICH and PHICH are mapped is changed. It is possible to eliminate the need for a “memory for holding all”. That is, in LTE, PDCCH demapping can be performed in a small circuit.
  • a parameter called l' now indicating the current OFDM symbol number is added to the PDCCH demapping, and demapping is executed only when the OFDM symbol number l 'matches the current OFDM symbol number l' now .
  • PDCCH demapping is performed by skipping REG to which PCFICH or OHICH is mapped. In order to find a REG to which PCFICH or OHICH is mapped, it is necessary to search a series of REGs in order. On the other hand, PDCCH demapping does not need to consider the order of REG. Therefore, a search for all REGs is performed for each OFDM symbol, and PDCCH demapping is performed only for the REG of the current OFDM symbol.
  • Figure 13 is' a view for explaining the de-mapping operation using now, current OFDM symbol number l 'current OFDM symbol number l in the case of performing demapping without considering now, the OFDM symbol number l' An example of operation timing comparison with the case where demapping is executed only when the current OFDM symbol number l ′ now matches is shown.
  • the REG search may be performed once. However, the process can be started only after all those REGs have been received.
  • it is necessary to perform a REG search (the processing shown in FIG. 9) each time. However, every time an RRE for one OFDM symbol is received, the PDCCH data is received. Since mapping can be performed, processing overhead and memory for storing RRE data can be reduced.
  • the PCFICH symbol-quadruplet number corresponding to the smallest REG number to which the PCFICH is mapped is searched, and in the PDCCH demapping, the method of generating and using the PCFICH demapping pattern sequentially is described.
  • four PCFICH demapping patterns may be held and used sequentially, or the four patterns may be rearranged and used.
  • a PHICH symbol-quadruplet number and a PHICH mapping unit number corresponding to the smallest REG number to which PHICH is mapped are searched.
  • the PHICH symbol-quadruplet number and the PHICH mappingPH number are initialized from the initial value.
  • the minimum REG number to which the PHICH is mapped is searched for at the time of PHICH demapping, and may be retained and used for demapping of the PDCCH.
  • PDCCH deinterleaving and cyclic shift are processed in parallel with demodulation, so that the processing time of deinterleaving and cyclic deshifting and the data after the processing of deinterleaving and cyclic deshifting are performed.
  • the memory for holding can be reduced.
  • the demodulation process is performed in units of 1 OFDM symbol.
  • processing proceeds in the frequency direction, but since PDCCH is sequentially mapped in the OFDM symbol direction, REG of PDCCH may advance by the number of OFDM symbols mapped by PDCCH at the maximum. Therefore, in order to process deinterleaving in units of 1 OFDM symbol, two or more steps can be advanced at a time by operations on the deinterleaving matrix.
  • the operation on the deinterleave matrix is a process of calculating a position number on the matrix using a row counter and a column counter, and is an operation of advancing both counters.
  • the cyclic shift is realized with the initial value given to both counters used in the operation on the deinterleave matrix. Therefore, the cyclic shift amount is calculated before the first demodulated data is written, and the initial value is calculated from the cyclic shift amount. In deinterleaving, both counters are initialized with this initial value, and processing is started.
  • deinterleaving and cyclic deshifting can be processed in units of 1 OFDM symbol. This reduces processing time overhead. Further, since it can be parallelized with the demodulation processing, the necessary memory can be reduced.
  • the series of processes described above can be executed by hardware or software.
  • the computer program that constitutes the software can perform various functions by installing a computer embedded in dedicated hardware or various computer programs.
  • a general-purpose personal computer that can be executed is installed from a computer program recording medium.
  • FIG. 14 is a block diagram illustrating a configuration example of computer hardware that executes the above-described series of processing using a computer program.
  • a CPU Central Processing Unit
  • ROM Read Only Memory
  • RAM Random Access Memory
  • the input / output interface 55 is connected to the bus 54.
  • the input / output interface 55 includes an input unit 56 composed of a keyboard, mouse, microphone, etc., an output unit 57 composed of a display, a speaker, etc., a storage unit 58 composed of a hard disk and a non-volatile memory, and a communication unit 59 composed of a network interface.
  • a drive 60 for driving a removable medium 61 such as a magnetic disk, an optical disk, a magneto-optical disk, or a semiconductor memory is connected.
  • the CPU 51 loads the computer program stored in the storage unit 58 to the RAM 53 via the input / output interface 55 and the bus 54 and executes the computer program. A series of processing is performed.
  • the computer program executed by the computer (CPU 51) is, for example, a magnetic disk (including a flexible disk), an optical disk (CD-ROM (Compact Disc-Read Only Memory), DVD (Digital Versatile Disc), etc.), a magneto-optical disk, or It is recorded on a removable medium 61 that is a package medium made of a semiconductor memory or the like, or provided via a wired or wireless transmission medium such as a local area network, the Internet, or digital satellite broadcasting.
  • the computer program can be installed in the computer by storing the removable medium 61 in the drive 60 and storing it in the storage unit 58 via the input / output interface 55. Further, the computer program can be installed in the computer by being received by the communication unit 59 via a wired or wireless transmission medium and stored in the storage unit 58. In addition, the computer program can be installed in advance in the computer by storing it in the ROM 52 or the storage unit 58 in advance.
  • the program executed by the computer may be a program that is processed in time series in the order described in this specification, or in parallel or at a necessary timing such as when a call is made. It may be a program for processing.
  • PCFICH demapping unit 12 PHICH demapping unit 13
  • PDCCH demapping unit 14 PDCCH cyclic deshift / deinterleave unit 21
  • Memory 22 Internal parameter storage unit 23
  • REG counter 24 Comparator 25
  • Counter 26 REG pair unit 27
  • Control unit 31
  • Cyclic shift Quantity calculating unit 32
  • Counter initial value calculating unit 33
  • Deinterleaving unit 34 Address changing unit

Abstract

　ＰＤＣＣＨのデインターリーブに要する処理時間のオーバーヘッドおよびデータ処理後のデータ保存用のメモリを削減する受信装置および受信方法、ならびにコンピュータプログラムを提供する。ＰＤＣＣＨのデインターリーブとサイクリックデシフトを、デマッピングする復調と同時に処理する。このため、デインターリーブマトリックス上の位置番号を行カウンタおよび列カウンタを用いて算出するデインターリーブ部と、復調データに施されているサイクリックシフト量をその復調データが得られる前に算出するサイクリックシフト量算出部と、算出されたサイクリックシフト量から行カウンタおよび列カウンタの初期値を算出してデインターリーブ部に与えるカウンタ初期値算出部と、復調データを書き込む先のアドレスを、デインターリーブ部により算出された位置番号に変更するアドレス変更部とを有する。

Description

受信装置および受信方法、ならびにコンピュータプログラム
　本発明は、２０１０年１２月２２日出願の特願２０１０－２８５６６３に基づく出願であり、優先権の利益を受けることを主張する。上記出願の開示は、その全体が、参照によりここに組み込まれる。
　本発明は、受信装置および受信方法、ならびにコンピュータプログラムに関する。
　通信方式の規格であるＬＴＥ（Ｌｏｎｇ　Ｔｅｒｍ　Ｅｖｏｌｕｔｉｏｎ）では、Ｄｏｗｎｌｉｎｋの無線通信方式としてＯＦＤＭＡ（Ｏｒｔｈｏｇｏｎａｌ　Ｆｒｅｑｕｅｎｃｙ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅｘｉｎｇ　Ａｃｃｅｓｓ）が採用されている。
　図１５は、従来の通信システムの概略の構成を示すブロック図である。
　まず、送信側について説明する。
　送信側ではユーザの各データに対して、符号化部１０１において、誤り訂正符号化や誤り検出符号化およびサイズ調整が行われる。続いて、変調部１０２において、符号化部１０１から供給された符号化部出力データが各種変調方式に応じたＩＱ平面上の各点に割り当てられ、また、適時、空間多重や送信ダイバーシチ等のＰｒｅｃｏｄｉｎｇが行われ、各送信アンテナ向けのデータが生成される。
　続いて、マッピング部１０３において、変調部１０２から供給された変調部出力データが送信アンテナ毎に周波数軸上の各ＲＥ（Ｒｅｓｏｕｒｃｅ　Ｅｌｅｍｅｎｔ）にマッピングされる。１つのＯＦＤＭ　ｓｙｍｂｏｌ分のマッピング後、ＩＦＦＴ（Ｉｎｖｅｒｓｅ　Ｆａｓｔ　Ｆｏｕｒｉｅｒ　Ｔｒａｎｓｆｏｒｍ）部１０４において、マッピング部１０３からの出力が送信アンテナ毎に時間軸上のデータに変換され、搬送波変調部１０５において、ＩＦＦＴ部１０４からの出力が送信アンテナ毎に搬送波変調されて、送信データとして各送信アンテナ（図示せず）から送信される。
　ここで、周波数軸上でのマッピング単位をＲＥと称し、ＩＦＦＴをかける際の単位時間をＯＦＤＭ　ｓｙｍｂｏｌと称する。
　次に、受信側について説明する。
　受信側では、搬送波復調部１０６において、受信データから時間軸上のデータが取り出される。時間軸上のデータはＦＦＴ（Ｆａｓｔ　Ｆｏｕｒｉｅｒ　Ｔｒａｎｓｆｏｒｍ）部１０７において、周波数軸上のデータに変換され、デマッピング部１０８において、各ＲＥにマッピングされたデータが取り出される。取り出されたデータは、復調部１０９において、各変調方式に応じた復調処理がなされ、最後に、復号部１１０にて誤り訂正や誤り検出が行われる。
　ＬＴＥにおいては、１つのＳｕｂ－ｆｒａｍｅの先頭に配置されているＯＦＤＭ　ｓｙｍｂｏｌから最大４つのＯＦＤＭ　ｓｙｍｂｏｌを用いて、ＰＣＦＩＣＨ（Ｐｈｙｓｉｃａｌ　Ｃｏｎｔｒｏｌ　Ｆｏｒｍａｔ　Ｉｎｄｉｃａｔｏｒ　Ｃｈａｎｎｅｌ）、ＰＨＩＣＨ（Ｐｈｙｓｉｃａｌ　ＨＡＲＱ　Ｉｎｄｉｃａｔｏｒ　Ｃｈａｎｎｅｌ）およびＰＤＣＣＨ（Ｐｈｙｓｉｃａｌ　Ｄｏｗｎｌｉｎｋ　Ｃｏｎｔｒｏｌ　Ｃｈａｎｎｅｌ）が送信される。ＰＣＦＩＣＨは、ＰＤＣＣＨが送信されるＯＦＤＭ　Ｓｙｍｂｏｌ数を受信端末に通知するためのデータである。ＰＨＩＣＨは、ＨＡＲＱ（Ｈｙｂｒｉｄ　Ａｕｔｏｍａｔｉｃ　Ｒｅｐｅａｔ　Ｒｅｑｕｅｓｔ）　Ｉｎｄｉｃａｔｏｒを受信端末に通知するためのデータである。ＰＤＣＣＨは、ＰＤＳＣＨ（Ｐｈｙｓｉｃａｌ　Ｄｏｗｎｌｉｎｋ　Ｓｈａｒｅｄ　Ｃｈａｎｎｅｌ）を受信するための各種パラメータやＴＰＣ（Ｔｒａｎｓｍｉｔ　Ｐｏｗｅｒ　Ｃｏｎｔｒｏｌ）などを受信端末に通知するためのデータである。
　ここで、ＰＣＦＩＣＨ、ＰＨＩＣＨ、およびＰＤＣＣＨのマッピング方法が、非特許文献１に規定されている。
　非特許文献１で規定されているように、ＰＣＦＩＣＨ、ＰＨＩＣＨ、およびＰＤＣＣＨは、ＲＥＧ（Ｒｅｓｏｕｒｃｅ　Ｅｌｅｍｅｎｔ　Ｇｒｏｕｐ）を単位としてマッピングされる。
　図１６は、ＰＣＦＩＣＨ、ＰＨＩＣＨ、およびＰＤＣＣＨのマッピングの概略を示す図である。図１６において、斜線の付された四角は、各送信アンテナのＲＳ（Ｒｅｆｅｒｅｎｃｅ　Ｓｉｇｎａｌ）が配置されているＲＥを示す。ここで、ＲＳは、パイロット信号である。
　１つのＲＥＧは、図１６中のＡで示されるように、ＲＳが有るＯＦＤＭ　ｓｙｍｂｏｌでは６つのＲＥで構成され、図１６中のＢで示されるように、ＲＳの無いＯＦＤＭ　ｓｙｍｂｏｌでは４つのＲＥで構成される。図１６に示されるように、ＲＳのマッピング位置は、各送信アンテナともに６ＲＥ周期である。マッピングのオフセット位置は、基地局のセルＩＤにより決められる。なお、ＲＥＧ内のマッピングではＲＳが除かれる。
　非特許文献１の６．８．５節によると、ＰＤＣＣＨのマッピングには、ＰＨＩＣＨおよびＰＣＦＩＣＨのマッピング情報が必要となる。その概略を図１７に示す。ＰＤＣＣＨは、ＲＥＧを単位として、ＰＣＦＩＣＨおよびＰＨＩＣＨを除く位置に、時間方向にＯＦＤＭ　ｓｙｍｂｏｌ毎にマッピングされる。さらに、このマッピングが、低周波数側から順次高周波方向に行われる。なお、図１７中の各ＲＥＧに記載の数値はＰＤＣＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号である。
　非特許文献１の６．８．５節で規定されているＰＤＣＣＨのマッピングフローを図１８のフローチャートに示す。
　ステップＳ１０１において、ＰＤＣＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号ｍ”が０に初期化され、ＲＥ番号ｋ’が０に初期化される。
　ステップＳ１０２において、ＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ’が０に初期化される。ステップＳ１０３において、ＲＥ番号ｋ’とＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ’とを要素とする配列（ｋ’、ｌ’）が、ＲＥＧ　ｉｎｄｅｘ　ｐａｉｒと等しいか否かが判定される。ＲＥＧ　ｉｎｄｅｘ　ｐａｉｒのｋ’は、ＲＳが有る場合、６の倍数となり、ＲＳが無い場合、４の倍数となる。
　ステップＳ１０３において、配列（ｋ’、ｌ’）が、ＲＥＧ　ｉｎｄｅｘ　ｐａｉｒと等しいと判定された場合、手続きはステップＳ１０４に進み、ＲＥＧ（ｋ’、ｌ’）に、ＰＣＦＩＣＨがマッピングされているか否かが判定される。
　ステップＳ１０４において、ＲＥＧ（ｋ’、ｌ’）に、ＰＣＦＩＣＨがマッピングされていないと判定された場合、手続きはステップＳ１０５に進み、ＲＥＧ（ｋ’、ｌ’）に、ＰＨＩＣＨがマッピングされているか否かが判定される。
　ステップＳ１０５において、ＲＥＧ（ｋ’、ｌ’）に、ＰＨＩＣＨがマッピングされていないと判定された場合、手続きはステップＳ１０６に進み、ＰＤＣＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔが、ＲＥＧ（ｋ’、ｌ’）にマッピングされる。ステップＳ１０７において、ＰＤＣＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号ｍ”が１だけインクリメントされ、手続きはステップＳ１０８に進む。
　ステップＳ１０３において、配列（ｋ’、ｌ’）が、ＲＥＧ　ｉｎｄｅｘ　ｐａｉｒと等しくないと判定された場合、ステップＳ１０４において、ＲＥＧ（ｋ’、ｌ’）に、ＰＣＦＩＣＨがマッピングされていると判定された場合、およびステップＳ１０５において、ＲＥＧ（ｋ’、ｌ’）に、ＰＨＩＣＨがマッピングされていると判定された場合、手続きはステップＳ１０８に進む。
　ステップＳ１０８において、ＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ’が１だけインクリメントされる。
　ステップＳ１０９において、ＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ’が番号Ｌ未満であるか否か、すなわち、ＰＤＣＣＨがマッピングされている最大のＯＦＤＭ　ｓｙｍｂｏｌ（番号Ｌ）に達したか否かが判定される。
　ステップＳ１０９において、ＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ’が番号Ｌ未満であると判定された場合、ＰＤＣＣＨがマッピングされている最大のＯＦＤＭ　ｓｙｍｂｏｌ（番号Ｌ）に達していないので、手続きはステップＳ１０３に戻り、上述した処理が繰り返される。
　ステップＳ１０９において、ＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ’が番号Ｌ未満でないと判定された場合、ＰＤＣＣＨがマッピングされている最大のＯＦＤＭ　ｓｙｍｂｏｌ（番号Ｌ）に達したので、手続きはステップＳ１１０に進み、ＲＥ番号ｋ’が１だけインクリメントされる。
　ステップＳ１１１において、ＲＥ番号ｋ’がＰＤＣＣＨがマッピングされている最大のＲＥに達したか否かが判定され、ＲＥ番号ｋ’がＰＤＣＣＨがマッピングされている最大のＲＥに達していないと判定された場合、手続きはステップＳ１０２に戻り、上述した処理が繰り返される。
　ステップＳ１１１において、ＲＥ番号ｋ’がＰＤＣＣＨがマッピングされている最大のＲＥに達したと判定された場合、ＰＤＣＣＨのマッピングの処理は終了する。
　このように、ＲＥ番号が基準とされて、ＰＤＣＣＨがマッピングされる。
　ここで、ＰＤＣＣＨには、非特許文献１に記載されているように、マッピング前に、サイクリックシフトおよびインターリーブが施される。
　図１８のフローチャートに示される手順によれば、ＬＴＥにおけるＰＤＣＣＨのマッピングは、低周波数側から時間方向にＯＦＤＭ　ｓｙｍｂｏｌ毎に行われ、さらに、これが順次周波数方向に進められる。ＰＤＣＣＨのマッピングは、ＰＣＦＩＣＨおよびＰＨＩＣＨがマッピングされているＲＥＧを避けて行なう必要がある。
　ここで、図１８のフローチャートに示されるマッピング手順をそのまま単純に逆にたどってデマッピングを実現しようとすると、時間方向の全ＯＦＤＭ　ｓｙｍｂｏｌの受信後でなければＰＤＣＣＨをデマッピングできず、処理時間のオーバーヘッドが増加してしまう。また、ＲＲＥ(Ｒａｗ　ＲＥ)データを格納するメモリも最大４つのＯＦＤＭ　ｓｙｍｂｏｌ分必要になり、回路規模が増大してしまう。
　本発明者らは、このような課題を解決し、処理時間のオーバーヘッドが小さく、小さい回路規模またはメモリでＰＤＣＣＨをデマッピングできる受信装置および受信方法、ならびコンピュータプログラムについて発明し、すでに特許出願した（特願２０１０－１１６１０４、平成２２年５月２０日出願、以下「先願」という）。しかし、先願発明では、サイクリックシフトおよびインターリーブが施されたＰＤＣＣＨのデインターリーブおよびサイクリックデシフトまでは、考慮されていなかった。
　ＬＴＥにおけるＰＤＣＣＨのデインターリーブは、サイクリックシフトと合わせて、全ＯＦＤＭ　ｓｙｍｂｏｌのデータに対して行われる。このため、単純に考えると、全ＯＦＤＭ　ｓｙｍｂｏｌの復調データが揃ってからでないと処理できず、処理時間が増大してしまう。
　また、デインターリーブとサイクリックデシフトは、並べ替え処理の性質上、リード・モディファイ・ライトによる同一メモリへの書き戻しができない。このため、処理の前の復調データを格納するメモリと同一サイズのメモリがその処理の後のデータ格納用に必要となり、メモリが増大してしまう。
　本発明は、このような課題を解決し、ＰＤＣＣＨのデインターリーブに要する処理時間のオーバーヘッドおよびデータ処理後のデータ保存用のメモリを削減することのできる受信装置および受信方法、ならびにコンピュータプログラムを提供することを目的とする。
　本発明の第１の観点によると、ＬＴＥに準拠して、インターリーブおよびサイクリックシフトが施され、送信アンテナ毎に周波数軸上のＲＥを単位としてマッピングされた信号を受信する受信装置において、ＯＦＤＭ　ｓｙｍｂｏｌにマッピングされたＰＤＣＣＨをデマッピングするＰＤＣＣＨデマッピング部と、このＰＤＣＣＨデマッピング部により得られる復調データにデサイクリックシフトおよびデインターリーブを施すＰＤＣＣＨデインターリーブ・デサイクリックシフト部とを備え、ＰＤＣＣＨデマッピング部は、ＲＥのグループであり通し番号が付されているＲＥＧに対して、通し番号の順に、そのときに注目されたＲＥＧである注目ＲＥＧに、ＰＣＦＩＣＨまたはＰＨＩＣＨのいずれもマッピングされておらず、かつ、注目ＲＥＧに付された通し番号が、ひとつのＯＦＤＭ　ｓｙｍｂｏｌが受信されるごとに入力される現在のＯＦＤＭ　ｓｙｍｂｏｌ番号に対応するか否かを判定する判定手段と、注目ＲＥＧにＰＣＦＩＣＨおよびＰＨＩＣＨがいずれもマッピングされておらず、かつ注目ＲＥＧに付された通し番号が現在のＯＦＤＭ　ｓｙｍｂｏｌ番号に対応する場合に、注目しているＲＥＧのＰＤＣＣＨをデマッピングするＰＤＣＣＨデマッピング実行手段とを有し、ＰＤＣＣＨデインターリーブ・デサイクリックシフト部は、デインターリーブマトリックス上の位置番号を行カウンタおよび列カウンタを用いて算出するデインターリーブ部と、復調データに施されているサイクリックシフト量をその復調データが得られる前に算出するサイクリックシフト量算出部と、算出されたサイクリックシフト量から行カウンタおよび列カウンタの初期値を算出してデインターリーブ部に与えるカウンタ初期値算出部と、復調データを書き込む先のアドレスを、デインターリーブ部により算出された位置番号に変更するアドレス変更部とを有することを特徴とする受信装置が提供される。
　本発明の第２の観点によると、ＬＴＥに準拠して、送信アンテナ毎に周波数軸上のＲＥを単位として、インターリーブおよびサイクリックシフトが施されてマッピングされた信号を受信する受信方法において、ＲＥのグループであり通し番号が付されているＲＥＧに対して、通し番号の順に、そのときに注目されたＲＥＧである注目ＲＥＧに、ＰＣＦＩＣＨまたはＰＨＩＣＨの少なくとも一方がマッピングされているか否かを判定する第１の判定ステップと、注目ＲＥＧに付された通し番号が、ひとつのＯＦＤＭ　ｓｙｍｂｏｌが受信されるごとに入力される現在のＯＦＤＭ　ｓｙｍｂｏｌ番号に対応するか否かを判定する第２の判定ステップと、注目ＲＥＧに、ＰＣＦＩＣＨおよびＰＨＩＣＨがいずれもマッピングされておらず、かつ注目ＲＥＧに付された通し番号が現在のＯＦＤＭ　ｓｙｍｂｏｌ番号に対応する場合に、注目ＲＥＧのＰＤＣＣＨをデマッピングするＰＤＣＣＨデマッピングステップとを実行し、加えて、復調データに施されているサイクリックシフト量をその復調データが得られる前に算出するサイクリックシフト量算出ステップと、算出されたサイクリックシフト量を用いて、デインターリーブマトリックス上の位置番号を算出する行カウンタおよび列カウンタの初期値を計算し、行カウンタおよび列カウンタを初期化するカウンタ初期化ステップと、デインターリーブマトリクス上の位置番号を行カウンタおよび列カウンタを用いて算出するデインターリーブ処理ステップと、復調データを書き込む先のアドレスを、デインターリーブ処理ステップで算出された位置番号に変更するアドレス変更ステップとを実行することを特徴とする受信方法が提供される。
　本発明の第３の観点によると、ＬＴＥに準拠して、送信アンテナ毎に周波数軸上のＲＥを単位として、インターリーブおよびサイクリックシフトが施されてマッピングされた信号を受信する受信装置のコンピュータに、ＲＥのグループであり通し番号が付されているＲＥＧに対して、通し番号の順に、そのときに注目されたＲＥＧである注目ＲＥＧに、ＰＣＦＩＣＨまたはＰＨＩＣＨの少なくとも一方がマッピングされているか否かを判定する第１の判定ステップと、注目ＲＥＧに付された通し番号が、ひとつのＯＦＤＭ　ｓｙｍｂｏｌが受信されるごとに入力される現在のＯＦＤＭ　ｓｙｍｂｏｌ番号に対応するか否かを判定する第２の判定ステップと、注目ＲＥＧに、ＰＣＦＩＣＨおよびＰＨＩＣＨがいずれもマッピングされておらず、かつ注目ＲＥＧに付された通し番号が現在のＯＦＤＭ　ｓｙｍｂｏｌ番号に対応する場合に、注目ＲＥＧのＰＤＣＣＨをデマッピングするＰＤＣＣＨデマッピングステップとを実行させ、加えて、復調データに施されているサイクリックシフト量をその復調データが得られる前に算出するサイクリックシフト量算出ステップと、算出されたサイクリックシフト量を用いて、デインターリーブマトリックス上の位置番号を算出する行カウンタおよび列カウンタの初期値を計算し、行カウンタおよび列カウンタを初期化するカウンタ初期化ステップと、デインターリーブマトリクス上の位置番号を行カウンタおよび列カウンタを用いて算出するデインターリーブ処理ステップと、復調データを書き込む先のアドレスを、デインターリーブ処理ステップで算出された位置番号に変更するアドレス変更ステップとを実行させることを特徴とするコンピュータプログラムが提供される。
　本発明によれば、ＰＤＣＣＨのデインターリーブに要する処理時間のオーバーヘッドおよびデータ処理後のデータ保存用のメモリを削減することができる。
本発明の実施の形態に係る受信装置の構成例を示すブロック図である。 インターリーブ処理によるＰＤＣＣＨのＲＥＧの行内の並べ替えパタンの一例を示す図である。 インターリーブ処理によるＰＤＣＣＨのＲＥＧの図２に示す並べ替えパタンによる並べ替え例を示す図である。 図１に示す受信装置中のカウンタ初期値算出部による処理の一例をコンピュータプログラムのソースコードにより説明する図である。 図１に示す受信装置中のデインターリーブ部による処理の一例をコンピュータプログラムのソースコードにより説明する図である。 ＲＥＧ配置を示す図である。 ＲＥＧ配置を示す図である。 ＰＤＣＣＨのデマッピングの処理を説明するフローチャートである。 図８に示すフローチャート内の１ＲＢの処理の詳細を説明するフローチャートである。 ＰＣＦＩＣＨのマッピングイメージを示す図である。 ＰＨＩＣＨのマッピングイメージを示す図である。 ＰＨＩＣＨのマッピングイメージを示す図である。 現ＯＦＤＭ　ｓｙｍｂｏｌ番号ｌｎｏｗ’を用いたデマッピング動作を説明する図である。 一連の処理をコンピュータプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。 従来の通信システムの概略の構成を示すブロック図である。 ＰＣＦＩＣＨ、ＰＨＩＣＨ、およびＰＤＣＣＨのマッピングの概略を示す図である。 ＰＤＣＣＨのマッピングに必要な、ＰＨＩＣＨおよびＰＣＦＩＣＨのマッピング情報を示す図である。 従来のＰＤＣＣＨのマッピングフローを説明するフローチャートである。
　以下、図面を参照して、本発明の実施の形態について説明する。
　図１は、本発明の実施の形態に係る受信装置の構成例を示すブロック図である。この受信装置は、たとえば携帯電話機などで用いられ、ＰＣＦＩＣＨデマッピング部１１、ＰＨＩＣＨデマッピング部１２、ＰＤＣＣＨデマッピング部１３、およびＰＤＣＣＨサイクリックデシフト・デインターリーブ部１４を備える。
　ＰＣＦＩＣＨデマッピング部１１は、ＰＣＦＩＣＨがマッピングされているＲＥＧのＲＥＧ番号を出力する。ＰＨＩＣＨデマッピング部１２は、ＰＨＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔがマッピングされているＲＥＧのＲＥＧ番号を出力する。ＰＤＣＣＨデマッピング部１３は、ＰＤＣＣＨがマッピングされているＲＥＧのＲＥＧ番号を出力する。ＰＤＣＣＨサイクリックデシフト・デインターリーブ部１４は、このＰＤＣＣＨデマッピング部１３により得られる復調データ（ＲＥＧ番号）に、デサイクリックシフトおよびデインターリーブを施す。
　ＰＣＦＩＣＨデマッピング部１１およびＰＨＩＣＨデマッピング部１２は、ＰＤＣＣＨデマッピング部１３に、ＰＤＣＣＨデマッピングのためのパラメータを出力する。
　ＰＤＣＣＨデマッピング部１３には、メモリ２１、内部パラメータ記憶部２２、ＲＥＧカウンタ２３、コンパレータ２４、カウンタ２５、ＲＥＧペア部２６、および制御部２７が設けられる。ＰＤＣＣＨデマッピング部１３は、ひとつのＯＦＤＭ　ｓｙｍｂｏｌが受信されるごとに起動され、起動時のパラメータのひとつとして、現在のＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ'ｎｏｗが与えられる。
　メモリ２１は、ＰＣＦＩＣＨデマッピング部１１およびＰＨＩＣＨデマッピング部１２が出力する各種のパラメータを格納する。
　また、内部パラメータ記憶部２２は、ＰＣＦＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号
Figure JPOXMLDOC01-appb-M000001
 ＰＨＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号
Figure JPOXMLDOC01-appb-M000002
 およびＰＨＩＣＨ　ｍａｐｐｉｎｇ　ｕｎｉｔ番号
Figure JPOXMLDOC01-appb-M000003
 を記憶する。ＰＣＦＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号［数１］、ＰＨＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号［数２］、およびＰＨＩＣＨ　ｍａｐｐｉｎｇ　ｕｎｉｔ番号［数３］の詳細は後述する。
　ＲＥＧカウンタ２３は、各ＣＨのＲＥＧをカウントする。コンパレータ２４は、ＲＥＧの判別を行う。すなわち、コンパレータ２４は、通し番号ｌ’が付されているＲＥＧに対して、通し番号ｌ’の順に、そのときに注目されたＲＥＧである注目ＲＥＧに、ＰＣＦＩＣＨまたはＰＨＩＣＨのいずれもマッピングされておらず、かつ、注目ＲＥＧに付された通し番号ｌ’が、ひとつのＯＦＤＭ　ｓｙｍｂｏｌが受信されるごとに入力される現在のＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ'ｎｏｗに対応するか否かを判定する。カウンタ２５は、ＰＤＣＣＨ番号やＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ’をカウントする。ＲＥＧペア部２６は、注目ＲＥＧにＰＣＦＩＣＨおよびＰＨＩＣＨがいずれもマッピングされておらず、かつ注目ＲＥＧに付された通し番号ｌ’が現在のＯＦＤＭ　ｓｙｍｂｏｌ番号に対応する場合に、注目しているＲＥＧのＰＤＣＣＨをデマッピングする。制御部２７は、ＰＤＣＣＨデマッピング部１３全体を制御する。
　ＰＣＦＩＣＨデマッピング部１１は、ＰＣＦＩＣＨのデマッピングを行なう。また、このとき、ＰＣＦＩＣＨデマッピング部１１は、ＰＤＣＣＨのデマッピングのためにＰＣＦＩＣＨがマッピングされている最小のＲＥＧ番号に対応するＰＣＦＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号［数１］を探索し出力する。ＰＣＦＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号［数１］は、ＰＤＣＣＨデマッピング部１３内のメモリ２１に格納される。
　ＰＨＩＣＨデマッピング部１２は、ＰＨＩＣＨのデマッピングを行なう。また、このとき、ＰＨＩＣＨデマッピング部１２は、ＰＤＣＣＨのデマッピングのためにＰＨＩＣＨがマッピングされている最小のＲＥＧ番号に対応するＰＨＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号［数２］およびＰＨＩＣＨ　ｍａｐｐｉｎｇ　ｕｎｉｔ番号［数３］を探索し出力する。ＰＨＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号［数２］およびＰＨＩＣＨ　ｍａｐｐｉｎｇ　ｕｎｉｔ番号［数３］は、ＰＤＣＣＨデマッピング部１３内のメモリ２１に格納される。
　内部パラメータ記憶部２２は、図８のフローチャートを参照して説明する初期化の手続き（ステップＳ１３）において、パラメータとしての、ＰＣＦＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号
Figure JPOXMLDOC01-appb-M000004
 ＰＨＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号
Figure JPOXMLDOC01-appb-M000005
 およびＰＨＩＣＨ　ｍａｐｐｉｎｇ　ｕｎｉｔ番号
Figure JPOXMLDOC01-appb-M000006
 を、それぞれ、ＰＣＦＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号［数１］、ＰＨＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号［数２］、およびＰＨＩＣＨ　ｍａｐｐｉｎｇ　ｕｎｉｔ番号［数３］に初期化する。また、内部パラメータ記憶部２２は、図９のフローチャートを参照して説明するＰＣＦＩＣＨ関連の更新の手続き（ステップＳ２４）およびＰＨＩＣＨ関連の更新の手続き（ステップＳ２６）において、各パラメータを更新する。
　ＲＥＧカウンタ２３は、ＰＣＦＩＣＨ、ＰＨＩＣＨ、およびＰＤＣＣＨ用にＲＥＧ番号をカウントする。ＲＥＧカウンタ２３は、図８のフローチャートを参照して説明する初期化の手続き（ステップＳ１３）において、同初期化後の内部パラメータにより初期化される。
　ＲＥＧカウンタ２３は、制御部２７に制御されて、図９のフローチャートを参照して説明するＰＣＦＩＣＨ関連の更新の手続き（ステップＳ２４）およびＰＨＩＣＨ関連の更新の手続き（ステップＳ２６）において、ＰＣＦＩＣＨ関連の更新およびＰＨＩＣＨ関連の更新を行なう。また、ＰＤＣＣＨ用にＲＥＧ番号をカウントするＲＥＧカウンタ２３は、ＯＦＤＭ　ｓｙｍｂｏｌ分設けられ、制御部２７に制御されて、ＲＥＧ番号を適時１インクリメントする。
　すなわち、ＲＥＧカウンタ２３は、ＰＣＦＩＣＨ、ＰＨＩＣＨ、およびＰＤＣＣＨ用のそれぞれについて、ＲＥＧ番号をカウントし、ＲＥＧカウンタ２３のそれぞれのカウント値は、それぞれのＲＥＧ番号を示す。
　コンパレータ２４は、ＲＥＧカウンタ２３からＰＤＣＣＨ用のＲＥＧカウント値を受取り、ＲＥＧ番号で示されるＲＥＧがＰＤＣＣＨのＲＥＧであるか否かを判定する。この判定は、図９のフローチャートを参照して説明するステップＳ２２の手続きにおいて行われる。ここでＲＥＧであると判定されると、コンパレータ２４は、続いて、ＲＥＧカウンタ２３からＰＣＦＩＣＨ用のＲＥＧカウント値を受取り、ＰＣＦＩＣＨ用のＲＥＧカウント値が、ＰＤＣＣＨ用のＲＥＧカウント値と同じであるか否か判定し、その結果を制御部２７に返す。
　次に、コンパレータ２４は、ＲＥＧカウンタ２３からＰＨＩＣＨ用のＲＥＧカウント値を受取り、同様に、ＰＨＩＣＨ用のＲＥＧカウント値が、ＰＤＣＣＨ用のＲＥＧカウント値と同じであるか否か判定し、その結果を制御部２７に返す。ＰＤＣＣＨ用のＲＥＧカウント値が、ＰＣＦＩＣＨ用のＲＥＧカウント値と等しくなく、ＰＨＩＣＨ用のＲＥＧカウント値とも等しくなければ、ＰＤＣＣＨ用のＲＥＧカウント値で示されるＲＥＧが、ＰＤＣＣＨがマッピングされているＲＥＧであるとみなすことができるため、ＲＥＧペア部２６にその旨出力する。
　カウンタ２５は、ＰＤＣＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号ｍ”とＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ’をカウントし、適時、制御部２７の制御にしたがって、ＰＤＣＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号ｍ”とＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ’を初期化するか、または１だけインクリメントする。
　カウンタ２５によるＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ’は、コンパレータ２４において、現在のＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ'ｎｏｗと比較される。コンパレータ２４は、これらの値が合致する場合に、ＲＥＧペア部２６にその旨を出力する。現在のＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ'ｎｏｗは、ひとつのＯＦＤＭ　ｓｙｍｂｏｌが受信されるごとにＰＤＣＣＨデマッピング部１３に入力され、制御部２７を介してコンパレータ２４に供給される。
　制御部２７は、図８および図９のフローチャートを参照して説明する手続きに従って、内部パラメータ記憶部２２、ＲＥＧカウンタ２３、コンパレータ２４、およびカウンタ２５を制御する。
　ＰＤＣＣＨデインターリーブ・デサイクリックシフト部１４には、サイクリックシフト量算出部３１、カウンタ初期値算出部３２、デインターリーブ部３３およびアドレス変更部３４が設けられる。
　サイクリックシフト量算出部３１は、復調データに施されているサイクリックシフト量ＮＣＳをその復調データが得られる前に算出する。サイクリックシフト量ＮＣＳはＰＤＣＣＨがマッピングされている総ＲＥＧ数
Figure JPOXMLDOC01-appb-M000007
 を、セルＩＤ
Figure JPOXMLDOC01-appb-M000008
 で除算した余り
Figure JPOXMLDOC01-appb-M000009
 により得られる。
　カウンタ初期値算出部３２は、算出されたサイクリックシフト量ＮＣＳから、デインターリーブマトリックスの行カウンタおよび列カウンタの初期値を算出して、デインターリーブ部３３に与える。デインターリーブマトリッスク（およびそれに対応する送信側のインターリーブマトリックス）は、行数Ｃが、
Figure JPOXMLDOC01-appb-M000010
 の通り３２行固定であり、列数Ｒが
Figure JPOXMLDOC01-appb-M000011
 となる行列である。マトリックスサイズは総ＲＥＧ数［数７］より大きくなることがあり、そのときにはダミービットＤが先頭行に挿入される。なお、このダミービットは送信されない。ダミービット数は、
Figure JPOXMLDOC01-appb-M000012
 となる。
　送信側のインターリーブ処理では、インターリーブマトリックス上に、まずダミービットが先頭行に先頭列から書き込まれ、その後で、ＰＤＣＣＨのＲＥＧが先頭列から最終列の方向に書き込まれる。そして、行内の並べ替えパタン
Figure JPOXMLDOC01-appb-M000013
 に従って行内で並べ替えられ、最後に、先頭行から最終行の方向に読み出される。図２に、インターリーブ処理によるＰＤＣＣＨのＲＥＧの行内の並べ替えパタンの一例を示し、図３に、その並べ替えパタンによる並べ替え例を示す。
　以上のようにインターリーブ処理されたＰＤＣＣＨを復調して得られる復調データは、図３の下段の行列の順番となる。ただし、この例では、サイクリックシフトＮｃｓ＝０の場合を示している。実際には、Ｎｃｓ分だけシフトしたものが、復調データとして得られる。カウンタ初期値算出部３２は、ＰＤＣＣＨの復調の前に、このサイクリックシフトＮｃｓ分の番号の進みに応じて、行および列の初期位置を決定する。その処理の一例を図４に示す。図４は、カウンタ初期値算出部４による処理の一例をコンピュータプログラムのソースコードにより説明する図である。Ｒｐは行カウンタ、Ｃｐは列カウンタである。ｎ、ｍは変数とする。
　デインターリーブ部３３は、単位処理、たとえばＰＤＣＣＨの１ＲＥＧ分のデマッピングごとに、前回の単位処理から進んだＲＥＧ数分、インターリーブマトリックスを進める。具体的には、行カウンタＲｐを進め、列数Ｒに達したら、列カウンタＣｐをインクリメントするとともに行カウンタＲｐを零に初期化し、前回の単位処理から進んだＲＥＧ数分に達しない間、これを繰り返す。その処理の一例を図５に示す。図５は、デインターリーブ部３３による処理の一例をコンピュータプログラムのソースコードにより説明する図である。図５のＷａｄｒが、デインターリーブパターンである。
　アドレス変更部３４は、復調データを書き込む先のアドレスを、デインターリーブ部３３により算出された位置番号に変更する。
　次に、ＰＤＣＣＨサイクリックデシフト・デインターリーブ部１４によるサイクリックデシフトおよびデインターリーブインターリーブの動作を、ＰＤＣＣＨデマッピング部１３によるデマッピング動作と合わせて説明する。
　ＰＤＣＣＨのデマッピングを行うためには、単純には、図１８のフローチャートに示されるマッピング手順をそのまま単純に逆にたどればよい。すなわち、ＲＥ番号（図１８におけるｋ’）を基準としてデマッピングを行う。この場合、ＰＣＦＩＣＨおよびＰＨＩＣＨがマッピングされているＲＥＧの先頭のＲＥ番号を、すべてメモリに保持しておく必要がある。これは、回路規模の増加をまねいてしてしまう。そこで、本実施の形態では、ＰＤＣＣＨのデマッピングのために、ＲＥ番号の代わりに、ＲＥＧに付けられている通し番号のＲＥＧ番号を用いている。
　ＲＥＧの配置は、１ＲＢ（Ｒｅｓｏｕｒｃｅ　Ｂｌｏｃｋ）毎に共通である。よって、ＰＤＣＣＨのデマッピングは、１ＲＢ単位に行なうこととする。図６および図７は、取りうる全てのＲＥＧ配置を示す図である。図６は、送信アンテナの数が１または２である場合の、ＲＥＧ配置を示す図である。図７は、送信アンテナの数が４である場合の、ＲＥＧ配置を示す図である。図６および図７における四角は、それぞれ、１つのＲＥＧを示す。なお、図６および図７において、横方向は、時間方向を示し、縦方向は、周波数方向を示す。
　１ＲＢ内のＲＥＧは、ＲＳ無しのＯＦＤＭ　ｓｙｍｂｏｌでは上段、中段、下段の３つに分けて配置される。よって１ＲＢのデマッピング処理は３段階を基本とする。なお、図６および図７の各ＲＥＧのセル（四角）内にある数値は、１ＲＢ内のＰＤＣＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号を示す。ここで、簡単のため図６および図７ではＰＣＦＩＣＨやＰＨＩＣＨを考慮していないが、実際には、ＰＤＣＣＨは、ＰＣＦＩＣＨやＰＨＩＣＨがマッピングされているＲＥＧを避けてマッピングされる必要があるため、ＰＤＣＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号は、図６および図７に示される数値とはならない場合がある。
　次に、図８および図９のフローチャートを参照して、ＰＤＣＣＨのデマッピングおよびデインターリーブの処理を説明する。図８は、ＰＤＣＣＨのデマッピング処理を説明するフローチャートであり、図９は、図８に示すフローチャート内の１ＲＢの処理の詳細を説明するフローチャートである。
　ステップＳ１１において、ＰＣＦＩＣＨデマッピング部１１は、ＰＣＦＩＣＨをデマッピングする。ＰＣＦＩＣＨは、ＯＦＤＭ　ｓｙｍｂｏｌ＃０にマッピングされている。図１０は、ＰＣＦＩＣＨのマッピングイメージを示す図である。図１０における四角は、それぞれ、１つのＲＥＧを示し、斜線の付されている四角は、ＰＣＦＩＣＨがデマッピングされているＲＥＧを示す。図１０において、四角に付されている数字は、ＰＣＦＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号を示す。
　ここで、ＰＣＦＩＣＨのマッピングパターンを計算するアルゴリズムは、非特許文献１によれば、式（１）で表される。ｋはマッピングパターンとなる。１つのＯＦＤＭ　ｓｙｍｂｏｌ分のＲＢ数
Figure JPOXMLDOC01-appb-M000014
 は、システム帯域幅により６，１５，２５，５０，７５，１００の６通りとなる。１つのＲＢ分のＳＣ（Ｓｕｂ－ｃａｒｒｉｅｒ）数
Figure JPOXMLDOC01-appb-M000015
 は、定数であり、１２となる。また、
Figure JPOXMLDOC01-appb-M000016
 は、床関数である。
Figure JPOXMLDOC01-appb-M000017
 　　　　　　　　　　　　　　　　　　　　　　　　　　・・・式（１）
　ただし、式（１）において、ｋは
Figure JPOXMLDOC01-appb-M000018
 の剰余とする。また、
Figure JPOXMLDOC01-appb-M000019
 は、式（２）で計算される。
Figure JPOXMLDOC01-appb-M000020
 　　　　　　　　　　　　　　　　　　　　　　　　　　・・・式（２）
Figure JPOXMLDOC01-appb-M000021
 は、基地局毎に振られた番号（Ｐｈｙｓｉｃａｌ－ｌａｙｅｒ　ｃｅｌｌ　ｉｄｅｎｔｉｔｙ）であり、０～５０３の値域をとる。
　上記数式を見ると、［数１９］は
Figure JPOXMLDOC01-appb-M000022
 つまり６の倍数であることが分かる。ＰＣＦＩＣＨがマッピングされるＯＦＤＭ　ｓｙｍｂｏｌ＃０はＲＳ有りのため、ＲＥＧサイズも同様に６となる。したがって、ＰＣＦＩＣＨがマッピングされるＲＥＧ番号は、式（３）により算出できる。ここで、
Figure JPOXMLDOC01-appb-M000023
 は［数１９］を［数２２］で除算することにより計算される。
Figure JPOXMLDOC01-appb-M000024
 　　　　　　　　　　　　　　　　　　　　　　　　　　・・・式（３）
　ただし、［数２３］は
Figure JPOXMLDOC01-appb-M000025
 の剰余とする。また、
Figure JPOXMLDOC01-appb-M000026
 についても同様に、［数２５］の剰余とする。これは、たとえば、式（３）の右辺第２項の加算結果が［数２５］以上になる場合に、加算結果から［数２５］を減算するなどで求められる。ＰＤＣＣＨのデマッピングのために、［数２６］が最小となるＰＣＦＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号を求めて［数１］とする。ここで、ｉはＰＣＦＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号として、０～３の値をとる。
　次に、ステップＳ１２において、ＰＨＩＣＨデマッピング部１２は、ＰＨＩＣＨをデマッピングする。
　ＰＨＩＣＨは、通常ＯＦＤＭ　ｓｙｍｂｏｌ＃０にマッピングされるが、Ｅｘｔｅｎｄｅｄ　ＰＨＩＣＨ　ｄｕｒａｔｉｏｎの場合、複数のＯＦＤＭ　ｓｙｍｂｏｌにマッピングされる。
　図１1は、通常のＰＨＩＣＨのマッピングイメージを示す図である。図１２は、Ｅｘｔｅｎｄｅｄ　ＰＨＩＣＨ　ｄｕｒａｔｉｏｎの場合における、ＰＨＩＣＨのマッピングイメージを示す図である。図１２の右側は、Ｅｘｔｅｎｄｅｄ　ＰＨＩＣＨ　ｄｕｒａｔｉｏｎでかつＭＢＳＦＮ　ｓｕｂｆｒａｍｅの場合における、ＰＨＩＣＨのマッピングイメージを示す。Ｅｘｔｅｎｄｅｄ　ＰＨＩＣＨ　ｄｕｒａｔｉｏｎでかつＭＢＳＦＮ　ｓｕｂｆｒａｍｅの場合において、２ＯＦＤＭ　ｓｙｍｂｏｌ上に、２ＲＥＧ毎に交互にマッピングされるが、図１２では簡略化して１ＲＥＧ毎に交互にマッピングされるものとして表されている。
　図１１および図１２における四角は、それぞれ、１つのＲＥＧを示し、斜線の付されている四角は、ＰＨＩＣＨがマッピングされているＲＥＧを示す。図１１および図１２において、四角に付されている数字は、ＰＨＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号を示す。
　ここで、ＰＨＩＣＨのマッピングパターンを計算するアルゴリズムは、非特許文献１によれば次の通りとなる。まず、式（４）により、ＰＨＩＣＨがマッピングされるＯＦＤＭ　ｓｙｍｂｏｌ番号ｌｉ’が決定される。
Figure JPOXMLDOC01-appb-M000027
 　　　　　　　　　　　　　　　　　　　　　　　　　　・・・式（４）
ＰＨＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号ｉは、０～２の値をとる。ＰＨＩＣＨ　ｍａｐｐｉｎｇ　ｕｎｉｔ番号ｍ’は、Ｎｏｒｍａｌ　ＣＰ時において、ＰＨＩＣＨ　ｇｒｏｕｐ番号（０～２５）、ＥｘｔｅｎｄｅｄＣＰ時において、ＰＨＩＣＨ　ｇｒｏｕｐ番号（０～５０）を２で割って小数点以下を切り捨てた値をとる。
　ＰＨＩＣＨは、Ｅｘｔｅｎｄｅｄ　ＰＨＩＣＨ　ｄｕｒａｔｉｏｎでかつＭＢＳＦＮ　ｓｕｂｆｒａｍｅの場合、２ＯＦＤＭ　ｓｙｍｂｏｌに、また単にＥｘｔｅｎｄｅｄ　ＰＨＩＣＨ　ｄｕｒａｔｉｏｎの場合、３ＯＦＤＭ　ｓｙｍｂｏｌにマッピングされる。ＰＨＩＣＨは、Ｎｏｒｍａｌ　ＰＨＩＣＨ　ｄｕｒａｔｉｏｎの場合、ＯＦＤＭ　ｓｙｍｂｏｌ＃０にマッピングされる。
　続いて各ＯＦＤＭ　ｓｙｍｂｏｌにおけるＰＨＩＣＨがマッピングされるＲＥＧ番号が次のように決定される。
　Ｅｘｔｅｎｄｅｄ　ＰＨＩＣＨ　ｄｕｒａｔｉｏｎでかつＭＢＳＦＮ　ｓｕｂｆｒａｍｅの場合、式（５）により、ＰＨＩＣＨがマッピングされるＲＥＧ番号が決定される。
Figure JPOXMLDOC01-appb-M000028
 　　　　　　　　　　　　　　　　　　　　　　　　　　・・・式（５）
　その他の場合、式（６）により、ＰＨＩＣＨがマッピングされるＲＥＧ番号が決定される。
Figure JPOXMLDOC01-appb-M000029
 　　　　　　　　　　　　　　　　　　　　　　　　　　・・・式（６）
　ここで、ｉ番目のＰＨＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔがマッピングされるＲＥＧ番号は、
Figure JPOXMLDOC01-appb-M000030
 で表される。ＯＦＤＭ　ｓｙｍｂｏｌ番号ｌｉ’のＲＥＧ数
Figure JPOXMLDOC01-appb-M000031
 は、ＯＦＤＭ　ｓｙｍｂｏｌ＃０の場合、ＰＣＦＩＣＨがマッピングされたＲＥＧを除いたＲＥＧ数となる。
　ＰＨＩＣＨのデマッピング時に、［数３０］が最小になる位置のＰＨＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号ｉとＰＨＩＣＨ　ｍａｐｐｉｎｇ　ｕｎｉｔ番号ｍ’が探索され、それぞれ［数２］および［数３］に格納される。ここで、Ｅｘｔｅｎｄｅｄ　ＰＨＩＣＨ　ｄｕｒａｔｉｏｎの場合、ＰＨＩＣＨが複数ＯＦＤＭ　ｓｙｍｂｏｌにマッピングされる。この場合、ＯＦＤＭ　ｓｙｍｂｏｌ毎にメモリ２１に保持される。
　ステップＳ１３において、内部パラメータ記憶部２２、ＲＥＧカウンタ２３、カウンタ２５は、ＰＤＣＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号およびＲＥＧ番号、ＰＣＦＩＣＨがマッピングされている最小のＲＥＧ番号、並びにＰＨＩＣＨがマッピングされている最小のＲＥＧ番号をそれぞれ初期化する。
　すなわち、ＲＥＧカウンタ２３は、ｍ”に０を設定することで、ＰＤＣＣＨ　ｓｙｍｂｏｌ　ｑｕａｄｒｕｐｌｅｔ番号を初期化する。
　また、内部パラメータ記憶部２２は、式（７）に示されるように、ＰＣＦＩＣＨ　ｓｙｍｂｏｌ　ｑｕａｄｒｕｐｌｅｔ番号を初期化する。
Figure JPOXMLDOC01-appb-M000032
 　　　　　　　　　　　　　　　　　　　　　　　　　　・・・式（７）
　さらに、ＲＥＧカウンタ２３は、式（８）に示されるように、ＰＣＦＩＣＨ　ＲＥＧ番号を初期化する。
Figure JPOXMLDOC01-appb-M000033
 　　　　　　　　　　　　　　　　　　　　　　　　　　・・・式（８）
　さらに、変数ｉを０から１ずつインクリメントして、変数ｉが、ＰＤＣＣＨがマッピングされているＯＦＤＭ　ｓｙｍｂｏｌ数Ｌ未満である間、式（９）および式（１０）により、内部パラメータ記憶部２２において、ＰＨＩＣＨ　ｓｙｍｂｏｌ　ｑｕａｄｒｕｐｌｅｔ番号、ＰＨＩＣＨ　ｍａｐｐｉｎｇ　ｕｎｉｔ番号、およびＰＨＩＣＨ　ＲＥＧ番号が初期化される。
Figure JPOXMLDOC01-appb-M000034
 　　　　　　　　　　　　　　　　　　　　　　　　　　・・・式（９）
　なお、変数iは０から、ＰＤＣＣＨがマッピングされているＯＦＤＭ　ｓｙｍｂｏｌ数Ｌ未満までインクリメントされるが、ＰＨＩＣＨ　ｓｙｍｂｏｌ　ｑｕａｄｒｕｐｌｅｔ番号、ＰＨＩＣＨ　ｍａｐｐｉｎｇ　ｕｎｉｔ番号、およびＰＨＩＣＨ　ＲＥＧ番号の式（９）による初期化は、変数iが、ＰＨＩＣＨがマッピングされているＯＦＤＭ　ｓｙｍｂｏｌ数Ｌ’未満の場合に行われる。
　変数ｉが、１ずつインクリメントされて、ＰＤＣＣＨがマッピングされているＯＦＤＭ　ｓｙｍｂｏｌ数Ｌ未満でなくなった場合、あるいは、変数iが、ＰＨＩＣＨがマッピングされているＯＦＤＭ　ｓｙｍｂｏｌ数Ｌ’未満でなくなった場合、式（１０）に示されるように、内部パラメータ記憶部２２において、ＰＨＩＣＨがマッピングされていないＯＦＤＭ　ｓｙｍｂｏｌでは実在しない大きな値で初期化される。
Figure JPOXMLDOC01-appb-M000035
 　　　　　　　　　　　　　　　　　　　　　　　　　　・・・式（１０）
　なお、
Figure JPOXMLDOC01-appb-M000036
 には実在しない大きな値として３０１などを代入してもよいが、そもそもＰＣＦＩＣＨの判定をｌ’＝０のときにのみ行なうようにしてもよい。
　ステップＳ１４において、サイクリックシフト量算出部３１は、復調データに施されているサイクリックシフト量ＮＣＳをその復調データが得られる前に算出する。また、ステップＳ１５において、カウンタ初期値算出部３２は、算出されたサイクリックシフト量ＮＣＳから、デインターリーブマトリックスの行カウンタおよび列カウンタの初期値を算出して、両カウンタを初期化する。ステップＳ１６において、１ＲＢ内に含まれるＲＥＧを順次処理する。
　１つのＲＢに含まれるＲＥＧの数は、そのＯＦＤＭ　ｓｙｍｂｏｌにＲＳがマッピングされているか否かにより決まり、ＲＳ有りの場合、２、無しの場合、３となる。ここで、処理を単純化するため、１つのＲＢに含まれるＲＥＧの数はすべて３であると仮定する。
　以下、それぞれ周波数の低いＲＥＧから下段、中段、上段と称する。ＲＳの有無はＯＦＤＭ　ｓｙｍｂｏｌ、ＴｘＡｎｔ数およびＣＰ長に依存する。ＲＥＧの数が２の場合、中段がない、ということになり、後段の処理にて「ＲＥＧではない」と判定され、図９に示すステップＳ２３～ステップＳ３２の手続きがスキップされることになる。
　なお、Ｅｘｔｅｎｄｅｄ　ＣＰかつ狭帯域（ＲＢ数が１０以下）でＣＦＩが３の場合のみ、ＯＦＤＭ　ｓｙｍｂｏｌ＃３のＲＥＧ数が２となり、中段がないということになる。このとき、ＴｘＡｎｔ数が４本の場合はＯＦＤＭ　ｓｙｍｂｏｌ＃２、それ以外の場合はＯＦＤＭ　ｓｙｍｂｏｌ＃１と＃２の上段のＲＥＧより先に、ＯＦＤＭ　ｓｙｍｂｏｌ＃３の上段のＲＥＧにＰＤＣＣＨをマッピングする必要があるので注意を要する。
　図８に示すステップＳ１６では、図９に示すステップＳ２１～Ｓ３４の処理が、１つのＲＢ内の下段、中段、上段について繰り返される。
　ステップＳ２１において、カウンタ２５は、ＯＦＤＭ　ｓｙｍｂｏｌ番号ｌｉ’を０にする。ステップＳ２２において、コンパレータ２４は、ＲＥＧカウンタ２３からＰＤＣＣＨ用のＲＥＧカウント値を受取り、ＰＤＣＣＨのＲＥＧであるか否かを判定し、ＲＥＧであると判定された場合、手続きはステップＳ２３に進む。
　ステップＳ２２において、ＲＥＧであると判定された場合、手続きはステップＳ２３に進む。
　ステップＳ２３において、コンパレータ２４は、ＲＥＧカウンタ２３からＰＣＦＩＣＨ用のＲＥＧカウント値を受取り、ＰＣＦＩＣＨ用のＲＥＧカウント値が、ＰＤＣＣＨ用のＲＥＧカウント値と同じであるか否か判定することで、ＰＤＣＣＨ用のＲＥＧカウント値で示されるＲＥＧにＰＣＦＩＣＨがマッピングされているか否かを判定する。
　ステップＳ２３において、ＰＤＣＣＨ用のＲＥＧカウント値で示されるＲＥＧにＰＣＦＩＣＨがマッピングされていると判定された場合、手続きはステップＳ２４に進み、ＲＥＧカウンタ２３において、ＰＣＦＩＣＨ関連の更新がなされる。
　すなわち、ＰＣＦＩＣＨがマッピングされているＲＥＧに到達した場合、そのＲＥＧへのＰＤＣＣＨのマッピングはスキップされる。この時、ＰＣＦＩＣＨがマッピングされているＲＥＧについては、次のＰＣＦＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号のものに更新される。式（１１）に示される演算により、ＰＣＦＩＣＨ　ｓｙｍｂｏｌ　ｑｕａｄｒｕｐｌｅｔ番号が更新され、式（１２）に示される演算により、ＰＣＦＩＣＨ　ＲＥＧ番号が更新される。ＰＣＦＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ数は４であるため、ｍｏｄ　４の演算となる。また
Figure JPOXMLDOC01-appb-M000037
 も
Figure JPOXMLDOC01-appb-M000038
 の剰余とする。
Figure JPOXMLDOC01-appb-M000039
 　　　　　　　　　　　　　　　　　　　　　　　　　　・・・式（１１）
Figure JPOXMLDOC01-appb-M000040
 　　　　　　　　　　　　　　　　　　　　　　　　　　・・・式（１２）
　ステップＳ２４の後、手続きはステップＳ３２に進む。
　ステップＳ２３において、ＰＤＣＣＨ用のＲＥＧカウント値で示されるＲＥＧにＰＣＦＩＣＨがマッピングされていないと判定された場合、手続きはステップＳ２５に進む。ステップＳ２５において、コンパレータ２４は、ＲＥＧカウンタ２３からＰＨＩＣＨ用のＲＥＧカウント値を受取り、ＰＨＩＣＨ用のＲＥＧカウント値が、ＰＤＣＣＨ用のＲＥＧカウント値と同じであるか否か判定することで、ＰＤＣＣＨ用のＲＥＧカウント値で示されるＲＥＧにＰＨＩＣＨがマッピングされているか否かを判定する。
　ステップＳ２５において、ＰＤＣＣＨ用のＲＥＧカウント値で示されるＲＥＧにＰＨＩＣＨがマッピングされていると判定された場合、手続きはステップＳ２６に進み、ＲＥＧカウンタ２３において、ＰＨＩＣＨ関連の更新がなされる。
　すなわち、ＰＨＩＣＨがマッピングされているＲＥＧに到達した場合、そのＲＥＧへのＰＤＣＣＨのマッピングはスキップされる。この時、ＰＨＩＣＨがマッピングされているＲＥＧについては、次のＰＨＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号のものに更新される。ＰＨＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ数は３であるため、ｍｏｄ　３の演算となる。なお、ここでは説明簡略化のためにＭＢＳＦＮのケースを考慮せず記載する。
　より詳細には、式（１３）で示される条件が成り立つ場合、式（１４）に示される演算により、ＰＨＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号が更新される。
Figure JPOXMLDOC01-appb-M000041
 　　　　　　　　　　　　　　　　　　　　　　　　　　・・・式（１３）
Figure JPOXMLDOC01-appb-M000042
 　　　　　　　　　　　　　　　　　　　　　　　　　　・・・式（１４）
　すなわち、式（１３）で示される条件が成り立つ、ＰＨＩＣＨ　ｍａｐｐｉｎｇ　ｕｎｉｔ番号
Figure JPOXMLDOC01-appb-M000043
 がＰＨＩＣＨ　ｍａｐｐｉｎｇ　ｕｎｉｔ数
Figure JPOXMLDOC01-appb-M000044
 に達していたら、ＰＨＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号
Figure JPOXMLDOC01-appb-M000045
 が更新されて、式（１５）に示されるように、ＰＨＩＣＨ　ｍａｐｐｉｎｇ　ｕｎｉｔ番号
Figure JPOXMLDOC01-appb-M000046
 が０に初期化される。
Figure JPOXMLDOC01-appb-M000047
 　　　　　　　　　　　　　　　　　　　　　　　　　　・・・式（１５）
　式（１３）で示される条件が成り立たない場合、式（１６）に示されるように、ＰＨＩＣＨ　ｍａｐｐｉｎｇ　ｕｎｉｔ番号
Figure JPOXMLDOC01-appb-M000048
 が１だけインクリメントされる。
Figure JPOXMLDOC01-appb-M000049
 　　　　　　　　　　　　　　　　　　　　　　　　　　・・・式（１６）
　式（１３）～式（１６）に示される更新の後、式（１７）に示されるように、ＰＨＩＣＨがマッピングされるＲＥＧ番号
Figure JPOXMLDOC01-appb-M000050
 が更新される。
Figure JPOXMLDOC01-appb-M000051
 　　　　　　　　　　　　　　　　　　　　　　　　　　・・・式（１７）
　ここで、ＭＢＳＦＮのケースを考慮しない場合、ＰＨＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔは、ＰＨＩＣＨ　ｍａｐｐｉｎｇ　ｕｎｉｔ単位に連続にマッピングされるため、ＰＨＩＣＨがマッピングされているＲＥＧの更新は
Figure JPOXMLDOC01-appb-M000052
 を参照せずに、
Figure JPOXMLDOC01-appb-M000053
 を１だけインクリメントすることで算出できる。なお、ＭＢＳＦＮのケースでは２ＲＥＧ単位にＯＦＤＭ　ｓｙｍｂｏｌが代わるため、３だけインクリメントされることになる。また、ＰＨＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号
Figure JPOXMLDOC01-appb-M000054
 の更新時にも２ＲＥＧ単位の考慮が必要となる。
　ステップＳ２６の後、手続きはステップＳ３２に進む。
　ステップＳ２５において、ＰＤＣＣＨ用のＲＥＧカウント値で示されるＲＥＧにＰＨＩＣＨがマッピングされていないと判定されると、ステップＳ２７において、デインターリーブ部３３は、デインターリーブ処理を行う。そして、ステップＳ２８において、ＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ’が現ＯＤＦＭ　ｓｙｍｂｏｌ番号ｌ'ｎｏｗと合致する場合だけ、手続きはステップＳ２９に進む。ステップＳ２９では、アドレス変更部３４が、復調データの書き込みアドレスを、デインターリーブ部３３が算出したアドレスに変更する。これは、次の式で表される処理となる。
Figure JPOXMLDOC01-appb-M000055
　続いて、ステップＳ３０では、ＲＥＧペア部２６が、ＰＤＣＣＨのデマッピングを行なう。すなわち、ＲＥＧペア部２６は、ＰＤＣＣＨ用のＲＥＧカウント値で示される、ＰＤＣＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号のＲＥＧをデマッピングする。ここで、ここで、ｎＲＳは、ＲＥＧ内のＲＳ数を示し、０または２である。
　ステップＳ３０の終了後、あるいはステップＳ２８でＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ’が現ＯＤＦＭ　ｓｙｍｂｏｌ番号ｌ'ｎｏｗと合致していない場合には、手続きはステップＳ３１に進む。ステップＳ３１において、内部パラメータ記憶部２２は、ＰＤＣＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号ｍ”を１だけインクリメントする。ステップＳ３２において、ＲＥＧカウンタ２３は、ＯＦＤＭ　ｓｙｍｂｏｌ毎のＲＥＧ番号を１だけインクリメントする。
　ステップＳ３３において、ＲＥＧカウンタ２３は、ＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ’を１だけインクリメントする。ステップＳ３４において、コンパレータ２４は、ＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ’が、ＰＤＣＣＨがマッピングされているＯＦＤＭ　ｓｙｍｂｏｌ数Ｌに達したか否かを判定する。ステップＳ３４において、ＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ’が、ＰＤＣＣＨがマッピングされているＯＦＤＭ　ｓｙｍｂｏｌ数Ｌに達していないと判定された場合、手続きは、ステップＳ２２に戻り、上述した処理が繰り返される。
　１つのＲＢ内の下段、中段、上段についての処理が終了すると、図８のステップＳ１６に戻り、手続きはステップＳ１７に進む。ステップＳ１７において、制御部２７は、ｎＲＥＧ［０］が１つのＯＦＤＭ　ｓｙｍｂｏｌ分のＲＢ数［数１４］の２倍に等しいか否かを判定し、ｎＲＥＧ［０］が１つのＯＦＤＭ　ｓｙｍｂｏｌ分のＲＢ数［数１４］の２倍に等しくないと判定された場合、手続きはステップＳ１６に戻り、上述した処理が繰り返される。
　ステップＳ１７において、ｎＲＥＧ［０］が１つのＯＦＤＭ　ｓｙｍｂｏｌ分のＲＢ数［数１４］の２倍に等しいと判定された場合、ＰＤＣＣＨのデマッピングの処理は終了する。
　このように、ＰＤＣＣＨのデマッピングでは、ＲＥ番号の代わりに、ＲＥＧに番号がふられて用いられる。そして、ＰＤＣＣＨのデマッピング時、ＰＣＦＩＣＨおよびＰＨＩＣＨがマッピングされているＲＥＧの番号を昇順に算出しながら避けることにより、従来必要であった「ＰＣＦＩＣＨおよびＰＨＩＣＨがマッピングされているＲＥＧの先頭のＲＥ番号を全て保持するためのメモリ」を不要とすることができる。すなわち、ＬＴＥにおいて、小規模回路にてＰＤＣＣＨデマッピングすることが可能になる。
　また、ＰＤＣＣＨのデマッピングに現ＯＦＤＭ　ｓｙｍｂｏｌ番号を示すｌ'ｎｏｗというパラメータを追加し、ＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ’が現ＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ'ｎｏｗと合致する場合だけ、デマッピングを実行する。
　ＰＤＣＣＨのデマッピングは、ＰＣＦＩＣＨまたはＯＨＩＣＨがマッピングされているＲＥＧを飛ばして行われる。ＰＣＦＩＣＨまたはＯＨＩＣＨがマッピングされているＲＥＧを見つけるには、一連のＲＥＧを順番にサーチする必要がある。一方、ＰＤＣＣＨデマッピングは、ＲＥＧの順番を考慮する必要はない。そこで、ＯＦＤＭ　ｓｙｍｂｏｌごとにすべてのＲＥＧについてのサーチを行い、現在のＯＦＤＭ　ｓｙｍｂｏｌのＲＥＧだけ、ＰＤＣＣＨデマッピングを行う。
　図１３は、現ＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ'ｎｏｗを用いたデマッピング動作を説明する図であり、現ＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ'ｎｏｗを考慮せずにデマッピングを実行する場合と、ＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ’が現ＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ'ｎｏｗと合致する場合だけデマッピングを実行する場合との、動作タイミングの比較例を示す。
　現ＯＦＤＭ　ｓｙｍｂｏｌ番号ｌ'ｎｏｗを考慮せずにデマッピングを実行する場合、すなわち一連のＲＥＧごとに処理を行う場合には、ＲＥＧのサーチは１回で良い。しかし、それらのＲＥＧをすべて受信した後でなければ、処理を開始できない。これに対して、ＯＦＤＭシンボルごとに処理を行う場合には、ＲＥＧのサーチ（図９に示す処理）をそのたびに行う必要があるが、１個のＯＦＤＭ　ｓｙｍｂｏｌ分のＲＲＥ受信ごとにＰＤＣＣＨのデマッピングを行うことができるため、処理オーバーヘッドとＲＲＥデータを格納するメモリを削減することができる。
　なお、以上の説明ではＰＣＦＩＣＨがマッピングされた最小のＲＥＧ番号に対応するＰＣＦＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号を探索し、ＰＤＣＣＨのデマッピングではそこから順次ＰＣＦＩＣＨのデマッピングパタンを生成して使用する方法を記載したが、そもそもＰＣＦＩＣＨのデマッピングパタン４つを保持しておいて順次使用するようにしてもよいし、または４つのパタンを並び替えて使用するようにしてもよい。
　さらに、ＰＨＩＣＨがマッピングされた最小のＲＥＧ番号に対応するＰＨＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号およびＰＨＩＣＨ　ｍａｐｐｉｎｇ　ｕｎｉｔ番号を探索し、ＰＤＣＣＨのデマッピングではまずＰＨＩＣＨ　ｓｙｍｂｏｌ－ｑｕａｄｒｕｐｌｅｔ番号とＰＨＩＣＨ　ｍａｐｐｉｎｇ　ｕｎｉｔ番号を初期化してからＰＨＩＣＨのＲＥＧ番号を初期化したが、ＰＨＩＣＨデマッピング時にＰＨＩＣＨがマッピングされた最小のＲＥＧ番号を探索しているので、それを保持しておいてＰＤＣＣＨのデマッピングで利用してもよい。
　以上説明した実施の形態では、ＰＤＣＣＨのデインターリーブとサイクリックシフトを復調と並列に処理することで、デインターリーブおよびサイクリックデシフトの処理時間と、デインターリーブおよびサイクリックデシフトの処理後のデータ保持用のメモリを削減することができる。このとき、復調処理は、１ＯＦＤＭ　ｓｙｍｂｏｌ単位に処理するものとしている。
　１ＯＦＤＭ　ｓｙｍｂｏｌ単位の復調では、周波数方向に処理を進めるが、ＰＤＣＣＨはＯＦＤＭ　ｓｙｍｂｏｌの方向に順にマッピングされているため、最大でＰＤＣＣＨがマッピングするＯＦＤＭｓｙｍｂｏｌ数分、ＰＤＣＣＨのＲＥＧが進むことがある。よって、デインターリーブを１ＯＦＤＭ　ｓｙｍｂｏｌ単位に処理するために、デインターリーブマトリックス上の操作で、１度に２ステップ以上進められるようにしている。なお、デインターリーブマトリックス上の操作とは、そのマトリックス上の位置番号を行カウンタ、列カウンタを用いて算出する処理で、両カウンタを進める操作となる。
　また、サイクリックシフトは、デインターリーブマトリックス上の操作で用いる両カウンタに与える初期値で実現する。このため、最初の復調データの書き込みが行われる前までにサイクリックシフト量を算出し、このサイクリックシフト量から初期値を計算する。デインターリーブでは、この初期値で両カウンタを初期化し、処理を開始する。
　最後に、復調データを書き込む先のアドレスを、デインターリーブマトリックスの両カウンタから算出したアドレスに変更する。
　このようにして、デインターリーブとサイクリックデシフトについても、１ＯＦＤＭ　ｓｙｍｂｏｌ単位に処理できるようになる。これにより、処理時間のオーバーヘッドが削減される。また、復調処理と並列化できるため、必要なメモリも削減できる。
　上述した一連の処理は、ハードウェアにより実行することもできるし、ソフトウエアにより実行することもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するコンピュータプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のコンピュータプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、コンピュータプログラム記録媒体からインストールされる。
　図１４は、上述した一連の処理をコンピュータプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。
　コンピュータにおいて、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）５１，ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）５２，ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）５３は、バス５４により相互に接続されている。
　バス５４には、さらに、入出力インタフェース５５が接続されている。入出力インタフェース５５には、キーボード、マウス、マイクロホンなどよりなる入力部５６、ディスプレイ、スピーカなどよりなる出力部５７、ハードディスクや不揮発性のメモリなどよりなる記憶部５８、ネットワークインタフェースなどよりなる通信部５９、磁気ディスク、光ディスク、光磁気ディスク、あるいは半導体メモリなどのリムーバブルメディア６１を駆動するドライブ６０が接続されている。
　以上のように構成されるコンピュータでは、ＣＰＵ５１が、例えば、記憶部５８に記憶されているコンピュータプログラムを、入出力インタフェース５５及びバス５４を介して、ＲＡＭ５３にロードして実行することにより、上述した一連の処理が行われる。
　コンピュータ（ＣＰＵ５１）が実行するコンピュータプログラムは、例えば、磁気ディスク（フレキシブルディスクを含む）、光ディスク（ＣＤ-ＲＯＭ（Ｃｏｍｐａｃｔ　Ｄｉｓｃ-Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ），ＤＶＤ（Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｃ）等）、光磁気ディスク、もしくは半導体メモリなどよりなるパッケージメディアであるリムーバブルメディア６１に記録して、あるいは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供される。
　そして、コンピュータプログラムは、リムーバブルメディア６１をドライブ６０に装着することにより、入出力インタフェース５５を介して、記憶部５８に記憶することで、コンピュータにインストールすることができる。また、コンピュータプログラムは、有線または無線の伝送媒体を介して、通信部５９で受信し、記憶部５８に記憶することで、コンピュータにインストールすることができる。その他、コンピュータプログラムは、ＲＯＭ５２や記憶部５８にあらかじめ記憶しておくことで、コンピュータにあらかじめインストールしておくことができる。
　なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
　また、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
１１　ＰＣＦＩＣＨデマッピング部
１２　ＰＨＩＣＨデマッピング部
１３　ＰＤＣＣＨデマッピング部
１４　ＰＤＣＣＨサイクリックデシフト・デインターリーブ部
２１　メモリ
２２　内部パラメータ記憶部
２３　ＲＥＧカウンタ
２４　コンパレータ
２５　カウンタ
２６　ＲＥＧペア部
２７　制御部
３１　サイクリックシフト量算出部
３２　カウンタ初期値算出部
３３　デインターリーブ部
３４　アドレス変更部

Claims (3)

  1. 　ＬＴＥ（Ｌｏｎｇ　Ｔｅｒｍ　Ｅｖｏｌｕｔｉｏｎ）に準拠して、インターリーブおよびサイクリックシフトが施され、送信アンテナ毎に周波数軸上のＲＥ（Ｒｅｓｏｕｒｃｅ　Ｅｌｅｍｅｎｔ）を単位としてマッピングされた信号を受信する受信装置において、
    　ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ　Ｆｒｅｑｕｅｎｃｙ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅｘｉｎｇ）　ｓｙｍｂｏｌにマッピングされたＰＤＣＣＨ（Ｐｈｙｓｉｃａｌ　Ｄｏｗｎｌｉｎｋ　Ｃｏｎｔｒｏｌ　Ｃｈａｎｎｅｌ）をデマッピングするＰＤＣＣＨデマッピング部と、
    　このＰＤＣＣＨデマッピング部により得られる復調データにデサイクリックシフトおよびデインターリーブを施すＰＤＣＣＨデインターリーブ・デサイクリックシフト部と
    　を備え、
    　上記ＰＤＣＣＨデマッピング部は、
    　上記ＲＥのグループであり通し番号が付されているＲＥＧ（Ｒｅｓｏｕｒｃｅ　Ｅｌｅｍｅｎｔ　Ｇｒｏｕｐ）に対して、上記通し番号の順に、そのときに注目されたＲＥＧである注目ＲＥＧに、ＰＣＦＩＣＨ（Ｐｈｙｓｉｃａｌ　Ｃｏｎｔｒｏｌ　Ｆｏｒｍａｔ　Ｉｎｄｉｃａｔｏｒ　Ｃｈａｎｎｅｌ）またはＰＨＩＣＨ（Ｐｈｙｓｉｃａｌ　ＨＡＲＱ（Ｈｙｂｒｉｄ　Ａｕｔｏｍａｔｉｃ　Ｒｅｐｅａｔ　Ｒｅｑｕｅｓｔ）　Ｉｎｄｉｃａｔｏｒ　Ｃｈａｎｎｅｌ）のいずれもマッピングされておらず、かつ、上記注目ＲＥＧに付された上記通し番号が、ひとつのＯＦＤＭ　ｓｙｍｂｏｌが受信されるごとに入力される現在のＯＦＤＭ　ｓｙｍｂｏｌ番号に対応するか否かを判定する判定手段と、
    　上記注目ＲＥＧにＰＣＦＩＣＨおよびＰＨＩＣＨがいずれもマッピングされておらず、かつ上記注目ＲＥＧに付された上記通し番号が上記現在のＯＦＤＭ　ｓｙｍｂｏｌ番号に対応する場合に、上記注目しているＲＥＧのＰＤＣＣＨをデマッピングするＰＤＣＣＨデマッピング実行手段と
    　を有し、
    　上記ＰＤＣＣＨデインターリーブ・デサイクリックシフト部は、
    　デインターリーブマトリックス上の位置番号を行カウンタおよび列カウンタを用いて算出するデインターリーブ部と、
    　上記復調データに施されているサイクリックシフト量をその復調データが得られる前に算出するサイクリックシフト量算出部と、
    　算出されたサイクリックシフト量から行カウンタおよび列カウンタの初期値を算出して上記デインターリーブ部に与えるカウンタ初期値算出部と、
    　上記復調データを書き込む先のアドレスを、上記デインターリーブ部により算出された位置番号に変更するアドレス変更部と
    　を有する
    　ことを特徴とする受信装置。
  2. 　ＬＴＥに準拠して、送信アンテナ毎に周波数軸上のＲＥを単位として、インターリーブおよびサイクリックシフトが施されてマッピングされた信号を受信する受信方法において、
    　上記ＲＥのグループであり通し番号が付されているＲＥＧに対して、上記通し番号の順に、
    　そのときに注目されたＲＥＧである注目ＲＥＧに、ＰＣＦＩＣＨまたはＰＨＩＣＨの少なくとも一方がマッピングされているか否かを判定する第１の判定ステップと、
    　上記注目ＲＥＧに付された上記通し番号が、ひとつのＯＦＤＭ　ｓｙｍｂｏｌが受信されるごとに入力される現在のＯＦＤＭ　ｓｙｍｂｏｌ番号に対応するか否かを判定する第２の判定ステップと、
    　上記注目ＲＥＧに、ＰＣＦＩＣＨおよびＰＨＩＣＨがいずれもマッピングされておらず、かつ上記注目ＲＥＧに付された上記通し番号が上記現在のＯＦＤＭ　ｓｙｍｂｏｌ番号に対応する場合に、上記注目ＲＥＧのＰＤＣＣＨをデマッピングするＰＤＣＣＨデマッピングステップと
    　を実行し、それと並行して、
    　上記復調データに施されているサイクリックシフト量をその復調データが得られる前に算出するサイクリックシフト量算出ステップと、
    　算出されたサイクリックシフト量を用いて、デインターリーブマトリックス上の位置番号を算出する行カウンタおよび列カウンタの初期値を計算し、行カウンタおよび列カウンタを初期化するカウンタ初期化ステップと、
    　上記デインターリーブマトリクス上の位置番号を行カウンタおよび列カウンタを用いて算出するデインターリーブ処理ステップと、
    　上記復調データを書き込む先のアドレスを、デインターリーブ処理ステップで算出された位置番号に変更するアドレス変更ステップと
    　を実行する
    　ことを特徴とする受信方法。
  3. 　ＬＴＥに準拠して、送信アンテナ毎に周波数軸上のＲＥを単位として、インターリーブおよびサイクリックシフトが施されてマッピングされた信号を受信する受信装置のコンピュータに、
    　上記ＲＥのグループであり通し番号が付されているＲＥＧに対して、上記通し番号の順に、
    　そのときに注目されたＲＥＧである注目ＲＥＧに、ＰＣＦＩＣＨまたはＰＨＩＣＨの少なくとも一方がマッピングされているか否かを判定する第１の判定ステップと、
    　上記注目ＲＥＧに付された上記通し番号が、ひとつのＯＦＤＭ　ｓｙｍｂｏｌが受信されるごとに入力される現在のＯＦＤＭ　ｓｙｍｂｏｌ番号に対応するか否かを判定する第２の判定ステップと、
    　上記注目ＲＥＧに、ＰＣＦＩＣＨおよびＰＨＩＣＨがいずれもマッピングされておらず、かつ上記注目ＲＥＧに付された上記通し番号が上記現在のＯＦＤＭ　ｓｙｍｂｏｌ番号に対応する場合に、上記注目ＲＥＧのＰＤＣＣＨをデマッピングするＰＤＣＣＨデマッピングステップと
    　を実行し、それと並行して、
    　上記復調データに施されているサイクリックシフト量をその復調データが得られる前に算出するサイクリックシフト量算出ステップと、
    　算出されたサイクリックシフト量を用いて、デインターリーブマトリックス上の位置番号を算出する行カウンタおよび列カウンタの初期値を計算し、行カウンタおよび列カウンタを初期化するカウンタ初期化ステップと、
    　上記デインターリーブマトリクス上の位置番号を行カウンタおよび列カウンタを用いて算出するデインターリーブ処理ステップと、
    　上記復調データを書き込む先のアドレスを、デインターリーブ処理ステップで算出された位置番号に変更するアドレス変更ステップと
    　を実行する
    　処理を行わせるコンピュータプログラム。
PCT/JP2011/079805 2010-12-22 2011-12-22 受信装置および受信方法、ならびにコンピュータプログラム WO2012086755A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP11851803.4A EP2658156A1 (en) 2010-12-22 2011-12-22 Receiving device, receiving method and computer program
CN2011800625430A CN103329463A (zh) 2010-12-22 2011-12-22 接收装置、接收方法以及计算机程序
JP2012549870A JPWO2012086755A1 (ja) 2010-12-22 2011-12-22 受信装置および受信方法、ならびにコンピュータプログラム
US13/995,812 US20130266094A1 (en) 2010-12-22 2011-12-22 Receiver, receiving method and computer program

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010285663 2010-12-22
JP2010-285663 2010-12-22

Publications (1)

Publication Number Publication Date
WO2012086755A1 true WO2012086755A1 (ja) 2012-06-28

Family

ID=46314022

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/079805 WO2012086755A1 (ja) 2010-12-22 2011-12-22 受信装置および受信方法、ならびにコンピュータプログラム

Country Status (6)

Country Link
US (1) US20130266094A1 (ja)
EP (1) EP2658156A1 (ja)
JP (1) JPWO2012086755A1 (ja)
CN (1) CN103329463A (ja)
TW (1) TW201236420A (ja)
WO (1) WO2012086755A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160068888A (ko) * 2013-11-11 2016-06-15 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
US11005637B2 (en) * 2016-07-21 2021-05-11 Lg Electronics Inc. Method and user equipment for receiving downlink channel, and method and base station for transmitting downlink channel
WO2020087501A1 (en) * 2018-11-02 2020-05-07 Nokia Shanghai Bell Co., Ltd. Interleaving pattern based noma technology
CN113840327B (zh) * 2021-10-09 2023-09-29 杰创智能科技股份有限公司 一种lte控制信道资源映射方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010013963A2 (en) * 2008-07-30 2010-02-04 Lg Electronics Inc. Method and apparatus of transmitting control information in wireless communication system
JP2010525719A (ja) * 2007-04-27 2010-07-22 エルジー エレクトロニクス インコーポレイティド 移動通信システムにおいて下り制御チャネルを伝送する方法並びにブロックインターリーバを用いて制御チャネルを物理リソースにマッピングする方法
JP2011142448A (ja) * 2010-01-06 2011-07-21 Nec Corp 受信装置および受信方法、並びにプログラム
JP2011244303A (ja) * 2010-05-20 2011-12-01 Nec Corp 受信装置および受信方法、並びにプログラム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7769097B2 (en) * 2003-09-15 2010-08-03 Intel Corporation Methods and apparatus to control transmission of a multicarrier wireless communication channel through multiple antennas
KR100965723B1 (ko) * 2007-03-21 2010-06-24 삼성전자주식회사 무선통신시스템의 물리하향제어채널의 자원 매핑 방법 및매핑된 물리하향제어채널의 송/수신 장치
KR101376233B1 (ko) * 2007-10-02 2014-03-21 삼성전자주식회사 주파수 분할 다중 접속 방식의 시스템에서 제어 채널의자원 할당 장치 및 방법
CN101605023B (zh) * 2008-06-10 2013-01-16 中兴通讯股份有限公司 控制信道资源映射方法及装置
US9450727B2 (en) * 2009-02-03 2016-09-20 Google Technology Holdings LLC Physical layer acknowledgement signaling resource allocation in wireless communication systems
CN101868003B (zh) * 2009-04-20 2012-07-04 电信科学技术研究院 一种下行中继链路的信号传输方法及装置
CN102263604B (zh) * 2010-05-25 2014-07-16 中兴通讯股份有限公司 Lte下行控制信道解映射的方法及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010525719A (ja) * 2007-04-27 2010-07-22 エルジー エレクトロニクス インコーポレイティド 移動通信システムにおいて下り制御チャネルを伝送する方法並びにブロックインターリーバを用いて制御チャネルを物理リソースにマッピングする方法
WO2010013963A2 (en) * 2008-07-30 2010-02-04 Lg Electronics Inc. Method and apparatus of transmitting control information in wireless communication system
JP2011142448A (ja) * 2010-01-06 2011-07-21 Nec Corp 受信装置および受信方法、並びにプログラム
JP2011244303A (ja) * 2010-05-20 2011-12-01 Nec Corp 受信装置および受信方法、並びにプログラム

Also Published As

Publication number Publication date
JPWO2012086755A1 (ja) 2014-06-05
US20130266094A1 (en) 2013-10-10
TW201236420A (en) 2012-09-01
EP2658156A1 (en) 2013-10-30
CN103329463A (zh) 2013-09-25

Similar Documents

Publication Publication Date Title
US11381353B2 (en) Communication apparatus and buffer partitioning method
JP5108954B2 (ja) 分散型仮想リソースブロックのスケジューリング方法
US10080217B2 (en) System and method for using synchronization signal for demodulation reference
RU2014134319A (ru) СИСТЕМЫ И/ИЛИ СПОСОБЫ ДЛЯ ПРЕДОСТАВЛЕНИЯ ePDCCH В СЕТИ НЕСКОЛЬКИМИ НЕСУЩИМИ И/ИЛИ В КВАЗИОБЪЕДИНЕННОЙ СЕТИ
US20140348125A1 (en) Method, system and apparatus for information transmission
US20150341931A1 (en) Methods And Apparatus For Configuring Demodulation Reference Signals, Mapping Demodulation Reference Signals Method, And Performing Channel Estimation
EA030779B1 (ru) Базовая станция, терминал, система связи, способ связи и интегральная схема
US20180351713A1 (en) Signaling configuration method and device
US9445404B2 (en) Method, base station, and user equipment for transmitting control channel
WO2012086755A1 (ja) 受信装置および受信方法、ならびにコンピュータプログラム
WO2015065151A1 (ko) Mtc를 위한 신호 처리 방법 및 이를 위한 장치
JP2015506597A (ja) 下り制御チャネルのリソースマッピング方法及び装置
TWI807572B (zh) 促進不同搜尋空間集合之鏈結實體下行鏈路控制通道(pdcch)候選者上之下行鏈路控制資訊(dci)重複
JP5408722B2 (ja) 受信装置および受信方法、並びにプログラム
US10009885B2 (en) Method and device for transmitting data at different repetition levels, and method and device for receiving data at different repetition levels
JP5863864B2 (ja) 分散型仮想リソースブロックのスケジューリング方法
JP5511005B2 (ja) 受信装置および受信方法、並びにプログラム
WO2017121208A1 (zh) 传输时间间隔tti的确定方法及装置
JP2012238969A (ja) 受信装置および受信方法、並びにプログラム
JP2019161664A (ja) 分散型仮想リソースブロックのスケジューリング方法
WO2014044215A1 (zh) ePDCCH传输方法及装置、基站、用户设备
KR101300525B1 (ko) Ｌｔｅ 시스템에서 ｐｕｓｃｈ의 ｒｉ 디코딩 장치 및 방법
WO2017173851A1 (zh) 抗干扰的方法及系统
CN117015961A (zh) 配置对应于波形类型的参考信号
JP2009021934A (ja) 無線送信装置、インターリーブ方法、無線送信方法、無線受信装置、無線通信システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11851803

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011851803

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2012549870

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13995812

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE