WO2012034888A1 - Oberflächenmontierbares optoelektronisches halbleiterbauteil und leiterrahmenverbund - Google Patents

Oberflächenmontierbares optoelektronisches halbleiterbauteil und leiterrahmenverbund Download PDF

Info

Publication number
WO2012034888A1
WO2012034888A1 PCT/EP2011/065310 EP2011065310W WO2012034888A1 WO 2012034888 A1 WO2012034888 A1 WO 2012034888A1 EP 2011065310 W EP2011065310 W EP 2011065310W WO 2012034888 A1 WO2012034888 A1 WO 2012034888A1
Authority
WO
WIPO (PCT)
Prior art keywords
lead frame
semiconductor chip
parts
optoelectronic semiconductor
semiconductor component
Prior art date
Application number
PCT/EP2011/065310
Other languages
English (en)
French (fr)
Inventor
Thomas Kippes
Frank Möllmer
Claus Jäger
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of WO2012034888A1 publication Critical patent/WO2012034888A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Definitions

  • Leadframe composite for such a semiconductor device
  • Leadframe composite for such a semiconductor device
  • the semiconductor device it is surface mountable. That is, that
  • Semiconductor device is preferably on an external circuit
  • mountable without electrical connection means of the semiconductor device penetrate main surfaces of the external connection carrier.
  • the semiconductor device is then by means of surface mount technology, English Surface Mount Technology or SMT short, mountable.
  • this comprises a metallic leadframe with at least two separate parts.
  • the lead frame has two
  • the main plane passes through an area of a surface of the leadframe farthest from another area of the surface facing the surface
  • Lead frame means that the lead frame has metallic properties such as high electrical and thermal
  • the lead frame comprises or consists of a copper or a copper alloy.
  • At least two parts are provided on the parts of the leadframe
  • the electrical connection surfaces are for an electrical and thermal contacting of the semiconductor device to the external
  • Connection carrier set up.
  • each of the parts of the leadframe has exactly one or at least one of the electrical ones
  • this includes at least one optoelectronic component
  • the semiconductor chip is preferred to be any semiconductor chip.
  • the semiconductor chip is preferred to be any semiconductor chip.
  • the semiconductor chip emits during operation Radiation in the visible spectral range or in the near-infrared spectral range.
  • the semiconductor chip includes a semiconductor layer sequence based on an II IV compound semiconductor material such as GaAs or InGaAs. Basing means that in addition to the constituents mentioned the
  • Semiconductor layer sequence further substances, in particular
  • Dopants may contain and that in particular one or more active zones for generating radiation of one of said semiconductor materials or consist thereof.
  • the at least one semiconductor chip is fastened to exactly one of the first parts of the leadframe.
  • the semiconductor chip is directly and mechanically fixedly connected to the first part of the leadframe.
  • the semiconductor chip is directly and mechanically fixedly connected to the first part of the leadframe.
  • the latter comprises a potting body which is shaped like a lens.
  • Lenticular means that the potting body is at least locally shaped like a lens.
  • a lens portion of the potting body is spherical, ellipsoidal, paraboloidal, hyperbolic, asymmetric and / or as
  • Lens portion of the potting in particular the shape of a circle, an ellipse or a rectangle with rounded corners.
  • the potting body surrounds the semiconductor chip and the lead frame in places. About the potting body, the parts of the lead frame are mechanically together connected.
  • the potting body is preferably in one piece
  • a material of the potting body is for example an epoxy, a silicone-epoxy hybrid material or a
  • the semiconductor chip may be completely surrounded by the potting body together with the leadframe.
  • connection surfaces for the electrical and thermal contacting of the semiconductor component are located in
  • connection surfaces are not covered by the potting body.
  • connection surfaces as seen in plan view, are completely covered by the potting or that the pads are both partially adjacent to the
  • Casting bodies are located as well as partially by the
  • Casting bodies are covered.
  • connection surfaces are parallel to that through which
  • the potting body is designed in the form of a converging lens.
  • An optical axis of the potting body is preferred
  • a maximum, directional intensity is in operation in particular emitted along the optical axis.
  • Emission angle within which the emitted intensity drops to 50% of a maximum intensity, corresponding to an angle of full width at half intensity, short FWHM, is for example between 0 ° and 40 ° inclusive, preferably between 0 ° and 30 ° inclusive.
  • a thickness of the leadframe is at least 0.1 mm, preferably at least 0.5 mm, particularly preferably at least 0.9 mm.
  • the ladder frame
  • the latter is surface mountable and comprises a metallic lead frame with at least two separate parts. Two main directions of extension of the
  • Lead frames span a major plane.
  • Semiconductor device comprises at least two electrical
  • At least a first of the parts of the lead frame is at least one optoelectronic
  • Attached semiconductor chip which is electrically connected to a second of the parts.
  • the semiconductor chip and the Lead frame surrounds at least in places a lens-like molded potting, which mechanically connects the parts of the lead frame together.
  • a lens-like molded potting which mechanically connects the parts of the lead frame together.
  • the pads are adjacent and / or under the potting body, wherein the pads are further oriented parallel to the main plane.
  • a thickness of the lead frame is at least 0.1 mm and a mean thermal resistance between the semiconductor chip and at least one of the pads is at most 20 K / W.
  • Semiconductor device for example, due to waste heat in the operation of the semiconductor chip, particularly high.
  • the electrical connection surfaces are located on the same side of the main plane. In particular, one of the spans
  • the semiconductor chip is arranged in a reflector trough, wherein the reflector trough is formed in the first part of the leadframe.
  • the reflector trough has, for example, a planar bottom surface.
  • the semiconductor chip is, for example, a thin-film light-emitting diode chip with a radiation exit area, in particular of approximately 1 mm 2.
  • the semiconductor chip may have an epitaxial structure with one or more active ones during operation
  • the epitaxial structure is a single or a multiple epitaxial structure.
  • the semiconductor chip is mounted on the bottom surface, in particular via soldering or gluing. In the lateral direction, the semiconductor chip on the bottom surface is completely or partially surrounded by walls of the reflector trough. The walls of the
  • Reflector troughs may be coated with a reflective material, such as silver.
  • Semiconductor chip emitted in operation radiation is for example at least 80% or at least 90% or at least 95%.
  • the walls reflect the
  • Reflector pan reflective and not diffuse.
  • a quotient L / T lies from a diagonal L of the semiconductor chip
  • the diagonal is in particular one
  • the quotient L / T lies between the diagonal L of the semiconductor chip and the depth T of the reflector trough between 0.8 and 1.2 or, preferably, between including 0.9 and 1.1.
  • the depth of the reflector trough is approximately 1.5 mm.
  • the reflector trough has the shape of a truncated cone or a truncated pyramid. It is also possible that the walls of the reflector trough have a paraboloidal or hyperboloidal shape, seen in a cross section.
  • the mean diameter of the bottom surface is
  • Reflector pan between and including the length of the
  • the mean diameter of the bottom surface approximately corresponds to the length of the diagonal of the semiconductor chip plus a mounting tolerance.
  • a thickness of boundary sides formed by the lead frame such as the walls or the bottom is
  • Reflector pan at least 0.5 mm, in particular at least 0 mm.
  • the boundary sides are comparatively thick. As a result, good heat dissipation from the semiconductor chip can be ensured and a thermal load capacity can be increased.
  • a quotient of a cross-sectional area of the semiconductor component is
  • Main extension directions spanned main plane, and a thermal dissipation of the semiconductor chip in the intended operation of the semiconductor device at least 5 mm 2 / W, preferably at least 7.5 mm 2 / W or at least
  • the cross-sectional area is
  • the semiconductor chip is directly from an inner one
  • the inner potting compound is preferably in
  • a material of the inner potting compound may have a lower hardness than a material of the potting body, in particular at a stationary operating temperature of the semiconductor device. Due to the inner potting compound mechanical stresses between the semiconductor chip and the potting body due to
  • the material of the inner potting compound is for example a silicone or contains a silicone.
  • the material of the potting body is for example an epoxy or comprises an epoxide.
  • a bonding wire by means of which the semiconductor chip is electrically contacted, penetrates an interface between the potting body and the inner potting compound with a tolerance of at most 45 ° or at most 30 ° vertically. Due to the fact that the bonding wire perpendicularly intersects an interface between the potting compound and the potting body, in particular with the specified tolerance, mechanical stresses on the bonding wire are caused by temperature-induced or
  • the bonding wire does not project beyond the reflector trough and / or the inner casting compound, in a direction perpendicular to the semiconductor body
  • the reflector trough has at least one or exactly one edge region of reduced height, which faces the second part of the leadframe.
  • the bonding wire leaves the
  • Reflector pan in particular without leaving the reflector tray in a direction perpendicular to the main plane.
  • the first part of the leadframe, to which the semiconductor chip is attached extends over two
  • connection regions are formed on the first part of the leadframe on two opposite sides of the potting body. That is, the first part of the leadframe may extend completely along at least one of the main extension directions. This is a particularly efficient heat dissipation from the
  • the first part of the leadframe is seen in plan view on the main plane spanned by the main extension directions and next to and / or under the potting body,
  • the second part of the lead frame may be located.
  • the optoelectronic semiconductor device may comprise a portion of the
  • Ladder frame composite included.
  • Leadframe composite are therefore also for this
  • this includes a large number of metallic ones
  • the lead frames each have at least two parts and two main plane spanning one another
  • the pads are, seen in plan view of the main plane, adjacent to the chip connection area and are parallel to the
  • Each of the leadframes has one or more webs over which the parts of the leadframe are mechanically interconnected.
  • the webs are intended to be removed during or after assembly of a semiconductor chip, so that at least two of the parts per leadframe are separable from each other.
  • a thickness of the lead frame is at least 0.1 mm.
  • a thermal resistance between the chip connection region and at least one of the pads is at most 20 K / W.
  • FIGS. 2 and 5 are schematic plan views of
  • FIGS 3 and 6 are schematic representations of
  • Figure 1A is a front view
  • Figure 1B a
  • FIG. 1D a perspective view of the semiconductor component 1 is shown.
  • FIG. 1D a perspective view of the semiconductor component 1 is shown in FIG. 1D.
  • FIG. 3A is a plan view and in the
  • Figures 3B and 3C are sectional views of a
  • FIGS. 1 and 3 are particularly along
  • the lead frame 20 has a first part 2a and a second part 2b. At the first part 2a is in a
  • Reflector trough 7 a semiconductor chip 4 attached to a bottom surface 8.
  • the bottom surface 8 has a
  • the bonding wire 9a does not project beyond the reflector trough 7. Furthermore, the reflector trough 7 is filled with an inner potting compound 6. The inner one
  • Potting compound 6 has a compared to a potting body 5 soft material.
  • a mechanical connection of the parts 2a, 2b of the lead frame 20 via the potting body 5, which is shaped like a lens and the inner potting compound 6a and the parts 2a, 2b of the lead frame 20 surrounds.
  • a thickness DO of the lead frame 20 is preferably between 0.5 mm and 3 mm inclusive, for example 1 mm +/- 0.2 mm.
  • An extension D4 of the lead frame 20 along the main extension direction M1 is preferably between 10 mm and 40 mm inclusive, for example 21 mm +/- 5 mm.
  • Semiconductor components 1 may also have significantly different dimensions.
  • the first part 2a of the leadframe 20 extends on two mutually opposite sides of the potting body 5 in plan view onto a main plane E spanned by the main extension directions M1, M2.
  • the first part 2a is fork-shaped, with the pin-like shaped second part 2b between prongs 11 of the fork-like first part 2a.
  • a width D13 of the prongs 11 of the first part 2a is preferably between 0.5 mm and 10 mm inclusive, for example at 2 mm +/- 1 mm.
  • a width D12 of the second part 2b is preferably smaller than the width D13 and is preferably between 0.3 mm and 10 mm inclusive, for example at 1 mm +/- 0.5 mm.
  • a distance between the prongs 11 of the first part 2a and the second part 2b along the main extension direction M2 is preferably smaller than the width D13.
  • Formed pads 3a, 3b which are formed for a solder mounting or adhesive mounting of the semiconductor device 1 to an external, not shown connection carrier.
  • connection surface 3a of the first part 2a is comparatively large and allows a good thermal
  • a distance D14 between a bottom of the potting body 5 and the pads 3a, 3b is preferably between 0 mm and 2 mm inclusive, for example 0.5 mm +/- 0.25 mm.
  • the parts 2a, 2b of the lead frame 20 have no bending and thus that another plane in the the connection surfaces 3a, 3b lie, the potting body 5 intersects.
  • the external connection carrier not shown, may have a recess for the potting body 5.
  • a width D5 of the pads 3a, 3b is preferably between 0.5 mm and 10 mm inclusive, for
  • the potting body 5 will be explained in more detail with reference to the figures 1A to IC.
  • the potting body 5 has an optical axis 0, which is oriented substantially perpendicular to the main plane E.
  • An overall height D6, relative to the main plane E, is preferably between 2 mm and 30 mm inclusive, for example 7 mm +/- 3 mm.
  • cuboidal region of the potting body 5, which immediately surrounds the parts 2a, 2b of the lead frame 20, preferably has a height D9 of between 2 mm and 10 mm, for example 4 mm +/- 1.5 mm.
  • This cuboid region has a width D3 of preferably between inclusive
  • the width D3 corresponds approximately to the width D8.
  • the widths D3, D8 are preferably at least 0.5 mm and / or at least
  • Potting body 5 is preferably between 1 mm and 30 mm inclusive, for example at 6 mm +/- 3 mm.
  • An overall height of the potting body 5 results from the sum of the heights D9 and D10.
  • the potting body 5 in a lens region has, for example, a spherical shape.
  • a diameter D2 of the lenticular lens portion of the potting body 5 at the height D7 is preferably between 3 mm inclusive and 30 mm, for example 8.5 mm +/- 3 mm.
  • a diameter Dl at the height D9 is preferably between 1% and 10% inclusive and is greater than the diameter D2.
  • the potting 5 preferably has the shape of a truncated cone, wherein an opening angle ⁇ of the
  • cone is between 5 ° and 15 ° inclusive.
  • Semiconductor chip 4 has a chip diagonal L, which in
  • Seen in plan view approximately corresponds to a diameter d of the bottom surface 8. Furthermore, a depth T of the reflector trough 7, measured from the main plane E to the bottom surface 8, approximately corresponds to the chip diagonal L.
  • reflective material such as silver, have a thickness D * of at least 0.5 mm.
  • the semiconductor chip 4 is connected to the part 2b via the bonding wire 9a.
  • the bonding wire 9a is within the
  • Reflector trough 7 embedded in the inner potting compound 6a A diameter of the bonding wire is for example 40 ⁇ +/- 20 ⁇ .
  • An upper side of the inner potting compound 6a facing away from the semiconductor chip 4 may be shaped to be planar or convexly curved.
  • the bonding wire 9a leaves the reflector trough 7 in a wall portion 70a of reduced height.
  • the bonding wire 9a has no constant radius of curvature, but is most curved near the top of the inner potting compound 6a in the reflector trough 7.
  • the bonding wire 9a pierces a boundary surface of the inner potting compound 6a preferably almost perpendicular.
  • the further tray also has an area of reduced height 70b.
  • the protection diode 15 is electrically connected to the part 2b via the bonding wire 9b.
  • the further well is filled with the protective diode 15 with a further inner potting compound 6b.
  • connection region 90 for the bonding wires 9a, 9b may be formed on the part 2b, as specifically in FIGS.
  • connection region 90 is offset from the plane E back and is, for example, at about the same distance from the plane E as the bottom of the further trough for the protective diode 15. It is possible that the connection region 90 is offset from the plane E back and is, for example, at about the same distance from the plane E as the bottom of the further trough for the protective diode 15. It is possible that the connection region 90 is offset from the plane E back and is, for example, at about the same distance from the plane E as the bottom of the further trough for the protective diode 15. It is possible that the
  • Bonding wire 9a does not intersect the plane E and / or is at most offset by the thickness DO of the lead frame with respect to the plane E back. In other words, it runs
  • Bonding wire 9a then, seen in a side view, compare Figure 3B, exclusively between the plane E and one of the plane E opposite main side F of the part 2a.
  • the leadframe 20 is shown after the mounting of the semiconductor chip 4 and before the attachment of the potting body 5.
  • the parts 2 a, 2 b of the lead frame 20 are still mechanically interconnected via webs 12, so that the
  • Lead frame 20 is formed integrally according to Figure 3A.
  • the webs 12 are removed in a subsequent method step, so that with the removal of the webs 12, the parts 2a, 2b are separated from each other.
  • Lead frame 20 has in particular the first part 2a
  • a ladder frame assembly 200 with ladder frame 20, as in FIG. 1 A ladder frame assembly 200 with ladder frame 20, as in FIG. 1
  • Reflector trough 7 and a molding of the inner casting compounds 6a, 6b and the potting 5 can still in
  • Lead frame composite 200 done. Dicing to individual semiconductor devices 1 is thus preferably done after all components of the semiconductor device 1 are formed and / or mounted.
  • the potting 5 for example by means of casting or injection molding, these can be in one piece and / or
  • Potting 5 are already formed separated from each other and have no coherent connection and then only the separation areas 14 are severed when separating.
  • the leadframe 20 of the semiconductor device 1 according to FIG. 4 has no reflector well, but the semiconductor chip 4 is attached to the first part 2 a at the main plane E.
  • the potting body 5 has a large height D10, which is preferably between 4 mm and 30 mm inclusive, for example at 10 mm +/- 3 mm. From a height D7, which is preferably between 2 mm and 20 mm inclusive, for example at 7 mm +/- 3 mm, the potting body 5 has a spherical shape. The intermediate region of the potting body 5 extending from the cuboid region to the height D7 is
  • the lead frame 20 of the semiconductor device 1 is
  • a depth D15 of the bend is in particular between 0 mm and 5 mm, for example 1 mm +/- 0.5 mm.
  • Potting 5 is attached, is preferably between 5 mm and 30 mm, for example, 13 mm +/- 5 mm.
  • the width D16 is preferably at least 50% or
  • the semiconductor chip 4 is in the
  • the semiconductor chips 4th can cover drop-shaped or hemispherical.
  • the bonding wire 9a leaves the inner potting compound preferably approximately perpendicular.
  • a further exemplary embodiment of the semiconductor component 1 is shown in a front view in FIG. 7A, in a plan view in FIG. 7B and in a perspective view in FIG. 7C
  • connection surfaces 3 are, also seen in plan view, partially adjacent and partly under the potting body 5 Limiting surfaces and at an underside of the potting body 5, which is opposite the lens portion of the potting body 5, the parts 2a, 2b extend at a distance from the potting body fifth
  • a further exemplary embodiment of the semiconductor component 1 is shown in a front view in FIG. 8A, in a plan view in FIG. 8B and in a perspective view in FIG. 8C
  • Punching body 5 pierced are located on the underside of the potting body 5 and, seen in plan view, covered by the potting body 5. Likewise, the pads 3 are completely covered by the potting body 5, seen in plan view.
  • the parts 2a, 2b extend L-shaped away from the bottom. As in the case of FIG. 7, the parts 2a, 2b may be U-shaped, wherein a first bending point of the parts 2a, 2b preferably lies within the potting body 5, see FIG. 8A. As in FIGS. 1, 4 and 7, the parts 2a, 2b are fork-shaped.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

In mindestens einer Ausführungsform des optoelektronischen Halbleiterbauteils (1) ist dieses oberflächenmontierbar und umfasst einen metallischen Leiterrahmen (2) mit mindestens zwei separaten Teilen. Das Halbleiterbauteil (2) umfasst mindestens zwei elektrische Anschlussflächen (3) zu einer elektrischen und thermischen Kontaktierung. An genau einem ersten der Teile des Leiterrahmens (2) ist mindestens ein optoelektronischer Halbleiterchip (4) befestigt, der mit einem zweiten der Teile elektrisch verbunden ist. Den Halbleiterchip (4) und den Leiterrahmen (2) umgibt zumindest stellenweise ein linsenartig geformter Vergusskörper (5). Die Anschlussflächen (3) befinden sich neben oder unter dem Vergusskörper (5). Eine Dicke (DO) des Leiterrahmens (2) beträgt mindestens 0,1 mm und ein mittlerer thermischer Widerstand zwischen dem Halbleiterchip (4) und zumindest einer der Anschlussflächen (3) liegt bei höchstens 20 K/W.

Description

Beschreibung
Oberflächenmontierbares optoelektronisches Halbleiterbauteil und Leiterrahmenverbund
Es wird ein oberflächenmontierbares optoelektronisches
Halbleiterbauteil angegeben. Darüber hinaus wird ein
Leiterrahmenverbund für ein solches Halbleiterbauteil
angegeben .
In der Druckschrift WO 2006/045287 A2 sind ein
elektromagnetische Strahlung emittierendes
Halbleiterbauelement und ein Bauelementgehäuse offenbart.
Eine zu lösende Aufgabe besteht darin, ein
oberflächenmontierbares optoelektronisches Halbleiterbauteil mit einer hohen thermischen Belastbarkeit anzugeben. Eine weitere zu lösende Aufgabe besteht darin, einen
Leiterrahmenverbund für ein solches Halbleiterbauteil
anzugeben .
Gemäß zumindest einer Aus führungs form des Halbleiterbauteils ist dieses oberflächenmontierbar . Das heißt, das
Halbleiterbauteil ist bevorzugt auf einer externen
Leiterplatte oder auf einem externen Anschlussträger
montierbar, ohne dass elektrische Anschlusseinrichtungen des Halbleiterbauteils Hauptflächen des externen Anschlussträgers durchdringen. Insbesondere ist das Halbleiterbauteil dann mittels Oberflächenmontagetechnologie, englisch Surface Mount Technology oder kurz SMT, montierbar.
Gemäß zumindest einer Aus führungs form des Halbleiterbauteils umfasst dieses einen metallischen Leiterrahmen mit mindestens zwei separaten Teilen. Der Leiterrahmen weist zwei
Haupterstreckungsrichtungen auf, die eine Hauptebene
aufspannen. Die Hauptebene verläuft insbesondere durch ein Gebiet einer Oberfläche des Leiterrahmens, das am weitesten von einem anderen Gebiet der Oberfläche, das zur
Kontaktierung mit dem externen Anschlussträger vorgesehen ist, in Richtung senkrecht zu der Hauptebene entfernt ist und/oder durch ein Gebiet der Oberfläche des Leiterrahmens, das einen Chipanschlussbereich darstellt. Metallischer
Leiterrahmen bedeutet, dass der Leiterrahmen metallische Eigenschaften wie hohe elektrische und thermische
Leitfähigkeit aufweist und dass zumindest ein Metall ein wesentlicher Bestandteil des Leiterrahmens ist. Zum Beispiel weist der Leiterrahmen ein Kupfer oder eine Kupferlegierung auf oder besteht hieraus.
Gemäß zumindest einer Aus führungs form des Halbleiterbauteils sind an den Teilen des Leiterrahmens mindestens zwei
elektrische Anschlussflächen ausgebildet. Die elektrischen Anschlussflächen sind zu einer elektrischen und thermischen Kontaktierung des Halbleiterbauteils an dem externen
Anschlussträger eingerichtet. Insbesondere sind die
Anschlussflächen dazu eingerichtet, in mittelbarem oder unmittelbarem Kontakt zu dem externen Anschlussträger zu stehen. Bevorzugt weist jedes der Teile des Leiterrahmens genau eine oder mindestens eine der elektrischen
Anschlussflächen auf.
Gemäß zumindest einer Aus führungs form des Halbleiterbauteils beinhaltet dieses mindestens einen optoelektronischen
Halbleiterchip. Der Halbleiterchip ist bevorzugt zur
Erzeugung einer elektromagnetischen Strahlung eingerichtet. Beispielsweise emittiert der Halbleiterchip im Betrieb Strahlung im sichtbaren Spektralbereich oder im nahinfraroten Spektralbereich. Zum Beispiel beinhaltet der Halbleiterchip eine auf einem I I I-V-Verbindungshalbleitermaterial wie GaAs oder InGaAs basierende Halbleiterschichtenfolge. Basieren bedeutet, dass neben den genannten Bestandteilen die
Halbleiterschichtenfolge weitere Stoffe, insbesondere
Dotierstoffe, enthalten kann und dass insbesondere eine oder mehrere aktive Zonen zur Strahlungserzeugung eines der genannten Halbleitermaterialien aufweisen oder hieraus bestehen.
Gemäß zumindest einer Aus führungs form des Halbleiterbauteils ist der mindestens eine Halbleiterchip an genau einem ersten der Teile des Leiterrahmens befestigt. Mit anderen Worten ist der Halbleiterchip unmittelbar und mechanisch fest mit dem ersten Teil des Leiterrahmens verbunden. Mit einem zweiten der Teile des Leiterrahmens ist der Halbleiterchip
elektrisch, beispielsweise mittels eines Bonddrahts, und mechanisch mittelbar, zum Beispiel über den Vergusskörper, verbunden.
Gemäß zumindest einer Aus führungs form des Halbleiterbauteils umfasst dieses einen Vergusskörper, der linsenartig geformt ist. Linsenartig heißt, dass der Vergusskörper zumindest stellenweise wie eine Linse geformt ist. Zum Beispiel ist ein Linsenbereich des Vergusskörpers sphärisch, ellipsoid, paraboloid, hyperbolisch, asymmetrisch und/oder als
Freiformfläche geformt. In Draufsicht gesehen kann der
Linsenbereich des Vergusskörpers insbesondere die Form eines Kreises, einer Ellipse oder eines Rechtecks mit abgerundeten Ecken aufweisen. Der Vergusskörper umgibt den Halbleiterchip und den Leiterrahmen stellenweise. Über den Vergusskörper sind die Teile des Leiterrahmens mechanisch miteinander verbunden. Der Vergusskörper ist bevorzugt einstückig
ausgebildet und für eine von dem Halbleiterchip im Betrieb erzeugte Strahlung ebenso bevorzugt klarsichtig und
transparent. Ein Material des Vergusskörpers ist zum Beispiel ein Epoxid, ein Silikon-Epoxid-Hybridmaterial oder ein
Silikon. Es kann der Halbleiterchip vollständig ringsum von dem Vergusskörper zusammen mit dem Leiterrahmen umgeben sein.
Gemäß zumindest einer Aus führungs form des Halbleiterbauteils befinden sich die Anschlussflächen zur elektrischen und thermischen Kontaktierung des Halbleiterbauteils, in
Draufsicht auf die durch die Haupterstreckungsrichtung aufgespannte Hauptebene gesehen, vollständig neben dem
Vergusskörper. Mit anderen Worten sind die Anschlussflächen nicht von dem Vergusskörper überdeckt. Alternativ hierzu ist es möglich, dass die Anschlussflächen, in Draufsicht gesehen, vollständig von dem Vergusskörper überdeckt sind oder dass sich die Anschlussflächen sowohl teilweise neben dem
Vergusskörper befinden als auch teilweise von dem
Vergusskörper überdeckt sind.
Gemäß zumindest einer Aus führungs form des Halbleiterbauteils sind die Anschlussflächen parallel zu der durch die
Haupterstreckungsrichtung aufgespannten Hauptebene
orientiert, insbesondere mit einer Toleranz von höchstens 15° oder mit einer Toleranz von höchstens 5°.
Gemäß zumindest einer Aus führungs form des Halbleiterbauteils ist der Vergusskörper in Form einer Sammellinse ausgebildet. Eine optische Achse des Vergusskörpers ist bevorzugt
senkrecht zu der Hauptebene orientiert, beispielsweise mit einer Toleranz von höchstens 15° oder höchstens 5°. Eine maximale, richtungsabhängige Intensität wird im Betrieb insbesondere entlang der optischen Achse emittiert. Ein
Emissionswinkel, innerhalb dessen die emittierte Intensität auf 50 % einer maximalen Intensität abfällt, entsprechend also einem Winkel voller Breite bei halber Intensität, kurz FWHM, liegt zum Beispiel zwischen einschließlich 0° und 40°, bevorzugt zwischen einschließlich 0° und 30°.
Gemäß zumindest einer Aus führungs form des Halbleiterbauteils beträgt eine Dicke des Leiterrahmens mindestens 0,1 mm, bevorzugt mindestens 0,5 mm, besonders bevorzugt mindestens 0,9 mm. Mit anderen Worten ist der Leiterrahmen
vergleichsweise dick.
Gemäß zumindest einer Aus führungs form des Halbleiterbauteils beträgt ein mittlerer thermischer Widerstand zwischen dem Halbleiterchip und zumindest einer oder aller der
Anschlussflächen höchstens 20 K/W, insbesondere höchstens 15 K/W oder höchstens 10 K/W. Ein thermischer Widerstand zwischen dem Halbleiterchip und den Anschlussflächen ist also vergleichsweise klein.
In mindestens einer Aus führungs form des optoelektronischen Halbleiterbauteils ist dieses oberflächenmontierbar und umfasst einen metallischen Leiterrahmen mit mindestens zwei separaten Teilen. Zwei Haupterstreckungsrichtungen des
Leiterrahmens spannen eine Hauptebene auf. Das
Halbleiterbauteil umfasst mindestens zwei elektrische
Anschlussflächen an den Teilen des Leiterrahmens zu einer elektrischen und thermischen Kontaktierung des
Halbleiterbauteils. An genau einem ersten der Teile des Leiterrahmens ist mindestens ein optoelektronischer
Halbleiterchip befestigt, der mit einem zweiten der Teile elektrisch verbunden ist. Den Halbleiterchip und den Leiterrahmen umgibt zumindest stellenweise ein linsenartig geformter Vergusskörper, der die Teile des Leiterrahmens mechanisch miteinander verbindet. In Draufsicht auf die
Hauptebene gesehen, befinden sich die Anschlussflächen neben und/oder unter dem Vergusskörper, wobei die Anschlussflächen ferner parallel zu der Hauptebene orientiert sind. Eine Dicke des Leiterrahmens beträgt mindestens 0,1 mm und ein mittlerer thermischer Widerstand zwischen dem Halbleiterchip und zumindest einer der Anschlussflächen liegt bei höchstens 20 K/W.
Durch die vergleichsweise große Dicke des Leiterrahmens ist eine gute Entwärmung des Halbleiterbauteils realisierbar. Hierdurch ist eine thermische Belastbarkeit des
Halbleiterbauteils, zum Beispiel aufgrund von Abwärme im Betrieb des Halbleiterchips, besonders hoch.
Gemäß zumindest einer Aus führungs form des Halbleiterbauteils befinden sich die elektrischen Anschlussflächen auf derselben Seite der Hauptebene. Insbesondere spannt eine der
Anschlussflächen eine weitere Ebene auf, innerhalb der auch alle anderen Anschlussflächen liegen, im Rahmen der
Herstellungstoleranzen. Bevorzugt schneidet die weitere
Ebene, in der sich die Anschlussflächen befinden, nicht den Vergusskörper und/oder nicht den Halbleiterchip.
Gemäß zumindest einer Aus führungs form des Halbleiterbauteils ist der Halbleiterchip in einer Reflektorwanne angeordnet, wobei die Reflektorwanne in dem ersten Teil des Leiterrahmens ausgeformt ist. Die Reflektorwanne weist zum Beispiel eine planare Bodenfläche auf. Bei dem Halbleiterchip handelt es sich beispielsweise um einen Dünnfilm-Leuchtdiodenchip mit einer Strahlungsaustrittsfläche insbesondere von zirka 1 mm^ . Es kann der Halbleiterchip eine Epitaxiestruktur mit einer oder mit mehreren aktiven, im Betrieb zu einer
Strahlungserzeugung vorgesehenen Schichten aufweisen, wobei die Schichten zu einer Emission bei voneinander verschiedenen Wellenlängen eingerichtet sein können. Die Epitaxiestruktur ist eine einfache oder eine mehrfache Epitaxiestruktur. Der Halbleiterchip ist an der Bodenfläche montiert, insbesondere über ein Löten oder ein Kleben. In lateraler Richtung ist der Halbleiterchip an der Bodenfläche vollständig oder teilweise von Wänden der Reflektorwanne umgeben. Die Wände der
Reflektorwanne können mit einem reflektierenden Material, beispielsweise mit Silber, beschichtet sein. Eine
Reflektivität der Wände der Reflektorwanne für eine vom
Halbleiterchip im Betrieb emittierte Strahlung beträgt beispielsweise mindestens 80 % oder mindestens 90 % oder mindestens 95 %. Bevorzugt reflektieren die Wände der
Reflektorwanne spiegelnd und nicht diffus.
Gemäß zumindest einer Aus führungs form des Halbleiterchips liegt ein Quotient L/T aus einer Diagonale L des
Halbleiterchips und einer Tiefe T der Reflektorwanne zwischen einschließlich 0,5 und 2,0. Mit anderen Worten ist die Tiefe der Reflektorwanne vergleichbar mit der Diagonalen des
Halbleiterchips. Die Diagonale ist insbesondere eine
Entfernung zwischen zwei einander gegenüberliegenden Ecken der dem Leiterrahmen abgewandten Strahlungsaustrittsfläche des Halbleiterchips, in Draufsicht auf die durch die
Haupterstreckungsrichtungen aufgespannte Hauptebene gesehen.
Gemäß zumindest einer Aus führungs form des optoelektronischen Halbleiterbauteils liegt der Quotient L/T aus der Diagonalen L des Halbleiterchips und der Tiefe T der Reflektorwanne zwischen einschließlich 0,8 und 1,2 oder, bevorzugt, zwischen einschließlich 0,9 und 1,1. Zum Beispiel für einen Dünnfilm- Halbleiterchip mit einer Kantenlänge von zirka 1 mm und einer Strahlungsaustrittsfläche von zirka 1 mm^ beträgt die Tiefe der Reflektorwanne zirka 1,5 mm.
Gemäß zumindest einer Aus führungs form des optoelektronischen Halbleiterbauteils weist die Reflektorwanne die Form eines Kegelstumpfes oder eines Pyramidenstumpfes auf. Ebenso ist es möglich, dass die Wände der Reflektorwanne eine paraboloide oder hyperboloide Form, in einem Querschnitt gesehen, aufweisen .
Gemäß zumindest einer Aus führungs form des Halbleiterbauteils liegt der mittlere Durchmesser der Bodenfläche der
Reflektorwanne zwischen einschließlich der Länge der
Diagonalen L des Halbleiterchips und der Länge der Diagonalen L plus 300 μπι. Mit anderen Worten entspricht der mittlere Durchmesser der Bodenfläche näherungsweise der Länge der Diagonalen des Halbleiterchips plus einer Montagetoleranz.
Gemäß zumindest einer Aus führungs form des Halbleiterbauteil beträgt eine Dicke von durch den Leiterrahmen gebildeten Begrenzungsseiten wie den Wänden oder dem Boden der
Reflektorwanne mindestens 0,5 mm, insbesondere mindestens 0 mm. Es sind die Begrenzungsseiten also vergleichsweise dick Hierdurch ist eine gute Wärmeabfuhr von dem Halbleiterchip gewährleistbar und eine thermische Belastbarkeit erhöhbar.
Gemäß zumindest einer Aus führungs form des Halbleiterbauteils beträgt ein Quotient aus einer Querschnittsfläche des
Leiterrahmens, senkrecht zu der durch die
Haupterstreckungsrichtungen aufgespannten Hauptebene, und einer thermischen Verlustleistung des Halbleiterchips im bestimmungsgemäßen Betrieb des Halbleiterbauteils mindestens 5 mm2/W, bevorzugt mindestens 7,5 mm2/W oder mindestens
10 mm2/W. Zum Beispiel beträgt die Querschnittsfläche
mindestens 3 mm2 oder mindestens 5 mm2.
Gemäß zumindest einer Aus führungs form des Halbleiterbauteils ist der Halbleiterchip unmittelbar von einer inneren
Vergussmasse umgeben, die wiederum von dem Vergusskörper und dem Leiterrahmen umgeben ist. Ist eine Reflektorwanne
vorhanden, so ist die innere Vergussmasse bevorzugt im
Wesentlichen auf die Reflektorwanne begrenzt. Ein Material der inneren Vergussmasse kann eine geringere Härte aufweisen als ein Material des Vergusskörpers, insbesondere bei einer stationären Betriebstemperatur des Halbleiterbauteils. Durch die innere Vergussmasse sind mechanische Spannungen zwischen dem Halbleiterchip und dem Vergusskörper aufgrund von
Temperaturänderungen reduzierbar. Das Material der inneren Vergussmasse ist zum Beispiel ein Silikon oder enthält ein Silikon. Das Material des Vergusskörpers ist zum Beispiel ein Epoxid oder umfasst ein Epoxid.
Gemäß zumindest einer Aus führungs form des Halbleiterbauteils durchstößt ein Bonddraht, mittels dem der Halbleiterchip elektrisch kontaktiert ist, eine Grenzfläche zwischen dem Vergusskörper und der inneren Vergussmasse mit einer Toleranz von höchstens 45° oder höchstens 30° senkrecht. Dadurch, dass der Bonddraht eine Grenzfläche zwischen der Vergussmasse und dem Vergusskörper insbesondere mit der angegebenen Toleranz senkrecht schneidet, sind mechanische Spannungen auf den Bonddraht durch temperaturinduzierte oder
herstellungsbedingte Volumenänderungen der inneren
Vergussmasse und/oder des Vergusskörpers reduzierbar. Hierdurch steigt eine thermische Belastbarkeit des Halbleiterbauteils an.
Gemäß zumindest einer Aus führungs form des Halbleiterbauteils überragt der Bonddraht die Reflektorwanne und/oder die innere Vergussmasse nicht, in einer Richtung senkrecht zu der
Hauptebene und weg von dem Halbleiterchip.
Gemäß zumindest einer Aus führungs form des Halbleiterbauteils weist die Reflektorwanne mindestens einen oder genau einen Randbereich verringerter Höhe auf, der dem zweiten Teil des Leiterrahmens zugewandt ist. Bevorzugt in diesem Bereich verringerter Wandhöhe verlässt der Bonddraht die
Reflektorwanne, insbesondere ohne die Reflektorwanne in eine Richtung senkrecht zu der Hauptebene zu verlassen.
Gemäß zumindest einer Aus führungs form des Halbleiterbauteils erstreckt sich der erste Teil des Leiterrahmens, an dem der Halbleiterchip befestigt ist, über zwei einander
gegenüberliegenden Seiten des Vergusskörpers über diesen hinaus. Insbesondere sind an zwei einander gegenüberliegenden Seiten des Vergusskörpers die Anschlussbereiche an dem ersten Teil des Leiterrahmens ausgebildet. Das heißt, der erste Teil des Leiterrahmens kann sich vollständig entlang zumindest einer der Haupterstreckungsrichtungen erstrecken. Hierdurch ist eine besonders effiziente Wärmeableitung aus dem
Halbleiterbauteil heraus gewährleistbar.
Gemäß zumindest einer Aus führungs form des Halbleiterbauteils ist der erste Teil des Leiterrahmens, in Draufsicht auf die durch die Haupterstreckungsrichtungen aufgespannte Hauptebene gesehen und neben und/oder unter dem Vergusskörper,
gabelartig mit Zinken geformt. Zwischen zwei Zinken des ersten Teils, in Draufsicht gesehen, kann sich der zweite Teil des Leiterrahmens befinden.
Es wird darüber hinaus ein Leiterrahmenverbund angegeben. Beispielsweise kann das optoelektronische Halbleiterbauteil, wie in Verbindung mit einer oder mehreren der oben genannten Aus führungs formen beschrieben, ein Teilstück des
Leiterrahmenverbundes enthalten. Merkmale des
Leiterrahmenverbundes sind daher auch für das hier
beschriebene Halbleiterbauteil offenbart und umgekehrt.
In mindestens einer Aus führungs form des Leiterrahmenverbundes beinhaltet dieser eine Vielzahl von metallischen
Leiterrahmen. Die Leiterrahmen weisen jeweils mindestens zwei Teile sowie zwei eine Hauptebene aufspannende
Haupterstreckungsrichtungen auf. An den Teilen von jedem der Leiterrahmen sind insgesamt mindestens zwei elektrische
Anschlussflächen zu einer elektrischen und thermischen
Kontaktierung ausgebildet. An einem ersten der Teile befindet sich zumindest ein Chipanschlussbereich zur Montage eines optoelektronischen Halbleiterchips. Die Anschlussflächen befinden sich, in Draufsicht auf die Hauptebene gesehen, neben dem Chipanschlussbereich und sind parallel zu der
Hauptebene orientiert. Jeder der Leiterrahmen weist einen oder mehrere Stege auf, über die die Teile des Leiterrahmens mechanisch miteinander verbunden sind. Die Stege sind dazu vorgesehen, bei oder nach einer Montage eines Halbleiterchips entfernt zu werden, sodass mindestens zwei der Teile pro Leiterrahmen voneinander separierbar sind. Eine Dicke des Leiterrahmens beträgt mindestens 0,1 mm. Ein thermischer Widerstand zwischen dem Chipanschlussbereich und wenigstens einer der Anschlussflächen beträgt höchstens 20 K/W. Nachfolgend wird ein hier beschriebenes optoelektronisches Halbleiterbauteil sowie ein hier beschriebener
Leiterrahmenverbund unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche
Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an.
Es zeigen: Figuren 1, 4, 7 und 8 schematische Darstellungen von
Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterbauteilen,
Figuren 2 und 5 schematische Draufsichten von
Ausführungsbeispielen von hier beschriebenen
Leiterrahmenverbünden, und
Figuren 3 und 6 schematische Darstellungen von
Ausführungsbeispielen von hier beschriebenen
Leiterrahmen.
In Figur 1A ist eine Vorderansicht, in Figur 1B eine
Seitenansicht und in Figur IC eine Draufsicht auf ein
Ausführungsbeispiel eines optoelektronischen
Halbleiterbauteils 1 dargestellt. Darüber hinaus ist in Figur 1D eine perspektivische Darstellung des Halbleiterbausteils 1 gezeigt. In der Figur 3A ist eine Draufsicht und in den
Figuren 3B und 3C sind Schnittdarstellungen eines
Leiterrahmens 20 des Halbleiterbauteils 1 veranschaulicht. Die Figuren 1 und 3 sind insbesondere entlang von
Haupterstreckungsrichtung Ml, M2 gleich skaliert. Der Leiterrahmen 20 weist ein erstes Teil 2a sowie ein zweites Teil 2b auf. An dem ersten Teil 2a ist in einer
Reflektorwanne 7 ein Halbleiterchip 4 an einer Bodenfläche 8 angebracht. Die Bodenfläche 8 weist einen
Chipanschlussbereich 13 auf. Über einen Bonddraht 9a ist der Halbleiterchip 4 elektrisch mit dem zweiten Teil 2b des
Leiterrahmens 20 verbunden. Der Bonddraht 9a überragt die Reflektorwanne 7 nicht. Weiterhin ist die Reflektorwanne 7 mit einer inneren Vergussmasse 6 ausgefüllt. Die innere
Vergussmasse 6 weist ein im Vergleich zu einem Vergusskörper 5 weiches Material auf. Eine mechanische Verbindung der Teile 2a, 2b des Leiterrahmens 20 erfolgt über den Vergusskörper 5, der linsenartig geformt ist und die innere Vergussmasse 6a sowie die Teile 2a, 2b des Leiterrahmens 20 umgibt.
Insbesondere anhand der Figuren 1A und IC wird der
Leiterrahmen 20 detaillierter beschrieben. Eine Dicke DO des Leiterrahmens 20 beträgt bevorzugt zwischen einschließlich 0,5 mm und 3 mm, zum Beispiel 1 mm +/- 0,2 mm. Durch diese vergleichsweise große Dicke DO des Leiterrahmens 20 ist eine gute Wärmeabführung von dem Halbleiterchip 4 weg
gewährleistbar. Eine Ausdehnung D4 des Leiterrahmens 20 entlang der Haupterstreckungsrichtung Ml liegt bevorzugt zwischen einschließlich 10 mm und 40 mm, zum Beispiel bei 21 mm +/- 5 mm. Bei allen diesen sowie nachfolgend
angegebenen Abmessungen handelt es sich lediglich um
exemplarische Abmessungen. Erfindungsgemäße
Halbleiterbauteile 1 können auch hiervon deutlich abweichende Abmessungen aufweisen.
Entlang der weiteren Haupterstreckungsrichtung M2 beträgt eine Breite Dil des Teils 2a insbesondere zwischen
einschließlich 2 mm und 30 mm, zum Beispiel 8 mm +/- 3 mm. Das erste Teil 2a des Leiterrahmens 20 erstreckt sich an zwei einander gegenüberliegenden Seiten des Vergusskörpers 5 in Draufsicht auf eine durch die Haupterstreckungsrichtungen Ml, M2 aufgespannte Hauptebene E. Mit anderen Worten ist das erste Teil 2a gabelartig geformt, wobei sich das stiftartig geformte zweite Teil 2b zwischen Zinken 11 des gabelartigen ersten Teils 2a befindet. Eine Breite D13 der Zinken 11 des ersten Teils 2a liegt bevorzugt zwischen einschließlich 0,5 mm und 10 mm, beispielsweise bei 2 mm +/- 1 mm. Eine Breite D12 des zweiten Teils 2b ist bevorzugt kleiner als die Breite D13 und liegt bevorzugt zwischen einschließlich 0,3 mm und 10 mm, beispielsweise bei 1 mm +/- 0,5 mm. Ein Abstand zwischen den Zinken 11 des ersten Teils 2a und dem zweiten Teil 2b entlang der Haupterstreckungsrichtung M2 ist bevorzugt kleiner als die Breite D13.
An von der Hauptebene E am weitesten entfernten Bereichen der Teile 2a, 2b, gemessen in einer Richtung senkrecht zu der Hauptebene E, sind elektrische und thermische
Anschlussflächen 3a, 3b ausgebildet, die zu einer Lötmontage oder Klebemontage des Halbleiterbauteils 1 an einen externen, nicht gezeichneten Anschlussträger ausgebildet sind.
Insbesondere die Anschlussfläche 3a des ersten Teils 2a ist vergleichsweise groß und erlaubt eine gute thermische
Kopplung des Halbleiterchips 4 an den nicht dargestellten externen Anschlussträger.
Ein Abstand D14 zwischen einer Unterseite des Vergusskörpers 5 und den Anschlussflächen 3a, 3b liegt bevorzugt zwischen einschließlich 0 mm und 2 mm, zum Beispiel bei 0,5 mm +/- 0,25 mm. Anders als in Figur 1 dargestellt ist es auch möglich, dass die Teile 2a, 2b des Leiterrahmens 20 keine Biegung aufweisen und dass somit eine weitere Ebene, in der die Anschlussflächen 3a, 3b liegen, den Vergusskörper 5 schneidet. In diesem Fall kann der nicht gezeigte externe Anschlussträger eine Vertiefung für den Vergusskörper 5 aufweisen. Eine Breite D5 der Anschlussflächen 3a, 3b liegt bevorzugt zwischen einschließlich 0,5 mm und 10 mm, zum
Beispiel bei 1,5 mm +/- 0,5 mm.
Der Vergusskörper 5 wird nachfolgend anhand der Figuren 1A bis IC detaillierter erläutert. Der Vergusskörper 5 weist eine optische Achse 0 auf, die im Wesentlichen senkrecht zur Hauptebene E orientiert ist. Eine Gesamthöhe D6, bezogen auf die Hauptebene E, liegt bevorzugt zwischen einschließlich 2 mm und 30 mm, beispielsweise bei 7 mm +/- 3 mm. Ein
quaderförmiger Bereich des Vergusskörpers 5, der die Teile 2a, 2b des Leiterrahmens 20 unmittelbar umgibt, weist eine Höhe D9 bevorzugt zwischen einschließlich 2 mm und 10 mm, zum Beispiel 4 mm +/- 1,5 mm auf. Dieser quaderförmige Bereich weist eine Breite D3 von bevorzugt zwischen einschließlich
4 mm und 30 mm, zum Beispiel 9 mm +/- 4 mm, auf. Die Breite D3 entspricht näherungsweise der Breite D8. Die Breiten D3, D8 sind bevorzugt um mindestens 0,5 mm und/oder um mindestens
5 % oder um mindestens 10 % größer als die Breite Dil.
Eine Höhe D10 des linsenartig geformten Bereichs des
Vergusskörpers 5 liegt bevorzugt zwischen einschließlich 1 mm und 30 mm, beispielsweise bei 6 mm +/- 3 mm. Eine Gesamthöhe des Vergusskörpers 5 ergibt sich aus der Summe der Höhen D9 und D10. In eine Richtung weg von dem Leiterrahmen 20 und beginnend bei der Höhe D7, die bevorzugt bei 3 mm +/- 2 mm liegt, weist der Vergusskörper 5 in einem Linsenbereich eine zum Beispiel sphärische Formgebung auf. Ein Durchmesser D2 des linsenförmigen Linsenbereichs des Vergusskörpers 5 bei der Höhe D7 beträgt bevorzugt zwischen einschließlich 3 mm und 30 mm, beispielsweise 8,5 mm +/- 3 mm. Ein Durchmesser Dl bei der Höhe D9 liegt bevorzugt zwischen einschließlich 1 % und 10 % und ist größer als der Durchmesser D2. In einem Zwischenbereich zwischen der Höhe D7 und dem quaderförmigen, die Teile 2a, 2b unmittelbar umgebenden Bereich des
Vergusskörpers 5 weist der Vergusskörper 5 bevorzugt die Form eines Kegelstumpfes auf, wobei ein Öffnungswinkel α des
Kegels beispielsweise zwischen einschließlich 5° und 15° liegt .
Speziell in den Figuren 3A und 3B ist die Reflektorwanne 7 des Halbleiterbauteils 1 genauer dargestellt. Der
Halbleiterchip 4 weist eine Chipdiagonale L auf, die in
Draufsicht gesehen näherungsweise einem Durchmesser d der Bodenfläche 8 entspricht. Weiterhin entspricht eine Tiefe T der Reflektorwanne 7, gemessen von der Hauptebene E bis zu der Bodenfläche 8, ungefähr der Chipdiagonalen L.
Begrenzungsseiten der Reflektorwanne 7, die mit einem
reflektierenden Material wie Silber beschichtet sein können, weisen eine Dicke D* von mindestens 0,5 mm auf.
Der Halbleiterchip 4 ist über den Bonddraht 9a mit dem Teil 2b verbunden. Der Bonddraht 9a ist innerhalb der
Reflektorwanne 7 in die innere Vergussmasse 6a eingebettet. Ein Durchmesser des Bonddrahts beträgt zum Beispiel 40 μπι +/- 20 μπι. Eine dem Halbleiterchip 4 abgewandte Oberseite der inneren Vergussmasse 6a kann planar oder konvex gekrümmt geformt sein. Der Bonddraht 9a verlässt die Reflektorwanne 7 in einem Wandbereich 70a mit verminderter Höhe. Bevorzugt weist der Bonddraht 9a keinen konstanten Krümmungsradius auf, sondern ist nahe der Oberseite der inneren Vergussmasse 6a in der Reflektorwanne 7 am stärksten gekrümmt. Der Bonddraht 9a durchstößt eine Begrenzungsfläche der inneren Vergussmasse 6a bevorzugt nahezu senkrecht.
Optional ist an dem ersten Teil 2a in einer weiteren Wanne eine Schutzdiode 15 gegen elektrostatische Entladung
angebracht. Die weitere Wanne weist ebenfalls einen Bereich verminderter Höhe 70b auf. Die Schutzdiode 15 ist über den Bonddraht 9b mit dem Teil 2b elektrisch verbunden. Ebenfalls bevorzugt ist die weitere Wanne mit der Schutzdiode 15 mit einer weiteren inneren Vergussmasse 6b gefüllt.
Außerdem kann an dem Teil 2b ein Anschlussbereich 90 für die Bonddrähte 9a, 9b ausgebildet sein, wie speziell in den
Figuren 3A und 3C dargestellt. Das Teil 2b ist hierbei so geformt, dass der Anschlussbereich 90 gegenüber der Ebene E zurück versetzt ist und sich zum Beispiel in etwa im selben Abstand von der Ebene E befindet wie der Boden der weiteren Wanne für die Schutzdiode 15. Es ist möglich, dass der
Bonddraht 9a die Ebene E nicht schneidet und/oder höchstens um die Dicke DO des Leiterrahmens gegenüber der Ebene E zurück versetzt ist. Mit anderen Worten verläuft der
Bonddraht 9a dann, in einer Seitenansicht gesehen, vergleiche Figur 3B, ausschließlich zwischen der Ebene E und einer der Ebene E gegenüberliegenden Hauptseite F des Teils 2a.
In Figur 3A ist der Leiterrahmen 20 nach der Montage des Halbleiterchips 4 und vor dem Anbringen des Vergusskörpers 5 gezeigt. Die Teile 2a, 2b des Leiterrahmens 20 sind noch über Stege 12 mechanisch miteinander verbunden, sodass der
Leiterrahmen 20 gemäß Figur 3A einstückig ausgebildet ist.
Die Stege 12 werden in einem nachfolgenden Verfahrensschritt entfernt, sodass mit dem Entfernen der Stege 12 die Teile 2a, 2b voneinander separiert werden. Zur Verbesserung einer mechanischen Verbindung des Vergusskörpers 5 mit dem
Leiterrahmen 20 weist insbesondere der erste Teil 2a
Einkerbungen 16 sowie Öffnungen 17 auf.
Ein Leiterrahmenverbund 200 mit Leiterrahmen 20, wie in
Verbindung mit dem Halbleiterbauteil 1 insbesondere gemäß Figur 1 verwendet, ist in einer Draufsicht in Figur 2 illustriert. Benachbarte Leiterrahmen 20 sind über
Vereinzelungsbereiche 14 einstückig miteinander verbunden. Eine Montage der Halbleiterchips 4 an den
Chipanschlussbereichen 13 an der Bodenfläche 8 der
Reflektorwanne 7 sowie ein Formen der inneren Vergussmassen 6a, 6b sowie des Vergusskörpers 5 kann noch im
Leiterrahmenverbund 200 erfolgen. Ein Vereinzeln zu einzelnen Halbleiterbauteilen 1 geschieht also bevorzugt, nachdem alle Komponenten des Halbleiterbauteils 1 geformt und/oder montiert sind.
Beim Formen der Vergusskörper 5, zum Beispiel mittels Gießen oder Spritzgießen, können diese einstückig und/oder
strangförmig ausgebildet sein und sich zusammenhängend über mehrere der Leiterrahmen 20 hinweg erstrecken. Bei dem
Vereinzeln zu einzelnen Halbleiterbauteilen 1 werden dann auch die Vergusskörper 5 vereinzelt und voneinander
separiert. Alternativ ist es hierzu möglich, dass die
Vergusskörper 5 bereits voneinander separiert geformt werden und keine zusammenhängende Verbindung aufweisen und dann beim Vereinzeln nur die Vereinzelungsbereiche 14 durchtrennt werden .
Analog zu den Figuren 1 bis 3 ist in den maßstäblichen
Figuren 4 bis 6 ein weiteres Ausführungsbeispiel des
Halbleiterbauteils 1 sowie des zugehörigen Leiterrahmenverbundes 200 illustriert. Anders als gemäß Figur 1 weist der Leiterrahmen 20 des Halbleiterbauteils 1 gemäß Figur 4 keine Reflektorwanne auf, sondern der Halbleiterchip 4 ist an der Hauptebene E auf das erste Teil 2a angebracht.
Durch den Verzicht auf die Reflektorwanne ist eine besonders gute thermische Ankopplung des Halbleiterchips 4 an einen nicht dargestellten externen Anschlussträger erreichbar. Um eine besonderes gerichtete Abstrahlung zu erzielen, weist der Vergusskörper 5 eine große Höhe D10 auf, die bevorzugt zwischen einschließlich 4 mm und 30 mm, beispielsweise bei 10 mm +/- 3mm liegt. Ab einer Höhe D7, die bevorzugt zwischen einschließlich 2 mm und 20 mm, beispielsweise bei 7 mm +/- 3 mm, liegt, weist der Vergusskörper 5 eine sphärische Form auf. Der von dem quaderförmigen Bereich bis zur Höhe D7 reichende Zwischenbereich des Vergusskörpers 5 ist
kegelstumpfartig geformt mit einem Öffnungswinkel von beispielsweise 4° +/- 2°. Der Leiterrahmen 20 des Halbleiterbauteils 1 ist
detaillierter in Figur 6 dargestellt. Eine Tiefe D15 der Biegung liegt insbesondere zwischen einschließlich 0 mm und 5 mm, beispielsweise bei 1 mm +/- 0,5 mm. Eine Breite D16 eines Zentralbereichs des Leiterrahmens 20, in der der
Vergusskörper 5 angebracht ist, beträgt bevorzugt zwischen einschließlich 5 mm und 30 mm, beispielsweise 13 mm +/- 5 mm. Die Breite D16 beträgt bevorzugt mindestens 50 % oder
mindestens 60 % der Breite D4, vergleiche die Figuren 1A und 4A.
Anders als dargestellt ist der Halbleiterchip 4 in dem
Ausführungsbeispiel gemäß der Figuren 4 bis 6 optional mit der inneren Vergussmasse umgeben, die den Halbleiterchips 4 tropfenförmig oder halbkugelförmig überdecken kann. In diesem Fall verlässt der Bonddraht 9a die innere Vergussmasse bevorzugt näherungsweise senkrecht. Ein weiteres Ausführungsbeispiel des Halbleiterbauteils 1 ist in Figur 7A in einer Vorderansicht, in Figur 7B in einer Draufsicht und in Figur 7C in einer perspektivischen
Darstellung gezeigt. Die Teile 2a, 2b des Leiterrahmens sind außerhalb des Vergusskörpers 5 U-förmig gebogen und reichen, in Draufsicht gesehen, bis unter den Vergusskörper 5. Die Anschlussflächen 3 liegen, ebenfalls in Draufsicht gesehen, teilweise neben und teilweise unter dem Vergusskörper 5. An lateralen Begrenzungsflächen und an einer Unterseite des Vergusskörpers 5, die dem Linsenbereich des Vergusskörpers 5 gegenüber liegt, verlaufen die Teile 2a, 2b in einem Abstand zu dem Vergusskörper 5.
Anders als in Figur 7 illustriert ist es alternativ ebenso möglich, dass die U-förmig gebogenen Teile 2a, 2b auch an den lateralen Begrenzungsflächen und/oder an der Unterseite des Vergusskörpers 5 in unmittelbarem Kontakt zu dem
Vergusskörper 5 stehen.
Ein weiteres Ausführungsbeispiel des Halbleiterbauteils 1 ist in Figur 8A in einer Vorderansicht, in Figur 8B in einer Draufsicht und in Figur 8C in einer perspektivischen
Darstellung gezeigt. Durchstoßbereiche, in denen die Teile 2a, 2b des Leiterrahmens äußere Begrenzungsflächen des
Vergusskörpers 5 durchstoßen, befinden sich an der Unterseite des Vergusskörpers 5 und sind, in Draufsicht gesehen, von dem Vergusskörper 5 überdeckt. Ebenso sind die Anschlussflächen 3 vollständig von dem Vergusskörper 5 überdeckt, in Draufsicht gesehen. Es erstrecken sich die Teile 2a, 2b L-förmig weg von der Unterseite. Wie auch gemäß Figur 7 können die Teile 2a, 2b U-förmig geformt sein, wobei eine erste Biegestelle der Teile 2a, 2b bevorzugt innerhalb des Vergusskörpers 5 liegt, siehe Figur 8A. Ebenso wie gemäß den Figuren 1, 4 und 7 sind die Teile 2a, 2b gabelartig geformt.
Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2010 045 596.2, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

Oberflächenmontierbares optoelektronisches Halbleiterbauteil (1) mit
- einem metallischen Leiterrahmen (20) mit mindestens zwei separaten Teilen (2a, 2b) und mit zwei eine
Hauptebene (E) aufspannenden
Haupterstreckungsrichtungen (M) ,
- mindestens zwei elektrischen Anschlussflächen (3) an den Teilen (2a, 2b) zu einer elektrischen und
thermischen Kontaktierung des Halbleiterbauteils (1),
- mindestens einem optoelektronischen Halbleiterchip (4), der an genau einem ersten der Teile (2a) befestigt und mit einem zweiten der Teile (2b) elektrisch
verbunden ist, und
- einem linsenartig geformten Vergusskörper (5), der den Halbleiterchip (4) und den Leiterrahmen (20) mindestens stellenweise umgibt und die Teile (2a, 2b) mechanisch miteinander verbindet,
wobei
- sich die Anschlussflächen (3), in Draufsicht auf die Hauptebene (E) gesehen, neben und/oder unter dem
Vergusskörper (5) befinden und parallel zu der
Hauptebene (E) orientiert sind,
- eine Dicke (DO) des Leiterrahmens (20) mindestens 0,1 mm beträgt, und
- ein mittlerer thermischer Widerstand zwischen dem Halbleiterchip (4) und wenigstens einer der
Anschlussflächen (3) höchstens 20 K/W beträgt.
2. Optoelektronisches Halbleiterbauteil (1) nach dem
vorhergehenden Anspruch,
bei dem der Halbleiterchip (4) in einer Reflektorwanne (7) angeordnet ist, die in dem ersten Teil (2a) des Leiterrahmens (20) ausgeformt ist,
wobei ein Quotient L/T aus einer Diagonale (L) des Halbleiterchips (4) und einer Tiefe (T) der
Reflektorwanne (7) zwischen einschließlich 0,5 und 2,0 beträgt .
3. Optoelektronisches Halbleiterbauteil (1) nach dem
vorhergehenden Anspruch,
bei dem der Quotient L/T zwischen einschließlich 0,8 und 1,2 oder zwischen einschließlich 0,9 und 1,1 liegt.
4. Optoelektronisches Halbleiterbauteil (1) nach Anspruch 2 oder 3,
bei dem ein mittlerer Durchmesser (d) einer Bodenfläche
(8) der Reflektorwanne (7) zwischen einschließlich der Länge der Diagonalen (L) des Halbleiterchips (4) und der Länge der Diagonalen (L) plus 300 μπι beträgt.
5. Optoelektronisches Halbleiterbauteil (1) nach einem der Ansprüche 2 bis 4,
bei dem die Dicke (D*) von durch den Leiterrahmen (20) gebildeten Begrenzungsseiten der Reflektorwanne (7) mindestens 0,5 mm beträgt.
6. Optoelektronisches Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche,
bei dem ein Quotient A/P aus einer Querschnittsfläche (A) des Leiterrahmens (20), senkrecht zu der Hauptebene (E) , und einer thermischen Verlustleistung P des
Halbleiterchips (4) im bestimmungsgemäßen Betrieb des Halbleiterbauteils (1) mindestens 5 mm^/w beträgt. Optoelektronisches Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche,
bei dem der Halbleiterchip (4) von einer inneren
Vergussmasse (6) umgeben ist, die von dem Vergusskörper und dem Leiterrahmen (20) umgeben ist,
wobei ein Material der inneren Vergussmasse (6) eine geringer Härte aufweist als ein Material des
Vergusskörpers (5),
und wobei der Halbleiterchip (4) mit dem zweiten Teil (2) über einen Bonddraht (9) elektrisch verbunden ist.
Optoelektronisches Halbleiterbauteil (1) nach Anspruch 2 und nach dem vorhergehenden Anspruch,
bei dem die Reflektorwanne (7) mit der inneren
Vergussmasse (6) ausgefüllt ist,
wobei der Bonddraht (9) eine Grenzfläche (56) zwischen dem Vergusskörper (5) und der inneren Vergussmasse (6) senkrecht mit einer Toleranz von höchstens 45°
durchstößt .
Optoelektronisches Halbleiterbauteil (1) nach Anspruch 7 oder 8,
bei dem der Bonddraht (9) die Reflektorwanne (7) und/oder die innere Vergussmasse (6), in eine Richtung (S) senkrecht zu der Hauptebene und weg von dem
Halbleiterchip (4), nicht überragt.
Optoelektronisches Halbleiterbauteil (1) zumindest nach Anspruch 2,
bei dem die Reflektorwanne (7) mindesten einen oder genau einen Wandbereich (70) verringerter Höhe
aufweist, der dem zweiten Teil (2b) des Leiterrahmens (20) zugewandt ist.
11. Optoelektronisches Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche,
bei dem sich der erste Teil (2a) des Leiterrahmens (20), an dem der Halbleiterchip (4) befestigt ist, an zwei einander gegenüberliegenden Seiten des
Vergusskörpers (5), in der Hauptebene (E) gesehen, über den Vergusskörper (5) hinaus erstreckt.
12. Optoelektronisches Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche,
bei dem der erste Teil (2a) des Leiterrahmens (20), in
Draufsicht auf die Hauptebene (E) gesehen und neben oder unter dem Vergusskörper (5), gabelartig mit Zinken (11) geformt ist.
13. Optoelektronisches Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche,
bei dem Durchstoßbereiche, in denen die Teile (2a, 2b) äußere Begrenzungsflächen des Vergusskörper (5) durchstoßen, in Draufsicht auf die Hauptsebene (E) gesehen von dem Vergusskörper (5) überdeckt sind. 14. Optoelektronisches Halbleiterbauteil (1) mindestens nach den Ansprüchen 5, 6, 8 und 12,
wobei sich die Anschlussflächen (3), in Draufsicht auf die Hauptebene (E) gesehen, teilweise neben und
teilweise unter dem Vergusskörper (5) befinden. 15. Leiterrahmenverbund (200) mit einer Vielzahl von
metallischen Leiterrahmen (20),
wobei die Leiterrahmen (20) jeweils aufweisen:
- mindestens zwei Teile (2a, 2b) ,
- zwei eine Hauptebene (E) aufspannende
Haupterstreckungsrichtungen (M) , - mindestens zwei Anschlussflächen (3) an den Teilen (2a, 2b) zu einer elektrischen und thermischen
Kontaktierung,
- mindestens einen Chipanschlussbereich (13) zur
Montage eines optoelektronischen Halbleiterchip (4) an einem ersten der Teile (2a) ,
wobei
- sich die Anschlussflächen (3), in Draufsicht auf die Hauptebene (E) gesehen, neben dem Chipanschlussbereich (13) befinden und parallel zu der Hauptebene (E) orientiert sind,
- die Teile (2a, 2b) über Stege (12) mechanisch miteinander verbunden sind und die Stege (12) dazu vorgesehen sind, bei oder nach einer Montage des Halbleiterchips (4) entfernt zu werden, so dass mindestens zwei der Teile (2a, 2b) pro Leiterrahmen (20) voneinander abtrennbar sind,
- eine Dicke (D) des Leiterrahmens (20) mindestens 0,1 mm beträgt, und
- ein mittlerer thermischer Widerstand zwischen dem Chipanschlussbereich (13) und wenigstens einer der Anschlussflächen (3) höchstens 20 K/W beträgt.
PCT/EP2011/065310 2010-09-16 2011-09-05 Oberflächenmontierbares optoelektronisches halbleiterbauteil und leiterrahmenverbund WO2012034888A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010045596A DE102010045596A1 (de) 2010-09-16 2010-09-16 Oberflächenmontierbares optoelektronisches Halbleiterbauteil und Leiterrahmenvebund
DE102010045596.2 2010-09-16

Publications (1)

Publication Number Publication Date
WO2012034888A1 true WO2012034888A1 (de) 2012-03-22

Family

ID=44645093

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2011/065310 WO2012034888A1 (de) 2010-09-16 2011-09-05 Oberflächenmontierbares optoelektronisches halbleiterbauteil und leiterrahmenverbund

Country Status (2)

Country Link
DE (1) DE102010045596A1 (de)
WO (1) WO2012034888A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016197961A1 (zh) * 2015-06-11 2016-12-15 吴少健 一种led灯封装支架

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150144972A1 (en) * 2012-07-24 2015-05-28 Koninklijke Philips N.V. Matrix leadframe for led packaging
DE102013100121A1 (de) * 2013-01-08 2014-07-10 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
US9991428B2 (en) 2013-05-17 2018-06-05 Osram Opto Semiconductors Gmbh Optoelectronic component and method for the production thereof
DE102013110355A1 (de) 2013-09-19 2015-03-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zum Herstellen eines Leiterrahmenverbunds

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1566846A2 (de) * 1997-07-29 2005-08-24 Osram Opto Semiconductors GmbH Optoelektronisches Bauelement
WO2006045287A2 (de) 2004-10-25 2006-05-04 Osram Opto Semiconductors Gmbh Elektromagnetische strahlung emittierendes halbleiterbauelement und bauelementgehäuse
US20070081313A1 (en) * 2005-07-29 2007-04-12 Kozo Tanaka Surface mounting semiconductor device
US20070145403A1 (en) * 2005-12-27 2007-06-28 Kabushiki Kaisha Toshiba Luminescent device and method for manufacturing the same
US20100181887A1 (en) * 2009-01-21 2010-07-22 Samsung Electronics Co., Ltd. Light emitting device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10308917A1 (de) * 2003-02-28 2004-09-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil mit metallisiertem Reflektor
CN1655368A (zh) * 2004-02-10 2005-08-17 翁世杰 发光二极管结构及其制作方法
WO2007058514A1 (en) * 2005-11-21 2007-05-24 Seoul Semiconductor Co., Ltd. Light emitting element
KR100729439B1 (ko) * 2006-03-23 2007-06-15 (주)싸이럭스 발광소자 패키지 구조체와 그 제조방법 및 이를 적용한발광소자의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1566846A2 (de) * 1997-07-29 2005-08-24 Osram Opto Semiconductors GmbH Optoelektronisches Bauelement
WO2006045287A2 (de) 2004-10-25 2006-05-04 Osram Opto Semiconductors Gmbh Elektromagnetische strahlung emittierendes halbleiterbauelement und bauelementgehäuse
US20070081313A1 (en) * 2005-07-29 2007-04-12 Kozo Tanaka Surface mounting semiconductor device
US20070145403A1 (en) * 2005-12-27 2007-06-28 Kabushiki Kaisha Toshiba Luminescent device and method for manufacturing the same
US20100181887A1 (en) * 2009-01-21 2010-07-22 Samsung Electronics Co., Ltd. Light emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016197961A1 (zh) * 2015-06-11 2016-12-15 吴少健 一种led灯封装支架

Also Published As

Publication number Publication date
DE102010045596A1 (de) 2012-03-22

Similar Documents

Publication Publication Date Title
EP1566846B1 (de) Optoelektronisches Bauelement
EP2396832B1 (de) Verkapselte optoeleketronische halbleiteranordnung mit lötstoppschicht und entsprechendes verfahren
EP2583318B1 (de) Herstellung eines oberflächenmontierbaren optoelektronischen bauelements
EP2345074B1 (de) Trägerkörper für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines trägerkörpers
DE19829197C2 (de) Strahlungsaussendendes und/oder -empfangendes Bauelement
WO2008083672A2 (de) Gehäuse für optoelektronisches bauelement und anordnung eines optoelektronischen bauelementes in einem gehäuse
WO2014154632A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
WO2012034888A1 (de) Oberflächenmontierbares optoelektronisches halbleiterbauteil und leiterrahmenverbund
EP2583319A1 (de) Optoelektronisches bauteil
WO2013056967A2 (de) Strahlungsemittierendes bauelement
WO2014180772A1 (de) Lichtemittierendes halbleiterbauelement und verfahren zur herstellung von lichtemittierenden halbleiterbauelementen
DE102011083691B4 (de) Optoelektronisches halbleiterbauteil
WO2017016953A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
WO2017178332A1 (de) Bauelement mit reflektor und verfahren zur herstellung von bauelementen
WO2012025377A1 (de) Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements
DE102010054591B4 (de) Gehäuse und Verfahren zur Herstellung eines Gehäuses für ein optoelektronisches Bauelement
WO2014108277A1 (de) Reflektorwanne für ein optoelektronisches halbleiterbauteil
DE102010052541A1 (de) Optoelektronisches Halbleiterbauelement
WO2015117946A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2021148484A1 (de) Led-chip einsatz, beleuchtungseinrichtung, leuchtmodul sowie verfahren zum herstellen der beleuchtungseinrichtung
DE102008043345A1 (de) Leuchtmodul
WO2014202629A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102011011861A1 (de) Halbleiterchipgehäuseanordnung und Herstellungsverfahren

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11755045

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11755045

Country of ref document: EP

Kind code of ref document: A1