WO2012013431A1 - Flip-chip-gehäuse für zwei filtertopologien - Google Patents

Flip-chip-gehäuse für zwei filtertopologien Download PDF

Info

Publication number
WO2012013431A1
WO2012013431A1 PCT/EP2011/060640 EP2011060640W WO2012013431A1 WO 2012013431 A1 WO2012013431 A1 WO 2012013431A1 EP 2011060640 W EP2011060640 W EP 2011060640W WO 2012013431 A1 WO2012013431 A1 WO 2012013431A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
flip
ground
filter
dms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2011/060640
Other languages
English (en)
French (fr)
Inventor
Cik Ling Ku
Marc Huesgen
Chee Khoon Eng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of WO2012013431A1 publication Critical patent/WO2012013431A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations

Definitions

  • the invention relates to housings for flip-chip type ver ⁇ switched chips.
  • Flip-chip mounted chips are generally connected and interconnected via bump connections to a carrier plate.
  • a flip-chip device requires no material ⁇ Lich larger footprint than the chip. Thereby, it is mög ⁇ Lich, the base of a "flipped" with a chip equipped device to maintain relatively low; In particular, the edge region of the component which is not overlapped by the chip surface can be kept particularly small. Bump connections, thereby establishing an electrical and a mechanical connection between contact surfaces of the housing and pads of the chip ago.
  • Flip-chip components are known, for example, from US Pat. No. 7,388,281.
  • a problem with known flip-chip components is that the corresponding contact surfaces of the housing and the corresponding pads on the chip and the size of the housing and the chip must be individually adapted to each other, on the one hand a mechanically stable connection and on the other hand, an optimally small footprint to obtain.
  • the flip-chip housing specified with a first contact surface and a second contact surface.
  • the first contact ⁇ surface is provided for interconnection via a bump connection with a pad of a first chip.
  • the second contact surface is provided for interconnection via a bump connection with a connection surface of a second chip.
  • the first chip comprises a different topology than the second chip.
  • the flip-chip package is intended to be connected to either the first chip or the second chip.
  • the inventors have found that a less expensive device to be manufactured is obtained when a flip-chip package is designed so that it can alternatively be connected to different chips. Thereby, it is possible to reduce the number of different flip-chip packages, whereby a corresponding number of processing plants for mass-production of housings can be saved. Likewise, the overall development time is reduced because it is not necessary to develop several enclosures independently of each other. In addition, the housings can be manufactured in larger runs, which reduces the unit costs. Nevertheless, a flip-chip package can be obtained, which with respect to the Housing size represents a good compromise and which with respect to its electrical properties individually matched housings against no disadvantage.
  • the first chip may have a base area of approximately 800 ⁇ 700 ⁇ m 2
  • the second chip may have a base area of 700 ⁇ 600 ⁇ m 2
  • a corresponding component may have a size of 1400 x 1100 ym 2
  • the flip-chip package further includes an input contact pad provided for connection via a bump connection to an input pad of the first or second chip.
  • the embodiment further comprises an output contact surface, which is provided for connection via a bump connection with an output terminal surface of the first or second chip.
  • Chips connected and interconnected with a corresponding housing may be provided for performing a variety of tasks.
  • they may be intended to provide an electrical signal, e.g. As an RF signal to manipulate.
  • the input contact surface of the housing is used during loading ⁇ a corresponding drive device to route signals over the bump bonding to an input terminal area of the chip.
  • the manipulation of the electrical signal is then carried out on the chip, with the correspondingly processed signal, which is filtered according to a frequency range for example, then being forwarded from the output pad of the chip via the bump connection to the output contact surface of the housing.
  • one of the chips provided for interconnection selected from the first chip and the second chip, is an RF filter chip for frequencies of the 1 GHz band.
  • the other chip is an RF filter chip for Fre ⁇ frequencies of the 2 GHz band.
  • the corresponding frequencies can each also be a frequency band in the 1 GHz band or a frequency band in the 2 GHz band.
  • GBAW Guided Bulk Acoustic Wave
  • Bulk waves comprise component structures.
  • Flip-chip packages provide good protection for these device structures and allow for simple but effective hermetic packaging of such device structures. Flip-chip packages are therefore very well suited to be connected to acoustic waves processing ⁇ border components. Furthermore, components working with acoustic waves are particularly suitable for manipulating HF signals. As frequencies of 1 GHz band frequencies are in this case be ⁇ seeks, which are less than 1 GHz. Frequencies of the 2 GHz band are considered to lie between 1 GHz and 2 GHz. Frequencies of the 1 GHz band and frequencies of the 2 GHz band thus differ by about one octave. Due to the different wavelength, both frequency bands require differently configured filter structures.
  • the wavelength of the signals of the 1 GHz band is larger than the wavelength of the signals of 2 GHz-Ban ⁇ of.
  • the inventors have found a way to arrange the respective filter structures of the RF filter on a respective chip and the corresponding contact areas in the housing so floristd ⁇ NEN that the housing can be interconnected both with a 1 GHz filter chip and alternatively with a 2 GHz filter chip.
  • the housing is intended to be connected to chips of different sizes.
  • filter chips operating in the 1 GHz band generally require larger component or filter structures than filter chips operating in the 2 GHz band.
  • An inventive housing which can accommodate a larger and ei ⁇ nen smaller chip is generally larger than a housing which accommodates only the smaller chip. Nevertheless, even a small to be built - and relatively cheap to produce - component can be obtained.
  • a set of pads is provided for each of the two chips.
  • the flip-chip package further includes a contact surface associated with both sets is. Characterized in that at least one contact surface of the housing is provided to be connected to the first chip and the second chip, a housing can be obtained with a reduced footprint.
  • the ground pad disposed Zvi ⁇ rule the DMS structure and the resonator.
  • the ground pad is provided for interconnection with a Maisflä ⁇ che, selected from the first and second contact surface, a flip-chip housing according to the invention.
  • the operating frequencies of the DMS structure and the resonator are frequencies of the 1 GHz band or the 2 GHz band.
  • Strain gage structures are structures that work with surface acoustic waves, which are an input transducer or an input transducer
  • DMS structures require a multiplicity of signal lines which interconnect interdigital transducers with a ground connection area or a signal connection area.
  • strain gauge structures include a plurality of signal lines that
  • the resonator may be a SAW, a GBAW or a BAW resonator.
  • the filter chip topology may include other resonators connected in series or parallel to the strain gauge structure or the resonator.
  • the first chip may comprise a corresponding topology and have operating frequencies of the 1 GHz band, while the second chip has a corresponding filter topology and has an operating frequency of the 2 GHz band.
  • the filter chip topology includes a signal line and a ground line.
  • the signal line interconnects the strain gauge structure with the resonator.
  • the Masselei ⁇ tion is connected to the ground pad and more
  • the strain gauge structure includes an axis of symmetry. Ground lines and Kreu ⁇ Zung points between the ground lines and signal lines may be symmetrical or asymmetrical with respect to the
  • Figure 2 a possible filter chip topology for the first
  • Figure 3 a possible filter chip topology for the second
  • Chip 4 shows another possible filter chip topology for the second chip
  • Figure 5 shows a possible spatial arrangement of Needlesflä ⁇ Chen and their assignment to provided for various chip sets
  • FIG. 6 shows a cross section through an electrical component with a flip-chip housing and a chip arranged therein
  • Figure 7 different insertion losses of various flip-chip components.
  • FIG. 1 shows schematically a part of a flip-chip housing FCG with a first contact surface FK1 and a second contact surface KF2.
  • the flip-chip housing FCG can optionally be connected to a first chip CHI or to a second chip CH2 and interconnected.
  • the first chip CHI comprises a first connection area AFI.
  • the second chip CH2 includes a second pad AF2.
  • the position of the first contact ⁇ surface KFl on the flip-chip housing FCG and the position of the first fitting surface AFI of the first chip CHI are selected so that they coincide in the case of interconnection of the flip-chip housing FGC to the first chip CHI and can be interconnected with a bump connection.
  • the position of the second contact surface KF2 on the flip-chip package FCG as well as the position of the second pad AF2 on the second chip CH2 is chosen so that they, in the case ei ⁇ ner interconnection of the flip-chip package FCG with the second chip CH2 and can be connected and interconnected via a bump connection.
  • the flip-chip package FCG and the arrangement of its contact surfaces ⁇ KF1, KF2 and possibly other contact surfaces can be connected not only with a single chip topologies but with different chip topologies. This requires an increased effort in the development of both the flip-chip package and the different chip topologies. This effort is still worthwhile, because
  • FIG. 2 shows a possible filter chip topology.
  • the chip is an RF filter chip that works with surface acoustic waves.
  • the topology comprises a strain gage DMS as well as two resonators Rl, R2. Via signal lines SL on the filter chip is one of the resonators Rl, a
  • the strain gauge structure DMS is connected to a first output terminal area AAF1 and a second output terminal area AAF2.
  • the input pad EAF receives an earth-balanced input signal.
  • the two output pads AAF1, AAF2 set balanced output signal available.
  • the DMS Struk tur ⁇ DMS has a BALUN functionality. Between the series resonator Rl and the DMS structure DMS are three
  • Ground pads MAF arranged.
  • Ground pads represents the second pad AF2.
  • the reflectors of the strain gauge structure DMS are connected to a ground pad.
  • strain gage structures generally comprise a plurality of interdigital transducers, each having a
  • a strain gauge structure may include 5 or 6 transducers and may require 5 or 6 ground connections.
  • the 2 GHz filter topology can be a DMS structure with z. B. 6 interdigital transducers. Each of the interdigital transducers of the strain gauge structure can be connected to ground.
  • the 1 GHz filter topology may include a strain gauge structure and a ladder-type circuit base, as well as 5 interdigital transducers. The term mass denotes the housing ground.
  • FIG. 3 shows a topology with a DMS structure DMS and a resonator R. Between the DMS structure DMS and the resonator R, a ground connection area MAF is arranged. An input pad EAF is connected via signal lines SL with different interdigital transducers of the strain gauge structure DMS.
  • Two outputs of the resonator R are connected via further signal lines, each having an output terminal surface AAF1, AAF2.
  • Signal and ground lines arranged between the strain gauge structure DMS and the resonator R are routed around the ground pad MAF.
  • Signal lines SL and ground lines ML must be galvanically isolated from each other. Therefore, signal lines SL and ground lines ML extend in sections parallel to each other.
  • interconnected interdigital transducers of the DMS structure are connected to the single ground pad MAF between the DMS structure and the resonator R.
  • the problem of having only a single ground pad in between is solved by ground lines and signal lines crossing each other. This is done at crossing points KP, at which the galvanic isolation between ground lines and signal lines by an interposed
  • Figures 2 and 3 thus represent different filter topologies, which can be connected to a flip-chip package according to the invention and interconnected.
  • a flip-chip housing according to the invention can comprise a contact surface which can be connected both to connection surfaces of the topology shown in FIG. 2 and to connection surfaces of the topology shown in FIG. These include in particular the input and output pads as well 3 arranged between the strain gauge structure DMS and the resonator R of Figure 3 ground pad MAF.
  • FIG. 4 shows a filter chip topology with a DMS structure DMS and a resonator R.
  • the strain gauge structure DMS has interdigital transducers and reflectors which are arranged mirror-symmetrically to an axis of symmetry SY.
  • Signallei ⁇ obligations SL and ground pads MAF extend between the DMS structure DMS and the resonator R partially next to each other.
  • Intersections of the signal lines and the Masselei ⁇ obligations are - disposed un ⁇ symmetrically relative to the predetermined by the DMS structure symmetry axis SY - in contrast to the topology of FIG. 3
  • the crossing points may fer ⁇ ner rieachse either asymmetrically or symmetrically relative to a Symmet- of the input resonator be disposed.
  • FIG. 5 shows connection areas of a first topology T 1 and a superimposed second topology T 2.
  • Both topologies comprise strain gages DMS or resonators R.
  • "IG" designates connection surfaces of an HF filter with an operating frequency in the 1 GHz band. Are respectively connected to "2G" To ⁇ mating surfaces of an RF filter chip with an operating frequency in the 2 GHz band designated. It uses five pads from both filter topologies together. Two of the pads are reserved for an HF filter with a working frequency in the 1 GHz band.
  • the filter topology Tl has - because of the larger wavelength of the acoustic waves - one larger area requirement than the filter topology T2.
  • the Ge ⁇ total number of pads is minimized by the sharing of the position of two topologies.
  • the flip-chip package must be able to work with both topologies, corresponding contact surfaces must be provided in the housing for all connection surfaces of both topologies. If the housing is connected to a 2 GHz filter chip, then two contact areas of the housing are not interconnected with connection surfaces of the 2 GHz filter chip.
  • FIG. 6 shows a cross section through an electrical component with a flip-chip housing FCG and a filter chip CH.
  • the filter chip CH is connected in flip-chip design via bump connections BU with the flip-chip housing FCG and interconnected.
  • the flip-chip housing FCG comprises a plurality of dielectric layers DL and a cover AD.
  • the chip CH is hermetically sealed by the cover AD and by the dielectric layers DL.
  • On the surface of the flip-chip housing FCG and between its dielectric layers are signal lines and impedance elements, for.
  • External contact surface EKF On the underside of the flip-chip housing FCG one or more external contact surface EKF are arranged, which are interconnected via plated-through holes with the contact surfaces, which in turn are connected to the chip. External contact surfaces can be used to connect the housing to an external circuit environment. External contact surfaces EKF can be interconnected with the connection surfaces of one or both topologies.
  • FIG. 7 shows three calculated frequency-dependent courses of the insertion loss.
  • Curve Kl shows the insertion loss a conventional filter chip device.
  • the conven ⁇ tional component is a bandpass filter with a pass band in the 2 GHz frequency range.
  • Curve K2 shows the insertion loss of an inventive
  • Curve K3 shows the insertion loss of a flip-chip housing with RF filter chip, wherein the pads are arranged asymmetrically with respect to a plane of symmetry of a strain gauge structure. Above frequencies of about 2600 MHz is the
  • Inventive flip-chip packages and RF filter topologies according to the invention are not limited to the embodiments described.
  • Flip-chip package which play as yet include examples further dielectric layers or inductive or capacitive elements or more contact surfaces, and in particular ⁇ sondere for simultaneous connection of different chips, filters as well according to the invention the flip-chip package represents.
  • Analog filters topologies which additional resonators - Doors, pads or signal lines include, also inventive topologies.
  • AAF1 AAF2: first, second output pad
  • DMS DMS (Double-Mode SAW Filter) Structure
  • FCG flip-chip housing
  • KF1, KF2 first, second contact surface
  • T1, T2 different filter topologies

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

Es wird ein günstig herzustellendes Flip-Chip-Gehäuse angegeben. Dafür ist Gehäuse ist dazu vorgesehen, mit einem ersten Chip oder mit einem zweiten Chip verbunden zu sein.

Description

Beschreibung
Flip-Chip-Gehäuse für zwei Filtertopologien Die Erfindung betrifft Gehäuse für in Flip-Chip-Bauweise ver¬ schaltete Chips.
In Flip-Chip-Bauweise montierte Chips werden im Allgemeinen über Bump-Verbindungen mit einer Trägerplatte verbunden und verschaltet. Ein Flip-Chip-Bauelement benötigt keine wesent¬ lich größere Grundfläche als der Chip. Dadurch ist es mög¬ lich, die Grundfläche eines mit einem "geflippten" Chip bestückten Bauelements relativ gering zu halten; insbesondere der Randbereich des Bauelements, welcher nicht von der Chip- fläche überlappt wird, kann besonders klein gehalten werden. Bump-Verbindungen, stellen dabei eine elektrische und eine mechanische Verbindung zwischen Kontaktflächen des Gehäuses und Anschlussflächen des Chips her. Flip-Chip-Bauelemente sind beispielsweise aus der US 7,388,281 bekannt.
Ein Problem bei bekannten Flip-Chip-Bauelementen ist, dass die entsprechenden Kontaktflächen des Gehäuses und die entsprechenden Anschlussflächen auf dem Chip sowie die Größe des Gehäuses und des Chips individuell aneinander angepasst sein müssen, um einerseits eine mechanisch stabile Verbindung und andererseits eine optimal geringe Grundfläche zu erhalten.
Nachteilig daran ist, dass die durch die Individualität der Bauelemente verursachten Stückkosten nicht in wünschenswertem Maße gesenkt werden können.
Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Flip-Chip-Gehäuse und entsprechende Chip-Topologien an- zugeben, die eine kostengünstige Herstellung eines Flip-Chip- Bauelements ermöglichen.
Diese Aufgabe wird durch ein Flip-Chip-Gehäuse nach Anspruch 1 gelöst. Ein nebengeordneter, das Flip-Chip-Gehäuse nicht einschränkender Anspruch gibt Chip-Topologien an, welche in einfacher, aber effektiver Weise mit dem Flip-Chip-Gehäuse des unabhängigen Anspruchs 1 zusammenwirken. Abhängige Ansprüche geben vorteilhafte Ausgestaltungen der Erfindung an.
Es wird ein Flip-Chip-Gehäuse mit einer ersten Kontaktfläche und einer zweiten Kontaktfläche angegeben. Die erste Kontakt¬ fläche ist zur Verschaltung über eine Bump-Verbindung mit einer Anschlussfläche eines ersten Chips vorgesehen. Die zweite Kontaktfläche ist zur Verschaltung über eine Bump-Verbindung mit einer Anschlussfläche eines zweiten Chips vorgesehen. Der erste Chip umfasst dabei eine andere Topologie als der zweite Chip. Das Flip-Chip-Gehäuse ist dafür vorgesehen, entweder mit dem ersten Chip oder mit dem zweiten Chip verbunden zu sein.
Die Erfinder fanden heraus, dass ein günstiger herzustellendes Bauelement dann erhalten wird, wenn ein Flip-Chip-Gehäuse so designt wird, dass es alternativ mit verschiedenen Chips verbunden werden kann. Dadurch ist es möglich, die Anzahl an unterschiedlichen Flip-Chip-Gehäusen zu verringern, wodurch eine entsprechende Anzahl an Verarbeitungsanlagen zur Massenanfertigung von Gehäusen eingespart werden kann. Ebenso wird die Gesamtentwicklungszeit vermindert, weil nicht mehrere Ge- häuse unabhängig voneinander entwickelt werden müssen. Zusätzlich können die Gehäuse in größeren Auflagen gefertigt werden, was die Stückkosten senkt. Trotzdem kann ein Flip- Chip-Gehäuse erhalten werden, welches bezüglich der Gehäusegröße einen guten Kompromiss darstellt und welches bezüglich seiner elektrischen Eigenschaften individuell angepassten Gehäusen gegenüber keinen Nachteil aufweist. Der erste Chip kann dabei in einem Ausführungsbeispiel eine Grundfläche von ca. 800 x 700 ym2, der zweite Chip kann eine Grundfläche von 700 x 600 ym2 aufweisen. Ein entsprechendes Bauelement kann eine Größe von 1400 x 1100 ym2 aufweisen. In einer Ausführungsform umfasst das Flip-Chip-Gehäuse ferner eine Eingangskontaktfläche, die zur Verschaltung über eine Bump-Verbindung mit einer Eingangsanschlussfläche des ersten oder zweiten Chips vorgesehen ist. Die Ausführungsform umfasst weiterhin eine Ausgangskontaktfläche, die zur Verschal- tung über eine Bump-Verbindung mit einer Ausgangsanschlussfläche des ersten oder zweiten Chips vorgesehen ist.
Mit einem entsprechenden Gehäuse verbundene und verschaltete Chips können zur Verrichtung vielfältiger Aufgaben vorgesehen sein. Insbesondere können sie dafür vorgesehen sein, ein elektrisches Signal, z. B. ein HF-Signal, zu manipulieren. Die Eingangskontaktfläche des Gehäuses dient während des Be¬ triebs eines entsprechenden Bauelements dazu, Signale über die Bump-Verbindung an eine Eingangsanschlussfläche des Chips weiterzuleiten. Auf dem Chip werden dann die Manipulationen des elektrischen Signals vorgenommen, wobei das entsprechend bearbeitete und zum Beispiel nach einem Frequenzbereich gefilterte Signal dann von der Ausgangsanschlussfläche des Chips über die Bump-Verbindung an die Ausgangskontaktfläche des Gehäuses weitergeleitet wird.
Das Eingangssignal kann dabei erdsymmetrisch (engl.: balan- ced) oder erdunsymmetrisch (engl.: unbalanced) geführt sein. Entsprechend kann ein Flip-Chip-Gehäuse auch weitere Ein¬ gangskontaktflächen aufweisen, die mit weiteren Eingangsanschlussflächen des Chips verschaltet sind. Auch das Ausgangs¬ signal kann erdsymmetrisch oder erdunsymmetrisch geführt sein. Entsprechend kann das Gehäuse auch weitere Ausgangskon¬ taktflächen umfassen, die mit weiteren Ausgangsanschlussflächen des Chips verschaltet sind. Es ist beispielsweise mög¬ lich, dass ein mit dem Flip-Chip-Gehäuse zu verschaltender Chip eine Balun-Funktionalität (Balun = balanced-unbalanced Konverter) umfasst.
In einer Ausführungsform des Flip-Chip-Gehäuses ist einer der zur Verschaltung vorgesehenen Chips, ausgewählt aus erstem Chip und zweitem Chip, ein HF-Filterchip für Frequenzen des 1 GHz-Bandes. Der andere Chip ist ein HF-Filterchip für Fre¬ quenzen des 2 GHz-Bandes. Die entsprechenden Frequenzen können jeweils auch ein Frequenzband im 1 GHz-Band oder ein Frequenzband im 2GHz-Band sein. HF-Filterchips können z. B. mit akustischen Wellen arbeiten und SAW (SAW = Surface
Acoustic Wave = akustische Oberflächenwelle)
Bauelementstrukturen oder GBAW (GBAW = Guided Bulk Acoustic Wave = geführte akustische Volumenwelle) Bauelementstrukturen oder BAW (BAW = Bulk Acoustic Wave = akustische
Volumenwellen) Bauelementstrukturen umfassen. Solche
Strukturen sind empfindlich und benötigen im Allgemeinen eine akustische Entkopplung von ihrer Umgebung. Flip-Chip-Gehäuse bieten für diese Bauelementstrukturen einen guten Schutz und ermöglichen eine einfache aber wirkungsvolle hermetische Abkapselung solcher Bauelementstrukturen. Flip-Chip-Gehäuse sind also sehr gut geeignet, um mit akustischen Wellen arbei¬ tenden Bauelementen verbunden zu werden. Ferner eignen sich mit akustischen Wellen arbeitende Bauelemente insbesondere dazu, HF-Signale zu manipulieren. Als Frequenzen des 1 GHz-Bandes werden hierbei Frequenzen be¬ trachtet, die geringer als 1 GHz sind. Als Frequenzen des 2 GHz-Bandes werden Frequenzen betrachtet, die zwischen 1 GHz und 2 GHz liegen. Frequenzen des 1 GHz Bandes und Frequenzen des 2 GHz Bandes unterscheiden sich dabei also um etwa eine Oktave. Aufgrund der unterschiedlichen Wellenlänge erfordern beide Frequenzbänder unterschiedlich ausgestaltete Filterstrukturen. Die Wellenlänge der Signale des 1 GHz-Bandes ist dabei größer als die Wellenlänge der Signale des 2 GHz-Ban¬ des. Die Erfinder fanden eine Möglichkeit, die entsprechenden Filterstrukturen der HF-Filter so auf je einem Chip anzuordnen sowie entsprechende Kontaktflächen im Gehäuse so anzuord¬ nen, dass das Gehäuse sowohl mit einem 1 GHz-Filterchip als auch alternativ mit einem 2 GHz-Filterchip verschaltet werden kann .
In einer Ausführungsform ist das Gehäuse dazu vorgesehen, mit Chips verschiedener Größe verbunden zu werden.
Wie oben schon angedeutet, erfordern im 1 GHz-Band arbeitende Filterchips im Allgemeinen größere Bauelement- oder Filter¬ strukturen als im 2 GHz-Band arbeitende Filterchips. Ein erfindungsgemäßes Gehäuse, welches einen größeren und ei¬ nen kleineren Chip aufnehmen kann, ist im Allgemeinen größer als ein Gehäuse, welches lediglich den kleineren Chip aufnimmt. Trotzdem kann noch ein klein zu bauendes - und relativ günstig herzustellendes - Bauelement erhalten werden.
In einer Ausführungsform ist für jeden der beiden Chips ein Set von Kontaktflächen vorgesehen. Das Flip-Chip-Gehäuse um- fasst ferner eine Kontaktfläche, die beiden Sets zugehörig ist. Dadurch, dass mindestens eine Kontaktfläche des Gehäuses dazu vorgesehen ist, mit dem ersten Chip und mit dem zweiten Chip verschaltet werden zu können, kann ein Gehäuse mit einer verringerten Grundfläche erhalten werden.
Eine Filterchip-Topologie, welche die Topologie des ersten oder zweiten Chips sein kann und somit in einfacher Weise mit dem Flip-Chip-Gehäuse zusammenwirkt, umfasst eine DMS-Struk¬ tur (DMS = Double-Mode SAW Filter) , einen Resonator, eine Eingangsanschlussfläche, eine Ausgangsanschlussfläche und eine Masseanschlussfläche. Die Masseanschlussfläche ist zwi¬ schen der DMS-Struktur und dem Resonator angeordnet. Die Masseanschlussfläche ist zur Verschaltung mit einer Kontaktflä¬ che, ausgewählt aus erster und zweiter Kontaktfläche, eines erfindungsgemäßen Flip-Chip-Gehäuses vorgesehen. Die Arbeits¬ frequenzen der DMS-Struktur und des Resonators sind Frequenzen des 1 GHz-Bandes oder des 2 GHz-Bandes.
DMS-Strukturen sind mit akustischen Oberflächenwellen arbei- tende Strukturen, welche einen Eingangswandler oder eine
Vielzahl von Eingangswandlern und einen Ausgangswandler oder eine Vielzahl von Ausgangswandlern aufweisen können. DMS- Strukturen benötigen eine Vielzahl an Signalleitungen, die Interdigitalwandler mit einer Masseanschlussfläche oder einer Signalanschlussfläche verschalten. Gleichzeitig umfassen DMS- Strukturen eine Vielzahl an Signalleitungen, die
Interdigitalstrukturen mit anderen Schaltungskomponenten verschalten. Der Resonator kann ein SAW-, ein GBAW- oder ein BAW-Resonator sein. Die Filterchip-Topologie kann weitere Resonatoren, die in Serie oder parallel zur DMS-Struktur oder zum Resonator verschaltet sind, umfassen. Der erste Chip kann eine entsprechende Topologie umfassen und Arbeitsfrequenzen des 1 GHz Bandes aufweisen, während der zweite Chip eine entsprechende Filtertopologie umfasst und eine Arbeitsfrequenz des 2 GHz Bandes hat.
In einer Ausführungsform umfasst die Filterchip-Topologie eine Signalleitung und eine Masseleitung. Die Signalleitung verschaltet die DMS-Struktur mit dem Resonator. Die Masselei¬ tung ist mit der Masseanschlussfläche und weiteren
Filterstrukturen verschaltet. Sind Kreuzungen erforderlich, so kreuzt die Masseleitung die Signalleitung ohne
galvanischen Kontakt.
In einer Ausführungsform der Filterchip-Topologie umfasst die DMS-Struktur eine Symmetrieachse. Masseleitungen und Kreu¬ zungspunkte zwischen Masseleitungen und Signalleitungen können symmetrisch oder unsymmetrisch bezüglich der
Symmetrieachse angeordnet sein. Im Folgenden werden das Flip-Chip-Gehäuse und die Filterchip- Topologie anhand von Ausführungsbeispielen und zugehörigen schematischen Figuren näher erläutert. Es zeigen:
Figur 1: die Grundidee der vorliegenden Erfindung, wobei
Kontaktflächen des Gehäuses vorgesehen sind, die mit Anschlussflächen verschiedener Chips verschaltet werden können,
Figur 2: eine mögliche Filterchip-Topologie für den ersten
Chip,
Figur 3: eine mögliche Filterchip-Topologie für den zweiten
Chip, Figur 4: eine weitere mögliche Filterchip-Topologie für den zweiten Chip, Figur 5: eine mögliche räumliche Anordnung von Kontaktflä¬ chen und deren Zuordnung zu für verschiedene Chips vorgesehenen Sets,
Figur 6: einen Querschnitt durch ein elektrisches Bauelement mit einem Flip-Chip-Gehäuse und einem darin ange- ordneten Chip,
Figur 7: verschiedene Einfügedämpfungen verschiedener Flip- Chip-Bauelemente .
Figur 1 zeigt schematisch einen Teil eines Flip-Chip-Gehäuses FCG mit einer ersten Kontaktfläche FK1 und einer zweiten Kontaktfläche KF2. Das Flip-Chip-Gehäuse FCG kann wahlweise mit einem ersten Chip CHI oder mit einem zweiten Chip CH2 verbun- den und verschaltet werden. Der erste Chip CHI umfasst eine erste Anschlussfläche AFI. Der zweite Chip CH2 umfasst eine zweite Anschlussfläche AF2. Die Position der ersten Kontakt¬ fläche KFl auf dem Flip-Chip-Gehäuse FCG sowie die Position der ersten Anschlussfläche AFI des ersten Chips CHI sind so gewählt, dass sie im Fall einer Verschaltung des Flip-Chip- Gehäuses FGC mit dem ersten Chip CHI übereinstimmen und mit einer Bump-Verbindung verschaltet werden können. Analog ist die Position der zweiten Kontaktfläche KF2 auf dem Flip-Chip- Gehäuse FCG sowie die Position der zweiten Anschlussfläche AF2 auf dem zweiten Chip CH2 so gewählt, dass sie im Fall ei¬ ner Verschaltung des Flip-Chip-Gehäuses FCG mit dem zweiten Chip CH2 übereinstimmen und über einer Bump-Verbindung verbunden und verschaltet werden können. Das Flip-Chip-Gehäuse FCG und die Anordnung seiner Kontakt¬ flächen KF1, KF2 sowie gegebenenfalls anderer Kontaktflächen können nicht nur mit einer einzigen Chip-Topologien sondern mit verschiedenen Chip-Topologien verschaltet werden. Dies erfordert einen erhöhten Aufwand bei der Entwicklung sowohl des Flip-Chip-Gehäuses als auch der unterschiedlichen Chip- Topologien. Dieser Aufwand lohnt sich dennoch, weil
einerseits nicht eine Vielzahl verschiedene Flip-Chip-Gehäuse entwickelt werden müssen und weil andererseits die Produktion eines Typs von Flip-Chip-Gehäusen günstiger als die
Produktion zweier verschiedener Typen von Flip-Chip-Gehäusen ist .
Figur 2 zeigt eine mögliche Filter-Chip-Topologie . Der Chip ist dabei ein HF-Filterchip, der mit akustischen Oberflächenwellen arbeitet. Die Topologie umfasst eine DMS-Struktur DMS sowie zwei Resonatoren Rl, R2. Über Signalleitungen SL auf dem Filter-Chip ist einer der Resonatoren Rl, ein
Serienresonator, mit einer Eingangsanschlussfläche EAF einerseits und mit der DMS-Struktur DMS andererseits
verschaltet. Über den anderen Resonator R2, einen Parallelresonator, und über eine Masseleitung ML ist der Serienresonator mit einer Masseanschlussfläche MAF verschaltet. Signalleitungen werden dabei durch durchgezogene Linien symbolisiert; Masseleitungen werden durch gestrichelte Linien symbolisiert .
Ausgangsseitig ist die DMS-Struktur DMS mit einer ersten Aus- gangsanschlussfläche AAF1 und einer zweiten Ausgangsanschlussfläche AAF2 verschaltet. Die Eingangsanschlussfläche EAF empfängt ein erdunsymmetrisch geführtes Eingangssignal. Die beiden Ausgangsanschlussflächen AAF1, AAF2 stellen ein erdsymmetrisches Ausgangssignal zur Verfügung. Die DMS-Struk¬ tur DMS verfügt über eine BALUN-Funktionalität . Zwischen dem Serienresonator Rl und der DMS-Struktur DMS sind drei
Masseanschlussflächen MAF angeordnet. Eine der
Masseanschlussflächen stellt dabei die zweite Anschlussfläche AF2 dar. Die Reflektoren der DMS-Struktur DMS sind mit einer Masseanschlussfläche verschaltet .
Im Allgemeinen problematisch ist die Anordnung von Massean- schlussflächen bei einer Filtertopologie mit einer DMS-Struktur, denn DMS-Strukturen umfassen im Allgemeinen eine Vielzahl von Interdigitalwandlern, welche jeweils einen
Masseanschluss benötigen können. Eine DMS-Struktur kann beispielsweise 5 oder 6 Wandler umfassen und entsprechend 5 oder 6 Masseanschlüsse benötigen.
Die 2 GHz Filtertopologie kann eine DMS-Struktur mit z. B. 6 Interdigitalwandlern umfassen. Jeder der Interdigitalwandler der DMS-Struktur kann mit Masse verschaltet sein. Die 1 GHz Filtertopologie kann eine DMS-Struktur und ein Grundglied einer Ladder-Type-Schaltung sowie 5 Interdigitalwandler umfassen. Der Begriff Masse bezeichnet die Gehäusemasse.
Da Masseleitungen und Signalleitungen galvanisch voneinander getrennt sein sollen, besteht prinzipiell die Möglichkeit, Interdigitalwandler der DMS-Struktur mit jeweils eigenen Masseanschlussflächen MAF zu verschalten. Problematisch daran ist, dass eine große Anzahl an Masseanschlussflächen MAF viel Platz auf dem entsprechenden Chip benötigen. Die Lage von Masseanschlussflächen kann üblicherweise nicht beliebig gewählt werden. Figur 3 zeigt eine Topologie mit einer DMS-Struktur DMS und einem Resonator R. Zwischen der DMS-Struktur DMS und dem Resonator R ist eine Masseanschlussfläche MAF angeordnet. Eine Eingangsanschlussfläche EAF ist über Signalleitungen SL mit unterschiedlichen Interdigitalwandlern der DMS-Struktur DMS verschaltet. Zwei Ausgänge des Resonators R sind über weitere Signalleitungen mit jeweils einer Ausgangsanschlussfläche AAF1, AAF2 verschaltet. Zwischen der DMS-Struktur DMS und dem Resonator R angeordnete Signal- und Masseleitungen sind um die Masseanschlussfläche MAF herum geführt. Signalleitungen SL und Masseleitungen ML müssen galvanisch voneinander getrennt sein. Deswegen verlaufen Signalleitungen SL und Masseleitungen ML abschnittsweise parallel zueinander.
Verschiedene nicht mit Signalpfaden sondern mit Masse
verschaltete Interdigitalwandler der DMS-Struktur sind mit der einzigen Masseanschlussfläche MAF zwischen der DMS- Struktur und dem Resonator R verschaltet. Das Problem, dass dazwischen nur eine einzige Masseanschlussfläche vorhanden ist, ist gelöst, indem Masseleitungen und Signalleitungen sich überkreuzen. Dies geschieht an Kreuzungspunkten KP, an denen die galvanische Trennung zwischen Masseleitungen und Signalleitungen durch ein dazwischen angeordnetes
Dielektrikum sichergestellt ist. Die Figuren 2 und 3 stellen somit unterschiedliche Filterto- pologien dar, welche mit einem erfindungsgemäßen Flip-Chip- Gehäuse verbunden und verschaltet werden können. Ein erfindungsgemäßes Flip-Chip-Gehäuse kann dabei eine Kontaktfläche umfassen, die sowohl mit Anschlussflächen der in Figur 2 ge- zeigten Topologie als auch mit Anschlussflächen der in Figur 3 gezeigten Topologie verschaltet werden kann. Dazu zählen insbesondere die Eingangs- und Ausgangsanschlussflächen sowie die zwischen der DMS-Struktur DMS und dem Resonator R der Figur 3 angeordnete Masseanschlussfläche MAF.
Figur 4 zeigt eine Filterchip-Topologie mit einer DMS-Struk- tur DMS und einem Resonator R. Die DMS-Struktur DMS hat dabei Interdigitalwandler und Reflektoren, welche spiegelsymmetrisch zu einer Symmetrieachse SY angeordnet sind. Signallei¬ tungen SL und Masseanschlussflächen MAF verlaufen zwischen der DMS-Struktur DMS und dem Resonator R teilweise nebenein- ander. Kreuzungspunkte der Signalleitungen und der Masselei¬ tungen sind - im Unterschied zur Topologie der Figur 3 - un¬ symmetrisch bezüglich der durch die DMS-Struktur vorgegebene Symmetrieachse SY angeordnet. Die Kreuzungspunkte können fer¬ ner entweder asymmetrisch oder symmetrisch zu einer Symmet- rieachse des Eingangsresonators angeordnet sein.
Es kann ferner vorteilhaft sein, Signalleitungen im Wesentlichen nicht parallel zu Masseleitungen anzuordnen. Insbesondere kann die Länge, entlang der Abschnitte von
Signalleitungen die parallel zu Abschnitten von
Masseleitungen verlaufen, minimiert sein.
Figur 5 zeigt Anschlussflächen einer ersten Topologie Tl und einer überlagerten zweiten Topologie T2. Beide Topologien um- fassen DMS-Strukturen DMS oder Resonatoren R. Mit "IG" sind Anschlussflächen eines HF-Filters mit einer Arbeitsfrequenz im 1 GHz-Band bezeichnet. Entsprechend sind mit "2G" An¬ schlussflächen eines HF-Filterchips mit einer Arbeitsfrequenz im 2 GHz-Band bezeichnet. Dabei werden fünf Anschlussflächen von beiden Filtertopologien gemeinsam verwendet. Zwei der Anschlussflächen sind einem HF-Filter mit einer Arbeitsfrequenz im 1 GHz-Band vorbehalten. Die Filtertopologie Tl hat dabei - wegen der größeren Wellenlänge der akustischen Wellen - einen größeren Flächenbedarf als die Filtertopologie T2. Die Ge¬ samtzahl an Anschlussflächen wird durch die gemeinsame Nutzung der Position von beiden Topologien gering gehalten. Da das Flip-Chip-Gehäuse mit beiden Topologien arbeiten können muss, sind im Gehäuse entsprechende Kontaktflächen für alle Anschlussflächen beider Topologien vorzusehen. Ist das Gehäuse mit einem 2 GHz-Filterchip verschaltet, so werden entsprechend zwei Kontaktflächen des Gehäuses nicht mit An- schlussflächen des 2 GHz-Filterchips verschaltet.
Figur 6 zeigt einen Querschnitt durch ein elektrisches Bau¬ element mit einem Flip-Chip-Gehäuse FCG und einem Filterchip CH. Der Filterchip CH ist in Flip-Chip-Bauweise über Bump- Verbindungen BU mit dem Flip-Chip-Gehäuse FCG verbunden und verschaltet. Das Flip-Chip-Gehäuse FCG umfasst dabei mehrere dielektrische Lagen DL sowie eine Abdeckung AD. Der Chip CH ist durch die Abdeckung AD und durch die dielektrischen Lagen DL hermetisch abgeschlossen. Auf der Oberfläche des Flip- Chip-Gehäuses FCG und zwischen dessen dielektrischen Lagen sind Signalleitungen und Impedanzelemente, z. B. induktive Elemente, resistive Elemente oder kapazitive Elemente KE in Form von Metallisierungen angeordnet. Auf der Unterseite des Flip-Chip-Gehäuses FCG sind eine oder mehrere externe Kon- taktfläche EKF angeordnet, die über Durchkontaktierungen mit den Kontaktflächen verschaltet sind, die wiederum mit dem Chip verschaltet sind. Über externe Kontaktflächen kann das Gehäuse mit einer externen Schaltungsumgebung verschaltet werden. Externe Kontaktflächen EKF können mit den Anschluss- flächen einer oder beider Topologien verschaltet sein.
Figur 7 zeigt drei berechnete frequenzabhängige Verläufe der Einfügedämpfung. Kurve Kl zeigt dabei die Einfügedämpfung eines konventionellen Filterchip-Bauelements. Das konventio¬ nelle Bauelement ist ein Bandpassfilter mit einem Passband im 2 GHz-Frequenzbereich. Kurve K2 zeigt die Einfügedämpfung eines erfindungsgemäßen
Flip-Chip-Gehäuses mit einem HF-Filter mit Passband im 2 GHz- Frequenzbereich. Im Vergleich zur Kurve Kl ist die Sperrbereichsunterdrückung bei Frequenzen zwischen 2500 und 3000 MHz deutlich verbessert. Kurve K2 zeigt dabei die Einfügedämpfung eines Bauelements, wobei der Filterchip bezüglich einer Symmetrieebene einer DMS-Struktur symmetrischen angeordnete Anschlussflächen aufweist.
Kurve K3 zeigt die Einfügedämpfung eines Flip-Chip-Gehäuses mit HF-Filterchip, wobei die Anschlussflächen bezüglich einer Symmetrieebene einer DMS-Struktur unsymmetrisch angeordnet sind. Oberhalb von Frequenzen von etwa 2600 MHz ist die
Sperrbereichsunterdrückung besser als die der Kurve Kl. Speziell bei Frequenzen zwischen 3000 und 3600 MHz ist die
Sperrbereichsunterdrückung besonders verbessert.
Erfindungsgemäße Flip-Chip-Gehäuse und erfindungsgemäße HF- Filtertopologien sind nicht auf die beschriebenen Ausführungsbeispiele beschränkt. Flip-Chip-Gehäuse, welche bei- spielsweise noch weitere dielektrische Lagen oder induktive oder kapazitive Elemente oder weitere Kontaktflächen, insbe¬ sondere zum gleichzeitigen Anschließen verschiedener Chips umfassen, stellen ebenso erfindungsgemäße Flip-Chip-Gehäuse dar. Analog stellen Filtertopologien, welche weitere Resona- toren, Anschlussflächen oder Signalleitungen umfassen, ebenfalls erfindungsgemäße Topologien dar. Bezugs zeichenliste :
IG: Anschlussfläche eines HF-Filters für das
1 GHz-Band
2G: Anschlussfläche eines HF-Filters für das
2 GHz-Band
AAF1, AAF2 : erste, zweite Ausgangsanschlussfläche
AD: Abdeckung
BU: Bump-Verbindung
CH; CHI, CH2 : Chip; erster, zweiter Chip
DL: dielektrische Lage
DMS: DMS (Double-Mode SAW Filter) Struktur
EAF: Eingangsanschlussfläche
EKF: externe Kontaktfläche
FCG: Flip-Chip-Gehäuse
HF1, HF2 : erste, zweite Anschlussfläche
Kl, K2, K3 : Einfügedämpfungen
KE : kapazitives Element
KF1, KF2 : erste, zweite Kontaktfläche
KP: Kreuzungspunkt
MAF: Masseanschlussfläche
ML: Masseleitung
R, Rl, R2 : Resonator
SL: Signalleitung
SY: Symmetrieebene
Tl, T2 : verschiedene Filtertopologien

Claims

Patentansprüche
1. Flip-Chip-Gehäuse (FCG) , umfassend
- eine erste Kontaktfläche (KF1) und eine zweite
Kontaktfläche (KF2), wobei
- die erste Kontaktfläche (KF1) zur Verschaltung über eine Bump-Verbindung (BU) mit einer Anschlussfläche (AFI) eines ersten Chips (CHI) vorgesehen ist,
- die zweite Kontaktfläche (KF2) zur Verschaltung über eine Bump-Verbindung (BU) mit einer Anschlussfläche (AF2) eines zweiten Chips (CH2) vorgesehen ist,
- der erste Chip (CHI) eine andere Topologie (Tl, T2) als der zweite Chip (CH2) umfasst und
- das Flip-Chip-Gehäuse (FCG) dafür vorgesehen ist, entweder mit dem ersten Chip (CHI) oder mit dem zweiten Chip (CH2) verbunden zu sein.
2. Flip-Chip-Gehäuse nach dem vorhergehenden Anspruch, ferner umfassend
- eine Eingangskontaktfläche, die zur Verschaltung über eine Bump-Verbindung (BU) mit einer Eingangsanschlussfläche (EAF) des ersten (CHI) oder zweiten (CH2) Chips vorgesehen ist,
- eine Ausgangskontaktfläche, die zur Verschaltung über eine Bump-Verbindung (BU) mit einer Ausgangsanschlussfläche (AAF1, AAF2) des ersten (CHI) oder zweiten (CH2) Chips vorgesehen ist .
3. Flip-Chip-Gehäuse nach einem der vorherigen Ansprüche, wobei
- der eine der Chips, ausgewählt aus erstem Chip (CHI) und zweitem Chip (CH2), ein HF-Filter-Chip für Frequenzen des 1 GHz-Bands ist, - der andere Chip (CH2, CHI) ein HF-Filter-Chip für Frequenzen des 2 GHz-Bands ist.
4. Flip-Chip-Gehäuse nach einem der vorherigen Ansprüche, welches dazu vorgesehen ist, mit Chips (CH, CHI, CH2)
verschiedener Größe verbunden zu werden.
5. Flip-Chip-Gehäuse nach einem der vorherigen Ansprüche, wobei
- für jeden der beiden Chips (CHI, CH2) ein Set von
Kontaktflächen (KF1, KF2) vorgesehen ist und
- das Flip-Chip-Gehäuse (FCG) eine Kontaktfläche umfasst, die beiden Sets zugehörig ist.
6. Filterchip-Topologie, umfassend
- eine DMS-Struktur (DMS) , einen Resonator (R, Rl, R2), eine Eingangsanschlussfläche (EAF) , eine Ausgangsanschlussfläche (AAF1, AAF2) und eine Masseanschlussfläche (MAF) , wobei
- die Masseanschlussfläche (MAF) zwischen der DMS-Struktur (DMS) und dem Resonator (R, Rl, R2) angeordnet ist,
- die Masseanschlussfläche (MAF) zur Verschaltung mit einer Kontaktfläche, ausgewählt aus erster (KF1) und zweiter (KF2) Kontaktfläche eines Flip-Chip-Gehäuse (FCG) nach Anspruch 1, vorgesehen ist,
- die Arbeitsfrequenzen der DMS-Struktur (DMS) und des
Resonators (R, Rl, R2) Frequenzen des 1 GHz-Bands oder des 2 GHz-Bands sind.
7. Filterchip-Topologie nach dem vorherigen Anspruch, ferner umfassend eine Signalleitung (SL) und eine Masseleitung (ML) , wobei
- die Signalleitung (SL) die DMS-Struktur (DMS) mit dem
Resonator (R, Rl, R2) verschaltet, - die Masseleitung (ML) mit der Masseanschlussfläche (MAF) verschaltet ist und die Signalleitung (SL) ohne galvanischen Kontakt kreuzt.
8. Filterchip-Topologie nach dem vorherigen Anspruch, wobei
- die DMS-Struktur (DMS) eine Symmetrieachse (SY) umfasst und
- Masseleitungen (ML) und Kreuzungspunkte (KP) zwischen
Masseleitungen (ML) und Signalleitungen (SL) unsymmetrisch bezüglich der Symmetrieachse (SY) angeordnet sind.
PCT/EP2011/060640 2010-07-29 2011-06-24 Flip-chip-gehäuse für zwei filtertopologien Ceased WO2012013431A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010032763.8 2010-07-29
DE102010032763A DE102010032763A1 (de) 2010-07-29 2010-07-29 Flip-Chip-Gehäuse für zwei Filtertopologien

Publications (1)

Publication Number Publication Date
WO2012013431A1 true WO2012013431A1 (de) 2012-02-02

Family

ID=44514651

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2011/060640 Ceased WO2012013431A1 (de) 2010-07-29 2011-06-24 Flip-chip-gehäuse für zwei filtertopologien

Country Status (2)

Country Link
DE (1) DE102010032763A1 (de)
WO (1) WO2012013431A1 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163248A (ja) * 1996-11-29 1998-06-19 Hitachi Ltd 半導体チップおよびそれを用いた半導体装置
DE102005009527A1 (de) * 2005-03-02 2006-09-07 Siemens Ag Leiterplatte als gemeinsame Plattform für Funkmodule verschiedenster Funkstandards
DE102005032058A1 (de) * 2005-07-08 2007-01-18 Epcos Ag HF-Filter mit verbesserter Gegenbandunterdrückung
US20070013396A1 (en) * 2005-07-14 2007-01-18 Dong-Han Kim Universal pcb and smart card using the same
US7388281B2 (en) 2002-08-22 2008-06-17 Epcos Ag Encapsulated electronic component and production method
WO2008129062A1 (de) * 2007-04-24 2008-10-30 Epcos Ag Mit akustischen wellen arbeitendes bauelement
US20100148887A1 (en) * 2007-11-15 2010-06-17 Fujitsu Limited Elastic wave device, duplexer using the same, and communication apparatus using the duplexer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1286393A3 (de) * 2001-06-28 2004-03-03 F & K Delvotec Bondtechnik GmbH Schaltkreisgehäuse

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163248A (ja) * 1996-11-29 1998-06-19 Hitachi Ltd 半導体チップおよびそれを用いた半導体装置
US7388281B2 (en) 2002-08-22 2008-06-17 Epcos Ag Encapsulated electronic component and production method
DE102005009527A1 (de) * 2005-03-02 2006-09-07 Siemens Ag Leiterplatte als gemeinsame Plattform für Funkmodule verschiedenster Funkstandards
DE102005032058A1 (de) * 2005-07-08 2007-01-18 Epcos Ag HF-Filter mit verbesserter Gegenbandunterdrückung
US20070013396A1 (en) * 2005-07-14 2007-01-18 Dong-Han Kim Universal pcb and smart card using the same
WO2008129062A1 (de) * 2007-04-24 2008-10-30 Epcos Ag Mit akustischen wellen arbeitendes bauelement
US20100148887A1 (en) * 2007-11-15 2010-06-17 Fujitsu Limited Elastic wave device, duplexer using the same, and communication apparatus using the duplexer

Also Published As

Publication number Publication date
DE102010032763A1 (de) 2012-02-02

Similar Documents

Publication Publication Date Title
DE10246791B4 (de) Mit akustischen Volumenwellen arbeitender Resonator und Schaltung mit dem Resonator
DE10317969B4 (de) Duplexer mit erweiterter Funktionalität
DE10319554B4 (de) Mit akustischen Volumenwellen arbeitendes Bauelement mit gekoppelten Resonatoren
EP1269627B1 (de) Dualmode-oberflächenwellenfilter mit verbesserter symmetrie und erhöhter sperrdämpfung
DE69734034T2 (de) Akustisches Wellenfilter
DE69734033T2 (de) Akustisches Wellenfilter
DE69835987T2 (de) Akustische Oberflächenwellenfilter
EP1196991B1 (de) Saw-filter des reaktanzfiltertyps mit verbesserter sperrbereichsunterdrückung und verfahren zur optimierung der sperrbereichsunterdrückung
DE69633820T2 (de) Oberflächenwellenfilter mit verbesserten Bandpasseigenschaften und verbessertem Einstellbereich der Eingangs- und Ausgangsimpedanzen
DE112011103586B4 (de) Demultiplexer für elastische Wellen
DE102016120337B4 (de) Bandpassfilter und Duplexer
DE102004031397A1 (de) Duplexer
DE102008045346A1 (de) Duplexer und Verfahren zum Erhöhen der Isolation zwischen zwei Filtern
DE10343296B4 (de) Oberflächenwellenbauelement und Kommunitkationsvorrichtung, die dasselbe umfasst
DE69934765T2 (de) Akustisches Oberflächenwellenfilter
DE102004037819A1 (de) Elektroakustisches Bauelement mit geringen Verlusten
DE112012003660T5 (de) Bauelement für elastische Wellen
DE112016003390T5 (de) Vorrichtung für elastische Wellen
EP1256172A2 (de) Oberflächenwellenfilter mit reaktanzelementenb
DE102005010658A1 (de) Duplexer mit verbesserter Leistungsverträglichkeit
DE10152917B4 (de) Oberflächenwellenfilter und Kommunikationsvorrichtung, die dasselbe enthält
DE102019106670B4 (de) HF-Filter mit vergrößerter Bandbreite und Filterkomponente
DE102010005306B4 (de) DMS Filter mit verbesserter Signalunterdrückung
DE10325798A1 (de) SAW-Filter mit verbesserter Selektion oder Isolation
WO2014090451A2 (de) Elektroakustisches bandpassfilter mit geglätteter einfügedämpfung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11728255

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11728255

Country of ref document: EP

Kind code of ref document: A1