WO2011129222A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2011129222A1
WO2011129222A1 PCT/JP2011/058566 JP2011058566W WO2011129222A1 WO 2011129222 A1 WO2011129222 A1 WO 2011129222A1 JP 2011058566 W JP2011058566 W JP 2011058566W WO 2011129222 A1 WO2011129222 A1 WO 2011129222A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase
cluster
voltage
effective value
power
Prior art date
Application number
PCT/JP2011/058566
Other languages
English (en)
French (fr)
Inventor
井上 重徳
加藤 修治
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to CN201180018851.3A priority Critical patent/CN102835016B/zh
Priority to EP11768743.4A priority patent/EP2560275A4/en
Publication of WO2011129222A1 publication Critical patent/WO2011129222A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00Circuit arrangements for ac mains or ac distribution networks
    • H02J3/18Arrangements for adjusting, eliminating or compensating reactive power in networks
    • H02J3/1821Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators
    • H02J3/1835Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control
    • H02J3/1842Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control wherein at least one reactive element is actively controlled by a bridge converter, e.g. active filters
    • H02J3/1857Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control wherein at least one reactive element is actively controlled by a bridge converter, e.g. active filters wherein such bridge converter is a multilevel converter
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/20Active power filtering [APF]

Definitions

  • the present invention relates to a power conversion device, and more particularly to a three-phase power conversion device configured with three clusters including a serial body of one or a plurality of unit cells.
  • Cascade multi-level converter (hereinafter referred to as CMC) uses switching elements that can be turned on and off, such as Insulated Gate Bipolar Transistors (hereinafter referred to as IGBTs), and outputs a voltage that exceeds the breakdown voltage of the switching elements. It is a circuit system that can.
  • the CMC is configured by star connection of three series bodies of clusters and reactors, which are series bodies of a plurality of unit cells.
  • each unit cell is a single-phase full-bridge circuit, and includes a plurality of switching elements and a DC capacitor.
  • the unit cell outputs a voltage across the DC capacitor (hereinafter referred to as a DC voltage), a voltage having a polarity opposite to the DC voltage, or a zero voltage by controlling on / off of the switching element.
  • each cluster is a serial body of one or more unit cells
  • the output voltage of each cluster (hereinafter referred to as cluster voltage) is the sum of the output voltages of one or more unit cells included in the cluster.
  • cluster voltage can be made a multilevel waveform by appropriately shifting the switching timing of each unit cell in the cluster. Therefore, the harmonic component of the cluster voltage can be reduced by increasing the number of unit cells included in each cluster.
  • Non-Patent Document 1 shows an experimental result of a self-excited reactive power compensator (hereinafter referred to as CMC-STATCOM) based on CMC, in which CMC is connected to a power system.
  • CMC-STATCOM self-excited reactive power compensator
  • Non-Patent Document 1 discloses that the CMC-STATCOM operation can be continued even when an instantaneous voltage drop (hereinafter referred to as an instantaneous voltage drop) occurs in the power system.
  • Non-Patent Document 1 discloses DC voltage balance control (hereinafter referred to as balance control) that balances DC voltages of a plurality of unit cells included in a CMC.
  • the balance control is divided into cluster balance control and interstage balance control.
  • cluster average DC voltage the average value of DC voltages of unit cells included in each cluster
  • total average DC voltage the average value of DC voltages of all unit cells
  • Cluster balance control adjusts the active power flowing into each cluster by superimposing the zero-phase voltage command value calculated from the difference between the total average DC voltage and the cluster average DC voltage on the cluster voltage command value of each cluster. .
  • feedback control is performed so that the difference between the total average DC voltage and the cluster average DC voltage becomes zero.
  • Interstage balance control balances the DC voltage of multiple unit cells in one cluster.
  • Non-Patent Document 1 it is possible to continue the operation of CMC-STATCOM even when an instantaneous drop occurs in the power system.
  • the balance control is performed, an unbalance occurs in the cluster average DC voltage during the instantaneous drop. That is, the DC voltage increases or decreases from the rated value.
  • Non-Patent Document 1 it is necessary to design the DC capacitor with a high withstand voltage in preparation for a DC voltage increase at the time of a sag, leading to an increase in the size of the DC capacitor.
  • the voltage of the power system (hereinafter referred to as the system voltage) at the time of the instantaneous drop contains a reverse phase component.
  • each cluster outputs a negative phase voltage substantially equal to the negative phase component included in the system voltage, thereby preventing a negative phase current from flowing.
  • Non-Patent Document 1 calculates a zero-phase voltage command value that balances the cluster average DC voltage after detecting the imbalance of the cluster average DC voltage, but for the DC voltage detection of each unit cell. Since the low-pass filter (LPF) is used, the response speed of balance control is largely determined by the LPF. Accordingly, it is impossible to follow a phenomenon of several tens ms to several hundreds ms such as a momentary drop. For this reason, it is impossible to prevent the DC voltage from increasing or decreasing.
  • LPF low-pass filter
  • the LPF is indispensable for detecting and controlling the DC voltage by removing the fluctuation in the CMC whose unit cell is a single phase converter because the DC voltage fluctuates at twice the frequency of the power system. is there.
  • the present invention provides the following solutions.
  • the present invention relates to power conversion in which a star connection cascade multilevel converter (CMC) configured by star connection of a series body of a cluster and a reactor, which is a serial body of one or a plurality of unit cells, is connected to a power system.
  • CMC star connection cascade multilevel converter
  • the potential at a point where the three series bodies of the cluster and the reactor are star-connected is controlled so as to fluctuate with the same amplitude as the amplitude of the negative phase voltage of the power system. Is to provide.
  • the present invention relates to power conversion in which a star connection cascade multilevel converter (CMC) configured by star connection of a series body of a cluster and a reactor, which is a serial body of one or a plurality of unit cells, is connected to a power system.
  • CMC star connection cascade multilevel converter
  • the fluctuation amplitude of the potential at the star-connected point is made substantially constant from the half cycle of the occurrence of the instantaneous voltage drop until the end of the instantaneous voltage drop.
  • the present invention also connects a star connection cascade multilevel converter (CMC), which is formed by star connection of a series body of a cluster and a reactor, which is a series body of one or a plurality of unit cells, to a power system.
  • CMC star connection cascade multilevel converter
  • the effective value and phase angle of the negative phase component of the power system voltage are V2 and ⁇ 2, respectively, and the phase angle of the positive phase component of the current flowing through the reactor is ⁇ 1
  • the present invention provides a power converter characterized by adding a zero-phase voltage having an effective value V0 and a phase angle ⁇ 0 to an output voltage command value of each cluster.
  • V0 V2
  • ⁇ 0 2 ⁇ ⁇ 1- ⁇ 2 ⁇ ⁇
  • the present invention can detect the effective value V2 and phase angle ⁇ 2 of the antiphase component contained in the voltage of the power system and the phase angle ⁇ 1 of the positive phase current of the reactor, It is an object of the present invention to provide a power converter characterized by using a moving average calculation using the integral multiple as a time window.
  • the present invention also connects a star connection cascade multilevel converter (CMC), which is formed by star connection of a series body of a cluster and a reactor, which is a series body of one or a plurality of unit cells, to a power system.
  • CMC star connection cascade multilevel converter
  • the power converter when an instantaneous voltage drop occurs in the power system in a state where the power converter outputs a reverse phase current, the zero-phase voltage output by the cluster is reduced to half of the instantaneous voltage drop generated.
  • the present invention provides a power converter characterized by being substantially constant from the end of the cycle until the end of the instantaneous voltage drop.
  • the present invention also connects a star connection cascade multilevel converter (CMC), which is formed by star connection of a series body of a cluster and a reactor, which is a series body of one or a plurality of unit cells, to a power system.
  • CMC star connection cascade multilevel converter
  • the effective value and phase angle of the positive phase component of the power system voltage are V1 and ⁇ 1, respectively
  • the effective value and phase angle of the opposite phase component are V2 and ⁇ 2, respectively
  • the positive phase component of the current flowing through the reactor When the effective value and the phase angle are I1 and ⁇ 1, respectively, and the effective value and the phase angle of the in-phase component are I2 and ⁇ 2, respectively, the zero-phase voltage having an effective value V0 and a phase angle ⁇ 0 represented by the following equation: Is added to the output voltage command value of each cluster.
  • V0 ⁇ (V1 ⁇ I2 ⁇ cos ( ⁇ 1- ⁇ 2) + V2 ⁇ I1 ⁇ cos ( ⁇ 2- ⁇ 1)) / (I1 ⁇ cos ( ⁇ 0 ⁇ 1) + I2 ⁇ cos ( ⁇ 0 ⁇ 2))
  • ⁇ 0 tan ⁇ 1 ((V1 ⁇ I2 ⁇ (I1 ⁇ sin ( ⁇ 1 + ⁇ 1- ⁇ 2) + I2 ⁇ sin ( ⁇ 1-2 ⁇ ⁇ 2)) ⁇ V2 ⁇ I1 ⁇ (I2 ⁇ sin ( ⁇ 2- ⁇ 2) + ⁇ 1) + I1 ⁇ sin ( ⁇ 2-2 ⁇ ⁇ 1))) / (V1 ⁇ I2 ⁇ (I1 ⁇ cos ( ⁇ 1 + ⁇ 1- ⁇ 2) ⁇ I2 ⁇ cos ( ⁇ 1-2 ⁇ ⁇ 2 )) ⁇ V2 ⁇ I1 ⁇ (I2 ⁇ cos ( ⁇ 2 ⁇ 2 + ⁇ 1) ⁇ I1 ⁇ cos ( ⁇ 2-2 ⁇ 2)) ⁇ V2 ⁇ I1
  • the present invention provides a power converter characterized by being used.
  • the present invention even when a negative phase component is included in the voltage of the power system such as an instantaneous drop, it is possible to make the inflow effective power to each cluster constituting the CMC-STATCOM substantially zero. is there. Thereby, the imbalance of the DC voltage of each unit cell included in each cluster can be suppressed, and an increase in DC voltage can be prevented. Accordingly, it is possible to design the DC voltage with a low withstand voltage, and it is possible to reduce the size of the DC capacitor.
  • the connection to each cluster constituting the CMC-STATCOM is performed.
  • the inflow reactive power can be made substantially zero.
  • the unbalance of the DC voltage of each unit cell included in each cluster can be suppressed, and the increase of the DC voltage can be prevented. Therefore, it is possible to design the DC voltage with a low withstand voltage, and the size of the DC capacitor can be reduced.
  • Example 1 the DC capacitor of each unit cell is reduced in size as compared with the conventional CMC-STATCOM.
  • the power converter 102 connected to the power system 101 includes three reactors 103, a u-phase cluster 104, a v-phase cluster 105, and a w-phase cluster 106.
  • the u, v, and w phase clusters 104 to 106 may be simply referred to as clusters without being distinguished.
  • a reactor 103 is connected in series to each of the clusters 104-106.
  • One end of the series body of each of the clusters 104 to 106 and the reactor 103 is star-connected to the power system 101 and the other end is star-connected at the M point.
  • Each of the clusters 104 to 106 is a serial body of one or a plurality of unit cells 107.
  • N unit cells are connected to each cell.
  • the first cell and the second cell are numbered from the side closer to the reactor 103, and the cell connected to the point M is the Nth cell.
  • the internal configuration of the unit cell 107 will be described later.
  • phase voltage of the power system 101 is VSu, VSv, VSw.
  • the output voltages (cluster voltages) of the clusters 104 to 106 are Vu, Vv, and Vw, respectively.
  • the DC voltage of the unit cell included in each of the clusters 104 to 106 is VCij.
  • the unit cell 107 is a single-phase full-bridge circuit including an x-phase upper element 201, an x-phase lower element 202, a y-phase upper element 203, a y-phase lower element 204, and a DC capacitor 205.
  • each of the elements 201 to 204 is illustrated with an IGBT symbol. Any switching element that can be turned on / off, such as a transistor (MOSFET), can be used in place of the IGBT.
  • MOSFET transistor
  • the cluster voltages Vu, Vv, and Vw can be controlled by performing Pulse-Width Modulation (PWM) control on each unit cell.
  • PWM Pulse-Width Modulation
  • FIG. 3 is a block diagram showing operations in the control device not shown in FIG.
  • a feature of the present invention is that the control device includes a feedforward calculator 309, and the zero-phase feedforward term V0FF * calculated by the feedforward calculator 309 is used as the cluster voltage command values Vu * , Vv * , Vw * . It is a point to be superimposed.
  • the prior art represented by Non-Patent Document 1 does not include a computing unit corresponding to the feedforward computing unit 309. For this reason, the conventional technique performs a control calculation in which only the zero-phase feedback term V0FB * by the cluster balance controller 308 is superimposed on the cluster voltage command values Vu * , Vv * , Vw * .
  • the control device detects the phase voltages VSu, VSv, VSw of the electric power system 101, and performs positive phase dq conversion to obtain the positive phase d axis voltage Vd and the positive phase q axis voltage Vq. Further, the control device detects currents Iu, Iv, and Iw flowing through the reactor, and performs positive-phase dq conversion on these to obtain a positive-phase d-axis current Id and a positive-phase q-axis current Iq. The obtained Vd, Vq, Id, and Iq are supplied to the current controller 306.
  • the current controller 306 calculates each cluster voltage command value Vucc * , Vvcc * , Vwcc * from the current controller so that the currents Id, Iq coincide with the command values Id * , Iq * .
  • the positive phase d-axis current command value Id * is given from the total average DC voltage control unit 303. Further, the positive phase q-axis current command value is given from a host control system not shown.
  • the cluster balance controller 308 calculates a zero-phase feedback term V0FB * used for the cluster balance control from the cluster average DC voltages VCu, VCv, VCw and the total average DC voltage VC, and calculates them as Vucc * , Vvcc * , Vwcc. * to the sum, cluster voltage command values Vu *, Vv *, get the Vw *.
  • the feedforward calculator 309 calculates a zero-phase feedforward term V0FF * from the phase voltages VSu, VSv, VSw of the electric power system and the currents Iu, Iv, Iw flowing through the reactor 103, and these are calculated as Vucc * , Vvcc * , Add to Vwcc * .
  • the feed-forward calculator 309 performs positive-phase dq conversion on the currents Iu, Iv, and Iw flowing through the reactor 103 using the positive-phase dq conversion block 305, and further uses the system half cycle as a time window via the moving average calculator 402.
  • the moving average is calculated to obtain a positive phase d-axis current ⁇ Id> and a positive phase q-axis current ⁇ Iq>.
  • the positive phase current effective value I1 and the positive phase current phase angle ⁇ 1 are obtained from the magnitude and the declination of the vector [ ⁇ Id>, ⁇ Iq>] via the orthogonal coordinate / polar coordinate conversion block 403.
  • the feedforward computing unit 309 performs a reverse phase dq conversion on the phase voltages VSu, VSv, VSw of the power system 101 using the reverse phase dq conversion block 401, and further converts the system half cycle to a time through the moving average calculator 402.
  • the moving average for the window is calculated to obtain the negative phase d-axis voltage ⁇ Vd2> and the negative phase q-axis current ⁇ Vq2>.
  • an anti-phase voltage effective value V 2 and an anti-phase voltage phase angle ⁇ 2 are obtained from the magnitude and declination of the vector [ ⁇ Vd 2>, ⁇ Vq 2>] via the orthogonal coordinate / polar coordinate conversion block 403.
  • the potential at point M in FIG. 1 fluctuates with approximately the same amplitude as the amplitude of the reverse phase component contained in the power system 101.
  • the horizontal axis in FIG. 5 represents time or phase angle, and the vertical axis represents voltage or current amplitude in arbitrary units (arbitrary unit: a.u.).
  • the conventional technology does not include the feedforward computing unit 309 in FIG.
  • FIG. 5 shows a case where a 50% instantaneous drop occurs in the u phase.
  • VSu, VSv, and VSw contain a normal phase component and a reverse phase component.
  • Each cluster 104 to 106 outputs a negative phase voltage having substantially the same amplitude and the same phase angle as the negative phase components of VSu, VSv, and VSW in order to prevent a negative phase current from flowing.
  • the cluster voltages Vu, Vv, Vw contain reverse phase components.
  • the cluster balance controller 308 calculates a zero-phase feedback term V0FB * that balances the DC voltages VCufj, VCvfj, and VCwfj through the LPF 301. Therefore, the amplitude of V0FB * increases as the unbalance of VCufj, VCvfj, and VCwfj increases.
  • each unit cell 107 is a single-phase full bridge, and the LPF 301 is indispensable in order to perform a control calculation excluding the fluctuation of the frequency twice the system frequency generated in the DC voltage. Therefore, in the prior art, it is inevitable that imbalance occurs in VCjj, VCvj, and VCwj.
  • FIG. 6 is a schematic waveform of each part when the control according to the present invention is performed. From the top, schematic waveforms of the phase voltages VSu, VSv, and Vsw of the electric power system 101 and an outline of the currents Iu, Iv, and Iw flowing through the reactor 103 are shown. Waveform, schematic waveform of DC voltage VCjj, VCvj, VCwj, schematic waveform of DC voltage VCufj, VCvfj, VCwfj observed through LPF 301, sum of zero-phase feedback term V0FB * and zero-phase feedforward term V0FF * (V0FB * + V0FF) * ) Schematic waveform.
  • the horizontal axis represents time or phase angle
  • the vertical axis represents voltage or current amplitude in arbitrary units (arbitrary unit: a.u.).
  • V0FF * is substantially constant from the half cycle of the occurrence of the sag until the end of the sag.
  • the zero-phase feedback term V0FB * plays a role of suppressing the occurrence of DC voltage imbalance caused by variations in the characteristics of components used.
  • each of the clusters 104 to 106 is connected to the power system 101 via the reactor 103.
  • the present invention is also applicable to the case where each of the clusters 104 to 106 is connected to the power system 101 via a transformer instead of the reactor 103.
  • the present invention can also be applied to the case where each of the clusters 104 to 106 is connected to the power system 101 via the reactor 103 and the transformer.
  • the size of the DC capacitor of each unit cell is reduced as compared with the conventional CMC-STATCOM.
  • the DC voltage imbalance can be prevented even when an instantaneous drop occurs in the power system 101 in a state where the currents Iu, Iv, and Iw flowing through the reactor 103 include the anti-phase components.
  • the feedforward computing unit 309 in the first embodiment is replaced with a feedforward computing unit 701 corresponding to the negative phase current shown in FIG.
  • a negative-phase current-compatible feedforward computing unit 701 that is a difference between the first embodiment and the second embodiment will be described with reference to FIG.
  • the negative-phase current-compatible feedforward computing unit 701 converts the currents Iu, Iv, and Iw into the positive-phase d-axis current ⁇ Id1> and the positive-phase q-axis current ⁇ Iq1 via the positive-phase dq conversion block 305 and the moving average computing unit 402. > To get. Further, the positive phase current effective value I1 and the positive phase current phase angle ⁇ 1 are obtained from the magnitude and declination of the vector [ ⁇ Id1>, ⁇ Iq1>] via the orthogonal coordinate / polar coordinate conversion block 403.
  • the negative-phase current-compatible feedforward calculator 701 converts the currents Iu, Iv, and Iw into the negative-phase d-axis current ⁇ Id2> and the negative-phase q-axis current ⁇ Iq2 via the negative-phase dq conversion block 401 and the moving average calculator 402, respectively. > To get. Further, the negative phase current effective value I2 and the negative phase current phase angle ⁇ 2 are obtained from the magnitude and declination of the vector [ ⁇ Id2>, ⁇ Iq2>] via the orthogonal coordinate / polar coordinate conversion block 403.
  • the negative-phase current compatible feedforward calculator 701 converts the voltages VSu, VSv, and VSw into the positive-phase d-axis voltage ⁇ Vd1> and the positive-phase q-axis voltage ⁇ Vq1 via the positive-phase dq conversion block 305 and the moving average calculator 402, respectively. > To get. Furthermore, the positive phase voltage effective value V1 and the positive phase voltage phase angle ⁇ 1 are obtained from the magnitude and declination of the vector [ ⁇ Vd1>, ⁇ Vq1>] via the orthogonal coordinate / polar coordinate conversion block 403.
  • the negative-phase current-compatible feedforward calculator 701 converts the voltages VSu, VSv, and VSw into the negative-phase d-axis voltage ⁇ Vd2> and the negative-phase q-axis voltage ⁇ Vq2 via the negative-phase dq conversion block 401 and the moving average calculator 402. > To get. Further, the positive phase voltage effective value V2 and the positive phase voltage phase angle ⁇ 2 are obtained from the magnitude and declination of the vector [ ⁇ Vd2>, ⁇ Vq2>] via the orthogonal coordinate / polar coordinate conversion block 403.
  • the inventors have obtained a zero-phase feedforward term V0FF * having an effective value V0 and a phase angle ⁇ 0 expressed by the following equation even when Iu, Iv, and Iw contain antiphase components, and a cluster voltage command value Vu. It has been found that the inflow / outflow active power of each cluster can be made zero by superimposing it on * , Vv * , and Vw * .
  • V0 ⁇ (V1 ⁇ I2 ⁇ cos ( ⁇ 1- ⁇ 2) + V2 ⁇ I1 ⁇ cos ( ⁇ 2- ⁇ 1)) / (I1 ⁇ cos ( ⁇ 0 ⁇ 1) + I2 ⁇ cos ( ⁇ 0 ⁇ 2))
  • ⁇ 0 tan ⁇ 1 ((V1 ⁇ I2 ⁇ (I1 ⁇ sin ( ⁇ 1 + ⁇ 1- ⁇ 2) + I2 ⁇ sin ( ⁇ 1-2 ⁇ ⁇ 2)) ⁇ V2 ⁇ I1 ⁇ (I2 ⁇ sin ( ⁇ 2- ⁇ 2) + ⁇ 1) + I1 ⁇ sin ( ⁇ 2-2 ⁇ ⁇ 1))) / (V1 ⁇ I2 ⁇ (I1 ⁇ cos ( ⁇ 1 + ⁇ 1- ⁇ 2) ⁇ I2 ⁇ cos ( ⁇ 1-2 ⁇ ⁇ 2 )) ⁇ V2 ⁇ I1 ⁇ (I2 ⁇ cos ( ⁇ 2 ⁇ 2 + ⁇ 1) ⁇ I1 ⁇ cos ( ⁇ 2-2 ⁇ 2)) ⁇ V2 ⁇ I1
  • each of the clusters 104 to 106 is connected to the power system 101 via the reactor 103.
  • the present invention is also applicable to the case where each of the clusters 104 to 106 is connected to the power system 101 via a transformer instead of the reactor 103.
  • the present invention can also be applied to the case where each of the clusters 104 to 106 is connected to the power system 101 via the reactor 103 and the transformer.
  • the third embodiment is characterized in that the power conversion device 102 allows a negative phase current to flow during a period in which an instantaneous drop occurs in the power system 101.
  • the DC capacitor of each unit cell is reduced in size compared to the conventional CMC-STATCOM.
  • FIG. 8 is a block diagram showing operations in the control device not shown in FIG.
  • FIG. 3 of the first embodiment is different from FIG. 8 of the third embodiment in that FIG. 8 includes a negative phase dq conversion block 401, and further, a negative phase current output type current controller 801 different from that of FIG.
  • a phase current output type feedforward computing unit 802 and a negative phase current output type cluster balance control unit 803 are provided.
  • FIG. 8 and FIG. 3 will be described.
  • the anti-phase dq conversion block 401 performs anti-phase dq conversion on the currents Iu, Iv, and Iw to obtain Id2 and Iq2.
  • the obtained Id2 and Iq2 are given to the negative phase current output type current controller 801.
  • the negative phase current output type current controller 801 has a cluster voltage command value Vu such that the actual currents Id1, Iq1, Id2, Iq2 coincide with the respective command values Id1 * , Iq1 * , Id2 * , Iq2 *. * , Vv * and Vw * are given.
  • the obtained Vu * , Vv * , Vw * are given to the voltage command value distributor 307.
  • the negative phase current output type feedforward calculator 802 calculates negative phase current command value feedforward terms Id2FF * , Iq2FF * from the currents Iu, Iv, Iw and the system voltages VSu, VSv, VSw.
  • the internal configuration of the negative phase current output type feedforward calculator 802 will be described later.
  • the negative-phase current output type cluster balance control unit 803 receives a negative-phase current command value feedback from the cluster average DC voltages VCu, VCv, VCw, the total average DC voltage VC, the d-axis component Vd of the system voltage, and the q-axis component Vq.
  • the terms Id2FB * and Iq2FB * are calculated.
  • the internal configuration of the negative phase current output type cluster balance control unit 803 will be described later.
  • Id2FF * and Id2FB * sum opposite phase d-axis current command value Id2 * is of, Iq2FF * and Iq2FB * reverse phase q-axis current command value is a sum of Iq2 * is the reverse-phase current output type current controller 801 Given.
  • the negative-phase current output type feedforward calculator 802 converts the currents Iu, Iv, and Iw flowing through the reactor 103 using the positive-phase dq conversion block 305 into the positive-phase dq conversion, and further passes the moving average calculator 402 through the system half cycle. To obtain a positive phase d-axis current ⁇ Id> and a positive phase q-axis current ⁇ Iq>. Further, the positive phase current effective value I1 and the positive phase current phase angle ⁇ 1 are obtained from the magnitude and the declination of the vector [ ⁇ Id>, ⁇ Iq>] via the orthogonal coordinate / polar coordinate conversion block 403.
  • the negative-phase current output type feedforward calculator 802 uses the positive-phase dq conversion block 305 to convert the phase voltages VSu, VSv, and Vsw of the power system 101 into the positive-phase dq, and further passes through the moving average calculator 402.
  • a moving average with the system half cycle as a time window is calculated to obtain a negative phase d-axis voltage ⁇ Vd1> and a negative phase q-axis current ⁇ Vq1>.
  • the negative phase voltage effective value V1 and the negative phase voltage phase angle ⁇ 1 are obtained from the magnitude and the angle of the vector [ ⁇ Vd1>, ⁇ Vq1>] via the orthogonal coordinate / polar coordinate conversion block 403.
  • the negative-phase current output type feedforward computing unit 309 performs the negative-phase dq conversion on the phase voltages VSu, VSv, and VSW of the power system 101 using the negative-phase dq conversion block 401, and further passes through the moving average calculator 402.
  • a moving average with the system half cycle as a time window is calculated to obtain a negative phase d-axis voltage ⁇ Vd2> and a negative phase q-axis current ⁇ Vq2>.
  • an anti-phase voltage effective value V 2 and an anti-phase voltage phase angle ⁇ 2 are obtained from the magnitude and declination of the vector [ ⁇ Vd 2>, ⁇ Vq 2>] via the orthogonal coordinate / polar coordinate conversion block 403.
  • the reverse phase current output type cluster balance control unit 803 calculates ⁇ VCu, ⁇ VCv, ⁇ VCw which are differences between the given total average DC voltage VC and the cluster average DC voltages VCu, VCv, VCw.
  • the obtained ⁇ VCu, ⁇ VCv, and ⁇ VCw are ⁇ converted using the ⁇ conversion block 1001 to obtain [ ⁇ VC ⁇ , ⁇ VC ⁇ ] as vectors on the ⁇ axis.
  • the magnitude [Delta] VC and the declination [xi] of the vector [[Delta] VC [alpha], [Delta] VC [beta]] are calculated via the orthogonal coordinate / polar coordinate conversion block 1002.
  • the negative-phase current output type cluster balance control unit 803 generates a vector from the given vector [Vd, Vq] of the positive-phase d-axis voltage Vd and the positive-phase q-axis voltage Vq via the orthogonal coordinate / polar coordinate conversion block 501.
  • the deviation angle ⁇ 1 of [Vd, Vq], that is, the phase angle of the system voltage is calculated.
  • the phase difference between Vu and Vv, the phase difference between Vv and Iv, and the phase difference between Vw and Iw are obtained.
  • the angle is almost 90 ° almost immediately after the occurrence of the instantaneous drop. That is, the effective power flowing into and out of each cluster becomes zero.
  • the negative phase current output type cluster balance control unit 803 causes the active power to flow into the cluster having the lowest cluster average DC voltage as described above, and the cluster average DC The voltage rises. As a result, a balance of the cluster average DC voltage can be ensured.
  • DESCRIPTION OF SYMBOLS 101 Electric power system, 102 ... Power converter, 103 ... Reactor, 104 ... u phase cluster, 105 ... v phase cluster, 106 ... w phase cluster, 107 ... Unit cell, 201 ... X phase upper side element, 202 ... Under x phase Side element 203 ... y phase upper element 204 ... y phase lower element 205 ... DC capacitor 301 ... low pass filter (LPF) 302 ... average value calculator 303 ... all average dc voltage controller 304 ... all Average DC voltage control gain, 305 ... normal phase dq conversion block, 306 ... current controller, 307 ... voltage command value distributor, 308 ... cluster balance controller, 309 ...
  • LPF low pass filter
  • feedforward calculator 401 ... reverse phase dq conversion block, 402: Moving average computing unit, 403, 1002: Cartesian coordinate / polar coordinate conversion block, 404 ... Sine wave generator, 701 ... Negative phase current support Feed forward computing unit, 702, 901 ... phasor computing unit, 801 ... Reverse phase current output type current controller, 802 ... Reverse phase current output type feed forward computing unit, 803 ... Reverse phase current output type cluster balance control unit, 902 ... Polar coordinate / orthogonal coordinate conversion block, 1001... ⁇ conversion block, 1003... Cluster balance control gain.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

 1つまたは複数の単位セルの直列体からなるクラスタ3つで構成された三相電力変換装置に関し、従来の三相電力変換装置において前記単位セルの直流コンデンサ電圧の耐圧を高く設計する必要があり、直流コンデンサの大形化につながっていたことを解決する。 1つまたは複数の単位セルの直列体であるクラスタとリアクトルとの直列体をスター結線して構成したスター結線カスケード・マルチレベル変換器(CMC)を電力系統に連系した電力変換装置において、前記電力系統に瞬時電圧低下が発生した場合に、前記クラスタが出力する零相電圧を、該瞬時電圧低下発生の半周期後から、該瞬時電圧低下終了まで、大略一定とする。

Description

電力変換装置
 本発明は電力変換装置に関し、特に1つまたは複数の単位セルの直列体からなるクラスタ3つで構成された三相電力変換装置に関する。
 カスケード・マルチレベル変換器(以下、CMCと称す)は、Insulated Gate Bipolar Transistor(以下、IGBTと称す)などのオン・オフ制御可能なスイッチング素子を使用し、前記スイッチング素子の耐圧以上の電圧を出力できる回路方式である。非特許文献1によれば、CMCは複数の単位セルの直列体であるクラスタとリアクトルとの直列体3つをスター結線して構成される。
 非特許文献1によれば、各単位セルは単相フルブリッジ回路であり、複数のスイッチング素子と直流コンデンサとを備えている。単位セルはスイッチング素子のオン・オフを制御することによって、直流コンデンサの両端電圧(以下、直流電圧と称す),直流電圧の逆極性の電圧、または零電圧を出力する。
 各クラスタは1つまたは複数の単位セルの直列体であるため、各クラスタの出力電圧(以下、クラスタ電圧と称す)は、該クラスタに含まれる1つまたは複数の単位セルの出力電圧の和となる。各クラスタが複数の単位セルを含む場合、該クラスタ内の各単位セルのスイッチング・タイミングを適切にシフトすることによって、クラスタ電圧をマルチレベル波形とすることができる。したがって、各クラスタに含まれる単位セルの個数を増加することによって、クラスタ電圧の高調波成分を低減できる。
 非特許文献1は、CMCを電力系統と連系し、CMCによる自励式無効電力補償装置(以下、CMC-STATCOMと称す)の実験結果を示している。また、非特許文献1は、電力系統に瞬時電圧低下(以下、瞬低と称す)が発生した場合にもCMC-STATCOMの運転継続が可能であることを開示している。
吉井・井上・赤木:「トランスレス・カスケードPWM STATCOMの直流電圧制御法の検討」,電気学会半導体電力変換・産業電力電機応用研究会資料,SPC-07-115/IEA-07-38,pp.32-36。
 非特許文献1は、CMCに含まれる複数の単位セルの直流電圧をバランスする直流電圧バランス制御(以下、バランス制御と称す)を開示している。
 前記バランス制御は、クラスタバランス制御と段間バランス制御に分けられる。
 クラスタバランス制御とは、各クラスタに含まれる単位セルの直流電圧の平均値(以下、クラスタ平均直流電圧と称す)を、すべての単位セルの直流電圧の平均値(以下、全平均直流電圧と称す)に一致させる制御である。
 クラスタバランス制御は、全平均直流電圧とクラスタ平均直流電圧との差から演算した零相電圧指令値を、各クラスタのクラスタ電圧指令値に重畳することで、各クラスタに流入する有効電力を調節する。これによって、全平均直流電圧とクラスタ平均直流電圧の差が零となるようにフィードバック制御している。
 段間バランス制御は、1クラスタ内の複数の単位セルの直流電圧をバランスさせる。
 非特許文献1によれば、電力系統に瞬低が発生した場合にもCMC-STATCOMの運転継続が可能である。しかし、前記のバランス制御が行われていても、瞬低時にはクラスタ平均直流電圧にアンバランスが発生する。すなわち、直流電圧が定格値から上昇、または低下する。
 したがって、非特許文献1によるCMCでは、瞬低時における直流電圧上昇に備えて直流コンデンサの耐圧を高く設計する必要があり、直流コンデンサの大形化につながっていた。
 まず、非特許文献1に記載されたCMC-STATCOMにおいて、瞬低時にクラスタ平均直流電圧アンバランスが発生する原因について説明する。その後に、クラスタ平均直流電圧アンバランスの発生を防止する解決策を説明する。
 瞬低時における電力系統の電圧(以下、系統電圧と称する)は逆相成分を含有している。瞬低中、各クラスタは、系統電圧に含まれる逆相成分とほぼ等しい逆相電圧を出力し、逆相電流が流れることを防止する。
 各クラスタが出力する逆相電圧と各クラスタに流れている正相無効電流とが不平衡電力を形成するため、各クラスタの流入有効電力にアンバランスが生じ、結果としてクラスタ平均直流電圧にアンバランスが生じる。
 非特許文献1のクラスタバランス制御は、クラスタ平均直流電圧のアンバランスを検出した後に、クラスタ平均直流電圧をバランスさせるような零相電圧指令値を演算するが、各単位セルの直流電圧検出にはローパスフィルタ(LPF)を介しているため、バランス制御の応答速度は前記LPFで大略決定してしまう。したがって、瞬低などの数10ms~数100msの現象に追従できない。このため、直流電圧の上昇や低下を防止することは不可能である。
 なお、前記LPFは、単位セルが単相変換器であるCMCにおいては、電力系統の2倍周波数で直流電圧が変動するため、この変動を除去して直流電圧を検出・制御する上で必須である。
 上記課題を解決するために、本発明は以下の解決策を提供する。
 本発明は、1つまたは複数の単位セルの直列体であるクラスタとリアクトルとの直列体をスター結線して構成したスター結線カスケード・マルチレベル変換器(CMC)を電力系統に連系した電力変換装置において、前記クラスタとリアクトルとの直列体3つがスター結線された点の電位が、前記電力系統の逆相電圧の振幅と同振幅で変動するように制御されたことを特徴とする電力変換装置を提供するものである。
 本発明は、1つまたは複数の単位セルの直列体であるクラスタとリアクトルとの直列体をスター結線して構成したスター結線カスケード・マルチレベル変換器(CMC)を電力系統に連系した電力変換装置において、前記電力系統に瞬時電圧低下が発生した場合に、スター結線された点の電位の変動振幅を、該瞬時電圧低下発生の半周期後から、該瞬時電圧低下終了まで、大略一定とすることを特徴とする電力変換装置を提供するものである。
 また、本発明は、1つまたは複数の単位セルの直列体であるクラスタとリアクトルとの直列体をスター結線して構成したスター結線カスケード・マルチレベル変換器(CMC)を電力系統に連系した電力変換装置において、前記電力系統電圧の逆相成分の実効値と位相角をそれぞれV2,φ2、前記リアクトルに流れる電流の正相成分の位相角をδ1とした場合、大略、次式で表わされる実効値V0と位相角φ0を有する零相電圧を、各クラスタの出力電圧指令値に加算することを特徴とする電力変換装置を提供するものである。
〔数1〕
  V0=V2
〔数2〕
  φ0=2×δ1-φ2±π
 また、本発明は、前記電力系統の電圧に含有される逆相成分の実効値V2と位相角φ2の検出と、前記リアクトルの正相電流の位相角δ1の検出に、系統周波数の半周期またはその整数倍を時間窓とする移動平均演算を用いることを特徴とする電力変換装置を提供するものである。
 また、本発明は、1つまたは複数の単位セルの直列体であるクラスタとリアクトルとの直列体をスター結線して構成したスター結線カスケード・マルチレベル変換器(CMC)を電力系統に連系した電力変換装置において、前記電力変換装置が逆相電流を出力している状態で前記電力系統に瞬時電圧低下が発生した場合に、前記クラスタが出力する零相電圧を、該瞬時電圧低下発生の半周期後から、該瞬時電圧低下終了まで、大略一定とすることを特徴とする電力変換装置を提供するものである。
 また、本発明は、1つまたは複数の単位セルの直列体であるクラスタとリアクトルとの直列体をスター結線して構成したスター結線カスケード・マルチレベル変換器(CMC)を電力系統に連系した電力変換装置において、前記電力系統電圧の正相成分の実効値と位相角をそれぞれV1,φ1、同逆相成分の実効値と位相角をそれぞれV2,φ2、前記リアクトルに流れる電流の正相成分の実効値と位相角をそれぞれI1,δ1、同逆相成分の実効値と位相角をそれぞれI2、δ2とした場合、大略、次式で表わされる実効値V0と位相角φ0を有する零相電圧を、各クラスタの出力電圧指令値に加算することを特徴とする電力変換装置を提供するものである。
〔数3〕
 V0=-(V1×I2×cos(φ1-δ2)+V2×I1×cos(φ2-δ
    1))/(I1×cos(φ0-δ1)+I2×cos(φ0-δ2))
〔数4〕
 φ0=tan-1((V1×I2×(I1×sin(φ1+δ1-δ2)+I2×
    sin(φ1-2×δ2))-V2×I1×(I2×sin(φ2-δ2
    +δ1)+I1×sin(φ2-2×δ1)))/(V1×I2×
    (I1×cos(φ1+δ1-δ2)-I2×cos(φ1-2×δ2
    ))-V2×I1×(I2×cos(φ2-δ2+δ1)-I1×cos
    (φ2-2×δ1))))
 また、本発明は、前記電力系統電圧の正相成分の実効値と位相角をそれぞれV1,φ1、同逆相成分の実効値と位相角をそれぞれV2,φ2、前記リアクトルに流れる電流の正相成分の実効値と位相角をそれぞれI1,δ1、同逆相成分の実効値と位相角をそれぞれI2,δ2の検出に、系統周波数の半周期またはその整数倍を時間窓とする移動平均演算を用いることを特徴とする電力変換装置を提供するものである。
 本発明によれば、瞬低のように電力系統の電圧に逆相成分が含有されている場合にも、CMC-STATCOMを構成する各クラスタへの流入有効電力を大略零とすることが可能である。これにより、各クラスタに含まれる各単位セルの直流電圧のアンバランスを抑制し、直流電圧の上昇を防止できる。したがって、直流電圧の耐圧を低く設計することが可能となり、直流コンデンサの小形化が可能となる。
 また、本発明によれば、前記リアクトルに正相電流と逆相電流とが流れている場合においても、瞬低発生の半周期後から瞬低終了まで、CMC-STATCOMを構成する各クラスタへの流入無効電力を大略零とすることが可能である。これにより、各クラスタに含まれる各単位セルの直流電圧のアンバランスを抑制し、直流電圧の上昇を防止できる。したがって、直流電圧の耐圧を低く設計することが可能となり、直流コンデンサの小形化が可能となる。
スター結線CMC-STATCOM主回路図。 フルブリッジ形単位セル。 制御ブロック図。 フィードフォワード演算器。 従来技術による波形例。 本発明による波形例。 逆相電流対応形フィードフォワード演算器。 逆相電流出力形制御ブロック。 逆相電流出力形フィードフォワード演算器。 フィードフォワード演算器クラスタバランス制御部。
 以下、本発明の実施例を図面を用いて説明する。
 本発明の第1の実施例について説明する。
 実施例1では、従来技術によるCMC-STATCOMに比較して、各単位セルの直流コンデンサの小形化を実現している。
 以下、図1を用いて実施例1の全体構成を説明する。
 電力系統101に接続する電力変換装置102は、3つのリアクトル103,u相クラスタ104,v相クラスタ105,w相クラスタ106で構成されている。本明細書では、u,v,w相クラスタ104~106を区別せず、単にクラスタと称する場合もある。
 各クラスタ104~106のそれぞれには、リアクトル103が直列接続されている。各クラスタ104~106とリアクトル103との直列体の一端は電力系統101に、他端はM点でスター結線されている。
 各クラスタ104~106のそれぞれは、1つまたは複数の単位セル107の直列体である。図1では各セルにN個の単位セル接続されている。各クラスタ104~106において、リアクトル103に近い側から、第1セル,第2セルと番号を付して呼称し、M点に接続されているセルは第Nセルである。単位セル107の内部構成については後述する。
 以下、各電圧・電流を定義する。
 電力系統101の相電圧をVSu,VSv,VSwとする。なお、O点はVSu+VSv+Vsw=0となる仮想中性点である。
 リアクトル103に流れる電流をIu,Iv,Iwとする。
 各クラスタ104~106の出力電圧(クラスタ電圧)を、それぞれVu,Vv,Vwとする。
 さらに、各クラスタ104~106に含まれる単位セルの直流電圧をVCijとする。ただし、i=u,v,wであり、各クラスタに含まれる単位セル107の個数をNとすれば、j=1,2,…,Nである。
 以下、図2を用いて単位セル107の内部構成について説明する。なお、図2はi相第jセルを図示している(i=u,v,w、j=1,2,…,N)。
 単位セル107は、x相上側素子201,x相下側素子202,y相上側素子203,y相下側素子204,直流コンデンサ205からなる単相フルブリッジ回路であり、各素子201~204のスイッチングを制御することによって、y点を基準としたx点の電圧Vijとして、Vij=0,Vij=VCij、またはVij=-VCijを出力する。
 なお、図2では、各素子201~204をIGBTの記号で図示しているが、Gate Turn-Off Thyristor(GTO),Gate-Commutated Turn-Off Thyristor(GCT),Metal-Oxide-Semiconductor Field-Effect Transistor(MOSFET)など、オン・オフ制御可能なスイッチング素子であればIGBTに代えて使用可能である。
 図1の各クラスタ104~106はN個の単位セル107の直列体である。したがって、各クラスタ電圧Vu,Vv,VwはそれぞれN個の単位セル107の出力電圧Vijの和であり、Vu=Vu1+Vu2+…+VuN、Vv=Vv1+Vv2+…+VvN、Vw=Vw1+Vw2+…+VwNと書くことができる。
 したがって、各単位セルをPulse-Width Modulation(PWM)制御することで、各クラスタ電圧Vu,Vv,Vwを制御できる。
 特に断りがない限り、本明細書はクラスタ電圧Vu,Vv,Vw、リアクトル103に流れる電流Iu,Iv,Iwに含まれる基本波成分に着目して発明の原理と効果について説明を行う。
 以下、図3を用いて、本発明による電力変換装置の制御法と本発明の原理について説明する。なお、図3は図1には図示されていない制御装置内の演算を表わしたブロック図である。
 本発明の特徴は、前記制御装置がフィードフォワード演算器309を備えており、フィードフォワード演算器309によって演算された零相フィードフォワード項V0FF*をクラスタ電圧指令値Vu*,Vv*,Vw*に重畳する点である。非特許文献1に代表される従来技術は、フィードフォワード演算器309に相当する演算器を備えていない。このため、従来技術はクラスタバランス制御器308による零相フィードバック項V0FB*のみをクラスタ電圧指令値Vu*、Vv*,Vw*に重畳する制御演算を行っている。
 まず、非特許文献1と共通する演算について説明する。
 制御装置は、電力系統101の相電圧VSu,VSv,VSwを検出し、これらを正相dq変換することで、正相d軸電圧Vdと正相q軸電圧Vqとを得る。また、制御装置は、リアクトルに流れる電流Iu,Iv,Iwを検出し、これらを正相dq変換することで、正相d軸電流Idと正相q軸電流Iqとを得る。得られたVd,Vq,Id,Iqを電流制御器306に与えられる。
 電流制御器306は、電流Id,Iqがそれぞれの指令値Id*,Iq*と一致するように、電流制御器からの各クラスタ電圧指令値Vucc*,Vvcc*、Vwcc*を演算する。正相d軸電流指令値Id*は、全平均直流電圧制御部303より与えられる。また、正相q軸電流指令値は、図示されていない上位制御系などより与えられる。
 制御装置は、各単位セル107の直流電圧VCuj,VCvj,VCwjを検出し、これらをLPF301に通してVCufj,VCfvj,VCwfjを得る(j=1,2,…,N)。
 平均値演算器302は、各クラスタ内の直流電圧の平均値(クラスタ平均直流電圧)VCu,VCv,VCwを次式のように演算する。
〔数5〕
  VCu=(VCuf1+VCuf2+…+VCufN)/N
  VCv=(VCvf1+VCvf2+…+VCvfN)/N
  VCw=(VCwf1+VCwf2+…+VCwfN)/N
 全平均直流電圧制御部303は、VCu,VCv,VCwの平均値(全平均直流電圧)VC=(VCu+VCv+VCw)/3を演算し、指令値VC*とVCの誤差に全平均直流電圧制御ゲイン304を乗じて正相d軸電流指令値Id*を演算し、これを電流制御器306に与える。
 クラスタバランス制御器308は、クラスタ平均直流電圧VCu,VCv,VCwと全平均直流電圧VCとから、クラスタバランス制御に使用する零相フィードバック項V0FB*を演算し、これをVucc*,Vvcc*,Vwcc*に加算し、クラスタ電圧指令値Vu*,Vv*,Vw*を得る。
 電圧指令値分配器307は、クラスタ電圧指令値Vu*,Vv*,Vw*をそれぞれ単位セルの数Nで除算し、出力電圧指令Vij*(i=u,v,w、j=1,2,…,N)を各単位セル107に分配する。
 次に、本発明の特徴であるフィードフォワード演算器309について説明する。
 フィードフォワード演算器309は、電力系統の相電圧VSu,VSv,VSw、リアクトル103に流れる電流Iu,Iv,Iwとから、零相フィードフォワード項V0FF*を演算し、これをVucc*,Vvcc*,Vwcc*に加算する。
 以下、図4を用いて、フィードフォワード演算器309の内部構成について説明する。
 フィードフォワード演算器309は、正相dq変換ブロック305を用いてリアクトル103に流れる電流Iu,Iv,Iwを正相dq変換し、さらに移動平均演算器402を介して系統半周期を時間窓とする移動平均を演算し、正相d軸電流<Id>,正相q軸電流<Iq>を得る。さらに、直交座標・極座標変換ブロック403を介して、ベクトル[<Id>,<Iq>]の大きさと偏角から、正相電流実効値I1,正相電流位相角δ1を得る。
 また、フィードフォワード演算器309は、逆相dq変換ブロック401を用いて電力系統101の相電圧VSu,VSv,VSwを逆相dq変換し、さらに移動平均演算器402を介して系統半周期を時間窓とする移動平均を演算し、逆相d軸電圧<Vd2>,逆相q軸電流<Vq2>を得る。さらに、直交座標・極座標変換ブロック403を介して、ベクトル[<Vd2>,<Vq2>]の大きさと偏角から、逆相電圧実効値V2,逆相電圧位相角φ2を得る。
 発明者らは、各クラスタ104~106の流入有効電力を零とするためには、以上で得られたI1,δ1,V2,φ2より、次式で表わされる実効値V0と位相角φ0を持つ零相フィードフォワード項V0FF*をクラスタ電圧指令値Vu*,Vv*,Vw*に重畳させればよいことを見出した。本発明のメカニズムについては後述する。
〔数6〕
  V0=-V2
〔数7〕
  φ0=2×δ1-φ2
 正弦波発生器404は、実効値V0,位相角φ0を有する正弦波信号として零相フィードフォワード項V0FF*を発生させる。得られたV0FF*は、クラスタ電圧指令値Vu*,Vv*,Vw*に重畳される。
 各クラスタを以上のように制御することで、図1のM点の電位が、電力系統101に含有されている逆相成分の振幅と大略同振幅で変動する。
 以下、本発明によって得られる効果について、図5,図6を用いて説明する。
 図5は、従来技術を用いた場合における各部の概略波形であり、上段から、電力系統101の相電圧VSu,VSv,VSwの概略波形、リアクトル103に流れる電流Iu,Iv,Iwの概略波形、直流電圧VCuj,VCvj,VCwjの概略波形、LPF301を介して観測した直流電圧VCufj,VCvfj,VCwfjの概略波形、零相フィードバック項V0FB*の概略波形である(j=1,2,…,N)。
 なお、図5の横軸は時間または位相角であり、縦軸は電圧や電流の振幅を任意単位(arbitrary unit:a.u.)で表わしている。
 従来技術は、図3におけるフィードフォワード演算器309を備えていない。
 図5では、u相に50%の瞬低が発生した場合を描いている。瞬低中、VSu,VSv,VSwは正相成分と逆相成分を含有する。
 各クラスタ104~106は、逆相電流が流れることを防止するために、VSu,VSv,VSwの逆相成分と概略同振幅、同位相角の逆相電圧を出力する。換言すれば、クラスタ電圧Vu,Vv,Vwは逆相成分を含有する。
 Vu,Vv,Vwに含まれる逆相成分と、正相成分のみを含むIu,Iv,Iwが不平衡電力を形成するため、各クラスタの流入出有効電力がアンバランスとなる。このため、図5に示したように、直流電圧VCuj,VCvj,VCwjにアンバランスが発生する。
 クラスタバランス制御器308は、LPF301を介した直流電圧であるVCufj,VCvfj,VCwfjをバランスさせるような零相フィードバック項V0FB*を演算する。したがって、VCufj,VCvfj,VCwfjのアンバランスが拡大するに従って、V0FB*の振幅も増大する。
 VCuj,VCvj,VCwjのアンバランスがある大きさに達してはじめて、V0FB*の振幅は一定に収束し、この時点で各クラスタに流入する有効電力が零となる。
 図3では、LPF301を介して直流電圧VCuj,VCvj,VCwjを検出しているため、クラスタバランス制御部の応答性はLPF301でほぼ決定してしまう。さらに、各単位セル107が単相フルブリッジであり、直流電圧に発生する系統周波数の2倍周波数の変動を除いて制御演算を行うため、LPF301は必須である。したがって、従来技術では、VCuj,VCvj,VCwjにアンバランスが発生することは不可避であった。
 図6は、本発明よる制御を行った場合の各部の概略波形であり、上から、電力系統101の相電圧VSu,VSv,VSwの概略波形、リアクトル103に流れる電流Iu,Iv,Iwの概略波形、直流電圧VCuj,VCvj,VCwjの概略波形、LPF301を介して観測した直流電圧VCufj,VCvfj,VCwfjの概略波形、零相フィードバック項V0FB*と零相フィードフォワード項V0FF*の和(V0FB*+V0FF*)の概略波形である。
 なお、図6の横軸は時間または位相角であり、縦軸は電圧や電流の振幅を任意単位(arbitrary unit:a.u.)で表わしている。
 従来技術(図5)とは異なり、瞬低が発生したほぼ直後に、図6最下段に示したV0FB*+V0FF*の振幅が大略一定となっている。これに伴い、図6の上から3段目に示した直流電圧Vcu,Vcv,Vcwも瞬低発生前後でほとんど変化していないことが分かる。
 本実施例のメカニズムについて以下で説明する。
 クラスタ電圧指令値Vu*,Vv*,Vw*に、図3のフィードフォワード演算器309で得られる零相フィードフォワード項V0FF*を重畳させることによって、VuとIuの位相差、VvとIvの位相差、VwとIwの位相差が、瞬低発生のほぼ直後からすべて大略90°となる。すなわち、各クラスタに流入出する有効電力が零となる。
 このため、各クラスタの流入出有効電力が零となり、直流電圧アンバランスの発生を抑制できる。
 なお、以上の説明では瞬低発生直後から系統電圧の逆相成分が既知である場合について説明している。しかし、系統電圧の逆相成分の検出に、例えば系統の半周期の期間が必要である場合、瞬低発生の半周期後から、瞬低終了時まで、V0FF*は大略一定となる。
 本発明において、零相フィードバック項V0FB*は、使用部品の特性バラツキなどに起因する直流電圧アンバランス発生を抑制する役割を担う。
 本実施例の電力変換装置102では、各クラスタ104~106はリアクトル103を介して電力系統101に接続している。
 本発明は、各クラスタ104~106がリアクトル103に代えて変圧器を介して電力系統101に接続する場合にも適用可能である。
 また、本発明は、各クラスタ104~106がリアクトル103と変圧器とを介して電力系統101に接続する場合にも適用可能である。
 本発明の第2の実施例について説明する。
 実施例2では、実施例1と同様に、従来技術によるCMC-STATCOMに比較して、各単位セルの直流コンデンサの小形化を実現している。
 また、実施例2では、リアクトル103を流れる電流Iu,Iv,Iwに逆相成分が含まれている状態において電力系統101に瞬低が発生した場合にも、直流電圧のアンバランスを防止できる。
 実施例2は、実施例1のフィードフォワード演算器309を、図7に示した逆相電流対応形フィードフォワード演算器701に置き換えたものである。以下では実施例1と実施例2の相違点である逆相電流対応形フィードフォワード演算器701について、図7を用いて説明する。
 逆相電流対応形フィードフォワード演算器701は、電流Iu,Iv,Iwを正相dq変換ブロック305,移動平均演算器402を介して正相d軸電流<Id1>,正相q軸電流<Iq1>を得る。さらに、直交座標・極座標変換ブロック403を介して、ベクトル[<Id1>,<Iq1>]の大きさと偏角から、正相電流実効値I1,正相電流位相角δ1を得る。
 逆相電流対応形フィードフォワード演算器701は、電流Iu,Iv,Iwを逆相dq変換ブロック401,移動平均演算器402を介して逆相d軸電流<Id2>,逆相q軸電流<Iq2>を得る。さらに、直交座標・極座標変換ブロック403を介して、ベクトル[<Id2>,<Iq2>]の大きさと偏角から、逆相電流実効値I2,逆相電流位相角δ2を得る。
 逆相電流対応形フィードフォワード演算器701は、電圧VSu,VSv,VSwを正相dq変換ブロック305、移動平均演算器402を介して正相d軸電圧<Vd1>,正相q軸電圧<Vq1>を得る。さらに、直交座標・極座標変換ブロック403を介して、ベクトル[<Vd1>,<Vq1>]の大きさと偏角から、正相電圧実効値V1,正相電圧位相角φ1を得る。
 逆相電流対応形フィードフォワード演算器701は、電圧VSu,VSv,VSwを逆相dq変換ブロック401、移動平均演算器402を介して逆相d軸電圧<Vd2>,逆相q軸電圧<Vq2>を得る。さらに、直交座標・極座標変換ブロック403を介して、ベクトル[<Vd2>,<Vq2>]の大きさと偏角から、正相電圧実効値V2,正相電圧位相角φ2を得る。
 発明者らは、Iu,Iv,Iwが逆相成分を含有している場合にも、次式で表わされる実効値V0と位相角φ0を有する零相フィードフォワード項V0FF*をクラスタ電圧指令値Vu*,Vv*,Vw*に重畳させることで、各クラスタの流入出有効電力を零にできることを見出した。
〔数8〕
 V0=-(V1×I2×cos(φ1-δ2)+V2×I1×cos(φ2-δ
    1))/(I1×cos(φ0-δ1)+I2×cos(φ0-δ2))
〔数9〕
 φ0=tan-1((V1×I2×(I1×sin(φ1+δ1-δ2)+I2×
    sin(φ1-2×δ2))-V2×I1×(I2×sin(φ2-δ2
    +δ1)+I1×sin(φ2-2×δ1)))/(V1×I2×
    (I1×cos(φ1+δ1-δ2)-I2×cos(φ1-2×δ2
    ))-V2×I1×(I2×cos(φ2-δ2+δ1)-I1×cos
    (φ2-2×δ1))))
 上式を演算するフェーザ演算器702から得られる実効値V0と位相角φ0を有する零相フィードフォワード項V0FF*をクラスタ電圧指令値Vu*,Vv*,Vw*に重畳させると、VuとIuの位相差、VvとIvの位相差、VwとIwの位相差がすべて大略90°となる。すなわち、各クラスタに流入出する有効電力が零となり、直流電圧アンバランスの発生を抑制できる。
 本実施例の電力変換装置102では、各クラスタ104~106はリアクトル103を介して電力系統101に接続している。
 本発明は、各クラスタ104~106がリアクトル103に代えて変圧器を介して電力系統101に接続する場合にも適用可能である。
 また、本発明は、各クラスタ104~106がリアクトル103と変圧器とを介して電力系統101に接続する場合にも適用可能である。
 本発明の第3の実施例について説明する。
 実施例3では、電力系統101に瞬低が発生している期間で、電力変換装置102が逆相電流を流すことを特徴とする。
 実施例3では、実施例1と同様に、従来技術によるCMC-STATCOMに比較して、各単位セルの直流コンデンサの小形化を実現している。
 実施例1と実施例3の相違点は、図8~図10に示した制御ブロック図である。したがって、以下では、図8~図10を用いて、実施例3の制御について説明する。
 図8は図1には図示されていない制御装置内の演算を表わしたブロック図である。
 実施例1の図3と実施例3の図8の相違点は、図8が逆相dq変換ブロック401を備えており、さらに、図1とは異なる逆相電流出力形電流制御器801,逆相電流出力形フィードフォワード演算器802,逆相電流出力形クラスタバランス制御部803を備えて
いる点である。以下、図8における図3との相違点について説明する。
 逆相dq変換ブロック401は、電流Iu,Iv,Iwを逆相dq変換し、Id2,Iq2を得る。得られたId2,Iq2は、逆相電流出力形電流制御器801に与えられる。
 逆相電流出力形電流制御器801は、実際の電流Id1,Iq1,Id2,Iq2が、それぞれの指令値であるId1*,Iq1*,Id2*,Iq2*と一致するようなクラスタ電圧指令値Vu*,Vv*,Vw*を与える。得られたVu*,Vv*,Vw*は、電圧指令値分配器307に与えられる。
 逆相電流出力形フィードフォワード演算器802は、電流Iu,Iv,Iwと系統電圧VSu,VSv,VSwから、逆相電流指令値フィードフォワード項Id2FF*,Iq2FF*を演算する。逆相電流出力形フィードフォワード演算器802の内部構成については後述する。
 逆相電流出力形クラスタバランス制御部803は、クラスタ平均直流電圧VCu,VCv,VCw,全平均直流電圧VC,系統電圧のd軸成分Vd,同q軸成分Vqとから、逆相電流指令値フィードバック項Id2FB*,Iq2FB*を演算する。逆相電流出力形クラスタバランス制御部803の内部構成については後述する。
 Id2FF*とId2FB*の和である逆相d軸電流指令値Id2*と、Iq2FF*とIq2FB*の和である逆相q軸電流指令値Iq2*は、逆相電流出力形電流制御器801に与えられる。
 以下、逆相電流出力形フィードフォワード演算器802の内部構成について、図9を用いて説明する。
 逆相電流出力形フィードフォワード演算器802は、正相dq変換ブロック305を用いてリアクトル103に流れる電流Iu,Iv,Iwを正相dq変換し、さらに移動平均演算器402を介して系統半周期を時間窓とする移動平均を演算し、正相d軸電流<Id>,正相q軸電流<Iq>を得る。さらに、直交座標・極座標変換ブロック403を介して、ベクトル[<Id>,<Iq>]の大きさと偏角から、正相電流実効値I1,正相電流位相角δ1を得る。
 また、逆相電流出力形フィードフォワード演算器802は、正相dq変換ブロック305を用いて電力系統101の相電圧VSu,VSv,VSwを正相dq変換し、さらに移動平均演算器402を介して系統半周期を時間窓とする移動平均を演算し、逆相d軸電圧<Vd1>,逆相q軸電流<Vq1>を得る。さらに、直交座標・極座標変換ブロック403を介して、ベクトル[<Vd1>,<Vq1>]の大きさと偏角から、逆相電圧実効値V1,逆相電圧位相角φ1を得る。
 さらに、逆相電流出力形フィードフォワード演算器309は、逆相dq変換ブロック401を用いて電力系統101の相電圧VSu,VSv,VSwを逆相dq変換し、さらに移動平均演算器402を介して系統半周期を時間窓とする移動平均を演算し、逆相d軸電圧<Vd2>,逆相q軸電流<Vq2>を得る。さらに、直交座標・極座標変換ブロック403を介して、ベクトル[<Vd2>,<Vq2>]の大きさと偏角から、逆相電圧実効値V2,逆相電圧位相角φ2を得る。
 フェーザ演算器901は、I1,δ1,V1,φ1,V2,φ2より、次式で表わされる逆相電流実効値I2と位相角δ2を演算する。
〔数10〕
  I2=(V2/V1)×I1
〔数11〕
  δ2=φ1+φ2-δ1+π
 得られたI2,δ2から、極座標・直交座標変換ブロック902を介して、逆相電流指令値フィードフォワード項Id2FF*,Iq2FF*を演算する。
 以下、図10を用いて、逆相電流出力形クラスタバランス制御部803の内部構成を説明する。
 逆相電流出力形クラスタバランス制御部803は、与えられた全平均直流電圧VCとクラスタ平均直流電圧VCu,VCv,VCwとの差であるΔVCu,ΔVCv,ΔVCwを演算する。得られた、ΔVCu,ΔVCv,ΔVCwをαβ変換ブロック1001を用いてαβ変換し、αβ軸上のベクトルとして[ΔVCα,ΔVCβ]を得る。さらに、直交座標・極座標変換ブロック1002を介して、ベクトル[ΔVCα,ΔVCβ]の大きさΔVCと偏角ξを演算する。
 また、逆相電流出力形クラスタバランス制御部803は、与えられた正相d軸電圧Vdと正相q軸電圧Vqのベクトル[Vd,Vq]から、直交座標・極座標変換ブロック501を介してベクトル[Vd,Vq]の偏角φ1、すなわち系統電圧の位相角を演算する。
 ΔVCとクラスタバランス制御ゲイン1003を乗算して得られる実効値I0と位相角δ0=φ1-ξから、極座標・直交座標変換ブロック902を介して逆相電流指令値フィードバック項Id2FB*,Iq2FB*を演算する。
 以上のような制御を行うことにより、クラスタ平均直流電圧が最も低いクラスタに有効電力が流入し、クラスタ平均直流電圧が上昇する。結果として、クラスタ平均直流電圧のバランスがとれる。
 本実施例のメカニズムについて以下で説明する。
 電流Iu,Iv,Iwに逆相電流出力形電流制御器801で制御される逆相成分を重畳することによって、VuとVvの位相差、VvとIvの位相差、VwとIwの位相差が、瞬低発生のほぼ直後からすべて大略90°となる。すなわち、各クラスタに流入出する有効電力が零となる。
 また、クラスタ平均直流電圧にアンバランスが発生した場合には、逆相電流出力形クラスタバランス制御部803によって、前述のようにクラスタ平均直流電圧が最も低いクラスタに有効電力が流入し、クラスタ平均直流電圧が上昇する。結果として、クラスタ平均直流電圧のバランスを確保できる。
 101…電力系統、102…電力変換装置、103…リアクトル、104…u相クラスタ、105…v相クラスタ、106…w相クラスタ、107…単位セル、201…x相上側素子、202…x相下側素子、203…y相上側素子、204…y相下側素子、205…直流コンデンサ、301…ローパスフィルタ(LPF)、302…平均値演算器、303…全平均直流電圧制御部、304…全平均直流電圧制御ゲイン、305…正相dq変換ブロック、306…電流制御器、307…電圧指令値分配器、308…クラスタバランス制御器、309…フィードフォワード演算器、401…逆相dq変換ブロック、402…移動平均演算器、403,1002…直交座標・極座標変換ブロック、404…正弦波発生器、701…逆相電流対応形フィードフォワード演算器、702,901…フェーザ演算器、801…逆相電流出力形電流制御器、802…逆相電流出力形フィードフォワード演算器、803…逆相電流出力形クラスタバランス制御部、902…極座標・直交座標変換ブロック、1001…αβ変換ブロック、1003…クラスタバランス制御ゲイン。

Claims (15)

  1.  1つまたは複数の単位セルの直列体であるクラスタとリアクトルとの直列体をスター結線して構成したスター結線カスケード・マルチレベル変換器(CMC)を電力系統に連系した電力変換装置において、前記クラスタとリアクトルとの直列体3つがスター結線された点の電位が、前記電力系統の逆相電圧の振幅と同振幅で変動するように制御されることを特徴とする電力変換装置。
  2.  請求項1の電力変換装置において、前記電力系統に瞬時電圧低下が発生した場合に、スター結線された点の電位の変動振幅を、該瞬時電圧低下発生の半周期後から、該瞬時電圧低下終了まで、大略一定とすることを特徴とする電力変換装置。
  3.  請求項1または2の電力変換装置において、前記電力変換装置が逆相電流を出力している状態で前記電力系統に瞬時電圧低下が発生した場合に、スター結線された点の電位の変動振幅を、該瞬時電圧低下発生の半周期後から、該瞬時電圧低下終了まで、大略一定とすることを特徴とする電力変換装置。
  4.  請求項1または2の電力変換装置において、前記電力系統電圧の逆相成分の実効値と位相角をそれぞれV2,φ2、前記リアクトルに流れる電流の正相成分の実効値と位相角をそれぞれI1,δ1とした場合、大略、数1で表わされる実効値V0と、数2で表わされる位相角φ0とを有する零相電圧を、各クラスタの出力電圧指令値に加算することを特徴とする電力変換装置。
    〔数1〕
      V0=V2
    〔数2〕
      φ0=2×δ1-φ2±π
  5.  請求項1,2または4の電力変換装置において、前記電力系統の電圧に含有される逆相成分の実効値V2と位相角φ2の検出と、前記リアクトルの正相電流の位相角δ1の検出に、系統周波数の半周期またはその整数倍を時間窓とする移動平均演算を用いることを特徴とする電力変換装置。
  6.  請求項1,2または4の電力変換装置において、前記電力系統電圧の正相成分の実効値と位相角をそれぞれV1,φ1、同逆相成分の実効値と位相角をそれぞれV2,φ2、前記リアクトルに流れる電流の正相成分の実効値と位相角をそれぞれI1,δ1、同逆相成分の実効値と位相角をそれぞれI2,δ2とした場合、大略、数3で表わされる実効値V0と、数4で表わされる位相角φ0を有する零相電圧を、各クラスタの出力電圧指令値に加算することを特徴とする電力変換装置。
    〔数3〕
     V0=-(V1×I2×cos(φ1-δ2)+V2×I1×cos(φ
        2-δ1))/(I1×cos(φ0-δ1)+I2×cos(φ
        0-δ2))
    〔数4〕
     φ0=tan-1((V1×I2×(I1×sin(φ1+δ1-δ2)+
        I2×sin(φ1-2×δ2))-V2×I1×(I2×sin
        (φ2-δ2+δ1)+I1×sin(φ2-2×δ1)))
        /(V1×I2×(I1×cos(φ1+δ1-δ2)-I2
        ×cos(φ1-2×δ2))-V2×I1×(I2×cos
        (φ2-δ2+δ1)-I1×cos(φ2-2×δ1))))
  7.  請求項1,2または6の電力変換装置において、前記電力系統電圧の正相成分の実効値と位相角をそれぞれV1,φ1、同逆相成分の実効値と位相角をそれぞれV2,φ2、前記リアクトルに流れる電流の正相成分の実効値と位相角をそれぞれI1,δ1、同逆相成分の実効値と位相角をそれぞれI2,δ2の検出に、系統周波数の半周期またはその整数倍を時間窓とする移動平均演算を用いることを特徴とする電力変換装置。
  8.  1つまたは複数の単位セルの直列体であるクラスタとリアクトルとの直列体をスター結線して構成したスター結線カスケード・マルチレベル変換器(CMC)を電力系統に連系した電力変換装置において、前記クラスタとリアクトルとの直列体に流れる電流の逆相成分が、前記電力系統の逆相電圧の振幅と同振幅で変動するように制御されることを特徴とする電力変換装置。
  9.  請求項8の電力変換装置において、前記電力系統に瞬時電圧低下が発生した場合に、前記クラスタとリアクトルとの直列体に流れる電流の逆相成分の振幅を、該瞬時電圧低下発生の半周期後から、該瞬時電圧低下終了まで、大略一定とすることを特徴とする電力変換装置。
  10.  請求項8または9の電力変換装置において、前記電力系統電圧の正相成分の実効値と位相角をそれぞれV1,φ1、同逆相成分の実効値と位相角をそれぞれV2,φ2、前記リアクトルに流れる電流の正相成分の実効値と位相角をそれぞれI1,δ1とした場合、大略、数5で表わされる実効値I0と、数6で表わされる位相角δ2とを有する逆相電流を、前記クラスタとリアクトルとの直列体に流すように制御されたことを特徴とする電力変換装置。
    〔数5〕
      I2=(V2/V1)×I1
    〔数6〕
      δ2=φ1+φ2-δ1±π
  11.  請求項8~10のいずれかの電力変換装置において、各クラスタに含まれる1つまたは複数の単位セルの直流コンデンサ電圧の両端電圧のクラスタ毎の平均値を演算し、該クラスタ毎の平均値が最も低いクラスタに電力を流入させるような逆相電流を、各クラスタに流すように制御されたことを特徴とする電力変換装置。
  12.  請求項8~10のいずれかの電力変換装置において、前記電力系統の電圧に含有される正相成分の実効値V1と位相角φ1の検出と、逆相成分の実効値V2と位相角φ2の検出と、前記リアクトルの正相電流の位相角δ1の検出に、系統周波数の半周期またはその整数倍を時間窓とする移動平均演算を用いることを特徴とする電力変換装置。
  13.  請求項1~12のいずれかの電力変換装置において、前記単位セルが単相フルブリッジであることを特徴とする電力変換装置。
  14.  請求項1~12のいずれかの電力変換装置において、前記リアクトルに代えて、変圧器を接続したことを特徴とする電力変換装置。
  15.  請求項1~12のいずれかの電力変換装置において、前記リアクトルと直列に変圧器を接続したことを特徴とする電力変換装置。
PCT/JP2011/058566 2010-04-12 2011-04-05 電力変換装置 WO2011129222A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201180018851.3A CN102835016B (zh) 2010-04-12 2011-04-05 电力变换装置
EP11768743.4A EP2560275A4 (en) 2010-04-12 2011-04-05 Power converter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-091050 2010-04-12
JP2010091050A JP5452330B2 (ja) 2010-04-12 2010-04-12 電力変換装置

Publications (1)

Publication Number Publication Date
WO2011129222A1 true WO2011129222A1 (ja) 2011-10-20

Family

ID=44798599

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/058566 WO2011129222A1 (ja) 2010-04-12 2011-04-05 電力変換装置

Country Status (4)

Country Link
EP (1) EP2560275A4 (ja)
JP (1) JP5452330B2 (ja)
CN (1) CN102835016B (ja)
WO (1) WO2011129222A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102638049A (zh) * 2012-04-10 2012-08-15 西安交通大学 一种链式三角形连接statcom直流母线相间均压控制方法
EP2728722A3 (en) * 2012-09-14 2017-04-26 Hitachi, Ltd. Power conversion apparatus and control method thereof
US9806630B2 (en) 2014-08-01 2017-10-31 Mitsubishi Electric Corporation Power conversion device
CN109193736A (zh) * 2018-09-26 2019-01-11 云南电网有限责任公司电力科学研究院 一种应用于直流换流站的statcom自适应电压控制方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101221159B1 (ko) 2011-12-30 2013-01-10 연세대학교 산학협력단 멀티레벨 컨버터의 제어방법
JP6038289B2 (ja) 2013-04-02 2016-12-07 三菱電機株式会社 電力変換装置
CN105324903A (zh) * 2013-06-12 2016-02-10 Abb技术有限公司 用于控制三相模块化多电平变换器的有功功率流的方法和设备
CN103441696B (zh) * 2013-09-06 2015-08-19 上海电气集团股份有限公司 一种级联变流器直流侧自稳压方法
GB2518853B (en) 2013-10-02 2016-01-27 Alstom Technology Ltd Voltage source converter
JP6289887B2 (ja) * 2013-12-04 2018-03-07 株式会社東芝 電力変換装置
JP6383304B2 (ja) * 2015-02-27 2018-08-29 株式会社日立製作所 電力変換装置、およびダブルセル
US9590483B1 (en) 2015-10-15 2017-03-07 Ge Energy Power Conversion Technology Ltd Control of balance of arm capacitor voltages in STATCOMS based on chain links of H bridge modules
JP6684440B2 (ja) * 2016-04-08 2020-04-22 国立大学法人 名古屋工業大学 自励式無効電力制御装置
JP6975005B2 (ja) * 2017-10-04 2021-12-01 株式会社日立製作所 電力変換装置、その制御装置および制御方法、並びに発電システム
JP7010162B2 (ja) * 2018-07-13 2022-01-26 株式会社明電舎 モジュラー・マルチレベル・カスケード変換器
JP7363033B2 (ja) * 2019-01-11 2023-10-18 富士電機株式会社 電力変換装置
JP7322567B2 (ja) * 2019-07-24 2023-08-08 株式会社明電舎 モジュラー・マルチレベル・カスケード変換器
JP7322566B2 (ja) * 2019-07-24 2023-08-08 株式会社明電舎 モジュラー・マルチレベル・カスケード変換器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008228494A (ja) * 2007-03-14 2008-09-25 Kansai Electric Power Co Inc:The 系統連系用インバータ
JP2009153297A (ja) * 2007-12-20 2009-07-09 Toshiba Corp 自励式変換器の制御装置
JP2009165269A (ja) * 2008-01-07 2009-07-23 Mitsubishi Heavy Ind Ltd 双方向電力変換器およびその制御方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172488B1 (en) * 1998-04-10 2001-01-09 Kabushiki Kaisha Toshiba AC transmission system with reactance compensation
US6075350A (en) * 1998-04-24 2000-06-13 Lockheed Martin Energy Research Corporation Power line conditioner using cascade multilevel inverters for voltage regulation, reactive power correction, and harmonic filtering
SE521243C2 (sv) * 2001-02-07 2003-10-14 Abb Ab Omriktaranordning samt förfarande för styrning av en sådan
JP5002812B2 (ja) * 2006-03-14 2012-08-15 国立大学法人東京工業大学 自励式無効電力補償装置および自励式無効電力補償装置におけるコンデンサ電圧制御方法ならびに電力蓄積装置および電力蓄積装置制御方法
US8144489B2 (en) * 2006-12-08 2012-03-27 Siemens Aktiengesellschaft Production of a real power equilibrium of the phase modules of a converter
JP4523950B2 (ja) * 2007-02-15 2010-08-11 株式会社日立製作所 無効電力補償装置、無効電力補償システム、及び無効電力補償方法
JP5261967B2 (ja) * 2007-04-17 2013-08-14 富士電機株式会社 電圧変動補償装置の制御方式

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008228494A (ja) * 2007-03-14 2008-09-25 Kansai Electric Power Co Inc:The 系統連系用インバータ
JP2009153297A (ja) * 2007-12-20 2009-07-09 Toshiba Corp 自励式変換器の制御装置
JP2009165269A (ja) * 2008-01-07 2009-07-23 Mitsubishi Heavy Ind Ltd 双方向電力変換器およびその制御方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
See also references of EP2560275A4 *
YOSHII; INOUE; AKAGI: "Transuresu kasukedo PWM STATCOM no chokuryudenatsuseigyoho no kento (Zero- sequence voltage control of a cascade PWM converter with star-configuration", IEE-SPC AND IEE-IEA MATERIALS, SPC-07-115/IEA-07-38, pages 32 - 36

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102638049A (zh) * 2012-04-10 2012-08-15 西安交通大学 一种链式三角形连接statcom直流母线相间均压控制方法
EP2728722A3 (en) * 2012-09-14 2017-04-26 Hitachi, Ltd. Power conversion apparatus and control method thereof
US9806630B2 (en) 2014-08-01 2017-10-31 Mitsubishi Electric Corporation Power conversion device
CN109193736A (zh) * 2018-09-26 2019-01-11 云南电网有限责任公司电力科学研究院 一种应用于直流换流站的statcom自适应电压控制方法
CN109193736B (zh) * 2018-09-26 2021-08-20 云南电网有限责任公司电力科学研究院 一种应用于直流换流站的statcom自适应电压控制方法

Also Published As

Publication number Publication date
EP2560275A1 (en) 2013-02-20
JP5452330B2 (ja) 2014-03-26
JP2011223761A (ja) 2011-11-04
CN102835016B (zh) 2015-08-12
CN102835016A (zh) 2012-12-19
EP2560275A4 (en) 2017-12-27

Similar Documents

Publication Publication Date Title
JP5452330B2 (ja) 電力変換装置
JP5537235B2 (ja) 電力変換装置
JP5800154B2 (ja) 電力変換器およびその制御方法
JP5993675B2 (ja) 電力変換装置,電力変換システム及び電力変換装置の制御方法
Kim et al. Analysis and compensation of inverter nonlinearity for three-level T-type inverters
US9312788B2 (en) Control device of power conversion unit and method of controlling power conversion unit
EP3093976B1 (en) Electric power conversion system
JP6538544B2 (ja) 自励式無効電力補償装置
JP2018129963A (ja) 電力変換器の制御装置
JP2018078733A (ja) ハイブリッド型電力変換システム,ハイブリッド型直流送電システム及びハイブリッド型電力変換システムの制御方法
JP2009201248A (ja) クランプ式電力変換装置
JP6253548B2 (ja) 電力変換装置
Isik et al. A Feedforward Current Control Strategy for a MMC Based Point to Point HVDC Systems
JP7371346B2 (ja) 電力変換装置
JP6909867B2 (ja) 電圧補償装置
JP6342233B2 (ja) 電力変換装置
Chen An overview of power electronic converter technology for renewable energy systems
JP7363033B2 (ja) 電力変換装置
Chen et al. A SVPWM based on fluctuate capacitor voltage in 3L-NPC back-to-back converter applied to wind energy
JP5714705B2 (ja) 電力変換装置とその制御装置
JP7249471B1 (ja) 電力変換装置
JP7322567B2 (ja) モジュラー・マルチレベル・カスケード変換器
Raj et al. Five-level multiple-pole mutlilevel diode-clamped inverter scheme for reactive power compensation
Xie et al. Study on Compensation Control of STATCOM Based on MMC
JP2023050505A (ja) 電力変換装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180018851.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11768743

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 8777/DELNP/2012

Country of ref document: IN

Ref document number: 2011768743

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE