WO2011102347A1 - 表示検査方法 - Google Patents

表示検査方法 Download PDF

Info

Publication number
WO2011102347A1
WO2011102347A1 PCT/JP2011/053164 JP2011053164W WO2011102347A1 WO 2011102347 A1 WO2011102347 A1 WO 2011102347A1 JP 2011053164 W JP2011053164 W JP 2011053164W WO 2011102347 A1 WO2011102347 A1 WO 2011102347A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
display
video signal
area
counter electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/053164
Other languages
English (en)
French (fr)
Inventor
上坂 望
石地 弘樹
洋介 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to CN201180009554.2A priority Critical patent/CN102763157B/zh
Priority to JP2012500602A priority patent/JP5512788B2/ja
Publication of WO2011102347A1 publication Critical patent/WO2011102347A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0204Compensation of DC component across the pixels in flat panels

Definitions

  • the present invention relates to a display inspection method in an AC drive type liquid crystal display device.
  • the value of the counter electrode voltage Vcom (hereinafter abbreviated as voltage Vcom) is a DC component for each pixel. It is set not to occur. More specifically, the voltage Vcom is optimal so that the potential difference V (+) between the positive polarity signal of the video signal and the voltage Vcom is equal to the potential difference V ( ⁇ ) between the negative polarity signal of the video signal and the voltage Vcom. Is set to a value.
  • the potential difference V (+) and the potential difference V ( ⁇ ) are not equal, so that a DC component is applied to the liquid crystal layer.
  • the DC component is a voltage difference applied to the liquid crystal layer between the positive electrode and the negative electrode, it appears as a difference in light transmittance.
  • This difference in light transmittance is visually recognized by the human eye as flickering having a cycle that is an integral multiple of the frame time, that is, flicker. Needless to say, since the flicker deteriorates display quality, a display inspection process is required to check the occurrence of flicker and to correct it when the voltage Vcom deviates from the optimum value.
  • Patent Document 1 in each frame, a display pattern in which a pixel to which a positive or negative voltage of the same polarity is applied is displayed in white is displayed and displayed based on this display pattern. Discloses a method of inspecting the potential of the counter electrode.
  • FIG. 15A in a normally white liquid crystal display device having a high luminance when no drive signal is applied, in the current frame, an intermediate between a black pixel column and white. Tone (that is, gray) pixel columns are alternately displayed. A pixel having a large negative polarity is applied to the pixel indicated by a black circle, while a pixel having a positive polarity sufficient to display a white halftone is applied to the pixel indicated by a white circle.
  • the polarity of the display voltage applied to each pixel is inverted by the polarity inversion method. Therefore, a positive display voltage is applied to the pixel indicated by the black circle, while a negative display voltage is applied to the pixel indicated by the white circle to such an extent that a white halftone is displayed. Such polarity inversion is repeated in subsequent frames.
  • the display pattern is configured so that the white pixel row that can be visually recognized by one person in one frame has the same polarity in the entire frame, when flicker occurs, the flicker occurs.
  • Patent Document 2 listed below discloses a method and apparatus for automatically calculating the optimum voltage Vcom using the flicker value measured by a color analyzer while changing the voltage Vcom of the liquid crystal display device. .
  • Patent Documents 1 and 2 have a problem that it is not possible to easily check whether the voltage Vcom is an optimum value without using a special configuration.
  • FIG. 16 shows a general flow relating to a process of setting the voltage Vcom to an optimum value.
  • step (abbreviated as S) 1 the voltage Vcom is determined so that flicker does not occur while checking the display screen.
  • the display screen for example, as shown in FIG. 17, a confirmation screen I displaying a horizontal stripe still image in which black and gray are alternately arranged for each line, or a display screen as shown in FIG.
  • a confirmation screen II displaying a still image of horizontal stripes in which a gradation image changing in 10 steps from black to white and black are alternately arranged for each line from the left end to the right end is suitable.
  • the flicker level is determined by judging the flicker level by looking at the state of one screen. Is very difficult to determine. This is because whether or not the flicker is at the minimum level can be determined only by comparing with different screen states in which the value of the voltage Vcom is changed.
  • one of the two voltages Vcom is set to the optimum value. Not necessarily. Therefore, the optimum value of the voltage Vcom must be obtained by changing the value of the voltage Vcom in various ways and trial and error.
  • Patent Document 2 can automatically calculate the voltage Vcom, there is a problem that a special configuration that enables this is required.
  • an object of the present invention is to provide a display inspection method capable of easily confirming whether or not the voltage Vcom is an optimum value without using a special configuration.
  • the display inspection method provides (1) While performing inversion driving to invert the polarity of the video signal for each vertical scanning period with respect to the pixel electrode in which the liquid crystal layer is arranged between the counter electrodes, When holding the potential, (2) The counter electrode voltage applied to the counter electrode is a constant voltage, or the center voltage when the polarity of the counter electrode voltage is inverted every vertical scanning period is a constant voltage, (3) The potential difference between the first display area for performing display based on the first video signal in which the center voltage is made equal to the constant voltage of the counter electrode voltage and the adjacent vertical scanning periods is the same as that of the first video signal. On the other hand, at least two display areas including a second display area for performing display based on a second video signal in which the center voltage is different from the constant voltage of the counter electrode voltage are simultaneously displayed on one screen.
  • the amplitude of one of the positive and negative polarities (referred to as the first polarity) with reference to the constant voltage of the counter electrode voltage
  • the second polarity In a state where the amplitude of the polarity opposite to one polarity (referred to as the second polarity) is equal, display for holding the potential of the video signal is performed during each one vertical scanning period.
  • the counter electrode voltage in the first display region is the optimum value, there is no difference in light transmittance in the pixels in each vertical scanning period, so that each pixel displays the same gradation in each vertical scanning period. As a result, no flicker occurs.
  • the counter electrode voltage deviates from the optimal value due to human error (optimum value confirmation error) and device error (malfunction) during writing. There is a case. In this case, flicker occurs in the first display area.
  • the potential difference between adjacent vertical scanning periods is the same as that of the first video signal, while display based on the second video signal in which the center voltage is different from the constant voltage of the counter electrode voltage.
  • the second display area to be performed is displayed in one screen simultaneously with the first display area.
  • the second video in which the center voltage of the first video signal is shifted to the first polarity side by ⁇ V.
  • a signal can be created.
  • the amplitude of the first polarity of the first video signal is reduced by ⁇ V and the amplitude of the second polarity is increased by ⁇ V, the center voltage of the first video signal is shifted to the second polarity side by ⁇ V.
  • a second video signal can be created.
  • common electrode voltage is commonly applied to all pixels in one screen.
  • the present invention by creating the second video signal in which the center voltage of the video signal is different from the constant voltage of the counter electrode voltage, the first display area and the second display area are pseudo-opposed. A state in which the above-mentioned constant voltage of the electrode voltage is changed is created so that two display states can be simultaneously compared on one screen.
  • the first video signal in the first display region is set so that the center voltage can be regarded as matching the constant voltage of the counter electrode voltage.
  • a combination of a configuration described in a certain claim and a configuration described in another claim is limited to a combination of the configuration described in the claim cited in the claim.
  • combinations with configurations described in the claims not cited in the focused claims are possible.
  • the counter electrode voltage applied to the counter electrode is set to a constant voltage, or the polarity of the counter electrode voltage is changed every vertical scanning period.
  • the potential difference between the first display area that performs display based on the first video signal in which the center voltage when inverted is a constant voltage and the center voltage is matched with the constant voltage of the counter electrode voltage, and the adjacent unit periods is And at least two display areas, which are the same as the first video signal, and a second display area that performs display based on a second video signal in which the center voltage is different from the constant voltage of the counter electrode voltage. Same on screen It is adapted to display in.
  • FIG. 11 is a front view showing a display state in which flicker in area A is minimized in a display inspection process for determining whether or not flicker occurs on the display screen.
  • FIG. 11 is a front view showing a display state in which flicker in area B is minimized in a display inspection process for determining whether or not flicker occurs on the display screen.
  • FIG. 10 is a front view showing a display state in which flicker in area C is minimized in a display inspection process for determining whether or not flicker occurs on the display screen.
  • FIG. 13 is a block diagram showing a configuration of the liquid crystal display device 1, and an equivalent circuit of one pixel 3 is shown in the display unit (liquid crystal panel) 2.
  • a configuration related to the counter electrode voltage Vcom hereinafter abbreviated as voltage Vcom
  • Vcom the counter electrode voltage
  • the pixel 3 is provided corresponding to the intersection of the gate bus line GL and the source bus line SL.
  • the pixel 3 normally includes a parasitic capacitor such as a capacitor Cgd formed between the pixel electrode 5 and the gate bus line GL.
  • the gate of the TFT 4 is connected to the gate bus line GL, the source of the TFT 4 is connected to the source bus line SL, and the drain of the TFT 4 is connected to the pixel electrode 5.
  • the liquid crystal capacitor CL is formed by disposing a liquid crystal layer between the pixel electrode 5 and the counter electrode 6 to which the voltage Vcom is applied.
  • the auxiliary capacitor Cs is formed by disposing an insulating film between the pixel electrode 5 or an electrode connected to the pixel electrode 5 and the auxiliary capacitor bus line to which the voltage Vcs is applied.
  • the voltage Vcs may be equal to the voltage Vcom, for example, or may be another value.
  • the voltage Vcom is manually adjusted by changing the setting of the register constituting the counter electrode driver 7, etc., and the voltage Vcom corresponding to the set value is generated and applied to the counter electrode 6.
  • FIG. 2 is a waveform diagram showing the waveforms of the video signal (source output) applied to the source bus line SL and the voltage Vcom.
  • the polarity of the video signal is inverted every frame period (one vertical scanning period) in accordance with the frame inversion driving method.
  • the polarity of the voltage Vcom is inverted so as to be opposite to the polarity of the video signal according to the common inversion driving method.
  • the amplitude of the video signal can be reduced compared to the case where the voltage Vcom is maintained at a constant value.
  • the present invention is also applied to the case where the voltage Vcom is maintained at a constant value without adopting the common inversion driving method.
  • the center voltage which is the median value of the positive voltage and the negative voltage of the video signal, coincides with the center voltage of the voltage Vcom (constant voltage described in the claims). It shows the optimum state. That is, the potential difference between the video signal and the voltage Vcom is constant even if the frame changes.
  • FIG. 2B shows a state where the center voltage of the voltage Vcom is larger than the center voltage of the video signal
  • FIG. 2C shows a state where the center voltage of the voltage Vcom is smaller than the center voltage of the video signal. Show.
  • the potential difference between the video signal and the voltage Vcom repeatedly increases and decreases in the frame period, and thus flickers that increase or decrease the light transmittance of the pixels occur.
  • the voltage Vcom is applied to all the pixels constituting the display unit 2 with the same value. Therefore, when performing a display inspection to determine whether or not the voltage Vcom is set to an optimum value, conventionally, the entire display screen of the display unit 2 is viewed to check whether flicker has occurred.
  • Display driving method in display inspection of the present invention Therefore, in the display inspection method of the present invention, a display region (area shown in FIG. 3) in which the setting of the voltage Vcom is changed in a pseudo manner in a state where the same voltage Vcom is applied to all the pixels constituting the display unit 2.
  • A, B, and C) are partially created so that display states before and after the change of the voltage Vcom can be simultaneously confirmed and compared in one screen.
  • FIG. 3 is a front view showing a display state of the display screen 2a when performing a display inspection as to whether or not flicker has occurred on the display screen 2a.
  • the basic video on the display screen 2a is a horizontal stripe still image in which black and gray are alternately arranged for each line.
  • FIG. 1 is a waveform diagram showing the waveform of the source output given to each pixel in areas A to C (corresponding to the first display area, the second display area, and the third display area in this order).
  • FIG. 1A shows the waveform of the first video signal applied to the source bus line SL in area A.
  • FIG. 1 In the first video signal, the positive voltage corresponding to the gray gradation X is maintained for one frame period, that is, one vertical scanning period, and after the display without gradation change, that is, the still image display, The frame is inverted to a negative voltage by a frame inversion driving method. Even after voltage inversion, display without temporal gradation change is continued.
  • the center voltage A (center voltage), which is the median value between the positive voltage and the negative voltage, is considered to be equal to the center voltage of the voltage Vcom as an initial setting.
  • background area D background area
  • the area A displayed as a partial area in the background area D display based on the first video signal is performed.
  • FIG. 1B shows a waveform of a second video signal obtained by correcting the first video signal so as to be applied to the source bus line SL in area B.
  • the center voltage B is increased by + ⁇ with respect to the center voltage A while the difference between the positive voltage and the negative voltage of the first video signal is kept constant. That is, the second video signal has a DC component of + ⁇ with respect to the center voltage of the voltage Vcom.
  • the display state of the area A and the display state of the area B can be checked at the same time, and the flicker occurrence state can be compared. Therefore, it is determined whether or not the DC setting of the voltage Vcom is appropriate in the area A. It can be easily determined by comparison with the area B.
  • FIG. 1 shows the waveform of the third video signal obtained by correcting the first video signal so that the center voltage is shifted in the opposite direction to the second video signal.
  • the center voltage C decreases by ⁇ with respect to the center voltage A while the difference between the positive voltage and the negative voltage of the first video signal is kept constant. That is, the third video signal has a DC component of - ⁇ with respect to the center voltage of the voltage Vcom.
  • the third video signal is applied to the source bus line SL in area C, which is a partial area of the display screen 2a, display based on the third video signal is performed in area C.
  • the display state of area C can be checked simultaneously, and the flicker occurrence state can be compared.
  • the polarity of the DC component for correcting the first video signal is reversed. Therefore, by comparing the flickers in the three types of display, the flicker in area A is changed to areas B and C. If it can be confirmed that the flicker is smaller than the flicker, it is possible to make a reliable determination that the flicker in the area A is the smallest.
  • the liquid crystal display device includes a source driver having a specification capable of controlling whether the source output is positive or negative with respect to a specific line in a specific field, the flicker of the area A Is not the minimum and the voltage Vcom is not the optimum value, it can be easily determined whether the DC setting of the voltage Vcom should be changed to + or-.
  • each of the areas A to C is displayed so as to be surrounded by the background area D that performs display based on the first video signal, it is possible to check the flicker variation in one screen.
  • the flicker variation in one screen is caused by a parasitic capacitance variation of a thin film transistor or the like in the screen, a cell thickness variation, a cause due to contamination of the screen periphery (seal material periphery), and the like.
  • the counter electrode driver 7 includes a type in which the set value of the voltage Vcom can be written only once and a type in which the set value can be written twice or more depending on specifications. If the comparison between the areas A to C confirms that the flicker in the area A is not minimum, the counter electrode driver 7 of the type that can write the setting value twice or more rewrites the setting value, The display inspection process can be repeated to find the optimum value of the voltage Vcom.
  • the positive voltage (positive source output) and negative voltage (negative source output) of the output video signal corresponding to each gradation of the input data signal that is the basis of the video signal ) Is decided. That is, if the gradation is different, the source output is also different.
  • FIG. 4 is a waveform diagram conceptually showing the waveform of the source output in the n field (n frame) for the pixels of the m line
  • FIG. 5 is the waveform of the source output in the (n + 1) field for the same pixel of the m line. It is a wave form diagram which shows a waveform notionally.
  • FIGS. 6 and 7 are front views showing display states of areas A to C in the n field and (n + 1) field, respectively.
  • the display of the areas A to C is created by using three combinations of gradations X, Y, and Z having different source outputs.
  • the positive polarity source outputs (V) of the gradations X, Y, and Z are Xp, Yp, and Zp, respectively, and the negative polarity source outputs (V) are Xn, Yn, and Zn, respectively.
  • the gradation Y is a gradation in which the positive polarity source output Yp is (Xp + ⁇ ) V and the negative polarity source output Yn is (Xn ⁇ ) V.
  • the gradation Z is a gradation in which the positive polarity source output Zp is (Xp ⁇ ) V and the negative polarity source output Zn is (Xn + ⁇ ) V.
  • the display screen 2 a when performing the display inspection has an arbitrary gradation other than black and black (for example, 128 gradations in the case of an 8-bit input data signal).
  • An image in which flicker is easy to check is displayed, such as a horizontal stripe still image alternately arranged for each line.
  • a gradation image that changes from black to white in 10 steps may be displayed from the left end to the right end of the display screen.
  • the arbitrary gradation is X gradation in the n field, and X gradation is also in the (n + 1) field, and the source output is the positive source output Xp in the n field.
  • the negative polarity source output Xn is used in the (n + 1) field. That is, the waveform of the source output (first video signal) for the pixels in area A is the waveform Wa shown in FIGS.
  • the above-mentioned arbitrary gradation is Y gradation in the n field, Z gradation in the (n + 1) field, and the source output is positive source output Yp in the n field and negative polarity in the (n + 1) field.
  • the source output is Zn. That is, the waveform of the source output (second video signal) for the pixels in area B is the waveform Wb shown in FIGS.
  • the arbitrary gradation is Z gradation in the n field
  • the source output is the positive source output Zp in the n field
  • the second video signal and the third video signal are created by correcting the input gradation data supplied to the source driver SD (FIG. 13) that outputs the first video signal.
  • the second video signal and the third video signal are the input gradation data corresponding to the positive voltage of the first video signal and the input corresponding to the negative voltage of the first video signal, respectively. It is created by correcting gradation data. Then, the input gradation data is corrected so that the positive voltage and the negative voltage of the first video signal are shifted to the same polarity side with the same correction amount ( ⁇ ). As a result, the shift amounts of the center voltages of the second video signal and the third video signal are also equal to the correction amount ( ⁇ ), so that the display in which the DC setting of the voltage Vcom is changed in a pseudo manner can be easily performed. Can do.
  • the input gradation is changed from gradation Y to gradation Z in area B, while the input gradation is changed from gradation Z to gradation Y in area C.
  • the flicker of area A can be reduced by simply switching the input gradation between area B and area C. If it is minimum, it can be determined that it is optimal.
  • the center voltage of area B is shifted to either + ⁇ or ⁇ , regardless of the specifications of the source driver, and the center voltage of area C is + ⁇ or ⁇ . It is possible to shift to the other of the two.
  • FIG. 8 is an explanatory diagram showing how to set the input data signal in each area when the allowable range of the optimum setting value of the voltage Vcom at which flicker is minimized is managed as ⁇ 1 bit
  • FIG. 9 is a diagram in which flicker is minimized. It is explanatory drawing which shows the setting method of the input data signal of each area in the case of managing the tolerance
  • the n field and the (n + 1) field have predetermined gradations (for example, 128 gradations).
  • the data corresponding to the halftone) is input to the source driver SD (FIG. 13).
  • is a value corresponding to ⁇ 3 bits as a DC adjustment of the voltage Vcom.
  • the gradation of the input data signal is determined so that the above-described deviation in the source output center voltage increase / decrease amount occurs in either the center voltage B or the center voltage C of the source output.
  • the polarity of the input data signal is reversed, and a deviation of + ⁇ corresponding to +3 bits as the DC adjustment of the voltage Vcom becomes the center voltage B or the center voltage C of the source output.
  • the gradation of the input data signal is determined so as to occur.
  • the determination of the gradation of the input data signal as described above is based on the use of a source driver that cannot control the polarity of the input data signal.
  • the correct DC setting of the voltage Vcom written to the counter electrode driver 7 is in the positive direction of +2 bits or more as shown in FIG. 8, the other flicker of the area B or the area C is minimized.
  • the allowable range is managed as ⁇ 2 bits as shown in FIG. 9, for example, for either one of the areas B and C, the deviation of ⁇ corresponding to ⁇ 5 bits as the DC adjustment of the voltage Vcom is The gradation of the input data signal is determined so as to occur at either the center voltage B or the center voltage C of the source output.
  • the polarity of the input data signal is reversed, and a deviation of + ⁇ corresponding to +5 bits as the DC adjustment amount of the voltage Vcom is changed to the center voltage B or the center voltage C of the source output.
  • the gradation of the input data signal is determined so as to occur.
  • FIG. 10 is a front view showing a display state in which the flicker in area A is minimized in the display inspection process for checking whether or not flicker has occurred
  • FIG. 11 is a display state in which the flicker in area B is minimized
  • FIG. 12 is a front view showing a display state in which the flicker in area C is minimized.
  • FIG. 10 shows a state where the flicker in area A is minimized as a result of the correct DC setting of the voltage Vcom written to the counter electrode driver 7.
  • FIG. 11 shows that, for example, a shift of ⁇ corresponding to ⁇ 3 bits or a shift of + ⁇ corresponding to +3 bits occurs in the center voltage B of the source output, and as a result, the flicker in area B is minimized. Represents a state.
  • FIG. 12 shows that, for example, a shift of ⁇ corresponding to ⁇ 3 bits or a shift of + ⁇ corresponding to +3 bits occurs in the center voltage C of the source output, and as a result, the flicker in area C is minimized. Represents a state.
  • the normal input display area in which the center voltage of the voltage Vcom and the center voltage of the source output are matched with each other and the center voltage are intentionally shifted. Since the display area is displayed, it can be easily confirmed visually whether or not the DC setting value of the voltage Vcom written to the counter electrode driver 7 is optimal.
  • each of the areas A to C is displayed so as to be surrounded by the background area D on one screen, and the background area D is displayed based on the same source output as the area A. Thereby, it is possible to check the flicker variation in one screen.
  • An input data signal corresponding to the output may be generated.
  • the flicker rate is a ratio between the luminance fluctuation width AC of the display screen and the average luminance value DC expressed as a percentage, that is, (AC / DC) ⁇ 100.
  • the liquid crystal display device 1 includes a source driver SD, a gate driver GD, and a display control circuit 8 in addition to the display unit 2.
  • the source driver SD drives the source bus line SL
  • the gate driver GD drives the gate bus line GL
  • the display control circuit 8 controls the source driver SD and the gate driver GD.
  • a storage capacitor wiring driving circuit for driving the storage capacitor wiring (Cs wiring) may be provided as necessary.
  • the display control circuit 8 performs a display operation from an external signal source (for example, a tuner), a digital video signal Dv representing an image to be displayed, a horizontal synchronization signal HSY and a vertical synchronization signal VSY corresponding to the digital video signal Dv.
  • an external signal source for example, a tuner
  • Dv digital video signal
  • HSY horizontal synchronization signal
  • VSY vertical synchronization signal
  • the display control circuit 8 uses the data start pulse signal SSP and the data as signals for causing the display unit to display an image represented by the digital video signal Dv based on the received signals Dv, HSY, VSY, and Dc.
  • the digital video signal Dv is output from the display control circuit 8 as a digital image signal DA after timing adjustment or the like is performed as necessary in the internal memory.
  • the data clock signal SCK is generated as a signal composed of pulses corresponding to each pixel of the image represented by the digital image signal DA.
  • the data start pulse signal SSP is generated as a signal that becomes high level (H level) for a predetermined period every horizontal scanning period based on the horizontal synchronization signal HSY.
  • the gate start pulse signal GSP is generated as a signal that becomes H level for a predetermined period every frame period (one vertical scanning period) based on the vertical synchronization signal VSY.
  • the gate clock signal GCK is generated based on the horizontal synchronization signal HSY.
  • the gate driver output control signal GOE is generated based on the horizontal synchronization signal HSY and the control signal Dc.
  • the polarity inversion signal POL, the data start pulse signal SSP, and the data clock signal SCK for controlling the polarity of the digital image signal DA are input to the source driver SD.
  • the gate start pulse signal GSP, the gate clock signal GCK, and the gate driver output control signal GOE are input to the gate driver GD.
  • the source driver SD is based on the digital image signal DA, the data clock signal SCK, the data start pulse signal SSP, and the polarity inversion signal POL, and an analog potential (corresponding to the pixel value in each scanning signal line of the image represented by the digital image signal DA). Data signals) are sequentially generated every horizontal scanning period, and these data signals are output to the source bus line SL.
  • the gate driver GD generates a gate-on pulse signal based on the gate start pulse signal GSP, the gate clock signal GCK, and the gate driver output control signal GOE, and outputs them to the gate bus line GL.
  • GL is selectively driven.
  • the gate bus line GL and the source bus line SL of the display unit 2 are driven by the source driver SD and the gate driver GD, so that the source is connected via the TFT 4 connected to the selected gate bus line GL.
  • a data signal is written from the bus line SL to the pixel electrode 5.
  • a voltage is applied to the liquid crystal layer of each pixel 3, whereby the transmittance of light from the backlight is controlled, and an image indicated by the digital video signal Dv is displayed.
  • the display inspection method further includes a display based on a third video signal in which the center voltage is different from the center voltage of the second video signal on the opposite polarity side with respect to the constant voltage of the counter electrode voltage.
  • the third display area to be performed is simultaneously displayed on the one screen.
  • the three states in which the constant voltage of the counter electrode voltage is pseudo-shifted to both positive and negative polarities on the basis of the constant voltage of the counter electrode voltage in the first display area are simultaneously confirmed on one screen. can do.
  • a reliable determination can be made that the flicker in the first display area is minimum.
  • the liquid crystal display device includes a source driver having a specification capable of controlling whether the source output is positive or negative with respect to a specific line in a specific field, the first display region When the flicker is not the minimum and the counter electrode voltage is not the optimum value, it can be easily determined whether the counter electrode voltage should be increased or decreased.
  • the display inspection method further displays each of the display areas so as to be surrounded by the background area on the one screen, and performs display based on the first video signal in the background area. It is characterized by.
  • the flicker of one screen can be reduced. Variations can be confirmed.
  • the flicker variation in one screen is caused by a parasitic capacitance variation of a thin film transistor or the like in the screen, a cell thickness variation, a cause due to contamination of the screen periphery (seal material periphery), and the like.
  • the center voltage is set according to the shift amount that is expected to occur in the counter electrode voltage under the influence of a factor including at least one of temperature change, change with time, and light irradiation.
  • the display is performed in the second display area or the third display area, and is generated in the second display area or the third display area. It is characterized in that it is determined whether or not the flicker exceeds an allowable level.
  • the flicker generated in the second display area is determined whether it exceeds the allowable level by measuring the flicker rate using a measuring device or the limit arranged so that the flicker rate becomes the maximum value of the allowable level. There are methods such as comparison with samples.
  • the present invention can be used for a display inspection method in an AC drive type liquid crystal display device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

 電圧Vcomが最適値になっているかどうかを、特別な構成を用いずに簡単に確認できる表示検査方法を提供する。対向電極との間に液晶層を配置した画素電極に対して、1垂直走査期間毎に映像信号の極性を反転させる反転駆動を行いながら、各1垂直走査期間中は上記映像信号の電位を保持する。このとき、センター電圧を電圧Vcomのセンター電圧に一致させた第1映像信号に基づく表示を行うエリア(A)と、隣り合う垂直走査期間同士の電位差は、上記第1映像信号と同じである一方、センター電圧を電圧Vcomのセンター電圧と異ならせた第2映像信号に基づく表示を行うエリア(B)との少なくとも2つの表示領域を、1画面上に同時に表示する。

Description

表示検査方法
 本発明は、交流駆動方式の液晶表示装置における表示検査方法に関するものである。
 液晶表示装置では、長時間にわたって直流電圧が印加されると、「焼き付き」と呼ばれる残像現象を引き起こす。そこで、画素電極に印加される電圧の極性を、対向電極電圧Vcomに対して反転させる交流駆動によって、焼き付きを防止している。
 例えば、1フレーム期間毎に映像信号の極性を反転させるフレーム反転駆動方式を採用した液晶表示装置において、対向電極電圧Vcom(以下、電圧Vcomと略称する)の値は、各画素について、DC成分が生じないように設定されている。より具体的には、映像信号の正極性信号と電圧Vcomとの電位差V(+)と、映像信号の負極性信号と電圧Vcomの電位差V(-)とが等しくなるように、電圧Vcomが最適値に設定されている。
 しかしながら、電圧Vcomが最適値よりずれると、上記電位差V(+)と電位差V(-)とが等しくならないため、液晶層にDC成分が印加される。そのDC成分は、正極時と負極時とで液晶層にかかる電圧差となるため、光透過率の差となって現れる。この光透過率の差が、人の目には、フレーム時間の整数倍の周期を持った点滅、すなわちフリッカとして視認される。当該フリッカは、いうまでもなく表示品質を劣化させるものなので、フリッカの発生をチェックし、電圧Vcomが最適値からずれている場合には修正するという表示検査工程が必要になる。
 下掲の特許文献1には、各々のフレームにおいて、正極または負極いずれか同極の電圧が印加される画素が白表示となるような表示パターンを表示させ、この表示パターンに基づき表示された状態により、対向電極の電位を検査する方法が開示されている。
 より具体的には、図15の(a)に示すように、駆動信号を印加しない場合に輝度が高いノーマリホワイト方式の液晶表示装置において、現在のフレームでは、黒の画素列と白の中間調(すなわち灰色)の画素列とを交互に表示する。黒丸で示す画素には、値の大きな負極性の表示電圧が印加される一方、白丸で示す画素には、白の中間調が表示される程度の正極性の表示電圧が印加されている。
 次に、図15の(b)に示すように、1/60秒後の次フレームでは、極性反転方式により、各画素に印加する表示電圧の極性が反転する。このため、黒丸で示す画素に正極性の表示電圧が印加される一方、白丸で示す画素に白の中間調が表示される程度の負極性の表示電圧が印加される。このような極性反転が、続くフレームにおいても繰り返される。
 このように、1フレームにおいて、人間が視認することができる白の画素列は、フレーム全体において同じ極性を有するように、表示パターンが構成されているので、フリッカが発生した場合には、そのフリッカを正確に視認できると、特許文献1には記載されている。
 また、下掲の特許文献2には、液晶表示装置の電圧Vcomを変えながら、カラーアナライザで測定したフリッカ値を用いて、最適な電圧Vcomを自動的に演算する方法および装置が開示されている。
日本国公開特許公報「特開2002-258232(2002年9月11日公開)」 日本国公開特許公報「特開2006-215500(2006年8月17日公開)」
 しかしながら、特許文献1および2に開示された技術では、電圧Vcomが最適値になっているかどうかを、特別な構成を用いずに簡単に確認することができないという問題点を有している。
 図16は、電圧Vcomを最適値に設定する処理に関する一般的なフローを示している。まず、ステップ(Sと略記する)1では、表示画面を確認しながら、フリッカが発生しないように、電圧Vcomを決める。その表示画面として、例えば、図17に示すように、黒とグレーとを1ライン毎に交互に配置した横ストライプの静止画像を表示した確認画面I、あるいは、図18に示すように、表示画面の左端から右端へ、黒から白に10段階で変化するグラデーション画像と黒とを1ライン毎に交互に配置した横ストライプの静止画像を表示した確認画面IIが適している。
 次に、S2で、対向電極を駆動するドライバのメモリに、S1で決めた電圧Vcomの値を書き込む。
 その後、S3で、上記メモリに書き込んだ電圧Vcomの設定値が最適かどうかを再確認する。具体的には、上記ドライバにRead(読み出し)機能がある場合、そのRead機能を使って、メモリに書き込んだ設定値を確認しながら、上記確認画面Iまたは確認画面IIにフリッカが発生していないか確認する。上記ドライバにRead機能が無い場合には、確認画面Iまたは確認画面IIを観察してフリッカが発生していないか確認する。
 しかしながら、上記のフリッカ確認方法では、たとえ特許文献1に記載された表示パターンを用いたとしても、1つの画面の状態を見ることによって、フリッカの程度を判断し、フリッカが最小レベルになっていると判定することは非常に困難である。なぜなら、フリッカが最小レベルになっているかどうかは、電圧Vcomの値を変えた異なる画面の状態と比較して初めて判定できるからである。
 また、電圧Vcomの値を変えた異なる画面を交互に表示することによって、どちらかの画面の方がフリッカが小さいと判定できたとしても、その2つの電圧Vcomの値のどちらかが最適値になっているとは限らない。したがって、電圧Vcomの値をいろいろと変えて試行錯誤することによって、電圧Vcomの最適値を求めざるを得ない。
 また、特許文献2に開示された方法および装置では、電圧Vcomを自動的に演算できるとはいうものの、それを可能にする特別な構成が必要になるという問題がある。
 上記の問題点に鑑み、本発明は、電圧Vcomが最適値になっているかどうかを、特別な構成を用いずに簡単に確認できる表示検査方法を提供することを目的としている。
 本発明に係る表示検査方法は、上記の課題を解決するために、
(1)対向電極との間に液晶層を配置した画素電極に対して、1垂直走査期間毎に映像信号の極性を反転させる反転駆動を行いながら、各1垂直走査期間中は上記映像信号の電位を保持するときに、
(2)上記対向電極に印加する対向電極電圧を一定電圧とするか、あるいは、1垂直走査期間毎に対向電極電圧の極性を反転させた場合の中心電圧を一定電圧とし、
(3)中心電圧を上記対向電極電圧の上記一定電圧に一致させた第1映像信号に基づく表示を行う第1表示領域と、隣り合う垂直走査期間同士の電位差は、上記第1映像信号と同じである一方、中心電圧を上記対向電極電圧の上記一定電圧と異ならせた第2映像信号に基づく表示を行う第2表示領域との少なくとも2つの表示領域を、1画面上に同時に表示すること
を特徴とする。
 上記の構成によれば、第1映像信号に基づく表示を行う第1表示領域では、対向電極電圧の上記一定電圧を基準とした正負いずれかの極性(第1極性と呼ぶ)の振幅と、第1極性とは反対極性(第2極性と呼ぶ)の振幅とが等しくなった状態で、各1垂直走査期間中は映像信号の電位を保持する表示が行われる。
 もし、第1表示領域の対向電極電圧が最適値であるなら、各垂直走査期間で、画素における光透過率に差が生じないので、各垂直走査期間では、各画素は、同じ階調を表示し続ける結果、フリッカが発生しない。
 しかしながら、対向電極電圧の調整は検査装置を用いて人が操作するため、人為的ミス(最適値確認ミス)、および書込み時の装置ミス(誤動作)によって、対向電極電圧が最適値からずれてしまう場合がある。この場合、第1表示領域にフリッカが発生する。
 そこで、本発明では、隣り合う垂直走査期間同士の電位差は、上記第1映像信号と同じである一方、中心電圧を上記対向電極電圧の上記一定電圧と異ならせた第2映像信号に基づく表示を行う第2表示領域を、第1表示領域と同時に、1画面内に表示させる。
 例えば、第1映像信号の上記第1極性の振幅をΔV大きくし、上記第2極性の振幅をΔV小さくすれば、第1映像信号の中心電圧がΔVだけ第1極性側にずれた第2映像信号を作成することができる。また、逆に、第1映像信号の上記第1極性の振幅をΔV小さくし、上記第2極性の振幅をΔV大きくすれば、第1映像信号の中心電圧がΔVだけ第2極性側にずれた第2映像信号を作成することができる。
 なお、対向電極電圧は、1画面全体でどの画素にも共通に与えられる。
 このように、本発明では、映像信号の中心電圧を対向電極電圧の上記一定電圧と違えた第2映像信号を作成することによって、第1表示領域と第2表示領域とで、擬似的に対向電極電圧の上記一定電圧を変えた状態を作り出し、2つの表示状態を1画面上で同時に比較できるようにしている。
 この結果、第1表示領域と第2表示領域とでどちらがフリッカが少ないかを一目で判定することができ、第1表示領域の対向電極電圧を最適値としてよいのかどうかを容易に判断することができる。特に、第1表示領域の第1映像信号では、その中心電圧が上記対向電極電圧の上記一定電圧に一致するとみなせるように設定されているので、その設定が真に最適状態かどうかを、第1表示領域および第2表示領域の各表示状態を同時に見ることによって、即座に判断することができる。
 しかも、上述のように映像信号の振幅を変えるだけでよいので、特別な構成を必要とせず、対向電極電圧が最適値になっているかどうかを、簡単に確認することができる。
 なお、ある着目した請求項に記載された構成と、その他の請求項に記載された構成との組み合わせが、その着目した請求項で引用された請求項に記載された構成との組み合わせのみに限られることはなく、本発明の目的を達成できる限り、その着目した請求項で引用されていない請求項に記載された構成との組み合わせが可能である。
 本発明に係る表示検査方法は、以上のように、対向電極との間に液晶層を配置した画素電極に対して、1垂直走査期間毎に映像信号の極性を反転させる反転駆動を行いながら、各1垂直走査期間中は映像信号の電位を保持する表示を行うときに、上記対向電極に印加する対向電極電圧を一定電圧とするか、あるいは、1垂直走査期間毎に対向電極電圧の極性を反転させた場合の中心電圧を一定電圧とし、中心電圧を上記対向電極電圧の上記一定電圧に一致させた第1映像信号に基づく表示を行う第1表示領域と、隣り合う単位期間同士の電位差は、上記第1映像信号と同じである一方、中心電圧を上記対向電極電圧の上記一定電圧と異ならせた第2映像信号に基づく表示を行う第2表示領域との少なくとも2つの表示領域を、1画面上に同時に表示するようになっている。
 それゆえ、第1表示領域と第2表示領域とでどちらがフリッカが少ないかを一目で判定することができ、第1表示領域の対向電極電圧を最適値とみなしてよいのかどうかを容易に判断することができる。しかも、映像信号の振幅を変えるだけでよいので、特別な構成を必要とせず、対向電極電圧が最適値になっているかどうかを、簡単に確認することができるという効果を奏する。
1画面内の3つの表示領域の各画素に与えるソース出力の波形を示す波形図であり、(a)は、ソース出力のセンター電圧と電圧Vcomのセンター電圧とが一致している場合を示し、(b)(c)は、ソース出力のセンター電圧が電圧Vcomのセンター電圧からずれている場合を示している。 ソースバスラインに印加される映像信号(ソース出力)および電圧Vcomの波形を示す波形図である。 表示画面にフリッカが発生しているかどうかの表示検査を行うときに、表示画面の表示状態を示す正面図である。 mラインの画素に対するnフィールド(nフレーム)時のソース出力の波形を概念的に示す波形図である。 mラインの同一画素に対する(n+1)フィールド時のソース出力の波形を概念的に示す波形図である。 nフィールド時のエリアA~Cの表示状態を示す正面図である。 (n+1)フィールド時のエリアA~Cの表示状態を示す正面図である。 フリッカが最小となる電圧Vcomの最適設定値の許容範囲を±1bitとして管理する場合の各エリアの入力データ信号の設定の仕方を示す説明図である。 フリッカが最小となる電圧Vcomの最適設定値の許容範囲を±2bitとして管理する場合の各エリアの入力データ信号の設定の仕方を示す説明図である。 表示画面にフリッカが発生しているかどうかの表示検査工程において、エリアAのフリッカが最小になっている表示状態を示す正面図である。 表示画面にフリッカが発生しているかどうかの表示検査工程において、エリアBのフリッカが最小になっている表示状態を示す正面図である。 表示画面にフリッカが発生しているかどうかの表示検査工程において、エリアCのフリッカが最小になっている表示状態を示す正面図である。 本発明に係る液晶表示装置の構成例を示すブロック図である。 フリッカ率の定義を示す説明図である。 従来の表示検査における表示パターンを示す説明図である。 電圧Vcomを最適値に設定する処理に関する一般的な処理手順を示すフローチャートである。 表示検査時の一般的な表示画面の一例を示す説明図である。 表示検査時の一般的な表示画面の他の例を示す説明図である。
 以下、本発明の実施の形態について、詳細に説明する。
 (対向電極電圧に関わる液晶表示装置の構成)
 図13は、液晶表示装置1の構成を示すブロック図であり、表示部(液晶パネル)2には、1つの画素3の等価回路が示されている。ここでは、対向電極電圧Vcom(以下、電圧Vcomと略称する)に関わる構成について説明し、それ以外の構成については、後述する。
 画素3は、ゲートバスラインGLとソースバスラインSLとの交差点に対応して設けられている。画素3は、TFT4、液晶容量CL、および補助容量Csを備えている他に、通常、画素電極5とゲートバスラインGLとの間に形成された容量Cgdなどの寄生容量も含んでいる。
 TFT4のゲートはゲートバスラインGLに、TFT4のソースはソースバスラインSLに、TFT4のドレインは画素電極5に、それぞれ接続されている。
 液晶容量CLは、画素電極5と電圧Vcomが印加される対向電極6との間に、液晶層が配置されることによって形成されている。また、補助容量Csは、画素電極5もしくは画素電極5に接続された電極と、電圧Vcsが印加された補助容量バスラインとの間に絶縁膜が配置されることによって形成されている。なお、電圧Vcsは例えば電圧Vcomに等しくてもよいし、他の値でもよい。
 電圧Vcomは、対向電極ドライバ7を構成するレジスタの設定を変える等により、マニュアルで調整され、設定値に対応する電圧Vcomを生成して、対向電極6に印加する。
 (反転駆動とフリッカ)
 図2は、ソースバスラインSLに印加される映像信号(ソース出力)および電圧Vcomの波形を示す波形図である。映像信号の極性は、フレーム反転駆動方式に従って、1フレーム期間(1垂直走査期間)毎に反転している。
 また、電圧Vcomの極性は、コモン反転駆動方式に従って、映像信号の極性とは逆になるように反転している。これにより、電圧Vcomを一定値に保つ場合と比べて、映像信号の振幅を小さくすることができる。ただし、本発明は、コモン反転駆動方式を採用せず、電圧Vcomを一定値に保つ場合にも適用される。
 図2の(a)は、映像信号の正極性の電圧と負極性の電圧との中央値であるセンター電圧と、電圧Vcomのセンター電圧(特許請求の範囲に記載した一定電圧)とが一致した最適状態を示している。すなわち、映像信号と電圧Vcomとの電位差が、フレームが変わっても一定になっている。
 また、図2の(b)は、電圧Vcomのセンター電圧が映像信号のセンター電圧より大きい状態を示し、図2の(c)は、電圧Vcomのセンター電圧が映像信号のセンター電圧より小さい状態を示している。
 図2の(b)(c)どちらの場合でも、映像信号と電圧Vcomとの電位差が、フレーム周期で増減を繰り返すため、画素の光透過率が増減するフリッカが発生する。
 なお、電圧Vcomは、表示部2を構成する全ての画素に同じ値で印加される。したがって、電圧Vcomが最適値に設定されているかどうかの表示検査を行うとき、従来は、表示部2の表示画面全体を見て、フリッカが発生しているかどうかを検査していた。
 このやり方では、電圧Vcomの設定値を変更してフリッカの発生具合を検査する場合、電圧Vcomを変更する前の表示画面を同時に見て比較することができないため、フリッカの発生が最小かどうかを判断することが困難となる。
 (本発明の表示検査における表示駆動方法)
 そこで、本発明の表示検査方法では、表示部2を構成する全ての画素に共通して同じ電圧Vcomを印加した状態で、擬似的に電圧Vcomの設定を変えた表示領域(図3に示すエリアA、B,C)を部分的に作り、電圧Vcomの変更前後の表示状態を1画面内で同時に確認して、比較できるようにしている。
 図3は、表示画面2aにフリッカが発生しているかどうかの表示検査を行うときに表示画面2aの表示状態を示す正面図である。表示画面2aにおける基本的な映像は、黒とグレーとを1ライン毎に交互に配置した横ストライプの静止画像である。
 最初に、この基本的な映像を表示する映像信号(第1映像信号)について説明する。図1は、エリアA~C(この順に、第1表示領域、第2表示領域、第3表示領域に相当する)の各画素に与えるソース出力の波形を示す波形図である。図1の(a)は、エリアAのソースバスラインSLに印加する上記第1映像信号の波形を示している。第1映像信号では、グレーの階調Xに対応する正極性の電圧が1フレーム期間、つまり1垂直走査期間中維持され、階調変化の無い表示、つまり静止画表示を行った後、次のフレームでは、フレーム反転駆動方式によって、負極性の電圧に反転している。なお、電圧反転後も、時間的な階調変化の無い表示を引き続き行う。正極性の電圧と負極性の電圧との中央値であるセンター電圧A(中心電圧)は、初期設定として、上記電圧Vcomのセンター電圧に一致しているとみなされる。
 図3に示す表示画面2aの背景エリアD(背景領域)と、その中の一部領域として表示されたエリアAとには、上記第1映像信号に基づく表示が行われるようになっている。
 図1の(b)は、エリアBのソースバスラインSLに印加するように、上記第1映像信号を補正した第2映像信号の波形を示している。第2映像信号は、第1映像信号の正極性の電圧と負極性の電圧との差を一定に保ったまま、センター電圧Bが、センター電圧Aに対して+α増加している。すなわち、第2映像信号は、電圧Vcomのセンター電圧に対して+αのDC成分を持っている。
 表示画面2aの一部領域であるエリアBには、上記第2映像信号に基づく表示が行われるようになっている。これにより、エリアAの表示状態とエリアBの表示状態とを同時に確認し、フリッカの発生状態を比較することができるので、電圧VcomのDC設定が、エリアAにおいて適切になっているのかどうかを、エリアBとの比較によって容易に判別することができる。
 図1の(c)は、センター電圧のずらし方が第2映像信号とは逆になるように、第1映像信号を補正した第3映像信号の波形を示している。第3映像信号は、第1映像信号の正極性の電圧と負極性の電圧との差を一定に保ったまま、センター電圧Cが、センター電圧Aに対して-α減少している。すなわち、第3映像信号は、電圧Vcomの中心電圧に対して-αのDC成分を持っている。
 表示画面2aの一部領域であるエリアCのソースバスラインSLには、上記第3映像信号が印加されるので、エリアCには、第3映像信号に基づく表示が行われる。これにより、エリアAおよびエリアBの表示状態に加えて、エリアCの表示状態を同時に確認し、フリッカの発生状態を比較することができる。特に、エリアBとエリアCとで、第1映像信号を補正するDC成分の極性が逆になっているので、3種類の表示におけるフリッカを比較することによって、エリアAのフリッカがエリアB,Cのフリッカより小さいことが確認できれば、エリアAのフリッカが最小であるという確実な判断を下すことができる。
 また、ある特定のフィールドにおける、ある特定のラインに対して、ソース出力を正極性とするか負極性とするかを制御できる仕様のソースドライバを備えた液晶表示装置であれば、エリアAのフリッカが最小ではなく電圧Vcomが最適値ではない場合に、電圧VcomのDC設定を+と-のどちら側に変更したらよいかを容易に判断することができる。
 また、エリアA~Cのそれぞれを、上記第1映像信号に基づく表示を行う背景エリアDに囲まれるように表示しているので、1画面内のフリッカのばらつきを確認することができる。
 これは、エリアAと同じ階調を背景エリアDに表示させることによって、大面積の背景エリアDの中で、フリッカの発生している部分と、発生していない部分とを確認できるようになるからである。
 なお、1画面内のフリッカのばらつきは、画面内での薄膜トランジスタ等の寄生容量ばらつき、セル厚のばらつき、画面周辺の不純物(シール材周辺)混入による原因等によって、引き起こされる。
 また、前記対向電極ドライバ7には、仕様によって、電圧Vcomの設定値を1回しか書き込めないタイプと、当該設定値を2回以上書き込めるタイプとがある。もし、上記エリアA~Cの比較によって、エリアAのフリッカが最小ではないことが確認されたとするなら、当該設定値を2回以上書き込めるタイプの対向電極ドライバ7では、当該設定値を書き換えて、表示検査工程を繰り返し、電圧Vcomの最適値を探すことができる。
 (第2映像信号および第3映像信号の詳細)
 以下、第2映像信号および第3映像信号の電圧設定について、さらに詳細に説明する。
 映像信号の基になる入力データ信号の各階調に対応して、出力される映像信号の正極性(positive)の電圧(正極性ソース出力)と、負極性(negative)の電圧(負極性ソース出力)とは決まっている。すなわち、階調が異なれば、ソース出力も異なる。
 図4は、mラインの画素に対するnフィールド(nフレーム)時のソース出力の波形を概念的に示す波形図であり、図5は、mラインの同一画素に対する(n+1)フィールド時のソース出力の波形を概念的に示す波形図である。
 また、図6および図7は、それぞれ、nフィールド時および(n+1)フィールド時のエリアA~Cの表示状態を示す正面図である。
 図4および図5に示すように、本実施の形態では、ソース出力が互いに異なる3通りの階調X,Y,Zの組み合わせを用いて、上記エリアA~Cの表示を作り出す。
 階調X,Y,Zの正極性ソース出力(V)をそれぞれXp,Yp,Zpとし、負極性ソース出力(V)をそれぞれXn,Yn,Znとする。
 階調Yは、正極性ソース出力Ypが(Xp+α)V、負極性ソース出力Ynが(Xn-α)Vとなる階調である。
 階調Zは、正極性ソース出力Zpが(Xp-α)V、負極性ソース出力Znが(Xn+α)Vとなる階調である。
 表示検査を行うときの表示画面2aには、図6および図7にも示すように、黒と黒以外の任意階調(8ビットの入力データ信号であれば、128階調など)とを1ライン毎に交互に配置した横ストライプの静止画像のように、フリッカを確認しやすい画像を表示する。また、図17を参照して説明した確認画面IIのように、表示画面の左端から右端へ、黒から白に10段階で変化するグラデーション画像を表示してもよい。
 なお、フレーム周波数を遅くすればするほど、フリッカを確認しやすくなるが、実際の駆動条件である60Hzまたは50Hzのフレーム周波数でフリッカを確認することが好ましい。
 図6および図7に示すように、エリアAでは、上記任意階調をnフィールド時にX階調、(n+1)フィールド時にもX階調とし、ソース出力を、nフィールド時に正極性ソース出力Xp、(n+1)フィールド時に負極性ソース出力Xnとする。すなわち、エリアAの画素に対するソース出力(第1映像信号)の波形は、図4および図5に示す波形Waとなる。
 これに対し、エリアBでは、上記任意階調をnフィールド時にY階調、(n+1)フィールド時にZ階調とし、ソース出力を、nフィールド時に正極性ソース出力Yp、(n+1)フィールド時に負極性ソース出力Znとする。すなわち、エリアBの画素に対するソース出力(第2映像信号)の波形は、図4および図5に示す波形Wbとなる。
 一方、エリアCでは、上記任意階調をnフィールド時にZ階調、(n+1)フィールド時にY階調とし、ソース出力を、nフィールド時に正極性ソース出力Zp、(n+1)フィールド時に負極性ソース出力Ynとする。すなわち、エリアCの画素に対するソース出力(第3映像信号)の波形は、図4および図5に示す波形Wcとなる。
 なお、エリアBとエリアCにおける上記の階調設定を入れ替えてもよい。
 これにより、隣り合うフィールド(垂直走査期間)同士の電位差(ソース振幅)は、波形Wa,Wb,Wcの3つとも、下記の式1~式3で示すとおり同一になる。
 エリアA:Xp-Xn=Vpp  式1
 エリアB:Yp-Zn=((Xp+α)-(Xn+α))=Xp-Xn=Vpp 式2
 エリアC:Zp-Yn=((Xp-α)-(Xn-α))=Xp-Xn=Vpp 式3
 また、エリアAのソース出力のセンター電圧AをVaとすると、エリアBのセンター電圧は、Va+α、エリアCのセンター電圧は、Va-αとなり、通常入力のエリアAに対して、エリアBおよびエリアCのセンター電圧を+αまたは-αずらすことが可能になる。
 このように、上記第2映像信号および第3映像信号は、それぞれ、上記第1映像信号を出力するソースドライバSD(図13)に与える入力階調のデータを補正することによって作成される。
 また、上記第2映像信号および第3映像信号は、それぞれ、上記第1映像信号の正極性電圧に対応する上記入力階調のデータと、上記第1映像信号の負極性電圧に対応する上記入力階調のデータとを補正することによって作成される。そして、上記第1映像信号の正極性電圧および負極性電圧が、同じ補正量(α)で同じ極性側へシフトするように、上記入力階調のデータを補正する。これによって、上記第2映像信号および第3映像信号の各中心電圧のシフト量も、上記補正量(α)に等しくなるので、擬似的に電圧VcomのDC設定を変えた表示を簡単に行うことができる。
 なお、ソースドライバの仕様によっては、ある特定のフィールドにおける、ある特定のラインに対して、ソース出力を正極性とするか負極性とするかを制御できないものがある。この場合、エリアB(またはエリアC)のソース出力の極性をプラス側(またはマイナス側)へ意図して制御することは困難である。
 また、当該極性を制御できるソースドライバを実装している液晶モジュールであっても、ある特定のフィールドにおける、ある特定のラインに対して、ソース出力を正極性とするか負極性とするかを制御しようとすると、ソースドライバに入力する信号を作成する際に、極性を十分に考慮する必要がある。
 これに対し、本発明の場合、隣り合うフィールドにおいて、エリアBでは入力階調を階調Y→階調Zとするのに対し、エリアCでは入力階調を階調Z→階調Yとするというように、エリアBとエリアCとで入力階調を入れ替えることは容易である。したがって、エリアBとエリアCのソース出力の極性をプラス側(またはマイナス側)へ意図して制御しなくても、エリアBとエリアCとで入力階調を入れ替えるだけで、エリアAのフリッカが最小であれば最適と判断することができる。さらに、エリアBとエリアCとで入力階調を入れ替えるだけで、ソースドライバの仕様によらず、エリアBのセンター電圧を+αまたは-αの一方にずらし、エリアCのセンター電圧を+αまたは-αの他方にずらすことが可能になる。
 (入力データ信号の階調設定)
 次に、図8および図9を参照して、上記エリアA~Cの表示を実現するための入力データ信号の階調設定について説明する。
 図8は、フリッカが最小となる電圧Vcomの最適設定値の許容範囲を±1bitとして管理する場合の各エリアの入力データ信号の設定の仕方を示す説明図であり、図9は、フリッカが最小となる電圧Vcomの最適設定値の許容範囲を±2bitとして管理する場合の各エリアの入力データ信号の設定の仕方を示す説明図である。
 電圧VcomのDC調整をドライバのシリアル設定で調整することが多いため、本実施形態では、シリアル設定の調整対象であるbitによって説明する。
 図8および図9に示すように、電圧Vcomの最適設定値を対向電極ドライバ7に書き込んだ後、エリアAについては、nフィールド及び(n+1)フィールドに、決められた階調(例えば128階調等の中間調)に対応するデータをソースドライバSD(図13)入力する。
 続いて、図8のように許容範囲を±1bitとして管理する場合、例えばエリアBまたはエリアCのどちらか一方については、電圧VcomのDC調整分として、-3bit分に対応する-α(αは、前述したソース出力のセンター電圧の増減量)のずれが、ソース出力のセンター電圧Bまたはセンター電圧Cのどちらか一方に生じるように、入力データ信号の階調を決定する。
 また、エリアBまたはエリアCの他方については、入力データ信号の極性を反対にし、電圧VcomのDC調整分として、+3bit分に対応する+αのずれが、ソース出力のセンター電圧Bまたはセンター電圧Cに生じるように、入力データ信号の階調を決定する。
 なお、入力データ信号の階調を上記のように決定するのは、入力データ信号の極性を制御できないソースドライバを使用することを前提としている。
 上記の結果、対向電極ドライバ7に書込んだ電圧VcomのDC設定が正しければ、エリアAのフリッカが最小になる。
 一方、対向電極ドライバ7に書込んだ電圧Vcomの正しいDC設定が、図8に示すように、-2bit以上マイナス方向になっているとすると、エリアBまたはエリアCのどちらか一方のフリッカが最小になる。
 また、対向電極ドライバ7に書込んだ電圧Vcomの正しいDC設定が、図8に示すように、+2bit以上プラス方向になっているとすると、エリアBまたはエリアCの他方のフリッカが最小になる。
 また、図9のように許容範囲を±2bitとして管理する場合、例えばエリアBまたはエリアCのどちらか一方については、電圧VcomのDC調整分として、-5bit分に対応する-αのずれが、ソース出力のセンター電圧Bまたはセンター電圧Cのどちらか一方に生じるように、入力データ信号の階調を決定する。
 さらに、エリアBまたはエリアCの他方については、入力データ信号の極性を反対にし、電圧VcomのDC調整分として、+5bit分に対応する+αのずれが、ソース出力のセンター電圧Bまたはセンター電圧Cに生じるように、入力データ信号の階調を決定する。
 これにより、対向電極ドライバ7に書込んだ電圧Vcomの正しいDC設定が、図9に示すように、-3bit以上マイナス方向になっているとすると、エリアBまたはエリアCのどちらか一方のフリッカが最小になり、+3bit以上プラス方向になっているとすると、エリアBまたはエリアCの他方のフリッカが最小になる。
 (表示検査工程)
 以上の設定に基づいて、エリアA~Cに表示を行い、フリッカの発生状態を検査する。図10は、フリッカが発生しているかどうかの表示検査工程において、エリアAのフリッカが最小になっている表示状態を示す正面図、図11は、エリアBのフリッカが最小になっている表示状態を示す正面図、図12は、エリアCのフリッカが最小になっている表示状態を示す正面図である。
 例えば、図10は、対向電極ドライバ7に書込んだ電圧VcomのDC設定が正しかった結果、エリアAのフリッカが最小になった状態を表している。
 また、図11は、例えば-3bit分に対応する-αのずれ、もしくは、+3bit分に対応する+αのずれが、ソース出力のセンター電圧Bに生じた結果、エリアBのフリッカが最小になった状態を表している。
 また、図12は、例えば-3bit分に対応する-αのずれ、もしくは、+3bit分に対応する+αのずれが、ソース出力のセンター電圧Cに生じた結果、エリアCのフリッカが最小になった状態を表している。
 図10~12に示すように、1つの表示画面2a内で、電圧Vcomのセンター電圧とソース出力のセンター電圧とを一致させた(とみなせる)通常入力表示エリアと、意図的にセンター電圧をずらした表示エリアとが表示されるので、対向電極ドライバ7に書き込んだ電圧VcomのDC設定値が最適であるかどうかを、見た目で容易に確認することができる。
 しかも、ソース出力のセンター電圧を、エリアBとエリアCとで、互いに逆極性側にずらしているので、図10に示すように、エリアAのフリッカがエリアB、Cのフリッカより小さいことが確認できれば、エリアAのフリッカが最小であるという確実な判断を下すことができる。
 さらに、エリアA~Cのそれぞれを、1画面上の背景エリアDに囲まれるように表示し、上記背景エリアDには、エリアAと同じソース出力に基づく表示を行っている。これにより、1画面内のフリッカのばらつきを確認することができる。
 なお、温度変化、経時変化および光照射の少なくとも1つを含む要因の影響を受けて、電圧Vcomに発生すると予測されるシフト量に応じて、センター電圧を電圧Vcomのセンター電圧と異ならせたソース出力に対応する入力データ信号を生成してもよい。このような入力データ信号に基づき、エリアBまたはエリアCに表示を行うことによって、当該エリアに発生するフリッカが、許容レベルを超えているかどうかを判定することもできる。
 これにより、実際に上記の各種要因によって電圧Vcomがシフトする前に、許容レベルを超えた異常なフリッカが発生する不良品を検出することができる。
 なお、発生するフリッカが、許容レベルを超えているかどうかの判定には、測定装置を用いたフリッカ率測定、またはフリッカ率が許容レベルの最大値となるようにアレンジされた限度サンプルとの比較などの方法がある。
 フリッカ率とは、図14に示すように、表示画面の輝度のゆらぎの幅ACと輝度の平均値DCとの比率を百分率で表したもの、すなわち、(AC/DC)×100である。
 (液晶表示装置の構成および動作の補足)
 最後に、図13に戻って、液晶表示装置1のその他の構成と動作とについて、触れておく。
 図13に示すように、液晶表示装置1は、前記表示部2に加えて、ソースドライバSDと、ゲートドライバGDと、表示制御回路8とを備えている。ソースドライバSDはソースバスラインSLを駆動し、ゲートドライバGDはゲートバスラインGLを駆動し、表示制御回路8は、ソースドライバSDおよびゲートドライバGDを制御する。なお、必要に応じて保持容量配線(Cs配線)を駆動する保持容量配線駆動回路を設けてもよい。
 表示制御回路8は、外部の信号源(例えばチューナ)から、表示すべき画像を表すデジタルビデオ信号Dvと、当該デジタルビデオ信号Dvに対応する水平同期信号HSYおよび垂直同期信号VSYと、表示動作を制御するための制御信号Dcとを受け取る。
 また、表示制御回路8は、受け取ったこれら各信号Dv,HSY,VSY,Dcに基づき、そのデジタルビデオ信号Dvの表す画像を表示部に表示させるための信号として、データスタートパルス信号SSPと、データクロック信号SCKと、表示すべき画像を表すデジタル画像信号DA(デジタルビデオ信号Dvに対応する信号)と、ゲートスタートパルス信号GSPと、ゲートクロック信号GCKと、ゲートドライバ出力制御信号(走査信号出力制御信号)GOEとを生成し、これらを出力する。
 より詳しくは、上記デジタルビデオ信号Dvを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号DAとして表示制御回路8から出力する。そのデジタル画像信号DAの表す画像の各画素に対応するパルスからなる信号として上記データクロック信号SCKを生成する。また、上記水平同期信号HSYに基づき1水平走査期間毎に所定期間だけハイレベル(Hレベル)となる信号として、上記データスタートパルス信号SSPを生成する。さらに、上記垂直同期信号VSYに基づき1フレーム期間(1垂直走査期間)毎に所定期間だけHレベルとなる信号として、上記ゲートスタートパルス信号GSPを生成する。上記水平同期信号HSYに基づき、上記ゲートクロック信号GCKを生成する。上記水平同期信号HSYおよび上記制御信号Dcに基づき、上記ゲートドライバ出力制御信号GOEを生成する。
 上記のようにして表示制御回路8において生成された信号のうち、デジタル画像信号DAの極性を制御する極性反転信号POL、データスタートパルス信号SSP、およびデータクロック信号SCKは、ソースドライバSDに入力される。一方、ゲートスタートパルス信号GSPとゲートクロック信号GCKとゲートドライバ出力制御信号GOEとは、ゲートドライバGDに入力される。
 ソースドライバSDは、デジタル画像信号DA、データクロック信号SCK、データスタートパルス信号SSP、および極性反転信号POLに基づき、デジタル画像信号DAの表す画像の各走査信号線における画素値に相当するアナログ電位(データ信号)を1水平走査期間毎に順次生成し、これらのデータ信号をソースバスラインSLに出力する。
 ゲートドライバGDは、ゲートスタートパルス信号GSPおよびゲートクロック信号GCKと、ゲートドライバ出力制御信号GOEとに基づき、ゲートオンパルス信号を生成し、これらをゲートバスラインGLに出力し、これによってゲートバスラインGLを選択的に駆動する。
 上記のようにソースドライバSDおよびゲートドライバGDにより表示部2のゲートバスラインGLとソースバスラインSLとが駆動されることで、選択されたゲートバスラインGLに接続されたTFT4を介して、ソースバスラインSLから画素電極5にデータ信号が書き込まれる。これにより各画素3の液晶層に電圧が印加され、これによってバックライトからの光の透過率が制御され、デジタルビデオ信号Dvの示す画像が表示される。
 本発明の上記表示検査方法について、以下に補足する。
 本発明に係る表示検査方法は、さらに、上記対向電極電圧の上記一定電圧に対し、中心電圧を上記第2映像信号の上記中心電圧と逆極性側に異ならせた第3映像信号に基づく表示を行う第3表示領域を、上記1画面上に同時に表示することを特徴とする。
 これにより、第1表示領域の対向電極電圧の上記一定電圧を基準として、正負両方の極性側に対向電極電圧の上記一定電圧を擬似的にシフトさせた3つの状態を、1画面上で同時に確認することができる。この結果、第1表示領域のフリッカが第2表示領域および第3表示領域のフリッカより小さいことが確認できれば、第1表示領域のフリッカが最小であるという確実な判断を下すことができる。
 また、ある特定のフィールドにおける、ある特定のラインに対して、ソース出力を正極性とするか負極性とするかを制御できる仕様のソースドライバを備えた液晶表示装置であれば、第1表示領域のフリッカが最小ではなく対向電極電圧が最適値ではない場合に、対向電極電圧を増加させればよいのか、減じればよいのかを容易に判断することができる。
 本発明に係る表示検査方法は、さらに、上記表示領域のそれぞれを、上記1画面上の背景領域に囲まれるように表示し、上記背景領域には、上記第1映像信号に基づく表示を行うことを特徴とする。
 上記のように、第1~第3表示領域などの複数の表示領域以外の領域である背景領域の表示状態を、第1表示領域の表示状態と同じにすることによって、1画面内のフリッカのばらつきを確認することができる。
 これは、第1表示領域と同じ階調を背景領域に表示させることによって、大面積の背景領域の中で、フリッカの発生している部分と、発生していない部分とを確認できるようになるからである。
 なお、1画面内のフリッカのばらつきは、画面内での薄膜トランジスタ等の寄生容量ばらつき、セル厚のばらつき、画面周辺の不純物(シール材周辺)混入による原因等によって、引き起こされる。
 本発明に係る表示検査方法では、温度変化、経時変化および光照射の少なくとも1つを含む要因の影響を受けて、上記対向電極電圧に発生すると予測されるシフト量に応じて、中心電圧を上記対向電極電圧の上記一定電圧と異ならせた第2映像信号または第3映像信号に基づき、第2表示領域または第3表示領域に表示を行い、当該第2表示領域または第3表示領域に発生するフリッカが、許容レベルを超えているかどうかを判定することを特徴とする。
 これにより、実際に種々の要因によって上記対向電極電圧がシフトする前に、許容レベルを超えた異常なフリッカが発生する不良品を検出することができる。
 なお、第2表示領域に発生するフリッカが、許容レベルを超えているかどうかの判定には、測定装置を用いたフリッカ率測定、またはフリッカ率が許容レベルの最大値となるようにアレンジされた限度サンプルとの比較などの方法がある。
 本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
 本発明は、交流駆動方式の液晶表示装置における表示検査方法に利用することができる。
  2a 表示画面
  6  対向電極
  5  画素電極
 Wa  波形(第1映像信号)
 Wb  波形(第2映像信号)
 Wc  波形(第3映像信号)

Claims (8)

  1.  対向電極との間に液晶層を配置した画素電極に対して、1垂直走査期間毎に映像信号の極性を反転させる反転駆動を行いながら、各1垂直走査期間中は上記映像信号の電位を保持するときに、
     上記対向電極に印加する対向電極電圧を一定電圧とするか、あるいは、1垂直走査期間毎に対向電極電圧の極性を反転させた場合の中心電圧を一定電圧とし、
     中心電圧を上記対向電極電圧の上記一定電圧に一致させた第1映像信号に基づく表示を行う第1表示領域と、隣り合う垂直走査期間同士の電位差は、上記第1映像信号と同じである一方、中心電圧を上記対向電極電圧の上記一定電圧と異ならせた第2映像信号に基づく表示を行う第2表示領域との少なくとも2つの表示領域を、1画面上に同時に表示すること
    を特徴とする表示検査方法。
  2.  上記対向電極電圧の上記一定電圧に対し、中心電圧を上記第2映像信号の上記中心電圧と逆極性側に異ならせた第3映像信号に基づく表示を行う第3表示領域を、上記1画面上に同時に表示すること
    を特徴とする請求項1に記載の表示検査方法。
  3.  上記表示領域のそれぞれを、上記1画面上の背景領域に囲まれるように表示し、
     上記背景領域には、上記第1映像信号に基づく表示を行うことを特徴とする請求項1または2に記載の表示検査方法。
  4.  温度変化、経時変化および光照射の少なくとも1つを含む要因の影響を受けて、上記対向電極電圧に発生すると予測されるシフト量に応じて、中心電圧を上記対向電極電圧の上記一定電圧と異ならせた第2映像信号または第3映像信号に基づき、第2表示領域または第3表示領域に表示を行い、
     当該第2表示領域または第3表示領域に発生するフリッカが、許容レベルを超えているかどうかを判定すること
    を特徴とする請求項2に記載の表示検査方法。
  5.  上記第2映像信号は、上記第1映像信号を出力するソースドライバに与える入力階調のデータを補正することによって作成されること
    を特徴とする請求項1に記載の表示検査方法。
  6.  上記第2映像信号は、上記第1映像信号の正極性電圧に対応する上記入力階調のデータと、上記第1映像信号の負極性電圧に対応する上記入力階調のデータとをそれぞれを補正することによって作成されること
    を特徴とする請求項5に記載の表示検査方法。
  7.  上記第3映像信号は、上記第1映像信号を出力するソースドライバに与える入力階調のデータを補正することによって作成されること
    を特徴とする請求項2に記載の表示検査方法。
  8.  上記第3映像信号は、上記第1映像信号の正極性電圧に対応する上記入力階調のデータと、上記第1映像信号の負極性電圧に対応する上記入力階調のデータとをそれぞれを補正することによって作成されること
    を特徴とする請求項7に記載の表示検査方法。
PCT/JP2011/053164 2010-02-17 2011-02-15 表示検査方法 Ceased WO2011102347A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201180009554.2A CN102763157B (zh) 2010-02-17 2011-02-15 显示检查方法
JP2012500602A JP5512788B2 (ja) 2010-02-17 2011-02-15 液晶表示装置の表示検査方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010032406 2010-02-17
JP2010-032406 2010-02-17

Publications (1)

Publication Number Publication Date
WO2011102347A1 true WO2011102347A1 (ja) 2011-08-25

Family

ID=44482932

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/053164 Ceased WO2011102347A1 (ja) 2010-02-17 2011-02-15 表示検査方法

Country Status (3)

Country Link
JP (1) JP5512788B2 (ja)
CN (1) CN102763157B (ja)
WO (1) WO2011102347A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108682401B (zh) * 2018-03-19 2021-05-18 Oppo广东移动通信有限公司 液晶显示屏公共电压控制方法、电路、设备及介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1062748A (ja) * 1996-06-07 1998-03-06 Toshiba Corp アクティブマトリクス型表示装置の調整方法
JP2003122316A (ja) * 2001-10-17 2003-04-25 Matsushita Electric Ind Co Ltd 交流駆動型マトリックス表示装置およびフリッカー調整方法
JP2007156247A (ja) * 2005-12-07 2007-06-21 Sharp Corp 表示装置の製造方法
JP2009163090A (ja) * 2008-01-09 2009-07-23 Mitsubishi Electric Corp 液晶パネル検査方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4330059B2 (ja) * 2000-11-10 2009-09-09 カシオ計算機株式会社 液晶表示装置及びその駆動制御方法
JP4127249B2 (ja) * 2003-11-27 2008-07-30 セイコーエプソン株式会社 電気光学装置の調整方法、電気光学装置の調整装置および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1062748A (ja) * 1996-06-07 1998-03-06 Toshiba Corp アクティブマトリクス型表示装置の調整方法
JP2003122316A (ja) * 2001-10-17 2003-04-25 Matsushita Electric Ind Co Ltd 交流駆動型マトリックス表示装置およびフリッカー調整方法
JP2007156247A (ja) * 2005-12-07 2007-06-21 Sharp Corp 表示装置の製造方法
JP2009163090A (ja) * 2008-01-09 2009-07-23 Mitsubishi Electric Corp 液晶パネル検査方法

Also Published As

Publication number Publication date
JP5512788B2 (ja) 2014-06-04
CN102763157B (zh) 2015-01-14
JPWO2011102347A1 (ja) 2013-06-17
CN102763157A (zh) 2012-10-31

Similar Documents

Publication Publication Date Title
KR100615016B1 (ko) 액정표시장치
US8049698B2 (en) Liquid crystal display and driving method thereof
CN102842299B (zh) 一种液晶显示装置的驱动方法、驱动装置及液晶显示装置
US8525540B2 (en) Switch control unit, test apparatus and method for liquid crystal cell
JP2011053693A (ja) フリッカが低減された液晶表示装置及びフリッカ低減方法
CN101101421A (zh) 液晶显示设备和液晶显示设备的驱动方法
US20190325830A1 (en) Display control method and apparatus, computer readable storage medium, and computer device
CN100583222C (zh) 共用电压补偿装置、液晶显示器及其驱动方法
KR20130110388A (ko) 액정표시장치의 플리커 조정방법
KR101992885B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
CN109844851B (zh) 液晶显示装置的亮度不均修正方法以及修正数据生成装置
CN100358000C (zh) 矩阵显示器件
US7212180B2 (en) Method of driving liquid crystal display device
KR20070062836A (ko) 액정표시장치의 잔상 방지회로 및 그 방법
CN113129849B (zh) 像素驱动电路及像素驱动方法
JP5512788B2 (ja) 液晶表示装置の表示検査方法
KR101493526B1 (ko) 액정표시장치
KR20080054658A (ko) 액정 표시장치의 구동장치와 그 구동방법
WO2014007199A1 (ja) 液晶表示装置およびその制御方法、ならびにゲートドライバ
KR102132226B1 (ko) 액정표시장치 및 이의 구동방법
KR101992880B1 (ko) 액정 표시장치
CN113362780A (zh) 显示面板及其显示控制方法、显示装置
KR20110071538A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR100864980B1 (ko) 액정표시장치의 잔상방지장치
KR100934826B1 (ko) 액정 표시소자의 감마 기준전압 설정방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180009554.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11744633

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012500602

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11744633

Country of ref document: EP

Kind code of ref document: A1