WO2011077802A1 - 液晶駆動回路、それを備えた液晶表示装置、及び液晶駆動回路の駆動方法 - Google Patents

液晶駆動回路、それを備えた液晶表示装置、及び液晶駆動回路の駆動方法 Download PDF

Info

Publication number
WO2011077802A1
WO2011077802A1 PCT/JP2010/067104 JP2010067104W WO2011077802A1 WO 2011077802 A1 WO2011077802 A1 WO 2011077802A1 JP 2010067104 W JP2010067104 W JP 2010067104W WO 2011077802 A1 WO2011077802 A1 WO 2011077802A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid crystal
gate bus
bus line
driving
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2010/067104
Other languages
English (en)
French (fr)
Inventor
昇平 勝田
井出　哲也
誠二 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to US13/517,063 priority Critical patent/US20120262364A1/en
Publication of WO2011077802A1 publication Critical patent/WO2011077802A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data

Definitions

  • the present invention relates to a liquid crystal driving circuit used for a display unit of an electronic device, a liquid crystal display device including the same, and a driving method of the liquid crystal driving circuit.
  • a liquid crystal display device provided with a liquid crystal driving circuit has been widely used for a television receiver or a monitor device of a personal computer.
  • a high viewing angle characteristic that allows the display screen to be viewed from all directions is required.
  • the luminance difference in the effective drive voltage range becomes small when viewed from an oblique direction. This phenomenon appears most prominently in color changes. For example, when the display screen is viewed from an oblique direction, the color of the image changes whitish compared to when viewed from the front direction.
  • Patent Document 1 discloses a first subpixel having a first pixel electrode connected to a first transistor and a second subpixel having a second pixel electrode connected to a second transistor.
  • a liquid crystal display device having a pixel region with a third transistor connected to a second pixel electrode is disclosed.
  • the third transistor is electrically connected to the gate bus line in the next row of the gate bus line connected to the gate electrode of the second transistor. According to this substrate for a liquid crystal display device, a difference can be generated between the applied voltage in the first subpixel and the applied voltage in the second subpixel, and good display characteristics, particularly wide viewing angle characteristics can be obtained. Can be provided.
  • Japanese Patent Publication Japanese Patent Laid-Open Publication No. 2006-133577 (Publication Date: May 25, 2006)”
  • liquid crystal display devices capable of 3D display have become widespread.
  • time division method it is necessary to perform 120 Hz driving, which is twice the normal driving speed, in order to display the right-eye image and the left-eye image alternately.
  • the 120 Hz drive is not sufficient for display quality, and the time division method is required to drive at a high speed of at least 240 Hz.
  • a method of realizing 240 Hz driving using a liquid crystal display substrate of a 120 Hz driving liquid crystal panel a method of simultaneously supplying two scanning signals to the gate bus line can be considered. Accordingly, for example, when a liquid crystal display panel having 1080 gate bus lines is driven, all the 1080 gate bus lines are processed in the same time as that required to supply scanning signals to 540 gate bus lines. A signal can be supplied to the gate bus line. That is, the driving speed is doubled and 240 Hz driving can be realized.
  • This method requires a gate driver that supplies scanning signals to the gate bus lines two by two at the same time, but it is not necessary to significantly change the configuration of the liquid crystal panel. For this reason, high-speed driving can be realized with a minimum cost increase.
  • the next gate bus line is selected with a time difference and the third transistor is turned on. Redistribution occurs, resulting in a voltage difference between the two subpixels.
  • the (n + 1) th gate next to the nth gate bus line is selected. Since the bus line and the nth gate bus line are simultaneously selected without a time difference, the charge redistribution capacitor is also charged at the same time as the pixel. For this reason, charge redistribution does not occur, and a voltage difference does not occur between the two subpixels. Therefore, display characteristics such as viewing angle characteristics cannot be improved.
  • the present invention has been made in view of the above problems, and its object is to provide a liquid crystal driving circuit capable of achieving both high-speed driving and improvement in display characteristics such as viewing angle characteristics with a minimum cost increase,
  • An object of the present invention is to provide a liquid crystal display device including the same and a driving method of a liquid crystal driving circuit.
  • a liquid crystal driving circuit is formed by crossing a plurality of gate bus lines formed in parallel with each other on a substrate, and intersecting the plurality of gate bus lines via an insulating film.
  • a plurality of storage bus lines formed in parallel to the gate bus lines, a gate electrode electrically connected to the nth gate bus line, and the source bus lines
  • First and second transistors each having a source electrode electrically connected to the first transistor, a first pixel electrode electrically connected to a drain electrode of the first transistor, and the second transistor A second pixel electrode electrically connected to the drain electrode of the first pixel electrode and separated from the first pixel electrode; a first subpixel in which the first pixel electrode is formed; and the second pixel electrode A pixel region including a second subpixel on which an elementary electrode is formed; a gate electrode electrically connected to the (n + 1) th gate bus line; and electrically connected to the second pixel electrode.
  • a third transistor having a drain electrode formed; a first buffer capacitor electrode electrically connected to the storage capacitor bus line; and an opposite electrode to the first buffer capacitor electrode through an insulating film.
  • a liquid crystal driving circuit for driving a substrate for a liquid crystal display device comprising: a buffer capacity portion that is disposed and has a second buffer capacity electrode electrically connected to a source electrode of the third transistor; Depending on the number of gate bus lines driving means for driving the plurality of gate bus lines and the number of the gate bus lines driven simultaneously by the gate bus line driving means, A drive parameter selection unit that selects a drive parameter optimized for the ratio between the full bright pixel and the dark pixel, and a source that drives the plurality of source bus lines using the drive parameter selected by the drive parameter selection unit And a bus line driving means.
  • the driving parameter selection means of the liquid crystal driving circuit of the present invention is optimized to the ratio of the bright pixel to the dark pixel determined by the number according to the number of the gate bus lines that are driven simultaneously. Select the driving parameter.
  • the source bus line driving means drives a plurality of source bus lines using the driving parameter selected by the driving parameter selecting means.
  • the liquid crystal driving circuit can drive a plurality of source bus lines using a driving parameter optimized for the ratio of bright pixels to dark pixels determined by the number of the gate bus lines. .
  • the gradation luminance characteristics can be brought close to the gradation luminance characteristics when the gate bus lines are driven one by one. Therefore, display characteristics such as viewing angle characteristics can be improved even in high-speed driving.
  • it since it can be driven at 240 Hz using a liquid crystal display substrate for a 120 Hz liquid crystal panel, it is not necessary to change the configuration of the liquid crystal panel significantly. For this reason, high-speed driving can be realized with a minimum cost increase.
  • the liquid crystal drive circuit has an effect that it is possible to achieve both high speed drive and improvement of display characteristics such as viewing angle characteristics with a minimum cost increase.
  • a driving method of a liquid crystal driving circuit includes a plurality of gate bus lines formed in parallel with each other on a substrate and intersecting the plurality of gate bus lines with an insulating film interposed therebetween.
  • a third transistor having a drain electrode connected electrically; a first buffer capacitor electrode electrically connected to the storage capacitor bus line; and the first buffer capacitor electrode via an insulating film.
  • a liquid crystal drive for driving a substrate for a liquid crystal display device including a buffer capacitor portion provided with a second buffer capacitor electrode disposed opposite to the first transistor and electrically connected to a source electrode of the third transistor
  • a circuit driving method according to a gate bus line driving step for driving the plurality of gate bus lines and a number of the gate bus lines driven simultaneously in the gate bus line driving step.
  • a drive parameter selection step for selecting a drive parameter optimized for the ratio of the bright pixel to the dark pixel determined by the number, and the plurality of source bus lines using the drive parameter selected in the drive parameter selection step And a source bus line driving process for driving.
  • liquid crystal display device provided with the liquid crystal driving circuit is also included in the scope of the present invention.
  • the liquid crystal driving circuit according to the present invention includes a plurality of gate bus lines formed in parallel with each other on a substrate, and a plurality of gate bus lines formed to intersect the plurality of gate bus lines with an insulating film interposed therebetween.
  • Source bus lines a plurality of storage capacitor bus lines formed in parallel to the gate bus lines, a gate electrode electrically connected to the n-th gate bus line, and an electrical connection to the source bus line
  • First and second transistors each having a source electrode connected to the first transistor, a first pixel electrode electrically connected to a drain electrode of the first transistor, and a drain electrode of the second transistor
  • a liquid crystal driving circuit for driving a substrate for a liquid crystal display device comprising: a buffer capacitor portion including a second buffer capacitor electrode electrically connected to a source electrode of a third transistor, Bright pixels determined by the number of gate bus lines driving means for driving the gate bus lines and the number of the gate bus lines driven simultaneously by the gate bus line driving means
  • Drive parameter selection means for selecting a drive parameter optimized for the ratio to the dark pixel
  • source bus line drive means for driving the plurality of source bus lines using the drive parameter selected by the drive parameter selection means And has. Therefore, it is possible to achieve both high-speed driving and improvement in display characteristics such as viewing angle characteristics with a minimum cost increase.
  • the driving method of the liquid crystal driving circuit according to the present invention includes a plurality of gate bus lines formed in parallel with each other on a substrate, and a plurality of gate bus lines formed to intersect the plurality of gate bus lines with an insulating film interposed therebetween.
  • Source bus lines a plurality of storage capacitor bus lines formed in parallel to the gate bus lines, a gate electrode electrically connected to the n-th gate bus line, and an electrical connection to the source bus line
  • First and second transistors each having a source electrode connected to the first transistor, a first pixel electrode electrically connected to a drain electrode of the first transistor, and a drain electrode of the second transistor
  • a second pixel electrode that is electrically connected to the first pixel electrode and separated from the first pixel electrode; a first subpixel on which the first pixel electrode is formed; and the second pixel electrode A pixel region including the formed second subpixel, a gate electrode electrically connected to the (n + 1) th gate bus line, and a drain electrically connected to the second pixel electrode
  • a third transistor provided with an electrode, a first buffer capacitor electrode electrically connected to the storage capacitor bus line, and disposed opposite the first buffer capacitor electrode via an insulating film,
  • a driving method of a liquid crystal driving circuit for driving a substrate for a liquid crystal display device including a
  • a drive parameter selection step for selecting a drive parameter optimized for the ratio between the full bright pixel and the dark pixel, and a source for driving the plurality of source bus lines using the drive parameter selected in the drive parameter selection step Bus line driving process is possible to achieve both high-speed driving and improvement in display characteristics such as viewing angle characteristics with a minimum cost increase.
  • Embodiment 1 An embodiment according to the present invention will be described below with reference to FIGS.
  • FIG. 1 shows an equivalent circuit of continuous pixels in the liquid crystal driving circuit 1.
  • the liquid crystal driving circuit 1 includes a gate bus line 2 and a source bus line 4, a storage capacitor bus line 6 and a first TFT (thin film transistor) which are formed to cross each other through an insulating film (not shown). 8, a second TFT 10, a third TFT 12, a gate bus line drive circuit 14, a drive parameter selection unit 16, and a source bus line drive circuit 18.
  • the substrate of the liquid crystal drive circuit 1 is, for example, a TFT (thin film transistor) substrate provided with pixel electrodes.
  • the liquid crystal drive circuit 1 is sealed between a counter substrate on which CF or a common electrode is formed, and both substrates. For example, a liquid crystal having a negative dielectric anisotropy.
  • the plurality of gate bus lines 2 are sequentially scanned, for example.
  • the nth gate bus line 2n scanned nth
  • the (n + 2) th scan The (n + 2) th gate bus line 2 (n + 2) is shown.
  • the first TFT 8 and the second TFT 10 formed for each pixel are arranged adjacent to each other.
  • a part of the gate bus line 2 functions as a gate electrode of the TFT 8 and TFT 10.
  • operating semiconductor layers of the TFT 8 and the TFT 10 are integrally formed through an insulating film (not shown).
  • a channel protective film is integrally formed on the operating semiconductor layer, for example.
  • a source electrode and an n-type impurity semiconductor layer below it, and a drain electrode and an n-type impurity semiconductor layer below it are formed facing each other with a predetermined gap.
  • a source electrode and an n-type impurity semiconductor layer below the source electrode and a drain electrode and an n-type impurity semiconductor layer below the drain electrode are formed to face each other with a predetermined gap. Yes.
  • the source electrode of the TFT 8 and the source electrode of the TFT 10 are electrically connected to the source bus line 4, respectively.
  • the TFTs 8 and 10 are arranged in parallel.
  • the storage capacitor bus line 6 extends in parallel to the gate bus line 2 so as to cross the pixel region defined by the gate bus line 2 and the source bus line 4.
  • the storage capacitor bus line 6m disposed between the gate bus line 2n and the gate bus line 2 (n + 1), and between the gate bus line 2 (n + 1) and the gate bus line 2 (n + 2).
  • the storage capacitor bus line 6 (m + 1) arranged is shown.
  • On the storage capacitor bus line 6, a storage capacitor electrode is formed for each pixel via an insulating film (not shown).
  • the storage capacitor electrode is electrically connected to the drain electrode of the TFT 8 through the connection electrode.
  • a first storage capacitor Cs is formed between the storage capacitor bus line 6 and the storage capacitor electrode facing each other through the insulating film.
  • the storage capacitor bus line 6m and the storage capacitor bus line 6 (m + 1) are adjacent to each other in the same manner as the gate bus line 2n and the gate bus line 2 (n + 1) are adjacent to each other. Bus line 6.
  • a third TFT 12 is disposed in each pixel region.
  • the gate electrode of the TFT 12 is electrically connected to the gate bus line 2 in the next stage of the pixel, that is, the gate bus line 2 (n + 1) or the gate bus line 2 (n + 2).
  • an operating semiconductor layer is formed on the gate electrode of the TFT 12 via an insulating film.
  • a channel protective film is formed on the operating semiconductor layer. On the channel protective film, a source electrode and an underlying n-type impurity semiconductor layer, and a drain electrode and an underlying n-type impurity semiconductor layer are formed to face each other with a predetermined gap therebetween.
  • each TFT 12 is electrically connected to the pixel electrode of the subpixel 22 or the subpixel 26 through a contact hole.
  • a first buffer capacitor electrode electrically connected to each storage capacitor bus line 6 through a connection electrode is arranged.
  • a second buffer capacitor electrode is disposed on the first buffer capacitor electrode via an insulating film.
  • the second buffer capacitor electrode is electrically connected to the source electrode.
  • a buffer capacitor Cb is formed between the buffer capacitor electrodes facing each other through the insulating film.
  • the first buffer capacitor electrode and the second buffer capacitor electrode are referred to as a buffer capacitor unit.
  • the liquid crystal driving circuit 1 includes a gate bus line driving circuit 14 on which a driver IC for supplying scanning signals to the plurality of gate bus lines 2 is mounted, and a driver IC for supplying scanning signals to the plurality of source bus lines 4.
  • the mounted source bus line driving circuit 18 is connected. These drive circuits output a scanning signal and a data signal to a predetermined gate bus line 2 or source bus line 4 based on a predetermined signal output from a control circuit (not shown).
  • the drive parameter selection unit 16 selects a look-up table that defines the relationship between drive parameters, for example, the gray level of input data and the output gray level, and sets the output gray level based on the selected look-up table to Output to the drive circuit 18. Then, the source bus line driving circuit 18 applies a voltage corresponding to the output gradation to the source bus line 4.
  • the drive parameter selection unit 16 does not necessarily have a lookup table. For example, the output gradation may be calculated from the gradation of the input data by calculation. Further, the drive parameter selection unit 16 may have the function of the control circuit described above.
  • a polarizing plate is disposed on the surface opposite to the TFT element forming surface of the liquid crystal driving circuit 1, and a polarizing plate disposed on the surface opposite to the common electrode forming surface of the counter substrate in a crossed Nicol manner with the polarizing plate. Is arranged.
  • a backlight unit is disposed on the surface of the polarizing plate opposite to the TFT substrate.
  • the pixel area of one pixel defined by the gate bus line 2n, the gate bus line 2 (n + 1), and the source bus line 4 is divided into a sub-pixel 20 and a sub-pixel 22.
  • the subpixel 20 and the subpixel 22 are shown as rectangles in FIG. 1, but the subpixel 20 has a trapezoidal shape, for example, and is arranged on the left side of the center of the pixel region.
  • the sub-pixels 22 are arranged in the upper right, lower, and center right end portions of the pixel area excluding the sub-pixel 20 area.
  • the arrangement of the sub-pixel 20 and the sub-pixel 22 in the pixel region is substantially line symmetric with respect to the storage capacitor bus line 6m, for example.
  • the first pixel electrode is formed in the sub-pixel 20, and the second pixel electrode separated from the first pixel electrode of the sub-pixel 20 is formed in the sub-pixel 22. Both of these pixel electrodes are formed of a transparent conductive film such as ITO. In order to obtain high viewing angle characteristics, it is desirable that the area ratio of the sub-pixel 22 to the sub-pixel 20 is 1/2 or more and 4 or less.
  • the pixel electrode of the sub-pixel 20 is electrically connected to the storage capacitor electrode and the drain electrode of the TFT 8 through a contact hole in which a protective film is opened.
  • the pixel electrode of the sub-pixel 22 is electrically connected to the drain electrode of the TFT 10 connected to the gate bus line 2n through a contact hole in which a protective film is opened.
  • the pixel electrode of the sub-pixel 22 has a region that overlaps the storage capacitor bus line 6m via a protective film and an insulating film. In the region, the second storage capacitor Cs is formed between the pixel electrode of the sub-pixel 22 and the storage capacitor bus line 6m facing each other through the protective film and the insulating film.
  • the pixel area of one pixel defined by the gate bus line 2 (n + 1) and the gate bus line 2 (n + 2) next to the gate bus line 2 and the source bus line 4 The subpixel 24 and the subpixel 26 are also divided in FIG.
  • the configurations of the sub-pixel 24 and the sub-pixel 26 are the same as the configurations described as the sub-pixel 20 and the sub-pixel 22, and thus description thereof is omitted.
  • the reason why a relatively deep burn-in occurs in the conventional liquid crystal display device using the capacitively coupled HT method is that the pixel electrode of the sub-pixel 22 (sub-pixel 26) has an extremely high electric power for the control electrode or the common electrode. Since it is connected via a resistor, the stored charge is difficult to discharge.
  • the pixel electrode of the sub-pixel 22 (sub-pixel 26) is connected to the source bus line 4 via the TFT 10.
  • the electric resistance of the operating semiconductor layer of the TFT 10 is extremely lower than the electric resistance of the insulating film and the protective film even in the off state. For this reason, the electric charge stored in the pixel electrode of the subpixel 22 (subpixel 26) is easily discharged. Therefore, according to the present embodiment, despite the use of the halftone method, dark image sticking does not occur.
  • the liquid crystal driving circuit 1 includes a sub-pixel 20 having a first pixel electrode connected to the TFT 8 connected to the gate bus line 2n, and a sub-pixel 22 having a second pixel electrode connected to the TFT 10. Has a pixel region. Further, the TFT 12 electrically connected to the gate bus line 2 (n + 1) in the next row of the gate bus line 2n connected to the gate electrode of the TFT 10 is connected to the second pixel electrode.
  • the next gate bus line 2 (n + 1) is selected with a time difference and the TFT 12 is turned on.
  • the TFT 12 is turned on.
  • redistribution of charges occurs, and a voltage difference is generated between the liquid crystal capacitance Clc1 of the sub-pixel 20 and the liquid crystal capacitance Clc2 of the sub-pixel 22. This improves display characteristics such as viewing angle characteristics.
  • FIG. 2A shows the liquid crystal driving circuit 1 in which the negative data signal is written in the previous frame.
  • the liquid crystal capacitance Clc1 of the sub-pixel 20 the liquid crystal capacitance Clc2 of the sub-pixel 22, and the buffer capacitance Cb are negative.
  • the n-th (n-th) gate bus line 2n is selected and the TFT 8 and TFT 10 are turned on, the liquid crystal of the sub-pixel 20 from the source bus line 4 as shown in FIG.
  • FIG. 2C shows this state after the gate bus line 2n is charged. That is, in this state, the same potential is written in the liquid crystal capacitance Clc1 of the subpixel 20 and the liquid crystal capacitance Clc2 of the subpixel 22.
  • the TFT 8 and the TFT 10 are turned off, and when the gate bus line 2 (n + 1) is selected with a time difference, the TFT 12 is turned on.
  • the charge is redistributed so that the voltage of the liquid crystal capacitor Clc2 and the storage capacitor Cs2 of the subpixel 22 is equal to the voltage of the buffer capacitor Cb.
  • the charge stored in the buffer capacitor Cb and the newly flowing charge have opposite polarities.
  • the total charge amount of the liquid crystal capacitor Clc2, the storage capacitor Cs2, and the buffer capacitor Cb decreases, and the voltage of these capacitors decreases.
  • charge redistribution does not occur in the sub-pixel 20. For this reason, as shown in FIG.
  • the voltage of the liquid crystal capacitor Clc1 of the sub-pixel 20 maintains the state before the gate bus line 2 (n + 1) is selected.
  • the viewing angle characteristic can be improved by causing a difference between the voltage of the liquid crystal capacitance Clc1 of the sub-pixel 20 and the voltage of the liquid crystal capacitance Clc2 of the sub-pixel 22.
  • the liquid crystal drive circuit 1 at the time of 2D display is driven at 120 Hz, the charge in the liquid crystal drive circuit 1 is extracted in this way.
  • it is required to drive at a high speed of 240 Hz as described above.
  • the liquid crystal driving circuit 1 of the 120 Hz driving liquid crystal panel there is a method of simultaneously supplying a scanning signal from the gate bus line driving circuit 14 to the two gate bus lines 2.
  • a scanning signal is supplied simultaneously to the gate bus line 2n and the gate bus line 2 (n + 1) shown in FIG.
  • the gate bus line 2 (n + 2) is supplied with a scanning signal simultaneously with the gate bus line 2 (n + 3). That is, the scanning signal is not supplied simultaneously to the gate bus line 2 (n + 1) and the gate bus line 2 (n + 2). From this, due to the redistribution of charges, the voltage of the sub-pixel 26 shown in FIG.
  • the sub-pixel 20, the sub-pixel 22, and the sub-pixel 24 become bright pixels, and the sub-pixel 26 becomes a dark pixel. That is, the area ratios of the bright pixel and the dark pixel are different.
  • the scanning signal is supplied to the gate bus line 2 one by one
  • the area ratio between the bright pixel and the dark pixel is 1: 1 because the sub-pixel 22 is a dark pixel. That is, the area ratio of the light pixel and the dark pixel in the case where the scanning signal is supplied to the gate bus line 2 one by one and the case where the scanning signal is supplied to the two gate bus lines 2 simultaneously do not match.
  • the gradation-luminance characteristic in halftone supplies the scanning signal to the gate bus line 2 one by one.
  • the source bus line driving circuit 18 applies a voltage based on the output gradation of the selected lookup table to the source bus line 4.
  • FIG. 3 shows a case where a scanning signal is supplied to the gate bus lines 2 one by one in normal driving, that is, 2D display, and a case where a scanning signal is supplied simultaneously to two gate bus lines 2 in 3D display.
  • 6 is a table showing output gradations output to the source bus line driving circuit 18 by the drive parameter selection unit 16 for each gradation of each input data.
  • the area ratio between the bright pixels and the dark pixels during normal driving of the liquid crystal driving circuit 1 is 1: 1, and the bright signal when the scanning signals are supplied to the two gate bus lines 2 simultaneously.
  • the area ratio between the pixels and the dark pixels is 3: 1.
  • the ON voltage is 8 V
  • the effective voltage difference between the bright pixel and the dark pixel is 1 V
  • a liquid crystal panel that displays 256 gradations independently of RGB is used.
  • the driving parameter selection unit 16 of the liquid crystal driving circuit 1 has a lookup table for simultaneous selection of two lines shown in FIG. Select. Then, the output gradation of data to be output to the source bus line driving circuit 18 is converted according to the gradation of the input data of the video.
  • This look-up table is a drive parameter optimized for the ratio of bright pixels to dark pixels determined by the number of gate bus lines 2 selected simultaneously. Then, the source bus line drive circuit 18 applies a voltage corresponding to the output gradation selected by the drive parameter selection unit 16 to the source bus line 4.
  • the driving parameter selection unit 16 selects a lookup table that is a normal driving table. Then, the source bus line driving circuit 18 applies a voltage corresponding to the output gradation in the selected lookup table to the source bus line 4. For example, as shown in FIG. 3, when the gray scale is 160, the output gray scale at the time of normal driving is 160, whereas the output level when the scanning signal is simultaneously supplied to the two gate bus lines 2 is shown. The key is 134. As described above, when two gate bus lines 2 are selected at the same time, the output gradation is lowered in the halftone as compared with the case where the gate bus lines 2 are selected one by one.
  • the gradation-luminance characteristics in the halftone are obtained one by one for the gate bus line 2.
  • the two look-up tables are recorded in, for example, ROM data included in the liquid crystal display device having the liquid crystal drive circuit 1, and the drive parameter selection unit 16 has a plurality of look-ups recorded in the ROM data. From the table, an appropriate lookup table can be selected.
  • FIG. 4 is a diagram showing the gradation luminance characteristics of the liquid crystal driving circuit 1 in the driving method described above.
  • Graph a is a graph showing the gradation luminance characteristics during normal driving.
  • Graph b is a graph showing the gradation luminance characteristics when two gate bus lines 2 are simultaneously selected using a normal driving lookup table.
  • Graph c is a graph showing the gradation luminance characteristics when a lookup table for simultaneous selection of two lines is selected and two gate bus lines 2 are selected simultaneously.
  • the graph b deviates from the gradation luminance characteristics of the graph a during normal driving.
  • the gradation luminance characteristic can be improved.
  • the liquid crystal driving circuit 1 can improve the gradation luminance characteristics even when two gate bus lines 2 are selected at the same time, that is, when driving at high speed. As a result, display characteristics can be improved even when driven at high speed.
  • the liquid crystal driving circuit 1 may use a look-up table corresponding to the number of gate bus lines 2 selected at the same time. For example, when three gate bus lines 2 are selected at the same time, the area ratio of bright pixels to dark pixels is 5: 1. Therefore, the gradation luminance characteristic can be adjusted by applying a voltage corresponding to the output gradation in the look-up table corresponding to the area ratio to the source bus line 4. Similarly, when four gate bus lines 2 are selected at the same time, the area ratio between the bright pixels and the dark pixels is 7 to 1, so that it corresponds to the output gradation in the lookup table corresponding to this area ratio. The gradation luminance characteristics can be adjusted by applying the applied voltage to the source bus line 4. As described above, the liquid crystal driving circuit 1 can bring the gradation luminance characteristics closer to a constant level by applying a voltage corresponding to the output gradation corresponding to the number of gate bus lines 2 to be selected simultaneously to the gate bus line 2. it can.
  • the drive parameter selection unit 16 has a lookup table in which drive parameters for adjusting the gamma value, that is, the gradation of the input data and the output gradation are defined.
  • the output gradation in which the gamma value is adjusted is defined for each R (red) pixel, G (green) pixel, and B (blue) pixel for each gradation of the input data.
  • the drive parameter selection unit 16 has a lookup table in which drive parameters for adjusting the color balance are defined.
  • this lookup table an output gradation in which color balance is adjusted is defined for each R pixel, G pixel, and B pixel for each gradation of input data.
  • the source bus line driving circuit 18 can drive the source bus line 4 using the driving parameters adjusted for the color balance when the color balance needs to be adjusted. For this reason, even if there are a plurality of gate bus lines 2 driven simultaneously, the gate bus lines 2 can be driven one by one, that is, close to the color balance in normal driving. The color balance adjustment will be described later in detail.
  • the drive parameter selection unit 16 has a lookup table in which drive parameters for adjusting the overshoot value are defined.
  • this look-up table an output gradation in which an overshoot value is adjusted is defined for each R pixel, G pixel, and B pixel for each gradation of input data.
  • the source bus line driving circuit 18 can drive the source bus line 4 using the driving parameter adjusted for the overshoot value when the overshoot value needs to be adjusted.
  • the response characteristic of the liquid crystal panel driven by the liquid crystal driving circuit 1 can be improved regardless of the number of the gate bus lines driven simultaneously.
  • FIG. 5 shows an R (red) pixel, a G (green) pixel, and a G (green) pixel for each gradation defined in the input data in the case of normal driving and when two gate bus lines 2 are selected simultaneously.
  • 6 is a look-up table showing gradations, that is, shades of colors in each B (blue) pixel.
  • gradations that is, shades of colors in each B (blue) pixel.
  • an image having a halftone can be displayed by displaying each of R, G, and B colors in 256 gradations.
  • the pixel colors are R, G, and B here, the present invention is not limited to this. That is, it may be a primary color.
  • the drive parameter selection unit 16 of the liquid crystal drive circuit 1 selects the lookup table of the two-line simultaneous selection table shown in FIG. 5 when selecting two gate bus lines 2 simultaneously. Then, the gradation of each of the R pixel, G pixel, and B pixel is converted into a gradation based on the selected lookup table. That is, the gradation of the input data is converted into an output gradation corresponding to the gradation of the input data and output to the source bus line driving circuit 18. Then, the source bus line driving circuit 18 applies voltages corresponding to the output gradation defined for each pixel of each color to the source bus lines 4 corresponding to the pixels of each color of the R pixel, G pixel, and B pixel. Apply.
  • the driving parameter selection unit 16 selects the lookup table of the normal driving table shown in FIG.
  • the source bus line driving circuit 18 responds to the output gradation defined for each pixel of each color on each of the source bus lines 4 corresponding to the pixels of each color of R pixel, G pixel, and B pixel. Apply each voltage. For example, as shown in FIG. 5, when the gradation specified in the input data is 96, the output gradation of the B pixel is selected as 66 in normal driving based on the lookup table. When two gate bus lines 2 are selected simultaneously, 63 is selected. Then, a voltage corresponding to the selected gradation 63 is applied to the source bus line 4.
  • two gate bus lines 2 are selected simultaneously by adjusting the gradations of the R, G, and B color pixels according to the area ratio between the bright pixels and the dark pixels. Even in this case, the chromaticity of the image displayed on the liquid crystal display panel of the liquid crystal display device including the liquid crystal driving circuit 1 can be made close to the chromaticity during normal driving.
  • FIG. 6 is a graph showing the gradation chromaticity characteristics of the chromaticity coordinates x and y of the chromaticity diagram in the liquid crystal display panel in which the gradation of each pixel is adjusted as described above.
  • the graph d shows the gradation color of the chromaticity coordinate x when two gate bus lines 2 are simultaneously selected using a lookup table during normal driving without converting the gradation of each pixel. It is a graph which shows a degree characteristic.
  • the graph e is a graph showing the gradation chromaticity characteristic of the chromaticity coordinate x when the gradation of each pixel is converted using a lookup table for simultaneous selection of two lines.
  • the chromaticity for each gradation is substantially constant in the vicinity of 0.3 ⁇ F. That is, it can be seen that the gradation chromaticity characteristics are improved as compared with the graph d.
  • the graph f shows the gradation chromaticity characteristics of the chromaticity coordinate y when two gate bus lines 2 are simultaneously selected using a lookup table during normal driving without converting the gradation of each pixel.
  • the graph g is a graph showing the gradation chromaticity characteristics of the chromaticity coordinate y when the gradation of each pixel is converted using a lookup table for simultaneous selection of two lines and two gate bus lines 2 are selected simultaneously. It is.
  • the chromaticity for each gradation is substantially constant in the vicinity of 0.3 ⁇ F. That is, it can be seen that the gradation chromaticity characteristics are improved as compared with the graph f.
  • the gradation chromaticity characteristics can be improved by selecting the lookup table for simultaneous selection of two lines and adjusting the gradation of each pixel.
  • the lookup table having the gradation of each pixel can be recorded in the ROM data. Further, the gradation of each pixel can be adjusted according to the number of gate bus lines 2 selected simultaneously.
  • the present invention can also be expressed as follows, for example.
  • the drive parameters optimized for the bright pixel / dark pixel ratio during normal driving and the drive parameters optimized for the bright pixel / dark pixel ratio during multi-line simultaneous selection driving are recorded and matched to the driving method. Switch the parameter to be used.
  • Three drive parameters are mainly used: a ⁇ adjustment parameter, a color balance adjustment parameter, and an overshoot parameter.
  • the number of look tables to be recorded is not limited to two, and m tables may be switched in accordance with m simultaneous selection driving.
  • the drive parameter selection means in the liquid crystal drive circuit according to the present invention has, as the drive parameter, a look-up table that defines the relationship between the gradation of input data and the output gradation according to the gradation of the input data It is preferable to have.
  • the drive parameter selection unit has a look-up table that defines the relationship between the gradation of the input data and the output gradation according to the gradation of the input data as the drive parameter. is doing. For this reason, there is an additional effect that the output gradation can be easily obtained from the gradation of the input data.
  • the drive parameter selection means in the liquid crystal drive circuit according to the present invention preferably further includes a lookup table for adjusting the gamma value.
  • the drive parameter selection unit further includes a lookup table for adjusting the gamma value.
  • the drive parameter selection means can select a lookup table for adjusting the gamma value when it is necessary to adjust the gamma value. Therefore, even if there are a plurality of gate bus lines 2 that are driven simultaneously, the gamma value in the image displayed on the liquid crystal panel by the liquid crystal driving circuit is the same as the gamma value in the normal driving. It has the further effect that it can be brought close to.
  • the drive parameter selection means in the liquid crystal drive circuit according to the present invention preferably further includes a lookup table for adjusting the color balance.
  • the drive parameter selection unit further includes a lookup table for adjusting the color balance.
  • the drive parameter selection means can select a lookup table for adjusting the color balance when the color balance needs to be adjusted. Therefore, even when there are a plurality of gate bus lines 2 that are driven simultaneously, the color balance in the image displayed on the liquid crystal panel by the liquid crystal drive circuit is the same as the color balance in the normal drive. It has the further effect that it can be brought close to.
  • the drive parameter selection means in the liquid crystal drive circuit according to the present invention preferably further includes a lookup table for adjusting the overshoot value.
  • the drive parameter selection unit further includes a lookup table for adjusting the overshoot value.
  • the drive parameter selection means can select a lookup table for adjusting the overshoot value when it is necessary to adjust the overshoot value. Therefore, the response characteristic of the liquid crystal panel driven by the liquid crystal driving circuit can be improved regardless of the number of the gate bus lines driven simultaneously.
  • the liquid crystal driving circuit of the present invention the liquid crystal display device including the same, and the driving method of the liquid crystal driving circuit can be widely applied to display devices having a liquid crystal display device using a liquid crystal display panel.
  • SYMBOLS 1 Liquid crystal drive circuit 2 Gate bus line 4 Source bus line 6 Storage capacity bus line 8 1st TFT 10 Second TFT 12 Third TFT 14 Gate bus line drive circuit (gate bus line drive means) 16 Drive parameter selection unit (drive parameter selection means) 18 Source bus line driving circuit (source bus line driving means) 20 subpixels 22 subpixels 24 subpixels 26 subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

　最小限のコストアップによって、高速駆動と広い視野角特性とを両立することができる液晶駆動回路、それを備えた液晶表示装置、及び液晶駆動回路の駆動方法を提供する。液晶駆動回路（１）は、複数のゲートバスライン（２）を駆動するゲートバスライン駆動回路（１４）と、ゲートバスライン駆動回路（１４）によって同時に駆動されるゲートバスライン（２）の本数に応じて、当該本数によって定まる明画素と暗画素との比率に最適化された駆動パラメータを選択する駆動パラメータ選択部（１６）と、駆動パラメータ選択部（１６）によって選択された駆動パラメータを用いて、ソースバスライン（４）を駆動するソースバスライン駆動回路（１８）とを備えている。

Description

液晶駆動回路、それを備えた液晶表示装置、及び液晶駆動回路の駆動方法
　本発明は、電子機器の表示部等に用いられる液晶駆動回路、それを備えた液晶表示装置、及び液晶駆動回路の駆動方法に関する。
　近年、液晶駆動回路を備えた液晶表示装置は、テレビ受像機またはパーソナル・コンピュータのモニタ装置等に広く用いられている。これらの用途では、表示画面をあらゆる方向から見ることのできる高い視野角特性が求められている。この視野角特性が低下した表示画面においては、斜め方向から見た場合に実効駆動電圧範囲での輝度差が小さくなってしまう。この現象は色の変化に最も顕著に現れる。例えば、表示画面を斜め方向から見ると、正面方向から見たときと比較して画像の色が白っぽく変化してしまう。このような現象を防止するために、広い視野角特性を得ることができる以下のような技術がある。
　特許文献１には、第１のトランジスタに接続されている第１の画素電極を有する第１の副画素と、第２のトランジスタに接続されている第２の画素電極を有する第２の副画素とを備えた画素領域を有する液晶表示装置用基板であって、第２の画素電極にさらに第３のトランジスタが接続されている液晶表示装置が開示されている。第３のトランジスタは、第２のトランジスタのゲート電極と接続しているゲートバスラインの次の行のゲートバスラインと電気的に接続されている。この液晶表示装置用基板によれば、第１の副画素における印加電圧と、第２の副画素における印加電圧との間に差を生じさせることができ、良好な表示特性、特に広い視野角特性が得られる液晶表示装置を提供できる。
日本国公開特許公報「特開２００６－１３３５７７号公報（公開日：２００６年　５月２５日）」
　近年、３Ｄ表示が可能な液晶表示装置が普及している。時分割方式による３Ｄ表示を行う場合には、右目用画像および左目用画像を交互に表示させるため、通常の駆動速度の倍である１２０Ｈｚ駆動を行う必要がある。しかしながら１２０Ｈｚ駆動では、表示品位として十分ではなく、時分割方式においては最低でも２４０Ｈｚの高速駆動をすることが求められる。
　１２０Ｈｚ駆動の液晶パネルの液晶表示装置用基板を用いて２４０Ｈｚ駆動を実現する方法として、ゲートバスラインに走査信号を供給する際に、２本ずつ同時に供給する方法が考えられる。これにより例えば、１０８０本のゲートバスラインを有する液晶表示パネルを駆動する場合に、従来５４０本のゲートバスラインに走査信号を供給するのに要していたのと同じ時間で、１０８０本全てのゲートバスラインに信号を供給できる。すなわち、駆動速度が２倍になり、２４０Ｈｚ駆動を実現できるようになる。この方法は、ゲートバスラインに２本ずつ同時に走査信号を供給するゲートドライバは必要となるが、液晶パネルの構成を大幅に変更する必要はない。このため、最小限のコストアップで高速駆動を実現できる。
　しかしながら、特許文献１に記載の技術において、ゲートバスラインに対して、２本ずつ同時に走査信号を供給しようとすると以下の問題が生じる。
　特許文献１に記載の液晶表示装置用基板では、ゲートバスラインが選択されて電荷がチャージされた後、時間差で次のゲートバスラインが選択され第３のトランジスタがオン状態となることによって、電荷の再配分が生じ、２つの副画素間に電圧差が生じることになる。複数のゲートバスラインが同時に選択された場合、例えば、ｎ番目および（ｎ＋１）番目のゲートバスラインが同時に選択された場合には、ｎ番目のゲートバスラインの次である（ｎ＋１）番目のゲートバスラインもｎ番目のゲートバスラインと時間差なしで同時に選択されているため、電荷再配分用のコンデンサも画素と同時にチャージされてしまう。そのため、電荷の再配分が起こらなくなり、２つの副画素の間に電圧差が生じなくなってしまう。したがって、視野角特性等の表示特性を向上させることができなくなる。
　本発明は、前記の問題に鑑みてなされたものであり、その目的は、最小限のコストアップによって、高速駆動と視野角特性等の表示特性の向上とを両立することができる液晶駆動回路、それを備えた液晶表示装置、及び液晶駆動回路の駆動方法を提供することにある。
　前記課題を解決するために、本発明に係る液晶駆動回路は、基板上に互いに並列して形成された複数のゲートバスラインと、前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のソースバスラインと、前記ゲートバスラインに並列して形成された複数の蓄積容量バスラインと、ｎ本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記ソースバスラインに電気的に接続されたソース電極とをそれぞれ備えた第１および第２のトランジスタと、前記第１のトランジスタのドレイン電極に電気的に接続された第１の画素電極と、前記第２のトランジスタのドレイン電極に電気的に接続され、前記第１の画素電極から分離された第２の画素電極と、前記第１の画素電極が形成された第１の副画素と、前記第２の画素電極が形成された第２の副画素とを備えた画素領域と、（ｎ＋１）本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記第２の画素電極に電気的に接続されたドレイン電極とを備えた第３のトランジスタと、前記蓄積容量バスラインに電気的に接続された第１のバッファ容量電極と、絶縁膜を介して前記第１のバッファ容量電極に対向して配置され、前記第３のトランジスタのソース電極に電気的に接続された第２のバッファ容量電極とを備えたバッファ容量部とを備えている液晶表示装置用基板を駆動する液晶駆動回路であって、前記複数のゲートバスラインを駆動するゲートバスライン駆動手段と、前記ゲートバスライン駆動手段によって同時に駆動される前記ゲートバスラインの本数に応じて、当該本数によって定まる明画素と暗画素との比率に最適化された駆動パラメータを選択する駆動パラメータ選択手段と、前記駆動パラメータ選択手段によって選択された駆動パラメータを用いて、前記複数のソースバスラインを駆動するソースバスライン駆動手段とを備えていることを特徴とする。
　前記の構成によれば、本発明の液晶駆動回路の駆動パラメータ選択手段は、同時に駆動される前記ゲートバスラインの本数に応じて、当該本数によって定まる明画素と暗画素との比率に最適化された駆動パラメータを選択する。そして、ソースバスライン駆動手段は、前記駆動パラメータ選択手段によって選択された駆動パラメータを用いて複数のソースバスラインを駆動する。
　すなわち、液晶駆動回路は、前記ゲートバスラインの複数を同時に駆動する場合に、当該本数によって定まる明画素と暗画素との比率に最適化された駆動パラメータを用いて複数のソースバスラインを駆動できる。これにより、前記ゲートバスラインの複数を同時に駆動するという高速駆動においても、階調輝度特性を、前記ゲートバスラインを１本ずつ駆動する場合の階調輝度特性に近づけることができる。したがって、高速駆動においても視野角特性等の表示特性を向上することができる。また、１２０Ｈｚ駆動の液晶パネルの液晶表示装置用基板を用いて２４０Ｈｚ駆動できるため、液晶パネルの構成を大幅に変更する必要がない。このため、最小限のコストアップで高速駆動を実現できる。
　以上のことから、液晶駆動回路は、最小限のコストアップによって、高速駆動と視野角特性等の表示特性の向上とを両立することができるという効果を奏する。
　前記課題を解決するために、本発明に係る液晶駆動回路の駆動方法は、基板上に互いに並列して形成された複数のゲートバスラインと、前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のソースバスラインと、前記ゲートバスラインに並列して形成された複数の蓄積容量バスラインと、ｎ本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記ソースバスラインに電気的に接続されたソース電極とをそれぞれ備えた第１および第２のトランジスタと、前記第１のトランジスタのドレイン電極に電気的に接続された第１の画素電極と、前記第２のトランジスタのドレイン電極に電気的に接続され、前記第１の画素電極から分離された第２の画素電極と、前記第１の画素電極が形成された第１の副画素と、前記第２の画素電極が形成された第２の副画素とを備えた画素領域と、（ｎ＋１）本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記第２の画素電極に電気的に接続されたドレイン電極とを備えた第３のトランジスタと、前記蓄積容量バスラインに電気的に接続された第１のバッファ容量電極と、絶縁膜を介して前記第１のバッファ容量電極に対向して配置され、前記第３のトランジスタのソース電極に電気的に接続された第２のバッファ容量電極とを備えたバッファ容量部とを備えている液晶表示装置用基板を駆動する液晶駆動回路の駆動方法であって、前記複数のゲートバスラインを駆動するゲートバスライン駆動工程と、前記ゲートバスライン駆動工程において同時に駆動される前記ゲートバスラインの本数に応じて、当該本数によって定まる明画素と暗画素との比率に最適化された駆動パラメータを選択する駆動パラメータ選択工程と、前記駆動パラメータ選択工程において選択された駆動パラメータを用いて、前記複数のソースバスラインを駆動するソースバスライン駆動工程とを含んでいることを特徴としている。
　前記の構成によれば、本発明に係る液晶駆動回路と同様の作用効果を奏する。
　また、前記液晶駆動回路を備えている液晶表示装置も本発明の範疇に含まれる。
　本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分かるであろう。また、本発明の利点は、添付図面を参照した次の説明で明白になるであろう。
　以上のように、本発明に係る液晶駆動回路は、基板上に互いに並列して形成された複数のゲートバスラインと、前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のソースバスラインと、前記ゲートバスラインに並列して形成された複数の蓄積容量バスラインと、ｎ本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記ソースバスラインに電気的に接続されたソース電極とをそれぞれ備えた第１および第２のトランジスタと、前記第１のトランジスタのドレイン電極に電気的に接続された第１の画素電極と、前記第２のトランジスタのドレイン電極に電気的に接続され、前記第１の画素電極から分離された第２の画素電極と、前記第１の画素電極が形成された第１の副画素と、前記第２の画素電極が形成された第２の副画素とを備えた画素領域と、（ｎ＋１）本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記第２の画素電極に電気的に接続されたドレイン電極とを備えた第３のトランジスタと、前記蓄積容量バスラインに電気的に接続された第１のバッファ容量電極と、絶縁膜を介して前記第１のバッファ容量電極に対向して配置され、前記第３のトランジスタのソース電極に電気的に接続された第２のバッファ容量電極とを備えたバッファ容量部とを備えている液晶表示装置用基板を駆動する液晶駆動回路であって、前記複数のゲートバスラインを駆動するゲートバスライン駆動手段と、前記ゲートバスライン駆動手段によって同時に駆動される前記ゲートバスラインの本数に応じて、当該本数によって定まる明画素と暗画素との比率に最適化された駆動パラメータを選択する駆動パラメータ選択手段と、前記駆動パラメータ選択手段によって選択された駆動パラメータを用いて、前記複数のソースバスラインを駆動するソースバスライン駆動手段とを備えている。したがって、最小限のコストアップによって、高速駆動と視野角特性等の表示特性の向上とを両立することができる。
　また、本発明に係る液晶駆動回路の駆動方法は、基板上に互いに並列して形成された複数のゲートバスラインと、前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のソースバスラインと、前記ゲートバスラインに並列して形成された複数の蓄積容量バスラインと、ｎ本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記ソースバスラインに電気的に接続されたソース電極とをそれぞれ備えた第１および第２のトランジスタと、前記第１のトランジスタのドレイン電極に電気的に接続された第１の画素電極と、前記第２のトランジスタのドレイン電極に電気的に接続され、前記第１の画素電極から分離された第２の画素電極と、前記第１の画素電極が形成された第１の副画素と、前記第２の画素電極が形成された第２の副画素とを備えた画素領域と、（ｎ＋１）本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記第２の画素電極に電気的に接続されたドレイン電極とを備えた第３のトランジスタと、前記蓄積容量バスラインに電気的に接続された第１のバッファ容量電極と、絶縁膜を介して前記第１のバッファ容量電極に対向して配置され、前記第３のトランジスタのソース電極に電気的に接続された第２のバッファ容量電極とを備えたバッファ容量部とを備えている液晶表示装置用基板を駆動する液晶駆動回路の駆動方法であって、前記複数のゲートバスラインを駆動するゲートバスライン駆動工程と、前記ゲートバスライン駆動工程において同時に駆動される前記ゲートバスラインの本数に応じて、当該本数によって定まる明画素と暗画素との比率に最適化された駆動パラメータを選択する駆動パラメータ選択工程と、前記駆動パラメータ選択工程において選択された駆動パラメータを用いて、前記複数のソースバスラインを駆動するソースバスライン駆動工程とを含んでいる。したがって、最小限のコストアップによって、高速駆動と視野角特性等の表示特性の向上とを両立することができる。
本発明の一実施形態に係る液晶駆動回路の連続する画素の等価回路を示す図である。 本発明の一実施形態に係る液晶駆動回路の駆動方法の概要について説明する図である。 本発明の一実施形態に係るルックアップテーブルの一例を示す図である。 本発明の一実施形態に係る階調に対する輝度を示す図である。 本発明の一実施形態に係るルックアップテーブルの他の例を示す図である。 本発明の一実施形態に係る階調に対する色度を示す図である。
　〔実施形態１〕
　本発明に係る一実施形態について、図１～図４を参照して以下に説明する。
　（液晶駆動回路１の構成）
　まず、本実施形態に係る、液晶表示装置が備える液晶駆動回路１の構成について、図１を参照して説明する。図１は、液晶駆動回路１における連続する画素の等価回路を示している。この図に示すように、液晶駆動回路１は、図示しない絶縁膜を介して互いに交差して形成されたゲートバスライン２およびソースバスライン４、蓄積容量バスライン６、第１のＴＦＴ（薄膜トランジスタ）８、第２のＴＦＴ１０、第３のＴＦＴ１２、ゲートバスライン駆動回路１４、駆動パラメータ選択部１６、ならびにソースバスライン駆動回路１８を備えている。液晶駆動回路１の基板は、例えば画素電極を備えたＴＦＴ（薄膜トランジスタ）基板であり、液晶駆動回路１は、図示はしないが、ＣＦまたは共通電極が形成された対向基板と、両基板間に封止された例えば負の誘電率異方性を有する液晶とを備えている。
　複数のゲートバスライン２は例えば順次走査される。図１においては、ｎ番目に走査されるｎ本目のゲートバスライン２ｎと、（ｎ＋１）番目に走査される（ｎ＋１）本目のゲートバスライン２（ｎ＋１）と、（ｎ＋２）番目に走査される（ｎ＋２）本目のゲートバスライン２（ｎ＋２）とを示している。ゲートバスライン２およびソースバスライン４の交差位置近傍には、画素毎に形成された第１のＴＦＴ８および第２のＴＦＴ１０が互いに隣り合って配置されている。ゲートバスライン２の一部はＴＦＴ８およびＴＦＴ１０のゲート電極として機能する。
　ゲートバスライン２上には、図示しない絶縁膜を介してＴＦＴ８およびＴＦＴ１０の動作半導体層が例えば一体的に形成されている。動作半導体層上にはチャネル保護膜が例えば一体的に形成されている。ＴＦＴ８のチャネル保護膜上には、ソース電極およびその下層のｎ型不純物半導体層と、ドレイン電極およびその下層のｎ型不純物半導体層とが所定の間隙を介して対向して形成されている。また、ＴＦＴ１０のチャネル保護膜上には、ソース電極およびその下層のｎ型不純物半導体層と、ドレイン電極およびその下層のｎ型不純物半導体層とが所定の間隙を介して互いに対向して形成されている。ＴＦＴ８のソース電極およびＴＦＴ１０のソース電極は、ソースバスライン４にそれぞれ電気的に接続されている。また、ＴＦＴ８、１０は並列に配置されている。
　蓄積容量バスライン６は、ゲートバスライン２およびソースバスライン４により画定された画素領域を横切るように、ゲートバスライン２に並列して延びている。図１においては、ゲートバスライン２ｎとゲートバスライン２（ｎ＋１）との間に配置された蓄積容量バスライン６ｍと、ゲートバスライン２（ｎ＋１）とゲートバスライン２（ｎ＋２）との間に配置された蓄積容量バスライン６（ｍ＋１）とを示している。蓄積容量バスライン６上には、図示はしないが絶縁膜を介して蓄積容量電極が画素毎に形成されている。蓄積容量電極は、接続電極を介してＴＦＴ８のドレイン電極に電気的に接続されている。絶縁膜を介して対向する蓄積容量バスライン６と蓄積容量電極との間には、第１の蓄積容量Ｃｓが形成される。なお、ゲートバスライン２ｎとゲートバスライン２（ｎ＋１）とが隣り合うゲートバスライン２であることと同様に、蓄積容量バスライン６ｍと蓄積容量バスライン６（ｍ＋１）とは、隣り合う蓄積容量バスライン６である。
　また、各画素領域には、第３のＴＦＴ１２が配置されている。ＴＦＴ１２のゲート電極は、当該画素の次段のゲートバスライン２、すなわちゲートバスライン２（ｎ＋１）またはゲートバスライン２（ｎ＋２）に電気的に接続されている。図示はしないが、ＴＦＴ１２のゲート電極上には、絶縁膜を介して動作半導体層が形成されている。動作半導体層上には、チャネル保護膜が形成されている。チャネル保護膜上には、ソース電極およびその下層のｎ型不純物半導体層と、ドレイン電極およびその下層のｎ型不純物半導体層とが所定の間隙を介して対向して形成されている。各ＴＦＴ１２のドレイン電極は、コンタクトホールを介して副画素２２または副画素２６の画素電極に電気的に接続されている。ゲートバスライン２に接続している各ＴＦＴ１２の近傍には、接続電極を介して各蓄積容量バスライン６に電気的に接続された第１のバッファ容量電極が配置されている。第１のバッファ容量電極上には、絶縁膜を介して第２のバッファ容量電極が配置されている。第２のバッファ容量電極は、ソース電極に電気的に接続されている。絶縁膜を介して互いに対向する各バッファ容量電極の間には、バッファ容量Ｃｂが形成される。また、これら第１のバッファ容量電極及び第２のバッファ容量電極をバッファ容量部と呼ぶ。
　また、液晶駆動回路１には、複数のゲートバスライン２に走査信号を供給するドライバＩＣが実装されたゲートバスライン駆動回路１４と、複数のソースバスライン４に走査信号を供給するドライバＩＣが実装されたソースバスライン駆動回路１８とが接続されている。これらの駆動回路は、図示しない制御回路から出力された所定の信号に基づいて、走査信号およびデータ信号を所定のゲートバスライン２またはソースバスライン４に出力するようになっている。
　駆動パラメータ選択部１６は、駆動パラメータ例えば入力データの階調と出力階調との関係を規定しているルックアップテーブルを選択して、選択したルックアップテーブルに基づいた出力階調をソースバスライン駆動回路１８に出力する。そして、ソースバスライン駆動回路１８は、この出力階調に応じた電圧を、ソースバスライン４に印加する。なお、駆動パラメータ選択部１６は必ずしもルックアップテーブルを有していなくともよい。例えば演算によって入力データの階調から出力階調を算出してもよい。また、駆動パラメータ選択部１６が上述した制御回路の機能を備えていてもよい。
　また、液晶駆動回路１のＴＦＴ素子形成面と反対側の面には偏光板が配置され、対向基板の共通電極形成面と反対側の面には、偏光板とクロスニコルに配置された偏光板が配置されている。偏光板のＴＦＴ基板と反対側の面にはバックライトユニットが配置されている。
　図１に示すように、ゲートバスライン２ｎおよびゲートバスライン２（ｎ＋１）と、ソースバスライン４とにより画定された１画素の画素領域は、副画素２０と副画素２２とに分割されている。説明を容易にするために図１においては副画素２０および副画素２２を長方形で示したが、副画素２０は例えば台形状であり、画素領域の中央部左寄りに配置される。副画素２２は画素領域のうち副画素２０の領域を除いた上部、下部および中央部右側端部に配置される。画素領域内の副画素２０および副画素２２の配置は、例えば蓄積容量バスライン６ｍに対しほぼ線対称になっている。
　副画素２０には第１の画素電極が形成され、副画素２２には副画素２０の第１の画素電極から分離された第２の画素電極が形成されている。これらの画素電極は、共にＩＴＯ等の透明導電膜により形成されている。高い視野角特性を得るためには、副画素２０に対する副画素２２の面積比が１／２以上４以下であることが望ましい。副画素２０の画素電極は、保護膜が開口されたコンタクトホールを介して、蓄積容量電極およびＴＦＴ８のドレイン電極に電気的に接続されている。副画素２２の画素電極は、保護膜が開口されたコンタクトホールを介して、ゲートバスライン２ｎに接続しているＴＦＴ１０のドレイン電極に電気的に接続されている。また副画素２２の画素電極は、保護膜および絶縁膜を介して蓄積容量バスライン６ｍに重なる領域を有している。当該領域では、保護膜および絶縁膜を介して対向する副画素２２の画素電極と蓄積容量バスライン６ｍとの間に第２の蓄積容量Ｃｓが形成される。
　また、同様に、図１に示すように、ゲートバスライン２の次のゲートバスライン２（ｎ＋１）およびゲートバスライン２（ｎ＋２）と、ソースバスライン４とにより画定された１画素の画素領域においても、副画素２４と副画素２６とが分割されている。副画素２４および副画素２６の構成は、副画素２０および副画素２２として説明した構成と同様であるため説明は省略する。
　なお、容量結合ＨＴ法を用いた従来の液晶表示装置に比較的濃い焼付きが発生する要因は、副画素２２（副画素２６）の画素電極が制御電極または共通電極に対してそれぞれ極めて高い電気抵抗を介して接続されるため、蓄えられた電荷が放電され難い点にある。これに対し、本実施の形態では、副画素２２（副画素２６）の画素電極がＴＦＴ１０を介してソースバスライン４に接続されている。ＴＦＴ１０の動作半導体層の電気抵抗は、オフ状態であっても絶縁膜および保護膜等の電気抵抗よりも極めて低い。このため、副画素２２（副画素２６）の画素電極に蓄えられた電荷は容易に放電されるようになっている。したがって本実施の形態によれば、ハーフトーン法を用いているのにもかかわらず、濃い焼付きが生じることがない。
　（液晶駆動回路１の駆動方法の概要）
　次に、液晶駆動回路１の駆動方法の概要について図２を参照して説明する。まず、本実施形態に係る、３ＴＦＴ駆動方式における電荷を抜く概念について説明する。なお、本実施形態は３ＴＦＴ駆動方式として説明するが、本発明は３ＴＦＴ駆動方式に限定されない。液晶駆動回路１は、ゲートバスライン２ｎに接続しているＴＦＴ８に接続されている第１の画素電極を有する副画素２０と、ＴＦＴ１０に接続されている第２の画素電極を有する副画素２２とを備えた画素領域を有している。そして、第２の画素電極にさらに、ＴＦＴ１０のゲート電極と接続しているゲートバスライン２ｎの次の行のゲートバスライン２（ｎ＋１）と電気的に接続しているＴＦＴ１２が接続されている。
　３ＴＦＴ駆動方式においては、ゲートバスライン２ｎが選択されて副画素２０の液晶容量Ｃｌｃ１に電荷が蓄えられた後に、時間差で次のゲートバスライン２（ｎ＋１）が選択されＴＦＴ１２がオン状態となることによって、電荷の再配分が生じ、副画素２０の液晶容量Ｃｌｃ１と副画素２２の液晶容量Ｃｌｃ２との間に電圧差を生じさせている。これにより視野角特性等の表示特性を向上させている。
　以上のことを図２を参照して説明する。図２の（ａ）は、前のフレームで負極のデータ信号が書き込まれている液晶駆動回路１である。この図に示すように、前のフレームで負極のデータ信号が書き込まれている液晶駆動回路１においては、副画素２０の液晶容量Ｃｌｃ１、副画素２２の液晶容量Ｃｌｃ２、およびバッファ容量Ｃｂには負極が書き込まれている。この状態において、ｎ番目（ｎ行目）のゲートバスライン２ｎが選択されてＴＦＴ８およびＴＦＴ１０がオン状態になると、図２の（ｂ）に示すように、ソースバスライン４から副画素２０の液晶容量Ｃｌｃ１には矢印Ａに示すように、また副画素２２の液晶容量Ｃｌｃ２には矢印Ｂに示すように電荷が流れて正極のデータ信号が書き込まれる。副画素２０の液晶容量Ｃｌｃ１および副画素２２の液晶容量Ｃｌｃ２に電荷が蓄えられたこの状態において、ゲートバスライン２（ｎ＋１）に接続しているＴＦＴ１２はオフのままであるため、バッファ容量Ｃｂには負極のデータ信号が書き込まれたままである。
　ゲートバスライン２ｎに電荷がチャージされた後のこの状態を図２の（ｃ）に示す。すなわち、この状態において、副画素２０の液晶容量Ｃｌｃ１と副画素２２の液晶容量Ｃｌｃ２とには同電位が書き込まれている。次に、ゲートバスライン２ｎが非選択状態となることによってＴＦＴ８およびＴＦＴ１０がオフとなり、時間差をおいて、ゲートバスライン２（ｎ＋１）が選択されるとＴＦＴ１２がオン状態になる。これにより、図２の（ｄ）の矢印Ｃに示すように、副画素２２の液晶容量Ｃｌｃ２および蓄積容量Ｃｓ２からバッファ容量Ｃｂに電荷が流れ込む。すなわち、副画素２２の液晶容量Ｃｌｃ２および蓄積容量Ｃｓ２の電圧とバッファ容量Ｃｂの電圧とが等しくなるように電荷が再配分される。印加電圧の極性（データ信号の極性）が１フレーム毎に反転される通常の駆動では、バッファ容量Ｃｂに蓄えられていた電荷と、新たに流れ込む電荷とは極性が逆である。このため、液晶容量Ｃｌｃ２、蓄積容量Ｃｓ２およびバッファ容量Ｃｂの全体の電荷量は減少し、これらの容量の電圧は低下する。一方、副画素２０には電荷の再配分は起こらない。このため、図２の（ｄ）に示すように、副画素２０の液晶容量Ｃｌｃ１の電圧は、ゲートバスライン２（ｎ＋１）が選択される前の状態を維持している。以上のことにより、副画素２０の液晶容量Ｃｌｃ１の電圧と、副画素２２の液晶容量Ｃｌｃ２の電圧との間に差を生じさせることによって、視野角特性を向上させることができる。
　以上説明したように、２Ｄ表示時の液晶駆動回路１においては、１２０Ｈｚ駆動であるため、このようにして液晶駆動回路１における電荷を抜く。ここで、時分割方式による３Ｄ表示をする場合には、上述したように２４０Ｈｚの高速駆動をすることが求められる。１２０Ｈｚ駆動の液晶パネルの液晶駆動回路１を用いて２４０Ｈｚ駆動するには、ゲートバスライン駆動回路１４から２本のゲートバスライン２に、同時に走査信号を供給する方法がある。これにより、液晶パネルの構成を大幅に変更する必要がない。このため、最小限のコストアップで高速駆動を実現できる。しかしながら、図１に示したゲートバスライン２ｎとゲートバスライン２（ｎ＋１）とに同時に走査信号を供給すると、バッファ容量Ｃｂすなわちコンデンサも副画素２０の液晶容量Ｃｌｃ１および副画素２２の液晶容量Ｃｌｃ２と同時にチャージされるため上述した電荷の再配分が起こらない。このため、副画素２０の液晶容量Ｃｌｃ１と副画素２２の液晶容量Ｃｌｃ２との間に電圧差が生じない。電圧差が生じないため、副画素２０だけでなく副画素２２も明画素となる。また、この場合にはゲートバスライン２（ｎ＋２）は、ゲートバスライン２（ｎ＋３）と同時に走査信号が供給される。すなわち、ゲートバスライン２（ｎ＋１）とゲートバスライン２（ｎ＋２）とは同時に走査信号が供給されない。このことから、電荷の再配分により、図１に示した副画素２６の電圧は低下して副画素２６は暗画素となる。
　以上のことにより、２本のゲートバスライン２に同時に走査信号を供給する場合には、副画素２０、副画素２２、および副画素２４が明画素となり、副画素２６が暗画素となる。すなわち、明画素と暗画素との面積比率が異なる。一方、１本ずつゲートバスライン２に走査信号を供給する場合の明画素と暗画素との面積比率は、副画素２２が暗画素となるため１対１となる。すなわち、１本ずつゲートバスライン２に走査信号を供給する場合と、２本のゲートバスライン２に同時に走査信号を供給する場合との明画素と暗画素との面積比率は一致しない。このため、２Ｄ表示時すなわち１本ずつゲートバスライン２に走査信号を供給する際の入力データの階調と、当該入力データの階調に応じた出力階調が規定されているルックアップテーブルを用いて、３Ｄ表示時すなわち２本のゲートバスライン２に同時に走査信号を供給すると、中間調における各階調の輝度が増してしまう。これにより、階調―輝度特性が、１本ずつゲートバスライン２に走査信号を供給する場合のγ（ガンマ）値の設定、例えばγ＝２．２からずれてしまうため表示特性が低下してしまう。
　そこで、液晶駆動回路１においては、２本のゲートバスライン２に同時に走査信号を供給する場合には、中間調における階調―輝度特性が、１本ずつゲートバスライン２に走査信号を供給する場合のγ（ガンマ）値の設定、例えばγ＝２．２に近づくような、中間調の入力データの階調であるルックアップテーブルを選択する。そして、ソースバスライン駆動回路１８は、選択したルックアップテーブルの出力階調に基づいた電圧をソースバスライン４に印加する。
　（液晶駆動回路１の駆動の詳細）
　次に、液晶駆動回路１の駆動方法の詳細について図３～図６を参照して説明する。図３は、通常駆動時すなわち２Ｄ表示において１本ずつゲートバスライン２に走査信号を供給する場合と、３Ｄ表示時すなわち２本のゲートバスライン２に同時に走査信号を供給する場合とのそれぞれの場合における、各入力データの階調ごとの、駆動パラメータ選択部１６がソースバスライン駆動回路１８に出力する出力階調を示す表である。なお、この実施例においては、液晶駆動回路１の通常駆動時における明画素と暗画素との面積比率は１対１であり、２本のゲートバスライン２に同時に走査信号を供給する場合における明画素と暗画素との面積比率は３対１となる。また、８Ｖのオン電圧時に、明画素と暗画素との実効電圧差は１Ｖであり、ＲＧＢ独立で２５６階調を表示する液晶パネルを用いている。
　液晶駆動回路１の駆動パラメータ選択部１６は、ゲートバスライン駆動回路１４が２本のゲートバスライン２に同時に走査信号を供給する場合には、図３に示す２ライン同時選択用のルックアップテーブルを選択する。そして、映像の入力データの階調に応じて、ソースバスライン駆動回路１８に出力するためのデータの出力階調を変換する。このルックアップテーブルは、同時に選択するゲートバスライン２の本数によって定まる明画素と暗画素との比率に最適化された駆動パラメータである。そして、ソースバスライン駆動回路１８は、駆動パラメータ選択部１６が選択した出力階調に応じた電圧を、ソースバスライン４に印加する。
　一方、通常駆動時においては、駆動パラメータ選択部１６は、通常駆動用テーブルであるルックアップテーブルを選択する。そして、ソースバスライン駆動回路１８は、選択されたルックアップテーブルおける出力階調に応じた電圧を、ソースバスライン４に印加する。例えば図３に示すように、階調が１６０の場合に、通常駆動時における出力階調が１６０であるのに対して、２本のゲートバスライン２に同時に走査信号を供給する際における出力階調は１３４である。このように、ゲートバスライン２を２本同時に選択する場合には、ゲートバスライン２を１本ずつ選択する場合と比較して、中間調の階調において出力階調を低下させる。そして、明画素と暗画素との面積比率に応じた出力階調に応じた電圧を、ソースバスライン４に印加することによって、中間調における階調―輝度特性をゲートバスライン２を１本ずつ選択する場合のガンマ、すなわちこの場合にはγ＝２．２に近づける。これにより、ゲートバスライン２を２本同時に選択した場合すなわち副画素２２が暗画素にならない場合においても表示特性を向上することができる。また、この２つのルックアップテーブルは、例えば、液晶駆動回路１を有する液晶表示装置が備えるＲＯＭデータに記録させておき、駆動パラメータ選択部１６は、このＲＯＭデータに記録されている複数のルックアップテーブルから、適切なルックアップテーブルを選択することができる。
　図４は、上述した駆動方法における液晶駆動回路１の階調輝度特性を示す図である。グラフａは、通常駆動時における階調輝度特性を示すグラフである。グラフｂは、通常駆動時用のルックアップテーブルを用いて、ゲートバスライン２を２本同時に選択した場合における階調輝度特性を示すグラフである。グラフｃは、２ライン同時選択用のルックアップテーブルを選択してゲートバスライン２を２本同時に選択した場合における階調輝度特性を示すグラフである。
　この図に示すように、グラフｂは、通常駆動時におけるグラフａの階調輝度特性とずれている。しかしながら、ゲートバスライン２を２本同時に選択する場合に、２ライン同時選択用のルックアップテーブルを用いることによって、グラフｃに示すように通常駆動時のグラフａの階調輝度特性に近づけることができる。すなわち、階調輝度特性を向上することができる。以上のように、液晶駆動回路１は、ゲートバスライン２を２本同時に選択した場合すなわち高速駆動した場合においても、階調輝度特性を向上させることができる。これにより、高速駆動した場合においても表示特性を向上させることができる。
　また、液晶駆動回路１は、同時に選択するゲートバスライン２の本数に応じたルックアップテーブルを用いるようにしてもよい。例えば、３本のゲートバスライン２を同時に選択する場合には、明画素と暗画素との面積比率が５対１となる。このため、この面積比率に対応したルックアップテーブルおける出力階調に応じた電圧をソースバスライン４に印加することにより、階調輝度特性を調整できる。同様に、４本のゲートバスライン２を同時に選択する場合には、明画素と暗画素との面積比率が７対１となるため、この面積比率に対応したルックアップテーブルにおける出力階調に応じた電圧をソースバスライン４に印加することにより、階調輝度特性を調整できる。このように、液晶駆動回路１は、同時に選択するゲートバスライン２の本数に応じた出力階調に応じた電圧を、ゲートバスライン２に印加することにより階調輝度特性を一定に近づけることができる。
　また、駆動パラメータ選択部１６は、ガンマ値を調整するための駆動パラメータ、すなわち入力データの階調と、出力階調とが規定されているルックアップテーブルを有している。このルックアップテーブルは、入力データの階調ごとに、ガンマ値を調整した出力階調がＲ（赤）画素、Ｇ（緑）画素およびＢ（青）画素ごとに規定されている。これにより、ソースバスライン駆動回路１８は、ガンマ値を調整する必要がある場合に、ガンマ値を調整した駆動パラメータを用いてソースバスライン４を駆動することができる。このため、同時に駆動されるゲートバスライン２の本数が複数であっても、ゲートバスライン２を１本ずつ駆動すなわち通常駆動におけるガンマ値に近づけることができる。
　また、駆動パラメータ選択部１６は、カラーバランスを調整するための駆動パラメータが規定されているルックアップテーブルを有している。このルックアップテーブルは、入力データの階調ごとに、カラーバランスを調整した出力階調がＲ画素、Ｇ画素およびＢ画素ごとに規定されている。これにより、ソースバスライン駆動回路１８は、カラーバランスを調整する必要がある場合に、カラーバランスを調整した駆動パラメータを用いてソースバスライン４を駆動することができる。このため、同時に駆動されるゲートバスライン２の本数が複数であっても、ゲートバスライン２を１本ずつ駆動すなわち通常駆動におけるカラーバランスに近づけることができる。なお、このカラーバランスの調整については、詳しくは後述する。
　また、駆動パラメータ選択部１６は、オーバーシュート値を調整するための駆動パラメータが規定されているルックアップテーブルを有している。このルックアップテーブルは、入力データの階調ごとに、オーバーシュート値を調整した出力階調がＲ画素、Ｇ画素およびＢ画素ごとに規定されている。これにより、ソースバスライン駆動回路１８は、オーバーシュート値を調整する必要がある場合に、オーバーシュート値を調整した駆動パラメータを用いてソースバスライン４を駆動することができる。このため、同時に駆動される前記ゲートバスラインの本数に関わらずに、液晶駆動回路１によって駆動される液晶パネルの応答特性を改善できるという更なる効果を奏する。
　〔実施形態２〕
　次に、本発明に係る他の実施形態すなわちカラーバランスの調整について、図５および図６を参照して以下に説明する。図５は、通常駆動時と、ゲートバスライン２を２本同時に選択する場合とのそれぞれの場合における、入力データに規定された各階調ごとの、Ｒ（赤）画素、Ｇ（緑）画素およびＢ（青）画素各々における階調すなわち色の濃淡を示すルックアップテーブルである。なお、液晶駆動回路１においては、Ｒ、ＧおよびＢの各色を２５６階調ずつ表示することにより、中間調のある画像を表示することができる。また、ここでは画素の色をＲ、ＧおよびＢとしたが本発明はこれに限定されない。すなわち、原色であればよい。
　液晶駆動回路１の駆動パラメータ選択部１６は、ゲートバスライン２を２本同時に選択する場合には、図５に示す２ライン同時選択用テーブルのルックアップテーブルを選択する。そして、Ｒ画素、Ｇ画素およびＢ画素の各画素の階調を、選択したルックアップテーブルに基づいた階調に変換する。すなわち、入力データの階調を、当該入力データの階調に応じた出力階調に変換してソースバスライン駆動回路１８に出力する。そして、ソースバスライン駆動回路１８は、この各色の画素ごとに規定された出力階調に応じた電圧各々を、Ｒ画素、Ｇ画素およびＢ画素の各色の画素に対応したソースバスライン４各々に印加する。
　一方、通常駆動時においては、駆動パラメータ選択部１６は、図５に示す通常駆動用テーブルのルックアップテーブルを選択する。そして上述したと同様に、ソースバスライン駆動回路１８はＲ画素、Ｇ画素およびＢ画素の各色の画素に対応したソースバスライン４各々に、各色の画素ごとに規定された出力階調に応じた電圧各々を印加する。例えば図５に示すように、入力データに規定された階調が９６の場合のＢ画素の出力階調を、ルックアップテーブルに基づいて、通常駆動時においては６６と選択するのに対して、ゲートバスライン２を２本同時に選択する場合には６３を選択する。そして、選択した階調６３に応じた電圧をソースバスライン４に印加する。
　すなわち、これらのルックアップテーブルに基づいて、明画素と暗画素との面積比率に応じて、Ｒ、ＧおよびＢ各色の画素の階調を調整することにより、ゲートバスライン２を２本同時に選択する場合においても、液晶駆動回路１を備える液晶表示装置の液晶表示パネルに表示する画像の色度を、通常駆動時の色度に近づけることができる。
　図６は、上述したような、各画素における階調を調整した液晶表示パネルにおける、色度図の色度座標ｘおよびｙ各々の階調色度特性を示すグラフである。具体的には、グラフｄは、各画素の階調を変換せずに通常駆動時のルックアップテーブルを用いて、ゲートバスライン２を２本同時に選択した場合における色度座標ｘの階調色度特性を示すグラフである。グラフｅは、２ライン同時選択用のルックアップテーブルを用いて各画素の階調を変換した場合における色度座標ｘの階調色度特性を示すグラフである。グラフｅにおいては、各階調ごとの色度が、０．３ｘＦ付近においてほぼ一定となっている。すなわち、グラフｄと比較して階調色度特性が向上したことがわかる。
　同様に、グラフｆは、各画素の階調を変換せずに通常駆動時のルックアップテーブルを用いて、ゲートバスライン２を２本同時に選択した場合における色度座標ｙの階調色度特性を示すグラフである。グラフｇは、２ライン同時選択用のルックアップテーブルを用いて各画素の階調を変換し、ゲートバスライン２を２本同時に選択した場合における色度座標ｙの階調色度特性を示すグラフである。グラフｇにおいては、各階調ごとの色度が、０．３ｘＦ付近においてほぼ一定になっている。すなわち、グラフｆと比較して階調色度特性が向上したことがわかる。
　以上のように、ゲートバスライン２を２本同時に選択する場合に、２ライン同時選択用のルックアップテーブルを選択して各画素の階調を調整することによって、階調色度特性を向上できる。なお、実施形態２においても実施形態１と同様に、この各画素の階調を有するルックアップテーブルは、ＲＯＭデータに記録させておくことができる。また、同時に選択するゲートバスライン２の本数に応じて各画素の階調を調整することができる。
　（付記事項）
　本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　本発明は、例えば、以下のように表現することもできる。
　１．ＲＯＭデータに通常駆動時の明画素／暗画素比に最適化した駆動パラメータと複数ライン同時選択駆動時の明画素／暗画素比に最適化した駆動パラメータを記録しておき、駆動方法に合わせて使用するパラメータを切り替える。
　２．駆動パラメータはγ調整用パラメータ、カラーバランス調整パラメータ、オーバーシュートパラメータの主に３つを用いる。
　３．記録しておくルックテーブルの数は２つに限らず、ｍ本同時選択駆動に合わせてｍ個のテーブルを切り替えても良い。
　（本発明の好ましい形態）
　本発明に係る液晶駆動回路における前記駆動パラメータ選択手段は、前記駆動パラメータとして、入力データの階調と、当該入力データの階調に応じた出力階調との関係を規定しているルックアップテーブルを有していることが好ましい。
　前記の構成によれば、駆動パラメータ選択手段は、前記駆動パラメータとして、入力データの階調と、当該入力データの階調に応じた出力階調との関係を規定しているルックアップテーブルを有している。このため、入力データの階調から出力階調を容易に求めることができるという更なる効果を奏する。
　本発明に係る液晶駆動回路における前記駆動パラメータ選択手段は、ガンマ値を調整するためのルックアップテーブルをさらに有していることが好ましい。
　前記の構成によれば、前記駆動パラメータ選択手段は、ガンマ値を調整するためのルックアップテーブルをさらに有している。これにより、駆動パラメータ選択手段は、ガンマ値を調整する必要がある場合に、ガンマ値を調整するためのルックアップテーブルを選択できる。したがって、同時に駆動されるゲートバスライン２の本数が複数であっても、液晶駆動回路によって液晶パネルに表示される画像におけるガンマ値を、ゲートバスライン２を１本ずつ駆動すなわち通常駆動におけるガンマ値に近づけることができるという更なる効果を奏する。
　本発明に係る液晶駆動回路における前記駆動パラメータ選択手段は、カラーバランスを調整するためのルックアップテーブルをさらに有していることが好ましい。
　前記の構成によれば、前記駆動パラメータ選択手段は、カラーバランスを調整するためのルックアップテーブルをさらに有している。これにより、駆動パラメータ選択手段は、カラーバランスを調整する必要がある場合に、カラーバランスを調整するためのルックアップテーブルを選択できる。したがって、同時に駆動されるゲートバスライン２の本数が複数であっても、液晶駆動回路によって液晶パネルに表示される画像におけるカラーバランスを、ゲートバスライン２を１本ずつ駆動すなわち通常駆動におけるカラーバランスに近づけることができるという更なる効果を奏する。
　本発明に係る液晶駆動回路における前記駆動パラメータ選択手段は、オーバーシュート値を調整するためのルックアップテーブルをさらに有していることが好ましい。
　前記の構成によれば、前記駆動パラメータ選択手段は、オーバーシュート値を調整するためのルックアップテーブルをさらに有している。これにより、駆動パラメータ選択手段は、オーバーシュート値を調整する必要がある場合に、オーバーシュート値を調整するためのルックアップテーブルを選択できる。したがって、同時に駆動される前記ゲートバスラインの本数に関わらずに、液晶駆動回路によって駆動される液晶パネルの応答特性を改善できるという更なる効果を奏する。
　発明の詳細な説明の項においてなされた具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する請求の範囲内で、いろいろと変更して実施することができるものである。
　本発明の液晶駆動回路、それを備えた液晶表示装置、及び液晶駆動回路の駆動方法は、液晶表示パネルを用いた液晶表示装置を有する表示装置一般において広く適用できる。
　１　　　液晶駆動回路
　２　　　ゲートバスライン
　４　　　ソースバスライン
　６　　　蓄積容量バスライン
　８　　　第１のＴＦＴ
　１０　　第２のＴＦＴ
　１２　　第３のＴＦＴ
　１４　　ゲートバスライン駆動回路（ゲートバスライン駆動手段）
　１６　　駆動パラメータ選択部（駆動パラメータ選択手段）
　１８　　ソースバスライン駆動回路（ソースバスライン駆動手段）
　２０　　副画素
　２２　　副画素
　２４　　副画素
　２６　　副画素

Claims (7)

  1. 　基板上に互いに並列して形成された複数のゲートバスラインと、
    　前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のソースバスラインと、
    　前記ゲートバスラインに並列して形成された複数の蓄積容量バスラインと、
    　ｎ本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記ソースバスラインに電気的に接続されたソース電極とをそれぞれ備えた第１および第２のトランジスタと、
    　前記第１のトランジスタのドレイン電極に電気的に接続された第１の画素電極と、
    　前記第２のトランジスタのドレイン電極に電気的に接続され、前記第１の画素電極から分離された第２の画素電極と、
    　前記第１の画素電極が形成された第１の副画素と、前記第２の画素電極が形成された第２の副画素とを備えた画素領域と、
    　（ｎ＋１）本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記第２の画素電極に電気的に接続されたドレイン電極とを備えた第３のトランジスタと、
    　前記蓄積容量バスラインに電気的に接続された第１のバッファ容量電極と、絶縁膜を介して前記第１のバッファ容量電極に対向して配置され、前記第３のトランジスタのソース電極に電気的に接続された第２のバッファ容量電極とを備えたバッファ容量部とを備えている液晶表示装置用基板を駆動する液晶駆動回路であって、
    　前記複数のゲートバスラインを駆動するゲートバスライン駆動手段と、
    　前記ゲートバスライン駆動手段によって同時に駆動される前記ゲートバスラインの本数に応じて、当該本数によって定まる明画素と暗画素との比率に最適化された駆動パラメータを選択する駆動パラメータ選択手段と、
    　前記駆動パラメータ選択手段によって選択された駆動パラメータを用いて、前記複数のソースバスラインを駆動するソースバスライン駆動手段とを備えていることを特徴とする液晶駆動回路。
  2. 　前記駆動パラメータ選択手段は、前記駆動パラメータとして、入力データの階調と、当該入力データの階調に応じた出力階調との関係を規定しているルックアップテーブルを有していることを特徴とする請求項１に記載の液晶駆動回路。
  3. 　前記駆動パラメータ選択手段は、ガンマ値を調整するためのルックアップテーブルをさらに有していることを特徴とする請求項２に記載の液晶駆動回路。
  4. 　前記駆動パラメータ選択手段は、カラーバランスを調整するためのルックアップテーブルをさらに有していることを特徴とする請求項２または３に記載の液晶駆動回路。
  5. 　前記駆動パラメータ選択手段は、オーバーシュート値を調整するためのルックアップテーブルをさらに有していることを特徴とする請求項２から４のいずれか１項に記載の液晶駆動回路。
  6. 　請求項１から５のいずれか１項に記載の液晶駆動回路を備えていることを特徴とする液晶表示装置。
  7. 　基板上に互いに並列して形成された複数のゲートバスラインと、
    　前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のソースバスラインと、
    　前記ゲートバスラインに並列して形成された複数の蓄積容量バスラインと、
    　ｎ本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記ソースバスラインに電気的に接続されたソース電極とをそれぞれ備えた第１および第２のトランジスタと、
    　前記第１のトランジスタのドレイン電極に電気的に接続された第１の画素電極と、
    　前記第２のトランジスタのドレイン電極に電気的に接続され、前記第１の画素電極から分離された第２の画素電極と、
    　前記第１の画素電極が形成された第１の副画素と、前記第２の画素電極が形成された第２の副画素とを備えた画素領域と、
    　（ｎ＋１）本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記第２の画素電極に電気的に接続されたドレイン電極とを備えた第３のトランジスタと、
    　前記蓄積容量バスラインに電気的に接続された第１のバッファ容量電極と、絶縁膜を介して前記第１のバッファ容量電極に対向して配置され、前記第３のトランジスタのソース電極に電気的に接続された第２のバッファ容量電極とを備えたバッファ容量部とを備えている液晶表示装置用基板を駆動する液晶駆動回路の駆動方法であって、
    　前記複数のゲートバスラインを駆動するゲートバスライン駆動工程と、
    　前記ゲートバスライン駆動工程において同時に駆動される前記ゲートバスラインの本数に応じて、当該本数によって定まる明画素と暗画素との比率に最適化された駆動パラメータを選択する駆動パラメータ選択工程と、
    　前記駆動パラメータ選択工程において選択された駆動パラメータを用いて、前記複数のソースバスラインを駆動するソースバスライン駆動工程とを含んでいることを特徴とする駆動方法。
     
     
PCT/JP2010/067104 2009-12-21 2010-09-30 液晶駆動回路、それを備えた液晶表示装置、及び液晶駆動回路の駆動方法 Ceased WO2011077802A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/517,063 US20120262364A1 (en) 2009-12-21 2010-09-30 Liquid crystal drive circuit, liquid crystal display device provided therewith, and drive method for liquid crystal drive circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009289525 2009-12-21
JP2009-289525 2009-12-21

Publications (1)

Publication Number Publication Date
WO2011077802A1 true WO2011077802A1 (ja) 2011-06-30

Family

ID=44195348

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/067104 Ceased WO2011077802A1 (ja) 2009-12-21 2010-09-30 液晶駆動回路、それを備えた液晶表示装置、及び液晶駆動回路の駆動方法

Country Status (2)

Country Link
US (1) US20120262364A1 (ja)
WO (1) WO2011077802A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020012655A1 (ja) * 2018-07-13 2020-01-16 堺ディスプレイプロダクト株式会社 制御装置及び液晶表示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102360758B1 (ko) * 2015-05-27 2022-02-09 삼성디스플레이 주식회사 표시 장치
CN110967853A (zh) * 2019-12-31 2020-04-07 成都中电熊猫显示科技有限公司 显示面板、显示装置及显示面板的驱动方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003066918A (ja) * 2001-08-28 2003-03-05 Hitachi Ltd 表示装置
JP2003162266A (ja) * 2001-11-29 2003-06-06 Hitachi Ltd 画像表示装置
WO2004070697A1 (ja) * 2003-02-03 2004-08-19 Sharp Kabushiki Kaisha 液晶表示装置
JP2006133577A (ja) * 2004-11-08 2006-05-25 Sharp Corp 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法
JP2006330634A (ja) * 2005-05-30 2006-12-07 Sharp Corp 液晶表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910557B1 (ko) * 2002-11-12 2009-08-03 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR100660852B1 (ko) * 2005-01-15 2006-12-26 삼성전자주식회사 소형 액정표시장치의 구동 장치 및 방법
US20070290977A1 (en) * 2006-06-20 2007-12-20 Jung-Chieh Cheng Apparatus for driving liquid crystal display and method thereof
JP5238222B2 (ja) * 2007-10-31 2013-07-17 株式会社東芝 画像表示装置、画像表示方法及び画像処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003066918A (ja) * 2001-08-28 2003-03-05 Hitachi Ltd 表示装置
JP2003162266A (ja) * 2001-11-29 2003-06-06 Hitachi Ltd 画像表示装置
WO2004070697A1 (ja) * 2003-02-03 2004-08-19 Sharp Kabushiki Kaisha 液晶表示装置
JP2006133577A (ja) * 2004-11-08 2006-05-25 Sharp Corp 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法
JP2006330634A (ja) * 2005-05-30 2006-12-07 Sharp Corp 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020012655A1 (ja) * 2018-07-13 2020-01-16 堺ディスプレイプロダクト株式会社 制御装置及び液晶表示装置

Also Published As

Publication number Publication date
US20120262364A1 (en) 2012-10-18

Similar Documents

Publication Publication Date Title
US10762855B2 (en) Liquid crystal display device
KR101072375B1 (ko) 화소별 개구율 자동제어가 가능한 액정표시장치
US7365722B2 (en) Four color liquid crystal display and driving device and method thereof
CN101636690B (zh) 液晶显示装置
US8614658B2 (en) Liquid crystal display
KR101090247B1 (ko) 4색 표시 장치의 구동 장치 및 방법
JP5090620B2 (ja) 液晶表示装置
CN102713747B (zh) 液晶显示装置
CN101281310B (zh) 液晶显示装置及其驱动方法
US20090027425A1 (en) Display device and driving method for display device
JP5342004B2 (ja) 液晶表示装置
JP2005346037A (ja) 液晶表示装置及びその駆動方法
JP2011013694A (ja) 表示装置
JP2007188089A (ja) 液晶表示装置
TWI408651B (zh) 液晶顯示裝置
US7061456B2 (en) Image display method and image display apparatus
JP6099376B2 (ja) 表示装置
CN108389557A (zh) 显示装置及其驱动方法
CN102621730B (zh) 液晶面板
US11348549B2 (en) Display device and method of driving display device
US10514569B2 (en) Array substrate, display panel and display device
KR100914201B1 (ko) 액정표시장치 및 그 구동방법
JP6087956B2 (ja) 薄膜トランジスタアレイ基板、及び、液晶表示装置
WO2011077802A1 (ja) 液晶駆動回路、それを備えた液晶表示装置、及び液晶駆動回路の駆動方法
KR101686093B1 (ko) 시야각 제어 액정 표시 장치 및 이의 구동 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10839039

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13517063

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10839039

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP