WO2011057538A1 - 无极性485芯片 - Google Patents
无极性485芯片 Download PDFInfo
- Publication number
- WO2011057538A1 WO2011057538A1 PCT/CN2010/078325 CN2010078325W WO2011057538A1 WO 2011057538 A1 WO2011057538 A1 WO 2011057538A1 CN 2010078325 W CN2010078325 W CN 2010078325W WO 2011057538 A1 WO2011057538 A1 WO 2011057538A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- chip
- polarity
- differential output
- pin
- voltage comparator
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
Definitions
- the invention belongs to the field of electronic devices and relates to the manufacture of a serial communication interface 485 chip. Background technique
- the 485 chip is widely used. Its communication pins are divided into two polarities, A and B.
- the wiring rules are as follows: Two communication pins A and B of the 485 chip are connected by two communication lines A and B, all 485 The A and B pins of the chip and the La line and Lb line of the communication line must be connected in the same way: the A pin is connected to the La line, the B pin is connected to the Lb line, and the voltage between La and Lb is maintained at Vb>200mv. Otherwise, All or part of the line communication. Summary of the invention
- a non-polar 485 chip comprising a differential output voltage comparator, a differential output data driver, a data I/O pin, and a communication pin, characterized by:
- the differential output voltage comparator has two positive and negative outputs, and the differential output data driver has two input terminals:
- the delay circuit has an input terminal coupled to the forward output of the differential output voltage comparator and a control output coupled to the gate of the polarity switch.
- a non-polar 485 chip comprising a differential output voltage comparator, a differential output data driver, a data I/O pin, and a communication pin, further comprising:
- the delay circuit has an input terminal connected to the forward output end of the differential output voltage comparator, and a control output end connected to the control electrode of the polarity change switch.
- the existing 485 chip wiring needs to distinguish between the A line and the B line, which brings a lot of inconvenience to the actual large-scale assembly production, and also increases a lot of artificial construction accidents;
- the invention eliminates the problem of 485 chip wiring error, and enables the installation of the 485 communication equipment. Simpler, more reliable, and more convenient for mass production.
- Figure 1 is a schematic illustration of the principle of a first embodiment of a non-polar 485 chip provided by the present invention.
- FIG. 2 is a schematic diagram of the second embodiment of the non-polar 485 chip provided by the present invention. In the picture:
- A1 differential output voltage comparator
- A2 differential output data driver
- a non-polar 485 chip includes a differential output voltage comparator A1 with positive and negative outputs, a differential output data driver with two positive and negative inputs ⁇ 2, 0.8 seconds delay circuit 0. 8S and polarity selection switches Kl, ⁇ 2.
- the differential output voltage comparator A1 compares the input voltage of the La and Lb pins, and the differential output is connected to the polarity selection switch K1, K1 is output to the pin R0, and the polarity of the K1 is selected by the 0. 8 second delay circuit. 0. 8S output control;
- the other non-polar 485 chip includes a differential output voltage comparator A1, a differential output data driver ⁇ 2, a 0.8 second delay circuit 0. 8S, and a polarity switching switch K1.
- the differential input of the voltage comparator A1 and the differential output of the differential output data driver ⁇ 2 are connected in phase, and are connected to the pins La and Lb through the polarity switching switch K1; Al is compared with the La and Lb pins through the polarity switching switch.
- the polarity switching switch K1 is controlled by 0. 8 seconds delay circuit 0. 8S output control, 0. 8 seconds delay circuit 0. 8S is controlled by A1 output; when A1 outputs 0, 0. 8S starts timing, when A1 output At 1 o'clock, 0. 8S resets and freezes the output.
- A1 output 0 continues for 0. 8 seconds or longer, 0. 8S will output a control signal to make the polarity change switch operate.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
Description
说 明 书
无极性 485芯片
技术领域
本发明属于电子器件领域， 涉及串行通信接口 485芯片的制作。 背景技术
485芯片应用很广泛， 其通信引脚分 A、 B两种极性， 其接线规则： 485芯片 的两个通信引脚 A和 B, 通过两根通信线路 A线和 B线连接起来， 所有 485芯片的 A 脚、 B脚和通信线路的 La线、 Lb线必须保持一致的接法： A脚接 La线、 B脚接 Lb 线， 而且要保持 La和 Lb间的电压 Vab>200mv， 否则， 整个或部分线路通信瘫痪。 发明内容
针对现有技术所存在的问题， 本发明的目的在于提供一种没有极性的 485 心片。
本发明的技术方案是这样实现的：
一种无极性 485芯片， 包括差分输出电压比较器、 差分输出数据驱动器、 数 据 I/O引脚和通信引脚， 其特征在于：
差分输出电压比较器具有正反两个输出端， 所述差分输出数据驱动器具有 正反两个输入端；
而且还包括：
极性转换开关， 其串接于所述 485芯片的数据 I/O引脚上；
延时电路， 其输入端连接于所述差分输出电压比较器的正向输出端， 其控 制输出端连接于所述极性转换开关的控制极。
本发明的另一种技术方案是这样实现的：
一种无极性 485芯片， 包括差分输出电压比较器、 差分输出数据驱动器、 数 据 I/O引脚和通信引脚， 其特征在于还包括：
极性转换开关， 其串接于所述 485芯片的通信引脚上；
延时电路， 其输入端连接于所述差分输出电压比较器的正向输出端， 其控 制输出端连接于所述极性转换开关的控制极。
当 485通信线路 La、 Lb间的电压 Vab>0， 且持续时间超过一定时间时， 当数 据 I/O引脚有极性转换开关时， 使数据直接连接到 485芯片； 当通信引脚有极性 转换开关时， 使 485芯片的 A、 B脚直接连接通信线路的 La线、 Lb线。 当 485通信 线路 La、 Lb间的电压 Vba>0， 且持续时间超过一定时间时， 当数据 I/O引脚有极 性转换开关时，使数据反向极性连接到 485芯片；当通信引脚有极性转换开关时， 使 485芯片的 A、 B脚连接通信线路的 La、 Lb线。
与现有技术相比， 本发明的有益效果：
现有的 485芯片接线需要区分 A线和 B线，给实际大规模组装生产带来诸多不 便， 也增加了不少人为现场施工事故； 本发明消除了 485芯片接线错误问题， 使 485通信设备安装更简单、 可靠， 大规模生产使用更方便。 附图说明
图 1是本发明提供的无极性 485芯片第一个实施例的原理示意图。
图 2是本发明提供的无极性 485芯片第二个实施例的原理示意图。 图中：
A1 , 差分输出电压比较器；
A2 , 差分输出数据驱动器；
Kl、 Κ2， 极性选择开关；
0. 8S, 0. 8秒延时电路。 具体实施方式
实施例 1
一种无极性 485芯片， 如图 1所示， 包括具有正反两个输出端的差分输出电 压比较器 Al、 具有正反两个输入端的差分输出数据驱动器 Α2、 0. 8秒延时电路 0. 8S和极性选择开关 Kl、 Κ2。 其中， 所述差分输出电压比较器 A1比较 La、 Lb引 脚的输入电压， 其差分输出连接极性选择开关 Kl， K1输出到引脚 R0， K1的极性 选择受 0. 8秒延时电路 0. 8S的输出控制； 同时差分输出电压比较器 A1受引脚 RE 控制， RE=0时， A1正常工作， RE=1时， A1的输出被冻结为 1。 所述的差分输出数 据驱动器 A2 , 其输入数据通过数据极性选择开关 K2连接到引脚 DI， K2的极性选 择受 0. 8秒延时电路 0. 8S的输出控制； A2的差分输出与 A1的输入同相相连输出到
La、 Lb, 同时差分输出数据驱动器 A2受引脚 DE控制， DE=1时， A2正常工作， DE=0 时， A2输出高阻态。 0. 8秒延时电路 0. 8S受到 A1输出控制，当 A1输出变化时， 0. 8S 开始计时， 不到 0. 8秒， A1输出发生了变化， 0. 8S重新计时， 0. 8秒 A1输出没有 变化， 0. 8S就会输出控制信号； 如果 Al=l持续 0. 8秒以上， 0. 85输出1， 使 Kl、 Κ2连接到 Al、 Α2的正极性端； 如果 Α1=0持续 0. 8秒以上， 0. 8S输出 0， 使 Kl、 Κ2 连接到 Al、 Α2的负极性端。 实施例 2
另一种无极性 485芯片， 如图 2所示， 包括差分输出电压比较器 Al、 差分输 出数据驱动器 Α2、 0. 8秒延时电路 0. 8S和极性转换开关 Kl。其中， 所述电压比较 器 A1的差分输入和差分输出数据驱动器 Α2的差分输出同相相连， 通过极性转换 开关 K1连接到引脚 La、 Lb; Al通过极性转换开关比较 La、 Lb引脚的输入电压， 输出到引脚 R0; A2放大输入引脚 DI的信号， 通过极性转换开关差分输出到 La、 Lb引脚， 同时所述差分输出电压比较器 Al受引脚 RE控制， RE=0时， A1正常工作， RE=1时， A1输出高阻态， A2受引脚 DE控制， DE=1时， A2正常工作， DE=0时， A2 输出高阻态。 极性转换开关 K1受 0. 8秒延时电路 0. 8S的输出控制， 0. 8秒延时电 路 0. 8S受到 A1输出控制； 当 A1输出 0时， 0. 8S开始计时， 当 A1输出 1时， 0. 8S复 位且冻结输出； 当 A1输出 0持续 0. 8秒以上， 0. 8S就会输出控制信号， 使极性转 换开关动作。
Claims
1、 一种无极性 485芯片， 包括差分输出电压比较器、 差分输出数据驱动器、 数据 I/O引脚和通信引脚， 其特征在于：
差分输出电压比较器具有正反两个输出端， 所述差分输出数据驱动器具有 正反两个输入端；
而且还包括：
极性转换开关， 其串接于所述 485芯片的数据 I/O引脚上；
延时电路， 其输入端连接于所述差分输出电压比较器的正向输出端， 其控 制输出端连接于所述极性转换开关的控制极。
2、 一种无极性 485芯片， 包括差分输出电压比较器、 差分输出数据驱动器、 数据 I/O引脚和通信引脚， 其特征在于还包括：
极性转换开关， 其串接于所述 485芯片的通信引脚上；
延时电路， 其输入端连接于所述差分输出电压比较器的正向输出端， 其控 制输出端连接于所述极性转换开关的控制极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200920260320.5 | 2009-11-12 | ||
| CN2009202603205U CN201584404U (zh) | 2009-11-12 | 2009-11-12 | 无极性485芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2011057538A1 true WO2011057538A1 (zh) | 2011-05-19 |
Family
ID=42726416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2010/078325 WO2011057538A1 (zh) | 2009-11-12 | 2010-11-02 | 无极性485芯片 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN201584404U (zh) |
| WO (1) | WO2011057538A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201584404U (zh) * | 2009-11-12 | 2010-09-15 | 刘爱民 | 无极性485芯片 |
| CN102681964B (zh) * | 2012-04-25 | 2015-02-04 | 无锡辐导微电子有限公司 | 改进型通信电路 |
| KR101768250B1 (ko) * | 2013-01-04 | 2017-08-14 | 엘에스산전 주식회사 | Ｒｓ-485 통신을 위한 단자 극성 전환 장치 |
| CN104462000A (zh) * | 2014-12-11 | 2015-03-25 | 无锡新硅微电子有限公司 | 带内部上下拉电阻的无极性rs-485接口芯片 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07307815A (ja) * | 1994-05-12 | 1995-11-21 | Hitachi Ltd | 給電装置 |
| CN2879549Y (zh) * | 2006-01-24 | 2007-03-14 | 江苏林洋电子有限公司 | 一种无极性485通信电路 |
| CN200944597Y (zh) * | 2006-09-19 | 2007-09-05 | 珠海格力电器股份有限公司 | 一种无极性通讯接口模块 |
| WO2007138076A1 (de) * | 2006-05-31 | 2007-12-06 | Honeywell Technologies Sarl | Konfiguration eines slave-knotens in bezug auf die polarität eines differentiellen zweidrahtbusses |
| CN101753488A (zh) * | 2008-12-02 | 2010-06-23 | 刘爱民 | 无极性485通信技术 |
| CN201584404U (zh) * | 2009-11-12 | 2010-09-15 | 刘爱民 | 无极性485芯片 |
-
2009
- 2009-11-12 CN CN2009202603205U patent/CN201584404U/zh not_active Expired - Fee Related
-
2010
- 2010-11-02 WO PCT/CN2010/078325 patent/WO2011057538A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07307815A (ja) * | 1994-05-12 | 1995-11-21 | Hitachi Ltd | 給電装置 |
| CN2879549Y (zh) * | 2006-01-24 | 2007-03-14 | 江苏林洋电子有限公司 | 一种无极性485通信电路 |
| WO2007138076A1 (de) * | 2006-05-31 | 2007-12-06 | Honeywell Technologies Sarl | Konfiguration eines slave-knotens in bezug auf die polarität eines differentiellen zweidrahtbusses |
| CN200944597Y (zh) * | 2006-09-19 | 2007-09-05 | 珠海格力电器股份有限公司 | 一种无极性通讯接口模块 |
| CN101753488A (zh) * | 2008-12-02 | 2010-06-23 | 刘爱民 | 无极性485通信技术 |
| CN201584404U (zh) * | 2009-11-12 | 2010-09-15 | 刘爱民 | 无极性485芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN201584404U (zh) | 2010-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203798886U (zh) | 一种电流采样电路 | |
| CN207473599U (zh) | 一种i2c总线控制接口电路 | |
| WO2012167677A1 (zh) | 一种通过usb接口通信并为外部设备充电的装置及方法 | |
| TW201229771A (en) | Method and system for detecting and asserting bus speed condition in a USB isolating device | |
| CN106405188B (zh) | 一种电流测量装置的自动量程切换系统及方法 | |
| WO2011057538A1 (zh) | 无极性485芯片 | |
| CN203645321U (zh) | 防呆保护电路 | |
| CN102244515B (zh) | 一种通用多通道开关量转换器 | |
| CN207147640U (zh) | 一种用于单光子探测的窄脉冲生成电路 | |
| CN101498747A (zh) | 一种波峰波谷检测方法和电路 | |
| JP2010009208A5 (zh) | ||
| CN202602609U (zh) | 一种直流固态继电器 | |
| CN203673803U (zh) | 液晶模组测试用信号源切换电路及液晶模组测试工装 | |
| CN103546114A (zh) | 根据从设备的上拉电压调整总线上拉电压的电路及其方法 | |
| CN103647544B (zh) | 一种双向传输接口转换电路 | |
| CN104300960B (zh) | 自适应输入输出电路及其芯片 | |
| CN208675209U (zh) | 大功率高效率声呐发射机 | |
| CN204272075U (zh) | 自适应输入输出电路及其芯片 | |
| CN202268860U (zh) | 一种驱动脉冲信号延时电路 | |
| CN202797865U (zh) | 一种m-bus通讯总线的短路保护器 | |
| CN108847771A (zh) | 延长PMC芯片寿命的供电电路及Expander背板 | |
| WO2016165451A1 (zh) | 一种采用隔离变压器栅驱动的移相全桥变换器的故障保护方法 | |
| CN206713130U (zh) | 双路输出led智能驱动模块 | |
| CN102448007A (zh) | 麦克风诊断电路 | |
| CN102595731A (zh) | 一种调光led控制器及其输出短路保护方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 10829502 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 10829502 Country of ref document: EP Kind code of ref document: A1 |