WO2011003726A1 - Optoelektronisches bauteil und flachlichtquelle - Google Patents

Optoelektronisches bauteil und flachlichtquelle Download PDF

Info

Publication number
WO2011003726A1
WO2011003726A1 PCT/EP2010/058744 EP2010058744W WO2011003726A1 WO 2011003726 A1 WO2011003726 A1 WO 2011003726A1 EP 2010058744 W EP2010058744 W EP 2010058744W WO 2011003726 A1 WO2011003726 A1 WO 2011003726A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier
substrate
semiconductor chip
optoelectronic component
previous
Prior art date
Application number
PCT/EP2010/058744
Other languages
English (en)
French (fr)
Inventor
Siegfried Herrmann
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of WO2011003726A1 publication Critical patent/WO2011003726A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering

Definitions

  • Optoelectronic component and flat light source It is an optoelectronic component and a
  • An object to be solved is an optoelectronic component with an optoelectronic semiconductor chip
  • Another object to be solved is to provide a flat light source with such a component.
  • this comprises at least one optoelectronic semiconductor chip.
  • the semiconductor chip may be a light emitting diode, a laser diode or a photodiode.
  • the semiconductor chip has a carrier and an active semiconductor layer sequence, wherein the
  • the carrier is preferably a mechanically fixed carrier which mechanically supports and supports the semiconductor chip.
  • the carrier may be different from a growth substrate on which the semiconductor layer sequence has grown.
  • Semiconductor layer sequence is preferably one
  • Thin-film layer sequence and has a thickness of less than 20 .mu.m, in particular less than 6 microns.
  • the Semiconductor layer sequence may be formed as indicated in the document DE 10 2007 004 304 A1. Of the
  • At least one, in particular at least two, or exactly two electrical conductor tracks for electrical purposes are located on the carrier top side of the carrier of the semiconductor chip
  • the electrical conductor track on the carrier top side is, as seen in a lateral direction, preferably at least partially adjacent to the semiconductor layer sequence.
  • this has an extension carrier.
  • Extension carrier in this case comprises a substrate. It is possible that the substrate is a foil, but preferably the substrate is a mechanically strong, rigid substrate supporting the substrate.
  • the substrate of the expansion carrier has an opening.
  • the breakthrough penetrates the substrate of the dilatation carrier, in a direction perpendicular to
  • Main pages of the extension carrier preferably completely.
  • At least one electrical connection piece is located on a substrate top side and / or on a substrate underside facing away from the substrate top side.
  • Connector extends, in a lateral direction seen, preferably in part over the breakthrough.
  • the breakthrough is partially covered by the at least one connector.
  • the at least one connecting piece is configured to be electrically contacted with the optoelectronic semiconductor chip.
  • the semiconductor chip is mounted in the aperture.
  • the semiconductor chip is partially or completely in the breakdown of the substrate of
  • a thickness of the semiconductor chip corresponds to a thickness of the semiconductor chip
  • Enhancements carrier In other words, the
  • Extension carrier and the semiconductor chip equal or about the same thickness.
  • the deviation between the thicknesses of the semiconductor chip and the expansion carrier is at most 10%, in particular at most 5%.
  • this includes an extension carrier and at least one optoelectronic semiconductor chip.
  • Semiconductor chip has a carrier and an active
  • semiconductor layer sequence is attached to a carrier top of the carrier.
  • the semiconductor chip comprises
  • Component includes a substrate that has at least one
  • Breakthrough has.
  • the semiconductor chip is attached.
  • the substrate top and / or on a substrate underside of the substrate wherein the
  • Substrate side opposite the substrate top at least one electrical connector is attached, which is provided for electrical connection to the semiconductor chip.
  • the fitting extends partially across the aperture in a lateral direction.
  • a thickness of the semiconductor chip having a tolerance of at most 15% corresponds to a thickness of the extension carrier.
  • Optoelectronic semiconductor chips are often produced in a wafer composite.
  • the semiconductor chips In order to achieve high efficiency in this case, the semiconductor chips generally have certain dimensions and / or floor plans predetermined by the production and / or by the wafer. Furthermore, one is
  • Adaptation of the geometry of the semiconductor chips, in particular with regard to lateral dimensions of the carrier, as well as an adaptation of the electrical conductor tracks of the semiconductor chip is often associated with an increase in manufacturing costs.
  • the extension support By using the extension support, the lateral dimensions of the optoelectronic component can be adapted specifically to the respective application without Dimensions of the semiconductor chip itself or of electrical conductors of the semiconductor chip must be modified. Since the extension carrier and the semiconductor chip have the same or approximately the same thickness, the thickness of the entire optoelectronic component corresponds to the thickness of the semiconductor chip. As a result, are particularly thin
  • the semiconductor chip is mechanically firmly connected to the extension carrier via at least one of the connecting pieces.
  • the mechanical connection between the semiconductor chip and the extension carrier takes place exclusively via the electrical connection pieces of the expansion carrier. Mechanically fixed can mean that, over a lifetime of the optoelectronic
  • Extension support is connected, means in particular that the connector in a lateral direction with the
  • Extension carrier can only be done via the at least one connector of the expansion carrier.
  • Carrier top and the substrate top in the context of
  • the extension carrier completely surrounds the semiconductor chip in a lateral direction.
  • the substrate of the extension carrier circumscribes the carrier of the
  • Extension carrier no part of the semiconductor chip is visible.
  • the carrier of the semiconductor chip and / or the substrate of the extension carrier is electrically conductive.
  • At least two electrical connecting pieces are attached to the upper side of the substrate. Furthermore, at least two are preferably on the underside of the substrate
  • Connection areas can be set up for electrical contacting of the optoelectronic component with an external mounting support not belonging to the component.
  • the electrical connection areas extend, in contrast to the connecting pieces, preferably not on the at least one breakthrough in the substrate.
  • the electrical connection regions are at the
  • each one connection region on the substrate underside can each be electrically connected to exactly one connection piece on the substrate top side.
  • this comprises a plurality of semiconductor chips.
  • a plurality may mean that the component comprises at least four semiconductor chips, preferably at least six semiconductor chips, in particular at least twelve semiconductor chips. Each one of the semiconductor chips is preferably located in each one of the openings in the substrate of the
  • Enhancements carrier Preferably, therefore, exactly one semiconductor chip is located in each of the openings.
  • the optoelectronic component a part of the semiconductor chips or all
  • lateral extensions of the breakdown of lateral extensions of the semiconductor chip in each case yield
  • the extent of the breakthrough corresponds in particular to all
  • an outline of the opening can correspond to an outline of the semiconductor chip.
  • the breakdown of the substrate of the optoelectronic component the breakdown of the substrate of the
  • Extension carrier and the carrier of the semiconductor chip positively integrally formed on each other. This may mean that a shape of the aperture in a lateral direction conforms to the carrier. For example, one touch
  • Semiconductor chip in the breakthrough be mechanically fixed and held, in addition to or as an alternative to a
  • an area of the substrate top side of the optoelectronic component is provided.
  • Substrate of the expansion support seen in plan view, at least twice, in particular at least that
  • the optoelectronic component based on an area of the semiconductor chip.
  • its thickness is between 50 ⁇ m and 500 ⁇ m inclusive, in particular between 200 ⁇ m and 400 ⁇ m inclusive. By such a thickness, the component, similar to a thick film, be designed mechanically flexible.
  • this is surface mountable.
  • the optoelectronic component is via a soldering process
  • the component then preferably withstands a temperature of at least 260 ° C. for a period of at least 10 s, without being thermally damaged or mechanically deformed. In other words, a glass transition temperature at
  • one of the carrier top faces away from
  • Carrier underside of the carrier is a thermal contact surface.
  • the thermal contact surface of the semiconductor chip is thermally connectable, for example, with an external mounting support, which may be designed as a heat sink.
  • the contact surface is adapted to a
  • the semiconductor chip can be surface-mounted.
  • the semiconductor chip can be mounted, in particular soldered, by means of a surface mount technology, SMT for short.
  • a flat light source with at least one optoelectronic component according to one or more of the abovementioned embodiments and with at least one surface light guide is specified.
  • this has a thickness of between 200 ⁇ m and 750 ⁇ m, in particular between 200 ⁇ m and 200 ⁇ m
  • the surface emitting thereof during operation of the component is at least 10 cm 2 , preferably at least 100 cm 2 , in particular at least 500 cm 2 .
  • the flat light source is configured, for example, for the backlighting of display devices or of displays.
  • FIGS 1 to 10 and 12 are schematic representations of
  • Figure 11 is a schematic representation of a
  • Figure 1 is an embodiment of a
  • FIG. 1A represents a three-dimensional representation of the component 1
  • FIG. 1B shows a sectional view along the dashed-dotted line in FIG. 1A
  • FIG. 1C shows a detailed representation of the region marked by a dashed-dotted line in FIG.
  • the optoelectronic component 1 comprises a semiconductor chip 10.
  • the semiconductor chip 10 has a carrier 11. On a carrier top side 13 of the carrier 11 is an active
  • Semiconductor layer sequence 12 attached. Between the carrier 11 and the semiconductor layer sequence 12 is an electrical interconnect 15a, which is in a lateral
  • Carrier top 13 extends and over which a carrier 11 facing side of the semiconductor layer sequence 12 is electrically contacted.
  • the partial area 16 is in this case the area of the semiconductor chip 10 which is separated from the active one
  • Carrier top 13 is still an electrical trace 15b.
  • the electrical trace 15b is not in direct electrical contact with
  • the optoelectronic component 1 includes an extension carrier 20.
  • the extension carrier 20 comprises a substrate 21 in which there is an opening 22 which extends from a substrate top side 23 to a substrate bottom side 24.
  • FIGS. IB and IC are isolated from each other, see Figures IB and IC.
  • the fittings 25a, 25b are indicated only schematically.
  • the connecting pieces 25a, 25b each extend partially over the side in a lateral direction
  • Semiconductor layer sequence 12 is optionally on
  • Conversion medium body 3 for example, one generated by the active semiconductor layer sequence 12
  • Electromagnetic radiation partially or completely converted into a radiation with a different wavelength.
  • Conversion medium body 3 which is preferably electrically
  • the substrate 21 is made of a plastic, for example
  • the connecting pieces 25a, 25b may be made of copper. A thickness of the substrate 21 is located
  • a Thickness of the connecting pieces 25a, 25b is, for example, between 10 ⁇ m and 50 ⁇ m inclusive.
  • Semiconductor layer sequence 12 is preferably at most
  • the conductor tracks 15a, 15b are made, for example, of gold or of silver and / or between 1 ⁇ m and 10 ⁇ m thick.
  • the optionally present conversion medium body 3 has a thickness of preferably between 20 ⁇ m and 35 ⁇ m inclusive. Also, the conversion agent body 3 a
  • a thickness C of the extension support 20 and a thickness T of the semiconductor chip 10 are preferably within the scope of
  • the substrate has same manufacturing tolerances.
  • the substrate has same manufacturing tolerances.
  • a thickness of the connecting pieces 25a, 25b thus preferably corresponds at most to the thickness of the conductor tracks 15a, 15b plus the thickness of the semiconductor layer sequence 12 plus the thickness of the optionally present conversion medium body 3.
  • the substrate 21 of the expansion support 20 may, as in the other embodiments, be integrally formed via an injection molding or via a transfer molding on the carrier 11 of the semiconductor chip 10.
  • the carrier 11 is in this case completely surrounded by the substrate 21 in a lateral direction.
  • FIG. 2 shows a detailed view of the component 1, for example according to FIG. According to Figure 2A is a
  • the electrical and preferably also mechanical connection between the semiconductor chip 10 and the extension carrier 20 is given by way of a friction-welded seam 6.
  • FIG. 3A shows a three-dimensional representation of the component 1 analogously to a top view
  • FIG. 3B shows a three-dimensional representation analogous to a bottom view.
  • connection pieces 25a-d shown only schematically are each electrically insulated from one another by trenches 27 and the semiconductor chips 10 are electrically connected in series.
  • the substrate top side 23 is optionally, on the substrate top side 23
  • the carrier undersides 14 of the semiconductor chips 10 preferably simultaneously represent thermal contact surfaces 18 of the semiconductor chip 10, see FIG. 3B.
  • Contact surfaces 18 is a high heat transfer coefficient between the semiconductor chips 10 and a non-subscribed external mounting support to which the component 1 is fixed, for example via a soldering in the context of surface mounting feasible.
  • the carrier undersides 14 may have a coating and / or a structuring and project slightly beyond the substrate underside 24, for example at most 10 ⁇ m or at most 5 ⁇ m.
  • the substrate 21 is no significant thermal resistance for the semiconductor chips 10.
  • a heat transfer from the semiconductor chip 10 via the carrier undersides 14 and the contact region 18 can be carried out efficiently. This results in a high packing density of the semiconductor chips 10 in the extension carrier 20
  • the connecting pieces 25a-d are realized by a film which is adhered to the substrate top 23 and / or to the conductor tracks 15 of the semiconductor chips 10, for example. It is also possible that the film then has only on one side facing the substrate 21 electrically conductive regions and at one of the Substrate 21 opposite side is electrically insulating, preferably with the exception of Lötan gleich Schlen. About such an adhesive film is an efficient mechanical and at the same time electrical connection between the
  • the substrate 21 and the semiconductor chip 10 are also not formed by injection molding or by transfer molding, then it is alternatively or additionally possible for the semiconductor chips 10 to be embedded in the
  • the connecting pieces 25 and / or the printed conductors 15 can also, as in all other exemplary embodiments, be produced by a screen printing method, by a stencil printing method or by a pad printing method.
  • a spraying method or a spraying method similar to an ink-jet printing, is possible for producing the conductor tracks 15 and / or the connecting pieces 25.
  • a vapor deposition or a galvanic deposition can also take place.
  • the openings in the substrate 21 may be stamped or made by a laser process.
  • the component 1 has electrical connection regions 26a, 26b on the
  • Substrate bottom side 24 compare the three-dimensional representation in Figure 4A and the sectional view along the dash-dot line of Figure 4B. Depending on one of the terminal regions 26a, 26b is via electrical vias 8a, 8b with the associated
  • connection regions 26a, 26b can also be applied as a foil to the substrate 21. Unlike shown in Figure 4, protrude the connection regions 26a, 26b.
  • Terminal areas 26a, 26b in particular not in the lateral direction over the opening 22nd
  • the functional element 30 is for example as
  • Control electronics designed. In particular, that can
  • Functional element 30 may be monolithically integrated with the substrate 21.
  • the substrate 21 is formed, for example, from a semiconductor material such as silicon or germanium, and the functional element 30 comprises one or more doped regions.
  • connection regions 26 a - d are respectively connected via the electrical feedthroughs 8 with the corresponding ones
  • Figure 6A is a three-dimensional plan view
  • Figure 6B is a three-dimensional bottom view of another
  • connection pieces 25 which at the same time form the connection regions 26, are located on the respective connecting pieces 25, which at the same time form the connection regions 26, are located on the respective connecting pieces 25, which at the same time form the connection regions 26, are located on the respective connecting pieces 25, which at the same time form the connection regions 26, are located on the respective connecting pieces 25, which at the same time form the connection regions 26, are located on the respective connecting pieces 25, which at the same time form the connection regions 26, are located on the respective connecting pieces 25, which at the same time form the connection regions 26, are located on the respective
  • the substrate top 23 is free of electrical wiring.
  • the carrier 11 of the semiconductor chips 10 then preferably consists of an electrically conductive
  • Connecting pieces 25 are conductively connected. By an electrical insulation 19 or by the trenches 27, the contact regions 29 between the semiconductor chip 10 and the extension support 20 and the individual connecting pieces 25 are electrically isolated from each other.
  • the plurality of semiconductor chips 10 are each mounted electrically insulated from one another in the extension carrier 20.
  • Isolation takes place, for example, over the intersecting trenches 27 and via the electrical insulation 19.
  • Semiconductor chips 10 include, for example, at least 12 or at least 20 semiconductor chips 10, each of which
  • Semiconductor chips 10 is preferably associated with exactly one of the openings 22 of the substrate 21. For example, a matrix-like arrangement of the semiconductor chips 10 in rows and columns can be realized. The semiconductor chips 10 are then either individually electrically controllable, into groups
  • FIG. 8A which represents a sectional view through the component 1
  • the carriers 11 of the semiconductor chips 10 are electrically conductive and the substrate 21 is electrically insulating. A contacting of the semiconductor chips 10 then takes place for example via the
  • a connection between adjacent semiconductor chips 10 is possible for example via a bonding wire 7.
  • the bonding wire 7 can by a not shown breakthrough by the bonding wire 7
  • the semiconductor chip 10 is also contacted via the bonding wire 7 and the conductor track 15a.
  • Conductor 15a extends both over the carrier 11 and over the substrate 21. It is also possible that the substrate 21 is electrically conductive. For example, the substrate 21 is then a metal, for example a rigid or flexible metal foil. Between the connecting pieces 25a-c and the substrate 21 and / or the carrier 11 can then
  • electrical insulation 50 may be attached.
  • the component 1 comprises three semiconductor chips 10a-c. Above the semiconductor chip 10b, an optical component 9 is mounted, which extends over the entire semiconductor chip 10b. In the substrate 21 of the expansion support 20, one or more
  • Holding devices for the optical component 9 may be provided.
  • the conversion center body 3 covers the entire semiconductor chip 10a. Also, it is possible that for example, the semiconductor chips 10a, 10c are provided with different conversion medium bodies 3 or that only one of the semiconductor chips 10a-c has a
  • Conversion center body 3 has.
  • Semiconductor chip 10 a surface mountable chip.
  • the electrical conductor tracks 15 project beyond the semiconductor layer sequence 12 in the direction away from the carrier 11 and are connected to the electrical connection pieces 25 located on the
  • Substrate base 24 are located and at the same time
  • Semiconductor layer sequence 12 may be designed as a flip-chip.
  • the carrier 11 at the same time
  • Form conversion body 3 Unlike shown in Figure 10, it is also possible that at one
  • Flat light source 40 with an optoelectronic component 1, for example, as illustrated in one of Figures 1 to 10, and with a surface light guide 45, for example a Light guide plate or a light guide foil, shown.
  • the surface light guide 45 may include a conversion agent and / or a phosphor.
  • Component 1 is shown in a sectional view in Figure 12A and in a plan view in Figure 12B.
  • the electrical interconnects 15 are attached, which are designed flat and, for example, each having an area which corresponds at least to the surface of the active semiconductor layer sequence 12.
  • Conductor tracks 15 are located on a support 11th
  • the active semiconductor layer sequence 12 which preferably has a thickness of at most 12 .mu.m or at most 6 .mu.m, applied to the interconnects 15, in particular by means of gluing or soldering.
  • the conductor tracks 15 on the carrier top side 13 project beyond the active semiconductor layer sequence 12, seen in plan view, at least on two opposite sides. According to FIG. 12B, the printed conductors 15 project beyond the active one
  • Tracks 15 at least 25%, at least 50% or
  • the semiconductor chip 10 is mounted in the opening 22 of the substrate 21 of the expansion support 20.
  • Connecting pieces 25 partially cover the opening 22 and connect the semiconductor chip 10 mechanically and electrically to the substrate 21.
  • the substrate underside 24 closes, in a direction perpendicular to the carrier top 13, preferably flush or substantially flush, ie with a tolerance of, for example, at most 20 % or at most 5% of the thickness of the semiconductor chip 10, with the carrier base 14 from.
  • the connecting pieces 15, in a direction away from the carrier top 13, preferably close with a tolerance of at most 25% or at most 10% of the thickness of
  • a thickness of the connecting pieces 25 for example with a tolerance of at most 25% or at most 10%, the thickness of the active
  • Semiconductor layer sequence 12 correspond.
  • a plurality of active semiconductor layer sequences 12 may be arranged on the carrier top side 13 of the carrier 11.
  • each of the active semiconductor layer sequences 12 exactly two connectors 25 are uniquely associated.
  • a growth direction of the active semiconductor layer sequence 12 is preferably oriented perpendicular to the carrier top side 13 and / or an emission of radiation is predominantly, for example more than 50% or more than 80%, at the Radiation passage area 17.
  • a main radiation direction is preferably parallel to the
  • Growth direction of the active semiconductor layer sequence 12 oriented and / or the active semiconductor layer sequence 12 is approximately a Lambertian radiator.
  • the semiconductor chip 10 is then a surface emitter. As in all other embodiments is the
  • Semiconductor chip 10 is preferably free of a lenticular potting body, for example, whose thickness is, for example, greater than a thickness of the carrier 11 and / or in direct contact with both the active

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Device Packages (AREA)

Abstract

In mindestens einer Ausführungsform des optoelektronischen Bauteils (1) beinhaltet dieses einen Erweiterungsträger (20) und wenigstens einen optoelektronischen Halbleiterchip (10). Der Halbleiterchip (10) weist einen Träger (11) und eine aktive Halbleiterschichtenfolge (12) auf. Außerdem umfasst der Halbleiterchip (10) mindestens eine elektrische Leiterbahn (15) zur Kontaktierung der aktiven Halbleiterschichtenfolge (12), wobei sich die elektrische Leiterbahn (15) in einer lateralen Richtung wenigstens teilweise neben der Halbleiterschichtenfolge (12) befindet. Der Erweiterungsträger (20) beinhaltet ein Substrat (21), das mindestens einen Durchbruch (22) aufweist. In dem Durchbruch (22) ist der Halbleiterchip (10) angebracht. An einer Substratoberseite (23) und/oder an einer Substratunterseite (24) des Substrats (21) ist mindestens ein elektrisches Anschlussstück (25) angebracht, das zur elektrischen Verbindung mit dem Halbleiterchip vorgesehen ist. Weiterhin entspricht eine Dicke (T) des Halbleiterchips (10) mit einer Toleranz von höchstens 15 % einer Dicke (C) des Erweiterungsträgers (20).

Description

Beschreibung
Optoelektronisches Bauteil und Flachlichtquelle Es wird ein optoelektronisches Bauteil und eine
Flachlichtquelle angegeben.
In der Druckschrift US 2008/0122120 Al ist eine elektronische Komponente und ein Montagekörper hierfür angegeben.
Eine zu lösende Aufgabe besteht darin, ein optoelektronisches Bauteil mit einem optoelektronischen Halbleiterchip
anzugeben, das eine geringe Dicke aufweist. Eine weitere zu lösende Aufgabe besteht darin, eine Flachlichtquelle mit einem solchen Bauteil anzugeben.
Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils umfasst dieses wenigstens einen optoelektronischen Halbleiterchip. Der Halbleiterchip kann eine Leuchtdiode, eine Laserdiode oder eine Fotodiode sein.
Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils weist der Halbleiterchip einen Träger und eine aktive Halbleiterschichtenfolge auf, wobei die
Halbleiterschichtenfolge an einer Trägeroberseite angebracht ist. Bei dem Träger handelt es sich bevorzugt um einen mechanisch festen Träger, der den Halbleiterchip mechanisch trägt und stützt. Insbesondere kann der Träger von einem Aufwachssubstrat, auf dem die Halbleiterschichtenfolge aufgewachsen ist, verschieden sein. Die aktive
Halbleiterschichtenfolge ist bevorzugt eine
Dünnfilmschichtenfolge und weist eine Dicke von weniger als 20 μm, insbesondere von weniger als 6 μm auf. Die Halbleiterschichtenfolge kann wie in der Druckschrift DE 10 2007 004 304 Al angegeben ausgeformt sein. Der
Offenbarungsgehalt dieser Druckschrift hinsichtlich der dort beschriebenen Halbleiterschichtenfolge wird hiermit durch Rückbezug mit aufgenommen.
Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils befinden sich an der Trägeroberseite des Trägers des Halbleiterchips mindestens eine, insbesondere mindestens zwei oder genau zwei elektrische Leiterbahnen zur elektrischen
Kontaktierung der Halbleiterschichtenfolge. Die elektrische Leiterbahn an der Trägeroberseite befindet sich, in einer lateralen Richtung gesehen, bevorzugt wenigstens teilweise neben der Halbleiterschichtenfolge.
Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils weist dieses einen Erweiterungsträger auf. Der
Erweiterungsträger umfasst hierbei ein Substrat. Es ist möglich, dass das Substrat eine Folie ist, jedoch handelt es sich bevorzugt bei dem Substrat um ein mechanisch festes, rigides, das Bauteil stützendes Substrat.
Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils weist das Substrat des Erweiterungsträgers einen Durchbruch auf. Der Durchbruch durchdringt das Substrat des Erweiterungsträgers, in einer Richtung senkrecht zu
Hauptseiten des Erweiterungsträgers, bevorzugt vollständig.
Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils befindet sich an einer Substratoberseite und/oder an einer der Substratoberseite abgewandten Substratunterseite mindestens ein elektrisches Anschlussstück. Das
Anschlussstück erstreckt sich, in einer lateralen Richtung gesehen, bevorzugt teilweise über den Durchbruch. Mit anderen Worten ist der Durchbruch zum Teil von dem mindestens einen Anschlussstück überdeckt. Weiterhin ist das mindestens eine Anschlussstück dazu eingerichtet, mit dem optoelektronischen Halbleiterchip elektrisch kontaktiert zu werden.
Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils ist der Halbleiterchip in dem Durchbruch angebracht. Mit anderen Worten befindet sich der Halbleiterchip teilweise oder vollständig in dem Durchbruch des Substrats des
Erweiterungsträgers. Außerdem ist der Halbleiterchip
bevorzugt über das mindestens eine Anschlussstück des
Erweiterungsträgers elektrisch kontaktiert. Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils entspricht eine Dicke des Halbleiterchips, mit einer Abweichung von höchstens 15 %, einer Dicke des
Erweiterungsträgers. Mit anderen Worten sind der
Erweiterungsträger und der Halbleiterchip gleich oder in etwa gleich dick. Insbesondere beträgt die Abweichung zwischen den Dicken des Halbleiterchips und des Erweiterungsträgers höchstens 10 %, insbesondere höchstens 5 %. Besonders
bevorzugt sind die Dicken im Rahmen der
Herstellungstoleranzen gleich.
In mindestens einer Ausführungsform des optoelektronischen Bauteils beinhaltet dieses einen Erweiterungsträger und wenigstens einen optoelektronischen Halbleiterchip. Der
Halbleiterchip weist einen Träger und eine aktive
Halbleiterschichtenfolge auf, wobei die aktive
Halbleiterschichtenfolge an einer Trägeroberseite des Trägers angebracht ist. Außerdem umfasst der Halbleiterchip
mindestens eine elektrische Leiterbahn zur Kontaktierung der aktiven Halbleiterschichtenfolge, wobei sich die elektrische Leiterbahn in einer lateralen Richtung wenigstens teilweise neben der Halbleiterschichtenfolge an der Trägeroberseite befindet. Der Erweiterungsträger des optoelektronischen
Bauteils beinhaltet ein Substrat, das mindestens einen
Durchbruch aufweist. In dem Durchbruch ist der Halbleiterchip angebracht. An einer Substratoberseite und/oder an einer Substratunterseite des Substrats, wobei die
Substratunterseite der Substratoberseite gegenüberliegt, ist mindestens ein elektrisches Anschlussstück angebracht, das zur elektrischen Verbindung mit dem Halbleiterchip vorgesehen ist. Bevorzugt erstreckt sich das Anschlussstück in einer lateralen Richtung teilweise über den Durchbruch. Weiterhin entspricht eine Dicke des Halbleiterchips mit einer Toleranz von höchstens 15 % einer Dicke des Erweiterungsträgers.
Optoelektronische Halbleiterchips werden häufig in einem Waferverbund gefertigt. Um hierbei eine hohe Effizienz zu erzielen, weisen die Halbleiterchips in der Regel bestimmte, durch die Produktion und/oder durch den Wafer vorgegebene Abmessungen und/oder Grundrisse auf. Weiterhin ist eine
Flächenbedeckung des Wafers mit der aktiven
Halbleiterschichtenfolge im Allgemeinen möglichst groß gewählt, so dass insbesondere elektrische Leiterbahnen nur einen geringen Flächenanteil am Wafer einnehmen. Eine
Anpassung der Geometrie der Halbleiterchips, insbesondere im Hinblick auf laterale Abmessungen des Trägers, sowie eine Anpassung der elektrischen Leiterbahnen des Halbleiterchips geht oft mit einer Erhöhung der Herstellungskosten einher.
Durch den Einsatz des Erweiterungsträgers lassen sich die lateralen Abmessungen des optoelektronischen Bauteils spezifisch auf die jeweilige Anwendung anpassen, ohne dass Abmessungen des Halbleiterchips selbst oder von elektrischen Leiterbahnen des Halbleiterchips modifiziert werden müssen. Da der Erweiterungsträger und der Halbleiterchip eine gleiche oder in etwa eine gleiche Dicke aufweisen, entspricht die Dicke des gesamten optoelektronischen Bauteils der Dicke des Halbleiterchips. Hierdurch sind besonders dünne
optoelektronische Bauteil mit variablen lateralen Abmessungen realisierbar . Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils ist der Halbleiterchip über mindestens eines der Anschlussstücke mechanisch mit dem Erweiterungsträger fest verbunden. Insbesondere erfolgt die mechanische Verbindung zwischen dem Halbleiterchip und dem Erweiterungsträger ausschließlich über die elektrischen Anschlussstücke des Erweiterungsträgers. Mechanisch fest kann bedeuten, dass sich, über eine Lebensdauer des optoelektronischen
Halbleiterchips hinweg, im bestimmungsgemäßen Betrieb des optoelektronischen Bauteils die Verbindung zwischen dem
Halbleiterchip und dem Erweiterungsträger nicht löst.
Dass der Halbleiterchip über das Anschlussstück mit dem
Erweiterungsträger verbunden ist, bedeutet insbesondere, dass das Anschlussstück in einer lateralen Richtung mit dem
Halbleiterchip überlappt und dass über eine
Verbindungstechnik, etwa ein Kleben oder ein Reibschweißen, das Anschlussstück mit insbesondere den elektrischen
Leiterbahnen des Halbleiterchips verbunden ist. Die
mechanische Verbindung zwischen Halbleiterchip und
Erweiterungsträger kann ausschließlich über das mindestens eine Anschlussstück des Erweiterungsträgers erfolgen. Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils fluchtet die Trägeroberseite des Trägers des
Halbleiterchips mit der Substratoberseite des Substrats des Erweiterungsträgers. Mit anderen Worten liegt die
Trägeroberseite und die Substratoberseite, im Rahmen der
Herstellungstoleranzen, in einer gemeinsamen Ebene. Hierbei weisen bevorzugt der Träger des Halbleiterchips und das Substrat des Erweiterungsträgers im Rahmen der
Herstellungstoleranzen gleiche Dicken auf.
Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils umgibt der Erweiterungsträger den Halbleiterchip in einer lateralen Richtung vollständig. Zum Beispiel umläuft das Substrat des Erweiterungsträgers den Träger des
Halbleiterchips gänzlich. Vollständig umgeben kann auch bedeuten, dass in allen Seitenansichten auf den
Erweiterungsträger kein Teil des Halbleiterchips sichtbar ist . Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils ist der Träger des Halbleiterchips und/oder das Substrat des Erweiterungsträgers elektrisch leitfähig.
Bevorzugt ist entweder der Träger oder das Substrat
elektrisch leitfähig.
Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils sind an der Substratoberseite mindestens zwei elektrische Anschlussstücke angebracht. Weiterhin sind bevorzugt an der Substratunterseite mindestens zwei
elektrische Anschlussbereiche angebracht. Die elektrischen
Anschlussbereiche können zu einer elektrischen Kontaktierung des optoelektronischen Bauteils mit einem externen, nicht zu dem Bauteil gehörigen Montageträger eingerichtet sein. Die elektrischen Anschlussbereiche erstrecken sich, im Gegensatz zu den Anschlussstücken, bevorzugt nicht über den mindestens einen Durchbruch im Substrat. Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils sind die elektrischen Anschlussbereiche an der
Substratunterseite über mindestens zwei elektrische
Durchbrüche mit den elektrischen Anschlussstücken an der Substratoberseite verbunden. Mit anderen Worten kann je ein Anschlussbereich an der Substratunterseite mit je genau einem Anschlussstück an der Substratoberseite elektrisch verbunden sein .
Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils umfasst dieses eine Mehrzahl von Halbleiterchips.
Eine Mehrzahl kann bedeuten, dass das Bauteil mindestens vier Halbleiterchips, bevorzugt mindestens sechs Halbleiterchips, insbesondere mindestens zwölf Halbleiterchips umfasst. Je einer der Halbleiterchips befindet sich dabei bevorzugt in je einem der Durchbrüche in dem Substrat des
Erweiterungsträgers. Bevorzugt befindet sich also in jedem der Durchbrüche genau ein Halbleiterchip.
Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils sind ein Teil der Halbleiterchips oder alle
Halbleiterchips über die Anschlussstücke und/oder über die Anschlussbereiche elektrisch in Reihe geschaltet. Mit anderen Worten können durch die Anschlussstücke und/oder die
Anschlussbereiche an der Substratoberseite und/oder an der Substratunterseite elektrische Strukturen ähnlich von
Leiterbahnen erzeugt sein. Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils weichen laterale Ausdehnungen des Durchbruchs von lateralen Ausdehnungen des Halbleiterchips jeweils um
höchstens 15 %, insbesondere um höchstens 10 %, bevorzugt um höchstens 5 % voneinander ab. Mit anderen Worten entspricht die Ausdehnung des Durchbruchs insbesondere in allen
lateralen Richtungen mindestens ungefähr der Ausdehnung des Halbleiterchips. In Draufsicht gesehen kann also ein Umriss des Durchbruchs einem Umriss des Halbleiterchips entsprechen.
Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils sind der Durchbruch des Substrats des
Erweiterungsträgers und der Träger des Halbleiterchips formschlüssig aneinander angeformt. Das kann bedeuten, dass sich eine Form des Durchbruchs in einer lateralen Richtung an den Träger anschmiegt. Zum Beispiel berühren sich eine
Begrenzungsfläche des Durchbruchs und der Träger in einer lateralen Richtung ringsum. Durch das formschlüssige
aneinanderformen von Durchbruch und Träger kann der
Halbleiterchip in dem Durchbruch mechanisch fixiert und gehaltert sein, zusätzlich oder alternativ zu einer
mechanischen Halterung durch die Anschlussstücke.
Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils beträgt eine Fläche der Substratoberseite des
Substrats des Erweiterungsträgers, in Draufsicht gesehen, mindestens das Doppelte, insbesondere mindestens das
Vierfache der Fläche der Trägeroberseite des Trägers des Halbleiterchips. Mit anderen Worten ist eine Gesamtfläche des optoelektronischen Bauteils, bezogen auf eine Fläche des Halbleiterchips, durch den Erweiterungsträger deutlich vergrößert . Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils beträgt dessen Dicke zwischen einschließlich 50 μm und 500 μm, insbesondere zwischen einschließlich 200 μm und 400 μm. Durch eine solche Dicke kann das Bauteil, ähnlich einer dicken Folie, mechanisch flexibel gestaltet sein.
Insbesondere können statische Biegeradien von weniger als 50 mm realisiert werden, ohne das Bauteil zu beschädigen.
Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils ist dieses oberflächenmontierbar . Insbesondere ist das optoelektronische Bauteil über einen Lötprozess,
bevorzugt über eine bleifreie Lötmontage, montierbar. Das Bauteil hält dann bevorzugt einer Temperatur von wenigstens 260 0C für eine Zeitdauer von mindestens 10 s stand, ohne thermisch beschädigt oder mechanisch verformt zu werden. Mit anderen Worten kann eine Glasübergangstemperatur bei
mindestens 260 0C liegen.
Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils stell eine der Trägeroberseite abgewandte
Trägerunterseite des Trägers eine thermische Kontaktfläche dar. Über die thermische Kontaktfläche ist der Halbleiterchip thermisch zum Beispiel mit einem externen Montageträger, der als Wärmesenke gestaltet sein kann, verbindbar. Bevorzugt ist die Kontaktfläche dazu eingerichtet, dass ein
Wärmeübergangskoeffizient zwischen der thermischen
Kontaktfläche und dem Montageträger mindestens 50 W/ (K m2 ) , insbesondere mindestens 200 W/ (K m2 ) beträgt. Gemäß zumindest einer Ausführungsform des optoelektronischen Bauteils ist der Halbleiterchip oberflächenmontierbar . Mit anderen Worten ist der Halbleiterchip über eine Surface Mount Technology, kurz SMT, montierbar, insbesondere lötbar. Darüber hinaus wird eine Flachlichtquelle mit mindestens einem optoelektronischen Bauteil gemäß einer oder mehrerer der oben genannten Ausführungsformen und mit mindestens einem Flächenlichtleiter angegeben. Merkmale für die
Flachlichtquelle sind daher auch für das optoelektronische Bauteil offenbart und umgekehrt.
Gemäß zumindest einer Ausführungsform der Flachlichtquelle weist diese eine Dicke zwischen einschließlich 200 μm und 750 μm, insbesondere zwischen einschließlich 200 μm und
500 μm auf.
Gemäß zumindest einer Ausführungsform der Flachlichtquelle beträgt deren im Betrieb vom Bauteil generierte Strahlung emittierende Fläche mindestens 10 cm2, bevorzugt mindestens 100 cm2, insbesondere mindestens 500 cm2.
Die Flachlichtquelle ist beispielsweise zur Hinterleuchtung von Anzeigeeinrichtungen oder von Displays eingerichtet.
Nachfolgend wird ein hier beschriebenes Bauteil unter
Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein. Es zeigen:
Figuren 1 bis 10 und 12 schematische Darstellungen von
Ausführungsbeispielen von hier beschriebenen optoelektronischen
Bauteilen, und
Figur 11 eine schematische Darstellung eines
Ausführungsbeispiels einer hier
beschriebenen Flachlichtquelle.
In Figur 1 ist ein Ausführungsbeispiel eines
optoelektronischen Bauteils 1 illustriert. Figur IA stellt hierbei eine dreidimensionale Darstellung des Bauteils 1, Figur IB eine Schnittdarstellung entlang der Strich-Punkt- Linie in Figur IA und Figur IC eine Detaildarstellung des durch eine Strich-Punkt-Linie markierten Bereichs in Figur IB dar .
Das optoelektronische Bauteil 1 umfasst einen Halbleiterchip 10. Der Halbleiterchip 10 weist einen Träger 11 auf. An einer Trägeroberseite 13 des Trägers 11 ist eine aktive
Halbleiterschichtenfolge 12 angebracht. Zwischen dem Träger 11 und der Halbleiterschichtenfolge 12 befindet sich eine elektrische Leiterbahn 15a, die sich in einer lateralen
Richtung auch außerhalb eines Teilbereichs 16 an der
Trägeroberseite 13 erstreckt und über die eine dem Träger 11 zugewandte Seite der Halbleiterschichtenfolge 12 elektrisch kontaktiert ist. Der Teilbereich 16 ist hierbei der Bereich des Halbleiterchips 10, der von der aktiven
Halbleiterschichtenfolge 12 überdeckt ist. An der
Trägeroberseite 13 befindet sich weiterhin eine elektrische Leiterbahn 15b. Die elektrische Leiterbahn 15b steht nicht in unmittelbarem elektrischem Kontakt zur
Halbleiterschichtenfolge 12. Eine solche elektrische
Kontaktierung ist zum Beispiel über einen in Figur 1 nicht dargestellten Bonddraht herstellbar, siehe auch Figur 8. Weiterhin beinhaltet das optoelektronische Bauteil 1 einen Erweiterungsträger 20. Der Erweiterungsträger 20 umfasst ein Substrat 21, in dem sich ein Durchbruch 22 befindet, der von einer Substratoberseite 23 bis zu einer Substratunterseite 24 reicht. An der Substratoberseite 23 befinden sich zwei elektrische Anschlussstücke 25a, 25b, die elektrisch
voneinander isoliert sind, siehe die Figuren IB und IC. In Figur IA sind die Anschlussstücke 25a, 25b nur schematisch angedeutet. Die Anschlussstücke 25a, 25b erstrecken sich in einer lateralen Richtung jeweils teilweise über den
Durchbruch 22 des Substrats 21 und über den Halbleiterchip 10. Über die Anschlussstücke 25a, 25b und die Leiterbahnen 15a, 15b ist der Halbleiterchip 10 elektrisch angeschlossen.
An einer Strahlungsdurchtrittsflache 17 der
Halbleiterschichtenfolge 12 ist optional ein
Konversionsmittelkörper 3 angebracht. Über den
Konversionsmittelkörper 3 wird beispielsweise eine von der aktiven Halbleiterschichtenfolge 12 erzeugte
elektromagnetische Strahlung teilweise oder vollständig in eine Strahlung mit einer anderen Wellenlänge umgewandelt. Abweichend von der Darstellung in Figur 1 kann sich der
Konversionsmittelkörper 3, der bevorzugt elektrisch
isolierend ist, in lateraler Richtung auch teilweise über die Leiterbahnen 15a, 15b erstrecken. Hierdurch ist ein guter thermischer Kontakt des Konversionsmittelkörpers 3,
beispielsweise zu dem Träger 11, realisierbar. Das Substrat 21 ist zum Beispiel aus einem Kunststoff
gefertigt. Die Anschlussstücke 25a, 25b können aus Kupfer hergestellt sein. Eine Dicke des Substrats 21 liegt
insbesondere zwischen einschließlich 150 μm und 400 μm. Eine Dicke der Anschlussstücke 25a, 25b beträgt beispielsweise zwischen einschließlich 10 μm und 50 μm. Eine Dicke der
Halbleiterschichtenfolge 12 liegt bevorzugt bei höchstens
20 μm, insbesondere bei höchstens 6 μm. Die Leiterbahnen 15a, 15b sind zum Beispiel aus Gold oder aus Silber gefertigt und/oder zwischen einschließlich 1 μm und 10 μm dick. Der optional vorhandene Konversionsmittelkörper 3 weist eine Dicke von bevorzugt zwischen einschließlich 20 μm und 35 μm auf. Auch kann der Konversionsmittelkörper 3 ein
Keramikplättchen mit einer Dicke zwischen beispielsweise einschließlich 50 μm und 150 μm sein, dem mindestens ein Leuchtstoff beigegeben ist.
Eine Dicke C des Erweiterungsträgers 20 und eine Dicke T des Halbleiterchips 10 sind bevorzugt im Rahmen der
Herstellungstoleranzen gleich. Insbesondere sind das Substrat
21 und der Träger 11 gleich dick und es fluchten die
Substratoberseite 23 mit der Trägeroberseite 13 und die
Substratunterseite 24 mit der Trägerunterseite 14. Eine Dicke der Anschlussstücke 25a, 25b entspricht somit bevorzugt höchstens der Dicke der Leiterbahnen 15a, 15b plus der Dicke der Halbleiterschichtenfolge 12 plus der Dicke des optional vorhandenen Konversionsmittelkörpers 3. In keiner
Seitenansicht des Bauteils 1 ist dann ein Teil des
Halbleiterchips 10 sichtbar.
Das Substrat 21 des Erweiterungsträgers 20 kann, wie auch in den übrigen Ausführungsbeispielen, über ein Spritzgießen oder über ein Spritzpressen formschlüssig an den Träger 11 des Halbleiterchips 10 angeformt sein. Der Träger 11 ist hierbei, in einer lateralen Richtung, vollständig von dem Substrat 21 umgeben . In Figur 2 ist eine Detailansicht des Bauteils 1 zum Beispiel gemäß Figur 1 dargestellt. Gemäß Figur 2A ist eine
mechanische Verbindung zwischen dem Halbleiterchip 10 und dem Erweiterungsträger 20 mithilfe eines Verbindungsmittels 5, beispielsweise ein Kleber oder ein Lot, über die Leiterbahn 15 und das Anschlussstück 25 hergestellt. Gemäß der Figur 2B ist die elektrische und bevorzugt auch mechanische Verbindung zwischen dem Halbleiterchip 10 und dem Erweiterungsträger 20 über eine Reibschweißnaht 6 gegeben.
Ist der Träger 11, anders als dargestellt, nicht
formschlüssig an das Substrat 21 angeschmiegt, so ist es möglich, dass die mechanische Verbindung zwischen dem
Halbleiterchip 10 und dem Erweiterungsträger 20
ausschließlich über die Anschlussstücke 25 und die
Leiterbahnen 15, etwa mithilfe des Verbindungsmittels 5 oder über die Reibschweißnaht 6, erfolgt.
Beim Ausführungsbeispiel gemäß Figur 3 weist das
optoelektronische Bauteil 1 drei Halbleiterchips 10 auf, die sich jeweils in einem der Durchbrüche 22 des Substrats 21 befinden. In Figur 3A ist eine dreidimensionale Darstellung des Bauteils 1 analog einer Draufsicht, in Figur 3B eine dreidimensionale Darstellung analog einer Unteransicht gezeigt.
Die nur schematisch dargestellten Anschlussstücke 25a-d sind jeweils durch Gräben 27 elektrisch voneinander isoliert und die Halbleiterchips 10 sind elektrisch in Reihe geschaltet. Optional können an der Substratoberseite 23
Lötanschlussbereiche 28, zum Beispiel in der Form von
Lötpads, vorgesehen sein. Dabei sind bevorzugt sowohl das Substrat 21 und die Träger 11 der Halbleiterchips 10
elektrisch isolierend gestaltet.
Die Trägerunterseiten 14 der Halbleiterchips 10 stellen bevorzugt gleichzeitig thermische Kontaktflächen 18 des Halbleiterchips 10 dar, siehe Figur 3B. Über die
Kontaktflächen 18 ist ein hoher Wärmeübergangskoeffizient zwischen den Halbleiterchips 10 und einem nicht gezeichneten externen Montageträger, an dem das Bauteil 1 zum Beispiel über ein Löten im Rahmen einer Oberflächenmontage befestigt wird, realisierbar. Die Trägerunterseiten 14 können hierbei eine Beschichtung und/oder eine Strukturierung aufweisen und geringfügig, also beispielsweise höchstens 10 μm oder höchstens 5 μm, über die Substratunterseite 24 hinausragen.
Da die Halbleiterchips 10 lediglich an lateralen
Begrenzungsflächen an das Substrat 21 grenzen und somit die Trägeroberseiten 13 und die Trägerunterseite 14 im
Wesentlichen unbedeckt sind, stellt das Substrat 21 keinen signifikanten thermischen Widerstand für die Halbleiterchips 10 dar. Insbesondere kann eine Wärmeabgabe vom Halbleiterchip 10 über die Trägerunterseiten 14 und den Kontaktbereich 18 effizient erfolgen. Hierdurch ist eine hohe Packungsdichte der Halbleiterchips 10 in dem Erweiterungsträger 20
realisierbar.
Es ist möglich, wie auch in allen anderen
Ausführungsbeispielen, dass die Anschlussstücke 25a-d durch eine Folie realisiert sind, die an der Substratoberseite 23 und/oder an den Leiterbahnen 15 der Halbleiterchips 10 zum Beispiel aufgeklebt ist. Ebenso ist es möglich, dass die Folie dann nur an einer dem Substrat 21 zugewandten Seite elektrisch leitende Bereiche aufweist und an einer dem Substrat 21 abgewandten Seite elektrisch isolierend ist, bevorzugt mit Ausnahme von Lötanschlussbereichen. Über eine solche Klebefolie ist ein effizientes mechanisches und gleichzeitig elektrisches Verbinden zwischen den
Halbleiterchips 10 und dem Erweiterungsträger 20
realisierbar .
Wird keine Klebefolie verwendet oder ist das Substrat 21 und der Halbleiterchip 10 auch nicht über ein Spritzgießen oder über ein Spritzpressen angeformt, so ist es alternativ oder zusätzlich möglich, dass die Halbleiterchips 10 in den
Durchbrüchen 22 des Substrats 21 eingeklebt oder
eingeschrumpft werden. Die Anschlussstücke 25 und/oder die Leiterbahnen 15 können auch, wie bei allen anderen Ausführungsbeispielen, über ein Siebdruckverfahren, über ein Schablonendruckverfahren oder über ein Tampondruckverfahren hergestellt sein. Ebenso ist ein Sprühverfahren oder ein Spritzverfahren, ähnlich wie bei einem Tintenstrahldruck, zur Herstellung der Leiterbahnen 15 und/oder der Anschlussstücke 25 möglich. Auch ein Bedampfen oder eine galvanische Abscheidung kann erfolgen. Eine nachfolgende Sinterung der Anschlussstücke und/oder des Trägers und/oder des Substrats, ebenso wie eine
Lasersinterung, sind ebenso möglich. Die Durchbrüche in dem Substrat 21 können gestanzt oder über einen Laserprozess hergestellt sein.
Beim Ausführungsbeispiel gemäß Figur 4 weist das Bauteil 1 elektrische Anschlussbereiche 26a, 26b an der
Substratunterseite 24 auf, vergleiche die dreidimensionale Darstellung in Figur 4A und die Schnittdarstellung entlang der Strich-Punkt-Linie gemäß Figur 4B. Je einer der Anschlussbereiche 26a, 26b ist über elektrische Durchkontaktierungen 8a, 8b mit dem zugehörigen
Anschlussstück 25a, 25b leitend verbunden. Eine Montage des Bauteils 1 an einen externen, nicht gezeichneten
Montageträger erfolgt dann beispielsweise über ein Löten an den Anschlussbereichen 26a, 26b. Auch die Anschlussbereiche 26a, 26b können als Folie an dem Substrat 21 aufgebracht sein. Anders als in Figur 4 dargestellt, ragen die
Anschlussbereiche 26a, 26b insbesondere nicht in lateraler Richtung über den Durchbruch 22.
Optional ist es möglich, wie auch in allen anderen
Ausführungsbeispielen, dass dem Substrat 21 des
Erweiterungsträgers 20 ein Funktionselement 30 integriert ist. Das Funktionselement 30 ist beispielsweise als
Schutzvorrichtung gegen elektrostatische Entladung, als Trimmwiderstand, als Adressiereinheit und/oder als
Regelelektronik gestaltet. Insbesondere kann das
Funktionselement 30 dem Substrat 21 monolithisch integriert sein. Hierbei ist das Substrat 21 zum Beispiel aus einem Halbleitermaterial wie Silizium oder Germanium gebildet und das Funktionselement 30 umfasst einen oder mehrere dotierte Bereiche .
Beim Ausführungsbeispiel des Bauteils 1 gemäß Figur 5, analog zum Ausführungsbeispiel gemäß Figur 3, weist das Bauteil mehrere Anschlussbereiche 26a-d an der Substratunterseite 24 auf. Die Anschlussbereiche 26a-d sind jeweils über die elektrischen Durchkontaktierungen 8 mit den entsprechenden
Anschlussstücken 25a-25d an der Substratoberseite 23 leitend verbunden . In Figur 6A ist eine dreidimensionale Draufsicht, in Figur 6B eine dreidimensionale Unteransicht eines weiteren
Ausführungsbeispiels des optoelektronischen Bauteils 1 dargestellt. Die Anschlussstücke 25, die gleichzeitig die Anschlussbereiche 26 bilden, befinden sich jeweils an der
Substratunterseite 24. Die Substratoberseite 23 ist frei von elektrischen Leitungen. Der Träger 11 der Halbleiterchips 10 besteht dann bevorzugt aus einem elektrisch leitfähigen
Material oder umfasst in Figur 6 nicht gezeichnete
elektrische Durchkontaktierungen, die mit den
Anschlussstücken 25 leitend verbunden sind. Durch eine elektrische Isolierung 19 oder durch die Gräben 27 sind die Kontaktbereiche 29 zwischen dem Halbleiterchip 10 und dem Erweiterungsträger 20 sowie die einzelnen Anschlussstücke 25 elektrisch voneinander isoliert.
Beim Ausführungsbeispiel gemäß Figur 7 sind die mehreren Halbleiterchips 10 jeweils elektrisch voneinander isoliert in dem Erweiterungsträger 20 angebracht. Die elektrische
Isolierung erfolgt zum Beispiel über die sich kreuzenden Gräben 27 sowie über die elektrischen Isolierungen 19.
Anders als in Figur 7 dargestellt kann das Bauteil 1, wie auch in allen anderen Ausführungsbeispielen, mehrere
Halbleiterchips 10 umfassen, zum Beispiel mindestens 12 oder mindestens 20 Halbleiterchips 10, wobei jedem der
Halbleiterchips 10 bevorzugt genau eine der Durchbrüche 22 des Substrats 21 zugeordnet ist. Beispielsweise ist eine matrixartige Anordnung der Halbleiterchips 10 in Zeilen und Spalten realisierbar. Die Halbleiterchips 10 sind dann entweder einzeln elektrisch ansteuerbar, zu Gruppen
elektrisch in Serie geschaltet oder alle in Serie geschaltet. Beim Ausführungsbeispiel gemäß Figur 8A, das eine Schnittdarstellung durch das Bauteil 1 darstellt, sind die Träger 11 der Halbleiterchips 10 elektrisch leitend und das Substrat 21 elektrisch isolierend. Eine Kontaktierung der Halbleiterchips 10 erfolgt dann zum Beispiel über die
Leiterbahn 15b an der Trägerunterseite 14 und über die
Leiterbahn 15a an der Trägeroberseite 13. Eine Verschaltung zwischen benachbarten Halbleiterchips 10 ist beispielsweise über einen Bonddraht 7 möglich. Der Bonddraht 7 kann durch einen nicht gezeichneten Durchbruch durch den
Konversionsmittelkörper 3 geführt sein.
Beim Ausführungsbeispiel gemäß der Schnittdarstellung nach Figur 8B erfolgt eine Kontaktierung des Halbleiterchips 10 ebenfalls über den Bonddraht 7 und die Leiterbahn 15a. Die
Leiterbahn 15a erstreckt sich dabei sowohl über den Träger 11 als auch über das Substrat 21. Auch ist es möglich, dass das Substrat 21 elektrisch leitend ist. Zum Beispiel ist das Substrat 21 dann ein Metall, zum Beispiel eine rigide oder flexible Metallfolie. Zwischen den Anschlussstücken 25a-c und dem Substrat 21 und/oder dem Träger 11 können dann
elektrische Isolierungen 50 angebracht sein.
Beim Ausführungsbeispiel gemäß Figur 9 umfasst das Bauteil 1 drei Halbleiterchips 10a-c. Über dem Halbleiterchip 10b ist eine optische Komponente 9 angebracht, die sich über den gesamten Halbleiterchip 10b hinweg erstreckt. In dem Substrat 21 des Erweiterungsträgers 20 können eine oder mehrere
Haltevorrichtungen für die optische Komponente 9 vorgesehen sein.
Beim Halbleiterchip 10a überdeckt der Konversionsmittelkörper 3 den gesamten Halbleiterchip 10a. Auch ist es möglich, dass beispielsweise die Halbleiterchips 10a, 10c mit unterschiedlichen Konversionsmittelkörpern 3 versehen sind oder dass nur einer der Halbleiterchips 10a-c einen
Konversionsmittelkörper 3 aufweist.
Beim Ausführungsbeispiel gemäß Figur 10 ist der
Halbleiterchip 10 ein oberflächenmontierbarer Chip. Die elektrischen Leiterbahnen 15 überragen in Richtung von dem Träger 11 weg die Halbleiterschichtenfolge 12 und sind mit den elektrischen Anschlussstücken 25, die sich an der
Substratunterseite 24 befinden und gleichzeitig die
elektrischen Anschlussbereiche 26 darstellen, elektrisch und mechanisch zum Beispiel über ein Löten verbunden. Die
Halbleiterschichtenfolge 12 kann als Flip-Chip gestaltet sein.
Der Träger 11 der Halbleiterschichtenfolge 12 an der
Strahlungsdurchtrittsflache 17 ist gemäß Figur 10
insbesondere ein klarsichtiges oder ein diffus
lichtstreuendes strahlungsdurchlässiges Keramiksubstrat, dem optional mindestens ein Leuchtstoff beigegeben ist. Mit anderen Worten kann der Träger 11 gleichzeitig den
Konversionsmittelkörper 3 ausbilden. Anders als in Figur 10 dargestellt ist es ebenso möglich, dass an einer den
Anschlussstücken 25 zugewandten Seite der
Halbleiterschichtenfolge alternativ oder zusätzlich zu dem Träger 11 ein nicht dargestellter Zusatzträger angebracht ist . In Figur 11 ist ein Ausführungsbeispiel einer
Flachlichtquelle 40 mit einem optoelektronischen Bauteil 1, zum Beispiel wie in einer der Figuren 1 bis 10 illustriert, und mit einem Flächenlichtleiter 45, zum Beispiel einer Lichtleiterplatte oder einer Lichtleiterfolie, dargestellt. Der Flächenlichtleiter 45 kann ein Konversionsmittel und/oder einen Leuchtstoff beinhalten. Ein weiteres Ausführungsbeispiel des optoelektronischen
Bauteils 1 ist in einer Schnittdarstellung in Figur 12A und in einer Draufsicht in Figur 12B gezeigt. Auf dem Träger 11 des Halbleiterchips 10 sind die elektrischen Leiterbahnen 15 angebracht, die flächig ausgestaltet sind und zum Beispiel jeweils eine Fläche aufweisen, die mindestens der Fläche der aktiven Halbleiterschichtenfolge 12 entspricht. Beide
Leiterbahnen 15 befinden sich an einer dem Träger 11
zugewandten Seite der aktiven Halbleiterschichtenfolge 12. Mit anderen Worten ist die aktiven Halbleiterschichtenfolge 12, die bevorzugt eine Dicke von höchstens 12 μm oder von höchstens 6 μm aufweist, auf die Leiterbahnen 15 aufgebracht, insbesondere mittels Kleben oder Löten.
Die Leiterbahnen 15 auf der Trägeroberseite 13 überragen die aktive Halbleiterschichtenfolge 12, in Draufsicht gesehen, mindestens an zwei einander gegenüberliegenden Seiten. Gemäß Figur 12B überragen die Leiterbahnen 15 die aktive
Halbleiterschichtenfolge 12 an allen vier Seiten. Es ist möglich, dass die Leiterbahnen 15 nicht bis an Kanten des Trägers 11 heranreichen. Zum Beispiel bedecken die
Leiterbahnen 15 mindestens 25 %, mindestens 50 % oder
mindestens 70 % der Trägeroberseite 13, wobei jedoch ein Teil der Trägeroberseite 13 von den zumindest zwei Leiterbahnen 15 unbedeckt bleibt. Ein Überlapp zwischen den Leiterbahnen 15 und den Anschlussstücken 25 macht, in Draufsicht gesehen, bevorzugt mindestens 15 % oder mindestens 25 %, insbesondere mindestens 40 % der Fläche der Leiterbahnen 15 aus. Hierdurch ist eine gute thermische Ankopplung des Halbleiterchip 10 an den Erweiterungsträger 20 gewährleistbar.
Der Halbleiterchip 10 ist in dem Durchbruch 22 des Substrates 21 des Erweiterungsträgers 20 angebracht. Die elektrischen
Anschlussstücke 25 überdecken den Durchbruch 22 teilweise und verbinden den Halbleiterchip 10 mechanisch und elektrisch mit dem Substrat 21. Die Substratunterseite 24 schließt, in einer Richtung senkrecht zu der Trägeroberseite 13, bevorzugt bündig oder im Wesentlichen bündig, also mit einer Toleranz von zum Beispiel höchstens 20 % oder höchstens 5 % der Dicke des Halbleiterchips 10, mit der Trägerunterseite 14 ab.
Ebenso schließen die Anschlussstücke 15, in einer Richtung weg von der Trägeroberseite 13, bevorzugt mit einer Toleranz von höchstens 25 % oder von höchstens 10 % der Dicke des
Halbleiterchips 10 bündig mit der Strahlungsdurchtrittsflache 17 ab. Hierbei kann eine Dicke der Anschlussstücke 25, zum Beispiel mit einer Toleranz von höchstens 25 % oder von höchstens 10 %, der Dicke der aktiven
Halbleiterschichtenfolge 12 entsprechen.
Anders als in den Figuren 12A und 12B gezeigt, können mehrere aktive Halbleiterschichtenfolgen 12, zum Beispiel entlang einer geraden Linie, auf der Trägeroberseite 13 des Trägers 11 angeordnet sein. Insbesondere sind dann jeder der aktiven Halbleiterschichtenfolgen 12 genau zwei Anschlussstücke 25 eineindeutig zugeordnet.
Wie auch in allen anderen Ausführungsbeispielen ist eine Wachstumsrichtung der aktiven Halbleiterschichtenfolge 12 bevorzugt senkrecht zu der Trägeroberseite 13 orientiert und/oder eine Emission von Strahlung erfolgt überwiegend, zum Beispiel zu mehr als 50 % oder zu mehr als 80 %, an der Strahlungsdurchtrittsflache 17. Außerdem ist eine Hauptabstrahlrichtung bevorzugt parallel zu der
Wachstumsrichtung der aktiven Halbleiterschichtenfolge 12 orientiert und/oder die aktive Halbleiterschichtenfolge 12 ist näherungsweise ein Lambertscher Strahler. Mit anderen
Worten ist der Halbleiterchip 10 dann ein Oberflächenemitter. Wie auch in allen anderen Ausführungsbeispielen ist der
Halbleiterchip 10 bevorzugt frei von einem beispielsweise linsenförmigen Vergusskörper, dessen Dicke zum Beispiel größer ist als eine Dicke des Trägers 11 und/oder der in unmittelbarem Kontakt sowohl mit der aktiven
Halbleiterschichtenfolge 12 als auch mit der Trägeroberseite 13 steht. Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2009 032 606.5, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

Patentansprüche
1. Optoelektronisches Bauteil (1) mit einem
Erweiterungsträger (20) und mit wenigstens einem optoelektronischen Halbleiterchip (10), wobei
- der Halbleiterchip (10) einen Träger (11) und eine aktive Halbleiterschichtenfolge (12) umfasst, die an einer Trägeroberseite (13) angebracht ist,
- sich mindestens eine elektrische Leiterbahn (15) zur Kontaktierung der Halbleiterschichtenfolge (12) in einer lateralen Richtung neben der
Halbleiterschichtenfolge (12) an der Trägeroberseite (13) befindet,
- der Erweiterungsträger (20) ein Substrat (21) mit mindestens einem Durchbruch (22) aufweist,
- der Halbleiterchip (12) in dem Durchbruch (22) angebracht ist,
- an einer Substratoberseite (23) und/oder an einer Substratunterseite (24) mindestens ein elektrisches Anschlussstück (25) angebracht ist, und
- eine Dicke (T) des Halbleiterchips (10) mit einer Abweichung von höchstens 15 % einer Dicke (C) des Erweiterungsträgers (10) entspricht.
2. Optoelektronisches Bauteil (1) nach dem vorhergehenden Anspruch,
bei dem sich mindestens eines der Anschlussstücke (25) in einer lateralen Richtung teilweise über den
Durchbruch (12) erstreckt.
3. Optoelektronisches Bauteil (1) nach einem der
vorhergehenden Ansprüche,
bei dem der Halbleiterchip (10) insbesondere ausschließlich über wenigstens eines der
Anschlussstücke (25) mechanisch mit dem
Erweiterungsträger (20) fest verbunden ist.
4. Optoelektronisches Bauteil (1) nach einem der
vorhergehenden Ansprüche,
bei dem die Trägeroberseite (13) mit der
Substratoberseite (23) des Erweiterungsträgers (20) fluchtet.
5. Optoelektronisches Bauteil (1) nach einem der
vorhergehenden Ansprüche,
bei dem der Erweiterungsträger (20) den Halbleiterchip (10) in lateraler Richtung vollständig umgibt.
6. Optoelektronisches Bauteil (1) nach einem der
vorhergehenden Ansprüche,
bei dem entweder der Träger (11) des Halbleiterchips (10) oder das Substrat (21) des Erweiterungsträgers (20) elektrisch leitfähig ist.
7. Optoelektronisches Bauteil (1) nach einem der
vorhergehenden Ansprüche,
bei dem das Substrat (21) an der Substratunterseite
(24) mindestens zwei elektrische Anschlussbereiche (26) angebracht sind, die elektrisch mit den mindestens zwei Anschlussstücken (25) an der Substratoberseite (23) verbunden sind.
8. Optoelektronisches Bauteil (1) nach einem der
vorhergehenden Ansprüche,
das eine Mehrzahl von Halbleiterchips (10) umfasst, von denen je einer in einem der Durchbrüche (22) des
Erweiterungsträgers (20) angebracht ist,
wobei die Halbleiterchips (10) über die Anschlussstücke (25) elektrisch in Reihe geschaltet sind.
9. Optoelektronisches Bauteil (1) nach einem der
vorhergehenden Ansprüche,
bei dem laterale Ausdehnungen des Durchbruchs (22) von lateralen Ausdehnungen des Halbleiterchips (10) jeweils um höchstens 15 % abweichen.
10. Optoelektronisches Bauteil (1) nach einem der
vorhergehenden Ansprüche,
bei dem der Durchbruch (22) und der Träger (11) formschlüssig aneinander angeformt sind.
11. Optoelektronisches Bauteil (1) nach einem der
vorhergehenden Ansprüche,
bei dem, in Draufsicht gesehen, eine Fläche der
Substratoberseite (23) mindestens doppelt so groß ist wie eine Fläche der Trägeroberseite (13).
12. Optoelektronisches Bauteil (1) nach einem der
vorhergehenden Ansprüche,
dessen Dicke (C, T) zwischen einschließlich 50 μm und 500 μm beträgt.
13. Optoelektronisches Bauteil (1) nach einem der
vorhergehenden Ansprüche,
das oberflächenmontierbar ist, wobei eine der
Trägeroberseite (13) abgewandte Trägerunterseite (14) des Trägers (10) eine thermische Kontaktfläche ist.
14. Optoelektronisches Bauteil (1) nach einem der
vorhergehenden Ansprüche,
bei dem der Halbleiterchip (10) oberflächenmontierbar ist.
15. Flachlichtquelle (40) mit mindestens einem
optoelektronischen Bauteil (1) nach einem der
vorhergehenden Ansprüche und mit mindestens einem Flächenlichtleiter (45) .
PCT/EP2010/058744 2009-07-10 2010-06-21 Optoelektronisches bauteil und flachlichtquelle WO2011003726A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE200910032606 DE102009032606A1 (de) 2009-07-10 2009-07-10 Optoelektronisches Bauteil und Flachlichtquelle
DE102009032606.5 2009-07-10

Publications (1)

Publication Number Publication Date
WO2011003726A1 true WO2011003726A1 (de) 2011-01-13

Family

ID=42732440

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2010/058744 WO2011003726A1 (de) 2009-07-10 2010-06-21 Optoelektronisches bauteil und flachlichtquelle

Country Status (2)

Country Link
DE (1) DE102009032606A1 (de)
WO (1) WO2011003726A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10533729B2 (en) 2012-02-27 2020-01-14 Osram Gmbh Light source with LED chip and luminophore layer

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013111977A1 (de) * 2013-10-30 2015-04-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Anordnung mit mindestens einem solchen optoelektronischen Halbleiterchip
DE102014103034A1 (de) * 2014-03-07 2015-09-10 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102015104886A1 (de) 2015-03-30 2016-10-06 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
GB201817483D0 (en) * 2018-10-26 2018-12-12 Barco Nv Led package

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050237739A1 (en) * 2004-04-27 2005-10-27 Lee Kian S Illumination panel with reverse mounted solid-state light generating source array
US20070085085A1 (en) * 2005-08-08 2007-04-19 Reiber Steven F Dissipative pick and place tools for light wire and LED displays
US20070164303A1 (en) * 2006-01-13 2007-07-19 Lightop Technology Co., Ltd. [led lamp]
EP1881746A2 (de) * 2006-07-19 2008-01-23 Alti-electronics Co., Ltd. Kühlvorrichtung für lichtemittierende Module und Verfahren zu ihrer Herstellung
US20080122120A1 (en) * 2006-11-29 2008-05-29 Fujitsu Limited Electronic component, manufacturing method of the electronic component, electronic component assembly body, and electronic device
DE102007015893A1 (de) * 2007-04-02 2008-10-09 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung sowie Verfahren zum Betrieb und Verfahren zur Herstellung einer optoelektronischen Anordnung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998650B1 (en) * 2005-03-17 2006-02-14 Jiahn-Chang Wu Replaceable light emitting diode module
DE102007004304A1 (de) 2007-01-29 2008-07-31 Osram Opto Semiconductors Gmbh Dünnfilm-Leuchtdioden-Chip und Verfahren zur Herstellung eines Dünnfilm-Leuchtdioden-Chips

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050237739A1 (en) * 2004-04-27 2005-10-27 Lee Kian S Illumination panel with reverse mounted solid-state light generating source array
US20070085085A1 (en) * 2005-08-08 2007-04-19 Reiber Steven F Dissipative pick and place tools for light wire and LED displays
US20070164303A1 (en) * 2006-01-13 2007-07-19 Lightop Technology Co., Ltd. [led lamp]
EP1881746A2 (de) * 2006-07-19 2008-01-23 Alti-electronics Co., Ltd. Kühlvorrichtung für lichtemittierende Module und Verfahren zu ihrer Herstellung
US20080122120A1 (en) * 2006-11-29 2008-05-29 Fujitsu Limited Electronic component, manufacturing method of the electronic component, electronic component assembly body, and electronic device
DE102007015893A1 (de) * 2007-04-02 2008-10-09 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung sowie Verfahren zum Betrieb und Verfahren zur Herstellung einer optoelektronischen Anordnung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10533729B2 (en) 2012-02-27 2020-01-14 Osram Gmbh Light source with LED chip and luminophore layer

Also Published As

Publication number Publication date
DE102009032606A1 (de) 2011-01-13

Similar Documents

Publication Publication Date Title
EP1255299B1 (de) Leistungshalbleitermodul in Druckkontaktierung
EP2923146B1 (de) Optoelektronische baugruppe und verfahren zum herstellen einer optoelektronischen baugruppe
EP2601439B1 (de) Optoelektronisches leuchtmodul und kfz-scheinwerfer
DE10102621B4 (de) Leistungsmodul
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102007034491A1 (de) Modul mit elektronischem Bauelement zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, dessen Herstellung und Kontaktierung
DE102008045653A1 (de) Optoelektronisches Bauteil
DE102014115909B4 (de) Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle
WO2011003726A1 (de) Optoelektronisches bauteil und flachlichtquelle
DE102008049188A1 (de) Optoelektronisches Modul mit einem Trägersubstrat und einer Mehrzahl von strahlungsemittierenden Halbleiterbauelementen und Verfahren zu dessen Herstellung
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
EP2033219A1 (de) Leistungsgehäuse für halbleiterchips und deren anordnung zur wärmeabfuhr
DE102005061015A1 (de) Halbleiterbauteil mit einem vertikalen Halbleiterbauelement und Verfahren zu dessen Herstellung
WO2012055661A1 (de) Optoelektronisches halbleiterbauelement mit einem halbleiterchip, einem trägersubstrat und einer folie und ein verfahren zu dessen herstellung
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102004018471B4 (de) Leistungshalbleiterschaltung und Verfahren zum Herstellen einer Leistungshalbleiterschaltung
WO2014048699A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
EP3053192B1 (de) Schaltungsvorrichtung und verfahren zu deren herstellung
WO2017089213A1 (de) Schaltungsträger für eine elektrische schaltung und zugehöriges herstellungsverfahren
EP0854667A2 (de) Elektronisches Steuermodul
EP1166355A1 (de) Multi-chip-modul
DE102009015706A1 (de) Elektrisch funktionales Foliensystem und Verfahren zur Herstellung eines elektrisch funktionalen Foliensystems
DE102010055627A1 (de) Elektrisches Modul zur Aufnahme durch Bestückungsautomaten mittels Erzeugung eines Vakuums
WO2018024705A1 (de) Multichipmodul

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10724531

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10724531

Country of ref document: EP

Kind code of ref document: A1