WO2010086424A2 - Procédé de codage de données à au moins deux étapes de codage et à au moins une étape de permutation, dispositif de codage, programme d'ordinateur et signal correspondants - Google Patents

Procédé de codage de données à au moins deux étapes de codage et à au moins une étape de permutation, dispositif de codage, programme d'ordinateur et signal correspondants Download PDF

Info

Publication number
WO2010086424A2
WO2010086424A2 PCT/EP2010/051125 EP2010051125W WO2010086424A2 WO 2010086424 A2 WO2010086424 A2 WO 2010086424A2 EP 2010051125 W EP2010051125 W EP 2010051125W WO 2010086424 A2 WO2010086424 A2 WO 2010086424A2
Authority
WO
WIPO (PCT)
Prior art keywords
data
coding
block
order
permutation
Prior art date
Application number
PCT/EP2010/051125
Other languages
English (en)
Other versions
WO2010086424A3 (fr
Inventor
Cyril Lahuec
Jorge Perez Chamorro
Fabrice Seguin
Matthieu Arzel
Original Assignee
Institut Telecom / Telecom Bretagne
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institut Telecom / Telecom Bretagne filed Critical Institut Telecom / Telecom Bretagne
Priority to US13/147,354 priority Critical patent/US8587459B2/en
Priority to CN201080006209.9A priority patent/CN102308480B/zh
Priority to EP10701691A priority patent/EP2384548A2/fr
Priority to JP2011546861A priority patent/JP5529167B2/ja
Publication of WO2010086424A2 publication Critical patent/WO2010086424A2/fr
Publication of WO2010086424A3 publication Critical patent/WO2010086424A3/fr

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H03M13/2796—Two or more interleaving operations are performed jointly, e.g. the first and second interleaving operations defined for 3GPP UMTS are performed jointly in a single interleaving operation

Definitions

  • a method of coding data in at least two coding steps and at least one permutation step, coding device, computer program and corresponding signal is a method of coding data in at least two coding steps and at least one permutation step, coding device, computer program and corresponding signal.
  • the field of the invention is that of error correction coding, intended to encode source data to deliver coded data for transmission via transmission channels likely to damage the transmitted signal.
  • the error correcting coding enables the receivers to reconstruct the source signal, despite the deteriorations experienced during the transmission in particular, by decoding the received data.
  • the invention more specifically relates to coding using codes known as "Cortex codes”.
  • Cortex codes Coding techniques using Cortex codes were first presented by JC Carlach and C. Vervoux, and in particular were the subject of patent FR-2 782 425. Moreover, these Cortex codes are also described in US Pat. "A new family of block turbo-codes" (J. Carlach and C. Vervoux, 13th International Symposium on Applied Algebra, Algebraic Algorithms and Error-Correcting Codes, Honolulu, USA, November 1999) and "A new scheme for building good self-dual block codes "(J. Carlach, A. Otmani, and C. Vervoux, Information Theory, 2000. Proceedings, IEEE International Symposium, 25-30 June 2000, 476).
  • Cortex codes define a new family of error correction codes, which, when implemented in coding devices, or coders, and decoding devices, or decoders, allow efficient correction of errors induced. by the transmission.
  • a characteristic of these codes is that they are built from Pb elementary short codes, or basic codes, which simplifies coders and decoders.
  • the encoding process implemented in an encoder, illustrated in Figure 1 is based on the implementation of several coding means to Hi ll s, and switching means, or striping, 12i to 12 s inserted between _i two successive coding modules.
  • Such an encoder can in particular integrate these various means in the form of one or more integrated circuits and / or a microprocessor implementing a suitable program.
  • the process consists in a first step of distributing the k information bits X 1 of a source data block 13 in m sub-blocks. Then, these m sub-blocks are encoded separately using base codes 121 1 to 121 m . The result y0, o to yk-i, o of this first coding 12i is re-coded several times through coding modules to produce the k bits V 1 of redundancy. The overall code obtained is thus a coding producing a systematic code of yield 1 A.
  • Equation (1) The matrix P of a coding means 11, in the case where a single basic code Pb is used, can be represented by equation (1): p b
  • the matrices P may not be identical if the basic codes Pb change according to the coding stages. This, with different interleavers, implies that there is a very large number of possibilities of realization of the same global code.
  • a coding stage may consist of one or more integrated circuits, or be implemented in a software manner in a microprocessor. No method of construction is described neither by the inventors of these codes (see the documents already mentioned), nor in the related literature, and in particular:
  • This number can be reduced if the first condition is to always use the same interleaving between the encoding stages, which reduces the number of interleavers to be tested to:
  • the invention particularly aims to overcome these disadvantages of the prior art.
  • an object of the invention is to provide a data coding technique which, in a simple and systematic manner, implements Cortex codes guaranteeing a large minimum distance between the coded data.
  • Another object of the invention is to provide such a data coding technique, which is relatively simple to implement, for a software or hardware implementation on a machine.
  • Each coding step associates with a block of data to be coded a block of coded data, using at least two basic codes, each processing a subset of said block of data to be coded.
  • a permutation step is interposed between two coding steps, a current coding step and a preceding coding step, so that the order of the data of a data block to be coded by said current coding step is different from the coding step. order of these data encoded by said preceding coding step.
  • Said data coding steps are implemented respectively by coding modules separate from an encoder, for delivering coded data intended to be transmitted in a transmission channel, and which can be decoded efficiently in a decoder corrector. error adapted.
  • said permutation step implements, for a data block, the following sub-steps: rotation applied to the data of said data block; and inverting the order of data of said data block.
  • the invention proposes a new type of coding using Cortex codes based on a particular permutation. A method of determining matrices adapted to this coding is described below.
  • the code global can also be implemented in the form of a single generator matrix G n , as explained above.
  • the data coding technique according to the invention proposes coders using Cortex codes whose construction, and therefore the implantation in the coders, is greatly facilitated. It also makes it possible to obtain symmetrical generating matrices G n .
  • said primary interleaving can implement the following matrices k * k:
  • the order of the basic code lines is permuted, with respect to a first reference structure implementing one of said primary interleaves, and in that that said permutation step applies a secondary interleaving obtained from said primary interleaving, keeping, with respect to said reference structure: the order of the inputs of the preceding coding step i; the order of the outputs of the next coding step i + 1; the connections to the basic codes of the next coding step i + 1.
  • at least one of said basic codes is a Hadamard code (4, 2, 2).
  • This basic code is indeed simple to implement, and makes it possible to obtain, in combination with an interlacing as described above, good error correction coding results.
  • the method of the invention implements a generator matrix G n such that: where h is an identity matrix; P a matrix representing one of said coding steps;
  • the method may then comprise a step of transmitting to the one or more receivers a set of data comprising, on the one hand, source data supplying the first coding step and, on the other hand, redundancy data delivered by the last step. coding.
  • the invention also relates to a device for encoding data intended to be transmitted to at least one receiver, implementing the method described above.
  • a device comprises at least two coding means, or coding modules, identical and at least one permutation module, each coding module associating with a source data block to code a block of coded data, with the aid of at least two basic encoders, each processing a subset of said data block to be encoded, and a permutation module being interposed between two coding modules, a current coding module and a preceding coding module, so that the order of the data of a data block to be encoded by said current coding module is different from the order of these data coded by said preceding coding module.
  • said permutation module comprises: means for rotating the data of a data block; and means for inverting the order of the data of said data block.
  • a coding device ensures the efficient coding of data to be transmitted, with a large minimum distance.
  • Such a device may also include means for transmitting to the at least one receiver a set of data comprising, on the one hand, source data supplying the first coding step and, on the other hand, redundancy data delivered by the last step of coding.
  • the invention also relates to a signal comprising data blocks transmitted or to be transmitted to at least one receiver and representative of source data blocks, and encoded according to the coding method described above.
  • the invention also relates to a computer program product downloadable from a communication network and / or recorded on a computer readable medium and / or executable by a processor, characterized in that it comprises program code instructions for the implementation of the coding method described above.
  • the invention also relates to data carriers carrying such a computer program, or a signal encoded by the method of the invention.
  • the invention also relates to a method and a signal transmission device, implementing the coding method described above and a signal transmission step comprising at least part of the source data and at least part of the data. encoded. 6. list of figures
  • FIG. 1 illustrates an example of a coder using Cortex codes, known per se
  • FIGS. 2A and 2B show two examples of primary interleavers IT 1 and IT 2 respectively
  • FIG. 3 illustrates a secondary interleaver obtained by permutation of the coding lines of the interleaver of FIG. 2A
  • FIG. 5 shows an example of coding device according to the invention.
  • a communication system is presented using a data coding device 52 according to the invention.
  • the coding device delivers Dred redundancy data, determined using a Cortex code according to the invention.
  • This coding device delivers data, which may comprise all or part of the source data Ds 51 and Dred redundancy data forming data Dcod 53, intended to be transmitted via a channel 54 to at least one receiver 56 comprising at least one suitable decoder. to correct the transmission errors with the aid of the received data Dr 55 comprising the data of redundancy Dred, and delivering decoded data Ddec 57.
  • the coding device 52 according to the invention implements a method as described below .
  • Such a device comprises at least two identical coding means or coding modules and at least one permutation module, each coding module associating with a block of source data to code a coded data block, using at least one coding unit.
  • two basic encoders each processing a subset thereof block of data to be encoded, and a permutation module being inserted between two coding modules, a current coding module and a preceding coding module, so that the order of data of a block of data to be coded by said module current coding is different from the order of these data encoded by said previous coding module.
  • the invention thus proposes a coding using new Cortex codes, constructed simply and efficiently from steps implemented in the methods, or coding modules in the interleaving devices, which can be obtained by combining two sub-steps, applied to a block of k data: - a rotation, that is to say an offset of the data of this block i -> z + 1, and k -> 1, which can if necessary be repeated several times (or which can provide a shift greater than 1); and an inversion of the order of the data, which amounts to re-ordering the data by reading them by the end: k -> 1, k- ⁇ -> 2, ...
  • x denotes the index (between 1 and k) of one of the data of the block of k data before performing the substep (rotation or inversion) and y denotes the corresponding index after completion of the substep.
  • the rotation can be performed before or after the inversion.
  • these two substeps can be performed simultaneously, in particular using dies.
  • the invention can implement one of the two so-called primary interleavers, described below, and / or so-called secondary interleavers that can be deduced from these primary interleavers.
  • the primary interleavers can be described by the following matrices k x k:
  • ITi for the output of the st coding module i is connected to the (k - ⁇ ) ⁇ m ⁇ input of the encoding module i + 1; the 2 nd output to the (k - 2) th input and so on.
  • the output of the i st coding module is connected to the input of the st coding module i + 1; the 2 nd to the k output ⁇ m ⁇ entry, and so on (in the encoder, as shown in Figure 1, the outputs supply interleaved data, and based on the data received on the inputs).
  • the coding modules 3I 1 and 31 1+ i are, in these examples, composed of two different basic codes Pb 1 of length 4 and P b2 of length 2.
  • a secondary interleaver can be obtained simply by modifying the order of the coding lines (i.e. the order of the basic codes in the same way in each of the modules) without modifying the connections. between the outputs of the basic codes of the coding module i with the entries of the codes of base of the coding module i + 1 (the order of yo,% - i & y m , ⁇ -i and yo,% + i to y m , ⁇ + i remaining of course unchanged).
  • Each primary interleaver IT 1 and IT 2 thus makes it possible to obtain m! interleavers.
  • half of the secondary interleavers obtained with IT 1 are equivalent to half of the secondary interleavers obtained with IT 2 .
  • G 1 ( ⁇ AVP ⁇ AR) ⁇ I ( ⁇ VP ⁇ AR) ⁇ L.. ⁇ I ( ⁇ A VP ⁇ AR)
  • P ' is a sub-block coding matrix like P.
  • the last permutation ( ⁇ I AV IT AR ) does not bring anything in terms of coding, and can therefore be deleted, to give the secondary coding delivering a secondary code of the type:
  • this code G "has the same performance as the primary code G. Furthermore, it can be noted that the construction of the code according to the approach of the invention, and therefore of an encoder and / or a corresponding coding method, is completely modular, and it is easy to increase the minimum distance of the global code by adding coding modules to the already existing s (adding coding modules). It is thus possible to improve the performance of an encoder by adding coding stages.
  • the maximum minimum distance was obtained either exhaustively or estimated (according to the method proposed by Léon in the document already mentioned).
  • a turbo convolutional code of efficiency 1 A such as that adopted for the DVB-RCS standard has a minimum distance of 13
  • a Cortex code obtained according to the coding method of the invention has a minimum distance of 26.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

L'invention concerne un procédé de codage de données destinées à être transmises vers au moins un récepteur, comprenant au moins deux étapes de codage identiques et au moins une étape de permutation, chaque étape de codage associant à un bloc de données à coder un bloc de données codées, à l'aide d'au moins deux codes de base, traitant chacun un sous-ensemble dudit bloc de données à coder, et une étape de permutation étant intercalée entre deux étapes de codage, une étape de codage courante et une étape de codage précédente, de façon que l'ordre des données d'un bloc de données à coder par ladite étape de codage courante soit différent de l'ordre de ces données codées par ladite étape de codage précédente. Selon l'invention, ladite étape de permutation met en œuvre, pour un bloc de données, une rotation appliquée aux données dudit bloc de données et une inversion de l'ordre des données dudit bloc de données. Ces opérations peuvent être mises en œuvre à l'aide d'une matrice d'entrelacement.

Description

Procédé de codage de données à au moins deux étapes de codage et à au moins une étape de permutation, dispositif de codage, programme d'ordinateur et signal correspondants.
1. domaine de l'invention Le domaine de l'invention est celui du codage correcteur d'erreurs, destinés à coder des données source pour délivrer des données codées en vue de leur transmission via des canaux de transmission susceptibles de détériorer le signal transmis. Le codage correcteur d'erreurs permet aux récepteurs de reconstruire le signal source, malgré les détériorations subies pendant la transmission notamment, par décodage des données reçues.
Il existe de nombreux types de codage correcteur d'erreurs. L'invention concerne plus précisément le codage utilisant des codes connus sous le nom de « codes Cortex ».
2. les codes Cortex Les techniques de codage utilisant des codes Cortex ont été premièrement présentées par J. C. Carlach et C. Vervoux, et ont fait notamment l'objet du brevet FR-2 782 425. Par ailleurs, ces codes Cortex sont également décrits dans les documents "A new family of block turbo-codes" (J. Carlach and C. Vervoux, 13th International Symposium on Applied Algebra, Algebraic Algorithms and Error-Correcting Codes, Honolulu, USA, Novembre 1999) et "A new scheme for building good self-dual block codes" (J. Carlach, A. Otmani, and C. Vervoux, Information Theory, 2000. Proceedings. IEEE International Symposium, 25-30 Juin 2000, p. 476).
Ces codes Cortex définissent une nouvelle famille de codes permettant la correction d'erreurs, qui permettent, lorsqu'ils sont mis en œuvre dans des dispositifs de codage, ou codeurs, et des dispositifs de décodage, ou décodeurs, une correction efficace des erreurs induites par la transmission. Une caractéristique de ces codes est qu'ils sont construits à partir de codes courts élémentaires Pb, ou codes de base, ce qui permet de simplifier les codeurs et les décodeurs. Le processus de codage mis en œuvre dans un codeur, illustré en figure 1, repose sur la mise en œuvre de plusieurs moyens de codage Hi à l ls, et de moyens de permutation, ou d'entrelacement, 12i à 12s_i insérés entre deux modules de codage successifs. Un tel codeur peut notamment intégrer ces différents moyens sous la forme d'un ou plusieurs circuits intégrés et/ou d'un microprocesseur mettant en œuvre un programme adapté.
Ainsi, le processus consiste dans un premier temps à distribuer les k bits d'information X1 d'un bloc de données source 13 en m sous-blocs. Ensuite, ces m sous-blocs sont encodés séparément en utilisant des codes de base 1211 à 121 m. Le résultat yo,o à yk-i,o de ce premier codage 12i est re-codé plusieurs fois à travers s modules de codage pour produire les k bits V1 de redondance. Le code global obtenu est donc un codage produisant un code systématique de rendement 1A.
Entre deux moyens de codage successifs H1 et l l1+i les données ytJ, appelées variables cachées, sont entrelacées par un entrelaceur IT1 12^ Le document "A family of self-dual codes which behave in many respects like random linear codes of rate 1/2" (G. Olocco and J. Tillich, Proceedings of the IEEE International Symposium on Information Theory, 24-29 juin 2001, p. 15) montre que, si ces entrelaceurs sont définis aléatoirement, et si leur quantité (s-1) est relativement élevée, alors les codes Cortex se comportent comme des codes linéaires aléatoires.
Comme expliqué par G. Battail, dans le document "A conceptual framework for understanding turbo codes," IEEE Journal on Selected Areas in Communications, vol. 16, no. 2, pp. 245-254, février 1998), les poids du code ont ainsi une distribution correspondante à la distribution des codes aléatoires optimaux. Il résulte de cette construction un code global ayant une grande distance minimale.
La matrice P d'un moyen de codage 11, dans le cas où l'on utilise un seul code de base Pb, peut être représentée par l'équation (1) : p b
P = p b
(1)
0 Ul 0 Ul p b
La matrice génératrice Gn du code global ainsi construit est donnée par l'équation (2) :
Gn = IhIPn1Pn2...-V1P] (2)
3. inconvénients de l'art antérieur
Les matrices P peuvent ne pas être identiques si les codes de base Pb changent selon les étages de codage. Ceci, avec des entrelaceurs différents, implique qu'il existe un très grand nombre de possibilités de réalisation d'un même code global. Un étage de codage peut être constitué d'un ou plusieurs circuits intégrés, ou être mis en œuvre de façon logicielle dans un microprocesseur. Aucune méthode de construction n'est décrite ni par les inventeurs de ces codes (voir les documents déjà mentionnés), ni dans la littérature s'y rapportant, et notamment :
G. Olocco and J. Tillich, "A family of self-dual codes which behave in many respects like random linear codes of rate 1/2," in Proceedings of the IEEE International Symposium on Information Theory, 24-29 juin 2001 , p.
15 ;
A. Otmani, "Codes cortex et construction de codes auto-duaux optimaux", Thèse de doctorat, Université de Limoges, 2002 ;
E. Cadic, "Construction de turbo codes courts possédant de bonnes propriétés de distance minimale," Thèse de doctorat, Université de
Limoges, 2003.
Il faut par conséquent faire une recherche exhaustive, c'est-à-dire tester tous les entrelaceurs possibles. Ils sont au nombre de:
Nπ
Figure imgf000005_0001
(3) La tâche devient rapidement impossible quand k et s augmentent. Par exemple, si le nombre de bits d'information est k = 8 et que le nombre de modules de codage est s = 3, il faut tester 6,5 x 1013 entrelaceurs.
Ce nombre peut-être réduit si on impose comme première condition d'utiliser toujours le même entrelacement entre les étages d'encodage, ce qui réduit le nombre d' entrelaceurs à tester à:
Nn = k l (4)
Ce nombre reste cependant conséquent. Ainsi, en reprenant l'exemple précédent, il reste 40320 combinaisons à tester.
Une fois les Nn entrelaceurs définis, il faut s'assurer de la validité de la distance minimale du code construit. En effet, parmi les k\ combinaisons possibles, certaines d'entrés elles conduisent à des distances minimales trop faibles pour être utilisables.
Pour déterminer la distance minimale, il faut générer tous les 2k mots de code (soit 256 dans l'exemple précédent). Et cela doit être effectué pour chacun des k\ entrelaceurs. Lorsque k est élevé, on peut utiliser des méthodes d'estimation de distance minimale telle que celle décrite par Léon J. S. dans le document "A probabilistic algorithm for Computing minimum weights of large error-correcting codes" (IEEE Transactions on Information Theory, vol. 35, n°5, pp. 1354-1359, Sept. 1988), mais les calculs restent longs et complexes. On ne dispose donc d'aucune solution simple pour réaliser des codeurs et des décodeurs utilisant des codes Cortex efficaces, c'est-à-dire présentant une grande distance minimale.
4. objectifs de l'invention
L'invention a notamment pour objectif de pallier ces inconvénients de l'art antérieur.
Plus précisément, un objectif de l'invention est de fournir une technique de codage de données mettant en oeuvre, de façon simple et systématique, des codes Cortex garantissant une grande distance minimale entre les données codées. Un autre objectif de l'invention est de fournir une telle technique de codage de données, qui soit relativement simple à mettre en œuvre, pour une implantation logicielle ou matérielle sur une machine.
5. résumé de l'invention Ces objectifs, ainsi que d'autres qui apparaîtront par la suite, sont atteints à l'aide d'un procédé de codage de données destinées à être transmises vers au moins un récepteur, comprenant, selon l'approche des codes Cortex, au moins deux étapes de codage identiques et au moins une étape de permutation.
Chaque étape de codage associe à un bloc de données à coder un bloc de données codées, à l'aide d'au moins deux codes de base, traitant chacun un sous- ensemble dudit bloc de données à coder. Une étape de permutation est intercalée entre deux étapes de codage, une étape de codage courante et une étape de codage précédente, de façon que l'ordre des données d'un bloc de données à coder par ladite étape de codage courante soit différent de l'ordre de ces données codées par ladite étape de codage précédente.
Lesdites étapes de codage de données sont mises en œuvre respectivement par des modules de codage distincts d'un codeur, pour délivrer des données codées destinées à être transmises dans un canal de transmission, et pouvant être décodées de façon efficace dans un décodeur correcteur d'erreur adapté. Selon l'invention, ladite étape de permutation met en œuvre, pour un bloc de données, les sous-étapes suivantes : rotation appliquée aux données dudit bloc de données ; et inversion de l'ordre des données dudit bloc de données. Ainsi, l'invention propose un nouveau type de codage utilisant des codes Cortex basés sur une permutation particulière. On décrit par la suite une méthode de détermination de matrices adaptées à ce codage. Ces entrelaceurs garantissent une grande distance minimale, et sont aisés à définir et à mettre en œuvre dans un codeur.
Dans la pratique, ces opérations seront généralement effectuées simultanément, par exemple à l'aide d'une matrice d'entrelacement. Le code global peut également être mis en œuvre sous la forme d'une unique matrice génératrice Gn, comme expliqué précédemment.
La technique de codage de données selon l'invention propose des codeurs utilisant des codes Cortex dont la construction, et donc l'implantation dans les codeurs, est grandement facilitée. Elle permet, en outre, l'obtention de matrices génératrices Gn symétriques.
Selon une mise en œuvre particulière de l'invention, ladite étape de permutation met en œuvre un des entrelacements primaires suivants : ui = (k -ι,k - 2,k - 3,...,ι,k) u2 = (ι,k,k - ι,k - 2,...,2), ou un entrelacement secondaire obtenu par permutations par blocs successives des entrelacements primaires IT1 ou IT2, le bloc de données à permuter étant délivré dans un ordre numéroté de 1 à k.
On comprend qu'un tel entrelacement est très simple à mettre en œuvre. Notamment, lesdits entrelacements primaires peuvent mettre en œuvre les matrices k*k suivantes :
Figure imgf000008_0001
On peut également prévoir, sans modification de l'efficacité de l'entrelacement, que l'ordre des lignes de codes de base soit permuté, par rapport à une première structure de référence mettant en œuvre l 'un desdits entrelacements primaires, et en ce que ladite étape de permutation applique un entrelacement secondaire obtenu à partir dudit entrelacement primaire, en conservant, par rapport à ladite structure de référence : l'ordre des entrées de l'étape de codage précédent i ; l'ordre des sorties de l'étape de codage suivant i+1 ; les connexions aux codes de base de l'étape de codage suivant i+1. Dans un mode de réalisation particulier de l'invention, au moins un desdits codes de base est un code de Hadamard (4, 2, 2).
Ce code de base est en effet simple à mettre en œuvre, et permet d'obtenir, en combinaison avec un entrelacement tel que décrit ci-dessus, de bons résultats de codage correcteur d'erreurs.
Selon une approche particulière, le procédé de l'invention met en œuvre une matrice génératrice Gn tel que :
Figure imgf000009_0001
où h est une matrice identité ; P une matrice représentant une desdites étapes de codage ;
II une desdites matrice d'entrelacement primaire ou secondaires. Le procédé peut comprendre ensuite une étape de transmission vers le ou lesdits récepteurs d'un ensemble de données comprenant d'une part des données source, alimentant la première étape de codage, et d'autre part des données de redondance délivrées par la dernière étape de codage.
L'invention concerne également un dispositif de codage de données destinées à être transmises vers au moins un récepteur, mettant en œuvre le procédé décrit ci-dessus. Un tel dispositif comprend au moins deux moyens de codage, ou modules de codage, identiques et au moins un module de permutation, chaque module de codage associant à un bloc de données source à coder un bloc de données codées, à l'aide d'au moins deux codeurs de base, traitant chacun un sous-ensemble dudit bloc de données à coder, et un module de permutation étant intercalé entre deux modules de codage, un module de codage courant et un module de codage précédent, de façon que l'ordre des données d'un bloc de données à coder par ledit module de codage courant soit différent de l'ordre de ces données codées par ledit module de codage précédent.
Selon l'invention, ledit module de permutation comprend : des moyens de rotation des données d'un bloc de données ; et des moyens d'inversion de l'ordre des données dudit bloc de données. Ces moyens de rotation et d'inversion peuvent être réalisés sous la forme des moyens d'entrelacement primaires suivants : Ui = (k - l, k - 2, k - 3,...,l, k) π2 = (l, k, k - l, k - 2,...,2), ou de moyens d'entrelacement secondaires obtenus par permutations par blocs successives des entrelacements primaires IT1 ou IT2, le bloc de données à permuter étant délivré dans un ordre numéroté de 1 à k.
Ainsi, un dispositif de codage selon l'invention assure le codage efficace de données à transmettre, avec une grande distance minimale. Un tel dispositif peut également comprendre des moyens d'émission vers le ou lesdits récepteurs d'un ensemble de données comprenant d'une part des données source, alimentant la première étape de codage, et d'autre part des données de redondance délivrées par la dernière étape de codage.
L'invention concerne également un signal comprenant des blocs de données émis ou à émettre vers au moins un récepteur et représentatifs de blocs de données source, et codés selon le procédé de codage décrit ci-dessus.
L'invention concerne encore un produit programme d'ordinateur téléchargeable depuis un réseau de communication et/ou enregistré sur un support lisible par ordinateur et/ou exécutable par un processeur, caractérisé en ce qu'il comprend des instructions de code de programme pour la mise en œuvre du procédé de codage décrit ci-dessus.
L'invention concerne également les supports de données portant un tel programme d'ordinateur, ou un signal codé par le procédé de l'invention.
L'invention concerne encore un procédé et un dispositif de transmission de signal, mettant en œuvre le procédé de codage décrit ci-dessus et une étape de transmission d'un signal comprenant au moins une partie des données source et au moins une partie des données codées. 6. liste des figures
D'autres caractéristiques et avantages de l'invention apparaîtront plus clairement à la lecture de la description suivante d'un mode de réalisation préférentiel de l'invention, donné à titre de simple exemple illustratif et non limitatif, et des dessins annexés, parmi lesquels : la figure 1 illustre un exemple de codeur utilisant des codes Cortex, connu en soi ; - les figures 2A et 2B présentent deux exemples d'entrelaceurs primaires IT1 et IT2 respectivement ; la figure 3 illustre un entrelaceur secondaire obtenu par permutation des lignes de codage de Pentrelaceur de la figure 2A ; la figure 4 présente une courbe illustrant l'accroissement de la distance minimale en fonction du nombre de modules de codage s utilisés pour un code de longueur 2k = 244 ; la figure 5 présente un exemple de dispositif de codage selon l'invention.
7. description d'un mode de réalisation de l'invention On présente, en relation avec la figure 5, un système de communication utilisant un dispositif de codage de données 52 selon l'invention. A partir de données source Ds 51, le dispositif de codage délivre des données de redondance Dred, déterminées à l'aide d'un code Cortex selon l'invention. Ce dispositif de codage délivre des données, pouvant comprendre tout ou partie des données source Ds 51 et des données de redondance Dred formant des données Dcod 53, destinées à être transmises via un canal 54 vers au moins un récepteur 56 comprenant au moins un décodeur apte à corriger les erreurs de transmission à l'aide des données reçues Dr 55 comprenant les données de redondance Dred, et délivrant des données décodées Ddec 57. Le dispositif de codage 52 selon l'invention met en œuvre un procédé tel que décrit ci-dessous.
Un tel dispositif comprend au moins deux moyens de codage ou modules de codage identiques et au moins un module de permutation, chaque module de codage associant à un bloc de données sources à coder un bloc de données codées, à l'aide d'au moins deux codeurs de base, traitant chacun un sous-ensemble dudit bloc de données à coder, et un module de permutation étant intercalé entre deux modules de codage, un module de codage courant et un module de codage précédent, de façon que l'ordre des données d'un bloc de données à coder par ledit module de codage courant soit différent de l'ordre de ces données codées par ledit module de codage précédent.
L'invention propose donc un codage utilisant de nouveaux codes Cortex, construits de façon simple et efficace à partir d'étapes mise en oeuvre dans les procédés, ou modules de codage dans les dispositifs, d'entrelacement, qui peuvent être obtenus en combinant deux sous-étapes, appliquées à un bloc de k données : - une rotation, c'est-à-dire un décalage des données de ce bloc i -> z+1, et k -> 1, qui peut le cas échéant être répétée plusieurs fois (ou qui peut assurer un décalage d'une valeur supérieure à 1) ; et une inversion de l'ordre des données, ce qui revient à ré-ordonner les données en les lisant par la fin : k -> 1, k-\ -> 2,... Dans l'expression x -> y, x désigne l'indice (entre 1 et k) d'une des données du bloc de k données avant la réalisation de la sous-étape (rotation ou inversion) et y désigne l'indice correspondant après la réalisation de la sous-étape.
La rotation peut être effectuée avant ou après l'inversion.
Avantageusement, ces deux sous-étapes peuvent être effectuées simultanément, notamment à l'aide de matrices.
En particulier, l'invention peut mettre en œuvre un des deux entrelaceurs dits primaires, décrits ci-après, et/ou des entrelaceurs dits secondaires pouvant être déduits à partir de ces entrelaceurs primaires.
7.1 entrelaceurs primaires Les entrelaceurs primaires peuvent être décrits par les matrices k x k suivantes :
Figure imgf000012_0001
Pour ITi, la lere sortie du module de codage i est connectée à la (k - \)βmβ entrée du module de codage i+1; la 2eme sortie à la (k - 2)eme entrée et ainsi de suite. Pour IT2, la lere sortie du module de codage i est connectée à la lere entrée du module de codage i+1; la 2eme sortie à la kβmβ entrée, et ainsi de suite (dans le codeur, comme illustré sur la figure 1 , les sorties délivrent des données entrelacées, et fonction des données reçues sur les entrées).
Il est également possible de décrire IT1 et IT2 par les expressions suivantes qui sont parfois plus commodes à utiliser que les notations matricielles :
U1 = [R -\,k - 2,k - \...,\,k) (y) π2 = (ι,k,k -ι,k - 2,...2) (8)
Les figures 2A et 2B illustrent deux exemples d'entrelacement, utilisant respectivement les entrelaceurs IT1 et IT2 pour k = 10. Les modules de codage 3I1 et 311+i sont, dans ces exemples, composés de deux codes de base différents Pb1 de longueur 4 et Pb2 de longueur 2.
7.2 entrelaceurs secondaires
A partir des deux entrelaceurs primaires décrits ci-dessus, il est possible de déterminer tous les entrelaceurs secondaires offrant la même distance minimale.
Comme illustré par la figure 3, qui illustre un entrelaceur secondaire obtenu par permutation des lignes de codage 3 Ii à 313 (correspondant respectivement aux lignes 2I2, 2I3 et 21i des lignes de codage de la figure 2A), il suffit en effet de : - permuter les m lignes de codage (m correspondant au m sous-blocs de bits d'information, m = 3 dans l'exemple de la figure 3),
- conserver les connexions aux blocs du module de codage i,
- conserver l'ordre des entrées du module de codage i, conserver l'ordre des sorties du module de codage i+1. En d'autres termes, on peut obtenir un entrelaceur secondaire simplement en modifiant l'ordre des lignes de codage (c'est-à-dire l'ordre des codes de base de la même façon dans chacun des modules) sans modifier les connexions entre les sorties des codes de base du module de codage i avec les entrées des codes de base du module de codage i+1 (l'ordre des yo,%-i &ym,ι-i et des yo,%+i à ym,ι+i restant bien sûr inchangé).
Chaque entrelaceur primaire IT1 et IT2 permet ainsi d'obtenir m ! entrelaceurs. Cependant, du fait de la cyclicité des entrelaceurs primaires la moitié des entrelaceurs secondaires obtenus avec IT1 sont équivalents à la moitié des entrelaceurs secondaires obtenus avec IT2.
Tous ces entrelaceurs permettent d'obtenir la même distance minimale. En reprenant l'exemple précédent, avec k = 8 et s = 3, le code de base étant de longueur 2, on obtient 24 entrelaceurs qui permettent la même distance minimale de 5.
7.3 codage secondaire
Un codage primaire (c'est-à-dire utilisant des entrelaceurs primaires, en l'occurrence Hj ) à n+1 modules de codage P et « modules d'entrelacement
Figure imgf000014_0001
intercalés peut s'écrire sous la forme d'une matrice génératrice G suivante : G = PIIiPnL1JI]P
On peut alors construire le codage secondaire G", à l'aide des matrices de permutation par blocs πΛv , IXm (dimensionné par une matrice correspondante Pi constitutive de P, c'est-à-dire que la contrainte est celle d'une permutation par blocs correspondants aux codes élémentaires P1), sous la forme suivante : G1 = (ΠAVPΠAR)ΠI(ΠΛVPΠAR)ΠL..ΠI(ΠAVPΠAR)
= (ΠAVΠΑRP')Π, (ΠAVΠ'ARP'JΠ, .. JI, (πAviτARp')
= CnAVn1AR)P1CnInAVn1AR)P1InL-CnInAVn1AR)P1
= (ΠAVIÏΑR)P' Π'J PTT, IT, P'
P' est une matrice de codage par sous-blocs comme P. La dernière permutation (ΓIAVITAR) n 'apporte rien en termes de codage, et peut donc être supprimée, pour donner le codage secondaire délivrant un code secondaire du type :
Cy = PTFiPTrL 1JT1P'.
Comme déjà mentionné, ce code G" présente les mêmes performances que le code primaire G. Par ailleurs, on peut noter que la construction du code selon l'approche de l'invention, et donc d'un codeur et/ou d'un procédé de codage correspondant, est complètement modulaire, et on peut aisément augmenter la distance minimale du code global en rajoutant des modules de codage aux s déjà présents (ajout de modules de codage). Il est ainsi possible d'améliorer les performances d'un codeur en ajoutant des étages de codage.
7.4 exemple de codeurs utilisant le procédé de codage selon l'invention Le tableau I ci-après donne une liste, non-exhaustive, de codeurs de rendement 1A construits à partir du code de Hadamard (4,2,2) et obtenus selon l'approche de codage décrite ci-dessus.
TABLEAU I CODEURS DE RENDEMENT 1A CONSTRUITS SELON L'INVENTION
Figure imgf000015_0001
La distance minimale maximale a été obtenue soit de manière exhaustive soit estimée (selon la méthode proposée par Léon dans le document déjà mentionné).
A titre de comparaison, pour k = 96 un turbo code convolutif de rendement 1A tel que celui retenu pour la norme DVB-RCS présente une distance minimale de 13, tandis qu'un code Cortex obtenu selon le procédé de codage de l'invention présente une distance minimale de 26.
La modularité de la construction d'un codeur, ou d'un procédé de codage, c'est-à-dire la possibilité d'augmenter de la distance minimale pour une longueur de code fixe en rajoutant des modules de codage, respectivement des étapes de codage, est illustrée sur la figure 4 pour 122 bits d'information (soit 244 bits au total). La courbe représente l'augmentation de la distance minimale en fonction du nombre de modules de codage s.

Claims

REVENDICATIONS
1. Procédé de codage de données destinées à être transmises vers au moins un récepteur, comprenant au moins deux étapes de codage identiques et au moins une étape de permutation, chaque étape de codage associant à un bloc de données à coder un bloc de données codées, à l'aide d'au moins deux codes de base, traitant chacun un sous- ensemble dudit bloc de données à coder, et une étape de permutation étant intercalée entre deux étapes de codage, une étape de codage courante et une étape de codage précédente, de façon que l'ordre des données d'un bloc de données à coder par ladite étape de codage courante soit différent de l'ordre de ces données codées par ladite étape de codage précédente, caractérisé en ce que ladite étape de permutation met en œuvre, pour un bloc de données, les sous-étapes suivantes : rotation appliquée aux données dudit bloc de données ; et inversion de l'ordre des données dudit bloc de données.
2. Procédé de codage selon la revendication 1, caractérisé en ce que ladite étape de permutation met en œuvre un des entrelacements primaires suivants :
Ui = (k - l, k - 2, k - 3,...,l, k)
Tl2 = (l, k, k - l, k - 2,...,2), ou un entrelacement secondaire obtenu par permutations par blocs successives des entrelacements primaires IT1 ou IT2, le bloc de données à permuter étant délivré dans un ordre numéroté de 1 à k.
3. Procédé de codage selon la revendication 2, caractérisé en ce que lesdits entrelacements primaires mettent en œuvre les matrices k*k suivantes :
Figure imgf000017_0001
4. Procédé de codage selon l'une quelconque des revendications 2 et 3, caractérisé en ce que l'ordre des lignes de codes de base est permuté, par rapport à une première structure de référence mettant en œuvre l'un desdits entrelacements primaires, et en ce que ladite étape de permutation applique un entrelacement secondaire obtenu à partir dudit entrelacement primaire, en conservant, par rapport à ladite structure de référence : - l'ordre des entrées de l'étape de codage précédent i ; l'ordre des sorties de l'étape de codage suivant i+1 ; les connexions aux codes de base de l'étape de codage suivant i+1.
5. Procédé de codage selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'au moins un desdits codes de base est un code de Hadamard (4, 2, 2).
6. Procédé de codage selon l'une quelconque des revendications 3 à 5, caractérisé en ce qu'il met en œuvre une matrice génératrice Gn tel que :
Figure imgf000018_0001
où h est une matrice identité ; P une matrice représentant une desdites étapes de codage ;
II une desdites matrice d'entrelacement primaire ou secondaires.
7. Procédé de codage selon l'une quelconque des revendications 1 à 6, caractérisé en ce qu'il comprend une étape de transmission vers le ou lesdits récepteurs des données source alimentant la première étape de codage et de données de redondance délivrées par la dernière étape de codage.
8. Dispositif de codage (52) de données destinées à être transmises vers au moins un récepteur, comprenant au moins deux modules de codage identiques et au moins un module de permutation, chaque module de codage associant à un bloc de données à coder un bloc de données codées, à l'aide d'au moins deux codeurs de base, traitant chacun un sous-ensemble dudit bloc de données à coder, et un module de permutation étant intercalé entre deux modules de codage, un module de codage courant et un module de codage précédent, de façon que l'ordre des données d'un bloc de données à coder par ledit module de codage courant soit différent de l'ordre de ces données codées par ledit module de codage précédent, caractérisé en ce que ledit module de permutation comprend : des moyens de rotation des données d'un bloc de données ; et des moyens d'inversion de l'ordre des données dudit bloc de données.
9. Dispositif de codage selon la revendication 8, caractérisé en ce que ledit module de permutation met en œuvre un des entrelacements primaires suivants : ui = (k -ι,k - 2,k - 3,...,ι,k)
Tl2 = (l, k, k - l, k - 2,...,2), ou un entrelacement secondaire obtenu par permutations par blocs successives des entrelacements primaires IT1 ou IT2, le bloc de données à permuter étant délivré dans un ordre numéroté de 1 à k.
10. Dispositif de codage selon l'une quelconque des revendications 8 et 9, caractérisé en ce qu'il comprend des moyens d'émission vers le ou lesdits récepteurs des données source alimentant le premier module de codage et de données de redondance délivrées par le dernier module de codage.
11. Signal codé comprenant des blocs de données émis ou à émettre vers au moins un récepteur et représentatifs de blocs de données source, codé selon le procédé de codage selon l'une quelconque des revendications 1 à 7.
12. Produit programme d'ordinateur téléchargeable depuis un réseau de communication et/ou enregistré sur un support lisible par ordinateur et/ou exécutable par un processeur, caractérisé en ce qu'il comprend des instructions de code de programme pour la mise en œuvre du procédé de codage selon l'une au moins des revendications 1 à 7, lorsqu'il est exécuté sur un microprocesseur.
PCT/EP2010/051125 2009-01-30 2010-01-29 Procédé de codage de données à au moins deux étapes de codage et à au moins une étape de permutation, dispositif de codage, programme d'ordinateur et signal correspondants WO2010086424A2 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/147,354 US8587459B2 (en) 2009-01-30 2010-01-29 Method for encoding data with at least two encoding steps, and at least one permutation step, corresponding encoding device, computer program and signal
CN201080006209.9A CN102308480B (zh) 2009-01-30 2010-01-29 用于以至少两个编码步骤和至少一个置换步骤来编码数据的方法和对应的编码装置
EP10701691A EP2384548A2 (fr) 2009-01-30 2010-01-29 Procede de codage de donnees a au moins deux etapes d'encodage et au moins une etape de permutation, dispositif de codage, programme d'ordinateur et signal correspondants.
JP2011546861A JP5529167B2 (ja) 2009-01-30 2010-01-29 少なくとも２つの符号化ステップ及び少なくとも１つの置換ステップでデータを符号化する方法、対応する符号化デバイス

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0950629 2009-01-30
FR0950629A FR2941829B1 (fr) 2009-01-30 2009-01-30 Procede de codage de donnees a au moins deux etapes d'encodage a et au moins une etape de permutation, dispositif de codage, programme d'ordinateur et signal correspondants.

Publications (2)

Publication Number Publication Date
WO2010086424A2 true WO2010086424A2 (fr) 2010-08-05
WO2010086424A3 WO2010086424A3 (fr) 2010-10-14

Family

ID=40937540

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2010/051125 WO2010086424A2 (fr) 2009-01-30 2010-01-29 Procédé de codage de données à au moins deux étapes de codage et à au moins une étape de permutation, dispositif de codage, programme d'ordinateur et signal correspondants

Country Status (7)

Country Link
US (1) US8587459B2 (fr)
EP (1) EP2384548A2 (fr)
JP (1) JP5529167B2 (fr)
KR (1) KR20110119773A (fr)
CN (1) CN102308480B (fr)
FR (1) FR2941829B1 (fr)
WO (1) WO2010086424A2 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023174503A1 (fr) * 2022-03-14 2023-09-21 Huawei Technologies Co., Ltd. Appareil et procédé de codage de code linéaire aléatoire et de décodage de bruit additif aléatoire par conjecture (grand)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2782425A1 (fr) 1998-07-31 2000-02-18 France Telecom Procede et dispositif de codage correcteur d'erreurs et procede et dispositif de decodage correspondant

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670898B1 (en) * 2000-08-24 2003-12-30 Tioga Technologies, Ltd. Efficient method and apparatus for interleaving and de-interleaving data
US7684505B2 (en) * 2004-04-26 2010-03-23 Qualcomm Incorporated Method and apparatus for encoding interleaving and mapping data to facilitate GBPS data rates in wireless systems
US7221300B2 (en) * 2004-05-21 2007-05-22 Texas Instruments Incorporated Digital-to-analog converter data rate reduction by interleaving and recombination through mixer switching
WO2006011444A1 (fr) * 2004-07-28 2006-02-02 Matsushita Electric Industrial Co., Ltd. Dispositif de relais et dispositif de decodage de signaux
US7711060B1 (en) * 2004-12-17 2010-05-04 Marvell International Ltd. Data stream interleaving with non-monotonically arranged data rotations for spatially diverse transmission
JP2008526164A (ja) * 2004-12-29 2008-07-17 インテル・コーポレーション ３ストライプ・ギルバート低密度パリティ検査符号
JP4617985B2 (ja) * 2005-04-25 2011-01-26 ソニー株式会社 符号装置および符号化方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2782425A1 (fr) 1998-07-31 2000-02-18 France Telecom Procede et dispositif de codage correcteur d'erreurs et procede et dispositif de decodage correspondant

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
A. OTMANI: "Codes cortex et construction de codes auto-duaux optimaux", THÈSE DE DOCTORAT, UNIVERSITÉ DE LIMOGES, 2002
E. CADIC: "Thèse de doctorat", 2003, UNIVERSITÉ DE LIMOGES, article "Construction de turbo codes courts possédant de bonnes propriétés de distance minimale"
G. BATTAIL: "A conceptual framework for understanding turbo codes", IEEE JOURNAL ON SELECTED AREAS IN COMMUNICATIONS, vol. 16, no. 2, February 1998 (1998-02-01), pages 245 - 254, XP000741778, DOI: doi:10.1109/49.661112
G. OLOCCO; J. TILLICH: "A family of self-dual codes which behave in many respects like random linear codes of rate 1/2", PROCEEDINGS OF THE IEEE INTERNATIONAL SYMPOSIUM ON INFORMATION THEORY, vol. 24-29, June 2001 (2001-06-01), pages 15, XP010552632, DOI: doi:10.1109/ISIT.2001.935878
J. CARLACH; A. OTMANI; C. VERVOUX: "A new scheme for building good self-dual block codes", PROCEEDINGS. IEEE INTERNATIONAL SYMPOSIUM, vol. 25-30, June 2000 (2000-06-01), pages 476
J. CARLACH; C. VERVOUX: "A new family of block turbo-codes", 13TH INTERNATIONAL SYMPOSIUM ON APPLIED ALGEBRA, ALGEBRAIC ALGORITHMS AND ERROR-CORRECTING CODES, November 1999 (1999-11-01)
LEON J. S.: "A probabilistic algorithm for computing minimum weights of large error-correcting codes", IEEE TRANSACTIONS ON INFORMATION THEORY, vol. 35, no. 5, September 1988 (1988-09-01), pages 1354 - 1359, XP000008947, DOI: doi:10.1109/18.21270

Also Published As

Publication number Publication date
FR2941829A1 (fr) 2010-08-06
EP2384548A2 (fr) 2011-11-09
WO2010086424A3 (fr) 2010-10-14
CN102308480A (zh) 2012-01-04
JP2012516598A (ja) 2012-07-19
FR2941829B1 (fr) 2012-06-01
KR20110119773A (ko) 2011-11-02
CN102308480B (zh) 2013-11-06
US8587459B2 (en) 2013-11-19
JP5529167B2 (ja) 2014-06-25
US20120057648A1 (en) 2012-03-08

Similar Documents

Publication Publication Date Title
EP2341628B1 (fr) Procédé de codage LDPC a redondance incrémentale
FR2747255A1 (fr) Procede et dispositif de codage convolutif de blocs de donnees, et procede et dispositif de decodage correspondants
FR2964277A1 (fr) Procede et dispositif d'emission, procede et dispositif de reception, programme d'ordinateur correspondants.
FR3027756A1 (fr) Procede et systeme de traitement de donnees dans un systeme de telecommunications pour une adaptation dynamique a la quantite de donnees a transmettre
EP1101288B1 (fr) Procede et dispositif de codage correcteur d'erreurs et procede et dispositif de decodage correspondants
EP1974472A1 (fr) Procedes d'encodage et de decodage rapides et dispositifs associes
WO1999056398A1 (fr) Procede et dispositif de codage correcteur d'erreurs pour des transmissions de donnees numeriques a debit eleve, et procede et dispositif de decodage correspondant
EP1527521B1 (fr) Dispositif et procede de decodage robuste de codes arithmetiques
WO2010086424A2 (fr) Procédé de codage de données à au moins deux étapes de codage et à au moins une étape de permutation, dispositif de codage, programme d'ordinateur et signal correspondants
WO2018172699A1 (fr) Procédé de codage et codeur à code polaire
FR2805418A1 (fr) Procede de transmission numerique de type a codage correcteur d'erreurs
FR2838581A1 (fr) Procede de codage et/ou de decodage de codes correcteurs d'erreurs, dispositifs et signal correspondants
EP2766996B1 (fr) Codage et decodage correcteur d'erreurs
EP3311495B1 (fr) Conception de l'entrelaceur pour des codes turbo en fonction du motif de poinçonnage
FR2888062A1 (fr) Codeur et turbo decodeur de code produit
EP1471647A2 (fr) Codage et décodage utilisant un code construit sur un treillis dont les sections sont basées sur des codes en bloc à bonne distance
EP2722992B1 (fr) Méthode de codage pour canal à évanouissement quasi-périodique
EP3970275B1 (fr) Dispositif et procede d'encodage efficace de codes ldpc quasi-cycliques
WO2018172694A1 (fr) Construction de turbocodes à rendements compatibles
WO2021198010A1 (fr) Poinçonnage sélectif de codes non binaires
FR3016760A1 (fr) Procede et dispositif de decodage de symboles codes a l'aide d'un code correcteur d'erreurs lineaires, procede et dispositif de codage, et programme d'ordinateur correspondants
FR2949924A1 (fr) Procedes de transmission et de reception d'un signal numerique mettant en œuvre au moins un relais multi-utilisateur dans un reseau cooperatif, programme d'ordinateur et dispositifs correspondants.
WO2016198801A1 (fr) Décodage sur une pluralité de treillis à sections auto-complémentaires a 4 états
FR2782423A1 (fr) Procede et dispositif de codage correcteur d'erreurs et procede et dispositif de decodage correspondant
FR2782424A1 (fr) Procede et dispositif de codage correcteur d'erreurs et procede et dispositif de decodage correspondant

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080006209.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10701691

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 2010701691

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2011546861

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20117020037

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13147354

Country of ref document: US