WO2010081966A1 - Procédé d'encapsulation d'un microcircuit, et dispositif ainsi obtenu - Google Patents

Procédé d'encapsulation d'un microcircuit, et dispositif ainsi obtenu Download PDF

Info

Publication number
WO2010081966A1
WO2010081966A1 PCT/FR2010/000029 FR2010000029W WO2010081966A1 WO 2010081966 A1 WO2010081966 A1 WO 2010081966A1 FR 2010000029 W FR2010000029 W FR 2010000029W WO 2010081966 A1 WO2010081966 A1 WO 2010081966A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin
vias
chip
face
electronic
Prior art date
Application number
PCT/FR2010/000029
Other languages
English (en)
Inventor
Frédéric BOCCIA
Original Assignee
Smart Packaging Solutions (Sps)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smart Packaging Solutions (Sps) filed Critical Smart Packaging Solutions (Sps)
Publication of WO2010081966A1 publication Critical patent/WO2010081966A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the invention relates to an improvement to a method of manufacturing devices with microcircuit or electronic chip, wherein the chip is protected by a resin encapsulation.
  • a support film serving as a printed circuit is used, on which microcircuits obtained by sawing from a silicon wafer are transferred at regular intervals.
  • the support film is constituted by a polyimide or epoxy substrate, coated at least on one side by conductive tracks which make it possible to make the electrical connection between the output pads of the integrated circuit, and the contacts with other electrical components or electronic devices that can be integrated on the electronic module.
  • the face of the substrate opposite to that carrying the chip comprises metal contacts, which when the module is embedded in a smart card, constitute the contacts card allowing communication with a smart card reader.
  • Another disadvantage of the known modules besides the problems of pollution by encapsulating resin, lies in the possibility for moisture to penetrate under the chip via the vias, especially during quality tests.
  • a general object of the invention is therefore to provide a method of manufacturing electronic modules, which is able to solve the technical problems mentioned above.
  • a more specific object of the invention is to provide an improved manufacturing method that allows to bring the vias closer to the support film, and the chip, while avoiding any possibility of passage of encapsulation resin through the vias of the film, or any passage of moisture to the chip via the vias.
  • the subject of the invention is a method for manufacturing electronic modules, and an electronic module, as defined in the claims.
  • the subject of the invention is thus a method of manufacturing an electronic module comprising an insulating substrate provided on a first face of an electronic chip coated with a drop of encapsulating resin, and on a second face of electrical contacts to which are connected the connection son of the chip via metallized vias, characterized in that it comprises a step consisting, when dispensing resin over the chip, to also dispense the resin in the vias and instantly solidify the resin spread in the vias, before it can reach the electrical contacts of the module.
  • the invention provides for selecting an encapsulating resin capable of instantaneously solidifying.
  • a resin whose fast solidification can be caused under the effect of ultraviolet radiation is preferably chosen.
  • the manufacturing method according to the invention therefore provides a step of insolation of the resin by ultraviolet (UV) radiation.
  • UV ultraviolet
  • the lower face of the substrate is passed over a UV insolation ramp.
  • the subject of the invention is also an electronic module comprising an insulating substrate provided on a first face of an electronic chip coated with a drop of encapsulating resin, and on a second face of electrical contacts to which the connection wires are connected.
  • chip via metallized vias characterized in that the vias are filled with a solidified resin according to the manufacturing method described above.
  • FIG. 2 illustrates in sectional view the UV resin dispensing step according to the manufacturing method according to the invention.
  • FIGS. 1A and 1B which respectively illustrate in top view and in section a substrate strip 1 such as those typically used for the manufacture of electronic modules, particularly but not limited to modules for smart cards.
  • a substrate strip 1 such as those typically used for the manufacture of electronic modules, particularly but not limited to modules for smart cards.
  • modules include substrates polyimide or poly epoxy, originally packaged in roll and provided on the sides of drive notches 3 which serve to drive the substrate by pins on the equipment used during the manufacture of the modules.
  • electronic chips 5 are fixed at regular intervals on one side of the substrate, the output pads of which are connected, via connection wires 7, to metallized vias 9 which open on the opposite face, here the lower face of the substrate.
  • the vias 9 are electrically connected, on the face of the substrate opposite to that carrying the chip 5, to connection tracks to other circuits, or, in the case of modules for contact smart cards, to ranges of contacts 11.
  • the chip 5 is protected in known manner by a drop of encapsulating resin 13 which covers the chip 5 and the connection wires 7 so as to protect them against shocks or other mechanical aggression.
  • the slightest error of metering of the amount of coating resin 13, or the slightest error in the positioning of the drop of resin can lead to a covering of the vias 9 by resin. Since the resin is initially liquid in order to facilitate its precise dispensing, it will then penetrate into the via via capillarity, and will immediately soil the opposite face of the module, and in particular the electrical contact pads 11. As represented in FIG. state of the art, to mitigate this risk in part, it is expected to substantially eliminate the vias 9 and 5 chip, but it causes the disadvantages already mentioned, including an increase otherwise unjustified the size of the module, and less space available on the module for the turns of a possible antenna.
  • the invention provides on the one hand also to dispense resin in the vias 11, which seems a priori surprising and contrary to the desired objective, unless coupled this measurement with immediate solidification , or in any case fast, resin flowing in the vias.
  • the invention provides for modifying the known manufacturing process of modules, as diagrammatically seen in profile in FIG. 2.
  • substrate 1 is shown which runs from left to right in front of a dispensing station.
  • resin 21 is shown to the left of the resin dispensing station.
  • a solidification equipment 23 for the encapsulation resin may be a heating station if the resin used is a thermosetting resin, but it will preferably be an ultraviolet irradiation station, coupled with the use of a curable resin.
  • the manufacturing method modified by the invention it is further disposed under the substrate 1 which passes, at the output of the resin dispensing station 21, an UV irradiation ramp 25.
  • the UV-sensitive resin which flows into the vias, is immediately solidified before it can reach the underside of the substrate and the metal contact pads.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un module électronique (2) comportant un substrat (1) isolant pourvu sur une première face d'une puce électronique (5) revêtue d'une goutte de résine d'encapsulage (13), et sur une seconde face de contacts électriques (11) auxquels sont reliés des fils (7) de connexion de la puce par l'intermédiaire de vias métallisés (9), caractérisé en ce qu'il comporte une étape consistant, lors de la dispense de résine (13) au- dessus de la puce, à dispenser également de la résine dans les vias (9) et à solidifier instantanément la résine répandue dans lesdits vias, avant qu'elle ne puisse atteindre les contacts électriques (11) du module. Le procédé selon l'invention trouve son application dans le domaine de la fabrication de composants ou de modules électroniques, notamment de modules pour cartes à puce.

Description

Procédé d'encapsulation d'un microcircuit, et dispositif ainsi obtenu
L'invention concerne un perfectionnement à un procédé de fabrication de dispositifs à microcircuit ou à puce électronique, dans lequel la puce est protégée par une encapsulation en résine.
Dans un grand nombre de procédés de fabrication de modules électroniques à microcircuit, on utilise un film support faisant office de circuit imprimé, sur lequel on reporte à intervalles réguliers des microcircuits obtenus par sciage à partir d'une plaquette de silicium.
Le film support est constitué par un substrat en poly imide ou epoxy, revêtu au moins sur une face par des pistes conductrices qui permettent de réaliser la connexion électrique entre des plots de sortie du circuit intégré, et les contacts avec d'autres composants électriques ou électroniques susceptibles d'être intégrés sur le module électronique. Dans un exemple couramment utilisé pour la fabrication de modules électroniques destinés à des cartes à puce, la face du substrat opposée à celle qui porte la puce, comporte des contacts métalliques, qui lorsque le module est encarté dans une carte à puce, constituent les contacts de la carte permettant la communication avec un lecteur de carte à puce.
Il est alors nécessaire de relier les contacts ou les pistes conductrices situés du côté du film portant la puce, et les contacts métalliques situés sur la face du film opposée à celle qui porte la puce. Cette connexion entre les faces se fait typiquement à l'aide de puits de connexion métallisés traversant le substrat, encore appelés des vias. Or, une fois que la puce est en place sur le substrat, il est en général nécessaire de la protéger contre les chocs et autres agressions physiques, et à cet effet, on la recouvre par une goutte de résine d'enrobage, de façon à réaliser une capsule de protection pour la puce.
Dans ce contexte, il est nécessaire d'éloigner suffisamment les vias conducteurs de la goutte de résine. En effet, la résine est typiquement liquide lors de son dépôt, et une trop grande proximité avec les vias peut conduire à ce que de la résine coule dans les vias, traverse le substrat, et vienne polluer la face opposée du film. En premier lieu, cette pollution par de la résine présente un inconvénient cosmétique, du fait des traces laissées par la résine. Mais cette pollution par de la résine d'encapsulage est surtout particulièrement gênante dans le cadre de la réalisation de modules électroniques pour cartes à puce à contact, puisque les contacts métalliques situés sur la face opposée à celle de la puce peuvent être eux-mêmes tâchés par de la résine. Ceci entraine des problèmes fonctionnels, comme de mauvais contacts électriques, puisque la résine d'encapsulage est électriquement isolante.
La solution habituellement utilisée dans l'état de la technique consiste à éloigner les vias le plus possible de la puce, mais on comprend bien que cela à tendance à agrandir la taille des modules, et nuit à la possibilité de miniaturiser suffisamment les modules électroniques.
En outre, dans le cas de modules électroniques pourvus d'une antenne pour permettre une communication sans contact avec un dispositif externe, comme un lecteur de carte à puce sans contact par exemple, le déplacement des vias loin de la puce interfère avec la place disponible pour les spires de l'antenne, ce qui induit une réduction du nombre de spires, et donc une réduction de la portée de communication du dispositif.
Un autre inconvénient des modules connus, outre les problèmes de pollution par la résine d'encapsulage, réside dans la possibilité pour de l'humidité de pénétrer sous la puce par l'intermédiaire des vias, notamment lors des tests de qualité.
En définitive, on voit donc que pour des questions de miniaturisation des modules, on aurait intérêt à rapprocher les vias autant que possible de la puce, mais qu'en faisant cela, on expose la puce à des pénétrations d'humidité, et on expose les contacts à des risques de pollution par la résine d'encapsulage.
Un but général de l'invention est par conséquent de proposer un procédé de fabrication de modules électroniques, qui soit à même de résoudre les problèmes techniques mentionnés plus haut.
Un but plus spécifique de l'invention est de proposer un procédé de fabrication amélioré qui permette de rapprocher les vias du film de support, et la puce, tout en évitant toute possibilité de passage de résine d'encapsulation à travers les vias du film, ou tout passage d'humidité vers la puce par l'intermédiaire des vias.
A cet effet, l'invention a pour objet un procédé de fabrication de modules électroniques, et un module électronique, tels que définis dans les revendications.
Plus précisément, l'invention à donc pour objet un procédé de fabrication d'un module électronique comportant un substrat isolant pourvu sur une première face d'une puce électronique revêtue d'une goutte de résine d'encapsulage, et sur une seconde face de contacts électriques auxquels sont reliés les fils de connexion de la puce par l'intermédiaire de vias métallisés, caractérisé en ce qu'il comporte une étape consistant, lors de la dispense de résine au-dessus de la puce, à dispenser également de la résine dans les vias et à solidifier instantanément la résine répandue dans les vias, avant qu'elle ne puisse atteindre les contacts électriques du module.
Ainsi, on profite de l'écoulement de la résine d'encapulage au- dessus de la puce et dans les vias, pour solidifier rapidement la résine qui s'écoule dans les vias, et ainsi éviter qu'elle n'arrive jusqu'à la face opposée du substrat et jusqu'aux contacts électriques du module. Par conséquent, l'invention prévoit de choisir une résine d'encapsulage susceptible de se solidifier instantanément. On choisira de préférence une résine dont la solidification rapide peut être provoquée sous l'effet d'un rayonnement ultraviolet.
De façon avantageuse, le procédé de fabrication selon l'invention prévoit donc une étape d'insolation de la résine par un rayonnement ultraviolet (UV). Afin d'accéder au mieux à la résine dès qu'elle s'écoule dans les vias, on fait passer la face inférieure du substrat au-dessus d'une rampe d'insolation UV.
L'invention a également pour objet un module électronique comportant un substrat isolant pourvu sur une première face d'une puce électronique revêtue d'une goutte de résine d'encapsulage, et sur une seconde face de contacts électriques auxquels sont reliés les fils de connexion de la puce par l'intermédiaire de vias métallisés, caractérisé en ce que les vias sont remplis par une résine solidifiée selon le procédé de fabrication décrit plus haut. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée des dessins annexés dans lesquels : les figures IA et IB illustrent respectivement en vue de dessus et en vue en coupe I-I, une bande de substrat utilisée pour le procédé de fabrication de modules électroniques conforme au procédé de fabrication selon l'état de la technique ;
- la figure 2 illustre en vue en coupe l'étape de dispense de résine UV conforme au procédé de fabrication selon l'invention.
On se réfère aux figures IA et IB qui illustrent respectivement en vue de dessus et en coupe une bande de substrat 1 comme ceux typiquement utilisés pour la fabrication de modules électroniques, notamment mais sans caractère limitatif, de modules pour cartes à puce. Il s'agit notamment de substrats en poly imide ou en poly époxy, conditionnés à l'origine en rouleau et pourvus sur les côtés d'encoches d'entraînement 3 qui servent à l'entrainement du substrat par des picots situés sur les équipement utilisés lors de la fabrication des modules. De façon connue, on fixe à intervalles réguliers sur une face du substrat, des puces électroniques 5, dont les plots de sortie sont connectés, par l'intermédiaire de fils de connexion 7, à des vias métallisés 9 qui débouchent sur la face opposée, ici la face inférieure, du substrat. Les vias 9 sont électriquement connectés, sur la face du substrat opposée à celle qui porte la puce 5, à des pistes de connexion vers d'autres circuits, ou encore, dans le cas de modules pour cartes à puce à contact, à des plages de contacts 11.
Après la réalisation des connexions électriques, on protège la puce 5 de façon connue par une goutte de résine d'enrobage 13 qui recouvre la puce 5 et les fils de connexion 7 de façon à les protéger contre des chocs ou d'autres agressions mécaniques.
Afin d'individualiser les modules électroniques terminés, on les découpe à partir du substrat, comme schématisé par les lignes en trait interrompu 15.
Comme on le voit aisément à partir des figures IA, IB, la moindre erreur de dosage de la quantité de résine d'enrobage 13, ou la moindre erreur de positionnement de la goutte de résine, peut amener un recouvrement des vias 9 par de la résine. Comme la résine est dans un premier temps liquide pour faciliter sa dispense précise, elle pénétrera alors dans le via par capillarité, et viendra immédiatement souiller la face opposée du module, et notamment les plages de contacts électriques 11. Comme représenté en figure IB, dans l'état de la technique, pour pallier en partie ce risque, il est prévu d'écarter sensiblement les vias 9 et la puce 5, mais cela entraîne les inconvénients déjà cités, notamment un accroissement autrement injustifié de la taille du module, et moins de place disponible sur le module pour les spires d'une éventuelle antenne.
Afin de remédier à ces inconvénients, l'invention prévoit d'une part de dispenser également de la résine dans les vias 11, ce qui parait à priori surprenant et contraire à l'objectif recherché, à moins de coupler cette mesure avec une solidification immédiate, ou en tout cas rapide, de la résine qui s'écoule dans les vias.
A cet effet, l'invention prévoit de modifier le procédé de fabrication connu de modules, comme schématisé en vue de profil en figure 2. Dans cette figure, on a représenté le substrat 1 qui défile de gauche à droite devant une station de dispense de résine 21. A gauche de la station de dispense de résine, se trouvent les équipements connus habituels et non représentés, qui fixent les puces 5 sur le substrat, et réalisent les connexions électriques entre les plots de la puce et les plages de connexion.
A droite de la station de dispense de résine, on a représenté un équipement 23 de solidification de la résine d'encapsulage. Il peut s'agir d'une station de chauffage si la résine utilisée est une résine thermodurcissable, mais il s'agira de préférence d'une station d'insolation par un rayonnement ultraviolet, couplé à l'utilisation d'une résine durcissable aux U. V.
Selon le procédé de fabrication modifié par l'invention, on a disposé en outre sous le substrat 1 qui défile, en sortie de la station 21 de dispense de résine, une rampe d'insolation UV 25. Ainsi, la résine sensible aux UV, qui s'écoule dans les vias, est immédiatement solidifiée avant qu'elle ne puisse atteindre la face inférieure du substrat et les plages de contact métalliques.
Bien entendu, de façon étonnante, cette modification rend possible, voire souhaitable, le rapprochement des vias 9 et de la puce 5, afin qu'ils puissent bénéficier d'une même opération de dispense de résine. II suffira alors à l'homme de métier de paramétrer de façon adéquate la quantité de résine dispensée, et la puissance de la rampe d'insolation 25, pour qu'une partie de la résine s'écoule dans les vias et puisse être solidifiée grâce à la rampe d'insolation 25. L'invention répond donc aux buts fixés. En effet, grâce à l'ajout d'une étape d'insolation UV de la résine d'encapsulage au moment même où celle-ci coule dans les vias, la résine se fige dans les vias et les bouche, de sorte que la résine ne peut plus contaminer les contacts électriques disposés sur la face du substrat opposée à celle qui porte la puce.
En outre, grâce à cette étape d'insolation, il est maintenant possible de disposer les vias directement au droit de la puce ou des ses plots de contact, sans que de l'humidité ne puisse remonter vers la puce à travers les vias, puisque ceux-ci sont bouchés par la résine durcie.
Enfin, dans le cas de modules électroniques pourvus d'une antenne, le fait de rapprocher les vias de la puce permet de libérer autour de la puce et des vias, davantage d'espace pour les spires de l'antenne, ce qui a bien entendu une influence favorable sur la portée de communication du module électronique sans contact.

Claims

REVENDICATIONS
1. Procédé de fabrication d'un module électronique (2) comportant un substrat (1) isolant pourvu sur une première face d'une puce électronique (5) revêtue d'une goutte de résine d'encapsulage (13), et sur une seconde face de contacts électriques (11) auxquels sont reliés des fils (7) de connexion de la puce par l'intermédiaire de vias métallisés (9), caractérisé en ce qu'il comporte une étape consistant, lors de la dispense de résine (13) au-dessus de la puce, à dispenser également de la résine dans les vias (9) et à solidifier instantanément la résine répandue dans lesdits vias, avant qu'elle ne puisse atteindre les contacts électriques (11) du module.
2. Procédé de fabrication selon la revendication 1, caractérisé en ce que la résine d'encapsulage (13) est une résine qui se solidifie instantanément sous l'effet d'un rayonnement ultraviolet.
3. Procédé de fabrication selon la revendication 2, caractérisé en ce qu'il comporte, après l'étape de dispense de résine (13) sur la puce (5) et dans les vias (9), une étape d'insolation de la résine par un rayonnement ultraviolet.
4. Procédé de fabrication selon la revendication 3, caractérisé en ce que, pour insoler la résine (13) dans les vias (9), on fait passer la face inférieure du substrat (1) au-dessus d'une rampe d'insolation
UV (25).
5. Module électronique (2) comportant un substrat (1) isolant pourvu sur une première face d'une puce électronique (5) revêtue d'une goutte de résine d'encapsulage (13), et sur une seconde face de contacts électriques (11) auxquels sont reliés les fils de connexion de la puce (5) par l'intermédiaire de vias métallisés (9), caractérisé en ce que les vias (9) sont remplis par une résine solidifiée, selon le procédé de fabrication des revendications 1 à 4.
PCT/FR2010/000029 2009-01-15 2010-01-14 Procédé d'encapsulation d'un microcircuit, et dispositif ainsi obtenu WO2010081966A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0900170A FR2941088B1 (fr) 2009-01-15 2009-01-15 Procede d'encapsulation d'un microcircuit, et dispositif ainsi obtenu
FR0900170 2009-01-15

Publications (1)

Publication Number Publication Date
WO2010081966A1 true WO2010081966A1 (fr) 2010-07-22

Family

ID=40512234

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2010/000029 WO2010081966A1 (fr) 2009-01-15 2010-01-14 Procédé d'encapsulation d'un microcircuit, et dispositif ainsi obtenu

Country Status (2)

Country Link
FR (1) FR2941088B1 (fr)
WO (1) WO2010081966A1 (fr)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986890A (en) * 1995-12-22 1999-11-16 Giesecke & Devrient Gmbh Semifinished product with an electronic module
US20020003308A1 (en) * 1998-05-13 2002-01-10 Jae-Hong Kim Semiconductor chip package and method for fabricating the same
US6744122B1 (en) * 1999-10-04 2004-06-01 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6979594B1 (en) * 2002-07-19 2005-12-27 Asat Ltd. Process for manufacturing ball grid array package
US20080079151A1 (en) * 2006-09-29 2008-04-03 Sanyo Electric Co., Ltd. Semiconductor module, method for manufacturing the semiconductor module and portable device carrying the same
US20080197480A1 (en) * 2007-02-16 2008-08-21 Advanced Chip Engineering Technology Inc. Semiconductor device package with multi-chips and method of the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986890A (en) * 1995-12-22 1999-11-16 Giesecke & Devrient Gmbh Semifinished product with an electronic module
US20020003308A1 (en) * 1998-05-13 2002-01-10 Jae-Hong Kim Semiconductor chip package and method for fabricating the same
US6744122B1 (en) * 1999-10-04 2004-06-01 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6979594B1 (en) * 2002-07-19 2005-12-27 Asat Ltd. Process for manufacturing ball grid array package
US20080079151A1 (en) * 2006-09-29 2008-04-03 Sanyo Electric Co., Ltd. Semiconductor module, method for manufacturing the semiconductor module and portable device carrying the same
US20080197480A1 (en) * 2007-02-16 2008-08-21 Advanced Chip Engineering Technology Inc. Semiconductor device package with multi-chips and method of the same

Also Published As

Publication number Publication date
FR2941088A1 (fr) 2010-07-16
FR2941088B1 (fr) 2011-02-11

Similar Documents

Publication Publication Date Title
EP0970438B1 (fr) Procede de fabrication de carte a puce ou dispositif electronique analogue
EP3567527B1 (fr) Procédé de fabrication d'un circuit pour module de carte à puce et circuit pour module de carte à puce
US20050104165A1 (en) Semiconductor element, semiconductor device, and method for manufacturing semiconductor element
FR2629666A1 (fr) Carte a circuit integre comportant des modules de circuit destines au montage de composants electroniques
FR2514561A1 (fr) Photocoupleur utilisant un cadre de montage plie
FR2488446A1 (fr) Element support pour un module de circuits integres
FR2882174A1 (fr) Procede de fabrication d'un dispositif microelectronique a fonctionnement sans contact notamment pour passeport electronique
EP1861813A1 (fr) Module electronique et carte a puce avec indicateur lumineux
WO2001059841A1 (fr) Procede d'interconnexion en trois dimensions et dispositif electronique obtenu par ce procede
WO2009010649A1 (fr) Procédé de connexion d'une puce électronique sur un dispositif d'identification radiofréquence
FR2788375A1 (fr) Procede de protection de puce de circuit integre
WO1998044451A1 (fr) Module electronique pour carte a puce
FR2769441A1 (fr) Carte electronique sans contact et son procede de fabrication
FR3040534A1 (fr) Dispositif electronique muni d'une couche conductrice et procede de fabrication
FR2778769A1 (fr) Carte a circuit integre comportant un bornier d'interface et procede de fabrication d'une telle carte
WO2010081966A1 (fr) Procédé d'encapsulation d'un microcircuit, et dispositif ainsi obtenu
EP1724712A1 (fr) Micromodule, notamment pour carte à puce
EP0688050A1 (fr) Procédé d'assemblage de carte à circuit intégré et carte ainsi obtenue
FR2779255A1 (fr) Procede de fabrication d'un dispositif electronique portable comportant au moins une puce de circuit integre
FR2894714A1 (fr) Procede de connexion d'une puce electronique sur un dispositif d'identification radiofrequence
EP1147557A1 (fr) Dispositif a circuits integres, module electronique pour carte a puce utilisant le dispositif et procede de fabrication dudit dispositif
EP3072150A1 (fr) Procede de fabrication de dispositifs electroniques
EP0741369B1 (fr) Procédé d'enrobage d'un composant électronique et dispositif de mise en oeuvre dudit procédé
FR2883660A1 (fr) Dispositif a semi-conducteur et son procede de production.
WO2002047161A2 (fr) Barriere anti debordement de colle fixation d'une puce semi-conductrice

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10704382

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10704382

Country of ref document: EP

Kind code of ref document: A1