WO2010043205A1 - Electrical terminal lead for a semiconductor component, semiconductor component, and method for producing an electrical terminal lead - Google Patents

Electrical terminal lead for a semiconductor component, semiconductor component, and method for producing an electrical terminal lead Download PDF

Info

Publication number
WO2010043205A1
WO2010043205A1 PCT/DE2009/001414 DE2009001414W WO2010043205A1 WO 2010043205 A1 WO2010043205 A1 WO 2010043205A1 DE 2009001414 W DE2009001414 W DE 2009001414W WO 2010043205 A1 WO2010043205 A1 WO 2010043205A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
conductor layer
electrical connection
layer
connection conductor
Prior art date
Application number
PCT/DE2009/001414
Other languages
German (de)
French (fr)
Inventor
Michael Zitzlsperger
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of WO2010043205A1 publication Critical patent/WO2010043205A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Definitions

  • the present application relates to an electrical connection conductor which is suitable for a semiconductor component, and to a method for producing an electrical connection conductor. Furthermore, a semiconductor component is specified with an electrical connection conductor.
  • leadframes are often used for the production of semiconductor components.
  • Another word for leadframe is leadframe, for example.
  • a leadframe has electrical connection leads for an electronic one
  • a leadframe often consists at least essentially of stamped copper sheet.
  • At least one semiconductor chip is often mechanically and electrically connected to the intended electrical connection conductors. Subsequently, the chip and a part of each of the leads are encapsulated with a capsule mass.
  • the electrical connection conductors protrude, for example laterally on opposite sides of the capsule mass out.
  • a particularly advantageous semiconductor component with the electrical connection conductor and a method for producing the electrical connection conductor should be specified.
  • An electrical connection conductor for a semiconductor component in particular for an optoelectronic semiconductor component, is specified.
  • This has a first conductor layer and a second conductor layer, which are interconnected via mutually facing main surfaces.
  • the first conductor layer, the second conductor layer or both the first and the second conductor layer has at least one thinned region in which its layer thickness is less than its maximum layer thickness.
  • Both the electrical connection conductor and each of the conductor layers per se are in particular self-supporting or self-supporting elements, that is to say they are dimensionally stable, in particular in a state in which they are free of further material, and can be moved and transported as such while retaining their shape.
  • Electrically conductive coatings such as thin metal coatings or thin layers of transparent, electrically conductive oxides deposited on material surfaces are not covered by the term "first conductor layer” or "second conductor layer”. This is especially true if the coating is in a mold in which it is not on another material applied, but is free of further material, would not be suitable for conventional processing due to lack of dimensional stability.
  • both the first conductor layer and the second conductor layer have a maximum thickness of at least 50 ⁇ m, preferably of at least 80 ⁇ m or at least 90 ⁇ m. That is, the conductor layer must have a thickness at least at one point which is at least as large as one of the specified thicknesses, the thickness being measured perpendicular to a main extension plane of the conductor layer.
  • the first conductor layer, the second conductor layer or both the first and the second conductor layer is a metal plate or has a metal plate.
  • the conductor layers each have a flat shape with opposing major surfaces, through
  • Side surfaces are interconnected. The side surfaces are each smaller than the main surfaces.
  • the electrical connection conductor can be formed with a plurality of additional properties which exceed conventional properties, such as electrical conductivity and, where appropriate, the suitability as a carrier for a semiconductor chip, go out.
  • the term "thinned area” does not imply any particular manufacturing process for the formation of such areas. It may be expedient, starting from a conductor layer with a constant thickness thinned areas, for example by removing material, for example by etching, or by impressing produce. However, this is not mandatory.
  • the conductor layer can be formed from the outset with thinner and thicker areas.
  • Thiinned area is generally defined by the layer thickness of the conductor layer being smaller than its maximum layer thickness, regardless of a manufacturing method. Conveniently, the thinned area has a thickness that is at least 10%, at least 25% or at least 35% less than the maximum thickness of the conductor layer. For example, a thinned region may have a thickness that is about 40% or about 50% less than the maximum thickness of the conductor layer.
  • Connecting conductor is formed on a first side of the electrical connection conductor, a capsule mass having a silicone. In other words, then the capsule mass forms a housing ground for the two conductor layers.
  • Silicones have the advantage, when irradiated by short-wave electromagnetic radiation, much lower than other capsule materials, for example optical resins, for aging. Furthermore, silicones have a significantly increased temperature resistance than, for example, epoxides. While
  • Epoxies can typically be heated to a maximum of about 150 ° C without damage, this is possible with silicones up to about 200 ° C.
  • the capsule composition consists of one or more of the silicones described herein, wherein additionally in the silicone radiation-reflecting or radiation-absorbing fillers such as TiC> 2 or carbon black can be introduced.
  • hybrid materials such as mixtures of silicones and epoxides or mixtures of silicones with other organic materials such as vinyl or acrylic-containing materials are also suitable for the capsule composition.
  • Hybrid materials of the type described are advantageously more radiation-stable and thermally more stable than pure epoxides and also have good mechanical properties (for example
  • the electrical connection conductor is at least partially free of the encapsulation compound and of electrically insulating material on a second side opposite the first side in an area laterally overlapping the encapsulation compound.
  • the electrical connection conductor is surface mountable.
  • the first conductor layer is part of a first leadframe and the second conductor layer is part of a second leadframe.
  • the two leadframes are linked together in a single, composite leadframe.
  • a leadframe which can also be called a leadframe, is a metal plate in which a plurality of electrical connection conductors for a semiconductor component are connected to one another, wherein the electrical connection conductors in the metal plate are formed and shaped by corresponding recesses in the plate.
  • leadframe is familiar to the person skilled in the art, in particular also to a person skilled in the field of optoelectronics.
  • conductor layer does not necessarily imply a one-piece layer. Rather, the conductor layer may also have a plurality of spaced apart, juxtaposed partial layers.
  • both the first and the second conductor layer each have at least one thinned region in which their layer thickness is less than their maximum layer thickness.
  • Sleiter allows regarding the formation of additional functions or special shapes and structures in the electric Anschlus'.
  • the thinned region of the first conductor layer overlaps laterally with the thinned region of the second conductor layer.
  • Lateral in the context of the present application means a direction, which runs parallel to a main extension plane of the corresponding conductor layer or the electrical connection conductor.
  • the first conductor layer has at least one opening.
  • the breakthrough may be, for example, a hole in the conductor layer. or a recess extending through the entire thickness of the conductor layer.
  • the recess may be open on at least one side, that is to say it is not necessarily surrounded on all sides laterally by material of the conductor layer.
  • the recess is a gap between the partial layers.
  • the first conductor layer has a thinned region which adjoins the opening.
  • the second conductor layer has a thinned region which overlaps laterally with the breakdown of the first conductor layer.
  • the breakthrough and the thinned area can completely overlap with each other. However, they may overlap only partially, that is, the aperture may be partially laterally offset from the thinned area.
  • an opening area of the opening in a plan view of the first conductor layer is smaller than a surface of the thinned area of the second conductor layer, which overlaps with the opening the top view.
  • Top view means a viewing angle perpendicular to a main plane of extension of one of the conductor layers or the electrical connection conductor.
  • the opening area of the opening is larger than the area of the thinned area of the second conductor layer overlapping with the opening, viewed in plan view.
  • the first conductor layer has a part which forms part of the second
  • Laterally projecting conductor layer wherein a region between the part of the first conductor layer and the laterally projected part of the second conductor layer is free of material of the electrical connection conductor. In particular, there is a gap between the parts.
  • the part of the first conductor layer adjoins the opening.
  • a part of the first conductor layer projects laterally beyond a part of the second conductor layer, wherein between the part of the first conductor layer and the part of the second conductor layer is a region free of material of the electrical
  • Connecting conductor is. In particular, there is a gap between the parts.
  • Conductor layer are interconnected by means of a connecting means.
  • the connecting means is in one embodiment, an electrically and / or thermally well conductive Material.
  • the connecting means may advantageously be a solder or an electrically conductive adhesive.
  • a chip mounting region is provided on a part of the second conductor layer.
  • the first conductor layer is arranged downstream of the second conductor layer on the side of the chip mounting region.
  • the chip mounting region is provided or formed in particular in a recess of the electrical connection conductor.
  • At least one inner wall whose main extension plane extends obliquely to a main extension plane of the electrical connection conductor and is tilted towards the chip mounting region compared to the main extension plane of the electrical connection conductor.
  • An inner wall formed in this way can serve as a reflector for an electromagnetic radiation emitted or to be received by a semiconductor chip in the case of an optoelectronic component.
  • a semiconductor component which has the electrical connection conductor in at least one of its embodiments or embodiments.
  • the electrical connection conductor is provided on a first side with a semiconductor chip and with a capsule mass, wherein the encapsulant surrounds the semiconductor chip and is integrally formed on the electrical connection conductor.
  • the capsule mass can be integrally formed and encapsulates the chip and in places the electrical connection conductor.
  • the semiconductor device according to one embodiment is an optoelectronic semiconductor device.
  • the semiconductor chip is in particular suitable for emitting and / or receiving electromagnetic radiation.
  • the electrical connection conductor is at least partially free of the encapsulation compound and any other insulating material on a second side opposite the first side in a region laterally overlapping the encapsulation compound. This means that the electrical connection conductor on the second side in such areas is at least partially free of the encapsulant in which encapsulant is present on the opposite first side.
  • the exposed part of the electrical connection conductor on its second side functions, in particular, as an external electrical connection of the semiconductor component.
  • connection conductor is completely enclosed by the latter in the region of the encapsulation compound and a further part of the connection conductor protrudes from the encapsulation compound and is bent onto a rear side of the encapsulation compound, do not fall under the previously described embodiment.
  • the semiconductor component can also have such features.
  • a region of the electrical connection conductor on the second side, which overlaps laterally with the semiconductor chip, is free of the encapsulation compound and also free of any other electrically insulating material.
  • the semiconductor chip is in particular a light-emitting diode chip, wherein the term "light-emitting diode chip” is not limited to chips which emit visible light but is generally used for all semiconductor chips which emit electromagnetic radiation.
  • the semiconductor chip has an epitaxial semiconductor layer sequence comprising an active layer in which the electromagnetic radiation is generated.
  • the capsule mass is formed according to a further embodiment to a large part or completely transparent to radiation.
  • the radiation-transmissive parts it has a transmittance of at least 50%, preferably of at least 70%, for electromagnetic radiation from the wavelength spectrum of the semiconductor chip.
  • the latter has a second electrical connecting conductor, which likewise has a first and a second conductor layer, which face one another
  • the second electrical connection conductor may be formed according to at least one of the described embodiments of the electrical connection conductor.
  • the electrical connection conductor overlaps completely or at least 80%, preferably at least 90% laterally, with the encapsulation compound. According to a further embodiment, this additionally or alternatively applies to the second electrical connection conductor.
  • a method for producing an electrical connection conductor for a semiconductor component is specified. The method provides a first conductor layer and a second conductor layer. The conductor layers each have major surfaces facing away from each other. The first and second conductor layers are connected to each other via two of their major surfaces such that these major surfaces face each other. The connecting of the first and the second conductor layer takes place, in particular, after the provision of the conductor layers. Furthermore, at least one thinned region is formed in the first conductor layer, the second conductor layer or both in the first and the second conductor layer, in which the layer thickness of the corresponding conductor layer is less than its maximum layer thickness.
  • the thinned region can be formed before or after the first or the second conductor layer is connected to one another.
  • the formation of the thinned region can in particular also take place during the provision of the corresponding conductor layer, for example during the production of the conductor layer.
  • the conductor layer can be formed from the outset with a thinned area.
  • the thinned area can also be formed in particular by material removal or by material deformation.
  • Figure 1 is a schematic sectional view of the first and the second conductor layer during a
  • Figure 2 is a schematic sectional view of the electrical connection conductor according to the first embodiment with the conductor layers shown in Figure 1;
  • Figure 3 is a schematic sectional view of
  • Figure 4 is a schematic sectional view of
  • Figure 5 is a schematic sectional view of
  • Figure 6 is a schematic sectional view of the semiconductor device according to a fourth
  • Figure 7 is a schematic sectional view of
  • Figure 8 is a schematic sectional view of
  • Figure 9 is a schematic sectional view of
  • FIG. 10 shows a first exemplary schematic plan view of that shown in FIG. 3, 5, 8 or 9
  • Figure 11 is a second exemplary schematic plan view of the semiconductor device shown in Figure 3, 5, 8 or 9;
  • FIG. 12 shows an exemplary detail of the component shown in FIG. 4 in a schematic sectional view.
  • FIG. 1 schematically shows a first conductor layer 11 and a second conductor layer 12. Both the first and the second conductor layer have a plurality of thinned areas, which will be explained below in connection with FIG.
  • the first conductor layer 11 also has several breakthroughs.
  • the breakthroughs may be formed, for example, as holes. However, they can also be recesses which are open on at least one side or which separate the various parts of the first conductor layer 11 visible in FIG. In other words, the first conductor layer 11 may also have a plurality of separate parts.
  • Both the first and the second electrical conductor layer comprises electrically conductive material.
  • the conductor layers may in particular also consist entirely of electrically conductive material. Alternatively, they may only partially consist of electrically conductive material. However, they preferably consist to a large extent of electrically conductive material, for example more than 50%, more than 75% or more than 80%.
  • the conductor layers 11, 12 comprise or consist of metallic material. Both conductor layers may for example consist to a large extent of copper.
  • the conductor layers may be e.g. be coated with at least one other metal, such as gold, silver or tin.
  • the maximum thickness of both conductor layers 11, 12 or one of the conductor layers is for example 0.1 mm, 0.15 mm or 0.2 mm.
  • conductor layers with different maximum thicknesses can also be used.
  • the first conductor layer 11 may have a maximum thickness 13 of about 0.15 mm and the second conductor layer 12 a maximum thickness 23 of 0.4 mm, or vice versa.
  • the connection material 3 is, for example, a solder or an electrically conductive adhesive. In principle, an electrically insulating connection material can also be used.
  • At least some of the thinned regions of the first conductor layer 11 as well as some of the openings 4 could in principle also be produced only after the first conductor layer 11 and the second conductor layer 12 have been connected to one another by means of the connection means 3.
  • the use of at least two conductor layers 11, 12 allows the electrical connection conductor 10 to be provided in a technically simple manner with a multiplicity of three-dimensional structures which would otherwise not be realizable or only with significantly higher outlay.
  • the first conductor layer 11 has a thinned region 111 on a first edge, which projects laterally beyond a thinned region 121 of the second conductor layer 12. Between the thinned portion 111 of the first conductor layer and the thinned portion 121 of the second conductor layer is a region which is free of material of the electrical connection layer. In the illustration in FIG. 2, the complete area between the thinned areas is at the edge
  • connection conductor 111, 121 free of material of the connection conductor.
  • part of this area could also be material of Connecting conductor, for example, connecting material 3 could protrude into the area.
  • Such a gap at an edge of the electrical connecting conductor can, in the case of a component to be produced, act like an anchoring element for a capsule mass, by means of which the risk of delamination of the encapsulation compound and the electrical connecting conductor can be significantly reduced.
  • the other structures of the electrical connection conductor shown in Figure 2 can act as an anchor element for a capsule mass when the respective gaps between parts of the first conductor layer 11 and the second conductor layer 12 are at least partially filled by a capsule mass.
  • the thinned regions 112, 113 of the first conductor layer 11 shown in FIG. 2 adjoin an opening 4.
  • the cross-sectional area of the recess increases, as viewed in a plan view, in the course from an outer side of the first conductor layer 11 to the second conductor layer 12.
  • Such depressions can be used for example as a pure anchor element of the electrical connection conductor 10.
  • the bottom of such a recess can also be used as a mounting surface for a semiconductor chip, which is arranged correspondingly in the recess.
  • a further recess is formed in the middle of the electrical connection conductor 10 according to Figure 2.
  • Thinned regions 114, 115 of the first conductor layer adjoin an opening 4 in this depression and project laterally beyond a thinned region 123 of the second conductor layer 12. Between the thinned regions 114, 115 of the first conductor layer 11 and the thinned region 123 of the second conductor layer 12 is a gap.
  • this depression has a different course of the size of the cross-sectional area. Starting from the outside of the first conductor layer 11, the cross-sectional area of the recess within the aperture initially decreases to become larger again in the region of the second conductor layer 12.
  • a further thinned region 116 of the first conductor layer 11 is present, which laterally projects beyond a part of the second conductor layer 12.
  • a thinned area 124 of the second conductor layer 12 only partially with the thinned Area 116 overlaps.
  • the thinned region 124 of the second conductor layer 12 overlaps also only partially laterally with another opening 4, to which the thinned area 116 adjoins.
  • Structural elements such as protruding parts or openings, are formed as in each case in one of the conductor layers 11, 12. If, for example, the thinned areas and the openings are made by etching in conductor layers made of metal, then there is a minimum size of a lateral extension of the thinned areas and the breakdown on the order of the maximum thickness of the unstructured conductor layer.
  • the first conductor layer 11 has an unthinned part 118 which laterally projects beyond a part 125 of the second conductor layer 12, wherein a gap exists between these parts 118, 125 of the conductor layers 11, 12. These can also serve as anchoring element for a capsule mass.
  • FIGS. 3 to 9 each illustrate an exemplary embodiment of a semiconductor component.
  • the semiconductor component is, for example, an optoelectronic component, for example a
  • the LEDs component has in each case a first electrical connection conductor 10 and a second electrical connection conductor 20.
  • the first electrical connection conductor 10 in each case has a chip mounting region 5, on which a semiconductor chip 50 is mounted mechanically and electrically conductive.
  • the semiconductor chip 50 is, for example, a light-emitting diode chip.
  • This has, for example, an epitaxial semiconductor layer sequence comprising active layer.
  • the active layer can in particular be composed of several partial layers, which in particular can also have different material compositions.
  • the semiconductor layer sequence has, for example, III / V compound semiconductor materials.
  • a III / V compound semiconductor material comprises at least one element of the third main group such as B, Al, Ga, In, and a fifth main group element such as N, P, As.
  • the term "III / V compound semiconductor material” includes the group of binary, ternary or quaternary compounds containing at least one element from the third main group and at least one element from the fifth main group, for example nitride and phosphide compound semiconductors.
  • Such a binary, ternary or quaternary compound may also have, for example, one or more dopants and additional constituents.
  • the active layer 11 preferably comprises a pn junction, a double heterostructure, a single quantum well (SQW) or, more preferably, one
  • Quantum well structure for generating radiation.
  • the term quantum well structure unfolds no significance with regard to the dimensionality of the quantization. It thus includes u.a. Quantum wells, quantum wires and quantum dots and each
  • the chip mounting region 5 is formed in each case on an outer surface of the second conductor layer 12 of the first electrical connection conductor 10.
  • the first conductor layer 11 follows the second conductor layer 12 on the side of the chip mounting region 5.
  • the semiconductor chip 50 is at least partially laterally surrounded by material of the first electrical connection layer 10. In other words, it is arranged in a depression of the first electrical connection layer 10.
  • the first electrical connection conductor 10 and the semiconductor chip 50 are provided with a capsule mass 9 of the semiconductor component.
  • the capsule mass 9 encapsulates the semiconductor chip 50 and is molded onto the electrical connection conductor 10.
  • the latter is free of the encapsulation compound and of other electrically insulating material.
  • This region of the outer surface of the first electrical connection conductor 10 serves, for example, as an external electrical contact surface 81 of the semiconductor component.
  • the chip mounting portion 5 is formed on an outer surface of a thinned portion 122 of the second conductor layer 12.
  • the distance between the Chip mounting area 5 and the external electrical connection surface 81 with advantage particularly small.
  • a particularly low thermal resistance between the semiconductor chip 50 and the electrical connection surface 81 can be achieved, which can have a positive effect on the operation, the performance and the resistance of the semiconductor component.
  • the thickness of the conductor layer for thermal resistance plays only a minor role.
  • the chip mounting portion 5 is formed on an outer surface of the first conductor layer (i.e., the "upper" conductor layer downstream of the second conductor layer), heat accumulation may occur between the second and first layers depending on the configuration. This could have a negative effect on the thermal resistance. Nevertheless, it is basically also possible to form the chip mounting region 5 on an outer surface of the second conductor layer, see FIGS. 6 and 7.
  • the chip mounting portion 5 is formed on an outer surface of a part of the second conductor layer 12 whose thickness a maximum thickness 23 of the second conductor layer corresponds.
  • the second conductor layer 12 has thinned regions 121, 122 at the edges.
  • the semiconductor component according to FIG. 9, for example, has a second conductor layer 12 of the first electrical connection conductor 10, which has no thinned areas.
  • the second conductor layer 12 may be formed of, for example, a metal plate having a substantially constant thickness.
  • the depression in which the semiconductor chip 50 is arranged is designed as an anchoring element, in which gaps are present between parts of the first conductor layer 11 and of these laterally projected parts of the second conductor layer 12, which are filled by the encapsulation compound 9.
  • the exemplary semiconductor device illustrated in FIG. 4 has a depression with edges that can act as reflectors.
  • the chip mounting portion 5 is surrounded by at least two inner walls of the recess whose main extension plane 51 extends obliquely to a main extension plane of the electrical connection conductor 10 and compared to the main extension plane of the electrical connection conductor 10 is tilted to the chip mounting region 5 out.
  • the inner walls are shown as being formed of a plurality of rectangular steps. In reality, however, these are generally not rectangular steps, but rather partially curved and rounded surfaces.
  • concave bulges are formed by etching the apertures 4, the thinned portions 112, 113 of the first conductor layer, and the thinned portion 122 of the second conductor layer 121 in a substantially constant thickness metal plate.
  • a schematic exemplary representation of such concave curvatures of the steps of an inner wall is given in the detail shown in FIG.
  • the inner walls can also be formed in other ways.
  • additional measures can be taken to smooth the inner walls.
  • dashed lines exemplify what the shape or shape of a smoothed inner wall might look like. Smoothing or removal of the edges may e.g. be done by electropolishing or similar methods.
  • the inner walls are largely shaped so that electromagnetic radiation of the semiconductor chip 50 can be deflected in an emission direction of the semiconductor component.
  • the connecting conductor 10 is formed as a reflector, as exemplified in Figures 4 and 12, then it is advantageous if "the bottom of the recess on which the chip mounting portion 50 is formed, is as deep as possible, so that the 'reflectors' possible high over the chip 5.
  • the thinned region 122 of the second conductor layer 12 is at least 60%, at least 70%, or at least 80%. thinner than the maximum thickness of the second conductor layer.
  • the entire connecting conductor 10 for example, a total thickness of at least 4 mm, at least 5 mm or at least 6 mm.
  • the chip mounting region 5 is formed on an outer surface of the first conductor layer 11, respectively.
  • the second conductor layer 12 is arranged on a side of the first conductor layer 11 facing away from the chip mounting region 5.
  • the first conductor layer 11 has, for example, no breakdown.
  • the first conductor layer 11 of the first electrical connection conductor 10 has an opening 4, against which the thinned areas 112, 113 adjoin, so that an anchoring element is formed.
  • the recess of this anchoring element is free of a semiconductor chip 50, for example.
  • the capsule mass 9 has, for example, silicone or consists at least to a large extent of this.
  • a part of the capsule mass 9 is formed into a lens 91.
  • the capsule mass 9 can, for example, a side remote from the semiconductor chip 50 side of the electrical connection conductor, contrary to the illustrations in the figures, to a Cover part as well. However, a further part of the electrical connection conductors 10, 20 remains free in this case of the capsule mass 9 and of other electrically insulating material and forms an electrical connection surface 81 in the case of the first connection conductor 10 and an electrical connection surface 82 in the case of the second electrical connection conductor 20 ,
  • the second electrical connection conductor 20 likewise has, for example, at least one first conductor layer 21 and a second conductor layer 22 analogous to the first electrical connection conductor.
  • the first electrical connection conductor 10 and / or the second electrical connection conductor 20 may in principle also have further electrical conductor layers, which are not shown in the exemplary embodiments.
  • the semiconductor chip 50 is electrically conductively connected, for example by means of a bonding wire 6, to an internal electrical connection surface 7 of the second electrical connection conductor 20.
  • the second electrical connection conductor On a side opposite the internal electrical connection surface 7, the second electrical connection conductor has an external electrical connection surface 82, which is free of insulating material.
  • a bonding wire 6 other electrical connection means for the electrically conductive connection of the semiconductor chip 50 to the second electrical connection conductor 20 can in principle also be used.
  • At least one of the electrical connecting conductors 10, 20 may in principle also be formed in one piece or in one piece.
  • the second electrical connection conductors are formed in the embodiments according to Figures 3, 4, 5, 7, 8 and 9, for example, the same in each case. They each have a first thinned region 211 in the first conductor layer 21, which projects laterally beyond a first thinned region 221 of the second conductor layer 22. There is a gap between the first thinned areas 211, 221.
  • the first conductor layer 21 has a second thinned region 212 which projects laterally beyond a second thinned region 222 of the second conductor layer 22. There is also a gap between these thinned areas 212, 222.
  • the first conductor layer of the second electrical connection conductor 20 has thinned regions 211, 212 which adjoin an opening 4 of the first conductor layer 21.
  • the second conductor layer 22 of the second electrical connection layer 20 has, for example, no thinned areas.
  • the internal contact surface 7 is formed by an outer surface of the second conductor layer 22.
  • FIG. 10 shows a first exemplary embodiment of a plan view of the semiconductor component shown in FIG. 3, 4, 5, 8 or 9.
  • the semiconductor chip 50 is laterally completely off the first one
  • Terminal layer 11 and optionally surrounded by parts of the second connection layer 12.
  • the depression in which the semiconductor chip 50 is formed is arranged, an open on two opposite sides trench.
  • the cross-sectional views may alternatively be 'lateral plan views of the semiconductor device according to Figure 3, 4, 5, 8 and 9, since the recess on two sides is open laterally.

Abstract

The invention relates to an electrical terminal lead for a semiconductor component, particularly for an optoelectronic semiconductor component. It comprises a first conductor layer and a second conductor layer, which are connected to each other by way of mutually facing main surfaces. The first conductor layer, the second conductor layer, or both the first and the second conductor layers, have at least one thinner region in which the layer thicknesses thereof are less than the maximum layer thicknesses thereof. In addition, the invention relates to a semiconductor component having an electrical terminal lead, and to a method for producing the electrical terminal lead.

Description

Beschreibungdescription
Elektrischer Anschlussleiter für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines elektrischen AnschlussleitersElectrical connection conductor for a semiconductor component, semiconductor component and method for producing an electrical connection conductor
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2008 051 928.6, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.This patent application claims the priority of German Patent Application 10 2008 051 928.6, the disclosure of which is hereby incorporated by reference.
Die vorliegende Anmeldung betrifft einen elektrischen Anschlussleiter, der für ein Halbleiterbauelement geeignet ist, sowie ein Verfahren zur Herstellung eines elektrischen Anschlussleiters. Weiterhin wird ein Halbleiterbauelement mit einem elektrischen Anschlussleiter angegeben.The present application relates to an electrical connection conductor which is suitable for a semiconductor component, and to a method for producing an electrical connection conductor. Furthermore, a semiconductor component is specified with an electrical connection conductor.
Für die Herstellung von Halbleiterbauelementen werden häufig so genannte Leadframes verwendet. Ein anderes Wort für Leadframe ist beispielsweise Leiterrahmen. Ein Leadframe weist elektrische Anschlussleiter für ein elektronischesSo-called leadframes are often used for the production of semiconductor components. Another word for leadframe is leadframe, for example. A leadframe has electrical connection leads for an electronic one
Bauelement wie beispielsweise ein Halbleiterbauelement auf. Die elektrischen Anschlussleiter sind beispielsweise mittels eines Rahmens des Leadframes in diesem verbunden und gehalten. Ein Leadframe besteht häufig zumindest im Wesentlichen aus gestanztem Kupferblech. Allgemein könnte man ein Leadframe als Metallplatte bezeichnen, in der mittels Aussparungen elektrische Anschlussleiter ausgebildet sind.Component such as a semiconductor device on. The electrical connection conductors are connected and held, for example, by means of a frame of the leadframe in this. A leadframe often consists at least essentially of stamped copper sheet. In general, one could call a leadframe a metal plate in which electrical connection conductors are formed by means of cutouts.
Bei der Herstellung von bekannten Halbleiterbauelementen wird häufig mindestens ein Halbleiterchip mechanisch und elektrisch mit den vorgesehenen elektrischen Anschlussleitern verbunden. Nachfolgend werden der Chip und ein Teil von jedem der Anschlussleiter mit einer Kapselmasse umkapselt. Die elektrischen Anschlussleiter ragen zum Beispiel seitlich an einander entgegengesetzten Seiten aus der Kapselmasse heraus .In the production of known semiconductor components, at least one semiconductor chip is often mechanically and electrically connected to the intended electrical connection conductors. Subsequently, the chip and a part of each of the leads are encapsulated with a capsule mass. The electrical connection conductors protrude, for example laterally on opposite sides of the capsule mass out.
Es ist eine Aufgabe, einen elektrischen Anschlussleiter für ein Halbleiterbauelement anzugeben, der vielseitiger einsetzbar ist als herkömmliche elektrische Anschlussleiter. Zudem soll ein besonders vorteilhaftes Halbleiterbauelement mit dem elektrischen Anschlussleiter sowie ein Verfahren zur Herstellung des elektrischen Anschlussleiters angegeben werden.It is an object to provide an electrical connection conductor for a semiconductor device, which is more versatile than conventional electrical connection conductors. In addition, a particularly advantageous semiconductor component with the electrical connection conductor and a method for producing the electrical connection conductor should be specified.
Es wird ein elektrischer Anschlussleiter für ein Halbleiterbauelement, insbesondere für ein optoelektronisches Halbleiterbauelement, angegeben. Dieser weist eine erste Leiterschicht und eine zweite Leiterschicht auf, die über einander zugewandten Hauptflächen miteinander verbunden sind. Die erste Leiterschicht, die zweite Leiterschicht oder sowohl die erste als auch die zweite Leiterschicht weist mindestens einen gedünnten Bereich auf, in dem ihre Schichtdicke geringer als ihre maximale Schichtdicke ist.An electrical connection conductor for a semiconductor component, in particular for an optoelectronic semiconductor component, is specified. This has a first conductor layer and a second conductor layer, which are interconnected via mutually facing main surfaces. The first conductor layer, the second conductor layer or both the first and the second conductor layer has at least one thinned region in which its layer thickness is less than its maximum layer thickness.
Sowohl der elektrische Anschlussleiter als auch jede der Leiterschichten für sich sind insbesondere selbsttragende oder freitragende Elemente, das heißt sie sind insbesondere in einem Zustand, in dem sie frei von weiterem Material sind, formstabil und können unter Beibehaltung ihrer Form als solche bewegt und transportiert werden. Elektrisch leitfähige Beschichtungen wie beispielsweise dünne Metallbeschichtungen oder dünne Schichten transparenter, elektrisch leitfähiger Oxide, die auf Materialflächen aufgebracht sind, fallen nicht unter den Ausdruck "erste Leiterschicht" oder "zweite Leiterschicht" . Das gilt insbesondere, wenn die Beschichtung in einer Form, in der sie nicht auf einem anderen Material aufgebracht, sondern frei von weiterem Material ist, für eine übliche Verarbeitung aufgrund mangelnder Formstabilität nicht geeignet wäre.Both the electrical connection conductor and each of the conductor layers per se are in particular self-supporting or self-supporting elements, that is to say they are dimensionally stable, in particular in a state in which they are free of further material, and can be moved and transported as such while retaining their shape. Electrically conductive coatings such as thin metal coatings or thin layers of transparent, electrically conductive oxides deposited on material surfaces are not covered by the term "first conductor layer" or "second conductor layer". This is especially true if the coating is in a mold in which it is not on another material applied, but is free of further material, would not be suitable for conventional processing due to lack of dimensional stability.
Gemäß einer zweckmäßigen Ausführungsform weisen sowohl die erste Leiterschicht als auch die zweite Leiterschicht eine maximale Dicke von mindestens 50 μm, bevorzugt von mindestens 80 μm oder mindestens 90 μm auf. Das heißt, die Leiterschicht muss an mindestens einer Stelle eine Dicke aufweisen, die mindestens so groß wie eine der angegebenen Dicken ist, wobei die Dicke senkrecht zu einer Haupterstreckungsebene der Leiterschicht gemessen wird.According to an expedient embodiment, both the first conductor layer and the second conductor layer have a maximum thickness of at least 50 μm, preferably of at least 80 μm or at least 90 μm. That is, the conductor layer must have a thickness at least at one point which is at least as large as one of the specified thicknesses, the thickness being measured perpendicular to a main extension plane of the conductor layer.
Gemäß mindestens einer Ausführungsform ist die erste Leiterschicht, die zweite Leiterschicht oder sowohl die erste als auch die zweite Leiterschicht eine Metallplatte oder weist eine Metallplatte auf.In accordance with at least one embodiment, the first conductor layer, the second conductor layer or both the first and the second conductor layer is a metal plate or has a metal plate.
Die Leiterschichten weisen jeweils eine flache Form mit einander gegenüber liegenden Hauptflächen auf, die durchThe conductor layers each have a flat shape with opposing major surfaces, through
Seitenflächen miteinander verbunden sind. Die Seitenflächen sind jeweils kleiner als die Hauptflächen.Side surfaces are interconnected. The side surfaces are each smaller than the main surfaces.
Durch die Maßnahme, den elektrischen Anschlussleiter zumindest mit zwei Teilen in Form einer ersten und einer zweiten Leiterschicht auszubilden und mindestens eine der Leiterschichten mit einem gedünnten Bereich zu versehen, kann der elektrische Anschlussleiter mit mehreren zusätzlichen Eigenschaften ausgebildet werden, die über herkömmliche Eigenschaften, wie der elektrischen Leitfähigkeit und gegebenenfalls der Eignung als Träger für einen Halbleiterchip, hinausgehen. Der Ausdruck "gedünnter Bereich" impliziert kein bestimmtes Herstellungsverfahren für die Ausbildung derartiger Bereiche. Es kann zwar zweckmäßig sein, ausgehend von einer Leiterschicht mit konstanter Dicke gedünnte Bereiche z.B. durch Abtragen von Material, beispielsweise mittels Ätzen, oder durch Einprägen herzustellen. Dies ist jedoch nicht zwingend erforderlich. Beispielsweise kann die Leiterschicht von vornherein mit dünneren und dickeren Bereichen ausgebildet sein. "Gedünnter Bereich" ist allgemein dadurch definiert, dass in ihm die Schichtdicke der Leiterschicht geringer ist als ihre maximale Schichtdicke, unabhängig von einem Herstellungsverfahren. Zweckmäßigerweise weist der gedünnte Bereich eine Dicke auf, die um mindestens 10%, um mindestens 25% oder um mindestens 35% geringer ist als die maximale Dicke der Leiterschicht. Beispielsweise kann ein gedünnter Bereich eine Dicke aufweisen, die etwa 40% oder etwa 50% geringer als die maximale Dicke der Leiterschicht ist.By virtue of the measure of forming the electrical connection conductor with at least two parts in the form of a first and a second conductor layer and providing at least one of the conductor layers with a thinned region, the electrical connection conductor can be formed with a plurality of additional properties which exceed conventional properties, such as electrical conductivity and, where appropriate, the suitability as a carrier for a semiconductor chip, go out. The term "thinned area" does not imply any particular manufacturing process for the formation of such areas. It may be expedient, starting from a conductor layer with a constant thickness thinned areas, for example by removing material, for example by etching, or by impressing produce. However, this is not mandatory. For example, the conductor layer can be formed from the outset with thinner and thicker areas. "Thinned area" is generally defined by the layer thickness of the conductor layer being smaller than its maximum layer thickness, regardless of a manufacturing method. Conveniently, the thinned area has a thickness that is at least 10%, at least 25% or at least 35% less than the maximum thickness of the conductor layer. For example, a thinned region may have a thickness that is about 40% or about 50% less than the maximum thickness of the conductor layer.
Gemäß mindestens einer Ausführungsform des elektrischenAccording to at least one embodiment of the electrical
Anschlussleiters ist an einer ersten Seite des elektrischen Anschlussleiters eine Kapselmasse angeformt, die ein Silikon aufweist. Mit anderen Worten bildet dann die Kapselmasse eine Gehäusemasse für die beiden Leiterschichten.Connecting conductor is formed on a first side of the electrical connection conductor, a capsule mass having a silicone. In other words, then the capsule mass forms a housing ground for the two conductor layers.
Silikone haben den Vorteil, bei Einstrahlung von kurzwelliger elektromagnetischer Strahlung deutlich geringer als andere Kapselmassen, beispielsweise Optoharze, zur altern. Ferner weisen Silikone eine erheblich gesteigerte Temperaturbeständigkeit als zum Beispiel Epoxide auf. WährendSilicones have the advantage, when irradiated by short-wave electromagnetic radiation, much lower than other capsule materials, for example optical resins, for aging. Furthermore, silicones have a significantly increased temperature resistance than, for example, epoxides. While
Epoxide typischerweise bis maximal etwa 150° C erhitzt werden können ohne Schaden zu nehmen, ist dies bei Silikonen bis etwa 200° C möglich. Vorzugsweise findet für die Kapselmasse ein Silikon Verwendung, welches einen Härtegrad im Bereich von Shore A=20 bis D=90 bei einem Brechungsindex von 1,41 bis 1,57 aufweist.Epoxies can typically be heated to a maximum of about 150 ° C without damage, this is possible with silicones up to about 200 ° C. Preferably, a silicone is used for the capsule mass, which has a degree of hardness in the range of Shore A = 20 to D = 90 at a refractive index of 1.41 to 1.57.
Dabei ist es möglich, dass die Kapselmasse aus einem oder mehreren der hier beschriebenen Silikone besteht, wobei zusätzlich in das Silikon Strahlungsreflektierende oder strahlungsabsorbierende Füllstoffe wie beispielsweise TiC>2 oder Ruß eingebracht sein können.It is possible that the capsule composition consists of one or more of the silicones described herein, wherein additionally in the silicone radiation-reflecting or radiation-absorbing fillers such as TiC> 2 or carbon black can be introduced.
Ferner kommen für die Kapselmasse auch Hybridmaterialien wie beispielsweise Mischungen von Silikonen und Epoxiden oder Mischungen von Silikonen mit anderen organischen Materialien, wie zum Beispiel Vinyl, oder acrylhaltigen Materialien in Betracht.Furthermore, hybrid materials such as mixtures of silicones and epoxides or mixtures of silicones with other organic materials such as vinyl or acrylic-containing materials are also suitable for the capsule composition.
Hybridmaterialien der beschriebenen Art sind vorteilhaft strahlungsstabiler sowie thermisch stabiler als reine Epoxide und weisen zudem gute mechanische Eigenschaften (zum BeispielHybrid materials of the type described are advantageously more radiation-stable and thermally more stable than pure epoxides and also have good mechanical properties (for example
Zähigkeit) im Vergleich zu reinen Silikonen auf.Toughness) compared to pure silicones.
Gemäß mindestens einer Ausführungsform des elektrischen Anschlussleiters ist der elektrische Anschlussleiter auf einer der ersten Seite gegenüberliegenden zweiten Seite in einem lateral mit der Kapselmasse überlappenden Bereich zumindest teilweise frei von der Kapselmasse und von elektrisch isolierendem Material. Vorzugsweise ist der elektrische Anschlussleiter oberflächenmontierbar . Vorteilhaft kann über den freiliegenden Teil des elektrischenIn accordance with at least one embodiment of the electrical connection conductor, the electrical connection conductor is at least partially free of the encapsulation compound and of electrically insulating material on a second side opposite the first side in an area laterally overlapping the encapsulation compound. Preferably, the electrical connection conductor is surface mountable. Advantageously, over the exposed part of the electrical
Anschlussleiters, das heißt über seine zweite Seite, eine externe elektrische Kontaktierung erfolgen. Gemäß mindestens einer Ausführungsform des elektrischen Anschlussleiters ist die erste Leiterschicht Teil eines ersten Leadframes und die zweite Leiterschicht Teil eines zweiten Leadframes. Die zwei Leadframes sind in einem einzigen, zusammengesetzten Leadframe miteinander verbunden. Wie eingangs bereits erwähnt ist ein Leadframe, das auch Leiterrahmen genannt werden kann, eine Metallplatte, in der mehrere elektrische Anschlussleiter für ein Halbleiterbauelement miteinander verbunden sind, wobei die elektrischen Anschlussleiter in der Metallplatte durch entsprechende Aussparungen in der Platte ausgebildet und geformt sind. Der Ausdruck "Leadframe" ist dem Fachmann geläufig, insbesondere auch einem Fachmann auf dem Gebiet der Optoelektronik .Connecting conductor, that is via its second side, made an external electrical contact. In accordance with at least one embodiment of the electrical connection conductor, the first conductor layer is part of a first leadframe and the second conductor layer is part of a second leadframe. The two leadframes are linked together in a single, composite leadframe. As already mentioned, a leadframe, which can also be called a leadframe, is a metal plate in which a plurality of electrical connection conductors for a semiconductor component are connected to one another, wherein the electrical connection conductors in the metal plate are formed and shaped by corresponding recesses in the plate. The term "leadframe" is familiar to the person skilled in the art, in particular also to a person skilled in the field of optoelectronics.
Der Ausdruck "Leiterschicht" impliziert nicht zwingend eine einstückige Schicht. Vielmehr kann die Leiterschicht auch mehrere voneinander beabstandete, nebeneinander angeordnete Teilschichten aufweisen.The term "conductor layer" does not necessarily imply a one-piece layer. Rather, the conductor layer may also have a plurality of spaced apart, juxtaposed partial layers.
Gemäß mindestens einer Ausführungsform des elektrischen Anschlussleiters weisen sowohl die erste als auch die zweite Leiterschicht jeweils mindestens einen gedünnten Bereich auf, in dem ihre Schichtdicke geringer als ihre maximale Schichtdicke ist. Dadurch ist eine noch größere Flexibilität hinsichtlich der Ausbildung zusätzlicher Funktionen oder besonderer Formen und Strukturen in dem elektrischen Anschlus'sleiter ermöglicht.According to at least one embodiment of the electrical connecting conductor, both the first and the second conductor layer each have at least one thinned region in which their layer thickness is less than their maximum layer thickness. An even greater flexibility is Sleiter allows regarding the formation of additional functions or special shapes and structures in the electric Anschlus'.
Bei einer Ausgestaltung dieser Ausführungsform überlappt der gedünnte Bereich der ersten Leiterschicht lateral mit dem gedünnten Bereich der zweiten Leiterschicht. Lateral bedeutet im Zusammenhang mit der vorliegenden Anmeldung eine Richtung, die parallel zu einer Haupterstreckungsebene der entsprechenden Leiterschicht oder des elektrischen Anschlussleiters verläuft.In one embodiment of this embodiment, the thinned region of the first conductor layer overlaps laterally with the thinned region of the second conductor layer. Lateral in the context of the present application means a direction, which runs parallel to a main extension plane of the corresponding conductor layer or the electrical connection conductor.
Gemäß mindestens einer weiteren Ausführungsform weist die erste Leiterschicht mindestens einen Durchbruch auf . Der Durchbruch kann zum Beispiel ein Loch in der Leiterschicht . oder eine Aussparung sein, die sich durch die gesamte Dicke der Leiterschicht erstreckt. Die Aussparung kann auf mindestens einer Seite offen sein, das heißt sie ist nicht notwendigerweise von allen Seiten lateral von Material der Leiterschicht umgeben. In dem Fall, dass die erste Leiterschicht mehrere voneinander beabstandete Teilschichten aufweist, ist die Aussparung eine Lücke zwischen den Teilschichten.In accordance with at least one further embodiment, the first conductor layer has at least one opening. The breakthrough may be, for example, a hole in the conductor layer. or a recess extending through the entire thickness of the conductor layer. The recess may be open on at least one side, that is to say it is not necessarily surrounded on all sides laterally by material of the conductor layer. In the case that the first conductor layer has a plurality of spaced-apart partial layers, the recess is a gap between the partial layers.
Gemäß mindestens einer Ausgestaltung dieser Ausführungsform weist die erste Leiterschicht einen gedünnten Bereich auf, der an den Durchbruch angrenzt.In accordance with at least one embodiment of this embodiment, the first conductor layer has a thinned region which adjoins the opening.
Gemäß einer weiteren Ausgestaltung dieser Ausführungsform weist die zweite Leiterschicht einen gedünnten Bereich auf, der lateral mit dem Durchbruch der ersten Leiterschicht überlappt . Der Durchbruch und der gedünnte Bereich können vollständig miteinander überlappen. Sie können jedoch auch nur teilweise miteinander überlappen, das heißt der Durchbruch kann teilweise lateral versetzt zu dem gedünnten Bereich sein.According to a further embodiment of this embodiment, the second conductor layer has a thinned region which overlaps laterally with the breakdown of the first conductor layer. The breakthrough and the thinned area can completely overlap with each other. However, they may overlap only partially, that is, the aperture may be partially laterally offset from the thinned area.
Gemäß einer weiteren Ausgestaltung ist eine Öffnungsfläche des Durchbruchs in einer Draufsicht auf die erste Leiterschicht kleiner als eine Fläche des mit dem Durchbruch überlappenden gedünnten Bereichs der zweiten Leiterschicht in der Draufsicht. Draufsicht bedeutet einen Blickwinkel senkrecht zu einer Haupterstreckungsebene einer der Leiterschichten oder des elektrischen Anschlussleiters. Alternativ ist in Draufsicht die Öffnungsfläche des Durchbruchs größer als die Fläche des mit dem Durchbruch überlappenden gedünnten Bereichs der zweiten Leiterschicht, jeweils in Draufsicht gesehen.According to a further embodiment, an opening area of the opening in a plan view of the first conductor layer is smaller than a surface of the thinned area of the second conductor layer, which overlaps with the opening the top view. Top view means a viewing angle perpendicular to a main plane of extension of one of the conductor layers or the electrical connection conductor. Alternatively, in plan view, the opening area of the opening is larger than the area of the thinned area of the second conductor layer overlapping with the opening, viewed in plan view.
Gemäß einer weiteren Ausführungsform weist die erste Leiterschicht einen Teil auf, der einen Teil der zweitenAccording to a further embodiment, the first conductor layer has a part which forms part of the second
Leiterschicht lateral überragt, wobei ein Bereich zwischen dem Teil der ersten Leiterschicht und dem lateral überragten Teil der zweiten Leiterschicht frei von Material des elektrischen Anschlussleiters ist. Zwischen den Teilen ist insbesondere eine Lücke vorhanden.Laterally projecting conductor layer, wherein a region between the part of the first conductor layer and the laterally projected part of the second conductor layer is free of material of the electrical connection conductor. In particular, there is a gap between the parts.
Bei einer Ausgestaltung grenzt der Teil der ersten Leiterschicht an den Durchbruch an.In one embodiment, the part of the first conductor layer adjoins the opening.
Gemäß mindestens einer weiteren Ausgestaltung des elektrischen Anschlussleiters ist an einem Rand ein Teil der ersten Leiterschicht vorhanden, der einen Teil der zweiten Leiterschicht lateral überragt, wobei zwischen dem Teil der ersten Leiterschicht und dem Teil der zweiten Leiterschicht ein Bereich ist, der frei von Material des elektrischenAccording to at least one further embodiment of the electrical connection conductor, a part of the first conductor layer projects laterally beyond a part of the second conductor layer, wherein between the part of the first conductor layer and the part of the second conductor layer is a region free of material of the electrical
Anschlussleiters ist. Insbesondere ist zwischen den Teilen eine Lücke vorhanden.Connecting conductor is. In particular, there is a gap between the parts.
Mindestens eine weitere Ausführungsform des elektrischen Anschlussleiters sieht vor, dass die erste und die zweiteAt least one further embodiment of the electrical connecting conductor provides that the first and the second
Leiterschicht mittels eines Verbindungsmittels miteinander verbunden sind. Das Verbindungsmittel ist in einer Ausgestaltung ein elektrisch und/oder thermisch gut leitendes Material. Das Verbindungsmittel kann mit Vorteil ein Lot oder ein elektrisch leitfähiger Klebstoff sein.Conductor layer are interconnected by means of a connecting means. The connecting means is in one embodiment, an electrically and / or thermally well conductive Material. The connecting means may advantageously be a solder or an electrically conductive adhesive.
Gemäß mindestens einer weiteren Ausführungsform des elektrischen Anschlussleiters ist auf einem Teil der zweiten Leiterschicht ein Chipmontagebereich vorgesehen. Die erste Leiterschicht ist der zweiten Leiterschicht auf der Seite des Chipmontagebereiches nachgeordnet. Der Chipmontagebereich ist insbesondere in einer Vertiefung des elektrischen Anschlussleiters vorgesehen oder ausgebildet.In accordance with at least one further embodiment of the electrical connection conductor, a chip mounting region is provided on a part of the second conductor layer. The first conductor layer is arranged downstream of the second conductor layer on the side of the chip mounting region. The chip mounting region is provided or formed in particular in a recess of the electrical connection conductor.
Bei mindestens einer weiteren Ausführungsform des elektrischen Anschlussleiters ist mindestens eine Innenwand vorhanden, deren Haupterstreckungsebene schräg zu einer Haupterstreckungsebene des elektrischen Anschlussleiters verläuft und verglichen mit der Haupterstreckungsebene des elektrischen Anschlussleiters zu dem Chipmontagebereich hin gekippt ist. Eine derart ausgebildete Innenwand kann bei einem optoelektronischen Bauelement als Reflektor für eine von einem Halbleiterchip emittierte oder zu empfangende elektromagnetische Strahlung dienen.In at least one further embodiment of the electrical connection conductor, there is at least one inner wall whose main extension plane extends obliquely to a main extension plane of the electrical connection conductor and is tilted towards the chip mounting region compared to the main extension plane of the electrical connection conductor. An inner wall formed in this way can serve as a reflector for an electromagnetic radiation emitted or to be received by a semiconductor chip in the case of an optoelectronic component.
Es wird ein Halbleiterbauelement angegeben, der den elektrischen Anschlussleiter in mindestens einer seiner Ausführungsformen oder Ausgestaltungen aufweist. Der elektrische Anschlussleiter ist auf einer ersten Seite mit einem Halbleiterchip und mit einer Kapselmasse versehen, wobei die Kapselmasse den Halbleiterchip umschließt und an den elektrischen Anschlussleiter angeformt ist. Mit anderen Worten kann die Kapselmasse einstückig ausgebildet sein und verkapselt den Chip sowie stellenweise den elektrischen Anschlussleiter . Das Halbleiterbauelement ist gemäß einer Ausführungsform ein optoelektronisches Halbleiterbauelement. Der Halbleiterchip ist dabei insbesondere geeignet, eine elektromagnetische Strahlung zu emittieren und/oder zu empfangen.A semiconductor component is specified, which has the electrical connection conductor in at least one of its embodiments or embodiments. The electrical connection conductor is provided on a first side with a semiconductor chip and with a capsule mass, wherein the encapsulant surrounds the semiconductor chip and is integrally formed on the electrical connection conductor. In other words, the capsule mass can be integrally formed and encapsulates the chip and in places the electrical connection conductor. The semiconductor device according to one embodiment is an optoelectronic semiconductor device. The semiconductor chip is in particular suitable for emitting and / or receiving electromagnetic radiation.
Gemäß mindestens einer weiteren Ausführungsform des Halbleiterbauelements ist der elektrische Anschlussleiter auf einer der ersten Seite gegenüberliegenden zweiten Seite in einem lateral mit der Kapselmasse überlappenden Bereich zumindest teilweise frei von der Kapselmasse und von etwaigem sonstigen isolierenden Material. Das heißt, dass der elektrische Anschlussleiter auf der zweiten Seite in solchen Bereichen zumindest teilweise frei von der Kapselmasse ist, in denen auf der gegenüberliegenden ersten Seite Kapselmasse vorhanden ist. Der freiliegende Teil des elektrischen Anschlussleiters auf seiner zweiten Seite fungiert insbesondere als externer elektrischer Anschluss des Halbleiterbauelements .In accordance with at least one further embodiment of the semiconductor component, the electrical connection conductor is at least partially free of the encapsulation compound and any other insulating material on a second side opposite the first side in a region laterally overlapping the encapsulation compound. This means that the electrical connection conductor on the second side in such areas is at least partially free of the encapsulant in which encapsulant is present on the opposite first side. The exposed part of the electrical connection conductor on its second side functions, in particular, as an external electrical connection of the semiconductor component.
Ausführungsformen, bei denen der Anschlussleiter im Bereich der Kapselmasse vollständig von dieser umschlossen ist und ein weiterer Teil des Anschlussleiters aus der Kapselmasse herausragt und auf eine Rückseite der Kapselmasse gebogen ist, fallen nicht unter die vorhergehend beschriebene Ausführungsform. Grundsätzlich kann das Halbleiterbauelement jedoch auch solche Merkmale aufweisen.Embodiments in which the connection conductor is completely enclosed by the latter in the region of the encapsulation compound and a further part of the connection conductor protrudes from the encapsulation compound and is bent onto a rear side of the encapsulation compound, do not fall under the previously described embodiment. In principle, however, the semiconductor component can also have such features.
Gemäß einer weiteren Ausgestaltung des Halbleiterbauelements ist ein Bereich des elektrischen Anschlussleiters auf der zweiten Seite, der lateral mit dem Halbleiterchip überlappt, frei von der Kapselmasse und auch frei von sonstigem elektrisch isolierendem Material. Der Halbleiterchip ist insbesondere ein Leuchtdiodenchip, wobei der Ausdruck "Leuchtdiodenchip" nicht auf Chips beschränkt ist, die sichtbares Licht emittieren, sondern generell für alle Halbleiterchips verwendet wird, die elektromagnetische Strahlung emittieren. Der Halbleiterchip weist insbesondere eine epitaktische Halbleiterschichtenfolge auf, die eine aktive Schicht umfasst, in der die elektromagnetische Strahlung erzeugt wird.According to a further embodiment of the semiconductor component, a region of the electrical connection conductor on the second side, which overlaps laterally with the semiconductor chip, is free of the encapsulation compound and also free of any other electrically insulating material. The semiconductor chip is in particular a light-emitting diode chip, wherein the term "light-emitting diode chip" is not limited to chips which emit visible light but is generally used for all semiconductor chips which emit electromagnetic radiation. In particular, the semiconductor chip has an epitaxial semiconductor layer sequence comprising an active layer in which the electromagnetic radiation is generated.
Die Kapselmasse ist gemäß einer weiteren Ausführungsform zu einem Großteil oder vollständig strahlungsdurchlässig ausgebildet. Sie weist in den strahlungsdurchlässigen Teilen einen Transmissionsgrad von mindestens 50 %, bevorzugt von mindestens 70% für eine elektromagnetische Strahlung aus dem Wellenlängenspektrum des Halbleiterchips auf.The capsule mass is formed according to a further embodiment to a large part or completely transparent to radiation. In the radiation-transmissive parts, it has a transmittance of at least 50%, preferably of at least 70%, for electromagnetic radiation from the wavelength spectrum of the semiconductor chip.
Gemäß mindestens einer weiteren Ausführungsform des Halbleiterbauelements weist dieses einen zweiten elektrischen Anschlussleiter auf, der ebenfalls eine erste und eine zweite Leiterschicht aufweist, die über einander zugewandtenAccording to at least one further embodiment of the semiconductor component, the latter has a second electrical connecting conductor, which likewise has a first and a second conductor layer, which face one another
Hauptflächen miteinander verbunden sind. Auch der zweite elektrische Anschlussleiter kann gemäß mindestens einer der beschriebenen Ausführungsformen des elektrischen Anschlussleiters ausgebildet sein.Main surfaces are interconnected. Also, the second electrical connection conductor may be formed according to at least one of the described embodiments of the electrical connection conductor.
Gemäß mindestens einer weiteren Ausführungsform des Halbleiterbauelements überlappt der elektrische Anschlussleiter vollständig oder zu mindestens 80 %, bevorzugt zu mindestens 90 % lateral mit der Kapselmasse. Gemäß einer weiteren Ausführungsform gilt dieses zusätzlich oder alternativ für den zweiten elektrischen Anschlussleiter. Es wird ein Verfahren zum Herstellen eines elektrischen Anschlussleiters für ein Halbleiterbauelement angegeben. Bei dem Verfahren werden eine erste Leiterschicht und eine zweite Leiterschicht bereitgestellt. Die Leiterschichten weisen jeweils voneinander abgewandte Hauptflächen auf. Die erste und die zweite Leiterschicht werden über zwei ihrer Hauptflächen derart miteinander verbunden, dass diese Hauptflächen einander zugewandt sind. Das Verbinden der ersten und der zweiten Leiterschicht erfolgt insbesondere nach dem Bereitstellen der Leiterschichten. Weiterhin wird in der ersten Leiterschicht, der zweiten Leiterschicht oder sowohl in der ersten als auch der zweiten Leiterschicht mindestens ein gedünnter Bereich ausgebildet, in dem die Schichtdicke der entsprechenden Leiterschicht geringer als ihre maximale Schichtdicke ist.In accordance with at least one further embodiment of the semiconductor component, the electrical connection conductor overlaps completely or at least 80%, preferably at least 90% laterally, with the encapsulation compound. According to a further embodiment, this additionally or alternatively applies to the second electrical connection conductor. A method for producing an electrical connection conductor for a semiconductor component is specified. The method provides a first conductor layer and a second conductor layer. The conductor layers each have major surfaces facing away from each other. The first and second conductor layers are connected to each other via two of their major surfaces such that these major surfaces face each other. The connecting of the first and the second conductor layer takes place, in particular, after the provision of the conductor layers. Furthermore, at least one thinned region is formed in the first conductor layer, the second conductor layer or both in the first and the second conductor layer, in which the layer thickness of the corresponding conductor layer is less than its maximum layer thickness.
Das Ausbilden des gedünnten Bereichs kann vor oder nach dem Verbinden der ersten oder der zweiten Leiterschicht miteinander erfolgen. Das Ausbilden des gedünnten Bereichs kann insbesondere auch während des Bereitstellens der entsprechenden Leiterschicht, beispielsweise während der Herstellung der Leiterschicht erfolgen. Die Leiterschicht kann von vornherein mit einem gedünnten Bereich ausgebildet werden. Der gedünnte Bereich kann jedoch insbesondere auch durch Materialabtragung oder durch Materialverformung ausgebildet werden.The thinned region can be formed before or after the first or the second conductor layer is connected to one another. The formation of the thinned region can in particular also take place during the provision of the corresponding conductor layer, for example during the production of the conductor layer. The conductor layer can be formed from the outset with a thinned area. However, the thinned area can also be formed in particular by material removal or by material deformation.
Weitere Vorteile, bevorzugte Ausführungsformen und Weiterbildungen des elektrischen Anschlussleiters, des Halbleiterbauelements und des Verfahrens ergeben sich aus den im Folgenden in Verbindung mit den Figuren erläuterten Ausführungsbeispielen. Es zeigen: Figur 1 eine schematische Schnittansicht der ersten und der zweiten Leiterschicht während einesFurther advantages, preferred embodiments and further developments of the electrical connecting conductor, of the semiconductor component and of the method are evident from the exemplary embodiments explained below in conjunction with the figures. Show it: Figure 1 is a schematic sectional view of the first and the second conductor layer during a
VerfahrensStadiums zur Herstellung des elektrischen Anschlussleiters oder des Halbleiterbauelements gemäß eines ersten Ausführungsbeispiels;Process stage for producing the electrical connection conductor or the semiconductor component according to a first embodiment;
Figur 2 eine schematische Schnittansicht des elektrischen Anschlussleiters gemäß des ersten Ausführungsbeispiels mit den in Figur 1 dargestellten Leiterschichten;Figure 2 is a schematic sectional view of the electrical connection conductor according to the first embodiment with the conductor layers shown in Figure 1;
Figur 3 eine schematische Schnittansicht desFigure 3 is a schematic sectional view of
Halbleiterbauelements gemäß eines erstenSemiconductor device according to a first
Ausführungsbeispiels ;Embodiment;
Figur 4 eine schematische Schnittansicht desFigure 4 is a schematic sectional view of
Halbleiterbauelements gemäß eines zweitenSemiconductor device according to a second
Ausführungsbeispiels ;Embodiment;
Figur 5 eine schematische Schnittansicht desFigure 5 is a schematic sectional view of
Halbleiterbauelements gemäß eines dritten Ausführungsbeispiels ;Semiconductor device according to a third embodiment;
Figur 6 eine schematische Schnittansicht des Halbleiterbauelements gemäß eines viertenFigure 6 is a schematic sectional view of the semiconductor device according to a fourth
Ausführungsbeispiels ;Embodiment;
Figur 7 eine schematische Schnittansicht desFigure 7 is a schematic sectional view of
Halbleiterbauelements gemäß eines fünften Ausführungsbeispiels; Figur 8 eine schematische Schnittansicht desSemiconductor device according to a fifth embodiment; Figure 8 is a schematic sectional view of
Halbleiterbauelements gemäß eines sechsten Ausführungsbeispiels ;Semiconductor device according to a sixth embodiment;
Figur 9 eine schematische Schnittansicht desFigure 9 is a schematic sectional view of
Halbleiterbauelements gemäß eines siebten Ausführungsbeispiels ;Semiconductor device according to a seventh embodiment;
Figur 10 eine erste beispielhafte schematische Draufsicht auf das in Figur 3, 5, 8 oder 9 dargestellteFIG. 10 shows a first exemplary schematic plan view of that shown in FIG. 3, 5, 8 or 9
Halbleiterbauelement ;Semiconductor device;
Figur 11 eine zweite beispielhafte schematische Draufsicht auf das in Figur 3, 5, 8 oder 9 dargestellte Halbleiterbauelement; undFigure 11 is a second exemplary schematic plan view of the semiconductor device shown in Figure 3, 5, 8 or 9; and
Figur 12 ein beispielhafter Ausschnitt des in Figur 4 dargestellten Bauelements in einer schematischen Schnittansicht .FIG. 12 shows an exemplary detail of the component shown in FIG. 4 in a schematic sectional view.
In den Ausführungsbeispielen und Figuren sind gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen. Vielmehr sind einigeIn the exemplary embodiments and figures, identical or identically acting components are each provided with the same reference numerals. The components shown and the size ratios of the components with each other are not to be considered as true to scale. Rather, some are
Details der Figuren zum besseren Verständnis übertrieben groß dargestellt .Details of the figures for better understanding shown exaggeratedly large.
In Figur 1 sind eine erste Leiterschicht 11 und eine zweite Leiterschicht 12 schematisch dargestellt. Sowohl die erste als auch die zweite Leiterschicht weisen mehrere gedünnte Bereiche auf, was nachfolgend im Zusammenhang mit Figur 2 erläutert wird. Die erste Leiterschicht 11 weist zudem mehrere Durchbrüche auf . Die Durchbrüche können beispielsweise als Löcher ausgebildet sein. Sie können aber auch Aussparungen sein, die auf mindestens einer Seite offen sind oder die die verschiedenen in Figur 1 sichtbaren Teile der ersten Leiterschicht 11 voneinander trennen. Mit anderen Worten kann die erste Leiterschicht 11 auch mehrere voneinander separate Teile aufweisen.FIG. 1 schematically shows a first conductor layer 11 and a second conductor layer 12. Both the first and the second conductor layer have a plurality of thinned areas, which will be explained below in connection with FIG. The first conductor layer 11 also has several breakthroughs. The breakthroughs may be formed, for example, as holes. However, they can also be recesses which are open on at least one side or which separate the various parts of the first conductor layer 11 visible in FIG. In other words, the first conductor layer 11 may also have a plurality of separate parts.
Sowohl die erste als auch die zweite elektrische Leiterschicht weist elektrisch leitfähiges Material auf . Die Leiterschichten können insbesondere auch vollständig aus elektrisch leitfähigem Material bestehen. Alternativ können sie auch nur teilweise aus elektrisch leitfähigem Material bestehen. Bevorzugt bestehen sie jedoch zu einem Großteil aus elektrisch leitfähigem Material, beispielsweise zu mehr als 50 %, mehr als 75 % oder mehr als 80 %.Both the first and the second electrical conductor layer comprises electrically conductive material. The conductor layers may in particular also consist entirely of electrically conductive material. Alternatively, they may only partially consist of electrically conductive material. However, they preferably consist to a large extent of electrically conductive material, for example more than 50%, more than 75% or more than 80%.
Die Leiterschichten 11, 12 weisen metallisches Material auf oder bestehen aus einem solchen. Beide Leiterschichten können beispielsweise zu einem Großteil aus Kupfer bestehen.The conductor layers 11, 12 comprise or consist of metallic material. Both conductor layers may for example consist to a large extent of copper.
Zusätzlich können die Leiterschichten z.B. mit mindestens einem weiteren Metall, beispielsweise Gold, Silber oder Zinn beschichtet sein.In addition, the conductor layers may be e.g. be coated with at least one other metal, such as gold, silver or tin.
Die maximale Dicke beider Leiterschichten 11, 12 oder einer der Leiterschichten beträgt beispielsweise 0,1 mm, 0,15 mm oder 0,2 mm. Insbesondere können auch Leiterschichten mit unterschiedlichen maximalen Dicken verwendet werden. Z.B. kann die erste Leiterschicht 11 eine maximale Dicke 13 von etwa 0,15 mm aufweisen und die zweite Leiterschicht 12 eine maximale Dicke 23 von 0,4 mm, oder umgekehrt. Zur Herstellung des elektrischen Anschlussleiters 10 werden die erste und die zweite elektrische Leiterschicht 11, 12 mittels eines Verbindungsmaterials 3 miteinander verbunden, siehe Figur 2. Das Verbindungsmaterial 3 ist beispielsweise ein Lot oder ein elektrisch leitfähiger Klebstoff. Grundsätzlich kann auch ein elektrisch isolierendes Verbindungsmaterial verwendet werden.The maximum thickness of both conductor layers 11, 12 or one of the conductor layers is for example 0.1 mm, 0.15 mm or 0.2 mm. In particular, conductor layers with different maximum thicknesses can also be used. For example, the first conductor layer 11 may have a maximum thickness 13 of about 0.15 mm and the second conductor layer 12 a maximum thickness 23 of 0.4 mm, or vice versa. To produce the electrical connection conductor 10, the first and second electrical conductor layers 11, 12 are connected to one another by means of a connecting material 3, see FIG. 2. The connection material 3 is, for example, a solder or an electrically conductive adhesive. In principle, an electrically insulating connection material can also be used.
Zumindest einige der gedünnten Bereiche der ersten Leiterschicht 11 sowie einige der Durchbrüche 4 könnten grundsätzlich auch erst erzeugt werden, nachdem die erste Leiterschicht 11 und die zweite Leiterschicht 12 mittels des Verbindungsmittels 3 miteinander verbunden worden sind.At least some of the thinned regions of the first conductor layer 11 as well as some of the openings 4 could in principle also be produced only after the first conductor layer 11 and the second conductor layer 12 have been connected to one another by means of the connection means 3.
Wie in Figur 2 zu erkennen ist, lässt sich der elektrische Anschlussleiter 10 durch die Verwendung von mindestens zwei Leiterschichten 11, 12 auf technisch einfache Weise mit einer Vielzahl dreidimensionaler Strukturen versehen, die auf andere Weise nicht oder nur mit signifikant höherem Aufwand realisierbar wären.As can be seen in FIG. 2, the use of at least two conductor layers 11, 12 allows the electrical connection conductor 10 to be provided in a technically simple manner with a multiplicity of three-dimensional structures which would otherwise not be realizable or only with significantly higher outlay.
Bei dem in Figur 2 dargestellten elektrischen Anschlussleiter 10 weist die erste Leiterschicht 11 an einem ersten Rand einen gedünnten Bereich 111 auf, der einen gedünnten Bereich 121 der zweiten Leiterschicht 12 lateral überragt. Zwischen dem gedünnten Bereich 111 der ersten Leiterschicht und dem gedünnten Bereich 121 der zweiten Leiterschicht ist ein Bereich, der frei von Material der elektrischen Anschlussschicht ist. Bei der Darstellung in Figur 2 ist der komplette Bereich zwischen den gedünnten Bereichen am RandIn the case of the electrical connection conductor 10 illustrated in FIG. 2, the first conductor layer 11 has a thinned region 111 on a first edge, which projects laterally beyond a thinned region 121 of the second conductor layer 12. Between the thinned portion 111 of the first conductor layer and the thinned portion 121 of the second conductor layer is a region which is free of material of the electrical connection layer. In the illustration in FIG. 2, the complete area between the thinned areas is at the edge
111, 121 frei von Material des Anschlussleiters. Ein Teil dieses Bereiches könnte jedoch auch Material des Anschlussleiters aufweisen, beispielsweise könnte Verbindungsmaterial 3 in den Bereich hineinragen.111, 121 free of material of the connection conductor. However, part of this area could also be material of Connecting conductor, for example, connecting material 3 could protrude into the area.
Eine derartige Lücke an einem Rand des elektrischen Anschlussleiters kann bei einem herzustellenden Bauelement wie ein Verankerungselement für eine Kapselmasse wirken, mittels dem das Risiko einer Delamination von Kapselmasse und elektrischem Anschlussleiter deutlich verringert werden kann. Auch die anderen Strukturen des in Figur 2 dargestellten elektrischen Anschlussleiters können als ein Ankerelement für eine Kapselmasse wirken, wenn die jeweiligen Lücken zwischen Teilen der ersten Leiterschicht 11 und der zweiten Leiterschicht 12 zumindest teilweise von einer Kapselmasse gefüllt werden.Such a gap at an edge of the electrical connecting conductor can, in the case of a component to be produced, act like an anchoring element for a capsule mass, by means of which the risk of delamination of the encapsulation compound and the electrical connecting conductor can be significantly reduced. The other structures of the electrical connection conductor shown in Figure 2 can act as an anchor element for a capsule mass when the respective gaps between parts of the first conductor layer 11 and the second conductor layer 12 are at least partially filled by a capsule mass.
Die in Figur 2 dargestellten gedünnten Bereiche 112, 113 der ersten Leiterschicht 11 grenzen an einen Durchbruch 4 an. Zudem überragen sie jeweils lateral einen Teil eines gedünnten Bereiches 122 der zweiten Leiterschicht 12. Dazwischen ist jeweils eine Lücke. Zudem ist damit auch eineThe thinned regions 112, 113 of the first conductor layer 11 shown in FIG. 2 adjoin an opening 4. In addition, each laterally project beyond a part of a thinned region 122 of the second conductor layer 12. In each case there is a gap. In addition, there is also one
Vertiefung in dem elektrischen Anschlussleiter 10 ausgebildet. Die Querschnittsfläche der Vertiefung vergrößert sich, gesehen in einer Draufsicht, im Verlauf von einer Außenseite der ersten Leiterschicht 11 zur zweiten Leiterschicht 12 hin.Recess formed in the electrical connection conductor 10. The cross-sectional area of the recess increases, as viewed in a plan view, in the course from an outer side of the first conductor layer 11 to the second conductor layer 12.
Derartige Vertiefungen können zum Beispiel als reines Ankerelement des elektrischen Anschlussleiters 10 verwendet werden. Zudem kann der Boden einer derartigen Vertiefung jedoch auch als Montagefläche für einen Halbleiterchip verwendet werden, der entsprechend in der Vertiefung angeordnet ist. In der Mitte des elektrischen Anschlussleiters 10 gemäß Figur 2 ist eine weitere Vertiefung ausgebildet. Gedünnte Bereiche 114, 115 der ersten Leiterschicht grenzen bei dieser Vertiefung an einen Durchbruch 4 an und überragen einen gedünnten Bereich 123 der zweiten Leiterschicht 12 lateral. Zwischen den gedünnten Bereichen 114, 115 der ersten Leiterschicht 11 und dem gedünnten Bereich 123 der zweiten Leiterschicht 12 ist eine Lücke. Im Unterschied zu der vorhergehend beschriebenen Vertiefung weist diese Vertiefung einen anderen Verlauf der Größe der Querschnittsfläche auf. Ausgehend von der Außenseite der ersten Leiterschicht 11 verkleinert sich die Querschnittsfläche der Vertiefung innerhalb des Durchbruchs zunächst, um im Bereich der zweiten Leiterschicht 12 wieder größer zu werden.Such depressions can be used for example as a pure anchor element of the electrical connection conductor 10. In addition, however, the bottom of such a recess can also be used as a mounting surface for a semiconductor chip, which is arranged correspondingly in the recess. In the middle of the electrical connection conductor 10 according to Figure 2, a further recess is formed. Thinned regions 114, 115 of the first conductor layer adjoin an opening 4 in this depression and project laterally beyond a thinned region 123 of the second conductor layer 12. Between the thinned regions 114, 115 of the first conductor layer 11 and the thinned region 123 of the second conductor layer 12 is a gap. In contrast to the depression described above, this depression has a different course of the size of the cross-sectional area. Starting from the outside of the first conductor layer 11, the cross-sectional area of the recess within the aperture initially decreases to become larger again in the region of the second conductor layer 12.
Die an den Durchbruch 4 angrenzenden gedünnten Bereiche 114, 115 der ersten Leiterschicht sind im Unterschied zu den gedünnten Bereichen 112, 113 in einem Teil der Leiterschicht 11 ausgebildet, der zu der zweiten Leiterschicht 12 hin gewandt ist und der eine Hauptfläche der ersten Leiterschicht 11 bildet, über die die erste Leiterschicht 11 mit der zweiten Leiterschicht 12 verbunden ist.The thinned portions 114, 115 of the first conductor layer adjoining the aperture 4, unlike the thinned portions 112, 113, are formed in a part of the conductor layer 11 which faces the second conductor layer 12 and forms a main surface of the first conductor layer 11 , via which the first conductor layer 11 is connected to the second conductor layer 12.
Bei dem in Figur 2 dargestellten Ausführungsbeispiel eines elektrischen Anschlussleiters ist ein weiterer gedünnter Bereich 116 der ersten Leiterschicht 11 vorhanden, der einen Teil der zweiten Leiterschicht 12 lateral überragt. Dabei ist jedoch nur ein Teil des Bereichs zwischen dem gedünnten Bereich 116 und dem von diesem überragten Teil der zweiten Leiterschicht 12 frei von Material des elektrischen Anschlussleiters 10. Dies ist dadurch realisiert, dass ein gedünnter Bereich 124 der zweiten Leiterschicht 12 nur teilweise mit dem gedünnten Bereich 116 überlappt. Der gedünnte Bereich 124 der zweiten Leiterschicht 12 überlappt auch nur teilweise lateral mit einem weiteren Durchbruch 4, an den der gedünnte Bereich 116 angrenzt.In the exemplary embodiment of an electrical connection conductor shown in FIG. 2, a further thinned region 116 of the first conductor layer 11 is present, which laterally projects beyond a part of the second conductor layer 12. However, only a part of the area between the thinned area 116 and the part of the second conductor layer 12 projecting therefrom is free of material of the electrical connection conductor 10. This is realized in that a thinned area 124 of the second conductor layer 12 only partially with the thinned Area 116 overlaps. The thinned region 124 of the second conductor layer 12 overlaps also only partially laterally with another opening 4, to which the thinned area 116 adjoins.
Durch derartige teilweise laterale Überlappungen können in dem elektrischen Anschlussleiter 10 effektiv kleinereBy such partial lateral overlaps can effectively smaller in the electrical connection conductor 10
Strukturelemente, wie zum Beispiel wegragende Teile oder Öffnungen, ausgebildet werden als jeweils in einer der Leiterschichten 11, 12. Wenn zum Beispiel die gedünnten Bereiche und die Durchbrüche mittels Ätzen in Leiterschichten aus Metall hergestellt werden, dann liegt eine Mindestgröße einer lateralen Ausdehnung der gedünnte Bereiche und des Durchbruchs in der Größenordnung der maximalen Dicke der unstrukturierten Leiterschicht.Structural elements, such as protruding parts or openings, are formed as in each case in one of the conductor layers 11, 12. If, for example, the thinned areas and the openings are made by etching in conductor layers made of metal, then there is a minimum size of a lateral extension of the thinned areas and the breakdown on the order of the maximum thickness of the unstructured conductor layer.
An einem zweiten Rand der elektrischen Anschlussschicht 10 weist die erste Leiterschicht 11 einen ungedünnten Teil 118 auf, der einen Teil 125 der zweiten Leiterschicht 12 lateral überragt, wobei zwischen diesen Teilen 118, 125 der Leiterschichten 11, 12 eine Lücke besteht. Auch diese kann als Verankerungselement für eine Kapselmasse dienen.At a second edge of the electrical connection layer 10, the first conductor layer 11 has an unthinned part 118 which laterally projects beyond a part 125 of the second conductor layer 12, wherein a gap exists between these parts 118, 125 of the conductor layers 11, 12. These can also serve as anchoring element for a capsule mass.
In den Figuren 3 bis 9 ist jeweils ein Ausführungsbeispiel eines Halbleiterbauelements veranschaulicht. Das Halbleiterbauelement ist beispielsweise ein optoelektronisches Bauelement, zum Beispiel einFIGS. 3 to 9 each illustrate an exemplary embodiment of a semiconductor component. The semiconductor component is, for example, an optoelectronic component, for example a
Leuchtdiodenbauelement. Es weist jeweils einen ersten elektrischen Anschlussleiter 10 und einen zweiten elektrischen Anschlussleiter 20 auf. Der erste elektrische Anschlussleiter 10 weist jeweils einen Chipmontagebereich 5 auf, auf dem ein Halbleiterchip 50 mechanisch und elektrisch leitend montiert ist. Der Halbleiterchip 50 ist zum Beispiel ein Leuchtdiodenchip. Dieser weist zum Beispiel eine epitaktische Halbleiterschichtenfolge auf, die aktive Schicht umfasst. Die aktive Schicht kann insbesondere aus mehreren Teilschichten zusammen gesetzt sein, die insbesondere auch unterschiedliche Materialzusammensetzungen aufweisen können.LEDs component. It has in each case a first electrical connection conductor 10 and a second electrical connection conductor 20. The first electrical connection conductor 10 in each case has a chip mounting region 5, on which a semiconductor chip 50 is mounted mechanically and electrically conductive. The semiconductor chip 50 is, for example, a light-emitting diode chip. This has, for example, an epitaxial semiconductor layer sequence comprising active layer. The active layer can in particular be composed of several partial layers, which in particular can also have different material compositions.
Die Halbleiterschichtenfolge weist beispielsweise III/V- Verbindungs-Halbleitermaterialien auf. Ein III/V-Verbindungs- Halbleitermaterial weist wenigstens ein Element aus der dritten Hauptgruppe, wie beispielsweise B, Al, Ga, In, und ein Element aus der fünften Hauptgruppe, wie beispielsweise N, P, As, auf. Insbesondere umfasst der Begriff "III/V- Verbindungs -Halbleitermaterial" die Gruppe der binären, ternären oder quaternären Verbindungen, die wenigstens ein Element aus der dritten Hauptgruppe und wenigstens ein Element aus der fünften Hauptgruppe enthalten, beispielsweise Nitrid- und Phosphid-Verbindungshalbleiter . Eine solche binäre , ternäre oder quaternäre Verbindung kann zudem zum Beispiel ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen.The semiconductor layer sequence has, for example, III / V compound semiconductor materials. A III / V compound semiconductor material comprises at least one element of the third main group such as B, Al, Ga, In, and a fifth main group element such as N, P, As. In particular, the term "III / V compound semiconductor material" includes the group of binary, ternary or quaternary compounds containing at least one element from the third main group and at least one element from the fifth main group, for example nitride and phosphide compound semiconductors. Such a binary, ternary or quaternary compound may also have, for example, one or more dopants and additional constituents.
Die aktive Schicht 11 umfasst bevorzugt einen pn-Übergang, eine Doppelheterostruktur, einen Einfach-Quantentopf (SQW, single quantum well) oder, besonders bevorzugt, eineThe active layer 11 preferably comprises a pn junction, a double heterostructure, a single quantum well (SQW) or, more preferably, one
Mehrfach-Quantentopfstruktur (MQW, multi quantum well) zur Strahlungserzeugung. Die Bezeichnung Quantentopfstruktur entfaltet hierbei keine Bedeutung hinsichtlich der Dimensionalität der Quantisierung. Sie umfasst somit u.a. Quantentröge, Quantendrähte und Quantenpunkte und jedeMultiple quantum well structure (MQW, multi quantum well) for generating radiation. The term quantum well structure unfolds no significance with regard to the dimensionality of the quantization. It thus includes u.a. Quantum wells, quantum wires and quantum dots and each
Kombination dieser Strukturen. Beispiele für MQW- Strukturen sind dem Fachmann bekannt. Bei den in den Figuren 3, 4, 5, 8 und 9 veranschaulichten Ausführungsbeispielen ist der Chipmontagebereich 5 jeweils auf einer Außenfläche der zweiten Leiterschicht 12 des ersten elektrischen Anschlussleiters 10 ausgebildet. Die erste Leiterschicht 11 folgt der zweiten Leiterschicht 12 auf der Seite des Chipmontagebereichs 5 nach. Somit ist der Halbleiterchip 50 jeweils zumindest teilweise lateral von Material der ersten elektrischen Anschlussschicht 10 umgeben. Mit anderen Worten ist er in einer Vertiefung der ersten elektrischen Anschlussschicht 10 angeordnet.Combination of these structures. Examples of MQW structures are known to the person skilled in the art. In the embodiments illustrated in FIGS. 3, 4, 5, 8 and 9, the chip mounting region 5 is formed in each case on an outer surface of the second conductor layer 12 of the first electrical connection conductor 10. The first conductor layer 11 follows the second conductor layer 12 on the side of the chip mounting region 5. Thus, the semiconductor chip 50 is at least partially laterally surrounded by material of the first electrical connection layer 10. In other words, it is arranged in a depression of the first electrical connection layer 10.
Auf der Seite des Chipmontagebereiches 5 und des Halbleiterchips 50 sind der erste elektrische Anschlussleiter 10 und der Halbleiterchip 50 mit einer Kapselmasse 9 des Halbleiterbauelements versehen. Die Kapselmasse 9 kapselt den Halbleiterchip 50 ein und ist an den elektrischen Anschlussleiter 10 angeformt. Auf einer den Chipmontagebereich 5 gegenüberliegenden Seite des elektrischen Anschlussleiters 10 ist dieser frei von der Kapselmasse sowie von sonstigem elektrisch isolierendem Material. Dieser Bereich der Außenfläche des ersten elektrischen Anschlussleiters 10 dient beispielsweise als eine externe elektrische Kontaktfläche 81 des Halbleiterbauelements .On the side of the chip mounting region 5 and the semiconductor chip 50, the first electrical connection conductor 10 and the semiconductor chip 50 are provided with a capsule mass 9 of the semiconductor component. The capsule mass 9 encapsulates the semiconductor chip 50 and is molded onto the electrical connection conductor 10. On a side of the electrical connection conductor 10 opposite the chip mounting region 5, the latter is free of the encapsulation compound and of other electrically insulating material. This region of the outer surface of the first electrical connection conductor 10 serves, for example, as an external electrical contact surface 81 of the semiconductor component.
Bei den in den Figuren 3 , 4 und 8 veranschaulichten Ausführungsbeispielen ist der Chipmontagebereich 5 auf einer Außenfläche eines gedünnten Bereiches 122 der zweiten Leiterschicht 12 ausgebildet.In the embodiments illustrated in FIGS. 3, 4 and 8, the chip mounting portion 5 is formed on an outer surface of a thinned portion 122 of the second conductor layer 12.
Wenn der Chipmontagebereich 5 auf einer Außenfläche eines gedünnten Bereiches 122 der zweiten Leiterschicht 12 ausgebildet ist, lässt sich der Abstand zwischen dem Chipmontagebereich 5 und der externen elektrischen Anschlussfläche 81 mit Vorteil besonders klein realisieren. Dadurch lässt sich ein besonders geringer thermischer Widerstand zwischen dem Halbleiterchip 50 und der elektrischen Anschlussfläche 81 erreichen, was sich positiv auf den Betrieb, die Leistung und die Beständigkeit des Halbleiterbauelements auswirken kann.When the chip mounting portion 5 is formed on an outer surface of a thinned portion 122 of the second conductor layer 12, the distance between the Chip mounting area 5 and the external electrical connection surface 81 with advantage particularly small. As a result, a particularly low thermal resistance between the semiconductor chip 50 and the electrical connection surface 81 can be achieved, which can have a positive effect on the operation, the performance and the resistance of the semiconductor component.
Ein besonders geringer thermischer Widerstand kann in der Regel jedoch immer dann realisiert werden, wenn derHowever, a particularly low thermal resistance can usually be realized whenever the
Chipmontagebereich 5 auf einer Außenfläche der zweiten Leiterschicht (d.h. der "unteren", von derChip mounting region 5 on an outer surface of the second conductor layer (i.e., the "lower", of the
Hauptabstrahlrichtung abgewandten Leiterschicht) ausgebildet ist, unabhängig davon, ob der Chipmontagebereich in einem ungedünnten oder einem gedünnten Bereich ausgebildet ist.Hauptabstrahlrichtung remote conductor layer) is formed, regardless of whether the chip mounting region is formed in an unthinned or a thinned area.
Wenn z.B. die erste Leiterschicht im Wesentlichen aus Kupfer besteht, spielt die Dicke der Leiterschicht für den thermischen Widerstand nur eine geringe Rolle. Wenn der Chipmontagebereich 5 dagegen auf einer Außenfläche der ersten Leiterschicht (d.h. der "oberen", der zweiten Leiterschicht in Hauptabstrahlrichtung nachgeordneten Leiterschicht) ausgebildet ist, kann es je nach Ausgestaltung zwischen der zweiten und der ersten Schicht zu einem Wärmestau kommen. Dies könnte sich negativ auf den thermischen Widerstand auswirken. Dennoch ist es grundsätzlich auch gut möglich, den Chipmontagebereich 5 auf einer Außenfläche der zweiten Leiterschicht auszubilden, siehe Figuren 6 und 7.If e.g. Since the first conductor layer consists essentially of copper, the thickness of the conductor layer for thermal resistance plays only a minor role. On the other hand, when the chip mounting portion 5 is formed on an outer surface of the first conductor layer (i.e., the "upper" conductor layer downstream of the second conductor layer), heat accumulation may occur between the second and first layers depending on the configuration. This could have a negative effect on the thermal resistance. Nevertheless, it is basically also possible to form the chip mounting region 5 on an outer surface of the second conductor layer, see FIGS. 6 and 7.
Bei den in den Figuren 5 und 9 veranschaulichten Ausführungsbeispielen des Halbleiterbauelements ist der Chipmontagebereich 5 jeweils auf einer Außenfläche eines Teils der zweiten Leiterschicht 12 ausgebildet, dessen Dicke einer maximalen Dicke 23 der zweiten Leiterschicht entspricht .In the embodiments of the semiconductor device illustrated in FIGS. 5 and 9, the chip mounting portion 5 is formed on an outer surface of a part of the second conductor layer 12 whose thickness a maximum thickness 23 of the second conductor layer corresponds.
Bei dem in Figur 5 dargestellten Ausführungsbeispiel weist die zweite Leiterschicht 12 an den Rändern jeweils gedünnte Bereiche 121, 122 auf.In the exemplary embodiment illustrated in FIG. 5, the second conductor layer 12 has thinned regions 121, 122 at the edges.
Das Halbleiterbauelement gemäß Figur 9 weist dagegen zum Beispiel eine zweite Leiterschicht 12 des ersten elektrischen Anschlussleiters 10 auf, die keine gedünnten Bereiche aufweist. In diesem Fall kann die zweite Leiterschicht 12 zum Beispiel aus einer Metallplatte mit im Wesentlichen konstanter Dicke gebildet sein.By contrast, the semiconductor component according to FIG. 9, for example, has a second conductor layer 12 of the first electrical connection conductor 10, which has no thinned areas. In this case, the second conductor layer 12 may be formed of, for example, a metal plate having a substantially constant thickness.
Bei den in den Figuren 3, 5, 8 und 9 veranschaulichtenIn the illustrated in Figures 3, 5, 8 and 9
Ausführungsbeispielen ist jeweils die Vertiefung, in der der Halbleiterchip 50 angeordnet ist, als ein Verankerungselernent ausgebildet, bei denen zwischen Teilen der ersten Leiterschicht 11 und von diesen lateral überragten Teilen der zweiten Leiterschicht 12 Lücken vorhanden sind, die von der Kapselmasse 9 ausgefüllt sind.In each case, the depression in which the semiconductor chip 50 is arranged is designed as an anchoring element, in which gaps are present between parts of the first conductor layer 11 and of these laterally projected parts of the second conductor layer 12, which are filled by the encapsulation compound 9.
Im Unterschied dazu weist das in Figur 4 veranschaulichte beispielhafte Halbleiterbauelement eine Vertiefung mit Rändern auf, die als Reflektoren fungieren können. Bei demIn contrast, the exemplary semiconductor device illustrated in FIG. 4 has a depression with edges that can act as reflectors. In which
Ausführungsbeispiel gemäß Figur 4 ist der Chipmontagebereich 5 von mindestens zwei Innenwänden der Vertiefung umgeben, deren Haupterstreckungsebene 51 schräg zu einer Haupterstreckungsebene des elektrischen Anschlussleiters 10 verläuft und verglichen mit der Haupterstreckungsebene des elektrischen Anschlussleiters 10 zu dem Chipmontagebereich 5 hin gekippt ist . In Figur 4 sind die Innenwände derart dargestellt, dass sie aus mehreren rechteckigen Stufen gebildet sind. In Realität handelt es sich jedoch in aller Regel nicht um rechteckige Stufen, sondern um teilweise gewölbte und abgerundete Flächen. Konkave Wölbungen entstehen beispielsweise, wenn man den Durchbruch 4, die gedünnten Bereiche 112, 113 der ersten Leiterschicht und den gedünnten Bereich 122 der zweiten Leiterschicht 121 in einer Metallplatte von im Wesentlichen konstanter Dicke mittels Ätzen ausbildet. Eine schematische beispielhafte Darstellung derartiger konkaver Wölbungen der Stufen einer Innenwand ist in dem in Figur 12 gezeigten Ausschnitt gegeben.Embodiment according to Figure 4, the chip mounting portion 5 is surrounded by at least two inner walls of the recess whose main extension plane 51 extends obliquely to a main extension plane of the electrical connection conductor 10 and compared to the main extension plane of the electrical connection conductor 10 is tilted to the chip mounting region 5 out. In Figure 4, the inner walls are shown as being formed of a plurality of rectangular steps. In reality, however, these are generally not rectangular steps, but rather partially curved and rounded surfaces. For example, concave bulges are formed by etching the apertures 4, the thinned portions 112, 113 of the first conductor layer, and the thinned portion 122 of the second conductor layer 121 in a substantially constant thickness metal plate. A schematic exemplary representation of such concave curvatures of the steps of an inner wall is given in the detail shown in FIG.
Die Innenwände können auch auf andere Weise ausgebildet werden. Zudem können zusätzliche Maßnahmen getroffen werden, um die Innenwände zu glätten. In Figur 12 ist mittels gestrichelter Linien beispielhaft veranschaulicht, wie der Verlauf oder die Form einer geglätteten Innenwand aussehen könnte. Ein Glätten oder Entfernen der Kanten kann z.B. mittels Elektropolieren oder ähnlichen Verfahren erfolgen. Die Innenwände werden weitgehend so geformt, dass an Ihnen elektromagnetische Strahlung des Halbleiterchips 50 in eine Abstrahlrichtung des Halbleiterbauelements abgelenkt werden kann.The inner walls can also be formed in other ways. In addition, additional measures can be taken to smooth the inner walls. In FIG. 12, dashed lines exemplify what the shape or shape of a smoothed inner wall might look like. Smoothing or removal of the edges may e.g. be done by electropolishing or similar methods. The inner walls are largely shaped so that electromagnetic radiation of the semiconductor chip 50 can be deflected in an emission direction of the semiconductor component.
Wenn Innenwände des Anschlussleiters 10 als Reflektor ausgebildet sind, wie in den Figuren 4 und 12 beispielhaft veranschaulicht, dann ist es vorteilhaft, wenn" der Boden der Vertiefung, auf dem der Chipmontagebereich 50 ausgebildet ist, möglichst tief ist, damit die "Reflektoren" möglichst hoch über den Chip 5 reichen. Beispielsweise ist der gedünnnte Bereich 122 der zweiten Leiterschicht 12 um mindestens 60%, um mindestens 70% oder um mindestens 80% dünner als die maximale Dicke der zweiten Leiterschicht. Zusätzlich oder alternativ weist der gesamte Anschlussleiter 10 z.B. eine Gesamtdicke von mindestens 4 mm, von mindesten 5 mm oder mindestens 6 mm auf .If inner walls of the connecting conductor 10 are formed as a reflector, as exemplified in Figures 4 and 12, then it is advantageous if "the bottom of the recess on which the chip mounting portion 50 is formed, is as deep as possible, so that the 'reflectors' possible high over the chip 5. For example, the thinned region 122 of the second conductor layer 12 is at least 60%, at least 70%, or at least 80%. thinner than the maximum thickness of the second conductor layer. Additionally or alternatively, the entire connecting conductor 10, for example, a total thickness of at least 4 mm, at least 5 mm or at least 6 mm.
Bei den in den Figuren 6 und 7 dargestellten Ausführungsbeispielen ist der Chipmontagebereich 5 jeweils auf einer Außenfläche der ersten Leiterschicht 11 ausgebildet. Die zweite Leiterschicht 12 ist auf einer dem Chipmontagebereich 5 abgewandten Seite der ersten Leiterschicht 11 angeordnet.In the embodiments shown in FIGS. 6 and 7, the chip mounting region 5 is formed on an outer surface of the first conductor layer 11, respectively. The second conductor layer 12 is arranged on a side of the first conductor layer 11 facing away from the chip mounting region 5.
Bei dem in Figur 6 dargestellten Ausführungsbeispiel weist die erste Leiterschicht 11 zum Beispiel keinen Durchbruch auf .In the exemplary embodiment illustrated in FIG. 6, the first conductor layer 11 has, for example, no breakdown.
Im Unterschied dazu weist die erste Leiterschicht 11 des ersten elektrischen Anschlussleiters 10 bei dem in Figur 7 dargestellten Ausführungsbeispiel einen Durchbruch 4 auf, an den gedünnte Bereiche 112, 113 angrenzen, sodass ein Verankerungselement ausgebildet ist. Die Vertiefung dieses Verankerungselements ist jedoch zum Beispiel frei von einem Halbleiterchip 50.In contrast, in the exemplary embodiment illustrated in FIG. 7, the first conductor layer 11 of the first electrical connection conductor 10 has an opening 4, against which the thinned areas 112, 113 adjoin, so that an anchoring element is formed. However, the recess of this anchoring element is free of a semiconductor chip 50, for example.
Die Kapselmasse 9 weist beispielsweise Silikon auf oder besteht zumindest zu einem Großteil aus diesem. Ein Teil der Kapselmasse 9 ist zum Beispiel zu einer Linse 91 geformt. Die Kapselmasse 9 umschließt zum Beispiel den ersten elektrischen Anschlussleiter 10 und den zweiten elektrischen Anschlussleiter 20 jeweils lateral vollständig und bedeckt die Anschlussleiter 10, 20 von einer Seite her vollständig.The capsule mass 9 has, for example, silicone or consists at least to a large extent of this. For example, a part of the capsule mass 9 is formed into a lens 91. The capsule mass 9, for example, completely encloses the first electrical connection conductor 10 and the second electrical connection conductor 20 laterally and completely covers the connection conductors 10, 20 from one side.
Die Kapselmasse 9 kann zum Beispiel eine vom Halbleiterchip 50 abgewandte Seite der elektrischen Anschlussleiter, entgegen der Veranschaulichungen in den Figuren, zu einem Teil ebenfalls bedecken. Ein weiterer Teil der elektrischen Anschlussleiter 10, 20 bleibt jedoch auch in diesem Fall frei von der Kapselmasse 9 und von sonstigem elektrisch isolierenden Material und bildet im Falle des ersten Anschlussleiters 10 eine elektrische Anschlussfläche 81 und im Falle des zweiten elektrischen Anschlussleiters 20 eine elektrische Anschlussfläche 82.The capsule mass 9 can, for example, a side remote from the semiconductor chip 50 side of the electrical connection conductor, contrary to the illustrations in the figures, to a Cover part as well. However, a further part of the electrical connection conductors 10, 20 remains free in this case of the capsule mass 9 and of other electrically insulating material and forms an electrical connection surface 81 in the case of the first connection conductor 10 and an electrical connection surface 82 in the case of the second electrical connection conductor 20 ,
Der zweite elektrische Anschlussleiter 20 weist zum Beispiel analog zum ersten elektrischen Anschlussleiter ebenfalls mindestens eine erste Leiterschicht 21 und eine zweite Leiterschicht 22 auf. Der erste elektrische Anschlussleiter 10 und/oder der zweite elektrische Anschlussleiter 20 können grundsätzlich noch weitere elektrische Leiterschichten aufweisen, die in den Ausführungsbeispielen jedoch nicht dargestellt sind.The second electrical connection conductor 20 likewise has, for example, at least one first conductor layer 21 and a second conductor layer 22 analogous to the first electrical connection conductor. The first electrical connection conductor 10 and / or the second electrical connection conductor 20 may in principle also have further electrical conductor layers, which are not shown in the exemplary embodiments.
Der Halbleiterchip 50 ist beispielsweise mittels eines Bonddrahtes 6 elektrisch leitend mit einer internen elektrischen Anschlussfläche 7 des zweiten elektrischen Anschlussleiters 20 verbunden. Auf einer der internen elektrischen Anschlussflache 7 gegenüberliegenden Seite weist der zweite elektrische Anschlussleiter eine externe elektrische Anschlussfläche 82 auf, die frei von isolierendem Material ist. Statt eines Bonddrahtes 6 können grundsätzlich auch andere elektrische Verbindungsmittel zum elektrisch leitenden Verbinden des Halbleiterchips 50 mit dem zweiten elektrischen Anschlussleiter 20 verwendet werden.The semiconductor chip 50 is electrically conductively connected, for example by means of a bonding wire 6, to an internal electrical connection surface 7 of the second electrical connection conductor 20. On a side opposite the internal electrical connection surface 7, the second electrical connection conductor has an external electrical connection surface 82, which is free of insulating material. Instead of a bonding wire 6, other electrical connection means for the electrically conductive connection of the semiconductor chip 50 to the second electrical connection conductor 20 can in principle also be used.
Mindestens einer der elektrischen Anschlussleiter 10, 20 kann grundsätzlich auch einstückig oder einteilig ausgebildet sein. Die zweiten elektrischen Anschlussleiter sind bei den Ausführungsbeispielen gemäß der Figuren 3, 4, 5, 7, 8 und 9 beispielsweise jeweils gleich ausgebildet. Sie weisen jeweils in der ersten Leiterschicht 21 einen ersten gedünnten Bereich 211 auf, der einen ersten gedünnten Bereich 221 der zweiten Leiterschicht 22 lateral überragt. Zwischen den ersten gedünnten Bereichen 211, 221 ist eine Lücke vorhanden. Zudem weist die erste Leiterschicht 21 einen zweiten gedünnten Bereich 212 auf, der einen zweiten gedünnten Bereich 222 der zweiten Leiterschicht 22 lateral überragt. Auch zwischen diesen gedünnten Bereichen 212, 222 ist eine Lücke vorhanden.At least one of the electrical connecting conductors 10, 20 may in principle also be formed in one piece or in one piece. The second electrical connection conductors are formed in the embodiments according to Figures 3, 4, 5, 7, 8 and 9, for example, the same in each case. They each have a first thinned region 211 in the first conductor layer 21, which projects laterally beyond a first thinned region 221 of the second conductor layer 22. There is a gap between the first thinned areas 211, 221. In addition, the first conductor layer 21 has a second thinned region 212 which projects laterally beyond a second thinned region 222 of the second conductor layer 22. There is also a gap between these thinned areas 212, 222.
Bei dem in Figur 6 dargestellten Ausführungsbeispiel weist die erste Leiterschicht des zweiten elektrischen Anschlussleiters 20 gedünnte Bereiche 211, 212 auf, die an einen Durchbruch 4 der ersten Leiterschicht 21 angrenzen. Die zweite Leiterschicht 22 der zweiten elektrischen Anschlussschicht 20 weist beispielsweise keine gedünnten Bereiche auf. Die interne Kontaktfläche 7 ist durch eine Außenfläche der zweiten Leiterschicht 22 gebildet.In the exemplary embodiment illustrated in FIG. 6, the first conductor layer of the second electrical connection conductor 20 has thinned regions 211, 212 which adjoin an opening 4 of the first conductor layer 21. The second conductor layer 22 of the second electrical connection layer 20 has, for example, no thinned areas. The internal contact surface 7 is formed by an outer surface of the second conductor layer 22.
In Figur 10 ist ein erstes Ausführungsbeispiel einer Draufsicht auf das in Figur 3, 4, 5, 8 oder 9 dargestellte Halbleiterbauelement. Bei diesem Ausführungsbeispiel ist der Halbleiterchip 50 lateral vollständig von der erstenFIG. 10 shows a first exemplary embodiment of a plan view of the semiconductor component shown in FIG. 3, 4, 5, 8 or 9. In this embodiment, the semiconductor chip 50 is laterally completely off the first one
Anschlussschicht 11 und gegebenenfalls von Teilen der zweiten Anschlussschicht 12 umgeben. Mit anderen Worten ist eine Vertiefung des elektrischen Anschlussleiters 10 vorhanden, in dem der Halbleiterchip 50 angeordnet ist, die auf allen Seiten Innenwände aufweist.Terminal layer 11 and optionally surrounded by parts of the second connection layer 12. In other words, there is a depression of the electrical connection conductor 10, in which the semiconductor chip 50 is arranged, which has inner walls on all sides.
Im Unterschied dazu ist bei der in Figur 11 dargestellten Draufsicht die Vertiefung, in der der Halbleiterchip 50 angeordnet ist, ein an zwei gegenüberliegenden Seiten offener Graben. Bei einem derartigen Ausführungsbeispiel könnten die Schnittansichten gemäß Figur 3, 4, 5, 8 und 9 alternativ auch' seitliche Draufsichten auf das Halbleiterbauelement sein, da die Vertiefung an zwei Seiten seitlich offen ist.In contrast, in the plan view shown in FIG. 11, the depression in which the semiconductor chip 50 is formed is arranged, an open on two opposite sides trench. In such an embodiment, the cross-sectional views may alternatively be 'lateral plan views of the semiconductor device according to Figure 3, 4, 5, 8 and 9, since the recess on two sides is open laterally.
Die Erfindung ist nicht durch die Beschreibung der Erfindung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist. The invention is not limited by the description of the invention based on the embodiments of these. Rather, the invention encompasses any novel feature as well as any combination of features, including in particular any combination of features in the claims, even if this feature or combination itself is not explicitly stated in the patent claims or exemplary embodiments.

Claims

Patentansprüche claims
1. Elektrischer Anschlussleiter für ein Halbleiterbauelement, mit einer ersten und einer zweiten Leiterschicht, die über einander zugewandten Hauptflächen miteinander verbunden sind, wobei die erste, die zweite oder sowohl die erste als auch die zweite Leiterschicht mindestens einen gedünnten Bereich aufweist, in dem ihre Schichtdicke geringer als ihre maximale Schichtdicke ist.An electrical connection conductor for a semiconductor component, having a first and a second conductor layer, which are connected to one another via mutually facing main surfaces, wherein the first, the second or both the first and the second conductor layer has at least one thinned region in which its layer thickness is less than its maximum layer thickness.
2. Elektrischer Anschlussleiter gemäß Anspruch 1, wobei an einer ersten Seite des elektrischen Anschlussleiters eine Kapselmasse angeformt ist, die ein Silikon aufweist.2. Electrical connection conductor according to claim 1, wherein on a first side of the electrical connection conductor, a capsule mass is formed, which comprises a silicone.
3. Elektrischer Anschlussleiter gemäß Anspruch 2, wobei der elektrische Anschlussleiter auf einer der ersten Seite gegenüberliegenden zweiten Seite in einem lateral mit der Kapselmasse überlappenden Bereich frei von der Kapselmasse und von elektrisch isolierendem Material ist.3. The electrical connection conductor according to claim 2, wherein the electrical connection conductor is free of the encapsulation compound and of electrically insulating material on a second side opposite the first side in a region laterally overlapping the encapsulation compound.
4. Elektrischer Anschlussleiter gemäß einem der vorhergehenden Ansprüche , wobei die erste Leiterschicht Teil eines ersten Leadframes ist und die zweite Leiterschicht Teil eines zweiten Leadframes ist, wobei die zwei Leadframes in einem einzigen, zusammengesetzten Leadframe miteinander verbunden sind. 4. The electrical connection conductor according to claim 1, wherein the first conductor layer is part of a first leadframe and the second conductor layer is part of a second leadframe, wherein the two leadframes are connected to one another in a single, composite leadframe.
5. Elektrischer Anschlussleiter gemäß einem der vorhergehenden Ansprüche, wobei sowohl die erste als auch die zweite Leiterschicht jeweils mindestens einen gedünnten Bereich aufweist, in dem ihre Schichtdicke geringer als ihre maximale5. The electrical connection conductor according to claim 1, wherein both the first and the second conductor layer each have at least one thinned region in which their layer thickness is less than their maximum
Schichtdicke ist, und insbesondere der gedünnte Bereich der ersten Leiterschicht lateral mit dem gedünnten Bereich der zweiten Leiterschicht überlappt.Layer thickness, and in particular the thinned portion of the first conductor layer laterally overlapped with the thinned portion of the second conductor layer.
6. Elektrischer Anschlussleiter gemäß einem der vorhergehenden Ansprüche , wobei die erste Leiterschicht mindestens einen Durchbruch aufweist, und insbesondere die erste Leiterschicht einen gedünnten Bereich aufweist, der an den Durchbruch der ersten Leiterschicht angrenzt.6. The electrical connection conductor according to claim 1, wherein the first conductor layer has at least one opening, and in particular the first conductor layer has a thinned area which adjoins the opening of the first conductor layer.
7. Elektrischer Anschlussleiter gemäß Anspruch 6, wobei die zweite Leiterschicht einen gedünnten Bereich aufweist und der Durchbruch der ersten Leiterschicht lateral mit dem gedünnten Bereich der zweiten Leiterschicht überlappt.7. The electrical lead according to claim 6, wherein the second conductor layer has a thinned region and the breakdown of the first conductor layer laterally overlaps with the thinned region of the second conductor layer.
8. Elektrischer Anschlussleiter gemäß einem der Ansprüche 6 bis 7, wobei ein Teil der ersten Leiterschicht, der an den Durchbruch angrenzt, einen Teil der zweiten Leiterschicht lateral überragt und ein Bereich zwischen diesen Teilen frei von Material des elektrischen Anschlussleiters ist.8. The electrical lead according to claim 6, wherein a part of the first conductor layer adjoining the opening projects laterally beyond a part of the second conductor layer and a region between these parts is free of material of the electrical connection conductor.
9 . Elektrischer Anschluss leiter gemäß einem der vorhergehenden Ansprüche , wobei an einem Rand ein Teil der ersten Leiterschicht vorhanden ist, der einen Teil der zweiten Leiterschicht lateral überragt, und ein Bereich zwischen diesen Teilen frei von Material des elektrischen Anschlussleiters ist.9. Electrical connection conductor according to one of the preceding claims, wherein at one edge a part of the first conductor layer is present, which laterally projects beyond a part of the second conductor layer, and a region between these parts is free of material of the electrical connection conductor.
10. Elektrischer Anschlussleiter gemäß einem der vorhergehenden Ansprüche, wobei die erste und die zweite Leiterschicht mittels eines Verbindungsmittels miteinander verbunden sind.10. Electrical connection conductor according to one of the preceding claims, wherein the first and the second conductor layer are connected to each other by means of a connecting means.
11. Elektrischer Anschlussleiter gemäß einem der vorhergehenden Ansprüche, wobei ein Chipmontagebereich auf einem Teil der zweiten Leiterschicht vorgesehen ist und die erste Leiterschicht der zweiten Leiterschicht auf der Seite des Chipmontagebereiches nachgeordnet ist.11. The electrical connection conductor according to claim 1, wherein a chip mounting region is provided on a part of the second conductor layer and the first conductor layer is arranged downstream of the second conductor layer on the side of the chip mounting region.
12. Elektrischer Anschlussleiter gemäß Anspruch 11, wobei mindestens eine Innenwand vorhanden ist, deren Haupterstreckungsebene schräg zu einer12. Electrical connection conductor according to claim 11, wherein at least one inner wall is present, the main plane of extension obliquely to a
Haupterstreckungsebene des elektrischen Anschlussleiters verläuft und verglichen mit der Haupterstreckungsebene des elektrischen Anschlussleiters zu dem Chipmontagebereich hin gekippt ist.Main extension plane of the electrical connection conductor and is tilted compared to the main extension plane of the electrical connection conductor to the chip mounting area.
13. Halbleiterbauelement mit einem elektrischen Anschlussleiter gemäß einem der vorhergehenden Ansprüche, wobei der elektrische Anschlussleiter auf einer ersten Seite mit einem Halbleiterchip und mit einer Kapselmasse versehen ist, die Kapselmasse den13. A semiconductor device with an electrical connection conductor according to one of the preceding claims, wherein the electrical connection conductor is provided on a first side with a semiconductor chip and with a capsule mass, the encapsulant the
Halbleiterchip umschließt und an den elektrischen Anschlussleiter angeformt ist. Semiconductor chip surrounds and is integrally formed on the electrical connection conductor.
14. Halbleiterbauelement nach Anspruch 13, wobei der elektrische Anschlussleiter auf einer der ersten Seite gegenüberliegenden zweiten Seite in einem lateral mit der Kapselmasse und/oder mit dem Halbleiterchip überlappenden Bereich frei von der14. The semiconductor component according to claim 13, wherein the electrical connection conductor is free on a second side opposite the first side in a region overlapping laterally with the encapsulation compound and / or with the semiconductor chip
Kapselmasse und von elektrisch isolierendem Material ist.Encapsulant and electrically insulating material.
15. Verfahren zum Herstellen eines elektrischen Anschlussleiters, mit den Schritten:15. A method of manufacturing an electrical connection conductor, comprising the steps of:
Bereitstellen einer ersten Leiterschicht und einer zweiten Leiterschicht, die jeweils zwei voneinander abgewandte Hauptflächen aufweisen; Verbinden der ersten und der zweiten Leiterschicht über zwei ihrer Hauptflächen, derart, dass diese Hauptflächen einander zugewandt sind;Providing a first conductor layer and a second conductor layer, each having two major surfaces facing away from each other; Bonding the first and second conductor layers over two of their major surfaces such that these major surfaces face each other;
Ausbilden mindestens eines gedünnten Bereichs in der ersten, der zweiten oder sowohl der ersten als auch der zweiten Leiterschicht, in dem die Schichtdicke der entsprechenden Leiterschicht geringer als ihre maximale Schichtdicke ist. Forming at least one thinned region in the first, the second or both the first and the second conductor layer, in which the layer thickness of the corresponding conductor layer is less than its maximum layer thickness.
PCT/DE2009/001414 2008-10-16 2009-10-12 Electrical terminal lead for a semiconductor component, semiconductor component, and method for producing an electrical terminal lead WO2010043205A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008051928A DE102008051928A1 (en) 2008-10-16 2008-10-16 Electrical connection conductor for a semiconductor component, semiconductor component and method for producing an electrical connection conductor
DE102008051928.6 2008-10-16

Publications (1)

Publication Number Publication Date
WO2010043205A1 true WO2010043205A1 (en) 2010-04-22

Family

ID=41467195

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2009/001414 WO2010043205A1 (en) 2008-10-16 2009-10-12 Electrical terminal lead for a semiconductor component, semiconductor component, and method for producing an electrical terminal lead

Country Status (3)

Country Link
DE (1) DE102008051928A1 (en)
TW (1) TWI404186B (en)
WO (1) WO2010043205A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010023815A1 (en) * 2010-06-15 2011-12-15 Osram Opto Semiconductors Gmbh Surface-mountable optoelectronic component and method for producing a surface-mountable optoelectronic component

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040000702A1 (en) * 2002-06-27 2004-01-01 Semiconductor Components Industries, Llc Integrated circuit and laminated leadframe package
US20050121756A1 (en) * 2003-07-15 2005-06-09 Chow Wai W. Dual gauge leadframe
US7071545B1 (en) * 2002-12-20 2006-07-04 Asat Ltd. Shielded integrated circuit package
US20060175689A1 (en) * 2005-02-08 2006-08-10 Stats Chippac Ltd. Multi-leadframe semiconductor package and method of manufacture
US20060208363A1 (en) * 2005-03-16 2006-09-21 Shiu Hei M Three-dimensional package and method of forming same
US20060266546A1 (en) * 2005-05-24 2006-11-30 M/A Com, Inc. Surface mount package
US20070126020A1 (en) * 2005-12-03 2007-06-07 Cheng Lin High-power LED chip packaging structure and fabrication method thereof
US20070182003A1 (en) * 2006-02-03 2007-08-09 Infineon Technologies Ag Stackable Semiconductor Device and Method for Producing the Same
US20080023713A1 (en) * 2004-09-30 2008-01-31 Tokuyama Corporation Package for Housing Light-Emitting Element and Method for Manufacturing Package for Housing Light-Emitting Element
US20080048203A1 (en) * 2006-08-24 2008-02-28 Won Jin Son Light Emitting Apparatus, Manufacturing Method Thereof, and Light Unit
US20080067649A1 (en) * 2006-09-12 2008-03-20 Mitsui High-Tec, Inc. Semiconductor device, lead-frame product used for the same and method for manufacturing the same
US20080122123A1 (en) * 2006-11-27 2008-05-29 Siew It Pang Compact LED with a self-formed encapsulating dome
US7410830B1 (en) * 2005-09-26 2008-08-12 Asat Ltd Leadless plastic chip carrier and method of fabricating same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677672B2 (en) * 2002-04-26 2004-01-13 Semiconductor Components Industries Llc Structure and method of forming a multiple leadframe semiconductor device
US7183588B2 (en) * 2004-01-08 2007-02-27 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Light emission device
JP2006012868A (en) * 2004-06-22 2006-01-12 Toshiba Corp Package for semiconductor light emitting element and semiconductor light emitting device using the same

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040000702A1 (en) * 2002-06-27 2004-01-01 Semiconductor Components Industries, Llc Integrated circuit and laminated leadframe package
US7071545B1 (en) * 2002-12-20 2006-07-04 Asat Ltd. Shielded integrated circuit package
US20050121756A1 (en) * 2003-07-15 2005-06-09 Chow Wai W. Dual gauge leadframe
US20080023713A1 (en) * 2004-09-30 2008-01-31 Tokuyama Corporation Package for Housing Light-Emitting Element and Method for Manufacturing Package for Housing Light-Emitting Element
US20060175689A1 (en) * 2005-02-08 2006-08-10 Stats Chippac Ltd. Multi-leadframe semiconductor package and method of manufacture
US20060208363A1 (en) * 2005-03-16 2006-09-21 Shiu Hei M Three-dimensional package and method of forming same
US20060266546A1 (en) * 2005-05-24 2006-11-30 M/A Com, Inc. Surface mount package
US7410830B1 (en) * 2005-09-26 2008-08-12 Asat Ltd Leadless plastic chip carrier and method of fabricating same
US20070126020A1 (en) * 2005-12-03 2007-06-07 Cheng Lin High-power LED chip packaging structure and fabrication method thereof
US20070182003A1 (en) * 2006-02-03 2007-08-09 Infineon Technologies Ag Stackable Semiconductor Device and Method for Producing the Same
US20080048203A1 (en) * 2006-08-24 2008-02-28 Won Jin Son Light Emitting Apparatus, Manufacturing Method Thereof, and Light Unit
US20080067649A1 (en) * 2006-09-12 2008-03-20 Mitsui High-Tec, Inc. Semiconductor device, lead-frame product used for the same and method for manufacturing the same
US20080122123A1 (en) * 2006-11-27 2008-05-29 Siew It Pang Compact LED with a self-formed encapsulating dome

Also Published As

Publication number Publication date
TWI404186B (en) 2013-08-01
TW201025537A (en) 2010-07-01
DE102008051928A1 (en) 2010-04-22

Similar Documents

Publication Publication Date Title
EP2345074B1 (en) Supporting body for a semiconductor element, semiconductor element and method for production of a supporting body
DE102012209325B4 (en) Optoelectronic module
EP2583318B1 (en) Method for producing a surface-mountable optoelectronic component
EP2617070A1 (en) Optoelectronic component and method for producing it
WO2014154632A1 (en) Semiconductor component and method for fabricating a semiconductor component
WO2009039841A1 (en) Optoelectronic semiconductor chip, optoelectronic component, and method for producing an optoelectronic component
DE102013112549A1 (en) Process for the production of optoelectronic semiconductor components and optoelectronic semiconductor component
EP2901479A1 (en) Optoelectronic component
WO2016202917A1 (en) Method for producing an optoelectronic component and optoelectronic component
DE102013104840A1 (en) Radiation-emitting semiconductor component and method for producing radiation-emitting semiconductor components
DE102018118697A1 (en) Component with limiting element
WO2017144451A1 (en) Semiconductor component and method for producing a semiconductor component
DE102012101463A1 (en) Method for producing an optoelectronic component and thus produced optoelectronic component
WO2017089349A1 (en) Device with at least one optoelectronic semiconductor component
EP2327110A1 (en) Optoelectronic component, and method for the production of an optoelectronic component
EP2195863B1 (en) Method for producing an optoelectronic component and optoelectronic component
WO2018215268A1 (en) Radiation-emitting component and method for producing a radiation-emitting component
WO2010043205A1 (en) Electrical terminal lead for a semiconductor component, semiconductor component, and method for producing an electrical terminal lead
DE102010054591B4 (en) Housing and method for producing a housing for an optoelectronic component
DE102004047061B4 (en) Optoelectronic component and method for producing an optoelectronic component
WO2021185598A1 (en) Housing for an optoelectronic semiconductor component, and optoelectronic semiconductor component
WO2021122112A1 (en) Method for producing semiconductor components, and semiconductor component
DE112017005653B4 (en) Lead frame, optoelectronic component with a lead frame and method for producing an optoelectronic component
DE102015113310A1 (en) Semiconductor chip
WO2015039808A1 (en) Optoelectronic light-emitting component and leadframe assemblage

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09765004

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 09765004

Country of ref document: EP

Kind code of ref document: A1