WO2010024196A1

WO2010024196A1 - 信号変換器、パラメータ決定装置、パラメータ決定方法、プログラム及び記録媒体

Info

Publication number: WO2010024196A1
Application number: PCT/JP2009/064632
Authority: WO
Inventors: 聖士弘中; 香田　徹; 合原　一幸
Original assignee: 独立行政法人科学技術振興機構; 国立大学法人九州大学
Priority date: 2008-08-25
Filing date: 2009-08-21
Publication date: 2010-03-04
Also published as: EP2320571A4; US20110193734A1; TW201009818A; EP2320571A1; JP4900858B2; JPWO2010024196A1; KR20110020815A

Abstract

　より正確で安定性のあるアナログ信号・デジタル信号間の信号変換を実現可能な信号変換器等を提案する。β変換器において、信号生成部１１は、少なくとも量子化器７が生成した論理値が１である場合に、増幅器５により生成された増幅信号及び電源９により生成された電源信号からフィードバック信号を生成して入力信号に加算することにより、例えば量子化器７の揺らぎに対してロバスト性を有するβ変換器を実現することが可能となる。さらに、増幅信号の符号を反転した信号を用いてフィードバック信号を生成した負のβ変換器により、より安定性のあるβ変換器を実現することが可能となる。さらに、増幅器５及び電源９の最適設計も可能となる。

Description

信号変換器、パラメータ決定装置、パラメータ決定方法、プログラム及び記録媒体

　本願発明は、信号変換器、パラメータ決定装置、パラメータ決定方法、プログラム及び記録媒体に関し、特に、入力信号に対してビット列を出力する信号変換器等に関する。

　アナログ－デジタル（Ａ／Ｄ）変換は、様々な技術を支える基本的な技術である。Ａ／Ｄ変換には、標本化（sampling）と量子化（quantization）が含まれる。標本化定理は、信号がサンプル値から完全に再構築可能であることを保障する。量子化はサンプル値を符号化する過程であるが、量子化誤差を避けることはできない。

　図９は、（ａ）ＰＣＭ（Pulse　Code　Modulation）の概要を示すブロック図と（ｂ）その写像を示す図である。図９（ｂ）にあるように、ＰＣＭは、ｙ＝ｘ（線１１５）と、原点と(1/2,1)を結ぶライン（線１１６）、(1/2,0)と(1,1)を結ぶライン（線１１７）を用いるものである。図９（ｂ）にあるように、ＰＣＭはベルヌイシフト写像を実現する。

　また、図１０は、（ａ）β変換器の概要を示すブロック図と（ｂ）その写像を示す図である。図１０（ｂ）にあるように、β変換器は、ｙ＝ｘ（線１４５）と、原点及び（γ（β－１）^-1、１）を結ぶライン（線１４６）並びに（γ，０）及び（１，１）を結ぶライン（線１４７）をｘ＝γνで場合分けしたものとを用いるものである。β変換器は、β展開を基礎とする。I．Daubechiesらは、量子化閾値と増幅器の揺らぎに対してロバスト性のあるＡ／Ｄ変換器を導出した（非特許文献１参照。以下、「従来型β変換器」という。）。

　さらに、発明者らは、従来型β変換器を改良したβ変換器を提案した（特許文献１、非特許文献２参照。）。

ＰＣＴ／ＪＰ２００８／６２８９７

I．Daubechies、外３名著，"A/D　Conversion　With　Imperfect　Quantizers,"IEEE　Transactions　on　Information　Theory，vol.52，no.3，pp.874-885，Mar．2006. S，Hironaka、外２名著，"Markov　chain　of　binary　sequences　generated　by　A/D　conversion　using　βencoder"，Proc．of　15th　IEEE　International　Workshop　on　Nonlinear　Dynamics　of　Electronic　Systems，pp.261-264，2007

　しかしながら、Ａ／Ｄ変換器はアナログ回路である。回路素子（例えば量子化器（quantizer）や増幅器（amplifier）など）のパラメータが揺らぐ可能性がある。そのため、実用上の問題として、回路素子の揺らぎを考慮したうえで、数理構造を明らかにする必要がある。

　例えば、ＰＣＭは、正確性は高いが、安定性がない。図１１は、ＰＣＭにおいて閾値が揺らいだ場合を示す図である。閾値が揺らぎ、図９（ｂ）の線１１６及び線１１７が、それぞれ、図１１（ａ）に示されるように線１１８及び線１１９となった場合、図１１（ｂ）に示されるように写像が発散して、量子化誤差が収束せず、Ａ／Ｄ変換に失敗する。このように、ＰＣＭは、量子化閾値の揺らぎに対するロバスト性はない。

　また、従来型β変換器は、回路素子の揺らぎを考慮したＡ／Ｄ変換器ではある。しかしながら、区間の下限を復元値とするものであった。そのため、量子化誤差を十分に低減するものではなかった。

　また、発明者らが提案したβ変換器は、従来型β変換器と同様に、回路素子の揺らぎを考慮したＡ／Ｄ変換器である。そして、区間の中央値を復元値とすることにより、従来型β変換器に比べて、量子化誤差を減少させている。しかしながら、発明者らが提案したβ変換器は、量子化器の最適設計指針を提示するに留まり、増幅器の最適設計指針までは提示していなかった。

　そこで、本願発明は、より正確で安定性のあるアナログ信号・デジタル信号間の信号変換を実現可能な信号変換器、パラメータ決定装置、パラメータ決定方法、プログラム及び記録媒体を提案することを目的とする。

　請求項１に係る発明は、入力信号からビット列を出力する信号変換器であって、前記入力信号に、出力された前記ビット列の値に応じて生成したフィードバック信号を加算して合成信号を生成するフィードバック部と、前記合成信号をβ倍（β＞１）して増幅信号を生成する増幅器と、前記増幅信号を量子化して論理値０又は論理値１を生成して新たなビットを出力する量子化器を備え、前記フィードバック部は、電源信号を生成する電源と、前記量子化器により出力された論理値が０の場合には少なくとも前記増幅信号から前記フィードバック信号を生成し、前記量子化器により出力された論理値が１の場合には前記増幅信号及び前記電源信号から前記フィードバック信号を生成する信号生成部と、前記入力信号に対して前記フィードバック信号を加算する加算器を有する。

　請求項２に係る発明は、請求項１記載の信号変換器であって、前記信号生成部は、前記量子化器により生成された論理値が０の場合に、前記電源信号から前記増幅信号を減算して前記フィードバック信号を生成し、前記量子化器により生成された論理値が１の場合に、前記電源信号をβ倍したものから前記増幅信号を減算して前記フィードバック信号を生成する。

　請求項３に係る発明は、請求項１記載の信号変換器であって、前記信号生成部は、前記量子化器により生成された論理値が０の場合に、前記増幅信号を前記フィードバック信号として生成し、前記量子化器により生成された論理値が１の場合に、前記増幅信号及び前記電源信号から前記電源信号をβ倍したものを減算して前記フィードバック信号を生成する。

　請求項４に係る発明は、請求項１から３のいずれかに記載の信号変換器であって、前記増幅器のパラメータβは、信号変換器が出力するビット列のビット数Ｌに対して２Ｌ／（Ｌ＋１）であり、又は／及び、前記電源が生成する電源信号のパラメータｓは、実現される写像の揺らぎの許容値σ_βｓに対してσ_β，ｓ（Ｌ＋１）／２である。

　請求項５に係る発明は、請求項１から３のいずれかに記載された信号変換器におけるパラメータを決定するパラメータ決定装置であって、前記信号変換器が出力するビット列のビット数Ｌ及び前記信号変換器により実現される写像の揺らぎの許容値σ_βｓを記憶する設定値記憶手段と、前記信号変換器における増幅器のパラメータβ及び前記信号変換器における電源が生成する電源信号のパラメータｓをそれぞれβ＝２Ｌ／（Ｌ＋１）及びｓ＝σ_β，ｓ（Ｌ＋１）／２により決定し、このｓがｓ≦１の場合には、β＝２－１／σ_β，ｓ及びｓ＝１と修正するパラメータ決定手段を備える。

　請求項６に係る発明は、請求項１から３のいずれかに記載された信号変換器におけるパラメータを決定するパラメータ決定装置におけるパラメータ決定方法であって、前記パラメータ決定装置は、前記信号変換器が出力するビット列のビット数Ｌを記憶する設定値記憶手段を備え、前記パラメータ決定装置が備えるパラメータ決定手段が、前記信号変換器における増幅器のパラメータβを２Ｌ／（Ｌ＋１）と決定するステップを含む。

　請求項７に係る発明は、請求項１から３のいずれかに記載された信号変換器におけるパラメータを決定するパラメータ決定装置におけるパラメータ決定方法であって、前記パラメータ決定装置は、前記信号変換器により実現される写像の揺らぎの許容値σ_βｓ、及び、前記信号変換器が出力するビット列のビット数Ｌ又は前記信号変換器における前記増幅器のパラメータβを記憶する設定値記憶手段を備え、前記パラメータ決定装置が備えるパラメータ決定手段が、前記信号変換器における電源が生成する電源信号のパラメータｓをσ_β，ｓ（Ｌ＋１）／２又はσ_β，ｓ／（２－β）と決定するステップを含む。

　請求項８に係る発明は、コンピュータに、請求項６又は７記載のパラメータ決定方法を実行させるためのプログラムである。

　請求項９に係る発明は、請求項８記載のプログラムを記録したコンピュータ読み取り可能な記録媒体である。

　なお、各請求項において、信号生成部は、論理値が０のときに増幅信号及び電源信号からフィードバック信号を生成してもよく、また、論理値が０のときも１のときも、増幅信号及び電源信号からフィードバック信号を生成してもよい。

　また、各請求項において、電源は、例えば電圧源や電流源であり、電源信号のパラメータｓは、例えば定電圧源における電圧や定電流源における電流を示すものである。また、請求項５乃至１０において、σ_β，ｓは、例えば量子化器の揺らぎの許容値である。また、信号生成部において、電源信号をβ倍したものは、合成信号をβ倍する増幅器と同じ増幅器により電源信号をβ倍することにより得られたものであってもよい。

　信号変換器において、製造の段階での増幅器のパラメータβと量子化器の閾値νについて、設計の段階での設定値からの揺らぎは不可避である。そのため、この揺らぎの制御が問題となる。従来型β変換器では、この揺らぎの許容値は（β－１）^-1－１であり、βだけに依存していた。そのため、閾値の揺らぎを自由に設定することができなかった。

　本願各請求項に係る発明は、フィードバック部の信号生成部が、少なくとも量子化器により生成された論理値が１の場合に、増幅信号だけでなく、電源により生成された電源信号によりフィードバック信号を生成する。特に、請求項２及び３に係る発明は、信号生成部が、論理値が１である場合に、電源信号をβ倍したものから増幅信号を減算したもの（又は逆に増幅信号から電源信号をβ倍したものを減算したもの）からフィードバック信号を生成する。これにより、負のβ変換器・スケール付きβ変換器などの実現が可能となり、信号変換器において、電源信号のパラメータｓにより、スケールｓのスケール調整機能を達成することが可能となる。さらに、増幅器の最適設計指針を得ることが可能となる。特に、本願請求項５等に係る発明にあるように、請求項１から４のいずれかに記載された信号変換器が出力するビット列のビット数Ｌ（量子化ビット数）に応じて、増幅器の最適設計が可能となる。さらに、実現される写像の揺らぎの許容値σ_βｓに応じて、電源の最適設計が可能となる。

　さらに、特に本願請求項２に係る発明にあるように、フィードバック部の信号生成部が、増幅信号を－１倍した信号を用いてフィードバック信号を生成することにより、負のβ変換器を実現することが可能となる。これにより、より安定したＡ／Ｄ変換を実現することが可能となる。

本願発明の実施の形態の一例である信号変換器１の概要を示す概略ブロック図である。区間の下限を復号値とした場合、区間の中央値を復号値とした場合の定常状態、区間の中央値を復号値とした場合の過渡状態を含むものについて、量子化閾値νに対する量子化誤差を示す。（ａ）スケール付β変換器の一例である信号変換器２１を示す概略ブロック図と（ｂ）その写像を示す図である。パラメータを決定するパラメータ決定装置８１の一例を示す概略ブロック図である。（ａ）負のβ写像を導入したスケール付β変換器の一例である信号変換器４１の概要を示す概略ブロック図と（ｂ）その写像を示す図である。正のβ展開の不変部分区間を示す。量子化閾値νに対する、（Ａ）DaubechiesのＤ／Ａ変換法を用いたβ変換器による分散、（Ｂ）正のβ変換器による分散、（Ｃ）負のβ変換器による分散を示す。（Ａ）Daubechiesの固有方程式Ｐ_Doub（γ）、（Ｂ）正のβ変換器の固有方程式Ｐ_β（γ）、（Ｃ）負のβ変換器の固有方程式Ｐ_Ｎβ（γ）の場合について、βの固有方程式の根とβとの間の誤差を示す。（ａ）従来のＰＣＭの概要を示すブロック図と（ｂ）その写像を示す。（ａ）従来のβ変換器の概要を示すブロック図と（ｂ）その写像を示す。図９のＰＣＭにおいて閾値が揺らいだ場合を示す。

　以下では、図面を参照して、本願発明の実施例について説明する。なお、本願発明は、下記の実施例に限定されるものではない。

　図１は、本願発明の実施の形態の一例である信号変換器１の概要を示す概略ブロック図である。信号変換器１は、入力信号ｚ_iに対して、ビット列｛ｂ_n｝を出力する。ｚ_iは、ｚ₀を標本値とし、ｚ_i（ｉ＞０）ではゼロとする。信号変換器１は、ｚ_iがゼロの間（休止期間）に、Ｌ回帰還させて計算をして、Ｌビットの情報ｂ₁，…，ｂ_Lを得る。以下では、添え字においてｎとｉを区別して記載することにより、帰還数の時間を表す。

　信号変換器１は、生成されたビットｂ_n+1の値に応じて信号を生成して入力信号ｚ_iに加算して合成信号を生成するフィードバック部３と、フィードバック部３により生成された合成信号をβ倍（β＞１）して増幅信号ｕ_n+1を生成する増幅器５と、(1)式で表される量子化閾値νの量子化関数Ｑ_ν（ｘ）を用いて増幅信号ｕ_n+1を量子化してビットｂ_n+1を生成する量子化器７を備える。

　フィードバック部３は、電源信号を生成する電源９と、ｂ_i+1＝０の場合に少なくとも増幅信号ｕ_n+1からフィードバック信号を生成し、ｂ_i+1＝１の場合に増幅信号ｕ_n+1及び電源信号からフィードバック信号を生成する信号生成部１１と、フィードバック信号を遅延する遅延部１３と、入力信号ｚ_iに対して遅延部１３による遅延後の信号を加算して合成信号を生成する加算器１５を有する。

　ここで、量子化器の最適設計とβの特性方程式について説明する。β展開では、図１０（ｂ）にあるように、ν∈［１，（β－１）^-1）である限り、［０，（β－１）^-1）→［０，（β－１）^-1）である。そのため、ｘ＝Σ^∞ｂ_iγⁱとなり、Ａ／Ｄ変換が可能である。ν＝１のときの展開をgreedy展開といい、ν＝（β－１）^-1のときの展開をlazy展開という。ｘ∈［１，（β－１）^-1）をＬビットでβ展開したとき、ｘは(2)式と表すことができる。ここで、γ＝１／βである。また、ｘの存在する区間Ｉは(3)式である。(3)式は、β変換の反復により得られるＬ－１番目の連続する部分区間の幅の比がγに等しいことを意味する。

　従来型β変換法は、(4)式にあるように、ｘの決定値ｘ_Daubとして区間の下限としていた。この場合、量子化誤差の許容値は、(5)式にあるようにνγ^Lとなる。

　他方、発明者らは、(6)式にあるように、ｘの決定値ｘ_L,Cとして区間の中央とすることを提案した（greedyでもlazyでもない“cautious”展開）。この場合、量子化誤差の許容値は、(7)式にあるように（β－１）^-1γ^L／２となる。(7)式の許容値は、β＞３／２のとき、(5)式の許容値よりも３ｄＢ改善する。

　また、写像Ｎ_β，ν（ｘ）は、過渡状態を経て、区間［ν－１，ν）に留まることになる。このときの量子化誤差は、(8)式となる。

　図２は、区間の下限を復号値とした場合（線６１）、区間の中央値を復号値とした場合の定常状態（線６２）、区間の中央値を復号値とした場合の過渡状態を含むもの（線６３）について、量子化閾値νに対する量子化誤差を示す図である。一般に、greedy展開による復号値はlazy展開による復号値に比べて優れていると考えられている。しかし、線６１に示すように、それは、ｘ_Daubを用いることから生ずるものである。図２により、区間の中央値が有効であることが分かる。

　また、Daubechiesのβの固有方程式は(9)式で与えられる。それに対して、発明者らのβの固有方程式は(10)式で与えられる。なお、ｂ_i及びｃ_i（ｉ＝１，…，Ｌ）は、それぞれ、ｘ及びｙ（ｙ＝１－ｘ）に対する信号変換器によるＬビット展開の系列を示す。

　なお、図１において、信号生成部１１は、増幅信号ｕ_n+1を－１倍した信号を用いてフィードバック信号を生成するものであってもよい。このような負のβ変換器を実現することにより、図５などを参照して後に説明するように、より安定したＡ／Ｄ変換・Ｄ／Ａ変換を実現することが可能となる。

　また、電源９は、例えば電圧源や電流源である。例えば、一定の電圧を生成する定電圧源であってもよく、時間に応じて異なる電圧を生成しうる電圧源であってもよく、生成されたビットｂ_n+1の値に応じて異なる電圧を生成するものであってもよい。

　さらに、増幅器５、量子化器７、信号生成部１１、遅延部１３及び加算器１５について、その一部又は全部を、コンピュータを用いて実現するようにしてもよい。

　続いて、本実施例では、スケール付β変換器（以下、「Ｓ変換器」という。）について説明する。図３は、（ａ）Ｓ変換器の一例である信号変換器２１を示す概略ブロック図と（ｂ）その写像を示す図である。図３（ａ）において、フィードバック部２３、増幅器２５及び量子化器２７は、それぞれ、図１のフィードバック部３、増幅器５及び量子化器２７に対応する。また、図３（ａ）のフィードバック部２３の電源２９、信号生成部３１、遅延部３３及び第１加算器３５は、それぞれ、図１のフィードバック部３の電源９、信号生成部１１、遅延部１３及び加算器１５に対応する。そして、図３（ａ）の信号生成部３１は、増幅器２５及び第２加算器３７を有する。電源２９が生成する電源信号は、量子化器２７のビット制御定電源であり、電源信号のパラメータ（例えば定電圧源における電圧を示すパラメータ）は、生成されたビットが０のとき０であり、生成されたビットが１のときはｓであるとする。図３（ａ）は、ｓをスケールパラメータとするスケールｓのＳ変換器である。

　信号生成部３１において、量子化器２７により生成された論理値ｂ_i+1 ^Ｓβが０の場合、第２加算器３７は、増幅信号ｕ_n+1に信号を加算せずにフィードバック信号とする。量子化器２７により生成された論理値ｂ_i+1 ^Ｓβが１の場合、第２加算器３７は、増幅信号ｕ_n+1、電源２９により生成された電源信号、及び、当該電源信号を増幅器２５がβ倍した信号を加算してフィードバック信号とする。

　従来は、図１０の増幅器１３３のパラメータβによって閾値の揺らぎに対する安定性が制限されていた。すなわち、揺らぎの許容値σ_βは、σ_β＝｜［１，（β－１）^-1］｜＝（β－１）^-1－１であった。

　本実施例では、ｓ＞１に対して、ｘ∈［０，ｓ）においてＡ／Ｄ変換可能な写像Ｓ_β，νを(11)式により導入する。ここで、ν∈［ｓ（β－１），ｓ）である。図３（ｂ）は、写像Ｓ_β，νを示す図である。写像Ｓ_β，νは、ｙ＝ｘ（線６４）と、原点及び（ｓγ，ｓ）を結ぶライン（線６５）並びに（ｓ（１－γ），０）及び（ｓ，ｓ）を結ぶライン（線６６）をｘ＝γνで場合分けしたものとを用いるものである。なお、Ｓ変換器の入力範囲［０，ｓ）でｓ＝（β－１）^-1とすれば、β変換器と一致する。

　この写像Ｓ_β，νにより、標本値ｘを０＜ｘ＜１として、一回負帰還をかけた後の信号は、０＜Ｓ_β，ν（ｘ）＜ｓとなる。信号変換器２１において、このような帰還後の値が区間（０，ｓ）に属する負帰還がＬ回行われ、量子化器２７は、生成されたγ^Lのオーダーの値とνとの大小関係で論理値０又は１を毎回生成する。これにより、β展開の計算プロセスを実現することができる。

　写像Ｓ_β，νにおける閾値の揺らぎの許容値は、σ_β，ν＝ｓ（２－β）である。よって、揺らぎの許容値σ_β，ｓ（例えば量子化器の揺らぎの許容値）に対してｓをσ_β，ｓ／（２－β）とすることにより、ｓで安定性を確保することが可能となり、例えば量子化器の許容値に応じた設計が可能となる。

　さらに、増幅器２５の最適設計について説明する。ｘ∈［１，（β－１）^-1）をＳ変換器で展開したとき、ｘは(12)式と表すことができる。(12)式より、Ｓ^L _{β，ν，ｓ}（ｘ）は、写像をＬ回繰り返すことにより得られるものであることを示す。Ｓ^L _{β，ν，ｓ}（ｘ）は区間［０，ｓ）に含まれることから、Ｌビットで展開したときにｘが存在する区間Ｉ_{Ｌ，β，ｓ}は(13)式となる。そのため、区間の幅｜Ｉ_{Ｌ，β，ｓ}｜はｓγ^Lであり、ｓγ^Lが最小のとき精度が最もよくなる。許容値σ_β，ｓ＝ａの場合、ｓγ^L＝γ^Lａ／（２－β）であり、区間の幅｜Ｉ_{Ｌ，β，ｓ}｜をβで微分すると(14)式が成り立つ。よって、量子化誤差が最小となるβの値は、(15)式で与えられる。これにより、量子化ビット数に応じて増幅器の最適設計が可能となる。

　以上より、閾値の揺らぎの許容値σ_β，νに対してｓをσ_β，ｓ／（２－β）とすること、及び、量子化ビット数Ｌに対して増幅器のパラメータβを２Ｌ／（Ｌ＋１）とすることの少なくとも一方を、コンピュータにより実現するようにしてもよい。図４は、パラメータを決定するパラメータ決定装置８１の一例を示す概略ブロック図である。パラメータ決定装置８１は、閾値の揺らぎの許容値σ_β，ν及び量子化ビット数Ｌを記憶する設定値記憶部８３と、ｓをσ_β，ｓ／（２－β）、すなわち、σ_β，ｓ（Ｌ＋１）／２とし、増幅器のパラメータβを２Ｌ／（Ｌ＋１）とするパラメータ決定手段８５を備える。

　このように、従来のβ変換器では、図１０を参照して、論理値を帰還させるものであった。本実施例におけるＳ変換器は、電源２９を備え、複数の帰還信号を有するものである。なお、図３において、帰還信号が複数存在することから、調整は高度なものが要求される。

　なお、量子化器２７のパラメータνの揺らぎを極端に抑えることができ、ｓ＜１とすることが可能な場合には、ｓ＝１とし、閾値の揺らぎσ_β，ｓに対してβ＝２－１／σ_β，ｓとしてもよい。

　また、Ｓ変換器のＬビットの復号値ｘ_L,Sについて、最大誤差はｘ_L,Cと同様である。

　続いて、本実施例では、負の実数値を基数としたβ展開によるスケール付β変換器（以下、「Ｒ変換器」という。）について説明する。図５は、（ａ）負のβ写像を導入したスケール付β変換器の一例である信号変換器４１の概要を示す概略ブロック図と（ｂ）その写像を示す図である。図５（ａ）において、フィードバック部４３、増幅器４５及び量子化器４７は、それぞれ、図１のフィードバック部３、増幅器５及び量子化器７に対応する。また、図５（ａ）のフィードバック部４３の電源４９、信号生成部５１、遅延部５３及び第１加算器５５は、それぞれ、図１のフィードバック部３の電源９、信号生成部１１、遅延部１３及び加算器１５に対応するものである。そして、図５（ａ）の信号生成部５１は、増幅器４５及び第２加算器５７を有する。また、パラメータｓは電源信号のパラメータであり、例えば電源信号の電圧を示すパラメータであるとする。

　信号生成部５１において、量子化器４７により生成された論理値ｂ_i+1が０の場合、第２加算器５７は、増幅信号ｕ_n+1を－１倍した信号、及び、電源４９により生成された電源信号ｓを加算してフィードバック信号とする。量子化器４７により生成された論理値ｂ_i+1が１の場合、第２加算器５７は、増幅信号ｕ_n+1を－１倍した信号、電源４９により生成された信号ｓを増幅器４５がβ倍した信号を加算してフィードバック信号とする。

　サンプル番号ｉ（１≦ｉ≦Ｎ）のサンプル値ｘ_iとその決定値ｘ_L,R iとの間の量子化誤差の分散Ｖを(16)式で定義する。区間の中心点は決定値として選ばれるので、分散Ｖは、ν＝１（greedy展開）とν＝（β－1）^-1（lazy展開）のときに大きくなる。

　ここで、(17)式で表されるスケールｓの負のβ写像Ｒ（ｘ）を導入する。図５（ｂ）は、写像Ｒ（ｘ）を示す図である。写像Ｒ（ｘ）は、ｙ＝ｘ（線６７）と、（０，ｓ）と（ｓγ，０）を結ぶライン（線６８）及び（ｓ（１－γ），ｓ）と（ｓ，０）を結ぶライン（線６９）を用いるものである。なお、Ｒ変換器の入力範囲［０，ｓ）でｓ＝（β－１）^-1とすれば、β変換器と一致する。

　続いて、不変部分区間について検討する。図６は、正のβ展開の不変部分区間を示す図である。正のβ展開の不変部分区間は、中央の値が復元値であるので、不変部分区間が端に偏ってしまうと平均的な誤差が大きくなってしまう（greedyとlazyの場合）。すなわち、β展開の不変部分区間は［ν－１，ν）であり、例えば、β＝１，２とすれば［０，５）であるが、その不変部分区間はその部分区間の幅１の部分だけである。例えば、greedy展開では区間［０，１）、lazy展開では区間［４，５）であり、cautiousでは区間［０，５）の中央の部分区間でビット展開する。正常なビット展開を行なうためには、なるべく早く定常状態に移行した方がよい。標本値ｘが一様分布するのであれば、中央部分で動作するcautiousが良好になる。そのため、中央に偏るのが理想的な状態であった（図６の領域７３参照）。

　表１は、写像Ｒ（ｘ）の下での不変部分区間である。表１に示されるように、写像Ｒ（ｘ）の不変部分区間はνの関数であるが、各不変部分区間は、常に区間（０，ｓ）の中心に位置する。正のβ展開と比較して、中央の場合は同程度であり、greedyとlazyの場合は不変部分区間が広がるので、平均的な誤差が改善される。

　図５（ａ）の信号変換器４１の動作について、より具体的に説明する。標本値ｘ∈［０，１］に対して、ｂ_i ^Nβ＝ｂ_i ^Nβ（ｘ）∈｛０，１｝である。ｘが与えられると、増幅器４５は、ｕ_１＝βｘとする。量子化器４７は、ｕ_１＞νならばｂ₁ ^Nβ＝１とし、ｕ_１≦νならばｂ₁ ^Nβ＝０とする（すなわち、ｂ₁ ^Nβ＝Ｑ_ν（ｕ_１））。ｉ≧１に対して繰り返して、ｕ_i+1＝ｓ（ｂ_i ^Nββ+ｂ_i ^NβC）－ｕ_iであり、ｂ_i+1 ^Nβ＝Ｑ_ν（ｕ_i+1）である。ここで、ｂ_i ^NβC＝１－ｂ_i ^Nβである。ｂ_i ^Nβ（ｉ＝１，…，Ｌ）をｘ∈［０，１）に対するＲ（ｘ）のバイナリ展開とすると、(18)式が成り立つ。Ｒ^L（ｘ）∈［０，ｓ）であるから、(19)式で定義されるｘの決定値ｘ_L,Rとして、区間の中心点を選択する。このことから、サンプル値ｘとその決定値ｘ_L,Rの間の近似誤差の許容値は、sγ^L／２である。これは、ｓ＝（β－１）^-1のときのβ変換器の許容値と同一である（図７参照）。しかしながら、負のβ変換器の分散は、揺らぎが存在しても、νがgreedy値とlazy値の周辺にセットされたとき、改善されている。これは、(17)式のように、帰還量は異なるものの、ｂ_i+1が０でも１でも負帰還をかける必要があることによるものと考えられる。

　また、ｘ及びｙ（ｙ＝１－ｘ）に対するＲ変換器によるＬビット展開の系列をそれぞれｂ_i ^Nβ及びｃ_i ^Nβ（ｉ＝１，…，Ｌ）とする。ｄ_i＝ｂ_i ^Nβ＋ｃ_i ^Nβ、ｅ_i＝（１－ｂ_i ^Nβ）＋（１－ｃ_i ^Nβ）を合成すると、Ｒ変換器のβの固有方程式は、(20)式のようになる。このβの固有方程式を解くことにより、βの推定が可能となる。

　図７は、量子化閾値νに対する、（Ａ）DaubechiesのＤ／Ａ変換法を用いたβ変換器による分散、（Ｂ）正のβ変換器による分散、（Ｃ）負のβ変換器による分散を示す図である。（Ａ）Daubechiesのβ変換器に比べて、発明者らの（Ｂ）正のβ変換器・（Ｃ）負のβ変換器は全体的に大きく改善し、さらに、（Ｃ）負のβ変換器は、（Ｂ）正のβ変換器と中央では同程度であり、greedyとlazyの場合は改善している。このように、負のβ変換器により、サンプル値と決定値の間のβ変換器の量子化誤差の分散を改善することができる。

　図８は、（Ａ）Daubechiesの固有方程式Ｐ_Doub（γ）、（Ｂ）正のβ変換器の固有方程式Ｐ_β（γ）、（Ｃ）負のβ変換器の固有方程式Ｐ_Ｎβ（γ）の場合について、横軸は閾値ν、縦軸はβの固有方程式の根とβとの間の誤差を示す図である。（Ａ）Ｐ_Doub（γ）に比べて（Ｂ）Ｐ_β（γ）、（Ｃ）Ｐ_Ｎβ（γ）は大きく改善し、（Ｂ）Ｐ_β（γ）と（Ｃ）Ｐ_Ｎβ（γ）は、全体としてほぼ同じ値となっている。

　このように、負の実数を基数とするβ展開を考案し、これに基づくＡ／Ｄ，Ｄ／Ａ変換器を設計した。これにより、従来の正の実数を基数とするβ変換器に比べ量子化誤差を改善し、さらに、アナログ回路実装時の不安定性を軽減でき、安定な回路実装が容易となる。

　１　信号変換器、３　フィードバック部、５　増幅器、７　量子化器、９　電源、１１　信号生成部、１３　遅延部、１５　加算器、２１　信号変換器、２３　フィードバック部、２５　増幅器、２７　量子化器、２９　電源、３１　信号生成部、３３　遅延部、３５　第１加算器、３７　第２加算部、４１　信号変換器、４３　フィードバック部、４５　増幅器、４７　量子化器、４９　電源、５１　信号生成部、５３　遅延部、５５　第１加算部、５７　第２加算器

Claims

　入力信号からビット列を出力する信号変換器であって、
　前記入力信号に、出力された前記ビット列の値に応じて生成したフィードバック信号を加算して合成信号を生成するフィードバック部と、
　前記合成信号をβ倍（β＞１）して増幅信号を生成する増幅器と、
　前記増幅信号を量子化して論理値０又は論理値１を生成して新たなビットを出力する量子化器を備え、
　前記フィードバック部は、
　　電源信号を生成する電源と、
　　前記量子化器により出力された論理値が０の場合には少なくとも前記増幅信号から前記フィードバック信号を生成し、前記量子化器により出力された論理値が１の場合には前記増幅信号及び前記電源信号から前記フィードバック信号を生成する信号生成部と、
　　前記入力信号に対して前記フィードバック信号を加算する加算器
を有する、信号変換器。
　前記信号生成部は、
　　前記量子化器により生成された論理値が０の場合に、前記電源信号から前記増幅信号を減算して前記フィードバック信号を生成し、
　　前記量子化器により生成された論理値が１の場合に、前記電源信号をβ倍したものから前記増幅信号を減算して前記フィードバック信号を生成する
請求項１記載の信号変換器。
　前記信号生成部は、
　　前記量子化器により生成された論理値が０の場合に、前記増幅信号を前記フィードバック信号として生成し、
　　前記量子化器により生成された論理値が１の場合に、前記増幅信号及び前記電源信号から前記電源信号をβ倍したものを減算して前記フィードバック信号を生成する
請求項１記載の信号変換器。
　前記増幅器のパラメータβは、信号変換器が出力するビット列のビット数Ｌに対して２Ｌ／（Ｌ＋１）であり、又は／及び、
　前記電源が生成する電源信号のパラメータｓは、実現される写像の揺らぎの許容値σ_βｓに対してσ_β，ｓ（Ｌ＋１）／２である、
請求項１から３のいずれかに記載の信号変換器。
　請求項１から３のいずれかに記載された信号変換器におけるパラメータを決定するパラメータ決定装置であって、
　前記信号変換器が出力するビット列のビット数Ｌ及び前記信号変換器により実現される写像の揺らぎの許容値σ_βｓを記憶する設定値記憶手段と、
　前記信号変換器における増幅器のパラメータβ及び前記信号変換器における電源が生成する電源信号のパラメータｓをそれぞれβ＝２Ｌ／（Ｌ＋１）及びｓ＝σ_β，ｓ（Ｌ＋１）／２により決定し、このｓがｓ≦１の場合には、β＝２－１／σ_β，ｓ及びｓ＝１と修正するパラメータ決定手段を備えるパラメータ決定装置。
　請求項１から３のいずれかに記載された信号変換器におけるパラメータを決定するパラメータ決定装置におけるパラメータ決定方法であって、
　前記パラメータ決定装置は、前記信号変換器が出力するビット列のビット数Ｌを記憶する設定値記憶手段を備え、
　前記パラメータ決定装置が備えるパラメータ決定手段が、前記信号変換器における増幅器のパラメータβを２Ｌ／（Ｌ＋１）と決定するステップを含むパラメータ決定方法。
　請求項１から３のいずれかに記載された信号変換器におけるパラメータを決定するパラメータ決定装置におけるパラメータ決定方法であって、
　前記パラメータ決定装置は、前記信号変換器により実現される写像の揺らぎの許容値σ_βｓ、及び、前記信号変換器が出力するビット列のビット数Ｌ又は前記信号変換器における前記増幅器のパラメータβを記憶する設定値記憶手段を備え、
　前記パラメータ決定装置が備えるパラメータ決定手段が、前記信号変換器における電源が生成する電源信号のパラメータｓをσ_β，ｓ（Ｌ＋１）／２又はσ_β，ｓ／（２－β）と決定するステップを含むパラメータ決定方法。
　コンピュータに、請求項６又は７記載のパラメータ決定方法を実行させるためのプログラム。
　請求項８記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。