WO2009092424A2 - Surface passivation of a semi-conductor structure and correspponding production method - Google Patents

Surface passivation of a semi-conductor structure and correspponding production method Download PDF

Info

Publication number
WO2009092424A2
WO2009092424A2 PCT/EP2008/010639 EP2008010639W WO2009092424A2 WO 2009092424 A2 WO2009092424 A2 WO 2009092424A2 EP 2008010639 W EP2008010639 W EP 2008010639W WO 2009092424 A2 WO2009092424 A2 WO 2009092424A2
Authority
WO
WIPO (PCT)
Prior art keywords
emitter
region
passivation
semiconductor structure
metallization
Prior art date
Application number
PCT/EP2008/010639
Other languages
German (de)
French (fr)
Other versions
WO2009092424A3 (en
Inventor
Oliver Schultz
Jan Benick
Martin Hermle
Original Assignee
Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Albert-Ludwigs-Universität Freiburg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V., Albert-Ludwigs-Universität Freiburg filed Critical Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Priority to EP08871574A priority Critical patent/EP2235758A2/en
Publication of WO2009092424A2 publication Critical patent/WO2009092424A2/en
Publication of WO2009092424A3 publication Critical patent/WO2009092424A3/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the invention relates to a semiconductor structure according to the preamble of claim 1 and to a method for producing a semiconductor structure according to the preamble of claim 14.
  • the present invention relates to a semiconductor structure in which the
  • Semiconductor substrate having an n-doped base region and an at least partially adjacent p-doped emitter region for forming an emitter / base pn junction.
  • the emitter region extends at least partially approximately parallel to a surface of the semiconductor substrate, which is referred to below as "emitter surface”.
  • the semiconductor structure further comprises an n-type metallization and a p-type metallization, wherein the n-type metallization is electrically conductively connected to the base region and the p-type metallization is connected to the emitter region.
  • Charge carriers can thus be removed from the base region via the n-type metallization and from the emitter region via the p-type metallization or fed to the electronic component.
  • the emitter and base are not electrically conductively connected via the pn junction, and accordingly, the n-type metallization is not electrically connected to the emitter region and the p-type metallization is not electrically conductively connected to the base region.
  • semiconductor structures are fabricated such that a silicon wafer is used as the semiconductor substrate, with the silicon wafer already having a fundamental doping, in the case of the present invention an n-type fundamental doping.
  • an emitter region is generated, for example, by means of diffusion of foreign atoms, so that a pn junction is formed between the p-doped emitter and the n-doped base.
  • the electrical passivation of the surface on which the emitter is arranged is of very great importance for a high quality of the component. Electrical passivation here means that the lowest possible recombination rate should be achieved in the region of the surface to be passivated.
  • the invention is therefore based on the object to provide a semiconductor structure and a method for their preparation, so that a good passivation of the emitter surface is achieved, or with conventional methods, a high electrical passivation quality of the emitter surface can be achieved.
  • the invention relates in particular to semiconductor structures in which an n-doped silicon wafer is used as the semiconductor substrate in which a p-doped emitter region is produced on an emitter surface by means of diffusion.
  • semiconductor materials within the scope of the invention are those in which an emitter surface of a semiconductor substrate P-type emitter region is arranged to form an emitter / base pn junction with an n-doped base.
  • the invention is based on the finding that a plurality of passivation methods is known for the passivation of surfaces of a semiconductor substrate, on which an n-doped region is directly arranged, whereas the passivation of a surface of a semiconductor substrate, to which a p-doped region immediately adjoins adjacent, comparatively difficult to implement.
  • a passivation effect are suitable: These include, for. Amorphous silicon, amorphous silicon carbide, silicon nitride, alumina and especially silicon oxide. These methods also lead to n-doped areas, which have a highly doped surface (doping concentrations> 10 18 cm "3 ) at very low surface recombination rates and thus to a good passivation effect.
  • the semiconductor structure according to the invention comprises, as already described in the known semiconductor structures, an n-type metallization and a p-type metallization as well as a semiconductor substrate with an n-doped base region and an at least partially adjacent p-doped emitter region for forming an emitter-base pn junction.
  • the emitter region extends at least partially approximately parallel to a surface of the semiconductor substrate, which is referred to below as "emitter surface”.
  • the n-type metallization is electrically connected to the base region and the p-type metallization to the emitter region.
  • the semiconductor structure additionally comprises an n-doped passivation region. This is arranged at least partially between the emitter surface and the emitter region.
  • the passivation region is electrically connected to neither the n-metallization nor the p-metallization.
  • the semiconductor structure according to the invention thus basically has the properties of a semiconductor structure known per se with an n-doped base and a p-doped emitter. It is crucial that at least partially the emitter surface of the semiconductor substrate
  • Passivation region between emitter surface and emitter region is arranged.
  • a passivation region / emitter-pn junction is formed so that the emitter is not electrically conductively connected to the emitter surface and thus electrically from the surface and any recombination centers at the emitter surface, for example by impurities or defects shielded in the crystal structure.
  • the emitter surface is thus at least partially covered by the n-doped passivation region, which can be passivated much more effectively and cost-effectively using known methods, as compared to a p-doped region reaching directly up to the surface.
  • the semiconductor structure according to the invention thus makes it possible to form a semiconductor structure with an n-doped base and a p-doped emitter, in which case the effective passivation for n-doped surfaces can be used for passivation of the emitter surface.
  • the passivation region is embodied in such a way that a passivation region / emitter pn junction is formed that runs essentially parallel to the emitter surface of the semiconductor substrate.
  • the emitter surface of the semiconductor substrate is at least partially covered by a passivation layer in the region in which the passivation region extends along the emitter surface.
  • a passivation layer in the region in which the passivation region extends along the emitter surface.
  • the previously described known passivation layers containing silicon in particular layers of amorphous silicon or amorphous silicon carbide or silicon nitride or silicon dioxide are advantageous.
  • a large number of the industrially manufactured semiconductor structures are made of silicon, advantageously the semiconductor substrate is therefore a silicon wafer.
  • the passivation region is comparatively thin, ie. H. the Passivitations Scheme is formed such that the passivation region / emitter pn junction is substantially parallel to the emitter surface, at a distance of a maximum of 5 microns.
  • Investigations by the Applicant have shown that, in particular, a distance of 2 ⁇ m, in particular a distance of between 0.1 ⁇ m and 0.5 ⁇ m, from the emitter surface are advantageous.
  • the semiconductor structure according to the invention is thus constructed such that, in a section approximately perpendicular to the emitter surface starting from the emitter surface, first the passivation region, then the passivation region / emitter pn junction, then the emitter region, then the emitter / base pn Transition and finally the base follows.
  • the distance of the emitter / base pn junction to the emitter surface is thus always greater than the distance of the passivation region / emitter pn junction to the emitter surface.
  • the emitter region is designed such that the
  • Emitter / base pn junction substantially parallel to the emitter surface runs, at a distance of at most 5 .mu.m, in particular between 1 .mu.m and 3 .mu.m to the emitter surface.
  • the base region has a doping concentration in the range 10 14 cm “3 to 10 16 cm “ 3 , in particular, that the base region is doped by means of phosphorus.
  • the emitter region typically has an increasing distance to
  • the emitter region has a peak doping concentration, ie a maximum doping concentration of at least 10 18 cm -3 , in particular the emitter region is advantageously produced by means of boron diffusion.
  • the passivation region advantageously has a peak doping concentration of at least 10 18 cm -3 .
  • the passivation region is produced by diffusion of phosphorus.
  • the semiconductor structure according to the invention is particularly suitable for
  • a typical solar cell includes a semiconductor structure comprising n-type metallization and p-type metallization, and a semiconductor substrate.
  • the semiconductor substrate has a front side as described above Coupling of electromagnetic radiation and a substantially parallel to the front back.
  • the semiconductor structure of the solar cell is a semiconductor structure according to the invention as described above, so that the
  • Emitter region is at least partially shielded by the passivation of the emitter surface.
  • the emitter is located at a solar cell immediately at the front for coupling electromagnetic radiation.
  • the emitter surface of the semiconductor structure according to the invention is the front for coupling electromagnetic radiation.
  • the solar cell according to the invention therefore has a p-type metallization on the front side, which partially covers the front side of the solar cell.
  • the front side of the solar cell has at least one front side contact region covered by the p metallization, in which the emitter region is arranged directly on the emitter surface of the semiconductor substrate and the p metallization is electrically conductively connected to the emitter region.
  • the passivation region does not extend over the entire front side of the solar cell, but the solar cell has at least one front contact region in which the emitter region directly adjoins the emitter surface of the semiconductor substrate and at least on the emitter surface in this region partially the p-type metallization, which is electrically connected to the emitter region, so that charge carriers can be removed from the emitter via the p-type metallization.
  • the intermediate Passivitations Symposium the intermediate Passivitations
  • solar cell structures are known in which both the p- and the n-metallization are located on the back of the solar cell and in the For example, emitter arranged in the region of the front side of the solar cell is electrically conductively connected to the p-metallization on the rear side of the solar cell through holes in the semiconductor substrate.
  • the passivation region covers approximately the entire front side of the solar cell, so that the emitter region is electrically shielded over the entire front side of the solar cell and recombination losses are avoided.
  • the n-type metallization is arranged on the rear side of the solar cell and electrically conductively connected to the base of the solar cell.
  • the invention further relates to a method for producing a semiconductor structure, in which a p-emitter region is generated on an emitter surface of an n-doped semiconductor substrate, to form an emitter / base pn junction.
  • n-passivation region is generated on the emitter surface, which is arranged at least partially between emitter surface and emitter region.
  • p-emitter region and / or passivation region are generated by means of diffusion of dopants.
  • the passivation region is formed by generating an overcompensation of the emitter region. This means that initially the emitter is formed directly adjacent to the emitter surface of the semiconductor substrate. Subsequently, an n-doping is carried out at least partially on the emitter surface, which corresponds to at least one of the p-type doping of the emitter
  • the overcompensation is generated by diffusion through the emitter surface.
  • the emitter surface of the semiconductor structure is at least partially covered with a passivation layer.
  • This passivation layer is advantageously a silicon-containing layer, in particular a layer of amorphous silicon or amorphous silicon carbide or silicon nitride or silicon dioxide.
  • a front side metallization is applied to the emitter surface, which at least partially covers the emitter surface.
  • this comprises the following method steps:
  • a p-doped emitter region is diffused on an emitter surface of an n-doped semiconductor substrate.
  • a masking layer is applied to the emitter surface, which partially covers the emitter surface.
  • a passivation region is diffused in the regions of the emitter surface which are not covered by the masking layer.
  • the passivation region is generated by overcompensation of the emitter region.
  • a p-type metallization is applied to the emitter front side of the semiconductor substrate at least in the regions in which the emitter region is arranged directly on the emitter front side.
  • the masking layer at which regions of the emitter surface the passivation region is arranged and at which regions the emitter region extends directly to the emitter surface, so that it makes contact with the p-metallization can be and thus an electrically conductive connection between p-type metallization and emitter is made.
  • the masking layer is produced in a per se known method by means of photolithography or using an inkjet printing process.
  • step B it is likewise within the scope of the invention to produce the masking layer in step B by means of screen printing methods known per se.
  • a passivation layer is advantageously applied over the entire surface of the emitter surface or at least on the emitter surface in the passivation region.
  • the passivation layer is applied between step C and D.
  • step D p-metallization is applied in an advantageous embodiment of the method according to the invention on the entire surface of the emitter surface covering passivation layer. Subsequently, the p-type metallization is electrically conductively connected through the passivation layer to the underlying emitter region. This is possible for example by a temperature step in which the p-
  • Metallization due to the action of heat passes through the passivation layer and generates a contact with the emitter region, so that the emitter region is electrically conductively connected to the p-type metallization.
  • FIG. 1 shows an embodiment of a method according to the invention with a schematic representation of the manufacturing process of a
  • FIG. 1 a semiconductor structure is shown in FIGS. A to F, wherein the figures show the production process of a semiconductor structure according to the invention shown schematically in FIG.
  • a solar cell is produced, which comprises a semiconductor structure according to the invention and is produced in a method according to the invention.
  • Starting material is an n-doped silicon wafer 1, which is doped approximately homogeneously with a doping concentration of about 10 15 cm '3 .
  • the n-doped region of the silicon wafer 1 thus represents the base region.
  • a p-doped emitter region 2 is located in the upper region of the silicon wafer 1, so that an emitter / base pn junction 2 a is formed between the base region and the emitter region 2.
  • the emitter region is produced in which an indiffusion of boron atoms is carried out via an emitter surface 2b of the silicon wafer 1.
  • the peak concentration of the emitter is about 10 18 cm "3 .
  • the emitter surface 2b is oxidized by thermal treatment in an oxygen atmosphere, so that a masking layer 3 of silicon dioxide is formed on the emitter surface 2b.
  • This further has the advantage that, when this masking layer 3 is formed, the boron atoms in the emitter region 2 are driven deeper into the silicon wafer 1 with respect to the emitter surface 2b.
  • the masking layer 3 is locally structured by adding parts of the
  • Masking layer 3 are removed. This is possible, for example, by local application of a lacquer layer 4, as shown in FIG.
  • the lacquer layer 4 is applied in the regions in which the emitter region 2 is to extend directly to the emitter surface 2b in the finished solar cell.
  • the lacquer layer 4 can be applied for example by means of screen printing, as well as the application of the lacquer layer by means of photolithography or an inkjet printing process is conceivable.
  • the Masking layer is removed in the areas where it is not covered by the lacquer layer and then the lacquer layer is removed again.
  • the structuring of the masking layer 3 can also take place in that the masking layer 3 is partially removed by laser radiation or by mechanical action.
  • a passivation region / emitter pn junction 5a forms between passivation region 5 and emitter region 2.
  • the above-described emitter region 2 and passivation region 5 diffusions were carried out in such a way that the emitter / base pn junction 2 a is at a distance of approximately 3 ⁇ m from the emitter surface 2 b and runs approximately parallel to this surface 2 b.
  • the passivation region / emitter pn junction 5a is located at a distance of approximately 0.3 ⁇ m from the emitter surface 2b and likewise runs approximately parallel to it.
  • the majority of the emitter surface 2b is now covered by the n-doped passivation region 5 and can therefore be passivated using the conventionally known methods for n-doped surfaces.
  • the p-doped emitter region 2 is electrically shielded from the emitter surface 2b by the passivation region 5 and in particular the passivation region / emitter pn junction 5a, except those regions in which the emitter region 2 directly adjoins the emitter surface 2b.
  • the masking layer 3 is first removed completely and then a passivation layer 6 is applied to the entire emitter surface 2b.
  • This passivation layer can be, for example, a silicon dioxide layer produced by thermal oxidation.
  • the passivation layer 6 reduces the surface recombination rate at the emitter surface 2b and thus further increases the efficiency of the solar cell.
  • a p-type metallization 7 on the front of the solar cell i. applied to the passivation layer 6, so that the p-type metallization 7 partially covers the front of the solar cell.
  • the p-type metallization 7 is applied at least partially in the regions in which the emitter region 2 directly reaches the emitter surface 2b.
  • the p-type metallization 7 is passed through the passivation layer 6 by means of heat, so that an electrically conductive connection between p-type metallization 7 and emitter region 2 is formed and the emitter region 2 is thus contacted.
  • the invention makes it possible to produce solar cells from silicon wafers, wherein the solar cells have a p-doped emitter on the side facing the light irradiation and surface passivation can be achieved there using standard methods for n-doped surfaces.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

The invention relates to a semi-conductor structure, comprising an n metallization and a p metallization (7), and a semi-conductor substrate having an n-doped base region (1) and a p-doped emitter region (2) adjoining the same at least partially for configuring an emitter/base p-n junction, wherein the emitter region (2) extends at least partially approximately parallel to an emitter surface (2b) of the semi-conductor substrate, and the n metallization is connected to the base region (1), and the p metallization (7) is connected to the emitter region (2) in an electrically conductive manner. It is essential to the invention that the semi-conductor structure further comprises an n-doped passivation region (5), which is disposed at least partially between the emitter surface (2b) and the emitter region (2), wherein the passivation region (5) is neither connected to the n metallization nor to the p metallization (7) in an electrically conductive manner. The invention further relates to a method for the production of such a semi-conductor structure.

Description

Halbleiterstruktur und Verfahren zur Herstellung einer Halbleiterstruktur Semiconductor structure and method for producing a semiconductor structure
Die Erfindung betrifft eine Halbleiterstruktur gemäß Oberbegriff des Anspruchs 1 sowie ein Verfahren zur Herstellung einer Halbleiterstruktur gemäß Oberbegriff des Anspruchs 14.The invention relates to a semiconductor structure according to the preamble of claim 1 and to a method for producing a semiconductor structure according to the preamble of claim 14.
Zur Herstellung eines elektronischen Bauteils ist es üblich, in einem Halbleitersubstrat einen n-dotierten und einen p-dotierten Bereich aneinandergrenzen zu lassen, so dass sich ein pn-Übergang ausbildet. Je nach Art des Bauteils und Größe der dotierten Bereiche zueinander, spricht man bei den dotierten Bereichen von Basis bzw. von Emitter.In order to produce an electronic component, it is customary to allow an n-doped and a p-doped region to adjoin one another in a semiconductor substrate, so that a pn junction is formed. Depending on the type of component and size of the doped regions to each other, one speaks in the doped regions of base or emitter.
Die vorliegende Erfindung betrifft eine Halbleiterstruktur, bei der dasThe present invention relates to a semiconductor structure in which the
Halbleitersubstrat einen n-dotierten Basisbereich und einen zumindest teilweise daran angrenzenden p-dotierten Emitterbereich zur Ausbildung eines Emitter/Basis-pn-Übergangs aufweist.Semiconductor substrate having an n-doped base region and an at least partially adjacent p-doped emitter region for forming an emitter / base pn junction.
Der Emitterbereich erstreckt sich zumindest teilweise in etwa parallel zu einer Oberfläche des Halbleitersubstrates, die im Folgenden „Emitter-Oberfläche" genannt wird.The emitter region extends at least partially approximately parallel to a surface of the semiconductor substrate, which is referred to below as "emitter surface".
Die Halbleiterstruktur weist ferner eine n-Metallisierung und eine p- Metallisierung auf, wobei die n-Metallisierung mit dem Basisbereich und die p- Metallisierung mit dem Emitterbereich elektrisch leitend verbunden ist.The semiconductor structure further comprises an n-type metallization and a p-type metallization, wherein the n-type metallization is electrically conductively connected to the base region and the p-type metallization is connected to the emitter region.
Ladungsträger können somit aus dem Basisbereich über die n-Metallisierung und aus dem Emitterbereich über die p-Metallisierung abgeführt oder dem elektronischen Bauteil zugeführt werden.Charge carriers can thus be removed from the base region via the n-type metallization and from the emitter region via the p-type metallization or fed to the electronic component.
Im Sinne der vorliegenden Anmeldung werden bei der Bezeichnung „elektrisch leitend verbunden" solche Ströme oder Rekombinationseffekte vernachlässigt, die am oder über einen pn-Übergang auftreten. Im Sinne der vorliegendenFor the purposes of the present application, the term "electrically conductively connected" neglects those currents or recombination effects which occur at or via a pn junction
BESTATIGUNGSKOPIE Anmeldung sind somit Emitter und Basis nicht über den pn-Übergang elektrisch leitend verbunden und dementsprechend ist die n-Metallisierung nicht mit dem Emitterbereich und die p-Metallisierung nicht mit dem Basisbereich elektrisch leitend verbunden.BESTATIGUNGSKOPIE Thus, the emitter and base are not electrically conductively connected via the pn junction, and accordingly, the n-type metallization is not electrically connected to the emitter region and the p-type metallization is not electrically conductively connected to the base region.
Typischerweise werden Halbleiterstrukturen derart hergestellt, dass ein Siliziumwafer als Halbleitersubstrat verwendet wird, wobei der Siliziumwafer bereits eine Grunddotierung besitzt, im Falle der vorliegenden Erfindung eine n- Grunddotierung. An einer Oberfläche dieses Siliziumwafers wird beispielsweise mittels Diffusion von Fremdatomen ein Emitterbereich erzeugt, so dass sich zwischen p-dotierten Emitter und der n-dotierten Basis ein pn-Übergang ausbildet.Typically, semiconductor structures are fabricated such that a silicon wafer is used as the semiconductor substrate, with the silicon wafer already having a fundamental doping, in the case of the present invention an n-type fundamental doping. On one surface of this silicon wafer, an emitter region is generated, for example, by means of diffusion of foreign atoms, so that a pn junction is formed between the p-doped emitter and the n-doped base.
Für viele Anwendungen, insbesondere für Silizium-Solarzellen, ist hierbei die elektrische Passivierung der Oberfläche, an der der Emitter angeordnet ist (die Emitter-Oberfläche) für eine hohe Güte des Bauteils von sehr großer Bedeutung. Elektrische Passivierung bedeutet hierbei, dass eine möglichst geringe Rekombinationsrate im Bereich der zu passivierenden Oberfläche erzielt werden soll.For many applications, in particular for silicon solar cells, in this case the electrical passivation of the surface on which the emitter is arranged (the emitter surface) is of very great importance for a high quality of the component. Electrical passivation here means that the lowest possible recombination rate should be achieved in the region of the surface to be passivated.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Halbleiterstruktur und ein Verfahren zu deren Herstellung zu schaffen, so dass eine gute Passivierung der Emitter-Oberfläche erzielt wird, bzw. mit herkömmlichen Verfahren eine hohe elektrische Passivierungsgüte der Emitter-Oberfläche erzielbar ist.The invention is therefore based on the object to provide a semiconductor structure and a method for their preparation, so that a good passivation of the emitter surface is achieved, or with conventional methods, a high electrical passivation quality of the emitter surface can be achieved.
Gelöst ist diese Aufgabe durch eine Halbleiterstruktur gemäß Anspruch 1 sowie durch ein Verfahren gemäß Anspruch 14. Vorteilhafte Ausgestaltungen der Halbleiterstruktur finden sich in den Ansprüchen 2 bis 13, vorteilhafte Ausgestaltungen des Verfahrens in den Ansprüchen 15 bis 23.This object is achieved by a semiconductor structure according to claim 1 and by a method according to claim 14. Advantageous embodiments of the semiconductor structure can be found in claims 2 to 13, advantageous embodiments of the method in claims 15 to 23.
Die Erfindung bezieht sich insbesondere auf Halbleiterstrukturen, bei denen ein n-dotierter Siliziumwafer als Halbleitersubstrat verwendet wird, bei dem mittels Diffusion ein p-dotierter Emitterbereich an einer Emitter-Oberfläche erzeugt wird. Ebenso liegen jedoch auch andere Halbleitermaterialien im Rahmen der Erfindung, bei denen an einer Emitter-Oberfläche eines Halbleitersubstrates ein p-dotierter Emitterbereich angeordnet ist, zur Ausbildung eines Emitter/Basis- pn-Übergangs mit einer n-dotierten Basis.The invention relates in particular to semiconductor structures in which an n-doped silicon wafer is used as the semiconductor substrate in which a p-doped emitter region is produced on an emitter surface by means of diffusion. Likewise, however, other semiconductor materials within the scope of the invention are those in which an emitter surface of a semiconductor substrate P-type emitter region is arranged to form an emitter / base pn junction with an n-doped base.
Der Erfindung liegt die Erkenntnis zugrunde, dass für die Passivierung von Oberflächen eines Halbleitersubstrates, an denen unmittelbar ein n-dotierter Bereich angeordnet ist, eine Mehrzahl von Passivierungsmethoden bekannt ist, wohingegen die Passivierung einer Oberfläche eines Halbleitersubsstrates, an welche unmittelbar ein p-dotierter Bereich angrenzt, vergleichsweise schwieriger realisierbar ist.The invention is based on the finding that a plurality of passivation methods is known for the passivation of surfaces of a semiconductor substrate, on which an n-doped region is directly arranged, whereas the passivation of a surface of a semiconductor substrate, to which a p-doped region immediately adjoins adjacent, comparatively difficult to implement.
Insbesondere für die Oberflächenpassivierung von n-dotiertem Silizium eignen sich eine Fülle von verschiedenen Schichten, die auf diese Oberfläche aufgebracht, eine Passivierungswirkung erzeugen: Hierzu gehören z. B. amorphes Silizium, amorphes Silizium-Carbid, Silizium-Nitrid, Aluminiumoxid und insbesondere Siliziumoxid. Diese Methoden führen auch bei n-dotierten Bereichen, welche eine hochdotierte Oberfläche aufweisen (Dotierkonzentrationen > 1018 cm "3 ) zu sehr geringen Oberflächenrekombinationsgeschwindigkeiten und damit zu einer guten Passivierungswirkung.In particular, for the surface passivation of n-doped silicon, a wealth of different layers applied to this surface, a passivation effect are suitable: These include, for. Amorphous silicon, amorphous silicon carbide, silicon nitride, alumina and especially silicon oxide. These methods also lead to n-doped areas, which have a highly doped surface (doping concentrations> 10 18 cm "3 ) at very low surface recombination rates and thus to a good passivation effect.
Bei einer Oberfläche einer Halbleiterstruktur, bei der ein p-dotierter Bereich unmittelbar an die Oberfläche angrenzt, gestaltet sich die Passivierung vergleichsweise schwierig, da beispielsweise Siliziumnitridschichten in den meisten Fällen im Wesentlichen über den Mechanismus der Feldeffektpassivierung funktionieren. Hierbei sind feste, positive Ladungen in die Schicht eingebaut, was zu einer Verdrängung positiver Ladungen von der Oberfläche führt. Dies ist jedoch nur dann effektiv, wenn positive Ladungsträger als Minoritätsladungsträger vorliegen. Die Verwendung von Schichten wie z. B. amorphes Silizium weisen bei der Anwendung unter anderen den Nachteil auf, dass eine hohe Absorption im Bereich kurzwelliger Strahlung stattfindet, so dass bei Halbleiterstrukturen, in welche elektromagnetische Strahlung eingekoppelt werden soll, ein Nachteil entsteht.In a surface of a semiconductor structure in which a p-doped region directly adjoins the surface, the passivation is comparatively difficult because, for example, silicon nitride layers function in most cases essentially via the mechanism of field effect passivation. In this case, solid, positive charges are incorporated in the layer, which leads to a displacement of positive charges from the surface. However, this is only effective if positive charge carriers are present as minority carriers. The use of layers such. As amorphous silicon have in use, inter alia, the disadvantage that a high absorption in the range of short-wave radiation takes place, so that in semiconductor structures in which electromagnetic radiation is to be coupled, a disadvantage arises.
Die erfindungsgemäße Halbleiterstruktur umfasst, wie auch bereits bei den bekannten Halbleiterstrukturen beschrieben, eine n-Metallisierung und eine p- Metallisierung sowie ein Halbleitersubstrat mit einem n-dotierten Basisbereich und einen zumindest teilweise daran angrenzenden p-dotierten Emitterbereich, zur Ausbildung eines Emitter/Basis-pn-Übergangs.The semiconductor structure according to the invention comprises, as already described in the known semiconductor structures, an n-type metallization and a p-type metallization as well as a semiconductor substrate with an n-doped base region and an at least partially adjacent p-doped emitter region for forming an emitter-base pn junction.
Der Emitterbereich erstreckt sich zumindest teilweise in etwa parallel zu einer Oberfläche des Halbleitersubstrates, die im Folgenden „Emitteroberfläche" genannt wird.The emitter region extends at least partially approximately parallel to a surface of the semiconductor substrate, which is referred to below as "emitter surface".
Die n-Metallisierung ist mit dem Basisbereich und die p-Metallisierung mit dem Emitterbereich elektrisch leitend verbunden.The n-type metallization is electrically connected to the base region and the p-type metallization to the emitter region.
Wesentlich ist, dass die Halbleiterstruktur zusätzlich einen n-dotierten Passivierungsbereich umfasst. Dieser ist zumindest teilweise zwischen der Emitter-Oberfläche und dem Emitterbereich angeordnet. Der Passivierungsbereich ist weder mit der n-Metallisierung noch mit der p- Metallisierung elektrisch leitend verbunden.It is essential that the semiconductor structure additionally comprises an n-doped passivation region. This is arranged at least partially between the emitter surface and the emitter region. The passivation region is electrically connected to neither the n-metallization nor the p-metallization.
Die erfindungsgemäße Halbleiterstruktur besitzt somit grundsätzlich die Eigenschaften einer an sich bekannten Halbleiterstruktur mit einer n-dotierten Basis und einem p-dotierten Emitter. Entscheidend ist, dass an der Emitter- Oberfläche des Halbleitersubstrates zumindest teilweise derThe semiconductor structure according to the invention thus basically has the properties of a semiconductor structure known per se with an n-doped base and a p-doped emitter. It is crucial that at least partially the emitter surface of the semiconductor substrate
Passivierungsbereich zwischen Emitter-Oberfläche und Emitterbereich angeordnet ist. Es bildet sich somit ein Passivierungsbereich/Emitter-pn- Übergang aus, so dass der Emitter nicht mit der Emitter-Oberfläche elektrisch leitend verbunden ist und in elektrischer Hinsicht somit von der Oberfläche und etwaigen Rekombinationszentren an der Emitter-Oberfläche, beispielsweise durch Verunreinigungen oder Defekte in der Kristallstruktur abgeschirmt ist.Passivation region between emitter surface and emitter region is arranged. Thus, a passivation region / emitter-pn junction is formed so that the emitter is not electrically conductively connected to the emitter surface and thus electrically from the surface and any recombination centers at the emitter surface, for example by impurities or defects shielded in the crystal structure.
Darüber hinaus ist die Emitter-Oberfläche somit zumindest teilweise von dem n- dotierten Passivierungsbereich bedeckt, der sich wesentlich effektiver und kostengünstiger mit bekannten Methoden passivieren lässt, verglichen mit einem unmittelbar bis an die Oberfläche heranreichenden p-dotierten Bereich.In addition, the emitter surface is thus at least partially covered by the n-doped passivation region, which can be passivated much more effectively and cost-effectively using known methods, as compared to a p-doped region reaching directly up to the surface.
Mit der erfindungsgemäßen Halbleiterstruktur ist somit die Ausbildung einer Halbleiterstruktur mit n-dotierter Basis und p-dotiertem Emitter möglich, bei der gleichzeitig die effektive Passivierung für n-dotierte Oberflächen zur Passivierung der Emitter-Oberfläche angewandt werden kann. Vorteilhafterweise ist der Passivierungsbereich derart ausgeführt, dass sich ein Passivierungsbereich/Emitter-pn-Übergang ausbildet, der im Wesentlichen parallel zur Emitter-Oberfläche des Halbleitersubstrates verläuft.The semiconductor structure according to the invention thus makes it possible to form a semiconductor structure with an n-doped base and a p-doped emitter, in which case the effective passivation for n-doped surfaces can be used for passivation of the emitter surface. Advantageously, the passivation region is embodied in such a way that a passivation region / emitter pn junction is formed that runs essentially parallel to the emitter surface of the semiconductor substrate.
Zur Vermeidung von Rekombinationsverlusten ist es vorteilhaft, dass die Emitter-Oberfläche des Halbleitersubstrates in dem Bereich, in dem sich der Passivierungsbereich entlang der Emitter-Oberfläche erstreckt, zumindest teilweise mit einer Passivierungsschicht bedeckt ist. Hier sind insbesondere die zuvor beschriebenen bekannten Passivierungsschichten, welche Silizium enthalten, insbesondere Schichten aus amorphem Silizium oder amorphes Silizium-Carbid oder Silizium-Nitrid oder Silizium-Dioxid vorteilhaft.To avoid recombination losses, it is advantageous for the emitter surface of the semiconductor substrate to be at least partially covered by a passivation layer in the region in which the passivation region extends along the emitter surface. Here, in particular, the previously described known passivation layers containing silicon, in particular layers of amorphous silicon or amorphous silicon carbide or silicon nitride or silicon dioxide are advantageous.
Eine Großzahl der industriell hergestellten Halbleiterstrukturen besteht aus Silizium, vorteilhafterweise ist das Halbleitersubstrat daher ein Siliziumwafer.A large number of the industrially manufactured semiconductor structures are made of silicon, advantageously the semiconductor substrate is therefore a silicon wafer.
Vorteilhafterweise ist bei der erfindungsgemäßen Halbleiterstruktur der Passivierungsbereich vergleichsweise dünn ausgebildet, d. h. der Passivierungsbereich ist derart ausgebildet, dass der Passivierungsbereich/Emitter-pn-Übergang im Wesentlichen parallel zur Emitter- Oberfläche verläuft, in einem Abstand von maximal 5 μm. Untersuchungen der Anmelderin haben ergeben, dass insbesondere ein Abstand von 2 μm, im Weiteren insbesondere ein Abstand zwischen 0, 1 μm und 0,5 μm zu der Emitter- Oberfläche vorteilhaft sind.Advantageously, in the semiconductor structure according to the invention, the passivation region is comparatively thin, ie. H. the Passivierungsbereich is formed such that the passivation region / emitter pn junction is substantially parallel to the emitter surface, at a distance of a maximum of 5 microns. Investigations by the Applicant have shown that, in particular, a distance of 2 μm, in particular a distance of between 0.1 μm and 0.5 μm, from the emitter surface are advantageous.
Die erfindungsgemäße Halbleiterstruktur ist somit derart aufgebaut, dass bei einem Schnitt in etwa senkrecht zur Emitter-Oberfläche ausgehend von der Emitter-Oberfläche zunächst der Passivierungsbereich, dann der Passivierungsbereich/Emitter-pn-Übergang, dann der Emitterbereich, dann der Emitter/Basis-pn-Übergang und schließlich die Basis folgt. Der Abstand des Emitter/Basis-pn-Übergangs zur Emitter-Oberfläche ist somit stets größer als der Abstand des Passivierungsbereich/Emitter-pn-Übergangs zur Emitter- Oberfläche.The semiconductor structure according to the invention is thus constructed such that, in a section approximately perpendicular to the emitter surface starting from the emitter surface, first the passivation region, then the passivation region / emitter pn junction, then the emitter region, then the emitter / base pn Transition and finally the base follows. The distance of the emitter / base pn junction to the emitter surface is thus always greater than the distance of the passivation region / emitter pn junction to the emitter surface.
Vorteilhafterweise ist der Emitterbereich derart ausgebildet, dass derAdvantageously, the emitter region is designed such that the
Emitter/Basis-pn-Übergang im Wesentlichen parallel zu der Emitter-Oberfläche verläuft, in einem Abstand von maximal 5 μm, insbesondere zwischen 1 μm und 3 μm zu der Emitter-Oberfläche.Emitter / base pn junction substantially parallel to the emitter surface runs, at a distance of at most 5 .mu.m, in particular between 1 .mu.m and 3 .mu.m to the emitter surface.
Zur Ausbildung einer ausreichenden elektrischen Leitfähigkeit, insbesondere einer ausreichenden Mobilität für Minoritätsladungsträger und gleichzeitigTo form a sufficient electrical conductivity, in particular a sufficient mobility for minority carriers and simultaneously
Eingrenzung der Minoritätsladungsträgerrekombination ist es vorteilhaft, wenn der Basisbereich eine Dotierkonzentration im Bereich 1014 cm"3 bis 1016 cm"3 aufweist, insbesondere, dass der Basisbereich mittels Phosphor dotiert wird.Limitation of the minority charge carrier recombination, it is advantageous if the base region has a doping concentration in the range 10 14 cm "3 to 10 16 cm " 3 , in particular, that the base region is doped by means of phosphorus.
Der Emitterbereich weist typischerweise eine mit wachsendem Abstand zurThe emitter region typically has an increasing distance to
Emitter-Oberfläche abfallende Dotierkonzentration auf, insbesondere, wenn der Emitterbereich mittels Diffusion durch die Emitter-Oberfläche erzeugt wurde. Vorteilhafterweise weist der Emitterbereich eine Peak-Dotierkonzentration, d. h. eine maximale Dotierkonzentration von mindestens 1018 cm"3 auf, insbesondere ist der Emitterbereich vorteilhafterweise mittels Bordiffusion erzeugt.Emitter surface sloping doping concentration, in particular, when the emitter region was generated by diffusion through the emitter surface. Advantageously, the emitter region has a peak doping concentration, ie a maximum doping concentration of at least 10 18 cm -3 , in particular the emitter region is advantageously produced by means of boron diffusion.
Der Passivierungsbereich weist vorteilhafterweise eine Peak- Dotierkonzentration von mindestens 1018 cm'3 auf. Vorteilhafterweise wird der Passivierungsbereich durch Diffusion von Phosphor erzeugt.The passivation region advantageously has a peak doping concentration of at least 10 18 cm -3 . Advantageously, the passivation region is produced by diffusion of phosphorus.
Die vorgenannten Werte für die Dotierkonzentrationen von Basisbereich und Emitterbereich sind insbesondere vorteilhaft, um mit der erfindungsgemäßen Halbleiterstruktur eine Solarzelle auf einem Siliziumwafer auszubilden.The abovementioned values for the doping concentrations of base region and emitter region are particularly advantageous in order to form a solar cell on a silicon wafer with the semiconductor structure according to the invention.
Die erfindungsgemäße Halbleiterstruktur eignet sich insbesondere zurThe semiconductor structure according to the invention is particularly suitable for
Herstellung einer Solarzelle, da insbesondere bei einer Solarzelle verglichen mit anderen elektronischen Bauteilen große Oberflächen und insbesondere eine Vorderseite des Halbleitersubstrates zur Einkopplung elektromagnetischer Strahlung notwendig sind und an diesen Oberflächen eine effiziente Passivierung wünschenswert ist, um Rekombinationsverluste zu verringern und damit die Effizienz der Solarzelle zu erhöhen.Production of a solar cell, since in particular in a solar cell compared to other electronic components large surfaces and in particular a front of the semiconductor substrate for coupling electromagnetic radiation are necessary and efficient surfacing on these surfaces is desirable to reduce recombination losses and thus to increase the efficiency of the solar cell ,
Eine typische Solarzelle umfasst eine Halbleiterstrukt-ur, welche eine n- Metallisierung und eine p-Metallisierung sowie ein Halbleitersubstrat umfasst. Das Halbleitersubstrat weist eine wie zuvor beschriebene Vorderseite zur Einkopplung elektromagnetischer Strahlung und eine im Wesentlichen zu der Vorderseite parallele Rückseite auf.A typical solar cell includes a semiconductor structure comprising n-type metallization and p-type metallization, and a semiconductor substrate. The semiconductor substrate has a front side as described above Coupling of electromagnetic radiation and a substantially parallel to the front back.
Wesentlich ist, dass die Halbleiterstruktur der Solarzelle eine wie zuvor beschriebene erfindungsgemäße Halbleiterstruktur ist, so dass derIt is essential that the semiconductor structure of the solar cell is a semiconductor structure according to the invention as described above, so that the
Emitterbereich zumindest teilweise durch den Passivierungsbereich von der Emitter-Oberfläche abgeschirmt ist.Emitter region is at least partially shielded by the passivation of the emitter surface.
Typischerweise befindet sich der Emitter bei einer Solarzelle unmittelbar an der Vorderseite zur Einkopplung elektromagnetischer Strahlung. Vorteilhafterweise ist daher die Emitter-Oberfläche der erfindungsgemäßen Halbleiterstruktur die Vorderseite zur Einkopplung elektromagnetischer Strahlung.Typically, the emitter is located at a solar cell immediately at the front for coupling electromagnetic radiation. Advantageously, therefore, the emitter surface of the semiconductor structure according to the invention is the front for coupling electromagnetic radiation.
Bei der Mehrzahl der industriell hergestellten Solarzellen findet sich auf der Vorderseite der Solarzelle eine Metallisierung, welche mit dem Emitter elektrisch leitend verbunden ist. Vorteilhafterweise weist die erfindungsgemäße Solarzelle daher eine p-Metallisierung auf der Vorderseite auf, welche die Vorderseite der Solarzelle teilweise bedeckt. Weiterhin weist die Vorderseite der Solarzelle mindestens einen von der p-Metallisierung bedeckten Vorderseitenkontaktbereich auf, in welchem der Emitterbereich unmittelbar an der Emitter-Oberfläche des Halbleitersubstrates angeordnet ist und die p- Metallisierung elektrisch leitend mit dem Emitterbereich verbunden ist.In the majority of industrially produced solar cells can be found on the front of the solar cell metallization, which is electrically connected to the emitter. Advantageously, the solar cell according to the invention therefore has a p-type metallization on the front side, which partially covers the front side of the solar cell. Furthermore, the front side of the solar cell has at least one front side contact region covered by the p metallization, in which the emitter region is arranged directly on the emitter surface of the semiconductor substrate and the p metallization is electrically conductively connected to the emitter region.
In dieser Ausführungsform erstreckt sich der Passivierungsbereich somit nicht über die gesamte Vorderseite der Solarzelle, sondern die Solarzelle weist mindestens einen Vorderseitenkontaktbereich auf, in dem der Emitterbereich unmittelbar an die Emitter-Oberfläche des Halbleitersubstrates angrenzt und auf der Emitter-Oberfläche in diesem Bereich befindet sich zumindest teilweise die p-Metallisierung, welche elektrisch leitend mit dem Emitterbereich verbunden ist, so dass Ladungsträger aus dem Emitter über die p-Metallisierung abgeführt werden können. Gleichzeitig ist in den übrigen Bereichen der Vorderseite durch den zwischengeordneten Passivierungsbereich eine effektive elektrische Passivierung des Emitters gewährleistet.Thus, in this embodiment, the passivation region does not extend over the entire front side of the solar cell, but the solar cell has at least one front contact region in which the emitter region directly adjoins the emitter surface of the semiconductor substrate and at least on the emitter surface in this region partially the p-type metallization, which is electrically connected to the emitter region, so that charge carriers can be removed from the emitter via the p-type metallization. At the same time an effective electrical passivation of the emitter is ensured in the other areas of the front by the intermediate Passivierungsbereich.
Ebenso sind Solarzellenstrukturen bekannt, bei denen sich sowohl die p- als auch die n-Metallisierung auf der Rückseite der Solarzelle befinden und der im Bereich der Vorderseite der Solarzelle angeordnete Emitter beispielsweise durch Löcher in dem Halbleitersubstrat mit der p-Metallisierung auf der Rückseite der Solarzelle elektrisch leitend verbunden ist.Likewise, solar cell structures are known in which both the p- and the n-metallization are located on the back of the solar cell and in the For example, emitter arranged in the region of the front side of the solar cell is electrically conductively connected to the p-metallization on the rear side of the solar cell through holes in the semiconductor substrate.
Bei solchen Solarzellen ist es vorteilhaft, wenn der Passivierungsbereich in etwa die gesamte Vorderseite der Solarzelle bedeckt, so dass der Emitterbereich über die gesamte Vorderseite der Solarzelle elektrisch abgeschirmt wird und Rekombinationsverluste vermieden werden.In such solar cells, it is advantageous if the passivation region covers approximately the entire front side of the solar cell, so that the emitter region is electrically shielded over the entire front side of the solar cell and recombination losses are avoided.
Vorteilhafterweise ist die n-Metallisierung auf der Rückseite der Solarzelle angeordnet und mit der Basis der Solarzelle elektrisch leitend verbunden.Advantageously, the n-type metallization is arranged on the rear side of the solar cell and electrically conductively connected to the base of the solar cell.
Die Erfindung betrifft ferner ein Verfahren zur Herstellung einer Halbleiterstruktur, bei dem an einer Emitter-Oberfläche eines n-dotierten Halbleitersubstrates ein p-Emitterbereich erzeugt wird, zur Ausbildung eines Emitter/Basis-pn-Übergangs.The invention further relates to a method for producing a semiconductor structure, in which a p-emitter region is generated on an emitter surface of an n-doped semiconductor substrate, to form an emitter / base pn junction.
Wesentlich ist, dass an der Emitter-Oberfläche zumindest teilweise ein n- Passivierungsbereich erzeugt wird, der zumindest teilweise zwischen Emitter- Oberfläche und Emitterbereich angeordnet ist.It is essential that at least partially an n-passivation region is generated on the emitter surface, which is arranged at least partially between emitter surface and emitter region.
Vorteilhafterweise werden p-Emitterbereich und/oder Passivierungsbereich mittels Diffusion von Dotierstoffen erzeugt.Advantageously, p-emitter region and / or passivation region are generated by means of diffusion of dopants.
Vorteilhafterweise wird der Passivierungsbereich dadurch ausgebildet, dass eine Überkompensation des Emitterbereichs erzeugt wird. Dies bedeutet, dass zunächst der Emitter unmittelbar an die Emitter-Oberfläche des Halbleitersubstrates angrenzend ausgebildet wird. Anschließend wird zumindest teilweise an der Emitter-Oberfläche eine n-Dotierung vorgenommen, welche mindestens eine der p-Dotierung des Emitters entsprechendeAdvantageously, the passivation region is formed by generating an overcompensation of the emitter region. This means that initially the emitter is formed directly adjacent to the emitter surface of the semiconductor substrate. Subsequently, an n-doping is carried out at least partially on the emitter surface, which corresponds to at least one of the p-type doping of the emitter
Dotierkonzentration aufweist. Hierdurch findet eine Überkompensation des ursprünglich p-dotierten Emitterbereichs an der Emitter-Oberfläche statt, so dass der gewünschte n-dotierte Passivierungsbereich erzeugt wird.Having doping concentration. As a result, overcompensation of the originally p-doped emitter region at the emitter surface takes place, so that the desired n-doped passivation region is generated.
Vorteilhafterweise wird die Überkompensation mittels Diffusion durch die Emitter-Oberfläche erzeugt. In einer vorteilhaften Ausgestaltung des erfindungsgemäßen Verfahrens wird die Emitter-Oberfläche der Halbleiterstruktur zumindest teilweise mit einer Passivierungsschicht bedeckt. Diese Passivierungsschicht ist vorteilhafterweise eine siliziumenthaltende Schicht, insbesondere eine Schicht amorphes Silizium oder amorphes Silizium-Carbid oder Silizium-Nitrid oder Siliziumdioxid.Advantageously, the overcompensation is generated by diffusion through the emitter surface. In an advantageous embodiment of the method according to the invention, the emitter surface of the semiconductor structure is at least partially covered with a passivation layer. This passivation layer is advantageously a silicon-containing layer, in particular a layer of amorphous silicon or amorphous silicon carbide or silicon nitride or silicon dioxide.
Vorteilhafterweise wird an der Emitter-Oberfläche eine Vorderseitenmetallisierung aufgebracht, welche die Emitter-Oberfläche zumindest teilweise bedeckt.Advantageously, a front side metallization is applied to the emitter surface, which at least partially covers the emitter surface.
In einer vorteilhaften Ausgestaltung des erfindungsgemäßen Verfahrens umfasst dieses folgende Verfahrensschritte:In an advantageous embodiment of the method according to the invention, this comprises the following method steps:
In einem Schritt A wird ein p-dotierter Emitterbereich an einer Emitter- Oberfläche eines n-dotierten Halbleitersubstrates eindiffundiert.In a step A, a p-doped emitter region is diffused on an emitter surface of an n-doped semiconductor substrate.
In einem Schritt B wird eine Maskierungsschicht auf die Emitter-Oberfläche aufgebracht, welche die Emitter-Oberfläche teilweise bedeckt.In a step B, a masking layer is applied to the emitter surface, which partially covers the emitter surface.
Anschließend wird in einem Schritt C ein Passivierungsbereich in den Bereichen der Emitter-Oberfläche eindiffundiert, die nicht durch die Maskierungsschicht bedeckt sind. Der Passivierungsbereich wird durch Überkompensation des Emitterbereichs erzeugt.Subsequently, in a step C, a passivation region is diffused in the regions of the emitter surface which are not covered by the masking layer. The passivation region is generated by overcompensation of the emitter region.
In einem Schritt D wird eine p-Metallisierung auf die Emitter-Vorderseite des Halbleitersubstrates zumindest in den Bereichen aufgebracht, in denen der Emitterbereich unmittelbar an der Emitter-Vorderseite angeordnet ist.In a step D, a p-type metallization is applied to the emitter front side of the semiconductor substrate at least in the regions in which the emitter region is arranged directly on the emitter front side.
In dieser vorteilhaften Ausgestaltung des erfindungsgemäßen Verfahrens wird somit mittels der Maskierungsschicht definiert, an welchen Bereichen der Emitter-Oberfläche der Passivierungsbereich angeordnet ist und an welchen Bereichen sich der Emitterbereich bis unmittelbar an die Emitter-Oberfläche erstreckt, so dass er mittels der p-Metallisierung kontaktiert werden kann und somit eine elektrisch leitende Verbindung zwischen p-Metallisierung und Emitter hergestellt ist. Vorteilhafterweise wird in Schritt B die Maskierungsschicht in einem an sich bekannten Verfahren mittels Photolithographie oder Verwendung eines Inkjet- Druckverfahrens erzeugt.In this advantageous embodiment of the method according to the invention, it is thus defined by means of the masking layer at which regions of the emitter surface the passivation region is arranged and at which regions the emitter region extends directly to the emitter surface, so that it makes contact with the p-metallization can be and thus an electrically conductive connection between p-type metallization and emitter is made. Advantageously, in step B, the masking layer is produced in a per se known method by means of photolithography or using an inkjet printing process.
Ebenso liegt es im Rahmen der Erfindung, in Schritt B die Maskierungsschicht mittels an sich bekannter Siebdruckverfahren zu erzeugen.It is likewise within the scope of the invention to produce the masking layer in step B by means of screen printing methods known per se.
Zur weiteren elektrischen Passivierung der Emitter-Oberfläche wird vorteilhafterweise auf der Emitter-Oberfläche ganzflächig oder zumindest an der Emitter-Oberfläche im Passivierungsbereich eine Passivierungsschicht aufgebracht. Insbesondere ist es vorteilhaft, dass die Passivierungsschicht zwischen Schritt C und D aufgebracht wird.For further electrical passivation of the emitter surface, a passivation layer is advantageously applied over the entire surface of the emitter surface or at least on the emitter surface in the passivation region. In particular, it is advantageous that the passivation layer is applied between step C and D.
Die in Schritt D aufgebrachte p-Metallisierung wird in einer vorteilhaften Ausgestaltung des erfindungsgemäßen Verfahrens auf die ganzflächig die Emitter-Oberfläche bedeckende Passivierungsschicht aufgebracht. Anschließend wird die p-Metallisierung durch die Passivierungsschicht hindurch mit dem darunter liegenden Emitterbereich elektrisch leitend verbunden. Dies ist beispielsweise durch einen Temperaturschritt möglich, bei dem die p-The applied in step D p-metallization is applied in an advantageous embodiment of the method according to the invention on the entire surface of the emitter surface covering passivation layer. Subsequently, the p-type metallization is electrically conductively connected through the passivation layer to the underlying emitter region. This is possible for example by a temperature step in which the p-
Metallisierung aufgrund von Wärmeeinwirkung durch die Passivierungsschicht hindurchtritt und einen Kontakt zu dem Emitterbereich erzeugt, so dass der Emitterbereich elektrisch leitend mit der p-Metallisierung verbunden ist.Metallization due to the action of heat passes through the passivation layer and generates a contact with the emitter region, so that the emitter region is electrically conductively connected to the p-type metallization.
Weitere Merkmale und vorteilhafte Ausgestaltungen der erfindungsgemäßenFurther features and advantageous embodiments of the invention
Halbleiterstruktur und des erfindungemäßen Verfahrens werden im Folgenden in einem Ausführungsbeispiel anhand der Figuren erläutert. Dabei zeigt:Semiconductor structure and the erfindungemäßen method are explained below in an embodiment with reference to the figures. Showing:
Figur 1 ein Ausführungsbeispiel eines erfindungsgemäßen Verfahrens mit schematischer Darstellung des Herstellungsprozesses eines1 shows an embodiment of a method according to the invention with a schematic representation of the manufacturing process of a
Ausführungsbeispiels einer erfindungsgemäßen Halbleiterstruk tur.Embodiment of a Halbleiterstruk inventive structure.
In Figur 1 ist in den Abbildungen A bis F jeweils eine Halbleiterstruktur dargestellt, wobei die Abbildungen den Herstellungsprozess einer in Abbildung F schematisch dargestellten erfindungemäßen Halbleiterstruktur zeigen. In dem Ausführungsbeispiel wird eine Solarzelle erzeugt, welche eine erfindungsgemäße Halbleiterstruktur umfasst und in einem erfindungemäßen Verfahren hergestellt wird.In FIG. 1, a semiconductor structure is shown in FIGS. A to F, wherein the figures show the production process of a semiconductor structure according to the invention shown schematically in FIG. In the exemplary embodiment, a solar cell is produced, which comprises a semiconductor structure according to the invention and is produced in a method according to the invention.
Ausgangsmaterial ist ein n-dotierter Siliziumwafer 1 , der in etwa homogen dotiert ist mit einer Dotierkonzentration von etwa 1015 cm'3. Der n-dotierte Bereich des Silziumwafers 1 stellt somit den Basisbereich dar.Starting material is an n-doped silicon wafer 1, which is doped approximately homogeneously with a doping concentration of about 10 15 cm '3 . The n-doped region of the silicon wafer 1 thus represents the base region.
Wie in Abbildung A schematisch dargestellt, befindet sich im oberen Bereich des Siliziumwafers 1 ein p-dotierter Emitterbereich 2, so dass sich zwischen Basisbereich und Emitterbereich 2 ein Emitter/Basis-pn-Übergang 2a ausbildet.As shown schematically in FIG. A, a p-doped emitter region 2 is located in the upper region of the silicon wafer 1, so that an emitter / base pn junction 2 a is formed between the base region and the emitter region 2.
Der Emitterbereich wird erzeugt, in dem über eine Emitter-Oberfläche 2b des Siliziumwafers 1 eine Eindiffusion von Boratomen vorgenommen wird. Die Peak- Konzentration des Emitters beträgt hierbei etwa 1018 cm"3.The emitter region is produced in which an indiffusion of boron atoms is carried out via an emitter surface 2b of the silicon wafer 1. The peak concentration of the emitter is about 10 18 cm "3 .
Anschließend wird wie in Abbildung B dargestellt, die Emitter-Oberfläche 2b durch thermische Behandlung in einer Sauerstoffatmosphäre oxidiert, so dass sich eine Maskierungsschicht 3 aus Siliziumdioxid auf der Emitter-Oberfläche 2b ausbildet. Dies weist weiterhin den Vorteil auf, dass bei Ausbildung dieser Maskierungsschicht 3 die Boratome im Emitterbereich 2 tiefer in den Siliziumwafer 1 eingetrieben werden, bezüglich der Emitter-Oberfläche 2b.Subsequently, as shown in Figure B, the emitter surface 2b is oxidized by thermal treatment in an oxygen atmosphere, so that a masking layer 3 of silicon dioxide is formed on the emitter surface 2b. This further has the advantage that, when this masking layer 3 is formed, the boron atoms in the emitter region 2 are driven deeper into the silicon wafer 1 with respect to the emitter surface 2b.
Die Maskierungsschicht 3 wird lokal strukturiert, indem Teile derThe masking layer 3 is locally structured by adding parts of the
Maskierungsschicht 3 entfernt werden. Dies ist beispielsweise durch lokales Aufbringen einer Lackschicht 4 möglich, wie in Abbildung C dargestellt.Masking layer 3 are removed. This is possible, for example, by local application of a lacquer layer 4, as shown in FIG.
Die Lackschicht 4 wird in den Bereichen aufgebracht, in denen bei der fertig gestellten Solarzelle sich der Emitterbereich 2 bis unmittelbar an die Emitter- Oberfläche 2b erstrecken soll.The lacquer layer 4 is applied in the regions in which the emitter region 2 is to extend directly to the emitter surface 2b in the finished solar cell.
Die Lackschicht 4 kann beispielsweise mittels Siebdruckverfahren aufgebracht werden, ebenso ist das Aufbringen der Lackschicht mittels Photolithographieverfahren oder eines Inkjet-Druckverfahrens denkbar. Die Maskierungsschicht wird in den Bereichen entfernt, in denen sie nicht durch die Lackschicht bedeckt ist und anschließend wird die Lackschicht wieder entfernt.The lacquer layer 4 can be applied for example by means of screen printing, as well as the application of the lacquer layer by means of photolithography or an inkjet printing process is conceivable. The Masking layer is removed in the areas where it is not covered by the lacquer layer and then the lacquer layer is removed again.
Alternativ kann die Strukturierung der Maskierungsschicht 3 auch dadurch erfolgen, dass mit Laserstrahlung oder durch mechanische Einwirkung die Maskierungsschicht 3 teilweise entfernt wird.Alternatively, the structuring of the masking layer 3 can also take place in that the masking layer 3 is partially removed by laser radiation or by mechanical action.
All diesen Verfahren ist gemeinsam, dass ein in Abbildung D dargestelltes Ergebnis erzielt wird, dass die Maskierungsschicht 3 nur noch teilweise die Emitter-Oberfläche 2b bedeckt.All of these methods have in common that a result shown in FIG. D is achieved in that the masking layer 3 only partially covers the emitter surface 2b.
In einem darauf folgenden Schritt werden, wie in Abbildung E dargestellt, über die Emitter-Oberfläche 2b Phosphoratome eindiffundiert, zur Herstellung eines Passivierungsbereichs 5. Der Passivierungsbereich 5 wird somit dadurch erzeugt, dass eine Überkompensation des Emitterbereichs 2 im Bereich der Emitter-Oberfläche 2b mittels der eindiffundierten Phosphoratome stattfindet. Der Passivierungsbereich 5 muss daher mindestens eine Dotierkonzentration von 1018 cm"3 aufweisen.In a following step, as shown in Figure E, via the emitter surface 2b phosphorus atoms diffused to produce a Passivierungsbereichs 5. The Passivierungsbereich 5 is thus generated by overcompensation of the emitter region 2 in the emitter surface 2b by means of the diffused phosphorus atoms take place. The passivation region 5 must therefore have at least a doping concentration of 10 18 cm -3 .
Hierdurch bildet sich zwischen Passivierungsbereich 5 und Emitterbereich 2 ein Passivierungsbereich/Emitter-pn-Übergang 5a aus.As a result, a passivation region / emitter pn junction 5a forms between passivation region 5 and emitter region 2.
Wie in Abbildung E ersichtlich, erfolgt in den Bereichen, in denen die Emitter- Oberfläche 2b durch die Maskierungsschicht 3 bedeckt ist, keine Eindiffusion von Phosphoratomen und dementsprechend bildet sich unter der verbliebenen Maskierungsschicht 3 auch kein Passivierungsbereich 5 aus, sondern der Emitterbereich 2 reicht bis unmittelbar an die Emitter-Oberfläche 2b heran.As can be seen in Figure E, no diffusion of phosphorus atoms takes place in the regions in which the emitter surface 2b is covered by the masking layer 3, and accordingly no passivation region 5 forms under the remaining masking layer 3, but the emitter region 2 extends to directly to the emitter surface 2b zoom.
Die zuvor beschriebenen Diffusionen von Emitterbereich 2 und Passivierungsbereich 5 wurden derart ausgeführt, dass sich der Emitter/Basis- pn-Übergang 2a in einem Abstand von etwa 3 μm zu der Emitter-Oberfläche 2b befindet und in etwa parallel zu dieser Oberfläche 2b verläuft. Der Passivierungsbereich/Emitter-pn-Übergang 5a befindet sich in einem Abstand von etwa 0,3 μm zu der Emitter-Oberfläche 2b und verläuft ebenfalls in etwa parallel zu dieser. Wie in Abbildung E ersichtlich, ist nun der Großteil der Emitter-Oberfläche 2b durch den n-dotierten Passivierungsbereich 5 bedeckt und kann daher mit den herkömmlich bekannten Methoden für n-dotierte Oberflächen passiviert werden.The above-described emitter region 2 and passivation region 5 diffusions were carried out in such a way that the emitter / base pn junction 2 a is at a distance of approximately 3 μm from the emitter surface 2 b and runs approximately parallel to this surface 2 b. The passivation region / emitter pn junction 5a is located at a distance of approximately 0.3 μm from the emitter surface 2b and likewise runs approximately parallel to it. As can be seen in Figure E, the majority of the emitter surface 2b is now covered by the n-doped passivation region 5 and can therefore be passivated using the conventionally known methods for n-doped surfaces.
Der p-dotierte Emitterbereich 2 ist durch den Passivierungsbereich 5 und insbesondere den Passivierungsbereich/Emitter-pn-Übergang 5a von der Emitter-Oberfläche 2b elektrisch abgeschirmt, ausgenommen diejenigen Bereiche, in denen der Emitterbereich 2 unmittelbar an die Emitter-Oberfläche 2b angrenzt.The p-doped emitter region 2 is electrically shielded from the emitter surface 2b by the passivation region 5 and in particular the passivation region / emitter pn junction 5a, except those regions in which the emitter region 2 directly adjoins the emitter surface 2b.
In einem weiteren Schritt wird wie in Abbildung F ersichtlich zunächst die Maskierungsschicht 3 vollständig entfernt und anschließend auf der gesamten Emitter-Oberfläche 2b eine Passivierungsschicht 6 aufgebracht. Diese Passivierungsschicht kann beispielsweise eine mittels thermischer Oxidation hergestellte Siliziumdioxidschicht sein.In a further step, as shown in FIG. 1, the masking layer 3 is first removed completely and then a passivation layer 6 is applied to the entire emitter surface 2b. This passivation layer can be, for example, a silicon dioxide layer produced by thermal oxidation.
Die Passivierungsschicht 6 reduziert die Oberflächenrekombinationsrate an der Emitter-Oberfläche 2b und erhöht damit weiterhin die Effizienz der Solarzelle.The passivation layer 6 reduces the surface recombination rate at the emitter surface 2b and thus further increases the efficiency of the solar cell.
Schließlich wird eine p-Metallisierung 7 auf der Vorderseite der Solarzelle, d.h. auf die Passivierungsschicht 6 aufgebracht, so dass die p-Metallisierung 7 die Vorderseite der Solarzelle teilweise bedeckt. Die p-Metallisierung 7 wird dabei zumindest teilweise in den Bereichen aufgebracht, in denen der Emitterbereich 2 unmittelbar an die Emitter-Oberfläche 2b heranreicht.Finally, a p-type metallization 7 on the front of the solar cell, i. applied to the passivation layer 6, so that the p-type metallization 7 partially covers the front of the solar cell. The p-type metallization 7 is applied at least partially in the regions in which the emitter region 2 directly reaches the emitter surface 2b.
Schließlich wird mittels Wärmeeinwirkung die p-Metallisierung 7 durch die Passivierungsschicht 6 hindurchgeführt, so dass eine elektrisch leitende Verbindung zwischen p-Metallisierung 7 und Emitterbereich 2 entsteht und der Emitterbereich 2 somit kontaktiert ist.Finally, the p-type metallization 7 is passed through the passivation layer 6 by means of heat, so that an electrically conductive connection between p-type metallization 7 and emitter region 2 is formed and the emitter region 2 is thus contacted.
Die Erfindung ermöglicht insbesondere die Herstellung von Solarzellen aus Siliziumwafern, wobei die Solarzellen einen p-dotierten Emitter auf der der Lichteinstrahlung zugewandten Seite besitzen und dort die Oberflächenpassivierung mit Standardverfahren für n-dotierte Oberflächen erzielt werden kann. In particular, the invention makes it possible to produce solar cells from silicon wafers, wherein the solar cells have a p-doped emitter on the side facing the light irradiation and surface passivation can be achieved there using standard methods for n-doped surfaces.

Claims

P a t e n t a n s p r ü c h e Patent claims
1 . Halbleiterstruktur, umfassend eine n-Metallisierung und eine p-Metallisierung (7) sowie ein1 . A semiconductor structure comprising an n-type metallization and a p-type metallization (7) and a
Halbleitersubstrat mit einem n-dotierten Basisbereich und einem zumindest teilweise daran angrenzenden p-dotierten Emitterbereich (2), zur Ausbildung eines Emitter/Basis-pn-Übergangs, wobei der Emitterbereich (2) sich zumindest teilweise in etwa parallel zu einer Emitter-Oberfläche (2b) des Halbleitersubstrates erstreckt und die n-Metallisierung mit dem Basisbereich und die p-Metallisierung (7) mit dem Emitterbereich (2) elektrisch leitend verbunden ist, dadurch gekennzeichnet, dass die Halbleiterstruktur zusätzlich einen n-dotierten Passivierungsbereich (5) umfasst, welcher zumindest teilweise zwischen der Emitter-Oberfläche (2b) und dem Emitterbereich (2) angeordnet ist, wobei der Passivierungsbereich (5) weder mit der n-Metallisierung noch mit der p-Metallisierung (7) elektrisch leitend verbunden ist.A semiconductor substrate having an n-doped base region and an at least partially adjoining p-doped emitter region (2), for forming an emitter / base pn junction, wherein the emitter region (2) is at least partially approximately parallel to an emitter surface ( 2b) of the semiconductor substrate and the n-type metallization is electrically conductively connected to the base region and the p-type metallization (7) is connected to the emitter region (2), characterized in that the semiconductor structure additionally comprises an n-doped passivation region (5) is at least partially disposed between the emitter surface (2b) and the emitter region (2), wherein the passivation region (5) is electrically connected to neither the n-metallization nor the p-type metallization (7).
2. Halbleiterstruktur nach Anspruch 1 , dadurch gekennzeichnet, dass zwischen Passivierungsbereich (5) und Emitterbereich (2) ein Passivierungsbereich/Emitter-pn-Übergang ausgebildet ist, insbesondere, dass dieser pn-Übergang im Wesentlichen parallel zur Emitter-Oberfläche (2b) verläuft.2. Semiconductor structure according to claim 1, characterized in that a passivation region / emitter pn junction is formed between passivation region (5) and emitter region (2), in particular that this pn junction extends substantially parallel to the emitter surface (2b) ,
3. Halbleiterstruktur nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Emitter-Oberfläche (2b) des Halbleitersubstrates in dem Bereich, in dem sich der Passivierungsbereich (5) entlang der Emitter-Oberfläche3. Semiconductor structure according to one of the preceding claims, characterized in that the emitter surface (2b) of the semiconductor substrate in the region in which the passivation region (5) along the emitter surface
(2b) erstreckt, zumindest teilweise mit einer Passivierungsschicht (6) bedeckt ist.(2b), at least partially covered with a passivation layer (6).
4. Halbleiterstruktur nach Anspruch 3, dadurch gekennzeichnet, dass die Passivierungsschicht (6) eine Silizium enthaltende Schicht ist, insbesondere eine Schicht amorphes Silizium oder amorphes Silizium- Carbid oder Silizium-Nitrid oder Silizium-Dioxid.4. The semiconductor structure according to claim 3, characterized in that the passivation layer (6) is a silicon-containing layer, in particular a layer of amorphous silicon or amorphous silicon. Carbide or silicon nitride or silicon dioxide.
5. Halbleiterstruktur nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass das Halbleitersubstrat ein Siliziumwafer (1 ) ist.5. Semiconductor structure according to one of the preceding claims, characterized in that the semiconductor substrate is a silicon wafer (1).
6. Halbleiterstruktur nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der Passivierungsbereich/Emitter-pn-Übergang (5a) im Wesentlichen parallel zur Emitter-Oberfläche (2b) verläuft, in einem6. Semiconductor structure according to one of the preceding claims, characterized in that the passivation region / emitter pn junction (5a) extends substantially parallel to the emitter surface (2b), in one
Abstand von maximal 5 μm, insbesondere von maximal 2 μm, im Weiteren insbesondere zwischen 0, 1 μm und 0,5 μm zu der Emitter-Oberfläche (2b).Distance of a maximum of 5 .mu.m, in particular of at most 2 .mu.m, in addition, in particular between 0.1 and 0.5 microns to the emitter surface (2b).
7. Halbleiterstruktur nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der Emitter/Basis-pn-Übergang (2a) Basis-pn-Übergang im Wesentlichen parallel zur Emitter-Oberfläche (2b) verläuft, in einem Abstand von maximal 5 μm, insbesondere zwischen 1 μm und 3 μm zu der Emitter-Oberfläche (2b).7. Semiconductor structure according to one of the preceding claims, characterized in that the emitter / base pn junction (2a) base pn junction substantially parallel to the emitter surface (2b), at a distance of at most 5 microns, in particular between 1 μm and 3 μm to the emitter surface (2b).
8. Halbleiterstruktur nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der Basisbereich eine Dotierkonzentration im Bereich 1014 cm"3 bis 1016 cm'3 aufweist, insbesondere, dass der Basisbereich mittels Phosphor dotiert wird.8. Semiconductor structure according to one of the preceding claims, characterized in that the base region has a doping concentration in the range 10 14 cm "3 to 10 16 cm '3 , in particular that the base region is doped by means of phosphorus.
9. Halbleiterstruktur nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass der EmitterbeYeich (2) eine Peak-Dotierkonzentration von mindestens 1018 cm"3 aufweist, insbesondere, dass der Emitterbereich (2) mittels Bor dotiert wird.9. Semiconductor structure according to one of the preceding claims, characterized in that the EmitterbeYeich (2) has a peak doping concentration of at least 10 18 cm "3 , in particular that the emitter region (2) is doped with boron.
10. Halbleiterstruktur nach Anspruch 9, dadurch gekennzeichnet, dass der Passivierungsbereich (5) eine Peak-Dotierkonzentration von mindestens 1018 cm'3 aufweist, insbesondere, dass der Emitterbereich (2) mittels Phosphor dotiert wird.10. The semiconductor structure according to claim 9, characterized in that the passivation region (5) has a peak doping concentration of at least 10 18 cm -3 , in particular that the emitter region (2) is doped by phosphorus.
1 1 . Solarzelle, umfassend eine Halbleiterstruktur, welche eine n-Metallisierung und eine p-Metallisierung (7) sowie ein Halbleitersubstrat umfasst, wobei das1 1. A solar cell comprising a semiconductor structure comprising an n-type metallization and a p-type metallization (7) and a semiconductor substrate, wherein the
Halbleitersubstrat eine Vorderseite zur Einkopplung elektromagnetischer Strahlung und eine im Wesentlichen zu der Vorderseite parallele Rückseite aufweist, dadurch gekennzeichnet, dass die Halbeiterstruktur gemäß einem der vorangegangenen Ansprüche ausgebildet ist, insbesondere, dass die Emitter-Oberfläche (2b) die Vorderseite zur Einkopplung elektromagnetischer Strahlung ist.Semiconductor substrate having a front side for coupling electromagnetic radiation and a substantially parallel to the front back, characterized in that the semiconductor structure is formed according to one of the preceding claims, in particular that the emitter surface (2b) is the front for coupling electromagnetic radiation.
12. Solarzelle nach Anspruch 1 1 , dadurch gekennzeichnet, dass die p-Metallisierung (7) auf der Vorderseite der Solarzelle angeordnet ist und die Vorderseite teilweise bedeckt, wobei die Vorderseite der Solarzelle mindestens einen von der p- Metallisierung (7) bedeckten Vorderseitenkontaktbereich aufweist, in welchem der Emitterbereich (2) unmittelbar an der Emitter-Oberfläche12. Solar cell according to claim 1 1, characterized in that the p-type metallization (7) is arranged on the front side of the solar cell and the front partially covered, wherein the front of the solar cell has at least one of the p-metallization (7) covered front side contact region in which the emitter region (2) is located directly on the emitter surface
(2b) des Halbleitersubstrates angeordnet ist und die p-Metallisierung (7) elektrisch leitend mit dem Emitterbereich (2) verbunden ist.(2b) of the semiconductor substrate is arranged and the p-type metallization (7) is electrically conductively connected to the emitter region (2).
13. Solarzelle nach Anspruch 12, dadurch gekennzeichnet, dass die n-Metallisierung auf der Rückseite der Solarzelle angeordnet ist.13. Solar cell according to claim 12, characterized in that the n-metallization is arranged on the back of the solar cell.
14. Verfahren zur Herstellung einer Halbleiterstruktur, bei dem an einer Emitter-Oberfläche (2b) eines n-dotierten Halbleiterstubstrates ein p-Emitterbereich (2) erzeugt wird, zur14. A method for producing a semiconductor structure, wherein a p-emitter region (2) is produced on an emitter surface (2b) of an n-doped semiconductor substrate, for
Ausbildung eines Emitter/Basis-pn-Überganges, dadurch gekennzeichnet, dass an der Emitter-Oberfläche (2b) zumindest teilweise ein n- Passivierungsbereich (5) erzeugt wird, der zumindest teilweise zwischen Emitter-Oberfläche (2b) und Emitterbereich (2) angeordnet ist. Forming an emitter / base pn junction, characterized in that on the emitter surface (2b) at least partially an n-passivation region (5) is generated, which at least partially between emitter surface (2b) and emitter region (2) is.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass der Passivierungsbereich (5) mittels Diffusion erzeugt wird, insbesondere, dass der Passivierungsbereich (5) durch Überkompensation des Emitterbereiches erzeugt wird.15. The method according to claim 14, characterized in that the passivation region (5) is produced by diffusion, in particular that the passivation region (5) is generated by over-compensation of the emitter region.
16. Verfahren nach einem der Ansprüche 14 bis 1 5, dadurch gekennzeichnet, dass die Emitteroberfläche der Halbleiterstruktur zumindest teilweise mit einer Passivierungsschicht (6) bedeckt wird.16. Method according to claim 14, wherein the emitter surface of the semiconductor structure is at least partially covered by a passivation layer.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass die Passivierungsschicht (6) eine Silizium enthaltende Schicht ist, insbesondere eine Schicht amorphes Silizium oder amorphes Silizium-17. The method according to claim 16, characterized in that the passivation layer (6) is a silicon-containing layer, in particular a layer of amorphous silicon or amorphous silicon.
Carbid oder Silizium-Nitrid oder Silizium-Dioxid.Carbide or silicon nitride or silicon dioxide.
18. Verfahren nach einem der Anspüche 14 bis 17, dadurch gekennzeichnet, dass an der Emitter-Oberfläche (2b) eine Vorderseitenmetallisierung aufgebracht wird, welche die Emitter-Oberfläche (2b) zumindest teilweise bedeckt.18. The method according to any one of claims 14 to 17, characterized in that on the emitter surface (2b) a Vorderseitenmetallisierung is applied, which covers the emitter surface (2b) at least partially.
19. Verfahren nach einem der Ansprüche 14 bis 18, folgende Verfahrensschritte umfassend:19. The method according to any one of claims 14 to 18, comprising the following method steps:
A Eindiffundieren eines p-dotierten Emitterbereiches an einer Emitter-Oberfläche eines n-dotierten Halbleitersubstrates,A diffusing a p-doped emitter region on an emitter surface of an n-doped semiconductor substrate,
B Aufbringen einer Maskierungsschicht (3) auf die Emitter- Oberfläche (2b), welche die Emitter-Oberfläche (2b) teilweise bedeckt,B applying a masking layer (3) to the emitter surface (2b) which partially covers the emitter surface (2b),
C Eindiffundieren eines Passivierungsbereiches in den Bereichen der Emitter-Oberfläche (2b), welche nicht durch die Maskierungsschicht (3) bedeckt ist, wobei der Passivierungsbereich (5) durch Überkompehsation des Emitterbereiches erzeugt wird und D Aufbringen einer p-Metallisierung (7) auf die Emitter- Vorderseite des Halbleitersubstrates zumindest in den Bereichen, in denen der Emitterbereich (2) unmittelbar an der Emitter-Vorderseite angeordnet ist. C diffusing a Passivierungsbereiches in the areas of the emitter surface (2b) which is not covered by the masking layer (3), wherein the Passivierungsbereich (5) is generated by over-compensation of the emitter region, and D depositing a p-type metallization (7) on the emitter front side of the semiconductor substrate at least in the regions in which the emitter region (2) is arranged directly on the emitter front side.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass in Schritt B die Maskierungsschicht (3) mittels Photolithografie oder mittels eines Inkjet-Druckverfahrens erzeugt wird.20. The method according to claim 19, characterized in that in step B, the masking layer (3) is produced by means of photolithography or by means of an inkjet printing process.
21 . Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass in Schritt B die Maskierungsschicht (3) mittels Siebdruck erzeugt wird.21. A method according to claim 19, characterized in that in step B, the masking layer (3) is produced by screen printing.
22. Verfahren nach einem der Anprüche 19 bis 21 , dadurch gekennzeichnet, dass auf der Emitter-Oberfläche (2b) ein Passivierungsschicht (6) aufgebracht wird, insbesondere, dass die Passivierungsschicht (6) zwischen Schritt C und D aufgebracht wird.22. The method according to any one of claims 19 to 21, characterized in that on the emitter surface (2b) a passivation layer (6) is applied, in particular, that the passivation layer (6) between step C and D is applied.
23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, dass in Schritt D die p-Metallisierung (7) auf die Passivierungsschicht (6) aufgebracht wird und anschließend durch die Passivierungsschicht (6) hindurch eine elektrisch leitende Verbindung zwischen p-Metallisierung23. The method according to claim 22, characterized in that in step D, the p-type metallization (7) is applied to the passivation layer (6) and then through the passivation layer (6) through an electrically conductive connection between p-metallization
(7) und Emitterbereich (2) erzeugt wird. (7) and emitter region (2) is generated.
PCT/EP2008/010639 2008-01-21 2008-12-15 Surface passivation of a semi-conductor structure and correspponding production method WO2009092424A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP08871574A EP2235758A2 (en) 2008-01-21 2008-12-15 Semi-conductor structure and method for the production of a semi-conductor structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008005398A DE102008005398A1 (en) 2008-01-21 2008-01-21 Semiconductor structure and method for producing a semiconductor structure
DE102008005398.8 2008-01-21

Publications (2)

Publication Number Publication Date
WO2009092424A2 true WO2009092424A2 (en) 2009-07-30
WO2009092424A3 WO2009092424A3 (en) 2009-09-24

Family

ID=40707691

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2008/010639 WO2009092424A2 (en) 2008-01-21 2008-12-15 Surface passivation of a semi-conductor structure and correspponding production method

Country Status (3)

Country Link
EP (1) EP2235758A2 (en)
DE (1) DE102008005398A1 (en)
WO (1) WO2009092424A2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8603900B2 (en) * 2009-10-27 2013-12-10 Varian Semiconductor Equipment Associates, Inc. Reducing surface recombination and enhancing light trapping in solar cells
DE102010026331A1 (en) * 2010-07-07 2012-02-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for removing material from solids

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053083A (en) * 1989-05-08 1991-10-01 The Board Of Trustees Of The Leland Stanford Junior University Bilevel contact solar cells

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
HOEX B ET AL: "Excellent passivation of highly doped p-type Si surfaces by the negative-charge-dielectric Al2O3" APPLIED PHYSICS LETTERS, AIP, AMERICAN INSTITUTE OF PHYSICS, MELVILLE, NY, US, Bd. 91, Nr. 11, 11. September 2007 (2007-09-11), Seiten 112107-112107, XP012099144 ISSN: 0003-6951 *
J. BENICK, A. LEIMENSTOLL, O. SCHULTZ: "Comprehensive studies of passivation quality on boron diffused silicon surfaces" 22ND EUROPEAN PHOTOVOLTAIC SOLAR ENERGY CENFERENCE AND EXHIBITION 2007, 3. September 2007 (2007-09-03), - 7. September 2007 (2007-09-07) Seiten 1-4, XP002532441 Milan, Italy *
JAN BENICK, OLIVER SCHULTZ-WITTMANN, JONAS SCHÖN, STEFAN W. GLUNZ: PHYSICA STATUS SOLIDI-RAPID RESEARCH LETTERS, Bd. 2, Nr. 4, 7. Juli 2008 (2008-07-07), Seiten 145-147, XP002532331 *
NARASIMHA S ET AL: "Back surface field and emitter passivation effects in the record high efficiency n-type dendritic web silicon solar cell" CONFERENCE RECORD OF THE 26TH IEEE PHOTOVOLTAIC SPECIALISTS CONFERENCE 19970929; 19970929 - 19971003 NEW YORK, NY : IEEE, US, 29. September 1997 (1997-09-29), Seiten 235-238, XP010267770 ISBN: 978-0-7803-3767-1 *
See also references of EP2235758A2 *
VETTER M ET AL: "Investigation of the Surface Passivation of P+-Type Si Emitters by PECVD Silicon Carbide Films" PHOTOVOLTAIC ENERGY CONVERSION, CONFERENCE RECORD OF THE 2006 IEEE 4TH WORLD CONFERENCE ON, IEEE, PI, 1. Mai 2006 (2006-05-01), Seiten 1271-1274, XP031007546 ISBN: 978-1-4244-0016-4 *

Also Published As

Publication number Publication date
EP2235758A2 (en) 2010-10-06
WO2009092424A3 (en) 2009-09-24
DE102008005398A1 (en) 2009-07-30

Similar Documents

Publication Publication Date Title
DE102009038731B4 (en) Semiconductor component with charge carrier compensation structure and method for manufacturing a semiconductor component
DE102015208097B4 (en) Manufacturing a semiconductor device by epitaxy
DE2823967C2 (en)
DE102008030693A1 (en) Heterojunction solar cell with absorber with integrated doping profile
DE112011105826B4 (en) Semiconductor device and method of making the same
DE3037316C2 (en) Process for the production of power thyristors
EP2223344A2 (en) Rear-contact solar cell having large rear side emitter regions and method for producing the same
DE102015108929A1 (en) A method of manufacturing a semiconductor device having a field stop zone
DE102018205274A1 (en) SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION THEREOF
DE102010063159B4 (en) Semiconductor device and its manufacturing method
DE112006001791T5 (en) Non-punch-through high voltage IGBT for switching power supplies
DE112021002169T5 (en) SEMICONDUCTOR DEVICE
DE102005061820B4 (en) Process for producing a solar cell
DE102011088899A1 (en) Back contact solar cell and method of making a back contact solar cell
DE102014205350B4 (en) Photoactive semiconductor component and method for producing a photoactive semiconductor component
EP2235758A2 (en) Semi-conductor structure and method for the production of a semi-conductor structure
DE10245089B4 (en) Doping method and semiconductor device
EP1050076B1 (en) Method for producing diodes
EP0103084B1 (en) Method of making a planar avalanche photodiode having a longwave sensitivity limit above 1.3 um
DE102019125976A1 (en) Semiconductor device
DE102012003747B4 (en) A method of manufacturing a semiconductor device
DE112012001986T5 (en) A bipolar punch-through semiconductor device and method of making such a semiconductor device
DE112014001689T5 (en) Method for producing an insulated gate bipolar transistor
EP0017021B1 (en) Method of making a semiconductor device including complementary transistors
DE3434552A1 (en) Process for forming a pn boundary layer

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08871574

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2008871574

Country of ref document: EP