WO2009090776A1 - Semiconductor device and process for producing the same - Google Patents

Semiconductor device and process for producing the same Download PDF

Info

Publication number
WO2009090776A1
WO2009090776A1 PCT/JP2008/066928 JP2008066928W WO2009090776A1 WO 2009090776 A1 WO2009090776 A1 WO 2009090776A1 JP 2008066928 W JP2008066928 W JP 2008066928W WO 2009090776 A1 WO2009090776 A1 WO 2009090776A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder
nickel
semiconductor device
lead
cobalt
Prior art date
Application number
PCT/JP2008/066928
Other languages
French (fr)
Japanese (ja)
Inventor
Hisao Ishikawa
Masanori Yokoyama
Masao Kojima
Original Assignee
Horizon Technology Laboratory Co., Ltd.
Oosaki Seikou Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Horizon Technology Laboratory Co., Ltd., Oosaki Seikou Ltd. filed Critical Horizon Technology Laboratory Co., Ltd.
Priority to JP2008558575A priority Critical patent/JP4389112B2/en
Publication of WO2009090776A1 publication Critical patent/WO2009090776A1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3463Solder compositions in relation to features of the printed circuit board or the mounting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/121Metallo-organic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces

Definitions

  • Patent Document 6 JP-A-2005-169495
  • Comparative Example 2 the same solder flux as in Comparative Example 1 above was used, with sharp free solder consisting of 0.05% by weight of nickel, 3% by weight of silver, 0.5% by weight of copper, and the balance being tin. Then, soldering was performed under the conditions described below.
  • FIG. 6 A cross-sectional photograph of a junction after high temperature aging in Comparative Example 3 in a semiconductor device, (a) is an SEM photograph, and (b) to (e) are EPMA mapping photographs of elements contained in that part. (B) Sn, (c) Cu, (d) Ag, (e) Ni Ni EPMA mapping photo. In addition, (f) is a cross-sectional SEM photograph of another part of Comparative Example 3 where the microvoids are scattered.
  • Copper-tin-nickel alloy layer (Cu-Sn-Ni intermetallic compound layer) • 1 8 Copper-tin-nickel-cobalt alloy layer (Cu-Sn-Ni-Co intermetallic compound layer)

Abstract

A semiconductor device comprising a printed wiring board and a member, e.g., a semiconductor package or electronic element, mounted on the wiring board by soldering with a lead-free solder. The soldering part is inhibited from developing microvoids when the semiconductor device is exposed to a high temperature for long (high-temperature aging). The soldering part hence has improved resistance to impact fracture. Also provided is a process for producing the device. In the step of assembling an electronic part, e.g., a semiconductor device, a lead-free solder is used to bond a member to be mounted, e.g., a semiconductor package or electronic element, to a printed wiring board in the following manner. A lead-free solder at least containing 0.01-0.2 wt.% nickel or the lead-free solder further containing 0.001-0.01 wt.% germanium is used in combination with a solder flux comprising any one or more members selected among organic fatty acid nickel salts and organic cobalt salts to solder a semiconductor package, electronic element, etc. to a copper land of a printed circuit board to cause an alloy layer containing either or both of nickel and cobalt to be evenly interposed in a given thickness at the soldering interface. Thus, the soldering part is inhibited from developing microvoids when the semiconductor device is aged at a high temperature. The soldering part in the semiconductor device hence has improved resistance to impact fracture.

Description

明 細 書  Specification
半導体装置およびその製造方法  Semiconductor device and manufacturing method thereof
技術分野  Technical field
[0001] 本発明は、 半導体パッケージ、 電子素子等の実装部材をプリント回路板に搭載した 半導体装置用はんだ付け装置及び半導体装置において、 回路形成を目的として鉛フリー はんだを用レ、てはんだ接合する際に、 プリント回路板の銅ランドと半導体パッケージ、 電子素子等の間にはんだ付け材料を介してはんだ接合させる半導体装置及びはんだ付 け装置に関するもので、 更に詳しく言えば、 該半導体装置が使用中の発熱などにより長 時間高温暴露 (以下、 高温エージングと称す) された際に経時的に生成するはんだ接合 部のマイク口ボイド発生を抑制して、 該半導体装置のはんだ接合部の耐衝撃破断性を向 上させ、 品質信頼性が高いはんだ接合皮膜を形成する半導体装置、 及び技術の提供に関 するものである。  [0001] The present invention relates to a soldering apparatus and a semiconductor device for a semiconductor device in which a mounting member such as a semiconductor package or an electronic element is mounted on a printed circuit board, and solder bonding using lead-free solder for the purpose of circuit formation In particular, the present invention relates to a semiconductor device and a soldering device in which a copper land of a printed circuit board and a semiconductor package, an electronic element, etc. are soldered via a soldering material, and more specifically, the semiconductor device is in use. By suppressing the generation of voids in the microphone joints of solder joints that are formed over time when exposed to high temperatures for a long time due to heat generation of the solder (hereinafter referred to as high temperature aging), impact rupture resistance of the solder joints of the semiconductor device The present invention relates to the provision of semiconductor devices and technologies for forming solder joint films with high quality and reliability.
背景技術  Background art
[0002] 近年、 電子 はますます高信頼性化と小型軽量化が要求され、 これに使用される 半導体装置も電子部品も軽薄微小化するとともに、 その回路形成のために用いられるは んだ接合部も微小化し、 力 厳しい高信頼性が求められている。  [0002] In recent years, electrons are increasingly required to have higher reliability and smaller size and lighter weight. Both semiconductor devices and electronic components used for these devices have become smaller and thinner, and solder joints used to form the circuit are used. The parts are also miniaturized, and strict high reliability is required.
1例として、 半導体装置に搭載されるパッケージ分野で広く利用されている高密度実 装型 B G A (ボール 'グリッド'アレイ)や C S P (チップ'サイズ 'パッケージ) の場合 について述べると、 これらの B G Aや C S Pをプリント回路板に実装するためには、 予 め B GAや C S Pのリードに微小なはんだボールを用いて、 はんだバンプを形成させる 必要がある。 (図 1を参照)  As an example, the case of high-density mounting type BGA (ball 'grid' array) and CSP (chip 'size' package) widely used in the field of packages mounted on semiconductor devices will be described. In order to mount the CSP on the printed circuit board, it is necessary to form solder bumps using BGA and CSP leads using small solder balls. (See Figure 1)
このはんだボールは一般的に円球体をなし、 以前は直径 0. 7 6 πιιη φのものが主と して使われてきたが、 最近ではますます微小化して直径 0. 1 0〜0. 4 5 πιπι φのは んだボールが主流になりつつあることに加えて、 これらのはんだボールは、 従来から広 く利用されてきた錫鉛系はんだボールが、 鉛の環境汚染ならびに人体への有害性の問題 で鈴の使用禁止または規制化に伴い、 最近では特に電子部品分野において、 船を含有し ない所謂 「鉛フリーはんだボール」 B G Aや C S Pのはんだバンプ形成に広く使用 されつつある。 [0003] 一方、 半導体装置を組立てるとき、 これらの BGAや CSPは、 プリント回路板に接 合して回路を形成するために、 まず BGAや CS Pのはんだバンプをプリント回路板の マウント位置に合わせて配置して、はんだフラックスを使用してはんだバンプを溶融さ せてはんだ付けを行う力 接合信頼性上及び電気的信頼性上の技術的な問題として、鉛 フリ一はんだを使用してはんだ付けするときに、はんだフラックス中に存在する活性剤 成分とはんだ金属の反応により水素や水分、その他活性剤成分の分解物が多量に発生す るため、 はんだ中に直径 30〜150μιηの 「比較的に大きなボイド (空隙)」 (以下、 マクロボイドとレ、う) が発生し、 導通不良やはんだ層内クラック破断の原因になること が知られている。 (特許文献 1、 頁 4)、 (非特許文献 1) This solder ball generally has a spherical shape, and the solder balls with a diameter of 0.76 πιιη φ have been mainly used in the past. However, these solder balls have recently become increasingly smaller and have a diameter of 0.1 0 to 0.4. 5 In addition to the fact that solder balls of πιπι φ are becoming mainstream, these solder balls are used for the tin-lead solder balls that have been widely used so far. Due to this problem, the use of bells has been prohibited or regulated, and recently, especially in the field of electronic components, so-called “lead-free solder balls” that do not contain ships are being widely used to form solder bumps for BGA and CSP. [0003] On the other hand, when assembling a semiconductor device, these BGAs and CSPs are bonded to the printed circuit board to form a circuit. First, the BGA and CSP solder bumps are aligned with the mounting position of the printed circuit board. As a technical issue in terms of bonding reliability and electrical reliability, soldering is performed using lead-free solder. As a result, a large amount of hydrogen, moisture, and other decomposed components of the activator component are generated due to the reaction between the activator component present in the solder flux and the solder metal. It is known that “large voids” (hereinafter referred to as “macrovoids”) occur, leading to poor conduction and crack breakage in the solder layer. (Patent document 1, page 4), (Non-patent document 1)
[0004] このマクロボイドを抑制する方法としては、 特殊なはんだフラックスを使用する技 術 (特許文献 1)、 銅コアボールを使用する技術 (特許文献 2) など、 色々な技術が提 案されているが、 フラックス成分材質'塗布量の選定、 はんだ付け j&« ·速度 '時間、 リフ口一、脱泡処理などの条件の最適化を行えば、 マクロボイドは殆ど皆無にすること は可能であり、仮に数個存在してもはんだ層内に分散して閉じ込めることが可能であり 、 それが原因でクラックやはんだ層內破断を生ずることは殆どなレ、。 また、 このような 最適条件下ではんだ付けされた半導体装置の場合は温度 40で以下、相対湿度 70%以 下の室内で保管される場合 (以下、 常態という) では、 プリント回路板の銅ランドとは んだ接合界面にマクロボイドは全く存在しない。 (特許文献 2)  [0004] Various methods have been proposed for suppressing this macrovoid, such as a technique using a special solder flux (Patent Document 1) and a technique using a copper core ball (Patent Document 2). However, it is possible to eliminate almost no macro voids by optimizing the conditions such as flux component material 'application amount selection, soldering j & «· speed' time, riff mouth, defoaming treatment, etc. Even if there are several, it can be dispersed and confined in the solder layer, and it is almost impossible to cause cracks or breakage of the solder layer. In the case of a semiconductor device soldered under such optimum conditions, if it is stored indoors at a temperature of 40 or less and a relative humidity of 70% or less (hereinafter referred to as normal condition), the copper land of the printed circuit board is used. There are no macrovoids at the solder interface. (Patent Document 2)
[0005] しかしながら、 このような最適条件下ではんだ付けされた BG Aや CSPが搭載され た半導体装置でも、 実用中に 120で以上の高い温度で長時間暴露 (高温エージング) されると、 はんだ接合部界面のプリント回路板側の銅 (Cu) とはんだバンプ側の錫 ( Sn) が拡散して金属間化合物 (IMC) である Cu3S nが形成され、 Cuと Cu3 S nの界面および Cu3S n層内に直径で 0.001〜数 μ mの所謂力一ケンダルボイ ドである 「微小ボイド」 (以下、 「マイク口ボイド」 という) が発生することが広く知ら れている。 (非特許文献 1〜4) [0005] However, even when semiconductor devices mounted with BGA and CSP soldered under such optimum conditions are exposed to a high temperature of 120 or higher for a long time (high-temperature aging), Cu (Cu) on the printed circuit board side and tin (Sn) on the solder bump side at the junction interface diffuse to form Cu 3 Sn, which is an intermetallic compound (IMC), and the interface between Cu and Cu 3 Sn It is widely known that “micro voids” (hereinafter referred to as “microphone mouth voids”), which are so-called Kendall voids having a diameter of 0.001 to several μm in diameter, are generated in the Cu 3 Sn layer. (Non-Patent Documents 1 to 4)
[0006] そして、 このマイク口ボイドは高温エージング時間が長くなればなるほど、経時的に 発生数は飛躍的に増加し、 相互に結合して大きさ (容積) も大きくなり、 はんだ接合部 、 即ちはんだ接合界面およびその近傍(Cuと Cu3Snの界面およびに Cu3Sn層内 ) 一面にマイクロボイド数が増加し、 従って、 接合界面の空隙比率が増大化してはんだ 接合部強度自体が著しく低下し、 この部分に衝撃力が加わると接合破断を生ずる。 この 現象は従来の錫鉛系はんだでも広く知られており、 最近の鉛フリーはんだ (例えば、 錫 銀銅系はんだ、 錫ビスマス系はんだ、 錫銅系はんだ) では、 高温エージングによるマイ クロボイドの発生度合いが錫鉗系はんだより更に著しいと言われており、 はんだ接合部 信頼性上の大きな難点になっている。 [0006] The longer the high-temperature aging time of this microphone mouth void, the more the number of generations increases with time, and the size (volume) increases by bonding to each other. In other words, the number of microvoids increases on one side of the solder joint interface and its vicinity (in the Cu and Cu 3 Sn interface and in the Cu 3 Sn layer), so the void ratio of the joint interface increases and the solder joint strength itself increases. When the impact force is applied to this part, the joint breaks. This phenomenon is also widely known for conventional tin-lead solders. In recent lead-free solders (eg, tin-silver-copper solders, tin-bismuth solders, tin-copper solders), the degree of occurrence of microvoids due to high-temperature aging It is said that this is even more remarkable than tin force solder, which is a major problem in reliability of solder joints.
特許文献 1 : 特開 2005— 288490号公報  Patent Document 1: JP 2005-288490 A
特許文献 2 : 特開 2007— 75856号公報  Patent Document 2: Japanese Patent Application Laid-Open No. 2007-75856
特許文献 3 : 特開 2004—76030号公報  Patent Document 3: Japanese Patent Application Laid-Open No. 2004-76030
特許文献 4 : 特開平 1 1ー77366号公報  Patent Document 4: JP-A-11-77366
特許文献 5 : 特開 2004— 306092号公報  Patent Document 5: Japanese Unexamined Patent Application Publication No. 2004-306092
特許文献 6 : 特開 2005— 169495号公報  Patent Document 6: JP-A-2005-169495
非特許文献 1 : R. Aspandiar, "Void in Solder Joints" SMTA Northwest Chapter  Non-Patent Document 1: R. Aspandiar, "Void in Solder Joints" SMTA Northwest Chapter
Meeting (September 21, 2005)  Meeting (September 21, 2005)
非特許文献 2 : C. Hillman: "Long-term reliability of Pb-free electronics"  Non-Patent Document 2: C. Hillman: "Long-term reliability of Pb-free electronics"
Electronic Products p.69 (September 2005)  Electronic Products p.69 (September 2005)
非特許文献 3 : 伴充行、 島内優: "電子部品の信頼性評価および不具合解析技術"、  Non-Patent Document 3: Mitsuyuki Ban, Yu Shimauchi: "Reliability evaluation and failure analysis technology for electronic components",
JFE技報第 13卷 p.97-102、 2006年 8月  JFE Technical Report No.13 p.97-102, August 2006
非特許文献 4 : 石川信二他: "高温はんだと Cu板の接合部におけるカーケンダルボ ィドの生成"、 エレクトロニクス実装学会誌、 第 9卷 4号 p.269-277、 Non-Patent Document 4: Shinji Ishikawa et al .: “Generation of Kirkendall Board at the Joint of High-Temperature Solder and Cu Plate”, Journal of Japan Institute of Electronics Packaging, No. 9-4, p.269-277,
2006年 2006
発明の開示 Disclosure of the invention
発明が解決しょうとする課題 Problems to be solved by the invention
本発明は、 鉛フリーはんだを用いて、 半導体パッケージ、 電子素子等の電子部材をプ リント回路板にはんだ接合した半導体装置において、 従来技術の難点である高温エージ ング後のはんだ接合部に多発するマイクロボイドの発生を殆ど皆無にし、 半導体装置の 該はんだ接合部の耐衝撃破断性を飛躍的に改善する技術を することを目的として いる。 The present invention frequently occurs in solder joints after high-temperature aging, which is a drawback of the prior art, in a semiconductor device in which electronic members such as semiconductor packages and electronic elements are solder-bonded to a printed circuit board using lead-free solder. With the aim of making technology that dramatically reduces the impact rupture resistance of the solder joints of semiconductor devices, with virtually no generation of microvoids Yes.
課題を解決するための手段  Means for solving the problem
[0008] 本発明は、 鉛フリーはんだを用いて、 半導体パッケージ、 電子素子等の電子部材をプ リント回路板にはんだ接合した半導体装置の高温エージング後の耐衝撃性を向上化さ せることを目的として、 半導体装置における半導体パッケージ、 電子素子等をプリント 回路板等にはんだ接合する際に、 少なくともニッケル 0 . 0 1〜0 . 2重量%を含有す る鉛フリーはんだ、 またはニッケル 0 . 0 1〜0 . 2重量0 /0に更にゲノレマニウム 0 . 0 0 1〜0 . 0 1重量%を含有する鉛フリーはんだと有機脂肪酸ニッケル塩または有欄旨 肪酸コバルト塩のうち、 いずれか 1種類または 2種類以上を含有するはんだフラックス 用いて半導体パッケージ、 電子素子等をはんだ付けすることにより、 従来技術の難点で ある高温エージング後のはんだ接合部に多発するマイクロボイドの発生を殆ど皆無し、 半導体装置の該はんだ接合部の耐衝撃破断性を飛躍的に改善する技術を提供するもの である。 An object of the present invention is to improve impact resistance after high-temperature aging of a semiconductor device in which an electronic member such as a semiconductor package or an electronic element is solder-bonded to a printed circuit board using lead-free solder. As a lead-free solder containing at least 0.1 to 0.2% by weight of nickel or nickel when soldering a semiconductor package, an electronic element, or the like in a semiconductor device to a printed circuit board or the like 0.2 wt 0/0 further Genoremaniumu zero. 0 0 1 to 0.0 1 of a lead-free solder and an organic fatty acid nickel salt or Yuranmune fatty acid cobalt salt containing by weight%, one, or two or By soldering semiconductor packages, electronic devices, etc. using solder flux containing more than one type, it often occurs at solder joints after high temperature aging, which is a drawback of conventional technology. The present invention provides a technique for substantially improving the impact fracture resistance of the solder joint portion of a semiconductor device with almost no occurrence of an icroboid.
[0009] 本発明に用いる少なくともニッケル 0 . 0 1〜0 . 2重量%を含有する鉛フリーはん だ、 またはニッケル 0 . 0 1〜0 . 2重量%を含有し更にゲルマニウム 0 . 0 0 1〜0 . 0 1重量%を含有する 、フリーはんだは、 ニッケルの添加により耐熱性と熱疲労強度 が向上する効果があること、およびゲルマニウム添加によりはんだ中の錫の酸化を抑制 し接合強度の改善効果があることは特許文献 4で既に公知であるが、 これらのはんだを 通常のフラックスと共用して B G Aなどの電子素子等の電子部材をプリント基板の銅 ランド部に適切にはんだ接合した半導体装置は、後述の比較例 2の通り常態では 3 0ミ クロン以上の大きなボイドも 0. 0 0 1〜数ミクロンのマイクロボイドもないが、これを 1 5 0 ^ 2 4 0時間高温エージングした後では明らかに数百個のマイクロボイドが発 生し耐衝撃性が低下することが知見された。  [0009] Lead-free solder containing at least 0.1 to 0.2% by weight of nickel used in the present invention, or containing nickel of 0.1 to 0.2% by weight and further containing germanium in an amount of 0.01 to 0.2% by weight. Free solder containing ~ 0.11% by weight has the effect of improving the heat resistance and thermal fatigue strength by adding nickel, and the addition of germanium suppresses the oxidation of tin in the solder and improves the joint strength Although it is already known in Patent Document 4 that it has an effect, a semiconductor device in which an electronic member such as an electronic element such as a BGA is appropriately soldered to a copper land portion of a printed board using these solders in common with a normal flux. As shown in Comparative Example 2 described later, there is no large void of 30 micron or more in the normal state, and there is no microvoid of 0.0 0 1 to several microns, but after this is subjected to high temperature aging for 1 5 0 ^ 2 40 hours Obviously hundreds of microphones It has been found that the formation of voids reduces the impact resistance.
[0010] また、 本発明に用いるフラックスの有欄旨肪酸ニッケル塩または有機脂肪酸コバル ト塩を含有するはんだフラックス、 およぴパノレミチン酸ニッケル、 パノレミチン酸コノ ノレ ト、 ステアリン酸ニッケル、 ステアリン酸コバルトを含有するはんだフラックスについ ては、 はんだ付の際のはんだのぬれ広がり性が改善されることが特許文献 5及び 6に記 述されており、 更にはんだフラックス中のニッケルがはんだ接合界面に錫'銅.ニッケ ルの金属間化合物を生成して高温環境下の金属間化合物の成長によるはんだ接続強度 の低下を防止すること、 はんだ食われ現象の防止対策としても有効なことも特許文献 6 に記述されている。 [0010] In addition, the solder flux containing the columnar fatty acid nickel salt or the organic fatty acid cobalt salt of the flux used in the present invention, and nickel panolemitate, conoretate panolemitate, nickel stearate, cobalt stearate Patent Documents 5 and 6 describe that the solder flux containing solder improves the wettability of the solder during soldering. Furthermore, the nickel in the solder flux is tinned at the solder joint interface. Copper.Nicke Patent Document 6 also describes that it is effective as a measure to prevent solder erosion phenomenon by preventing the decrease in solder joint strength due to the growth of intermetallic compounds in a high-temperature environment by forming a copper intermetallic compound. .
[0011] しかしながら、 これら特許文献 5及び 6のフラックスと通常の鉛フリーはんだ、例え ば現在最も広く使用されている錫-銀-銅系鉑フリ一はんだを共用して B G Aなどの電子 素子等の電子部材をプリント基板の銅ランド部に適切にはんだ接合した半導体装置も、 後述の比較例 3及び 4で詳述する通り、常態では 3 0ミクロン以上の大きなボイドも 0 . 0 0 1〜数ミクロンのマイクロボイドはないが、これを 1 5 2 4 0時間高温エー ジングすると、非常に多くのマイクロボイドが発生し耐衝撃性が低下することが確認さ れた。  [0011] However, the fluxes of Patent Documents 5 and 6 and ordinary lead-free solder, for example, the most widely used tin-silver-copper-based solder, are used for electronic devices such as BGA. As described in detail in Comparative Examples 3 and 4 to be described later, a semiconductor device in which an electronic member is appropriately solder-bonded to a copper land portion of a printed circuit board has a large void of 30 microns or more in a normal state. Although there was no microvoid, it was confirmed that if this was subjected to high temperature aging for 1 5 240 hours, a very large number of microvoids were generated and the impact resistance was lowered.
発明の効果  The invention's effect
[0012] このため、発明者らは種々の組成の鉛フリ一はんだと種々のフラックスを組合せなが ら試行錯誤的に実験を繰り返した結果、 少なくともニッケル 0. 0 1〜0. 2重量%を 含有する鉛フリーはんだ、 またはニッケル 0 . 0 1〜0. 2重量%に更にゲルマニウム 0 . 0 0 1〜0 . 0 1重量%を含有する鉛フリーはんだと有機脂肪酸ニッケル塩または 有機脂肪酸コバルト塩のうち、いずれか 1種類または 2種類以上を含有するはんだフラ ッタスの組合せではんだ接合することにより、従来技術の難点である高温エージング後 のはんだ接合部におけるマイクロボイドの発生を殆ど皆無にし、半導体装置の該はんだ 接合部の耐衝撃破断性を飛躍的に改善できることを発明した。  [0012] For this reason, the inventors have repeated experiments by trial and error while combining lead-free solders of various compositions and various fluxes. As a result, at least nickel of 0.1 to 0.2% by weight is obtained. Lead-free solder containing nickel or nickel-containing organic fatty acid nickel salt or organic fatty acid cobalt salt containing 0.1-0.2% by weight of germanium and lead-free solder containing 0.01 to 0.1% by weight By soldering with a combination of solder flutters containing one or more of them, the generation of microvoids in solder joints after high-temperature aging, which is a drawback of the prior art, is almost eliminated. It was invented that the impact rupture resistance of the solder joint could be dramatically improved.
[0013] 発明に用いる鉛フリーはんだはニッケルを含有していることが必須条件であり、 その 含有量は実験結果としては 0 . 0 1〜0 . 2重量%がよく、 これ以下では加熱エージン グ後のマイクロボイドの発生数が多く、 耐衝撃破断性も劣る。 これは、 0 . 0 1重量% 未満でははんだ接合部界面に凝集するニッケル層厚が薄いために高温エージングで該 界面に形成される錫銅ニッケルの金属間化合物層 (以下、 I MCと略称する) が薄いた めに銅ランド側から C uがはんだ層に拡散して S n ZC uリツチの I MCである C u 3 S n層が厚くなるためと考えられる。 また、 0 . 2重量%を超えた範囲でははんだ接合 界面に二ッゲルの微小粒状偏析が見られ、 はんだ接合強度が却って低下するため耐衝撃 破断性が低下すると考えられ、 好ましくない。 従って、 ニッケル含有量としては望まし くは 0 . 0 2〜0 . 1重量0 /0である。 N iを含む錫銅ニッケルの I MCは (C u N i ) 6 S n 5と考えられ、 これがプリント回路板側の銅の加熱エージングによるはんだ側への 拡散を防止し、 C u 3 S n層の成長を抑制する役割を果すと考えられる。 [0013] It is essential that the lead-free solder used in the invention contains nickel, and its content is preferably 0.1 to 0.2% by weight as an experimental result. The number of micro voids generated later is large, and the impact fracture resistance is also poor. This is because if the nickel layer thickness is less than 0.1% by weight, the nickel layer agglomerated at the solder joint interface is thin, so the tin-copper-nickel intermetallic compound layer (hereinafter abbreviated as IMC) formed at the interface by high-temperature aging. ) is considered to be because the C u copper land side is C u 3 S n layer is I MC of S n ZC u Ritsuchi diffuses into the solder layer becomes thicker in order was thin. On the other hand, in the range exceeding 0.2% by weight, it is considered that Niggel's minute granular segregation is observed at the solder joint interface, and the solder joint strength is lowered. Therefore, it is desirable for the nickel content. Ku is 0. 0 2 to 0.1 weight 0/0. I MC of the tin-copper nickel containing N i is considered a (C u N i) 6 S n 5, which prevents the diffusion of the solder side by heat aging of the copper of the printed circuit board side, C u 3 S n It is thought to play a role in suppressing layer growth.
[0014] 力一ケンダルポイドは一般に格子欠陥に起因する空隙と云われているが、 高温エージ ング後のマイク口ボイドは図 1 2〜; I 3に模式的に示したように酸化銅 1 1の酸素が 錫 1 3と結合して酸化第一錫 1 2と銅 1 4になるケース、 即ち、 [0014] Although Kichiichi Kendall Poid is generally said to be a void due to lattice defects, the microphone mouth void after high-temperature aging is as shown in Fig. 12-; I 3 The case where oxygen combines with tin 1 3 to become stannous oxide 1 2 and copper 14, ie
C u O + S n -→C u + S n O  C u O + S n-→ C u + S n O
により約 1 . 5 %の体積収縮が生ずることによりマイクロボイド (空隙) 1 6が発生す るケース、 または図 1 2に模式的に示したように酸化銅 1 1と酸化第一錫 1 2が銅 1 4 と酸化第二錫 1 5になるケース、 即ち  As a result of the volume shrinkage of about 1.5%, a micro void (void) 16 is generated, or copper oxide 11 and stannous oxide 12 as shown schematically in FIG. Case of copper 14 and stannic oxide 15
C u O + S n O→C u + S n O z C u O + S n O → C u + S n O z
により約 1 5 %の堆積収縮を生ずることによりマイクロボイド (空隙) 1 6が発生する ものと発明者らは考えている (仮説)。  The inventors think that microvoids (voids) 16 are generated by causing a deposition shrinkage of approximately 15% due to (a hypothesis).
また、 二ッケル含有鉛フリ一はんだにゲルマニウムを添加した場合は錫の酸化抑制効 果が大きいので加熱エージング後のマイクロボイドと耐衝撃破断性改善の効果もより 大きいと考えられる。  In addition, when germanium is added to nickel-containing lead-free solder, the effect of tin oxidation suppression is large, so the effect of improving microvoids and impact fracture resistance after heat aging is considered to be greater.
[0015] —方、 本発明に用いるフラックスは、 フラックス中に有機ニッケル塩または有機コバ ルト塩のうち、 いずれか 1種類または 2種類以上を含有されることで、 同時に使用する 上記-ッケ/ ^有鉛フリ一はんだ、 または該はんだに更にリンまたはゲルマニウムのい ずれかおよび両方を添加した二ッケル含有鉛フリ一はんだを併用することにより相乗 的にニッケルまたはコバルトのいずれか、 もしくは両方の金属を含む合金層をはんだ接 合部界面に均一かつ所定の厚さに形成させることによりプリント回路板側の銅とはん だバンプ側の錫の拡散を抑制して、 上述の難点である高温エージング後のはんだ接合部 のマイクロボイド発生を殆ど皆無近くまで大幅に抑制し該はんだ接合部の耐衝撃破断 性を飛躍的に改善できる。  [0015] On the other hand, the flux used in the present invention contains at least one of organic nickel salt and organic cobalt salt in the flux, and is used at the same time. ^ Lead-free solder, or nickel or cobalt, or both metals synergistically by using nickel-containing lead-free solder with nickel and / or phosphorus added to the solder High temperature aging, which is the above-mentioned difficulty, by suppressing the diffusion of copper on the printed circuit board side and tin on the solder bump side by forming an alloy layer containing copper uniformly at a predetermined thickness at the solder joint interface. The generation of microvoids in the solder joints at a later stage can be greatly suppressed to almost none, and the impact fracture resistance of the solder joints can be dramatically improved.
【0016] このはんだフラックス中に添加するニッケル塩、 コバルト塩としては無,及び有機 塩のいずれでも効果はあるが、 腐食性、 経時劣化性、 環境や人体への有害性がある化合 物は好ましくなく、 特に好ましいのは有機酸ニッケルまたは有機酸コバルトであり、 こ れらを構成する有機酸としてはパルミチン酸 · ステアリン酸 ·ォレイン酸などの脂肪族 力ルポン酸、 フタール酸、 ピロメリット酸などの芳香族力ルボン酸などを使用すること が出来る。 このうち炭素原子数が 8〜 2 0の有機脂肪酸のカルボニル基の水素原子を二 ッケルまたはコバルトのいずれかの金属原子に置換したものが優れている。 また、 その 反応機構は、 加熱により基板側の銅とニッケル含有鉛フリーはんだ、 または該はんだに 更にゲ^^マ二ゥムを添加した二ッケル含有鉛フリ一はんだからなるはんだボールまた - は B G Aなどのはんだバンプの間に準備された有機ニッケル塩または有機コバルト塩 のうち、 いずれか 1種類または 2種類以上を含有するフラックスが溶解し活性化が始ま り、 次に該はんだボールまたは該はんだバンプの融点以上に加熱された段階で該はんだ ボールまたは該はんだバンプが溶解し、 それと共にフラックス中のニッケル塩またはコ バルト塩の金属イオンも遊離し該はんだボールもしくは該はんだバンプ中のニッケル と相乗的に接触界面に錫とニッケルまたはコノくノレトとの合金層を形成、 その合金層が基 板側の銅と接合することではんだ付が行われ、 これにより合^には錫一銅—ニッケル またはコバルトが存在することになると考えられる。 [0016] None of the nickel salt and cobalt salt added to the solder flux and organic salt are effective, but compounds that are corrosive, deteriorate over time, and are harmful to the environment and the human body are preferred. Particularly preferred are organic acid nickel or organic acid cobalt. As the organic acid constituting them, aliphatic ruponic acids such as palmitic acid, stearic acid and oleic acid, and aromatic rubonic acids such as phthalic acid and pyromellitic acid can be used. Among these, those obtained by substituting hydrogen atoms of carbonyl groups of organic fatty acids having 8 to 20 carbon atoms with metal atoms of either nickel or cobalt are excellent. The reaction mechanism is either a solder ball consisting of copper and nickel-containing lead-free solder on the substrate side by heating, or nickel-containing lead-free solder with further addition of nickel to the solder or-or BGA Flux containing any one or more of organic nickel salt or organic cobalt salt prepared between solder bumps, etc. is dissolved and activated, and then the solder balls or solder bumps are activated. When the solder ball or the solder bump is heated to a temperature higher than the melting point, the metal ions of the nickel salt or cobalt salt in the flux are also released and synergistically with the nickel in the solder ball or the solder bump. An alloy layer of tin and nickel or cono-noret is formed at the contact interface, and the alloy layer is bonded to the copper on the substrate side. It is believed that this will result in the presence of tin-copper-nickel or cobalt in the joint.
[0017] 上記フラックスの具体例としては、 例えば、 炭素原子数 1 6のパルミチン酸ニッケル C (CH2)14COONi、 パルミチン酸コバルト CH3(CH2)wCOOCo、炭素原子数 1 8のス テアリン酸ニッケル CH3(CH2)16COONi、ステアリン酸コパルト CH3(CH2)i6COOCo が特に効果的であり、 それぞれ単独で用いても良いがこれらのうち 2種類以上を混合し て用いても効果がある。 [0017] Specific examples of the above flux include, for example, nickel palmitate C (CH2) 14 COONi having 16 carbon atoms, cobalt palmitate CH 3 (CH2) wCOOCo, nickel stearate having 18 carbon atoms CH 3 (CH2) 16 COONi and stearic acid copalte CH 3 (CH2) i 6 COOCo are particularly effective and may be used alone or in combination of two or more of them.
「0018」 また、 このはんだフラックス中に配合する有機脂肪酸ニッケル、 有機脂肪酸コバルト の総量は 1〜 5重量%が最適であり、 1重量%未満でははんだ接合部に形成される合金 層中のニッケルまたはコバルト、 もしくはその両方の金属量が過少なため高温エージン グ後のマイク口ボイド発生抑制効果が不充分となり、 また 5重量%以上ではマイクロボ ィド発生抑制効果は同等で実用可能であるが、 はんだフラックスとしての粘調性が阻害 されるほ力 \ 接合部付近に N iが偏析しゃすいこと、 及びコストアップにもなり必ずし も好ましくはなレ、。  “0018” Further, the total amount of organic fatty acid nickel and organic fatty acid cobalt to be blended in the solder flux is optimally 1 to 5% by weight, and if it is less than 1% by weight, the nickel in the alloy layer formed in the solder joint or Since the amount of cobalt and / or both metals is too small, the effect of suppressing the formation of microphone mouth voids after high-temperature aging is insufficient, and when the content is 5% by weight or more, the effect of suppressing the formation of microvoids is equivalent and practical. The force that inhibits the viscosity as a flux \ Ni is segregated near the joint, and the cost is also increased.
[0019] 上記、 ニッケル含有鉛フリ一はんだと有機脂肪酸ニッケルまたはコバルト含有はんだ フラックスを併用することにより相乗的にはんだ接合界面に形成する (C u N i ) 6 S 「レ リ ϋ ;{ί / ϋ ί)·6323 η 5と推定される錫銅ニッケルの I MC層の厚さは 2 . 5 Ai m以下では加熱エージング 後のマイクロボイ ドの発生がまだ非常に多く耐衝撃性も良くないが、 3 m以上になる とマイクロボイドの発生は 1 Z 1 0以下に激減し耐衝撃性も格段に改善され、 更に 4 μ m以上ではマイクロボイドは殆ど皆無になり耐衝撃性も向上する。 また、 該 I MC層の 厚さは上記はんだ中及ぴフラックス中の望ましレ、二ッケル濃度範囲内では約 6 / mで 飽和しそれ以上の厚さにはなり難いため、 該 I MC層の厚さは 3〜 6 μ mが望ましい。 [0019] The nickel-containing lead-free solder and the organic fatty acid nickel or cobalt-containing solder flux are used in combination to form synergistically at the solder joint interface (C u N i) 6 S "Les Li ϋ;. {Ί / ϋ ί ) · 6323 η 5 and the thickness of the I MC layer of tin-copper nickel estimated 2 5 generation of micro Boi de after heat aging in the following Ai m is still very Although the impact resistance is poor, the generation of microvoids is drastically reduced to 1 Z 10 or less at 3 m or more, and the impact resistance is remarkably improved. At 4 μm or more, there are almost no microvoids. The thickness of the IMC layer is saturated at about 6 / m within the above-mentioned range of solder and flux and within the nickel concentration range. Since it is difficult, the thickness of the IMC layer is preferably 3 to 6 μm.
更に、 該 I MC中のニッケル配位数は、 本発明のニッケノレ含有錫銀銅系鉛フリ一はんだ とパルミチン酸二ッケルなどの有棚旨肪酸ニッケル含有フラックスを併用すると、 相乗 効果によりそれぞれを単独で用いた場合よりも多くなり、 従って、 該 I MC中のニッケ  Furthermore, the nickel coordination number in the IMC is determined by a synergistic effect when the nickel-containing tin-silver-copper-based lead-free solder of the present invention is used together with a shelf-containing nickel oxalate-containing flux such as nickel palmitate. More than when used alone, so the nickel in the IMC
ノレ含有量も多くなり、 その結果、 長時間高温エージング後のマイク口ボイドの発生が抑 止されるものと推定される。  As a result, it is estimated that the generation of microphone mouth voids after prolonged high-temperature aging is suppressed.
[0020] 本発明に使用するはんだフラックスの構成成分は口ジンを主成分とし、 上記有機脂肪 [0020] The constituent component of the solder flux used in the present invention is mainly composed of mouth gin, and the above organic fat
酸ニッケル塩または有機脂肪酸コバルト塩を 1種類以上のほかに、 ジエタノールァミン In addition to one or more acid nickel salt or organic fatty acid cobalt salt, diethanolamine
、_ジフエニルダァニジン臭化水素酸、 ィソプロピル臭化水素酸等の活性剤、 ステアリン 酸ァミンなどのチクソ剤、 ワックスならびにセルロース等の粘度調整剤、 更には溶媒な どを適当な割合に配合し均一に混合したものからなる。 これらのはんだフラックスの使 用方法としては、 何ら特別な条件や制約はなく、 従来のフラックスと同様、 通常のはん だ付け条件で使用できる。 , _ Diphenyldanidine hydrobromic acid, isopropyl hydrobromic acid and other active agents, stearic acid amine and other thixotropic agents, waxes and viscosity modifiers such as cellulose, and solvent etc. It consists of a uniform mixture. There are no special conditions or restrictions on how to use these solder fluxes, and they can be used under normal soldering conditions as with conventional fluxes.
発明を実施するための最良の形態  BEST MODE FOR CARRYING OUT THE INVENTION
[0021] <実施例および比較例 >  <Examples and Comparative Examples>
先ず、比較例 1として、ニッケル、 リン、及びゲルマニウムを含有しない銀 3重量%、 銅 0. 5重暈%、 残部が錫からなる鉛フリーはんだと一般的なはんだフラックスである 下記の構成物質および組成からなるフラックス、 即ち、  First, as Comparative Example 1, there are 3% by weight of silver not containing nickel, phosphorus, and germanium, 0.5% by weight of copper, and the remaining solder is a lead-free solder composed of tin and a general solder flux. Flux consisting of composition, ie
WW口ジン系樹脂 6 0重量%  WW mouth gin resin 60% by weight
イソプロピル臭化水素酸塩 (活性剤) 0. 3重量%  Isopropyl hydrobromide (activator) 0.3 wt%
セバシン酸 (活性剤) 1 . 0重量0 /0 Sebacic acid (active agent) 1.0 wt 0/0
ステアリン酸ァミン 5 . 0重量0 /0 Amin stearate 5.0 wt 0/0
エチレングリコ一ルモノブチルェ一テル 3 3 . 7重量0 /0 をべ一スはんだフラックスとして使用して後述の各種鈴フリ一はんだと各種フラック スを組合わせた条件 [表 1 ] ではんだ付けを行った。 Ethylene glycol one Rumonobuchirue one ether 3 3.7 wt 0/0 Was used as the base solder flux, and soldering was performed under the conditions shown in Table 1 below, which combined various bell-free solders described later and various fluxes.
[0022]] 比較例 2では、 ニッケル 0 . 0 5重量%、 銀 3重量%、 銅 0 . 5重量%、 残部が錫か らなる鋭フリ一はんだと上記比較例 1と同じはんだフラックスを使用して後述の条件で はんだ付けを行った。 [0022] In Comparative Example 2, the same solder flux as in Comparative Example 1 above was used, with sharp free solder consisting of 0.05% by weight of nickel, 3% by weight of silver, 0.5% by weight of copper, and the balance being tin. Then, soldering was performed under the conditions described below.
[0023] また、 比較例 3では比較例 1と同じはんだと比較例 1のベースはんだフラックス 9 8 重量%に対してパルミチン酸ニッケル 2重量%を配合して均一に混合したフラックス を使用して後述の条件ではんだ付けを行った。  [0023] Further, in Comparative Example 3, the same solder as in Comparative Example 1 and the base solder flux in Comparative Example 1 of 98% by weight and nickel palmitate 2% by weight were mixed and mixed uniformly to be described later. Soldering was performed under the following conditions.
[0024] 更に比較例 4では比較例 1と同じはんだと比較例 1のベースはんだフラックス 9 8重 量0 /0に対してパルミチン酸ニッケル 1重量0 /0とステアリン酸コバルト 5重量部をそれ ぞれ配合して均一に混合したものを使用して後述の条件ではんだ付けを行った。 [0024] It 1wt 0/0 and cobalt 5 parts by weight of stearic acid palmitate nickel against further base solder flux 9 8 by weight 0/0 of Comparative Example 1 and the same solder as Comparative Example 1 In Comparative Example 4 Soldering was performed under the conditions described below using a blended and uniformly mixed product.
[0025] 一方、実施例 1として、比較例 2と同じニッケル 0 . 0 5重量%、銀 3重量%、銅 0 .  On the other hand, as Example 1, the same nickel 0.5% by weight as Comparative Example 2, silver 3% by weight, copper 0.5%.
5重量%、残部が錫からなる鉛フリーはんだと比較例 3と同じはんだフラックス、即ち、 比較例 1のベースはんだフラックス 9 8重量0 /0に対してパノレミチン酸ニッケル 2重 量%を配合して均一に混合したフラックスを使用して [後述の条件ではんだ付けを行 つた。 5 wt%, the same solder flux as in Comparative Example 3 with the lead-free solder and the balance being tin, i.e., by incorporating a double amount% Panoremichin, nickel relative to the base solder flux 9 8 weight 0/0 of Comparative Example 1 Using a uniformly mixed flux [Soldering was performed under the conditions described below.
[0026] また、 実施例 2としてニッケル 0 . 0 5重量0 /0、 ゲルマニウム 0 . 0 0 5重量%、 銀 3重量%、 銅 0 . 5重量%、 残部が錫からなる鉛フリーはんだと比較例 3と同じはん だフラックス、 即ち、 比較例 1のベースはんだフラックス 9 8重量%に対してパルミチ ン酸ニッケル 2重量%を配合して均一に混合したフラックスを使用して後述の条件で はんだ付けを行った。 [0026] In addition, nickel 0 as a second embodiment. 0 5 wt 0/0, germanium 0.0 0 5 wt%, silver 3% by weight, of copper 0.5 wt%, compared with the lead-free solder and the balance being tin Solder under the conditions described below using the same solder flux as in Example 3, that is, the base solder flux of Comparative Example 1 98% by weight and 2% by weight of nickel palmitate mixed uniformly. I did.
[0027] 更に、 実施例 3ではニッケル 0. 1重量%、 ゲルマニウム 0. 0 0 5重量%、 銀 3重 量%、 銅 0. 5重量%残部が錫からなる鉛フリ一はんだと比較例 4のはんだ、 即ち、 ベ —スはんだフラックス 9 8重量0 /0に対してパノレミチン酸二ッケル 1重量0 /0とステアリ ン酸コバノレト 1重量%を配合して均一に混合したフラックスを使用して後述の条件で はんだ付けを行った。 [0027] Further, in Example 3, 0.1% by weight of nickel, 0.05% by weight of germanium, 3% by weight of silver, and 0.5% by weight of copper are compared with a lead-free solder composed of tin of the balance, and Comparative Example 4 solder, i.e., base - later using scan solder flux 9 8 weight 0/0 for Panoremichin acid nickel 1 wt 0/0 and stearic phosphate Kobanoreto fluxes uniformly mixed by blending 1 wt% Soldering was performed under the conditions of
[0028] [表 1 ] 実施例と比較例に使用した鉛フリ一はんだ組成とはんだフラックス組成 [0028] [Table 1] Lead-free solder composition and solder flux composition used in Examples and Comparative Examples
Figure imgf000012_0001
Figure imgf000012_0001
評価試料の作成方法ならびに試作条件は以下の通り。  The preparation method of the evaluation sample and the trial production conditions are as follows.
即ち、 実施例 1〜3および比較例 1〜4はいずれも同一製造ロットの B G Aで外形寸法 15mmX 15mmX 1. 2mm (はんだバンプ厚を含む)、 リード数 (はんだバンプ 数に同じ) 192、 リードピッチ力 SO. 8 mmで各リード部には予め各実施例及ぴ比較 例に示した組成の直径 0. 45 mm φの鉛フリー半田ボールが接合されてはんだバンプ が形成された B G Aを使用し、 これと各実施例及び比較例に示した組成のはんだフラッ ックス [表 1] を介してバーンイン試験用プリント基板上の対応する銅リード部に該 B G Aを搭載して評価試験用試料を作成した。 バ一ンイン試験用プリント回路板について 更に詳しく述べると、 外形寸法は 77mmX 132mmで厚さ lmm、 基板中央に上記 B G Aと同ピッチで同リ一ド数の 0. 3 mm φ銅リ一ドを有する B G A導通試験用回路 を 1単位として、 5 mm間隔で上下に各 1単位、 これを中央の 1行として同様に 5 mm 間隔で左右に各 2行、 即ち、 マトリックス状に 5行 X3列、 合計 15個の BGA搭載可 能な回路が形成され、 該銅リード部を除く表面が半田レジスト膜で覆われたプリント回 路板になっている。各実施例及ぴ比較例の供試料用フラックスは各 n= 5 (繰り返し数) で各 BGA1単位毎にランダムに塗布し、 これを介して上記 BG Aを搭載し、 温度 25 0^の溶融はんだ浴上に BG A搭載側を上にして 120秒間放置し、 BGAの各はんだ バンプを該プリント回路板の銅ランドに接合後に取出して自然冷却させたものを評価 用試料として評価試験に供した。 That is, Examples 1 to 3 and Comparative Examples 1 to 4 are all BGAs of the same production lot and have external dimensions. 15mmX 15mmX 1.2mm (including solder bump thickness), number of leads (same as the number of solder bumps) 192, lead pitch force SO. 8mm, each lead part has the composition shown in each example and comparative example in advance Using a BGA with solder bumps formed by joining lead-free solder balls with a diameter of 0.45 mm φ, and burn-in via the solder flux [Table 1] with the composition shown in each example and comparative example An evaluation test sample was prepared by mounting the BGA on the corresponding copper lead portion on the test printed board. The printed circuit board for burn-in test will be described in more detail. The outer dimensions are 77mm x 132mm, the thickness is lmm, and the center of the board has the same pitch as the above BGA and 0.3mm φ copper lead. BGA continuity test circuit as 1 unit, 1 unit each up and down at 5 mm intervals, and this as 1 row in the center, 2 rows each left and right at 5 mm intervals, that is, 5 rows x 3 columns in a matrix, total Fifteen BGA-mountable circuits are formed, and the printed circuit board is covered with a solder resist film on the surface except for the copper leads. In each example and comparative example, the flux for the sample is randomly applied to each BGA unit at each n = 5 (number of repetitions), through which the above BG A is mounted, and the molten solder at a temperature of 25 0 ^ The BGA mounting side was left on the bath for 120 seconds, and each BGA solder bump was bonded to the copper land of the printed circuit board and then allowed to cool naturally.
図面の簡単な説明 Brief Description of Drawings
[図 1] 半導体装置において、 BG Aをプリント回路基板にはんだ接合する際の配置形 状を模式的に示した部分断面図  [Fig. 1] Partial cross-sectional view schematically showing the layout of BGA soldered to a printed circuit board in a semiconductor device
[図 2】 半導体装置における比較例の常態における接合部の断面 S EM写真で、 [FIG. 2] A cross-sectional SEM photograph of a junction in a normal state of a comparative example in a semiconductor device,
(a.) は比較例 1、 (b) は比較例 2、 (c) は比較例 3である。  (a.) is Comparative Example 1, (b) is Comparative Example 2, and (c) is Comparative Example 3.
[図 3】 半導体装置において、 実施例の常態における接合部の断面 SEM写真で、 [FIG. 3] A cross-sectional SEM photograph of a junction part in a normal state of a semiconductor device,
(a) は実施例 1、 (b) は実施例 2である。  (a) is Example 1 and (b) is Example 2.
[図 4一 1〗 半導体装置における比較例 1の高温エージング後の接合部の断面写真で[Fig. 4-1 1〗 is a cross-sectional photograph of the junction after high-temperature aging in Comparative Example 1 in a semiconductor device.
(a) は SEM写真、 (b)〜(c) はその部分に含まれる元素の EPMAマツ. ビング写真であり、 (b) は Sn, (c) は Cuである。 (a) is an SEM photograph, (b) to (c) are EPMA pine photographs of the elements contained in the part, (b) is Sn, and (c) is Cu.
【図 4一 2] 半導体装置における比較例 1の高温エージング後の接合部の断面 S EM写 真 (上記図 4一 1 (a)) の部分に含まれる元素の EPMAマッピング写真であ り、 (d) は Ag、 (e) は N iである。 また (f ) は比較例 1の別の個所の断面[Fig. 41-2] Cross-sectional SEM photograph of the junction after high-temperature aging in Comparative Example 1 in a semiconductor device (EPMA mapping photo of elements contained in the portion of Fig. 4-11 (a) above) (D) is Ag and (e) is Ni. (F) is a cross section of another part of Comparative Example 1.
S EM写真でマイクロボイドが結合している部分である。 This is the part where micro voids are bonded in SEM picture.
[図 5】 半導体装置における比較例 2の高温ェ一ジング後の接合部の断面写真で (a) は S EM写真、 (b) 〜 (e) はその部分に含まれる元素の EPMAマッピング 写真であり、 (b) は Sn, (c) は Cu、 (d) は A g、 (e) は N iの EPMA マッピング写真。 また (f) は比較例 2の別の個所の断面 S EM写真でマイクロ ボイドが散在している部分である。 [Figure 5] Cross-sectional photograph of the junction after high-temperature aging in Comparative Example 2 in a semiconductor device. (A) is a SEM photograph, and (b) to (e) are EPMA mapping photographs of elements contained in that part. Yes, (b) Sn, (c) Cu, (d) Ag, (e) Ni Ni EPMA mapping photo. (F) is a cross-sectional SEM photograph of another part of Comparative Example 2 where microvoids are scattered.
[図 6】 半導体装置における比較例 3の高温エージング後の接合部の断面写真で (a) は SEM写真、 (b) 〜 (e) はその部分に含まれる元素の EPMAマッピング写 真であり、 (b) は Sn, (c) は Cu、 (d) は A g、 (e) は N iの EPMAマ ッビング写真。 また (f) は比較例 3の別の個所の断面 SEM写真でマイクロボ ィドが散在している部分である。 [Fig. 6] A cross-sectional photograph of a junction after high temperature aging in Comparative Example 3 in a semiconductor device, (a) is an SEM photograph, and (b) to (e) are EPMA mapping photographs of elements contained in that part. (B) Sn, (c) Cu, (d) Ag, (e) Ni Ni EPMA mapping photo. In addition, (f) is a cross-sectional SEM photograph of another part of Comparative Example 3 where the microvoids are scattered.
【図 7] 半導体装置にける本発明の実施例 1の高温エージング後の接合部の断面写真で (a) は SEM写真、 (b) 〜 (e) はその部分に含まれる元素の E PMAマツ ビング写真であり、 (b) は Sn, (c) は Cu、 (d) は Ag、 (e) は N iの EFIG. 7 is a cross-sectional photograph of a junction after high temperature aging in Example 1 of the present invention in a semiconductor device, where (a) is an SEM photograph, and (b) to (e) are E PMA pine of elements contained in that portion. (B) is Sn, (c) is Cu, (d) is Ag, (e) is N i E
PMAマッビング写真である。 PMA mapping photo.
[図 8] 半導体装置にける本発明の実施例 2の高温エージング後の接合部の断面写真で (a) は SEM写真、 (b) 〜 (e) はその部分に含まれる元素の E PMAマツ ビング写真であり、 (b) は Sn, (c) は Cu、 (d) は Ag、 (e) は N iの EFIG. 8 is a cross-sectional photograph of a junction after high temperature aging in Example 2 of the present invention in a semiconductor device, where (a) is an SEM photograph, and (b) to (e) are E PMA pine of elements contained in that portion. (B) is Sn, (c) is Cu, (d) is Ag, (e) is Ni E
PMAマッビング写真である。 PMA mapping photo.
[図 9】本発明の半導体装置において、パルミチン酸ニッケル含有はんだフラックス中の[Fig. 9] In the semiconductor device of the present invention, in the solder flux containing nickel palmitate
N i含有率 (横軸数字、 単位は重量%) またはニッケノレ含有鉛フリーはんだ中のNi content (horizontal axis, unit is% by weight) or in nickel-free lead-free solder
N i含有率 (横軸数字、 単位は 1Z100重量%) と加熱エージング後に形成さ れる錫銅ニッケル金属間化合物 (IMC) 層の厚さ (縦軸数字、 単位は/ zm) の 関係を示した図である。 It shows the relationship between the Ni content (horizontal axis, unit is 1Z100% by weight) and the thickness of the tin copper nickel intermetallic compound (IMC) layer formed after heat aging (vertical number, unit is / zm). FIG.
[図 10】 半導体装置における比較例 1〜4の高温エージング後の接合部の断面を約 [Figure 10] Cross section of the junction after high temperature aging of Comparative Examples 1 to 4 in the semiconductor device
5000倍に拡大した状態を模式的に示す断面図である。  It is sectional drawing which shows typically the state expanded 5000 times.
[図 1 1] 半導体装置にける本発明の実施例 1〜3の高温エージング後の接合部断面を 約 5 0 0 0倍に拡大した状態を模式的に示す断面図である。 [Fig. 1 1] A cross-section of a junction after high temperature aging in Examples 1 to 3 of the invention in a semiconductor device It is sectional drawing which shows typically the state expanded about 500,000 times.
[図 1 2】 はんだ接合部断面に存在する酸化銅 C u Oと酸化第一錫 S n Oを模式的に 示した図である。 [Fig. 12] A diagram schematically showing copper oxide CuO and stannous oxide SnO present in the cross section of the solder joint.
[図 1 3 ] マイクロボイド発生機構 (仮説)の説明するためのはんだ接合部周辺にエージ ング後に一般的に発生するマイクロボイドを模式的に示した図である。  [FIG. 13] A diagram schematically showing microvoids generally generated after aging around the solder joint for explaining the microvoid generation mechanism (hypothesis).
[図 1 4】 マイクロボイド発生機構 (仮説)第一ケースの説明図として錫と酸化銅が酸化第 一錫と銅に変化する前後の体積比率を模式的に示した図である。 [図 1 5]本発明 の半導体装置に  [Fig. 14] Microvoid generation mechanism (hypothesis) As an explanatory diagram of the first case, it schematically shows the volume ratio before and after the change of tin and copper oxide to stannous oxide and copper. [Fig. 15] In the semiconductor device of the present invention.
【図 1 5 ] マイクロボイド発生機構 (仮説)第二ケースの説明図として酸化第一錫と酸化銅 が酸化第二錫と銅に変化する前後の体積比率を模式的に示した図である。  FIG. 15] Microvoid generation mechanism (hypothesis) As an explanatory diagram of the second case, it schematically shows the volume ratio before and after the change of stannous oxide and copper oxide to stannic oxide and copper.
符号の説明 Explanation of symbols
1 B GA  1 B GA
2 プリント回路基板  2 Printed circuit board
3 はんだバンプ  3 Solder bump
4 はんだ付け材料  4 Soldering material
5 銅リード (プリント回路基板の銅箔)  5 Copper lead (copper foil of printed circuit board)
6 はんだレジスト  6 Solder resist
7 はんだ接合部の断面に存在する C u 3 S n層 7 Cu 3 Sn layer present in the cross section of the solder joint
8 はんだ接合部の断面に存在する C u 6 S n 58 Cu 6 Sn 5 layer present in the cross section of the solder joint
9 鉛フリーはんだ層  9 Lead-free solder layer
1 0 はんだ接合部の断面に存在するマイク口ボイド 1 0 Microphone mouth void in cross section of solder joint
1 1 酸化銅 C u O 1 1 Copper oxide C u O
1 2 酸化第一錫 S n O 2 1 2 stannous oxide S n O 2
1 3 錫 S n 1 3 Tin S n
1 4 銅 C u 1 4 Copper C u
1 5 酸化第二錫 S n O 1 5 Stannic oxide S n O
1 6 マイクロボイド (空隙) 1 6 Microvoid (void)
1 7 銅—錫—ニッケル合金層 (C u— S n— N i金属間化合物層) • 1 8 銅—錫一ニッケル—コバルト合金層 (Cu— Sn—N i—Co金属間化合物層)1 7 Copper-tin-nickel alloy layer (Cu-Sn-Ni intermetallic compound layer) • 1 8 Copper-tin-nickel-cobalt alloy layer (Cu-Sn-Ni-Co intermetallic compound layer)
19 N i含有船フリ一はんだと通常はんだフラックス使用の場合 19 N i containing ship-free solder and normal solder flux
20 通常の鉛フリーはんだとパルミチン酸 N i含有はんだフラックス使用の場合  20 With normal lead-free solder and palmitic acid Ni-containing solder flux
21 通常の鉛フリーはんだとパルミチン酸 N i含有はんだフラックス使用の場合  21 Using normal lead-free solder and palmitic acid Ni-containing solder flux
22 高温エージング後のマイク口ボイドの発生を防止するために望ましいはんだ接 合界面における N i含有 IMC層の厚さを示す目安線  22 Reference line indicating the thickness of the Ni-containing IMC layer at the desired solder joint interface to prevent the formation of microphone mouth voids after high temperature aging
[0032] 半田接合部界面付近のボイド有無の評価方法としては、 評価試験用試料を常態と、 恒 熱炉に 150で、 240時間放置して高温エージング加速試験後、 それぞれはんだ 接合部断面を研磨して走査電子顕微鏡 (SEM) 及び X線マイクロアナライザー (EP MA) により該はんだ接合部付近のボイドの数と大きさを観察ならびに分析し比較した。 また同一条件下で同時に加熱エージング加速試験をした上記各実施例おょぴ各比較例 の試料を市販の BG A等電子デバイス部品用全自動落下試験装置を用い、 JEDEC (J oint Electron Device En ineer^ Council) 規格の Νο.22·Β111に準じて高さ 1 00 Ommから約 1300 Gで繰り返し落下させて、 その都度各試験試料の導通試験を 行い、 導通不良が発生するまでの落下試験回数を調べた。  [0032] As a method for evaluating the presence or absence of voids near the interface of the solder joint, the specimen for the evaluation test is kept in a normal state and left in a constant temperature oven for 150 hours for 240 hours. Then, the number and size of voids in the vicinity of the solder joint were observed, analyzed and compared with a scanning electron microscope (SEM) and an X-ray microanalyzer (EP MA). In addition, the samples of each of the above examples and comparative examples, which were subjected to accelerated heat aging tests under the same conditions at the same time, were tested using JEDEC (Joint Electron Device Enineer ^ Council) According to the standard Νο.22 · Β111, repeatedly drop from a height of 100 Omm at approximately 1300 G, and conduct a continuity test for each test sample each time. Examined.
[0033] その結果、 上記高温ェ一ジング加速試験後の半田接合部断面の S EMおよび E PMA 分析結果から、 本発明の実施例 1〜2> および比較例 2、 3のはんだ接合部界面には二 ッケルを含む錫銅の 3元系合金層 17、 実施例 3および比較例 4の接合界面にはニッケ ノレ、 コバルトを含む錫銅の 4元系合金層 18が検出されたのに対し比較例 1の接合界面 には当然のことながら C u 3 S n層 7のみが検出され二ッケル及びコバルトは検出され なかった。 尚、 はんだ接合界面の各上記合金層の上層には (はんだバンプ側) CueS n 5の層 8が全ての実施例および比較例に検出された。 [0033] As a result, from the SEM and E PMA analysis results of the cross section of the solder joint after the high-temperature aging acceleration test, it was found that the solder joint interface of Examples 1-2 and Comparative Examples 2 and 3 of the present invention Compared to the ternary alloy layer 17 of tin-copper containing nickel, Nikkenore and quaternary alloy layer 18 of tin-copper containing cobalt were detected at the joint interface of Example 3 and Comparative Example 4. As a matter of course, only the Cu 3 Sn layer 7 was detected at the bonding interface of Example 1, and nickel and cobalt were not detected. It should be noted that a layer 8 of CueSn 5 (on the solder bump side) was detected in all of the examples and comparative examples above each of the alloy layers at the solder joint interface.
[00341 またはんだ接合部断面には高温エージング前には実施例 1〜 3および比較例 1〜4 のいずれにも全くボイドは見られなかった。 その SEM写真の例として、 図 2— (a) に比較例 1の場合、 以下同様に図 2— (b) に比較例 2、 図 2— (c) に比較例 3、 図 [00341 In addition, no voids were found in any of the Examples 1 to 3 and Comparative Examples 1 to 4 before the high temperature aging in the cross section of the solder joint. As an example of the SEM photograph, Fig. 2- (a) shows Comparative Example 1, Fig. 2- (b) shows Comparative Example 2, Fig. 2- (c) shows Comparative Example 3, Fig.
3— (a) に実施例 1、 図 3— (b) に実施例 2のはんだ接合部断面状態を示した。 3— (a) shows the cross-sectional state of the solder joint of Example 1 and FIG.
[0035] これに対して、 上記の条件で高温エージング加速後は比較例 1〜 4にはいずれの試料 にもはんだ接合境界部断面付近にマイク口ボイドが観測された。 その S E M写真及び該 部の A g, C u, N i , S n元素の E PMAマッピング写真の例として、 図 4— 1、 図 4一 2に比較例 1の場合、 以下同様に図 5に比較例 2、 図 6に比較例 3、 図 7に実施例 1、 図 8に実施例 2、 のはんだ接合部断面状態を示した。 [0035] On the other hand, after accelerated high-temperature aging under the above conditions, in each of Comparative Examples 1 to 4, a microphone mouth void was observed in the vicinity of the solder joint boundary section. The SEM photograph and the As an example of the E PMA mapping photograph of the Ag, Cu, Ni, and Sn elements, the case of Comparative Example 1 is shown in Fig. 4-1, Fig. 4-12. Fig. 6 shows the cross-sectional state of the solder joint of Comparative Example 3, Fig. 7 shows Example 1, and Fig. 8 shows Example 2.
これによると、 その接合境界部付近の断面長さ 0. 2 mm当たりのボイド発生数なら ぴに大きさにっレ、ては比較例 1〜 4には多数のマイク口ボイドが見られたのに対して、 実施例 1、 2および 3にはマイクロボイドの発生は圧倒的に少ないこと、 またマイクロ ボイドの大きさは実施例がいずれも 1〜0. 5 /程度の微小マイクロボイドであったの に対して比較例の方は相対的に実施例より大きい目の 0. 5〜2ミクロンのボイドも多 数観察され、 中には接合界面に平行してマイクロボイドが結合連結して横長の長さ 5〜 1 0 mにも及ぶマクロボイドに変化したものも観察された。 (図 4— 2 (f ) および 表 2)  According to this, the number of voids generated per 0.2 mm cross-sectional length near the joint boundary was very large, and in Comparative Examples 1 to 4, there were many microphone mouth voids. On the other hand, in Examples 1, 2 and 3, the generation of microvoids was overwhelmingly small, and the size of the microvoids was all microvoids of about 1 to 0.5 / On the other hand, in the comparative example, a larger number of 0.5 to 2 micron voids are observed, which are relatively larger than those of the example, and some of the voids are bonded horizontally in parallel to the bonding interface. Changes in macrovoids ranging from 5 to 10 m in length were also observed. (Fig. 4-2 (f) and Table 2)
[0036] また、 高温エージング後に形成される錫銅ニッケルの I MC層の厚みは実施例がいず れも 3 μιη以上であつたのに対して、 比較例 1はニッケルが存在する I MC層はなく、 比較例 2〜4ではいずれも 2. 5 μπι以下であった。  [0036] The thickness of the IMC layer of tin copper nickel formed after high-temperature aging was 3 μιη or more in all the examples, whereas in Comparative Example 1, the IMC layer in which nickel was present None of Comparative Examples 2 to 4 was 2.5 μπι or less.
[0037] 因みに、 (Α) 通常のはんだと N iフラックスを使用した場合、 (B) N i含有錫銀銅 はんだ (鉛フリー) と通常のはんだフラックスを使用した場合、 および (C) N i含有 錫銀銅はんだ (鉛フリー) と N i含有フラックスを使用した場合の中の各 N i含有量と 高温エージング後に形成される錫鋦ニッケルの I MC層の厚みの関係は (B) の場合は 図 9の曲線 1 9の通りで、 N i含有量が 0. 0 5重量%でも錫銅ニッケルの IMC層の 厚みは高々 1 / mしかならない。 同様に (A) の場合は図 9の曲線 20の通りで、 上記 フラックス中の N i含有量が 2重量0 /0で錫銅ニッケルの I MC層の厚みは約 2. 4 μτα になり、 N i含有量が 5重量%の場合の錫銅ニッケル I MC層は 3. 5 μιη程度になり 飽和するが、 同時に N i含有量が 3重量%前後から接合界面に N iの偏析が多数発生し、 はんだ接合強度低下と耐衝撃性の低下を招くことが知見された。 これに対して、 (C) の場合、 即ち、 フラックス中のパルミチン酸ニッケノ^有量が 2重量0 /0のフラックスと 二ッケル含有鉛フリ一錫銀銅はんだとを併用した場合の該ニッケル含有錫銀銅はんだ 中の N i含有量と加熱エージング後に形成される錫銅ニッケルの I MC層の厚みの関 係は図 9の曲線 2 1の通り、 錫銀銅はんだ中の N i含有量 0. 0 2重量%で錫銅二ッ ケルの I MC層の厚みは 4 /z m近くまで厚くなり、 0. 0 5 %以上では該 I MC層の厚 さは を越えて、 しかも N iの偏析もなく均一で、 マイクロボイドの発生が激減、 耐衝撃性が飛躍的に向上することが判った。 [0037] (i) When using normal solder and Ni flux, (B) When using Ni-containing tin silver copper solder (lead-free) and normal solder flux, and (C) Ni Containing Tin Silver Copper Solder (Lead Free) and Ni Ni Flux When Using Ni Ni Flux and IMC Layer Thickness of Tin-Nickel Nickel Formed after High Temperature Aging Case (B) Is shown in curve 19 of Fig. 9, and even if the Ni content is 0.05 wt%, the thickness of the IMC layer of tin-copper-nickel is only 1 / m at most. Similarly it was as curve 20 in FIG. 9 in the case of (A), and the thickness of I MC layer of the tin-copper nickel N i content 2 wt 0/0 in said flux is about 2. 4 μτα, When the Ni content is 5% by weight, the tin copper nickel I MC layer is saturated to about 3.5 μιη, but at the same time, many Ni segregation occurs at the joint interface from the Ni content of around 3% by weight. As a result, it was found that the solder joint strength and impact resistance were reduced. In contrast, in the case of (C), i.e., the nickel-containing when palmitic acid Nikkeno ^ chromatic content in the flux is used together with 2 wt 0/0 of flux and nickel-containing lead-free Ichisuzu silver-copper solder The relationship between the Ni content in the tin-silver-copper solder and the thickness of the IMC layer of tin-copper-nickel formed after heat aging is shown in curve 21 of Fig. 9. Ni content in the tin-silver-copper solder 0 0 2% by weight tin and copper The thickness of Kell's IMC layer is increased to nearly 4 / zm. Above 0.05%, the thickness of the IMC layer exceeds, and it is uniform without segregation of Ni, and microvoids are generated. It was found that the drastic reduction and impact resistance improved dramatically.
[0038] また実施例 1〜 3及び比較例 1〜 4の高温エージング後の耐衝撃破断性についても上 記落下試験の繰り返し衝撃によるはんだ接合部の衝撃破断と見られる導通不良 (抵抗値 増大) に至る落下回数は各比較例が 9回以下に対して実施例 1〜3はいずれも 4 0回以 上 (それ以上の繰り返し試験は中止) であった [表 2 ]。  [0038] Further, regarding the impact rupture resistance after high temperature aging of Examples 1 to 3 and Comparative Examples 1 to 4, continuity failure (increased resistance value), which is considered to be impact rupture of the solder joint due to repeated impact of the above drop test In each comparative example, the number of drops to a maximum was 9 times or less, but in Examples 1 to 3, the number of drops was 40 times or more (the repeated tests were stopped) [Table 2].
[0039] [表 2 ]  [0039] [Table 2]
接合部断面長さ 0. 2 mm当たりのボイド発生数ならびに大きさ  Number and size of voids per cross-section length of 0.2 mm
Figure imgf000018_0001
Figure imgf000018_0001
以上の通り、 本発明の技術は明らかに従来にない高温エージング後の耐衝撃性に優れ た高信頼性の半導体装置を実現するものであり、 工業的に価値が高い技術である。  As described above, the technology of the present invention clearly realizes a highly reliable semiconductor device excellent in impact resistance after high-temperature aging, which is unprecedented, and is industrially valuable.

Claims

請求の範囲 The scope of the claims
[1] 半導体装置において、鉛フリ一はんだを用いて実装部材をプリント回路板にはんだ接 合する際、 少なくともニッケル 0. 0 1〜0 . 2重量%を含有する鉛フリーはんだと有 機脂肪酸二ッケル塩または有機脂肪酸コバルト塩のうち、いずれか 1種類または 2種類 以上を含有するはんだフラックス用いて半導体パッケージ、電子素子等をプリント回路 板の銅ランドにはんだ接合し、 ニッケル、 コバルトのいずれか 1種もしくは両方の金属 を含む合金層を半田接合部界面に厚さ 3〜6ミクロン形成させることにより半導体装 置が長時間高温暴露 (高温エージング) された際に生ずるはんだ接合部のマイクロボイ ドを抑制し、 はんだ接合部の耐衝撃破断性を向上させた半導体装置。  [1] In a semiconductor device, when lead-free solder is used to solder a mounting member to a printed circuit board, lead-free solder containing at least nickel of 0.1 to 0.2% by weight and organic fatty acid Solder bonding of semiconductor packages, electronic devices, etc. to copper lands on printed circuit boards using solder flux containing either one or more of nickel salt or organic fatty acid cobalt salt, either nickel or cobalt 1 By forming an alloy layer containing seeds or both metals at a thickness of 3 to 6 microns at the solder joint interface, microvoids in the solder joints generated when the semiconductor device is exposed to high temperatures for a long time (high temperature aging) Suppressed and improved impact rupture resistance of solder joints.
[2] 半導体装置において、 鉛フリ一はんだを用いて実装部材をプリント回路板にはんだ接 合する際、 少なくともニッケル 0. 0 1 ~ 0. 2重量%を含有し、 更にゲルマニウム 0 . 0 0 1〜0 · 0 1重量%を含有する鉛フリーはんだと有機脂肪酸ニッケル塩または有 機脂肪酸コバルト塩のうち、 いずれか 1種類または 2種類以上を含有するはんだフラッ タス用いて半導体パッケージ、 電子素子等をプリント回路板の鋦ランドにはんだ接合し 、 ニッケル、 コバルトのいずれか 1種もしくは両方の金属を含む合金層をはんだ接合部 界面に厚さ 3〜6ミクロン形成させることにより半導体装置が長時間高温暴露 (高温ェ —ジング) された際に生ずるはんだ接合部のマイクロボイドを抑制し、 はんだ接合部の 耐衝撃破断性を向上させた半導体装置。 [2] In a semiconductor device, when soldering a mounting member to a printed circuit board using lead-free solder, it contains at least nickel of 0.1 to 0.2% by weight, and germanium ~ 0 · 0 Lead-free solder containing 1 wt%, organic fatty acid nickel salt or organic fatty acid cobalt salt The semiconductor device is exposed to high temperature for a long time by soldering to the soldering land of the printed circuit board, and forming an alloy layer containing one or both of nickel and cobalt at the solder joint interface thickness of 3-6 microns (High-temperature aging) A semiconductor device that suppresses microvoids in solder joints and improves the impact rupture resistance of solder joints.
[3] 請求項 1及び 2記載の半導体装置において、上記フラックスの有機脂肪酸二ッケル塩 または有御旨肪酸コバルト塩はパルミチン酸ニッケル、 パノレミチン酸コバルト、 ステア リン酸ニッケル、 ステアリン酸コバルトのうち、 いずれか 1種類または 2種類以上を 1 〜 5重量%含有するはんだフラックスを用いてはんだ接合することにより半導体装置 が長時間高温暴露 (高温エージング) された際に生ずるはんだ接合部のマイクロボイド を抑制し、 はんだ接合部の耐衝撃破断性を向上させるための半導体装置。 [3] In the semiconductor device according to claims 1 and 2, the organic fatty acid dieckel salt or cobalt oxalate salt of the flux is selected from among nickel palmitate, cobalt panolemitate, nickel stearate, and cobalt stearate. Suppresses micro-voids in solder joints when semiconductor devices are exposed to high temperatures for a long time (high temperature aging) by soldering using one or more solder fluxes containing 1 to 5% by weight. And a semiconductor device for improving the impact rupture resistance of the solder joint.
[41 半導体装置の製造方法において、鉛フリ一はんだを用いて実装部材をプリント回路板 にはんだ接合する際、 少なくともニッケルを 0. 0 1〜0. 2重量0 /0を含有する鉛フリ 一はんだと有機脂肪酸ニッケル塩または有機脂肪酸コバルト塩のうち、 いずれか 1種類 または 2種類以上を含有するはんだフラックス用いて半導体パッケージ、 電子素子等を プリント回路板の銅ランドにはんだ接合し、 ニッケル、 コバルトのいずれか 1種もしく は両方の金属を含む合金層をはんだ接合部界面に厚さ 3〜 6ミクロン形成させること により半導体装置が長時間高温暴露 (高温エージング) された際に生ずるはんだ接合部 のマイク口ボイドを抑制し、 はんだ接合部の耐衝撃破断性を向上させることを特徴とす る半導体装置の製造方法 [41 The method of manufacturing a semiconductor device, when the solder bonding the mounting member to a printed circuit board using a lead-free one solder, 0.1 at least nickel 0 1-0. Lead-free one solder containing 2 weight 0/0 And solder paste containing one or more of organic fatty acid nickel salt or organic fatty acid cobalt salt and used for semiconductor packages, electronic devices, etc. By soldering to the copper land of the printed circuit board and forming an alloy layer containing one or both of nickel and cobalt at the solder joint interface thickness of 3 to 6 microns, the semiconductor device can be used for a long time. A method of manufacturing a semiconductor device, characterized by suppressing a microphone opening void at a solder joint when exposed to high temperature (high temperature aging) and improving impact rupture resistance of the solder joint
半導体装置の製造方法において、鉛フリ一はんだを用いて実装部材をプリント回路板 にはんだ接合する際、 少なくともニッケル 0 . 0 1〜0 . 2重量%を含有し、 更にゲル マニウム 0 . 0 0 1〜0 . 0 1重量%を含有する鉛フリーはんだと有機脂肪酸ニッケル 塩または有機脂肪酸コパルト塩のうち、 いずれか 1種類または 2種類以上を含有するは んだフラックス用いて半導体パッケージ、 電子素子等をプリント回路板の銅ランドには んだ接合し、 ニッケル、 コバルトのいずれか 1種もしくは両方の金属を含む合金層をは んだ接合部界面に厚さ 3〜 6ミクロン形成させることにより半導体装置が長時間高温 暴露 (高温エージング) された際に生ずるはんだ接合部のマイクロボイドを抑制し、 は んだ接合部の耐衝撃破断性を向上させることを特徴とする半導体装置の製造方法。  In a method of manufacturing a semiconductor device, when soldering a mounting member to a printed circuit board using lead-free solder, at least nickel is contained in an amount of 0.1 to 0.2% by weight, and germanium is further added. ~ 0.1% by weight of lead-free solder and organic fatty acid nickel salt or organic fatty acid cobalt salt The semiconductor device is formed by bonding to the copper land of the printed circuit board and forming a thickness of 3 to 6 microns at the bonding interface including an alloy layer containing one or both of nickel and cobalt. It is characterized by suppressing the microvoids in the solder joints when exposed to high temperatures for a long time (high temperature aging) and improving the impact fracture resistance of the solder joints. The method of manufacturing a semiconductor device.
上記請求項 4及び 5記載の半導体装置の製造方法において、 上記フラックスの有機 脂肪酸二ッケル塩または有機脂肪酸コパルト塩はパノレミチン酸二ッケル、パルミチン酸 コバノレト、 ステアリン酸ニッケル、 ステアリン酸コバルトのうち、いずれか 1種類また は 2種類を 1 ~ 5重量%含有するはんだフラックスを用いてはんだ接合することによ り半導体装置が長時間高温暴露(高温エージング) された際に生ずるはんだ接合部のマ イク口ボイドを抑制し、はんだ接合部の耐衝撃破断性を向上させることを特徴とする半 導体装置の製造方法。  6. The method of manufacturing a semiconductor device according to claim 4 or 5, wherein the organic fatty acid bicker salt or the organic fatty acid cobalt salt of the flux is any one of panolemitic acid dieckel, palmitic acid cobanoleto, nickel stearate, and cobalt stearate. Micro-void voids in solder joints that occur when semiconductor devices are exposed to high temperatures for a long time (high temperature aging) by soldering using one or two types of solder flux containing 1 to 5% by weight. And a method for manufacturing a semiconductor device, wherein the impact rupture resistance of the solder joint portion is improved.
PCT/JP2008/066928 2008-01-17 2008-09-12 Semiconductor device and process for producing the same WO2009090776A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008558575A JP4389112B2 (en) 2008-01-17 2008-09-12 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-32385 2008-01-17
JP2008032385 2008-01-17

Publications (1)

Publication Number Publication Date
WO2009090776A1 true WO2009090776A1 (en) 2009-07-23

Family

ID=40885182

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/066928 WO2009090776A1 (en) 2008-01-17 2008-09-12 Semiconductor device and process for producing the same

Country Status (2)

Country Link
JP (1) JP4389112B2 (en)
WO (1) WO2009090776A1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009110458A1 (en) * 2008-03-05 2011-07-14 千住金属工業株式会社 Lead-free solder connection structure and solder ball
JP2013065728A (en) * 2011-09-17 2013-04-11 Nippon Joint Kk Ceramic electronic component and manufacturing method therefor
US20140212678A1 (en) * 2012-04-16 2014-07-31 Tanigurogumi Corporation Soldering device, soldering method, and substrate and electronic component produced by the soldering device or the soldering method
JP5846341B1 (en) * 2014-11-05 2016-01-20 千住金属工業株式会社 Solder material, solder paste, foam solder, solder joint, and solder material management method
JP5850199B1 (en) * 2015-06-29 2016-02-03 千住金属工業株式会社 Solder material, solder joint and solder material inspection method
JP2017136629A (en) * 2016-02-05 2017-08-10 株式会社リソー技研 Lead-free solder
US10780530B2 (en) 2018-05-25 2020-09-22 Senju Metal Industry Co., Ltd. Solder ball, solder joint, and joining method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012060022A1 (en) * 2010-11-05 2014-05-12 ホライゾン技術研究所株式会社 Method for forming tin or solder film and apparatus therefor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004306092A (en) * 2003-04-08 2004-11-04 Tamura Kaken Co Ltd Flux for circuit board soldering, and solder paste
JP2005026579A (en) * 2003-07-04 2005-01-27 Fujitsu Ltd Method for packaging electronic component having solder bump and flux fill used for this
JP2005169495A (en) * 2003-11-18 2005-06-30 Yoshihiro Miyano Pre-flux, flux, solder paste and fabrication method of structure joined with lead-free solder
JP2005288490A (en) * 2004-03-31 2005-10-20 Nof Corp Flux composition for soldering and solder paste
JP2007209999A (en) * 2006-02-08 2007-08-23 Fujitsu Ltd Soldering flux and semi-conductor device having mounting structure using soldering flux

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004306092A (en) * 2003-04-08 2004-11-04 Tamura Kaken Co Ltd Flux for circuit board soldering, and solder paste
JP2005026579A (en) * 2003-07-04 2005-01-27 Fujitsu Ltd Method for packaging electronic component having solder bump and flux fill used for this
JP2005169495A (en) * 2003-11-18 2005-06-30 Yoshihiro Miyano Pre-flux, flux, solder paste and fabrication method of structure joined with lead-free solder
JP2005288490A (en) * 2004-03-31 2005-10-20 Nof Corp Flux composition for soldering and solder paste
JP2007209999A (en) * 2006-02-08 2007-08-23 Fujitsu Ltd Soldering flux and semi-conductor device having mounting structure using soldering flux

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009110458A1 (en) * 2008-03-05 2011-07-14 千住金属工業株式会社 Lead-free solder connection structure and solder ball
JP2013065728A (en) * 2011-09-17 2013-04-11 Nippon Joint Kk Ceramic electronic component and manufacturing method therefor
US9289841B2 (en) * 2012-04-16 2016-03-22 Tanigurogumi Corporation Soldering device, soldering method, and substrate and electronic component produced by the soldering device or the soldering method
US20140212678A1 (en) * 2012-04-16 2014-07-31 Tanigurogumi Corporation Soldering device, soldering method, and substrate and electronic component produced by the soldering device or the soldering method
WO2016071971A1 (en) * 2014-11-05 2016-05-12 千住金属工業株式会社 Solder material, solder paste, foam solder, solder joint, and method for controlling solder material
JP5846341B1 (en) * 2014-11-05 2016-01-20 千住金属工業株式会社 Solder material, solder paste, foam solder, solder joint, and solder material management method
TWI616265B (en) * 2014-11-05 2018-03-01 千住金屬工業股份有限公司 Welding material, solder paste, foam solder, solder joint and management method of soldering material
US10717157B2 (en) 2014-11-05 2020-07-21 Senju Metal Industry Co., Ltd. Solder material, solder paste, solder preform, solder joint and method of managing the solder material
JP5850199B1 (en) * 2015-06-29 2016-02-03 千住金属工業株式会社 Solder material, solder joint and solder material inspection method
WO2017002704A1 (en) * 2015-06-29 2017-01-05 千住金属工業株式会社 Soldering material, soldered joint, and method for inspecting soldering material
CN107735212A (en) * 2015-06-29 2018-02-23 千住金属工业株式会社 The inspection method of solder material, welding point and solder material
CN107735212B (en) * 2015-06-29 2019-03-08 千住金属工业株式会社 The inspection method of solder material, welding point and solder material
US10888957B2 (en) 2015-06-29 2021-01-12 Senju Metal Industry Co., Ltd. Soldering material
JP2017136629A (en) * 2016-02-05 2017-08-10 株式会社リソー技研 Lead-free solder
US10780530B2 (en) 2018-05-25 2020-09-22 Senju Metal Industry Co., Ltd. Solder ball, solder joint, and joining method

Also Published As

Publication number Publication date
JPWO2009090776A1 (en) 2011-05-26
JP4389112B2 (en) 2009-12-24

Similar Documents

Publication Publication Date Title
US8691143B2 (en) Lead-free solder alloy
WO2009090776A1 (en) Semiconductor device and process for producing the same
JP5349703B1 (en) Solder alloy, solder paste and electronic circuit board
TWI436710B (en) Connection structure
TWI618798B (en) Lead-free solder alloy
WO2012133598A1 (en) Lead-free solder ball
US6853077B2 (en) Semiconductor device, semiconductor packaging method, assembly and method for fabricating the same
JP6280875B2 (en) Method for forming solder bump and solder bump
WO2015198496A1 (en) Solder alloy, solder composition, solder paste and electronic circuit board
JP3925554B2 (en) Lead-free solder balls
EP3509785A1 (en) Lead-free solder alloy comprising sn, bi and at least one of mn, sb, cu and its use for soldering an electronic component to a substrate
US20150258636A1 (en) Solder alloy for low-temperature processing
JP6953565B2 (en) Lead-free copper-free tin alloy and solder balls using BGA package
JPWO2008084673A1 (en) Semiconductor device and manufacturing method thereof
JP3446517B2 (en) Pb-free solder material and electronic equipment using the same
JP6579253B1 (en) Solder ball, solder joint and joining method
JP6784053B2 (en) Manufacturing method of electronic device
JP2005286323A (en) Wiring substrate, wiring substrate with solder member, and manufacturing method of the same
TWI771197B (en) Welding structure of low temperature solder and its manufacturing method
KR20220091404A (en) Lead-free solder alloy, solder paste comprising the same, and semiconductor device comprising the same
KR20240033886A (en) Transferring catridge for connecting pin
Subbarayan et al. Mechanical Reliability Evaluation of Stripped and Replated Component Termination Finishes
JP2001274275A (en) Electrode structure of electronic part

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2008558575

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08870987

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08870987

Country of ref document: EP

Kind code of ref document: A1