WO2008142301A1 - Procede d'adressage d'un ecran matriciel a cristal liquide et dispositif appliquant ce procede - Google Patents

Procede d'adressage d'un ecran matriciel a cristal liquide et dispositif appliquant ce procede Download PDF

Info

Publication number
WO2008142301A1
WO2008142301A1 PCT/FR2008/000543 FR2008000543W WO2008142301A1 WO 2008142301 A1 WO2008142301 A1 WO 2008142301A1 FR 2008000543 W FR2008000543 W FR 2008000543W WO 2008142301 A1 WO2008142301 A1 WO 2008142301A1
Authority
WO
WIPO (PCT)
Prior art keywords
addressing
line
signal
column
voltage
Prior art date
Application number
PCT/FR2008/000543
Other languages
English (en)
Inventor
Patrick Thomas
Original Assignee
Societe Nemoptic
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Societe Nemoptic filed Critical Societe Nemoptic
Priority to EP08787970A priority Critical patent/EP2153434A1/fr
Priority to US12/600,814 priority patent/US20100149168A1/en
Publication of WO2008142301A1 publication Critical patent/WO2008142301A1/fr

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G09G2300/0478—Details of the physics of pixel operation related to liquid crystal pixels
    • G09G2300/0482—Use of memory effects in nematic liquid crystals
    • G09G2300/0486—Cholesteric liquid crystals, including chiral-nematic liquid crystals, with transitions between focal conic, planar, and homeotropic states
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Definitions

  • the invention relates to a method for addressing a liquid crystal display screen and a display device applying this method.
  • the field of the invention is that of liquid crystal displays. More specifically, the present invention relates to nematic liquid crystal bistable displays. It is particularly applicable to nematic liquid crystal bistable displays whose two stable textures differ by a twist of about 180 °.
  • the object of the present invention is to improve the performance of bistable display devices.
  • the object of the invention is to improve, by the use of new means, the switching of states of the pixels of the display so as to make the desired switching of the pixels homogeneous over the entire display.
  • the most widely used liquid crystal displays use a nematic type liquid crystal. They consist of a layer of liquid crystal placed between two blades. Each blade comprises a substrate, often made of glass, on which a conductive electrode has been deposited, followed by a so-called anchoring layer, also called an alignment layer.
  • the anchoring layer exerts on the neighboring liquid crystal molecules a return torque which tends to orient them parallel to a direction called easy axis.
  • Anchor layers are often made by a brushed polymer deposit to create the direction of the easy axis. This is most often very close to the direction of brushing.
  • the thickness of the cell thus formed is made constant by distributing, between the blades, beads whose diameter is equal to the desired thickness (typically 1 to 6 microns).
  • TN twisted nematic
  • STN supertordus
  • EOB electrically controlled birefringence
  • VAN vertically aligned nematic
  • the bistable display which we will designate in the rest of the description under the trade name BINEM® ([I] to [5]) is shown schematically in FIG. 1. It uses two textures, which differ by a twist of about +/- 180 °, in absolute value between 150 ° and 180 °.
  • a uniform or slightly twisted texture U illustrated on the left of FIG. 1 in which the molecules are substantially parallel to each other, and the other texture T (illustrated on the right of FIG. Figure 1) bent at about 180 °.
  • the liquid crystal layer 30 is placed between two blades 20 and 10, which is called master blade and slave blade.
  • the master blade 20 comprises a substrate 21, an electrode 22 and an anchoring layer 24 providing a strong azimuth and zenith anchorage of the liquid crystal.
  • the slave blade 10 comprises a substrate 11, an electrode 12 and an anchoring layer 14 providing a low zenith anchorage and a medium or strong azimuthal anchoring of the liquid crystal.
  • the usually transparent electrodes 12 and 22 are typically made of a material called ITO and deposited on the substrates 11 and 21. They make it possible to apply an electric field perpendicular to the plates 10 and 20.
  • each texture is associated with an optical state, for example dark for the texture U and clear for the texture T or vice versa, depending on the angles of the two polarizers with respect to the directions of anchoring.
  • the nematic is chiralised with a spontaneous pitch po, chosen close to four times the thickness d of the cell, to equalize the energies of the two aforementioned textures.
  • the ratio between cell thickness d and po spontaneous pitch, d / po, is therefore about 0.25 +/- 0.1.
  • the states T and U are the states of minimum energy: the cell is bistable.
  • the term "switching" of a BiNem® screen element will be used to pass the molecules of the liquid crystal from an initial stable texture (U or T or a coexistence of these two textures) to a stable texture. final (U or T or a coexistence of these textures).
  • the signal applied to the pixel is conventionally made up of several stages, the transitions from one bearing to the other being called sidewalls. Each bearing is preceded by a leading edge consisting of the transition between the preceding bearing and said bearing and followed by a trailing edge consisting of the transition between said bearing and the next bearing.
  • the breaking of the electric field corresponds to one or more rear flanks of the applied signal (reduction of the electric voltage in absolute value).
  • the signal applied to the pixel VP (FIG.
  • gray levels in a pixel by controlling the intensity of the hydrodynamic flow via the variation of the signal at the terminals of the pixel. For a given value of the pixel signal, a fraction of its texture surface T is obtained within the same pixel and the other fraction U is a texture. At another pixel signal value and therefore this hydrodynamic flow corresponds to a ratio different between the surfaces occupied by the two textures U and T. Gray levels are thus obtained [9].
  • the Binem® display is a matrix screen consisting of N x M screen elements called pixels, where N is the number of rows and M is the number of columns, and the addressing takes place online. after line.
  • each pixel is constituted by the intersection of a line conductive strip 52 and a column conductor strip 50 (see FIG. 3). These perpendicular strips are deposited respectively on the master blades 20 and slave 10.
  • the area between two adjacent conductive strips carried by the same substrate 11 or 21 ( Figure 1) is called interpixel space.
  • the area consists of the set of pixels is called matrix area.
  • the matrix area corresponds to the display area, on which area the image content that is to be displayed is displayed.
  • the aforementioned conductive strips 50, 52 are transformed into tracks which make the connection to the control circuits generating the addressing signal.
  • These control circuits may be located on the substrate or remote.
  • the displays are addressed using components or control circuits that we will call “drivers” located for example on flexible connection elements welded to the screen.
  • the drivers consisting mainly of analog gates controlled by shift registers, make it possible to make the link between the control electronics and the tracks.
  • a line addressing signal VLn is applied on the line n and a column addressing signal VCm on the column m.
  • the conductive electrodes are made of a transparent conductive material called ITO (mixed oxide of Indium and tin). But when the display is reflective, the electrodes located on the opposite side to the observer can be made with an opaque conductive material, for example aluminum.
  • the first phase essentially consists in obtaining an anchoring break, ie the homeotropic texture on the line considered, by applying for example a voltage VlL> Vcass on the line addressing signal for a duration T1, which constitutes a first level of VL.
  • VlL is between 6V and 30V over the 0 ° - 50 ° temperature range.
  • a signal V2L is applied on the line for example V2L £ VlL for a duration T2, which constitutes a second and last level of VL.
  • V2L is between 2 V and 12V over the 0 ° - 50 ° temperature range.
  • the line addressing signal is in this two-stage example, but it can also be single-stage or multi-stage. Electrical signals called "data" called VC are applied simultaneously on all the columns. According to a conventional variant, the falling edge of the data signal VC is synchronized with the falling edge of the second stage of the line activation signal V2L [I].
  • the texture U or T is obtained in the pixel corresponding to the intersection of this column and the activated line [6].
  • the next line is turned on, the other lines are off and so on from the first to the last line of the display.
  • the time between the end of activation of a line and the beginning of the activation of the next line is called TL interline time. This time is typically but not limited to between 10 ⁇ s and 10 ms. The value of this time is very important for good switching, and can vary with temperature. We will call this addressing "one-step addressing".
  • the order of activation of the lines (first n-1, then n, then n + 1) defines the scanning direction 46
  • the addressing time of the display is the time required to address all its lines, so as to display new image content.
  • Document [9] describing the achievement of gray levels provides three variants for obtaining gray levels (FIG. 23 of document [9]) by modifying the parameters of VC.
  • a first variant consists in varying the amplitude of the Vcol voltage level (in the case of a slot-type column addressing signal) applied to the pixel P.
  • a second variant consists in varying the duration te of the VC column addressing signal applied to the pixel P. In these two variants the trailing edge of the column addressing signal is synchronized with the trailing edge of the second and last stage of the line addressing signal.
  • phase modulation consists of the variation of the desynchronization ⁇ Tc of the VC column addressing signal with respect to the trailing edge of the second and last stage of the line addressing signal.
  • Document [12] recommends desynchronization of the signal column addressing with respect to a trailing edge of an intermediate bearing other than the last step of the line addressing signal.
  • partial addressing it is desired to display new content in only one area of the image, the rest of the image remaining unchanged. In this case, only the lines corresponding to the zone to be displayed are activated.
  • the entire addressing of the screen (display of a complete image) or of an area of the screen is collectively performed.
  • partial addressing in a given texture, usually T, by simultaneously activating all the lines or a group of lines corresponding to the area to be addressed, with a signal Vpre (see Figure 4).
  • the lines are then addressed one by one, according to the conventional multiplexing method, to display the desired image or area. Only two types of transitions must then be made, the transition T to T on the one hand, and the transition T to U or to a mixture of U and T on the other hand.
  • This "two-step addressing" makes it possible to better control the switching of the pixels, in particular for controlling the gray levels, because thus the pixels all start from a well-defined state at the beginning of the second step.
  • FIG. 4 the principle of multiplexed passive addressing of the Binem® display in two steps is illustrated in FIG. 4.
  • the values VC1 to VC5 are the values of VCm applied on column m in synchronization with lines 1 to 5, successively activated, so as to obtain the desired final texture on the pixel at the intersection of the activated line and the column. m.
  • VC (U) + Vcol
  • VC (T) -Vcol or good:
  • the brushing direction of the alignment layers is orthogonal to the direction of the lines of the display, this type of display is called "orthogonal brushing" ( document [9]) -
  • line parameters of the signal VL voltage levels and duration of each step, for example (V 1 L, V 2 L, T 1, T2) and time spaced TL column parameters of the VC signal: voltage levels and duration of each step, for example for a single-stage slot signal (Vcol, te) , possibly ⁇ Tc desynchronization value with respect to a trailing edge of a line signal.
  • these parameters are a function of the temperature and the size of the pixels.
  • Vrms mean square voltage
  • a signal Vcomp is applied to the column in question m, at a time when this signal will have no influence on the choice of the final texture.
  • the data signal synchronized rather at the end of the activation signal, is applied.
  • the amplitude of the signal Vcomp typically a slot, is calculated as a function of the value Vc of the data column signal in order to obtain a predetermined constant mean square voltage Vrms, identical for each pixel [8].
  • Figure 5 illustrates an example of a timing chart applying this method.
  • the activation voltage of the line n is in this bipolar example, ??? to prevent effects of electrolysis of the liquid crystal, but only the second part of the signal VL, in this example the positive polarity, is the useful signal for the addressing of the line in question.
  • Vcoll and Vcol2 of column signals are illustrated, with values (VcI, such) and (Vc2, tc2) corresponding for example each to a specific gray level. It can be seen that the value of Vcomp (duration and / or amplitude) varies as a function of the applied data signal, in order to obtain for both cases a constant and predetermined mean square value Vrms. After many experiments, several types of switching faults have come to light. These defects appear in spatially determined areas of the display.
  • addressing parameters of the line addressing signal of the VL voltage level of each step, duration of these steps, and interlaced time TL.
  • addressing parameters of the line addressing signal of the VL voltage level of each step, duration of these steps, and interlaced time TL.
  • a line addressing signal comprising two steps: (VlL, V2L, T1, T2, TL)
  • - addressing parameters of the VC column signal voltage level of each step, duration of these bearings, desynchronization value ⁇ Tc of a trailing edge of a column address signal bearing relative to a trailing edge of a step of the line addressing signal, value of Vcomp.
  • a column addressing signal comprising a single step (slot type): (Vcol, te, ⁇ Tc, Vcomp)
  • these parameters are a function of the temperature and the size of the pixels, but the parameters of the line addressing signal VL are identical for all the pixels of the display and the parameters of the signal of VC column addressing can take as many values as states of the desired textures, but these values are the same for all the pixels of the display.
  • the switching of the Binem® in passive mode is sensitive to the electrical and geometrical characteristics of the addressing band, which is not the case in active mode (see Document [7]). From what has been described above, a specificity of the Binem® is that the switching of texture T requires the pixel to apply a sudden drop in absolute value of voltage, called active back flank. This sidewall must keep a voltage drop in absolute value sufficiently steep to the extreme points (rows and columns) of the display, that is to say located furthest from the beginning of electrodes for addressing lines and columns directly connected to the control circuits.
  • the texture switching U is also sensitive to the shape of the pixel signal, and to the synchronization of the line addressing signal with the column addressing signal (Document [12]).
  • the behavior of the ITO band is characterized by a time constant RC, constituted by the charging time of the pixel capacitance Cpx through the resistances of the tracks and bands.
  • This characteristic time will directly affect the shape of the signal, line and column, as described in FIG. 6a for an example of a line addressing signal, and 6b for an example of a column addressing signal.
  • the least deformed signals, that is to say close to the beginning of the line addressing electrode, are given in solid lines, the signals influenced by the constant RC, therefore more distant are represented in dashed lines.
  • the line addressing signal is bi-terminal, of levels VlL and V2L, the rear flanks of the two levels being respectively denominated FL1 and FL2.
  • FLId and FL2d designate the trailing edges of the addressing signal at the beginning of the line.
  • FLIF and FL2f designate the trailing flanks towards the "end" of the line. Due to the effect of the constant RC, it is noted that the rear flanks at the end of the line are deformed relative to the rear flanks at the beginning of the line.
  • the column signal is for example, single-stage, of level Vcol.
  • FCd designates the trailing edge of the column addressing signal at the "beginning" of the column addressing electrode directly connected to the control circuit
  • FCf designates the trailing edge of the column addressing signal located towards the "end” of the column. Due to the effect of the constant RC, it is noted that the trailing edge at the end of the column is deformed relative to the trailing edge at the beginning of the column.
  • the document [7] quantitatively describes an example of disruption of the end-of-line commutation (see FIG. 10a and 10b of this document). Document [7] demonstrates that the value of RC increases quadratically with the distance to the driver connection. It can be seen in FIGS.
  • the time constant RC influences both the slope of the signal propagating on the electrode strip (decrease of the slope in absolute value) and the duration of the voltage step (s). (reduction of this duration).
  • This double modification is thus likely to create switching heterogeneities in the areas "too far" from the beginning of the electrode.
  • the shape of the voltage signal at the terminals of the last pixel is always compatible with the desired switching.
  • both the shape of the line pulse and the shape of the column pulse contribute to the shape of the pixel signal and are therefore likely to influence the switching of the pixel, in U or T.
  • an important parameter is, among other things, the slope of the active trailing edge.
  • FIG. 7 illustrates, by way of example, the different areas of the display that may pose a problem. These are the areas located some distance from the beginning of the line addressing electrodes or columns connected to the control circuit DRL for the lines and DRC for the columns, the phenomenon being amplified as and when the away from the beginning of the row or column addressing electrodes.
  • ZRCL is the area at the end of the row addressing electrodes and ZRCC the area at the end of the column strips. Possible switching problems may appear in these areas ZRCC and / or ZRCL.
  • FIG. 8 shows an illustrative Binem® type QVGA display 56.6 mm (312 lines) x 40.95 mm (234 columns) corresponding to a square pixel of 175 microns pitch.
  • the column bands are the longest, and in the zone ZRCC, there are pixel switching defects, with the presence of texture T in the pixels to be completely filled in U-textures (default called “T”). in U ").
  • T U-textures
  • FIG. 8 it can be seen that in the lower right part of the screen (part corresponding to the zone common to the zones ZRCC and ZRCL of FIG. 7) the pixels of are not completely switched to texture U (dark color) and have textures T (light color).
  • the parameters used are:
  • the document [8] describes the influence of the RMS voltage of the column addressing signals on the switching and a method allowing its stabilization in order to avoid switching faults.
  • the implementation of this method is problematic for the first lines of the display, corresponding to the zone ZRMS in Figure 7.
  • a series of pre-pulses are applied, for example via the columns before the display of the image itself, so that the first lines of the display also see a constant RMS (see variant 4 and Figure 19 of document [8]).
  • a large number of pre-pulses must be applied, resulting in the extension of the frame time necessary for the display of an image.
  • a 25% increase in the frame time has been noted to obtain a correct switching of the first lines with a standard signal of the type described in the previous paragraph.
  • FIG. 9 shows the display described in the previous paragraph for which an insufficient number of pre-pulses, in this case about ten, has been applied.
  • the invention therefore relates to a method for addressing a nematic bistable nematic liquid crystal matrix screen having two stable states without an applied electric field.
  • This screen comprises two substrates between which the liquid crystal is arranged.
  • the first substrate has line addressing electrodes and the second substrate has column addressing electrodes.
  • the said addressing electrodes are in the form of electrically conductive strips.
  • the switching of each pixel from one stable state to another is controlled by a switching voltage pulse obtained by the application of at least one line addressing signal applied to a first end of an electrode. line addressing and the application of at least one column addressing signal applied to a first end of a column addressing electrode.
  • the characteristics of the row addressing signals and / or the characteristics of the column addressing signals for the switching of a pixel of the matrix screen are a function of the position of said pixel in said matrix screen.
  • the addressing of the pixels of said matrix screen is of the passive multiplex type.
  • the line addressing signal has at least one voltage plateau and in that at least one of the following parameters of the line addressing signal is a function of the position of each pixel in the matrix screen:
  • the line addressing signal has at least two voltage levels and that at least one of the following parameters of the line addressing signal is a function of the position of each pixel in the line addressing signal.
  • the method according to the invention can provide that it comprises at least one voltage step and in that at least one of the following parameters of the column addressing signal is a function of the position of the pixel in the matrix screen: - voltage level of said column address signal voltage plateau, duration of said column addressing signal plateau, desynchronization time of the trailing edge of said voltage plateau of the column addressing signal with respect to a trailing edge of a voltage plateau of a line addressing signal.
  • the voltage level of the line addressing signal is a function of the number of the line in the matrix screen.
  • the method according to the invention also provides that the line addressing signal may comprise at least one upper level followed by a lower level in absolute value and that the voltage level of the lower level is a function of the number of the line. in the matrix screen.
  • the characteristics of the column addressing signal of a pixel are a function of the number of the column to which this pixel belongs.
  • the characteristics of the column addressing signal of a pixel are a function of the number of the line to which this pixel belongs.
  • the line addressing signal has the same characteristics for all the rows of the matrix screen.
  • each column addressing signal is applied to one end of the column addressing electrodes and in that the voltage level of the lower level of the line addressing signal is increased in absolute value when the position of the addressed line addressing electrode moves away from said ends of the column addressing electrodes.
  • a signal is applied to all the pixels. conferring the same state, that is, the same texture.
  • the method according to the invention also optionally provides that to modify only the display of an area of the image of the matrix screen, a line addressing signal is applied only to the row electrodes corresponding to said zone.
  • the direction of brushing of the anchoring layers is orthogonal to the direction of the line electrodes (L1-LN) of the matrix screen.
  • the respective twists of the two stable textures of the liquid crystal differ from 150 ° to 180 ° in absolute value.
  • the invention also provides that to modify only the display of an area of the image of the matrix screen, a line addressing signal is applied only to the row electrodes corresponding to said zone.
  • the respective twists of the two stable textures of the liquid crystal differ from 150 ° to 180 ° in absolute value.
  • the invention also relates to a method of addressing a liquid crystal matrix screen which provides that a second line addressing signal is applied to a second end of said line addressing electrode, and / or that a second column addressing signal is applied to a second end of said column addressing electrode.
  • the first and the second line addressing signal are of identical shapes and / or the first and second column addressing signals are of identical shapes.
  • the two said line addressing signals are synchronized with each other and / or both said column addressing signals are synchronized with each other.
  • the two said line addressing signals are the same signal and / or the two said column addressing signals are the same signal.
  • a first and a second line addressing signal and / or a first and a second address addressing signal. column are respectively applied to each row addressing electrode and / or to each column addressing electrode.
  • the first line addressing signals are identical to each other and are shifted together by a fixed interlining time (TL). It is also advantageously provided that the line addressing signals are all identical in shape and that the line addressing signals have at least one trailing edge which is synchronized with at least one trailing edge of the column addressing signals. .
  • the line addressing signals have a first bearing and at least one intermediate bearing and in that at least one of the rear flanks of the column addressing signals is synchronized with the sidewall. rear of said first bearing or with the trailing edge of said intermediate bearing row addressing signals.
  • the line addressing signals have a first bearing and at least one intermediate bearing and in that at least one of the rear flanks of the column addressing signals is desynchronized with respect to the rear flank of said first bearing or relative to the trailing edge of said intermediate level of the line addressing signals.
  • the voltage level of the first step is greater in absolute value than the voltage level of the intermediate bearing.
  • each line addressing electrode is intended to be connected either to a very high impedance or to a generator providing a voltage equal to the voltage at which one of the rear flanks of the signal of line addressing. It will advantageously be provided that each line addressing signal applied to one of the ends of the line electrode has an at least sufficient value, combined with the value of each column addressing signal to switch about half of the pixels. of said line of the matrix screen located on the side where the line addressing signal is applied, no signal being applied to the other end.
  • the invention also provides a variant in which the method comprises at least three steps: a first step of addressing the lines located on the side of the first ends of the column electrodes during which first signals of addressing of columns are applied to these first ends, no signal being applied to the second ends of the column electrodes, a second step of addressing the lines located in the central part of the lines of the matrix screen during which first column addressing signals are applied to the first ends of the column addressing electrodes and second column addressing signals are applied to the second ends of the column addressing electrodes; a third step of addressing the rows; located on the side of the second ends of the column addressing electrodes during which second column addressing signals are applied to these second ends, no signal being applied to the first ends of the column electrodes.
  • the invention also relates to a display device as described above and in which a control circuit makes it possible to control the characteristics of said line addressing signal and / or the characteristics of said column addressing signal as a function of the position. a pixel to control in the matrix screen.
  • the addressing of the pixels of said matrix screen is of passive multiplex type.
  • the line addressing signal has at least two different voltage levels and the control circuit controls at least one of the following parameters of the line addressing signal as a function of the position of each pixel in the matrix screen:
  • control circuit controls at least one of the following parameters of the column addressing signal as a function of the position of the pixel in the matrix screen: voltage levels of the column addressing signal, duration of the column address signal, - desynchronization duration of the trailing edge of said column address signal voltage plateau with respect to a trailing edge of a voltage plateau of a line addressing signal.
  • the voltage level of at least one step of the line addressing signal is a function of the position of the line in the matrix screen.
  • the line addressing signal comprises at least one upper bearing followed by a lower bearing and in that the central control circuit controls the voltage level of the lower bearing as a function of the position of the line. in the matrix screen.
  • the characteristics of the column addressing signal of a pixel are a function of the number of the column of said pixel, whereas the line addressing signal has the same characteristics for all the rows of the matrix screen. .
  • the invention also relates to a bistable liquid crystal display device having two stable states without an applied electric field comprising at least two line control circuits each connectable to one end of a line addressing electrode and making it possible to apply two line addressing signals at both ends of the row addressing electrodes and / or two column control circuits each connectable to one end of each column addressing electrode and making it possible to apply at least two signals of column addressing at both ends of the column addressing electrodes.
  • the two line control circuits making it possible to address the same line addressing electrode are the same circuit having, for each line electrode, two outputs, and / or in that the two control circuits of columns enabling to address the same column addressing electrode are the same circuit having two outputs for each column.
  • FIG. 1 schematically shows the bistable display of the BiNem type
  • FIG. 2 describes an example of a voltage level bi-level pixel addressing signal (VlP, V2P) and the active trailing edge of this signal as a function of the level of voltage of the V2P stage,
  • FIG. 3 describes the structure of a multiplexed passive addressing matrix liquid crystal screen
  • FIG. 4 describes an example of two-step addressing of a passive screen of the BiNem type
  • FIG. 5 describes a timing diagram of the method for obtaining a predetermined constant mean square voltage.
  • FIGS. 6a and 6b describe an exemplary measurement of a bi-level line addressing signal at a location very close to the connection to the control circuit and at a place remote from this connection,
  • FIG. 7 schematically describes a matrix screen type display as well as the different zones of this screen which may be disturbed in terms of switching by the effect of the time constant RC 5 .
  • FIG. 8 represents a screen having display faults in a zone remote from the ends of the row and column electrodes to which addressing signals are applied;
  • FIG. 9 represents photos of a screen also presenting faults; display,
  • FIGS. 10a and 10b illustrate exemplary embodiments of the method according to the invention
  • FIGS. 10c and 10d schematize variations, according to the invention, of voltage levels of a line addressing signal
  • FIG. 11 represents photos of a screen which does not have, according to the invention, display defects
  • FIG. 12 represents control circuits of a matrix screen according to the invention
  • FIG. 13 describes different variants of the invention.
  • Figure 13a describes a variant where the invention is applied to a line of the display.
  • Figure 13b describes a variant where the invention is applied to all lines of the display.
  • Figure 13c describes a variant where the invention is applied to all the columns of the display.
  • FIG. 13d describes a variant in which the invention is applied to all the rows and columns of the display;
  • FIG. 14 describes a variant of the invention that uses control circuits.
  • FIG. 14a describes a variant of the invention in which the row addressing electrodes are connected at each of their ends to a control circuit.
  • FIG. 14b describes a variant of the invention in which the column addressing electrodes are connected at each of their ends to a control circuit,
  • FIG. 15 describes a variant of the invention in which the two ends of the row addressing electrodes are connected to the same control circuit.
  • DETAILED DESCRIPTION In order to solve the problems and switching faults described above, and also other faults that may appear on displays BiNem® type, the invention consists in applying a pixel signal VP, defined by all the parameters.
  • pixel addressing which, for a given temperature range and pixel shape, depends on the spatial position of the pixel considered in the display.
  • a pixel P is identified with respect to the number of its line n (n from 1 to N, for example in the scanning direction), and its column m (m from 1 to M).
  • the pixel signal VP applied to the pixel P (n, m) becomes according to the invention a function of its position in the display VP (n, m).
  • the pixel voltage VP becomes a function of n and / or m, that is to say that the line signal becomes a function of n, VL (n), and / or the column signal becomes a function of m,
  • the line addressing signal VL becomes a function of n, VL (n), where n is the number of the line and the column addressing signal VC is independent of m. It depends only on the texture one wishes to obtain.
  • at least one parameter of the line addressing signal is variable as a function of the line n.
  • VC becomes a function of m, column number, and possibly n, with the line addressing signal VL remaining independent of n.
  • at least one parameter of the column signal is variable as a function of the column m and possibly of the line n.
  • the first and second variants are combined, and at least one parameter of the line addressing signal is a function of n while at least one parameter of the column addressing signal is a function of m and possibly of n for addressing a pixel P (n, m).
  • the variation of at least one parameter of the line addressing signal and / or the column addressing signal can be defined for example, according to a first nonlimiting option, by a function (linear, polynomial or other) of n and / or m.
  • the variation of at least one parameter of the line addressing signal and / or the column addressing signal can be defined for example by ranges. A group of adjacent rows or columns then have a constant value of this / these parameters, this constant being able, for example, but not limited to being defined by a function.
  • the parameters on which the invention may be applied are in a nonlimiting manner: parameters of the line addressing signal VL:
  • Vcol or te, ⁇ Tc, Vcomp according to m.
  • the advantage of using a ⁇ Tc synchronization variation has the advantage of not introducing a spatial variation of the RMS voltage.
  • the invention is applied by compensating for this problem of homogeneity by a variation of the line signal VL (n), so as to favor the U-switching for the lines corresponding to the ends of the columns, that is to say, for example, for the lines of the zone ZRCC of FIG.
  • the invention is applied by offsetting this problem of homogeneity by a variation of signal line VL (n), so as to favor the switching in T for the first lines.
  • the invention makes it possible to simultaneously correct the defects previously described and present in ZRMS and ZRCC.
  • the invention it can be seen that, at a given temperature, when addressing with a two-level line addressing signal VlL and V2L, a reduction in absolute value of V2L favors the texture T and an increase in value. absolute of V2L favors the texture U which will allow to obtain this double correction.
  • the implementation of the invention in this case consists in varying the amplitude of V2L as a function of n, with a rather lower value of V2L for the first lines (favoring switching in T) and a rather higher value. V2L for the last lines (favor U-switching).
  • First step pre-T signal of bipolar form of amplitude of 25 V applied for twice 2 ms.
  • Second step bipolar line signal, first polarity + 25 V for 250 ⁇ s and second polarity:
  • FIG. 11 shows an image inscribed with this method.
  • the zooms on the zones ZRMS and ZRCC show the disappearance of the preceding faults described in FIG. 9.
  • FIG. 12 represents a matrix screen such as that of FIG. 7 with its DRL line electrode addressing circuit and its addressing circuit. DRC column.
  • a central control circuit CC makes it possible to control the addressing circuits to control the addressing of the rows and columns and to control the characteristics of the row and column addressing signals as a function of the positions of the rows and columns. as just described.
  • the present invention is of course applicable for obtaining homogeneous gray levels on the whole of the display.
  • the invention also relates to a method for addressing a liquid crystal display addressed in a passive type multiplex mode in which a line addressing signal and a column signal are applied to one of the ends of the line addressing electrodes and of columns.
  • addressing signals are also applied to the other end of said row and / or column addressing electrodes.
  • the addressing is done using control circuits of the "driver" type.
  • at least one line addressing electrode is addressed according to the invention.
  • FIG. 13a describes a matrix screen including a line addressing electrode Ln, the line and the line electrode being grouped under the same name L, comprising a first end ELn through which a first line addressing signal is applied. VLn and a second end ELn 'by which is applied a second line addressing signal VLn'.
  • FIG. 13b describes a matrix screen, each of whose row electrodes L1-LN is addressed by a first line addressing signal VL1 to VLN via a first end EL1 to ELN and by a second line addressing signal VL1 'to VLN 'via a second end EL1' to ELN '.
  • the column addressing electrodes are addressed according to the state of the art, via a single end.
  • FIG. 13c describes a matrix screen in which each of the column electrodes C1 to CM is addressed by a first column addressing signal VCl to VCM via a first end EC1 to ECM and by a second column addressing signal VCl 'to VCM 'via a second end EC1' to ECM '.
  • the lines L1-LN are addressed with a line electrode signal VL1 to VLN via a single end EL1 to ELN.
  • FIG. 13d describes such a combination that combines addressing according to the invention of all the rows and all the columns.
  • the row and / or column addressing signal is obtained by at least one control circuit connected to the ends of the row and / or column addressing electrodes via connection tracks.
  • FIG. 14a describes the connection of all the lines L1 to LN to a control circuit DRL1, from outputs drll.l to drll.N, at the first ends EL1 to ELN via the tracks PL1 to PLN and to a control circuit DRL2, from outputs drl2.1 to drl2.N, at the second ends ELl 'to ELN' via tracks PL1 'to PLN'.
  • FIG. 14b describes the connection of all columns C1 to CM to a control circuit DRCl from outputs drcl.l to drcl.M at the first ends EC1 to ECM and to a control circuit DRC2 from outputs drc2.1. at drc2.M at the second ends EC1 'to ECM', while the lines L1-LN are conventionally connected to a control circuit DRL1 via the outputs drll.l to drll.N at the first ends EL1 to ELN only.
  • the two ends of the same row addressing electrode and / or the same column addressing electrode are connected via the tracks to the same control circuit.
  • the addressing signals according to the invention applied to the two ends are synchronized.
  • the addressing signals applied to the two ends are of identical shapes. According to another variant, the addressing signals applied to the two ends are the same signal supplied by a common control circuit such as the control circuit DRL3 of FIG. 15.
  • a variant suitable for improving the discharge only is to apply at one end of the band a standard addressing signal via a control circuit and at the other end a binary signal via a switch-type component, collectively for all bands: either a very high impedance, to maintain the applied voltage, or a low impedance connection to the voltage level that is desired at the end of the discharge.
  • the discharge is thus accelerated by using a simpler component than a driver component used for the addressing of the passive displays.
  • the invention is compatible with the addressing of a zone of the screen only, in which it is desired to display a new content, the rest of the image remaining identical (partial addressing).
  • the invention is compatible with addressing in two steps, a first collective step intended to make all the pixels pass in the same state, that is to say the same texture, then a second step where the addressing is done. according to the classic multiplex mode.
  • the signal applied according to the invention at the second end of the electrodes is also applied during the first step.
  • the invention is compatible with obtaining gray levels as described in the state of the art.
  • the activation signal of the lines VlL to VNL is identical for all the lines, equal to VL.
  • the same addressing signal is applied to both ends of the row and / or column addressing electrodes as a function of the position of the pixel in the matrix screen.
  • the invention is also applicable to an active type bistable display comprising a transistor per pixel as described for example in document [7].
  • the line signal serves only to "open" the transistor, so in this case the invention consists in spatially modulating the column signal only.
  • the present invention also has other advantages.
  • a first advantage is the possibility, because of the possible correction of the effect of the RC, to achieve with bistable Binem® type technology large displays
  • Another advantage is that the correction of the aforementioned defects increases the control capabilities of the display, that is to say the range of optimization of the driving parameters.
  • Another advantage is the increase of the refresh rate since according to the state of the art, without the implementation of the invention, an increase in the frame time was necessary to reduce or eliminate certain switching faults.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

L'invention concerne un procédé d'adressage d'un écran matriciel à cristal liquide nématique bistable présentant deux états stables sans champ électrique appliqué. La commutation de chaque pixel d'un état stable vers un autre état stable, est commandée par une impulsion de tension électrique de commutation obtenue par l'application d'au moins un signal d'adressage de ligne appliqué à une électrode d'adressage de ligne (L1 à LN) et l'application d'au moins un signal d'adressage de colonne (appliqué à une électrode d'adressage de colonne (C1 à CM). Selon l'invention, les caractéristiques des signaux d'adressage de lignes et/ou les caractéristiques des signaux d'adressage de colonnes sont fonction de la position dudit pixel dans ledit écran matriciel. Application: Ecran d'affichage à cristal liquide.

Description

PROCEDE D'ADRESSAGE D'UN ECRAN MATRICIEL A CRISTAL LIQUIDE ET DISPOSITIF APPLIQUANT CE PROCEDE
L'invention concerne un procédé d'adressage d'un écran d'affichage à cristal liquide et un dispositif d'affichage appliquant ce procédé.
Le domaine de l'invention est celui des afficheurs à cristaux liquides. Plus précisément, la présente invention concerne les afficheurs bistables à cristaux liquides nématiques. Elle s'applique en particulier aux afficheurs bistables à cristaux liquides nématiques dont deux textures stables diffèrent par une torsion d'environ 180°.
Le but de la présente invention est d'améliorer les performances des dispositifs d'affichage bistable. En particulier l'invention a pour but d'améliorer, par l'utilisation de nouveaux moyens, la commutation d'états des pixels de l'afficheur de manière à rendre la commutation souhaitée des pixels homogène sur l'ensemble de l'afficheur. ETAT DE LA TECHNIQUE
Les afficheurs à cristaux liquides les plus répandus utilisent un cristal liquide de type nématique. Ils sont constitués d'une couche de cristal liquide placée entre deux lames. Chaque lame comporte un substrat, souvent en verre, sur lequel ont été déposées une électrode conductrice puis une couche dite d'ancrage également appelée couche d'alignement. La couche d'ancrage exerce, sur les molécules de cristal liquide voisines, un couple de rappel qui tend à les orienter parallèlement à une direction nommée axe facile. Les couches d'ancrage sont souvent réalisées par un dépôt de polymère brossé pour créer la direction de l'axe facile. Celle-ci est le plus souvent très proche de la direction de brossage.
L'épaisseur de la cellule ainsi constituée est rendue constante en répartissant, entre les lames, des billes dont le diamètre est égal à l'épaisseur souhaitée (typiquement de 1 à 6 μm).
La plupart des dispositifs à base de cristaux liquides proposés et réalisés à ce jour sont monostables. En l'absence de champ électrique, le cristal liquide est orienté selon une seule texture. Elle correspond à un minimum absolu de l'énergie élastique du cristal liquide dans la cellule, compte tenu des ancrages sur les deux lames. Sous champ électrique, cette texture est déformée continûment et ses propriétés optiques varient en fonction de la tension appliquée. Près des lames, les couches d'ancrage dites « couches d'ancrage fort » maintiennent la direction des molécules. Leur direction varie peu. A la coupure du champ, le nématique est rappelé par les ancrages sur les deux lames. Il revient selon la texture stable. Le dispositif est monostable. L'homme de l'art reconnaîtra le mode de fonctionnement des afficheurs nématiques les plus répandus : nématiques tordus (TN), supertordus (STN), à biréfringence électriquement contrôlée (ECB), nématiques verticalement alignés (VAN), etc. Au niveau de l'adressage, ces afficheurs peuvent être adressés directement (très faible résolution), en mode multiplexe (résolution moyenne) ou en mode actif (haute résolution). État de la technologie des afficheurs bistables:
Une nouvelle génération d'afficheurs nématiques, dits « bistables », est apparue depuis quelques années : ils fonctionnent par commutation entre deux états, stables en l'absence de champ électrique. Le champ électrique externe n'est appliqué que pendant le temps nécessaire pour faire commuter d'un état à l'autre la texture du cristal liquide. En l'absence de signal électrique de commande, l'afficheur reste en l'état obtenu. Par son principe de fonctionnement, ce type d'afficheur consomme une énergie proportionnelle au nombre de changements d'images. Ainsi, quand la fréquence de ces changements diminue, la puissance nécessaire pour le fonctionnement de l'afficheur tend vers zéro. Principe de fonctionnement
L'afficheur bistable que nous désignerons dans la suite de la description sous l'appellation commerciale BINEM® ([I] à [5]) est présenté schématiquement sur la figure 1. II utilise deux textures, qui diffèrent par une torsion d'environ +/- 180°, en valeur absolue entre 150° et 180°. A titre d'exemple non limitatif, on peut utiliser une texture uniforme ou faiblement tordue U (illustrée sur la gauche de la figure 1) dans laquelle les molécules sont sensiblement parallèles entre elles, et l'autre texture T (illustrée sur la droite de la figure 1) tordue à environ 180°. La couche de cristal liquide 30 est placée entre deux lames 20 et 10, que l'on appelle lame maître et lame esclave. La lame maître 20 comporte un substrat 21, une électrode 22 et une couche d'ancrage 24 réalisant un ancrage azimutal et zénithal fort du cristal liquide. La lame esclave 10 comporte un substrat 11, une électrode 12 et une couche d'ancrage 14 réalisant un ancrage zénithal faible et un ancrage azimutal moyen ou fort du cristal liquide. Les électrodes habituellement transparentes 12 et 22 sont typiquement constituées d'un matériau appelé ITO et déposées sur les substrats 11 et 21. Elles permettent d'appliquer un champ électrique perpendiculaire aux lames 10 et 20.
L'adjonction de polariseurs sur chacun des substrats 11 et 21 typiquement à l'extérieur de la cellule permet d'associer à chaque texture un état optique, par exemple sombre pour la texture U et clair pour la texture T ou inversement, en fonction des angles des deux polariseurs par rapport aux directions d'ancrage.
En fonction du type de polariseur arrière, c'est-à-dire situé de l'autre côté de la couche de cristal liquide par rapport à l'observateur de l'afficheur, on peut obtenir diverse modes optiques, transmissif, transflectif ou transmissif ([10] ; [11]).
Le nématique est chiralisé avec un pas spontané po, choisi proche de quatre fois l'épaisseur d de la cellule, pour égaliser les énergies des deux textures précitées. Le rapport entre l'épaisseur d de la cellule et le pas spontané po, soit d/po, est donc environ égal à 0,25 +/- 0,1. Sans champ, les états T et U sont les états d'énergie minimale : la cellule est bistable.
Sous fort champ électrique une texture presque homéotrope, dénommée H et illustrée au milieu de la figure 1, est obtenue. Au voisinage de la surface de la lame esclave 10, les molécules lui sont perpendiculaires, l'ancrage est dit « cassé ». On appelle tension de cassure Vcass la tension électrique correspondant à la cassure de l'ancrage sur la lame esclave 10. A la coupure du champ électrique, la cellule évolue vers l'une ou l'autre des textures bistables U et T (voir figure 1). Lorsque les signaux de commande utilisés induisent un fort écoulement du cristal liquide au voisinage de la lame maître 20, le couplage hydrodynamique 26 entre la lame maître 20 et la lame esclave 10 crée près de la lame esclave un écoulement (ou flux) hydrodynamique suffisant pour induire la texture T. Dans le cas contraire, la texture U est obtenue par couplage élastique 28 entre les deux lames 10 et 20, aidé par l'inclinaison éventuelle de l'ancrage faible.
Dans la suite on désignera par « commutation » d'un élément d'écran BiNem® le fait de faire passer les molécules du cristal liquide d'une texture stable initiale (U ou T ou une coexistence de ces deux textures) vers une texture stable finale (U ou T ou une coexistence de ces textures). Le signal appliqué au pixel est classiquement constitué de plusieurs paliers, les transitions d'un palier à l'autre étant appelées flancs. Chaque palier est précédé d'un flanc avant constitué de la transition entre le palier précédent et ledit palier et suivi d'un flanc arrière constitué de la transition entre ledit palier et le palier suivant. La coupure du champ électrique correspond à un ou plusieurs flancs arrière du signal appliqué (diminution de la tension électrique en valeur absolue). Le signal appliqué au pixel VP (figure 2) est classiquement bi-palier, mais peut être également multi-palier [6] ou mono-palier. On appellera flanc arrière actif le flanc arrière qui est celui qui permet, en fonction de ses caractéristiques, de choisir l'état final en termes de texture. Si le flanc arrière actif dépasse une certaine valeur absolue, et qu'il s'opère en un temps suffisamment court (< tmax), le «saut» de tension est suffisant pour que la texture T soit obtenue. Si le saut n'est pas suffisant, ou si le temps de transition est trop long (> tmax), le flux hydrodynamique est insuffisant, la texture T devient impossible, et la texture U est nécessairement obtenue. Un exemple de signal pixel bi-palier (VlP, V2P) est donnée figure 2. Sur cette figure, à VlP constant, on voit qu'en fonction de la valeur V2P, les textures U ou T sont obtenues. Pour les valeurs de V2P dans la plage pl2, le flux hydrodynamique est insuffisant, la texture U est obtenue. Lorsque V2P est dans la plage pli, le flanc arrière actif permettant d'obtenir un saut générant un flux hydrodynamique suffisant pour obtenir la texture T est la transition V2P vers 0, soit V2P.1, tandis que lorsque V2P est dans la pl3, le flanc arrière actif permettant d'obtenir la texture T est la transition VlP vers V2P soit V2P.3.
Il est également possible d'obtenir des niveaux de gris dans un pixel en maîtrisant l'intensité de l'écoulement hydrodynamique via la variation du signal aux bornes du pixel. Pour une valeur donnée du signal pixel, on obtient au sein d'un même pixel une fraction de sa surface en texture T et l'autre fraction en texture U. A une autre valeur de signal pixel et donc de cet écoulement hydrodynamique correspond un rapport différent entre les surfaces occupées par les deux textures U et T. Des niveaux de gris sont ainsi obtenus [9].
Le fait que la commutation soit directement reliée à l'intensité de l'écoulement près d'une des lames 10 et 20 (figure 1), et donc à l'amplitude du flanc arrière actif et du temps de descente tmax, tel que définis précédemment, est une caractéristique spécifique des afficheurs BiNem®, les afficheurs classiques ne commutent pas selon ce principe. Les 3 modes d'adressage développés pour les cristaux liquides standards (direct, multiplexe, actif) peuvent être utilisés pour l'afficheur BiNem®. Le mode d'adressage le plus commun de l'afficheur Binem® est l'adressage passif multiplexe, mais un adressage actif à l'aide de transistors en couches minces est également possible [7]. Dans les modes multiplexes actif et passif, l'afficheur Binem® est un écran matriciel formé de N x M éléments d'écran appelés pixels, N étant le nombre de lignes et M le nombre de colonnes, et l'adressage s'effectue ligne après ligne. Dans le mode passif multiplexe, chaque pixel est constitué par l'intersection d'une bande conductrice ligne 52 et d'une bande conductrice colonne 50 (voir figure 3). Ces bandes perpendiculaires sont déposées respectivement sur les lames maître 20 et esclave 10. La zone située entre deux bandes conductrices adjacentes portées par un même substrat 11 ou 21 (figure 1) est appelée espace interpixel. La zone constituée de l'ensemble des pixels est appelée zone matricielle. Habituellement dans l'état de la technique, la zone matricielle correspond à la zone d'affichage, zone sur laquelle on affiche le contenu de l'image que l'on souhaite visualiser. En dehors de la zone matricielle, les bandes conductrices précitées 50, 52 se transforment en pistes qui réalisent la connexion aux circuits de commande générant le signal d'adressage. Ces circuits de commande peuvent être situés sur le substrat ou déportés. Classiquement, mais non limitativement, les afficheurs sont adressés à l'aide de composants ou circuits de commande que nous appellerons « drivers » situés par exemple sur des éléments de connexion flexibles soudés à l'écran. Les drivers, constitués principalement de portes analogiques commandées par des registres à décalage permettent de faire le lien entre l'électronique de pilotage et les pistes.
Pour afficher le pixel de coordonnées (n, m) on applique un signal d'adressage de ligne VLn sur la ligne n et un signal d'adressage de colonne VCm sur la colonne m. Généralement, les électrodes conductrices sont réalisées avec un matériau conducteur transparent appelé ITO (Oxyde mixte d'Indium et d'Étain). Mais lorsque l'afficheur est réflectif, les électrodes situées sur le côté opposé à l'observateur peuvent être réalisées avec un matériau conducteur opaque, par exemple en aluminium.
Une des différences importantes à noter entre le mode passif et le mode actif est que dans le mode passif multiplexe, la tension électrique est appliquée via des bandes d'électrodes orthogonales constituant les lignes et les colonnes, dont les intersections constituent les pixels, alors que lors de l'adressage actif, la tension électrique est appliquée via des fils fins connectés au transistor associé à chaque pixel, le transistor jouant un rôle d'interrupteur devenant passant lors de l'activation de la ligne. Pilotage d'un afficheur Binem® en mode multiplexe: Lorsque la structure de l'afficheur est matricielle comme décrit précédemment, l'adressage s'effectue ligne par ligne. Lorsque l'on souhaite inscrire une ligne donnée n, un signal électrique est appliqué sur cette ligne qui alors est dite « activée ». Nous appellerons ce signal d'adressage de ligne signal d'activation VLn. Dans le cas d'un multiplexage passif standard, le signal VLn est identique pour toutes les lignes, et nous l'appellerons VL.
Pour le BiNem, on distingue deux phases pendant l'activation : la première phase consiste essentiellement à obtenir une cassure d'ancrage, c'est à dire la texture homéotrope sur la ligne considérée, en appliquant par exemple une tension VlL > Vcass sur le signal d'adressage de ligne pendant une durée Tl, ce qui constitue un premier palier de VL. Typiquement dans l'état actuel de la technologie BiNem, VlL est compris entre 6V et 30V sur la plage de température 0°- 50°. Pendant la deuxième phase, un signal V2L est appliqué sur la ligne par exemple V2L £ VlL pendant une durée T2, ce qui constitue un deuxième et dernier palier de VL. Typiquement dans l'état actuel de la technologie BiNem, V2L est compris entre 2 V et 12V sur la plage de température 0°- 50°. Le signal d'adressage de ligne est dans cet exemple bi-palier, mais il peut également être mono-palier ou multi-palier. Des signaux électriques dits «data» appelés VC sont appliqués simultanément sur toutes les colonnes. Selon une variante classique, le flanc de descente du signal data VC est synchronisé avec le flanc de descente du deuxième palier du signal d'activation ligne V2L [I]. Selon la valeur de tension VCm (ici à titre d'exemple le signal VCm est un créneau d'amplitude ±Vcol, mais le signal VC peut être également multi-palier) et/ou la forme et/ou la durée te du signal VCm appliqué simultanément à chacune des colonnes, la texture U ou T est obtenue dans le pixel correspondant à l'intersection de cette colonne et de la ligne activée [6]. Puis la ligne suivante est à son tour activée, les autres lignes étant non activées et ainsi de suite de la première à la dernière ligne de l'afficheur. Le temps entre la fin d'activation d'une ligne et le début de l'activation de la ligne suivante est appelé temps interligne TL. Ce temps est typiquement mais non limitativement compris entre 10 μs et 10 ms. La valeur de ce temps est très importante pour obtenir une bonne commutation, et peut varier avec la température. Nous appellerons cet adressage «adressage en une étape». L'ordre d'activation des lignes (d'abord n-1, puis n, puis n+1) définit le sens de balayage 46
(figure 3). Le temps d'adressage de l'afficheur est le temps nécessaire pour adresser toutes ses lignes, de manière à afficher un nouveau contenu d'image.
Le document [9] décrivant la réalisation de niveaux de gris prévoit trois variantes d'obtention de niveaux de gris (figure 23 du document [9]) en modifiant les paramètres de VC. Une première variante consiste à faire varier l'amplitude du niveau de tension du palier Vcol (dans le cas d'un signal d'adressage de colonne de type créneau) appliqué au pixel P. Une deuxième variante consiste à faire varier la durée te du signal d'adressage de colonne VC appliqué au pixel P. Dans ces deux variantes le flanc arrière du signal d'adressage de colonne est synchronisé avec le flanc arrière du deuxième et dernier palier du signal d'adressage de ligne. Une troisième variante appelée «modulation de phase», consiste en la variation de la désynchronisation ΔTc du signal d'adressage de colonne VC par rapport au flanc arrière du deuxième et dernier palier du signal d'adressage de ligne. Le document [12] préconise une désynchronisation du signal d'adressage de colonne par rapport à un flanc arrière d'un palier intermédiaire autre que le dernier palier du signal d'adressage de ligne.
Selon un mode d'utilisation appelé adressage partiel, on souhaite afficher un nouveau contenu dans seulement une zone de l'image, le reste de l'image restant inchangé. Dans ce cas, seules les lignes correspondant à la zone à afficher sont activées.
Selon un mode préférentiel connu mais non limitatif de pilotage, préalablement à l'adressage ligne à ligne, on effectue de manière collective l'adressage complet de l'écran (affichage d'une image complète) ou d'une zone de l'écran (adressage partiel) dans une texture donnée, habituellement T, en activant simultanément toutes les lignes ou un groupe de lignes correspondant à la zone à adresser, avec un signal Vpre (voir figure 4). Les lignes sont ensuite adressées une par une, selon la méthode de multiplexage classique, pour afficher l'image ou la zone voulue. Deux types de transitions seulement doivent alors être réalisés, la transition T vers T d'une part, et la transition T vers U ou vers un mélange de U et de T d'autre part. Cet «adressage en deux étapes» permet de mieux maîtriser la commutation des pixels en particulier pour le contrôle des niveaux de gris, car ainsi les pixels partent tous d'un état bien défini au début de la deuxième étape.
A titre d'exemple, le principe d'adressage passif multiplexe de l'afficheur Binem® en deux étapes est illustré figure 4. Le signal d'adressage de colonne appliqué à la colonne m est choisi ici tel que te = T2. Les valeurs VCl à VC5 sont les valeurs de VCm appliquées sur la colonne m en synchronisation avec les lignes 1 à 5, successivement activées, de manière à obtenir la texture finale désirée sur le pixel à l'intersection de la ligne activée et de la colonne m. Dans un mode où l'on cherche à obtenir uniquement soit U soit T, on peut choisir par exemple une tension VC sous forme de créneau et différentes variantes sont possibles: VC(U) = +Vcol et VC(T) = -Vcol ou bien:
VC(U)= +Vcol et VC(T) = 0, ou inversement. Selon un mode préférentiel connu mais non limitatif de réalisation d'un afficheur BiNem, la direction de brossage des couches d'alignement est orthogonale à la direction des lignes de l'afficheur, ce type d'afficheur est dit « à brossage orthogonal »( document [9])- Ainsi le signal pixel VP est caractérisé par des paramètres ligne (indépendants de la texture souhaitée) et des paramètres colonne (dont certains sont variables en fonction de la texture souhaitée sur les pixels): paramètres lignes du signal VL : niveaux de tension et durée de chaque palier, par exemple (V 1 L, V2L, T 1 , T2) et temps interligne TL paramètres colonnes du signal VC : niveaux de tension et durée de chaque palier, par exemple pour un signal créneau mono-palier (Vcol , te) , éventuellement valeur de désynchronisation ΔTc par rapport à un flanc arrière d'un signal ligne. Selon l'état de la technique, ces paramètres sont fonction de la température et de la taille des pixels.
Pour obtenir une commutation maîtrisée d'un afficheur Binem® tout en conservant un temps d'adressage ligne faible (adressage rapide), il est préférable de maintenir constante la tension quadratique moyenne (Vrms) vue par un pixel donné pendant tout le temps d'adressage de l'afficheur [8]. Lorsque Vcol(U) = Vcol(T) en valeur absolue et te identique pour les deux textures, la Vrms est intrinsèquement constante et indépendante du contenu de l'image.
Un moyen d'implémentation simple, dans le cas où Vcol(U) ≠ Vcol(T) en valeur absolue, est de réaliser cette compensation ligne à ligne, par le signal colonne. Pendant le temps d'activation de la ligne considérée n, un signal Vcomp est appliqué sur la colonne considérée m, à un moment où ce signal va être sans influence sur le choix de la texture finale. Puis le signal data, synchronisé plutôt en fin du signal activation, est appliqué. L'amplitude du signal Vcomp, typiquement un créneau, est calculée en fonction de la valeur Vc du signal data colonne afin d'obtenir une tension quadratique moyenne constante Vrms prédéterminée, identique pour chaque pixel [8]. La figure 5 illustre un exemple de chronogramme appliquant cette méthode. La tension d'activation de la ligne n est dans cet exemple bipolaire, ??? pour prévenir des effets d'électrolyse du cristal liquide, mais seule la deuxième partie du signal VL, dans cet exemple la polarité positive, constitue le signal utile pour l'adressage de la ligne considérée. Deux exemple Vcoll et Vcol2 de signaux colonne sont illustrés, avec des valeurs (VcI, tel) et (Vc2,tc2) correspondant par exemple chacun à un niveaux de gris déterminé. On voit que la valeur de Vcomp (durée et/ou amplitude) varie en fonction du signal data appliqué, ceci afin d'obtenir pour les deux cas une valeur quadratique moyenne Vrms constante et prédéterminée. Après de nombreuses expérimentations, plusieurs types de défauts de commutation ont mis en évidence. Ces défauts apparaissent dans des zones spatialement déterminées de l'afficheur.
On constate une grande sensibilité de la commutation des pixels à l'ensemble des paramètres décrits ci-dessous : paramètres d'adressage du signal d'adressage de ligne du VL : niveau de tension de chaque palier, durée de ces paliers, et temps interligne TL. Par exemple dans le cas d'un signal d'adressage de ligne comportant deux paliers : (VlL, V2L, Tl, T2, TL) - paramètres d'adressage du signal de colonne VC: niveau de tension de chaque palier, durée de ces paliers, valeur de désynchronisation ΔTc d'un flanc arrière d'un palier du signal d'adressage de colonne par rapport à un flanc arrière d'un palier du signal d'adressage de ligne, valeur de Vcomp. Par exemple dans le cas d'un signal d'adressage de colonne comportant un seul palier (type créneau) : (Vcol, te , ΔTc, Vcomp)
Selon l'état de la technique, ces paramètres sont fonction de la température et de la taille des pixels, mais les paramètres du signal d'adressage de ligne VL sont identiques pour tous les pixels de l'afficheur et les paramètres du signal d'adressage de colonne VC peuvent prendre autant de valeurs que d'états des textures souhaités, mais ces valeurs sont identiques pour tous les pixels de l'afficheur.
A l'aide de la figure 2, on peut estimer qu'à température donnée, lors d'un adressage en deux étapes, avec un signal ligne à deux paliers VlL et V2L lors de la deuxième étape : une réduction en valeur absolue de V2L favorise la texture T et une augmentation en valeur absolue de V2L favorise la texture U. La commutation des pixels peut être perturbée par certains défauts tel que par exemple, la déformation des signaux d'adressage du à la résistance des électrodes, par exemple en ITO
La commutation du Binem® en mode passif est sensible aux caractéristiques électriques et géométriques de la bande d'adressage, ce qui n'est pas le cas en mode actif (voir Document [7]). D'après ce qui a été décrit précédemment, une spécificité du Binem® est que la commutation en texture T nécessite d'appliquer au pixel une chute abrupte de tension en valeur absolue, appelé flanc arrière actif. Ce flanc doit conserver une chute en tension en valeur absolue suffisamment abrupte jusqu'aux points extrêmes (lignes et colonnes) de l'afficheur, c'est-à-dire situés le plus loin par rapport au début des électrodes d'adressage de lignes et de colonnes directement connectées aux circuits de commande. La commutation en texture U est également sensible à la forme du signal pixel, et à la synchronisation du signal d'adressage de ligne avec le signal d'adressage de colonne (Document [12]). Le comportement de la bande en ITO est caractérisé par une constante de temps RC, constituée par le temps de charge de la capacité pixel Cpx à travers les résistances des pistes et des bandes. Ce temps caractéristique va influer directement sur la forme du signal, ligne et colonne, tel que décrit figure 6a pour un exemple de signal d'adressage de ligne, et 6b pour un exemple de signal d'adressage de colonne. Les signaux les moins déformés, c'est-à-dire proches du début de l'électrode d'adressage de ligne, sont donnés en traits pleins, les signaux influencés par la constante RC, donc plus éloignés sont représentés en traits pointillés.
Sur la figure 6a, le signal d'adressage de ligne est bi -palier, de niveaux VlL et V2L, les flancs arrières des deux paliers étant respectivement dénommés FLl et FL2. FLId et FL2d désignent les flancs arrière du signal d'adressage en début de ligne. FLIf et FL2f désignent les flancs arrière situés vers la «fin» de la ligne. Du fait de l'effet de la constante RC, on remarque que les flancs arrière en fin de ligne sont déformés par rapport aux flancs arrière en début de ligne. Sur la figure 6b, le signal colonne est par exemple, mono palier, de niveau Vcol. Le flanc arrière dénommé FCd désigne le flanc arrière du signal d'adressage de colonne au « début » de l'électrode d'adressage de colonne directement connectée au circuit de commande, et FCf désigne le flanc arrière du signal d'adressage de colonne situé vers la « fin » de la colonne. Du fait de l'effet de la constante RC, on remarque que le flanc arrière en fin de colonne est déformé par rapport au flanc arrière en début de colonne. Le document [7] décrit quantitativement un exemple de perturbation de la commutation en bout de ligne (voir figure 10a et 10b de ce document). Le document [7] démontre que la valeur de RC augmente de manière quadratique avec la distance à la connexion du driver. On constate sur les figures 6a et 6b que la constante de temps RC influe à la fois sur la pente du signal se propageant sur la bande d'électrode (diminution de la pente en valeur absolue) et sur la durée du ou des paliers de tension (réduction de cette durée). Cette double modification (pente, durée) est ainsi susceptible de créer des hétérogénéités de commutation dans les zones « trop » éloignées du début de l'électrode. En effet, il est fondamental que la forme du signal de tension aux bornes du dernier pixel soit toujours compatible avec la commutation souhaitée. A ce titre, à la fois la forme de l'impulsion ligne et la forme de l'impulsion colonne contribuent à la forme du signal pixel et sont donc susceptibles d'influer sur la commutation du pixel, en U ou en T. Pour la commutation en T, un paramètre important est entre autre la pente du flanc arrière actif. Pour la commutation en U, un paramètre important est entre autre la synchronisation du signal d'adressage de ligne avec le signal d'adressage de colonne. La figure 7 explicite à titre d'exemple les différentes zones de l'afficheur susceptibles de poser problème. Il s'agit des zones situées à une certaine distance du début des électrodes d'adressage de ligne ou colonnes connectées au circuit de commande DRL pour les lignes et DRC pour les colonnes, le phénomène s 'amplifiant au fur et a mesure de l'éloignement par rapport au début des électrodes d'adressage de ligne ou de colonne. On définit ZRCL la zone située en bout des électrodes d'adressage de lignes et ZRCC la zone située en bout des bandes colonnes. Les éventuels problèmes de commutation apparaîtront éventuellement dans ces zones ZRCC et/ou ZRCL. Bien entendu la délimitation de ces zones n'est pas binaire, le défaut éventuel apparaissant de manière progressive au fur et à mesure que la distance au début des électrodes augmente. D'autre part, l'impact d'une déformation sur la commutation sera différent selon que cette déformation s'opère sur le signal d'adressage de ligne ou sur le signal d'adressage de colonne. La figure 8 montre à titre d'illustration un afficheur Binem® type QVGA de 56.6 mm (312 lignes) x 40.95 mm (234 colonnes) correspondant à un pixel carré de 175 μm de pas. Après une première étape de passage collectif en texture T, cet afficheur a été entièrement commuté en texture U à l'aide d'un signal de multiplexage standard (adressage en deux étapes). Dans cet exemple ce sont les bandes colonnes qui sont les plus longues, et on constate dans la zone ZRCC, des défauts de commutation des pixels, avec Ia présence de texture T dans les pixels devant être rempli entièrement en textures U (défaut dit « T dans U »). Par exemple, sur la figure 8, on constate que dans la partie en bas et à droite de l'écran (partie correspondant à la zone commune aux zones ZRCC et ZRCL de la figure 7) les pixels de sont pas entièrement commutés en texture U (couleur sombre) et comportent des textures T (couleur claire). Pour cette expérience à température ambiante, les paramètres utilisés sont :
Adressage en deux étapes, type Noir et Blanc (pas de niveaux de gris) avec : Première étape : signal pré-T de forme créneau bipolaire d'amplitude 25 V appliqué pendant deux fois 2 ms.
Deuxième étape : signal ligne bipolaire, première polarité + 25 V pendant 250 μs et deuxième polarité : VlL = -25 V ; V2L =-7 V ; Tl = 250 μs ; T2 = 120 μs ; TL = 50 μs Vcol = 4.5 V pour obtenir des structures U et Vcol = OV pour obtenir des structures T avec te = T2 et une RMS constante de Vrms = 1.9 V .
Un autre effet potentiellement négatif du RC apparaît lorsque l'on utilise un adressage ligne entrelacé, c'est-à-dire lorsque deux lignes adjacentes sont connectées à deux drivers différents, les drivers étant situés par exemple de part et d'autre de l' afficheur. La constante de temps RC induit alors une désynchronisation des signaux lignes de deux lignes adjacentes à leur extrémité, cette désynchronisation provoquant des défauts de commutation.
Par ailleurs, on peut constater une difficulté de stabilisation de la tension RMS pour les premières lignes de l'afficheur. Le document [8] décrit l'influence de la tension RMS des signaux d'adressage de colonnes sur la commutation et une méthode permettant sa stabilisation afin d'éviter des défauts de commutation. L'implémentation de cette méthode pose problème pour les premières lignes de l'afficheur, correspondant à la zone ZRMS sur la figure 7. Afin de résoudre ce problème, une série de pré-impulsions sont appliquées, par exemple via les colonnes avant l'affichage de l'image proprement dite, de manière à ce que les premières lignes de l'afficheur voient elles aussi une RMS constante (voir variante 4 et figure 19 du document [8]). Mais on remarque que pour des conditions d'adressage rapides, un grand nombre de pré-impulsions doivent être appliqués, avec pour conséquence le rallongement du temps trame nécessaire à l'affichage d'une image. Pour un afficheur tel que décrit dans le paragraphe précédent, une augmentation de 25% du temps trame a été constatée pour obtenir une commutation correcte des premières lignes avec un signal standard du type décrit dans le paragraphe précédent.
A titre d'illustration la figure 9 montre l'afficheur décrit dans le paragraphe précédent pour lequel un nombre insuffisant de pré-impulsions, ici une dizaine, a été appliqué. On cherche à inscrire une image avec les signaux tels que décrits dans le paragraphe précédent. On observe pour les pixels devant normalement être intégralement commutés en T (clair) situés sur les premières lignes, correspondant à la zone ZRMS de la figure 7, un défaut pour la commutation en T. Une partie de leur surface est commutée en U au lieu de T :défaut dit « U dans T ». En bout des électrodes de colonnes, on remarque dans la zone ZRCC un défaut de commutation des pixels devant être commutés intégralement en U (sombre). Une partie de leur surface est commutée en T au lieu de U : défaut dit « T dans U ». Ainsi dans cet exemple, deux types de défauts sont simultanément présents lors de l'adressage de l'afficheur. L'objet de l'invention est donc de résoudre ces inconvénients. RESUME DE L'INVENTION
L'invention concerne donc un procédé d'adressage d'un écran matriciel à cristal liquide nématique bistable présentant deux états stables sans champ électrique appliqué. Cet écran comprend deux substrats entre lesquels est disposé le cristal liquide. Le premier substrat comporte des électrodes d'adressage de lignes et le second substrat comportant des électrodes d'adressage de colonnes. Lesdites électrodes d'adressage se présentent sous la forme de bandes conductrices de l'électricité. La commutation de chaque pixel d'un état stable vers un autre, est commandée par une impulsion de tension électrique de commutation obtenue par l'application d'au moins un signal d'adressage de ligne appliqué à une première extrémité d'une électrode d'adressage de ligne et l'application d'au moins un signal d'adressage de colonne appliqué à une première extrémité d'une électrode d'adressage de colonne.
Selon l'invention, les caractéristiques des signaux d'adressage de lignes et/ou les caractéristiques des signaux d'adressage de colonnes pour la commutation d'un pixel de l'écran matriciel sont fonction de la position dudit pixel dans ledit écran matriciel.
Selon une forme de réalisation préférée de l'invention, l'adressage des pixels de dudit écran matriciel est de type multiplexe passif.
Avantageusement, le signal d'adressage de ligne présente au moins un palier de tension et en ce qu'au moins l'un des paramètres suivants du signal d'adressage de ligne est fonction de la position de chaque pixel dans l'écran matriciel:
- niveau de tension dudit palier de tension,
- durée dudit palier de tension,
- temps séparant deux signaux d'adressage de lignes successifs.
On peut également prévoir que le signal d'adressage de ligne présente au moins deux paliers de tension et en ce qu'au moins l'un des paramètres suivants du signal d'adressage de ligne est fonction de la position de chaque pixel dans l'écran matriciel:
- niveaux de tensions des paliers de tension,
- durée des paliers de tensions,
- temps séparant deux signaux d'adressage de lignes successifs. En ce qui concerne le signal d'adressage de colonne le procédé selon l'invention peut prévoir qu'il comporte au moins un palier de tension et en ce qu'au moins l'un des paramètres suivants du signal d'adressage de colonne est fonction de la position du pixel dans l'écran matriciel: - niveau de tension dudit palier de tension du signal d'adressage de colonne, durée dudit palier du signal d'adressage de colonne, durée de désynchronisation du flanc arrière dudit palier de tension du signal d'adressage de colonne par rapport à un flanc arrière d'un palier de tension d'un signal d'adressage de ligne.
Avantageusement, le niveau de tension du signal d'adressage de ligne est fonction du numéro de la ligne dans l'écran matriciel.
Le procédé selon l'invention prévoit également que le signal d'adressage de ligne peut comporter au moins un palier supérieur suivi d'un palier inférieur en valeur absolue et en ce que le niveau de tension du palier inférieur est fonction du numéro de la ligne dans l'écran matriciel.
Par ailleurs, il est également possible de prévoir que les caractéristiques du signal d'adressage de colonne d'un pixel sont fonction du numéro de la colonne à laquelle appartient ce pixel. Dans ce cas là, avantageusement, les caractéristiques du signal d'adressage de colonne d'un pixel sont fonction du numéro de la ligne à laquelle appartient ce pixel.
Selon une variante de réalisation, le signal d'adressage de ligne présente les mêmes caractéristiques pour toutes les lignes de l'écran matriciel.
Selon une autre variante de réalisation, chaque signal d'adressage de colonne est appliqué à une extrémité des électrodes d'adressage de colonne et en ce que le niveau de tension du palier inférieur du signal d'adressage de ligne est augmenté en valeur absolue lorsque la position de l'électrode d'adressage ligne adressée s'éloigne desdites extrémités des électrodes d'adressage colonnes.
Selon une autre variante de réalisation selon l'invention, préalablement à l'affichage en mode multiplexe de chaque image à afficher sur l'écran matriciel par adressage des électrodes de lignes et des électrodes de colonnes, on applique à tous les pixels un signal leur conférant le même état, c'est-à-dire la même texture. Le procédé selon l'invention prévoit également éventuellement que pour modifier uniquement l'affichage d'une zone de l'image de l'écran matriciel, on applique un signal d'adressage de lignes uniquement aux électrodes de lignes correspondant à ladite zone.
Selon un mode de réalisation préféré selon l'invention, la direction de brossage des couches d'ancrage est orthogonale à la direction des électrodes de lignes (Ll à LN) de l'écran matriciel.
Avantageusement, les torsions respectives des deux textures stables du cristal liquide diffèrent de l'ordre de 150° à 180° en valeur absolue.
L'invention prévoit également que pour modifier uniquement l'affichage d'une zone de l'image de l'écran matriciel, on applique un signal d'adressage de lignes uniquement aux électrodes de lignes correspondant à ladite zone.
De plus, on peut prévoir que préalablement à l'affichage en mode multiplexe de chaque image ou de zones d'une image à afficher sur l'écran matriciel par adressage des électrodes de lignes et des électrodes de colonnes, on applique à tous les pixels de l'image ou des dites zones de l'image un signal leur conférant le même état, c'est-à-dire la même texture.
Avantageusement, les torsions respectives des deux textures stables du cristal liquide diffèrent de 150° à 180° en valeur absolue.
L'invention concerne également un procédé d'adressage d'un écran matriciel à cristal liquide qui prévoit qu'un deuxième signal d'adressage de ligne, est appliqué à une deuxième extrémité de ladite électrode d'adressage de ligne, et/ou qu'un deuxième signal d'adressage de colonne est appliqué à une deuxième extrémité de ladite électrode d'adressage de colonne.
Avantageusement, le premier et le deuxième signal d'adressage de ligne sont de formes identiques et/ou le premier et le deuxième signal d'adressage de colonne sont de formes identiques.
Selon une forme de réalisation avantageuse de l'invention, les deux dits signaux d'adressage de ligne sont synchronisés entre eux et/ou les deux dits signaux d'adressage de colonne sont synchronisés entre eux. Selon une autre forme de réalisation avantageuse, les deux dits signaux d'adressage de ligne sont un même signal et/ou les deux dits signaux d'adressage de colonne sont un même signal.
Pour commander l'ensemble des pixels de l'écran matriciel, un premier et un deuxième signal d'adressage de ligne et/ou un premier et un deuxième signal d'adressage de colonne sont appliqués respectivement à chaque électrode d'adressage de ligne et/ou à chaque électrode d'adressage de colonne.
Avantageusement, les premiers signaux d'adressage de lignes sont identiques entre eux et sont décalés entre eux d'un temps d'interligne fixé (TL). On prévoira également avantageusement que les signaux d'adressage de lignes sont tous de formes identiques et en ce que les signaux d'adressage de lignes présentent au moins un flanc arrière qui est synchronisé avec au moins un flanc arrière des signaux d'adressage de colonnes.
Selon une forme de réalisation de l'invention, les signaux d'adressage de lignes présentent un premier palier et au moins un palier intermédiaire et en ce qu'au moins un des flancs arrières des signaux d'adressage de colonnes est synchronisé avec le flanc arrière dudit premier palier ou avec le flanc arrière dudit palier intermédiaire des signaux d'adressage de lignes.
Selon une variante de réalisation, les signaux d'adressage de lignes présentent un premier palier et au moins un palier intermédiaire et en ce qu'au moins un des flancs arrières des signaux d'adressage de colonnes est désynchronisé par rapport au flanc arrière dudit premier palier ou par rapport au flanc arrière dudit palier intermédiaire des signaux d'adressage de lignes.
Selon une autre variante de réalisation, le niveau de tension du premier palier est supérieur en valeur absolue au niveau de tension du palier intermédiaire.
Selon une autre variante de réalisation, la deuxième extrémité de chaque électrode d'adressage de ligne est destinée à être connectée soit à une impédance très élevée soit à un générateur fournissant une tension égale à la tension où aboutit un des flancs arrières du signal d'adressage de ligne. On prévoira avantageusement que chaque signal d'adressage de ligne appliqué à l'une des extrémités de l'électrode de ligne a une valeur au moins suffisante, combinée avec la valeur de chaque signal d'adressage de colonne pour commuter environ la moitié des pixels de ladite ligne de l'écran matriciel située du côté où le signal d'adressage de ligne est appliqué, aucun signal n'étant appliqué à l'autre extrémité. L'invention prévoit également une variante dans laquelle le procédé comporte au moins trois étapes: une première étape d'adressage des lignes situées du côté des premières extrémités des électrodes de colonnes au cours de laquelle des premiers signaux d'adressage de colonnes sont appliqués à ces premières extrémités, aucun signal n'étant appliqué aux deuxièmes extrémités des électrodes de colonnes, une deuxième étape d'adressage des lignes situées dans la partie centrale des lignes de l'écran matriciel au cours de laquelle des premiers signaux d'adressage de colonnes sont appliqués aux premières extrémités des électrodes d'adressage de colonnes et des deuxièmes signaux d'adressage de colonnes sont appliqués aux deuxièmes extrémités des électrodes d'adressage de colonnes, une troisième étape d'adressage des lignes situées du côté des deuxièmes extrémités des électrodes d'adressage de colonnes au cours de laquelle des deuxièmes signaux d'adressage de colonnes sont appliqués à ces deuxièmes extrémités, aucun signal n'étant appliqué aux premières extrémités des électrodes de colonnes.
L'invention concerne également un dispositif d'affichage tel que décrit précédemment et dans lequel un circuit de commande permet de commander les caractéristiques dudit signal d'adressage de ligne et/ou les caractéristiques dudit signal d'adressage de colonne en fonction de la position d'un pixel à commander dans l'écran matriciel.
Avantageusement, l'adressage des pixels de dudit écran matriciel est de type multiplexe passif.
Selon une forme de réalisation du dispositif de l'invention, le signal d'adressage ligne présente au moins deux paliers de tensions différents et le circuit de commande commande l'un au moins des paramètres suivants du signal d'adressage ligne en fonction de la position de chaque pixel dans l'écran matriciel:
- niveaux de tension des paliers de tension,
- durée des paliers de tension,
- temps séparant deux signaux d'adressage lignes successifs. Selon une variante de réalisation, le circuit de commande commande au moins l'un des paramètres suivants du signal d'adressage colonne en fonction de la position du pixel dans l'écran matriciel: niveaux de tension du signal d'adressage colonne, durée du signal d'adressage colonne, - durée de désynchronisation du flanc arrière dudit palier de tension du signal d'adressage de colonne par rapport à un flanc arrière d'un palier de tension d'un signal d'adressage de ligne.
Avantageusement, le niveau de tension d'au moins un palier du signal d'adressage de ligne est fonction de la position de la ligne dans l'écran matriciel. Selon une autre variante de réalisation, le signal d'adressage de ligne comporte au moins un palier supérieur suivi d'un palier inférieur et en ce que le circuit de commande central commande le niveau de tension du palier inférieur fonction de la position de la ligne dans l'écran matriciel. Selon une autre variante de réalisation les caractéristiques du signal d'adressage de colonne d'un pixel sont fonction du numéro de la colonne dudit pixel, tandis que le signal d'adressage ligne présente les mêmes caractéristiques pour toutes les lignes de l'écran matriciel. L'invention concerne également un dispositif de visualisation à cristal liquide bistable possédant deux états stables sans champ électrique appliqué comportant au moins deux circuits de commande de ligne connectables chacun à une extrémité d'une électrode d'adressage de ligne et permettant d'appliquer ainsi deux signaux d'adressage de ligne aux deux extrémités des électrodes d'adressage de lignes et/ou deux circuit de commande de colonne connectables chacun à une extrémité de chaque électrode d'adressage de colonne et permettant d'appliquer au moins deux signaux d'adressage de colonne aux deux extrémités des électrodes d'adressage de colonnes.
Avantageusement, les deux circuits de commande de lignes permettant d'adresser une même électrode d'adressage de ligne sont un même circuit possédant, pour chaque électrode de ligne, deux sorties, et/ou en ce que les deux circuits de commande de colonnes permettant d'adresser une même électrode d'adressage de colonne sont un même circuit possédant deux sorties pour chaque colonne. BREVE DESCRIPTION DES FIGURES
Les différents objets et caractéristiques de l'invention apparaîtront plus clairement dans la description qui va suivre et dans les figures annexées dans lesquelles: - la figure 1 présente schématiquement l'afficheur bistable de type BiNem,
- la figure 2 décrit un exemple de signal d'adressage de pixel bi palier de niveaux de tension (VlP, V2P) et le flanc arrière actif de ce signal en fonction du niveau de tension du palier V2P,
- la figure 3 décrit la structure d'un écran à cristal liquide matriciel à adressage passif multiplexe,
- la figure 4 décrit un exemple d'adressage en deux étapes d'un écran passif de type BiNem,
- la figure 5 décrit un chronogramme d'application de la méthode permettant d'obtenir une tension quadratique moyenne constante prédéterminée - les figures 6a et 6b décrivent un exemple de mesure d'un signal d'adressage de ligne bi palier à un endroit très proche de la connexion au circuit de commande et à un endroit éloigné de cette connexion,
- la figure 7 décrit schématiquement un afficheur de type écran matriciel ainsi que les différentes zones de cet écran susceptibles d'être perturbées en terme de commutation par l'effet de la constante de temps RC5.
- la figure 8 représente un écran présentant des défauts d'affichage dans une zone éloignée des extrémités des électrodes de lignes et de colonnes auxquelles sont appliqués des signaux d'adressage, - la figure 9 représente des photos d'un écran présentant également des défauts d'affichage,
- les figures 10a et 10b, illustrent des exemples de réalisation du procédé selon l'invention,
- les figures 10c et 1Od schématisent des variations, selon l'invention, de niveaux de tension d'un signal d'adressage de ligne,
- la figure 11 représente des photos d'un écran ne présentant pas, selon l'invention, de défauts d'affichage,
- la figure 12 représente des circuits de commande d'un écran matriciel selon l'invention,
- les figures 13 décrivent différentes variantes de l'invention. La figure 13a décrit une variante où l'invention est appliquée à une ligne de l'afficheur. La figure 13b décrit une variante où l'invention est appliquée à toutes les lignes de l'afficheur. La figure 13c décrit une variante où l'invention est appliquée à toutes les colonnes de l'afficheur. La figure 13d décrit une variante où l'invention est appliquée à toutes les lignes et à toutes les colonnes de l'afficheur, - les figures 14 décrivent une variante de l'invention qui utilise des circuits de commande. La figure 14a décrit une variante de l'invention où les électrodes d'adressage de lignes sont connectées à chacune de leurs extrémités à un circuit de commande. La figure 14b décrit une variante de l'invention où les électrodes d'adressage de colonnes sont connectées à chacune de leurs extrémités à un circuit de commande,
- la figure 15 décrit une variante de l'invention où les deux extrémités des électrodes d'adressage de ligne sont connectées à un même circuit de commande DESCRIPTION DETAILLEE Afin de résoudre les problèmes et défauts de commutation décrits ci-dessus, et également d'autres défauts susceptibles d'apparaître sur les afficheurs de type BiNem®, l'invention consiste à appliquer un signal pixel VP, défini par l'ensemble des paramètres d'adressage pixel, qui, pour une plage de température et une forme de pixel données, dépend de la position spatiale du pixel considéré dans l'afficheur. Un pixel P est repéré par rapport au numéro de sa ligne n (n de 1 à N, par exemple dans le sens du balayage), et de sa colonne m (m de 1 à M). Le signal pixel VP appliqué au pixel P(n,m) devient selon l'invention fonction de sa position dans l'afficheur VP (n,m).
Dans un adressage multiplexe, la tension pixel VP est la différence entre la tension appliqué à sa ligne, lorsqu'elle est activée, et à sa colonne : VP = VL-VC. Selon l'invention la tension pixel VP devient fonction de n et/ou de m, c'est-à-dire que le signal ligne devient fonction de n, VL(n), et/ou le signal colonne devient fonction de m,
VC(m) et éventuellement de la ligne VC(m,n).
Selon une première variante représentée en figure 10a, le signal d'adressage de ligne VL devient une fonction de n, VL(n), n étant le numéro de la ligne et le signal d'adressage de colonne VC est indépendant de m. Il ne dépend que de la texture que l'on souhaite obtenir. Selon cette variante, au moins un paramètre du signal d'adressage de ligne est variable en fonction de la ligne n.
On a alors : VP(n) = VL(n) - VC, avec VC indépendant de m. Selon une deuxième variante représentée en figure 10b, le signal d'adressage de colonne
VC devient une fonction de m, numéro de la colonne , et éventuellement de n, avec le signal d'adressage de ligne VL restant indépendant de n . Selon cette variante, au moins un paramètre du signal colonne est variable en fonction de la colonne m et éventuellement de la ligne n. On a alors :
VP(m) = VL - VC(m) ou VP(n,m) = VL - VC(n,m) avec VL indépendant de n.
Dans le cas général, on combine la première et la seconde variante, et au moins un paramètre du signal d'adressage de ligne est fonction de n tandis que au moins un paramètre du signal d'adressage de colonne est fonction de m et éventuellement de n pour l'adressage d'un pixel P(n,m).
On a alors:
VP(n,m) = VL(n) - VC(m) ou VP(n,m) = VL(n) - VC(n,m).
La variation d'au moins un paramètre du signal d'adressage de ligne et/ou du signal d'adressage de colonne peut être définie par exemple, selon une première option non limitative, par une fonction (linéaire, polynomiale ou autre) de n et/ou m. Selon une deuxième option, la variation d'au moins un paramètre du signal d'adressage de ligne et/ou du signal d'adressage de colonne peut être définie par exemple par plages. Un groupe de lignes ou de colonnes adjacentes ont alors une valeur constante de ce/ces paramètres, cette constante pouvant par exemple, mais non limitativement, être définie par une fonction. Les paramètres sur lesquels l'invention peut être appliquée sont de manière non limitative : paramètres du signal d'adressage de ligne VL :
• niveau de tension de chaque palier du signal d'adressage de ligne VL, par exemple dans le cas d'un signal d'adressage de ligne comportant deux paliers VlL, V2L • durée de ces paliers (Tl, T2 pour ces deux paliers),
• et temps interligne TL paramètres du signal d'adressage de colonne VC:
• niveau de tension de chaque palier du signal d'adressage de colonne,
• durée de ces paliers, • valeur de désynchronisation d'un flanc arrière d'un palier du signal d'adressage de colonne avec un flanc arrière d'un palier du signal d'adressage de ligne ΔTc, valeur de Vcomp
Par exemple dans le cas d'un signal d'adressage de colonne comportant un seul palier (type créneau) : (Vcol, te ,ΔTc, Vcomp) Bien entendu on peut choisir différentes formes pour les signaux d'adressage de lignes et de colonnes, par exemple mono-palier, bi-palier ou multi-palier, chaque palier étant caractérisé par un niveau de tension et une durée. Des formes différentes de signaux, non nécessairement constituées de paliers, peuvent également être considérées. Par exemple, afin de corriger les défauts de commutation précités identifiés dans ZRCL apparaissant aux extrémités ou en « fin » de toutes les lignes, on applique l'invention en compensant ce problème d'homogénéité par une variation du signal colonne VCm. On modifie par exemple Vcol, ou te, ΔTc, Vcomp en fonction de m. L'avantage d'utiliser une variation de synchronisation ΔTc présente l'avantage de ne pas introduire une variation spatiale de la tension RMS. Par exemple, afin de corriger les défauts de commutation précités identifiés dans ZRCC apparaissant aux extrémités ou en « fin » de toutes les colonnes, défauts de type « T dans U » , on applique l'invention en compensant ce problème d'homogénéité par une variation du signal ligne VL(n), de manière à favoriser la commutation en U pour les lignes correspondant aux extrémités des colonnes, c'est-à-dire, par exemple, pour les lignes de la zone ZRCC de la figure 7.
Par exemple, afin de corriger les défauts de commutation précités identifiés dans ZRMS apparaissant pour les premières lignes dans le sens du balayage, défauts de type « U dans T », on applique l'invention en compensant ce problème d'homogénéité par une variation du signal ligne VL(n), de manière à favoriser la commutation en T pour les premières lignes.
Ainsi par une variation adéquate du signal d'adressage de ligne en fonction de n, l'invention permet de corriger simultanément les défauts précédemment décrits et présents dans ZRMS et ZRCC. Selon l'invention, on constate qu'à une température donnée, lors d'un adressage avec un signal d'adressage de ligne à deux paliers VlL et V2L , une réduction en valeur absolue de V2L favorise la texture T et une augmentation en valeur absolue de V2L favorise la texture U ce qui va permettre l'obtention de cette double correction. La mise en œuvre de l'invention dans ce cas consiste à faire varier l'amplitude de V2L en fonction de n, avec une valeur plutôt plus faible de V2L pour les premières lignes (favoriser la commutation en T) et une valeur plutôt plus élevée de V2L pour les dernières lignes (favoriser la commutation en U).
Un exemple de mise en œuvre est décrit par les figures 10c et 1Od pour l'afficheur décrit précédemment. La tension du deuxième palier V2L prend la valeur V2Linit pour la ligne Ll et V2Lfin pour la dernière ligne LN. Sur la figure 10a, V2Linit et V2Lfin ont respectivement pour valeurs 6V et 8V. Les valeurs intermédiaires de V2L pour les autres lignes sont calculées avec une loi de type quadratique: V2L(n) = V2Linit + a (n-1)2 V2Linit(n=l) - 6V V2Lfm(n= N = 312) ≈ 8 V
Les autres paramètres, qui sont fixes (à une température donnée, ici 25°C), c'est-à-dire non fonction de n sont :
Première étape : signal pré-T de forme créneau bipolaire d'amplitude 25 V appliqué pendant deux fois 2 ms. Deuxième étape : signal ligne bipolaire, première polarité + 25 V pendant 250 μs et deuxième polarité :
VlL = -25 V ; Tl ≈ 250 μs ; T2 = 120 μs ; TL ≈ 50 μs Vcol = 4.5 V pour la texture U et Vc = OV pour la texture T.... Tc = T2 Vrms = 1.9 V
La figure 11 montre une image inscrite avec cette méthode. Les zooms sur les zones ZRMS et ZRCC montrent la disparition des défauts précédents décrits figures 9. La figure 12 représente un écran matriciel tel que celui de la figure 7 avec son circuit d'adressage des électrodes de lignes DRL et son circuit d'adressage de colonne DRC. De plus un circuit de commande central CC permet de commander les circuits d'adressage pour piloter l'adressage des lignes et des colonnes et pour commander les caractéristiques des signaux d'adressage de lignes et de colonnes en fonction des positions des lignes et des colonnes comme cela vient d'être décrit. La présente invention est bien entendu applicable pour l'obtention de niveaux de gris homogènes sur 1 ' ensemble de 1 ' afficheur.
L'invention concerne également un procédé d'adressage d'un afficheur cristal liquide adressé en mode multiplexe de type passif où un signal d'adressage de ligne et un signal de colonne sont appliqués à une des extrémités des électrodes d'adressage de ligne et de colonnes. Dans cette méthode selon l'invention des signaux d'adressage sont également appliqués à l'autre extrémité des dites électrodes d'adressage de ligne et/ou de colonne. Ce principe de procédé va être décrit plus en détail dans la description qui va suivre. Selon un mode préférentiel mais non limitatif, l'adressage se fait à l'aide de circuits de commande de type « drivers ». Selon une variante, au moins une électrode d'adressage de ligne est adressée selon l'invention. La figure 13a décrit un écran matriciel dont une électrode d'adressage de ligne Ln, la ligne et l'électrode de ligne étant regroupées sous la même appellation L, comportant une première extrémité ELn par laquelle est appliqué un premier signal d'adressage de ligne VLn et une deuxième extrémité ELn' par laquelle est appliqué un deuxième signal d'adressage de ligne VLn'. Selon une variante toutes les électrodes d'adressage de ligne de l'afficheur sont adressées selon l'invention. La figure 13b décrit un écran matriciel dont chacune des électrodes de lignes Ll à LN est adressée par un premier signal d'adressage de ligne VLl à VLN via une première extrémité ELl à ELN et par un deuxième signal d'adressage de ligne VLl' à VLN' via une deuxième extrémité ELl' à ELN'. Par exemple les électrodes d'adressage de colonne sont adressées selon l'état de la technique, via une seule extrémité.
Selon une variante, au moins une électrode d'adressage de colonne est adressée selon l'invention. Selon une autre variante toutes les électrodes d'adressage de colonne de l'afficheur sont adressées selon l'invention. La figure 13c décrit un écran matriciel dont chacune des électrodes de colonne Cl à CM est adressée par un premier signal d'adressage de colonne VCl à VCM via une première extrémité ECl à ECM et par un deuxième signal d'adressage de colonne VCl' à VCM' via une deuxième extrémité ECl' à ECM'. Les lignes Ll à LN sont adressées avec un signal d'électrode de ligne VLl à VLN via une seule extrémité ELl à ELN.
On peut également combiner une variante de l'invention appliquée aux lignes avec une variante de l'invention appliquée aux colonnes. La figure 13d décrit une telle combinaison qui combine un adressage selon l'invention de toutes les lignes et de toutes les colonnes.
Selon une variante, le signal d'adressage de ligne et/ou de colonne est obtenu par au moins un circuit de commande connecté aux extrémités des électrodes d'adressage de lignes et/ou de colonnes via des pistes de connexion. La figure 14a décrit la connexion de toutes les lignes Ll à LN à un circuit de commande DRLl, à partir de sorties drll.l à drll.N, aux premières extrémités ELl à ELN via les pistes PLl à PLN et à un circuit de commande DRL2, à partir de sorties drl2.1 à drl2.N, aux deuxièmes extrémités ELl' à ELN' via les pistes PLl ' à PLN'.
La figure 14b décrit la connexion de toutes les colonnes Cl à CM à un circuit de commande DRCl à partir de sorties drcl.l à drcl.M aux premières extrémités ECl à ECM et à un circuit de commande DRC2 à partir de sorties drc2.1 à drc2.M aux deuxièmes extrémités ECl' à ECM', tandis que les lignes Ll à LN sont connectées de façon classique à un circuit de commande DRLl via les sorties drll.l à drll.N aux premières extrémités ELl à ELN uniquement. Selon une autre variante, les deux extrémités d'une même électrode d'adressage de ligne et/ou d'une même électrode d'adressage de colonne sont connectées via les pistes à un même circuit de commande. La figure 15 décrit la connexion des premières extrémités ELl à ELN via les pistes PLl à PLN et des deuxièmes extrémités ELl' à ELN' via les pistes PLl ' à PLN' à un même circuit de commande DRL3 comportant deux sorties pour chaque ligne drl3.1 à drl3.N et drl3.1' à drB.N'. Selon une autre variante, les signaux d'adressage selon l'invention appliqués aux deux extrémités sont synchronisés.
Selon une autre variante, les signaux d'adressage appliqués aux deux extrémités sont de formes identiques. Selon une autre variante, les signaux d'adressage appliqués aux deux extrémités sont un même signal fourni par un circuit de commande commun tel que le circuit de commande DRL3 de la figure 15.
Une variante adaptée à l'amélioration de la décharge uniquement, est d'appliquer à une extrémité de la bande un signal d'adressage standard via un circuit de commande et à l'autre extrémité un signal binaire via un composant de type commutateur, collectivement pour toutes les bandes : soit une impédance très élevée, pour maintenir la tension appliquée, soit une connexion faible impédance vers le niveau de tension que l'on souhaite obtenir à la fin de la décharge. La décharge est ainsi accélérée en utilisant un composant plus simple qu'un composant driver utilisé pour l'adressage des afficheurs passifs.
L'invention est compatible à l'adressage d'une zone de l'écran seulement, dans laquelle on souhaite afficher un nouveau contenu, le reste de l'image restant identique (adressage partiel).
L'invention est compatible avec l'adressage en deux étapes, une première étape collective destinée à faire passer tous les pixels dans un même état, c'est-à-dire une même texture, puis une deuxième étape où l'adressage se fait selon le mode multiplexe classique. Avantageusement, le signal appliqué selon l'invention à la deuxième extrémité des électrodes est appliqué également lors de la première étape. L'invention est compatible avec l'obtention de niveaux de gris tels que décrits dans l'état de la technique.
Selon l'état de la technique, le signal d'activation des lignes VlL à VNL est identique pour toutes les lignes, égal à VL.
Selon un mode avantageux de l'invention, on applique aux deux extrémités des électrodes d'adressage de ligne et/ou de colonne le même signal d'adressage fonction de la position du pixel dans l'écran matriciel.
L'invention est également applicable à un afficheur bistable de type actif comportant un transistor par pixel tel que décrit par exemple dans le document [7]. Dans ce type d'afficheur, le signal ligne sert uniquement à « ouvrir » le transistor, donc dans ce cas l'invention consiste à moduler spatialement le signal colonne uniquement. La présente invention comporte en outre d'autres avantages .
Un premier avantage est la possibilité, du fait de la correction possible de l'effet du RC, de réaliser avec la technologie bistable de type Binem® des afficheurs de grande taille
(format A5, A4 ou plus). Trois autres avantages résultent du fait de la correction possible de l'effet RC par l'implémentation de l'invention. Premièrement, un ITO moins conducteur (c'est à dire plus résistif), donc plus fin et donc plus économique peut être utilisé pour les électrodes de l'afficheur. Deuxièmement, un cristal liquide plus capacitif, c'est-à-dire à D D plus élevé, entraînant une meilleure sensibilité du cristal liquide au champ électrique, peut être utilisé dans la cellule. Troisièmement, il est envisageable de réduire l'épaisseur de la cellule cristal liquide de l'afficheur, l'augmentation résultante de la capacité pixel pouvant être compensée par l'implémentation de l'invention.
Un autre avantage est que la correction des défauts précités augmente les possibilités de contrôle de l'afficheur, c'est-à-dire la plage d'optimisation des paramètres de pilotage. Un autre avantage est l'augmentation de la vitesse de rafraîchissement puisque selon l'état de la technique, sans la mise en œuvre de l'invention, un accroissement du temps trame était nécessaire pour diminuer ou supprimer certains défauts de commutation.
DOCUMENTS CITES
Document [1] : US 6327017 Document [2] : I. Dozov et al, "Récent improvements of bistable nematic displays switched by anchoring breaking (BiNem)", Proceeding SID 2001, p 224-227
Document [3] :P. Martinot Lagarde et al , SPIE vol. 5003 (2003), p25-34
Document [4]: M. Giocondo, I. Lelidis, I. Dozov, G. Durand, Eur. Phys. J.AP5, 227
(1999) Document [5] : : I. Dozov, Ph. Martinot-Lagarde, Phys. Rev. E., 58, 7442 (1998).
Document [6] : FR 2835 644
Document [7] : US 2006-0022919
Document [8] : PCT/FR2007/050965
Document [9] : WO 2004/104980 Document [10] : WO 2005/054940
Document [11] : WO 2005/054941
Document [12] : FR 0753626

Claims

REVENDICATIONS
1. Procédé d'adressage d'un écran matriciel à cristal liquide nématique bistable présentant deux états stables sans champ électrique appliqué, cet écran comprenant deux substrats entre lesquels est disposé le cristal liquide, le premier substrat comportant des électrodes d'adressage de lignes (Ll à LN) et le second substrat comportant des électrodes d'adressage de colonnes (Cl à CM), lesdites électrodes d'adressage se présentant sous la forme de bandes conductrices de l'électricité, la commutation de chaque pixel d'un état stable vers un autre état stable, étant commandée par une impulsion de tension électrique de commutation obtenue par l'application d'au moins un signal d'adressage de ligne (VLl à VLN) appliqué à une première extrémité (ELl à ELN) d'une électrode d'adressage de ligne (Ll à LN) et l'application d'au moins un signal d'adressage de colonne (VCl à VCM) appliqué à une première extrémité (ECl à ECM) d'une électrode d'adressage de colonne (Cl à CM), caractérisé en ce que les caractéristiques des signaux d'adressage de lignes et/ou les caractéristiques des signaux d'adressage de colonnes pour la commutation d'un pixel de l'écran matriciel sont fonction de la position dudit pixel dans ledit écran matriciel.
2. Procédé selon la revendication 1, caractérisé en ce que l'adressage des pixels de dudit écran matriciel est de type multiplexe passif.
3. Procédé selon la revendication 2, caractérisé en ce que le signal d'adressage de ligne présente au moins un palier de tension et en ce qu'au moins l'un des paramètres suivants du signal d'adressage de ligne est fonction de la position de chaque pixel dans l'écran matriciel:
- niveau de tension dudit palier de tension,
- durée dudit palier de tension, - temps séparant deux signaux d'adressage de lignes successifs (TL).
4. Procédé selon la revendication 3, caractérisé en ce que le signal d'adressage de ligne présente au moins deux paliers de tension (VlL, V2L) et en ce qu'au moins l'un des paramètres suivants du signal d'adressage de ligne est fonction de la position de chaque pixel dans l'écran matriciel: - niveaux de tensions des paliers de tension (VlL, V2L),
- durée des paliers de tensions (Tl, T2),
- temps séparant deux signaux d'adressage de lignes successifs (TL).
5. Procédé selon l'une des revendications 2 à 4, caractérisé en ce que le signal d'adressage de colonne présente au moins un palier de tension et en ce qu'au moins l'un des paramètres suivants du signal d'adressage de colonne est fonction de la position du pixel dans l'écran matriciel: - niveau de tension dudit palier de tension du signal d'adressage de colonne,
- durée (te) dudit palier du signal d'adressage de colonne,
- durée de désynchronisation (ΔTC) du flanc arrière dudit palier de tension du signal d'adressage de colonne par rapport à un flanc arrière d'un palier de tension d'un signal d'adressage de ligne.
6. Procédé selon l'une des revendications 3 ou 4, caractérisé en ce que le niveau de tension d'au moins un palier de tension du signal d'adressage de ligne est fonction du numéro de la ligne dans l'écran matriciel.
7. Procédé selon la revendication 4, caractérisé en ce que le signal d'adressage de ligne comporte au moins un palier supérieur (VlL) suivi d'un palier inférieur (V2L) en valeur absolue et en ce que le niveau de tension du palier inférieur est fonction du numéro de la ligne dans l'écran matriciel.
8. Procédé selon l'une des revendications 1 à 7, caractérisé en ce que les caractéristiques du signal d'adressage de colonne d'un pixel sont fonction du numéro de la colonne à laquelle appartient ce pixel.
9. Procédé selon la revendication 8, caractérisé en ce que les caractéristiques du signal d'adressage de colonne d'un pixel sont fonction du numéro de la ligne à laquelle appartient ce pixel.
10. Procédé selon la revendication 8 ou 9, caractérisé en ce que le signal d'adressage de ligne présente les mêmes caractéristiques pour toutes les lignes de l'écran matriciel.
11. Procédé selon la revendication 7, caractérisé en ce que chaque signal d'adressage de colonne est appliqué à une extrémité des électrodes d'adressage de colonne et en ce que le niveau de tension du palier inférieur (VL2) du signal d'adressage de ligne est augmenté en valeur absolue lorsque la position de l'électrode d'adressage ligne adressée s'éloigne desdites extrémités des électrodes d'adressage colonnes.
12. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que préalablement à l'affichage en mode multiplexe de chaque image à afficher sur l'écran matriciel par adressage des électrodes de lignes et des électrodes de colonnes, on applique à tous les pixels un signal leur conférant le même état, c'est-à-dire la même texture.
13. Procédé selon l'une quelconque des revendications précédentes caractérisé en ce que pour modifier uniquement l'affichage d'une zone de l'image de l'écran matriciel, on applique un signal d'adressage de lignes uniquement aux électrodes de lignes correspondant à ladite zone.
14. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la direction de brossage des couches d'ancrage (14, 24) est orthogonale à la direction des électrodes de lignes (Li a LN) de l'écran matriciel.
15. Procédé selon l'une quelconque des revendications précédentes caractérisé en ce que les torsions respectives des deux textures stables du cristal liquide diffèrent de l'ordre de 150° à 180° en valeur absolue.
16. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que ledit procédé prévoit qu'un deuxième signal d'adressage de ligne (VLn'), soit appliqué à une deuxième extrémité (ELn') de ladite électrode d'adressage de ligne (Ln), et/ou qu'un deuxième signal d'adressage de colonne (VCm') soit appliqué à une deuxième extrémité (ECm') de ladite électrode d'adressage de colonne (Cm).
17. Procédé selon la revendication 16, caractérisé en ce le premier et le deuxième signal d'adressage de ligne (VLn, VIn') sont de formes identiques et/ou le premier et le deuxième signal d'adressage de colonne (VCm, VCm') sont de formes identiques.
18. Procédé selon la revendication 16 ou 17, caractérisé en ce que les deux dits signaux d'adressage de ligne (VLn, VLn') sont synchronisés entre eux et/ou les deux dits signaux d'adressage de colonne (VCm, VCm1) sont synchronisés entre eux.
19. Procédé selon la revendication 18, caractérisé en ce que les deux dits signaux d'adressage de ligne (VLn, VLn') sont un même signal et/ou les deux dits signaux d'adressage de colonne (VCm, VCm') sont un même signal.
20. Procédé selon la revendication 18, caractérisé en ce que pour commander l'ensemble des pixels de l'écran matriciel, un premier et un deuxième signal d'adressage de ligne et/ou un premier et un deuxième signal d'adressage de colonne sont appliqués respectivement à chaque électrode d'adressage de ligne et/ou à chaque électrode d'adressage de colonne.
21. Procédé selon la revendication 20, caractérisé en ce que les premier signaux d'adressage de lignes sont identiques entre eux et sont décalés entre eux d'un temps d'interligne fixé (TL).
22. Procédé selon l'une quelconque des revendications précédentes caractérisé en ce que les signaux d'adressage de lignes présentent un premier palier (VlL) et au moins un palier intermédiaire (V2L) et en ce que au moins un des flancs arrières des signaux d'adressage de colonnes est synchronisé avec le flanc arrière dudit premier palier ou avec le flanc arrière dudit palier intermédiaire des signaux d'adressage de lignes.
23. Procédé selon l'une quelconque des revendications 16 à 21 caractérisé en ce que les signaux d'adressage de lignes présentent un premier palier (VlL) et au moins un palier intermédiaire (V2L) et en ce que au moins un des flancs arrières des signaux d'adressage de colonnes est désynchronisé par rapport au flanc arrière dudit premier palier ou par rapport au flanc arrière dudit palier intermédiaire des signaux d'adressage de lignes.
24. Procédé selon l'une des revendications 22 ou 23, caractérisé en ce que le niveau de tension du premier palier (VlL) est supérieur en valeur absolue au niveau de tension du palier intermédiaire (V2L).
25. Procédé selon l'une des revendications 16 à 24 caractérisé en ce que la deuxième extrémité (ELl' à ELN') de chaque électrode d'adressage de ligne (Ll à LN') est destinée à être connectée soit à une impédance très élevée soit à un générateur fournissant une tension égale à la tension où aboutit un des flancs arrières du signal d'adressage de ligne.
26. Procédé selon l'une quelconque des revendications 16 à 25 caractérisé en ce que chaque signal d'adressage de ligne appliqué à l'une des extrémités de l'électrode de ligne a une valeur au moins suffisante, combinée avec la valeur de chaque signal d'adressage de colonne pour commuter environ la moitié des pixels de ladite ligne de l'écran matriciel située du côté où le signal d'adressage de ligne est appliqué, aucun signal n'étant appliqué à l'autre extrémité.
27. Procédé selon l'une quelconque des revendications 16 à 26, caractérisé en ce que le procédé comporte au moins trois étapes:
- une première étape d'adressage des lignes (PLl) situées du côté des premières extrémités (ECl à ECM) des électrodes de colonnes (Cl à CM) au cours de laquelle des premiers signaux d'adressage de colonnes (VCl à VCM) sont appliqués à ces premières extrémités (ECl à ECM), aucun signal n'étant appliqué aux deuxièmes extrémités des électrodes de colonnes,
- une deuxième étape d'adressage des lignes (PL2) situées dans la partie centrale des lignes de l'écran matriciel au cours de laquelle des premiers signaux d'adressage de colonnes (VCl à VCM) sont appliqués aux premières extrémités (ECl à ECM) des électrodes d'adressage de colonnes (Cl à CM) et des deuxièmes signaux d'adressage de colonnes (VCl' à VCM') sont appliqués aux deuxièmes extrémités (ECl' à ECM') des électrodes d'adressage de colonnes (Cl à CM),
- une troisième étape d'adressage des lignes (PL3) situées du côté des deuxièmes extrémités (ECl' à ECM') des électrodes d'adressage de colonnes (Cl à CM) au cours de laquelle des deuxièmes signaux d'adressage de colonnes (VCl' à VCM') sont appliqués à ces deuxièmes extrémités (ECl' à ECM'), aucun signal n'étant appliqué aux premières extrémités des électrodes de colonnes.
28. Dispositif d'affichage appliquant le procédé selon l'une quelconque des revendications précédentes caractérisé en ce qu'il comporte un écran matriciel à cristal liquide nématique bistable présentant deux états stables sans champ électrique appliqué, cet écran comprenant deux substrats (Sl, S2) entre lesquels est disposé le cristal liquide (XL), le premier substrat (Sl) comportant des électrodes d'adressage de lignes (Ll à Ln) et le second substrat (S2) comportant des électrodes d'adressage de colonnes (Cl à Cm), les électrodes d'adressage de lignes (Ll à Ln) étant adressées une par une alors que toutes les électrodes d'adressage de colonnes (Cl à Cm) sont adressées simultanément pendant le temps d'activation de chaque ligne, la commutation de chaque pixel d'un état stable vers un autre état stable, étant commandée par une impulsion de tension électrique de commutation obtenue par l'application d'au moins un premier signal d'adressage de ligne (VLl à VLn) appliqué à une électrode d'adressage de ligne (Ll à Ln) et l'application d'au moins un signal d'adressage de colonne (VCl à VCm) appliqué à une électrode d'adressage de colonne (Cl à Cm), caractérisé en ce qu'il comporte un circuit de commande (CC) permettant de commander les caractéristiques dudit signal d'adressage de ligne et/ou les caractéristiques dudit signal d'adressage de colonne en fonction de la position d'un pixel à commander dans l'écran matriciel.
29. Dispositif selon la revendication 28, caractérisé en ce que l'adressage des pixels de dudit écran matriciel est de type multiplexe passif.
30. Dispositif selon la revendication 29, caractérisé en ce que le signal d'adressage ligne présente au moins deux paliers de tensions (VlL, V2L) différents et en ce que le circuit de commande (CC) commande l'un au moins des paramètres suivants du signal d'adressage ligne en fonction de la position de chaque pixel dans l'écran matriciel:
- niveaux de tension des paliers de tension (VlL, V2L),
- durée des paliers de tension (Tl, T2),
- temps séparant deux signaux d'adressage lignes successifs (TL).
31. Dispositif selon l'une des revendications 28 à 30, caractérisé en ce que le signal d'adressage de colonne comporte au moins un palier et en ce que le circuit de commande (CC) commande au moins l'un des paramètres suivants du signal d'adressage colonne en fonction de la position du pixel dans l'écran matriciel:
- niveaux de tension dudit palier du signal d'adressage colonne,
- durée (te) dudit palier du signal d'adressage colonne, - durée de désynchronisation (ΔTC) du flanc arrière dudit palier de tension du signal d'adressage de colonne par rapport à un flanc arrière d'un palier de tension d'un signal d'adressage de ligne.
32. Dispositif selon l'une des revendications 30 ou 31, caractérisé en ce que le niveau de tension d'au moins un palier du signal d'adressage de ligne est fonction de la position de la ligne dans l'écran matriciel.
33. Dispositif selon la revendication 32, caractérisé en ce que le signal d'adressage de ligne comporte au moins un palier supérieur (VlL) suivi d'un palier inférieur (V2L) en valeur absolue et en ce que le circuit de commande central commande le niveau de tension du palier inférieur fonction du numéro de la ligne dans l'écran matriciel.
34. Dispositif selon l'une des revendications 28 à 31, caractérisé en ce que les caractéristiques du signal d'adressage de colonne d'un pixel sont fonction du numéro de la colonne dudit pixel, tandis que le signal d'adressage ligne présente les mêmes caractéristiques pour toutes les lignes de l'écran matriciel.
35. Dispositif selon l'une quelconque des revendications 28 à 34, caractérisé en ce qu'il comporte au moins deux circuits de commande de ligne (drll.l à drll.N, drl2.1 à drl2.N) connectables chacun à une extrémité (ELl à ELN et ELl' à ELN') d'une électrode d'adressage de ligne et permettant d'appliquer ainsi deux signaux d'adressage de ligne (VLl à VLN, VLl' à VLN') aux deux extrémités (ELl à ELN et ELl ' à ELN') des électrodes d'adressage de lignes et/ou deux circuit de commande de colonne (drcl.l à drcl.M, drc2.1 à drc2.M) connectables chacun à une extrémité (ECl à ECM et ECF à ECM') de chaque électrode d'adressage de colonne et permettant d'appliquer au moins deux signaux d'adressage de colonne (VCl à VCM, VC l' à VCM') aux deux extrémités des électrodes d'adressage de colonnes (ECl à ECM et ECl' à ECM').
PCT/FR2008/000543 2007-05-18 2008-04-15 Procede d'adressage d'un ecran matriciel a cristal liquide et dispositif appliquant ce procede WO2008142301A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP08787970A EP2153434A1 (fr) 2007-05-18 2008-04-15 Procede d'adressage d'un ecran matriciel a cristal liquide et dispositif appliquant ce procede
US12/600,814 US20100149168A1 (en) 2007-05-18 2008-04-15 Method of addressing a liquid crystal matrix screen and device applying this method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0703554A FR2916295B1 (fr) 2007-05-18 2007-05-18 Procede d'adressage d'un ecran matriciel a cristal liquide et dispositif appliquant ce procede
FR0703554 2007-05-18

Publications (1)

Publication Number Publication Date
WO2008142301A1 true WO2008142301A1 (fr) 2008-11-27

Family

ID=38788911

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2008/000543 WO2008142301A1 (fr) 2007-05-18 2008-04-15 Procede d'adressage d'un ecran matriciel a cristal liquide et dispositif appliquant ce procede

Country Status (5)

Country Link
US (1) US20100149168A1 (fr)
EP (1) EP2153434A1 (fr)
FR (1) FR2916295B1 (fr)
TW (1) TW200912872A (fr)
WO (1) WO2008142301A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113541852B (zh) * 2020-03-31 2022-06-10 华为技术有限公司 信号解码方法、解码电路及手写笔
EP4405934A1 (fr) * 2021-10-27 2024-07-31 New Vision Display, Inc. Circuit d'attaque à haute impédance pour écrans bistables et multistables et procédé d'attaque de ceux-ci

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0434033A2 (fr) * 1989-12-19 1991-06-26 Seiko Epson Corporation Dispositif d'affichage à cristaux liquides
US5781164A (en) * 1992-11-04 1998-07-14 Kopin Corporation Matrix display systems
GB2334610A (en) * 1998-02-19 1999-08-25 Sharp Kk Driving liquid crystal displays
US20030085858A1 (en) * 2001-11-02 2003-05-08 Masaharu Okafuji Cholesteric liquid crystal display device and display driver
US6720945B1 (en) * 1999-08-30 2004-04-13 Nec Lcd Technologies, Ltd. Liquid crystal display device having a video correction signal generator
FR2847704A1 (fr) * 2002-11-26 2004-05-28 Nemoptic Procede et dispositif perfectionnes d'affichage a cristal liquide nematique bistable

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748277A (en) * 1995-02-17 1998-05-05 Kent State University Dynamic drive method and apparatus for a bistable liquid crystal display
FR2740894B1 (fr) * 1995-11-08 1998-01-23 Centre Nat Rech Scient Dispositif d'affichage perfectionne a base de cristaux liquides et a effet bistable
KR100733879B1 (ko) * 2000-12-30 2007-07-02 엘지.필립스 엘시디 주식회사 액정표시장치
FR2835644B1 (fr) * 2002-02-06 2005-04-29 Nemoptic Procede et dispositif d'adressage d'un ecran cristal liquide bistable
FR2854980B1 (fr) * 2003-05-16 2005-07-15 Nemoptic Procede et dispositif perfectionnes d'affichage a cristal liquide nematique bistable
JP2007121674A (ja) * 2005-10-28 2007-05-17 Hitachi Ltd 表示装置
TWI298470B (en) * 2005-12-16 2008-07-01 Chi Mei Optoelectronics Corp Flat panel display and the image-driving method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0434033A2 (fr) * 1989-12-19 1991-06-26 Seiko Epson Corporation Dispositif d'affichage à cristaux liquides
US5781164A (en) * 1992-11-04 1998-07-14 Kopin Corporation Matrix display systems
GB2334610A (en) * 1998-02-19 1999-08-25 Sharp Kk Driving liquid crystal displays
US6720945B1 (en) * 1999-08-30 2004-04-13 Nec Lcd Technologies, Ltd. Liquid crystal display device having a video correction signal generator
US20030085858A1 (en) * 2001-11-02 2003-05-08 Masaharu Okafuji Cholesteric liquid crystal display device and display driver
FR2847704A1 (fr) * 2002-11-26 2004-05-28 Nemoptic Procede et dispositif perfectionnes d'affichage a cristal liquide nematique bistable

Also Published As

Publication number Publication date
EP2153434A1 (fr) 2010-02-17
TW200912872A (en) 2009-03-16
FR2916295A1 (fr) 2008-11-21
US20100149168A1 (en) 2010-06-17
FR2916295B1 (fr) 2010-03-26

Similar Documents

Publication Publication Date Title
EP2721598B1 (fr) Afficheur a cristal liquide a electrodes d&#39;effacement
FR2544884A1 (fr) Procede de commande d&#39;un dispositif de modulation optique
EP0535127B1 (fr) Afficheur a cristal liquide nematique, a bistabilite de surface, commande par effet flexoelectrique
FR2847704A1 (fr) Procede et dispositif perfectionnes d&#39;affichage a cristal liquide nematique bistable
CA2418312C (fr) Procede et dispositif d&#39;adressage d&#39;un ecran cristal liquide bistable
EP0773468B1 (fr) Dispositif d&#39;affichage bistable à base de cristaux liquides nématiques autorisant des teintes de gris
FR2851683A1 (fr) Dispositif et procede perfectionnes d&#39;affichage a cristal liquide nematique bistable
EP1634270A2 (fr) Procede et dispositif perfectionnes d&#39;affichage a cristal liquide nematique bistable
CA2260262A1 (fr) Dispositif a cristaux liquides comprenant des moyens d&#39;ancrage sur au moins une plaque de confinement donnant une orientation degeneree
WO2008142301A1 (fr) Procede d&#39;adressage d&#39;un ecran matriciel a cristal liquide et dispositif appliquant ce procede
EP2126887B1 (fr) Dispositif afficheur a cristal liquide comprenant des moyens perfectionnes de commutation
WO2007014953A1 (fr) Matrice active pour un dispositif d&#39;affichage a cristal liquide
WO2011095403A1 (fr) Procede d&#39;ecriture d&#39;image dans un afficheur a cristal liquide
FR2916296A1 (fr) Procede d&#39;adressage d&#39;un ecran matriciel a cristal liquide et dispositif appliquant ce procede.
EP2178079B1 (fr) Procédé économique en énergie pour marquer une zone d&#39;un écran à cristal liquide
FR2838858A1 (fr) Dispositif d&#39;affichage bistable a cristaux liquides comprenant des moyens d&#39;adressage perfectionnes
WO2007116162A1 (fr) Perfectionnements, aux afficheurs bistables a cristaux liquides nematiques
FR2584521A1 (fr) Dispositif d&#39;affichage electro-optique a cristal liquide
WO2002027393A1 (fr) Dispositif d&#39;affichage bistable a base de cristaux liquides
WO1994009476A1 (fr) Procede de formation selective et de croissance differentielle d&#39;une nouvelle phase solide par voie electrochimique
WO1997007427A2 (fr) Procede de commande d&#39;une cellule a cristal liquide et dispositif

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08787970

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008787970

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12600814

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE