WO2008007026A3 - Procédé de modélisation de l'activité de commutation d'un circuit numérique - Google Patents

Procédé de modélisation de l'activité de commutation d'un circuit numérique Download PDF

Info

Publication number
WO2008007026A3
WO2008007026A3 PCT/FR2007/051646 FR2007051646W WO2008007026A3 WO 2008007026 A3 WO2008007026 A3 WO 2008007026A3 FR 2007051646 W FR2007051646 W FR 2007051646W WO 2008007026 A3 WO2008007026 A3 WO 2008007026A3
Authority
WO
WIPO (PCT)
Prior art keywords
cells
circuit
digital circuit
clock period
modelling
Prior art date
Application number
PCT/FR2007/051646
Other languages
English (en)
Other versions
WO2008007026A2 (fr
Inventor
Benoit Emmanuel Fabin
Francois Clement
Original Assignee
Coupling Wave Solutions Cws
Benoit Emmanuel Fabin
Francois Clement
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Coupling Wave Solutions Cws, Benoit Emmanuel Fabin, Francois Clement filed Critical Coupling Wave Solutions Cws
Priority to JP2009518937A priority Critical patent/JP2009543240A/ja
Priority to US12/373,483 priority patent/US20100017173A1/en
Publication of WO2008007026A2 publication Critical patent/WO2008007026A2/fr
Publication of WO2008007026A3 publication Critical patent/WO2008007026A3/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

Logiciel ou circuit électronique mettant en oeuvre un procédé de modélisation d'une activité de commutation d'un circuit numérique (3.3), ce circuit numérique (3.3) comportant des cellules (4.1-4. L) reliées entre elles par des interconnexions (6), ces cellules (4.1-4. L) commutant à un instant où au moins une de leurs entrées change d'état, des commutations successives des cellules du circuit (3.3) se produisant pendant une période d'horloge TcIk de ce circuit, cette période d'horloge Tσlk étant le délai sur lequel un signal appliqué en entrée du circuit est traité par les cellules de ce circuit numérique (3.3), caractérisé en ce que, la période d'horloge étant divisée en intervalles de temps [tk, tk+l[, il comporte les étapes suivantes: - calculer, à partir d'un modèle statistique adapté le nombre de cellules susceptibles de commuter sur chaque intervalle de temps [tk, tk+1 [ de la période d'horloge, et - attribuer des instants de commutation aux différentes cellules (4.1-4. L) du circuit numérique (3.3), à partir de la connaissance du nombre de cellules susceptibles de commuter sur les intervalles [tk,- tk+1 [ de temps.
PCT/FR2007/051646 2006-07-13 2007-07-12 Procédé de modélisation de l'activité de commutation d'un circuit numérique WO2008007026A2 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009518937A JP2009543240A (ja) 2006-07-13 2007-07-12 デジタル回路のスイッチング活動状態をモデル化する方法
US12/373,483 US20100017173A1 (en) 2006-07-13 2007-07-12 Method of modelling the switching activity of a digital circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0652987A FR2903794B1 (fr) 2006-07-13 2006-07-13 Procede de modelisation de l'activite de commutation d'un circuit numerique
FR0652987 2006-07-13

Publications (2)

Publication Number Publication Date
WO2008007026A2 WO2008007026A2 (fr) 2008-01-17
WO2008007026A3 true WO2008007026A3 (fr) 2008-03-06

Family

ID=37451179

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2007/051646 WO2008007026A2 (fr) 2006-07-13 2007-07-12 Procédé de modélisation de l'activité de commutation d'un circuit numérique

Country Status (4)

Country Link
US (1) US20100017173A1 (fr)
JP (1) JP2009543240A (fr)
FR (1) FR2903794B1 (fr)
WO (1) WO2008007026A2 (fr)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8191022B2 (en) * 2008-07-15 2012-05-29 Rambus Inc. Stochastic steady state circuit analyses
CA2797426C (fr) 2010-04-26 2017-03-07 Research In Motion Limited Dispositif electronique portable et procede de commande de celui-ci
US9710590B2 (en) * 2014-12-31 2017-07-18 Arteris, Inc. Estimation of chip floorplan activity distribution
KR20160123452A (ko) * 2015-04-15 2016-10-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
US10424246B2 (en) * 2015-07-21 2019-09-24 Shenzhen Royole Technologies Co., Ltd. Pixel circuit and method for driving pixel circuit
US11093675B1 (en) * 2020-03-18 2021-08-17 International Business Machines Corporation Statistical timing analysis considering multiple-input switching

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2316572B (en) * 1996-08-14 2000-12-20 Fujitsu Ltd Multicasting in switching apparatus
JP3569681B2 (ja) * 2001-02-02 2004-09-22 株式会社半導体理工学研究センター 半導体集積回路における電源電流波形の解析方法及び解析装置
US7797214B2 (en) * 2004-08-06 2010-09-14 Entaire Global Intellectual Property, Inc. Financing and securitization structure for a portfolio of loans
US7821996B2 (en) * 2005-10-27 2010-10-26 Motorola Mobility, Inc. Mobility enhancement for real time service over high speed downlink packet access (HSDPA)
FR2897178B1 (fr) * 2006-02-07 2008-09-05 Coupling Wave Solutions Cws Sa Procede d'estimation d'un bruit genere dans un systeme electronique et procede de test d'immunite au bruit associe
US7797217B2 (en) * 2006-03-15 2010-09-14 Entaire Global Intellectual Property, Inc. System for managing the total risk exposure for a portfolio of loans
US8112340B2 (en) * 2006-05-12 2012-02-07 Standard & Poor's Financial Services Llc Collateralized debt obligation evaluation system and method
FR2902910B1 (fr) * 2006-06-26 2008-10-10 Coupling Wave Solutions Cws Sa Procede de modelisation du bruit injecte dans un systeme electronique

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
BIN ZHANG AND MICHAEL ORSHANSKY: "SER Prediction by Symbolic Simulation of the Propagation and Filtering of Transient Faulty Pulses", PROCEEDINGS OF WORKSHOP ON THE SYSTEM EFFECTS OF LOGIC SOFT ERRORS, 5 April 2005 (2005-04-05), pages 1 - 4, XP002410749, Retrieved from the Internet <URL:http://www.crhc.uiuc.edu/SELSE/> [retrieved on 20061207] *
BRIAIRE J ET AL: "Principles of Substrate Crosstalk Generation in CMOS Circuits", IEEE TRANSACTIONS ON COMPUTER AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, IEEE SERVICE CENTER, PISCATAWAY, NJ, US, vol. 19, no. 6, June 2000 (2000-06-01), XP011007851, ISSN: 0278-0070 *
BROSTER I ET AL: "Comparing real-time communication under electromagnetic interference", PROCEEDINGS. 16TH EUROMICRO CONFERENCE ON REAL-TIME SYSTEMS IEEE COMPUT. SOC LOS ALAMITOS, CA, USA, 2004, pages 45 - 52, XP002410967, ISBN: 0-7695-2176-2 *
BURLESON W ET AL: "Trading Off Transient Fault Tolerance andPower Consumption in Deep Submicron (DSM) VLSI Circuits", IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, IEEE SERVICE CENTER, PISCATAWAY, NJ, US, vol. 12, no. 3, March 2004 (2004-03-01), pages 299 - 311, XP011109998, ISSN: 1063-8210 *
JOSE MONTEIRO ET AL: "Estimation of Average Switching Activity in Combinational Logic Circuits Using Symbolic Simulation", IEEE TRANSACTIONS ON COMPUTER-AIDEDDESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, vol. 16, no. 1, January 1997 (1997-01-01), pages 121 - 127, XP011007390 *
NAJM F N ED - INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS: "Transition density, a stochastic measure of activity in digital circuits", PROCEEDINGS OF THE ACM/IEEE DESIGN AUTOMATION CONFERENCE. SAN FRANCISCO, JUNE 17 - 21, 1991, PROCEEDINGS OF THE ACM/IEEE DESIGN AUTOMATION CONFERENCE (DAC), NEW YORK, IEEE, US, vol. CONF. 28, 17 June 1991 (1991-06-17), pages 644 - 649, XP010575395, ISBN: 0-89791-395-7 *

Also Published As

Publication number Publication date
US20100017173A1 (en) 2010-01-21
JP2009543240A (ja) 2009-12-03
WO2008007026A2 (fr) 2008-01-17
FR2903794A1 (fr) 2008-01-18
FR2903794B1 (fr) 2008-09-05

Similar Documents

Publication Publication Date Title
WO2008007026A3 (fr) Procédé de modélisation de l&#39;activité de commutation d&#39;un circuit numérique
WO2007047868A3 (fr) Systeme, procede, et programme informatique de detection precoce d&#39;evenements
FR2844656B1 (fr) Procede de signature electronique, programme et serveur pour la mise en oeuvre du procede
WO2007038080A3 (fr) Procede et systeme de chronometrage redondant
FR2854294B1 (fr) Procede de signature electronique avec mecanisme de delegation, equipements et programmes pour la mise en oeuvre du procede
WO2008042013A3 (fr) Système et procédé pour une optimisation de séquencement de réhébergement
EP2011105A4 (fr) Systeme et procede pour produire automatiquement des evenements tactiles d&#39;un signal audio numerique
WO2004111770A3 (fr) Systemes, procedes, et produits de programme informatique destines a la modelisation de benefices futurs incertains
ATE554443T1 (de) Anweisungsgesteuerte datenverarbeitungseinrichtung und -verfahren
WO2007127077A3 (fr) Systemes et procedes d&#39;amplification acoustique
EP1733474A4 (fr) Procede et circuit d&#39;egalisation adaptatifs de signaux multiples en reponse a un signal de commande genere a partir d&#39;un des signaux egalises
EP1668554A4 (fr) Systeme et procede d&#39;utilisation d&#39;une simulation de principes de base afin de faciliter un processus de fabrication de semiconducteurs
WO2004109465A3 (fr) Systemes, procedes et programmes informatiques de modelisation de l&#39;offre, de la demande et de la rentabilite d&#39;une marchandise
DE50212540D1 (de) Ür die zeitliche dauer eines sich periodisch wiederholenden impulsförmigen signals, und vorrichtung zur durchführung eines solchen verfahrens
WO2005019495A3 (fr) Systeme de commande pour un systeme de vaporisation
EP1677516A4 (fr) Systeme, procede et programme de traitement de signaux
WO2003069436A3 (fr) Systeme et procede de prediction de demande de pieces non programmee
WO2006007588A3 (fr) Procede et dispositif de generation d&#39;essais-types
WO2005124999A3 (fr) Melangeur a ecretage pour pistes audio multiples
WO2002101596A3 (fr) Procede et systeme pour soutenir les projets de construction d&#39;usines
FR2864654B1 (fr) Procede de determination de caracteristiques operationnelles d&#39;un programme
WO2005072407A3 (fr) Procede pour la quantification automatique de production d&#39;energie, utilisation de ressource et usure des turbines
WO2008001010A3 (fr) Procédé de modélisation du bruit injecté dans un système électronique
CN102170292B (zh) 一种数据处理方法、数据处理系统以及相关设备
AU2003226979A8 (en) System and method for performing functional analyses making use of a plurality of inputs

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07823568

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 2009518937

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 07823568

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 12373483

Country of ref document: US