WO2007108149A1 - 表示装置及びその駆動方法 - Google Patents

表示装置及びその駆動方法 Download PDF

Info

Publication number
WO2007108149A1
WO2007108149A1 PCT/JP2006/320311 JP2006320311W WO2007108149A1 WO 2007108149 A1 WO2007108149 A1 WO 2007108149A1 JP 2006320311 W JP2006320311 W JP 2006320311W WO 2007108149 A1 WO2007108149 A1 WO 2007108149A1
Authority
WO
WIPO (PCT)
Prior art keywords
path
power supply
electro
display device
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2006/320311
Other languages
English (en)
French (fr)
Inventor
Takahiro Senda
Seiji Ohhashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of WO2007108149A1 publication Critical patent/WO2007108149A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Definitions

  • the present invention relates to a display device using a current driving element such as an organic EL (Electro Luminescence) display or FED (Field Emission Display), and a driving method thereof.
  • a current driving element such as an organic EL (Electro Luminescence) display or FED (Field Emission Display)
  • the luminance and the current are in a proportional relationship, and the influence of external factors such as the ambient temperature is small.
  • the current control type is the preferred driving method for organic EL displays.
  • amorphous silicon, low-temperature polycrystalline silicon, or CG (Continuous Grain) silicon is used for a TFT (Thin Film Transistor) which is a switching element that constitutes a pixel circuit and a drive circuit in a display.
  • TFT Thin Film Transistor
  • it is common to suppress variations in luminance with a circuit configuration that compensates for variations in characteristics such as threshold voltage and mobility that tend to occur.
  • the current control type driving method is divided into two methods: a current programming method and a voltage programming method, when pixel circuits that compensate for variations in TFT characteristics are roughly classified.
  • the former the current value flowing in the driving TFT is programmed by the current signal, while the latter is programmed by the voltage signal.
  • the former can correct the threshold voltage and mobility of the driving TFT, while the latter only corrects the threshold voltage.
  • the voltage programming method corrects TFT mobility.
  • the current value is programmed with a voltage signal
  • the effect of parasitic capacitance is minimal and the circuit design is relatively simple.
  • the effect of variations in mobility on the current value can be expected to be suppressed by the TFT fabrication process to some extent compared to the effect of variations in threshold voltage. Therefore, even a voltage-programmed display device can obtain a sufficient display quality.
  • FIG. 10 shows a circuit configuration disclosed in Patent Document 1 as a pixel circuit configuration of an organic EL display employing a voltage control type driving method.
  • the pixel circuit 100 of the organic EL display employing the voltage control type driving method includes a driving TFT 110, a switching TFT 120, 130, 140, a capacitor 160, 150, and an organic EL. It consists of 170 elements (OLED: Organic Light Emitting Diode).
  • driving TFT 110 Driving TFT
  • switching TFT 120 switching TFT
  • capacitor 160 capacitor
  • 150 Organic EL
  • organic EL organic EL
  • the pixel circuit 100 is connected in series from the power supply line 184 (+ VDD) to the driving TFT 110, the switching TFT T130, and the organic EL element 170 in that order to the common cathode (GND). Between the gate terminal of the driving TFT 110 and the data line 180, the switching TFT 140 and the capacitor 160 are connected in series.
  • the switching TFT 120 is connected between the gate terminal and the drain terminal of the driving TFT 110, and the capacitor 150 is connected between the gate terminal of the driving TFT 110 and the power supply line 184.
  • the gate terminal of the switch TFT 140 is connected to the select line 181; the gate terminal of the switch TFT 120 is connected to the auto-zero line 182; and the gate terminal of the switch TFT 130 is connected to the illumination line 183. Yes.
  • FIG. 1 An example of operation timing of the pixel circuit 100 is shown in FIG.
  • the auto TFT line 182 and the illumination line 183 are set to a low potential in the first period, so that the switching TFTs 120 and 130 become conductive, and the drain terminal and the gate terminal of the driving TFT 110 And have the same potential.
  • the driving TFT 110 is also in a conducting state, and current flows from the power supply line 184 toward the organic EL element 170 through the driving TFT 110 and the switching TFT 130.
  • the data line 180 is set to the reference potential
  • the select line 181 is set to the low potential
  • the switch TF for the capacitor 160 is used.
  • the terminal on the T140 side is set to the reference potential Vstd.
  • the auto TFT line 182 is set to a high potential, so that the switching TFT 120 is turned off.
  • the difference between the gate terminal potential of the switching TFT 120 and the reference potential at that time is stored in the capacitor 160. That is, the gate terminal potential of the driving TFT 110 is a value corresponding to a threshold state (a state in which the gate-source voltage difference becomes the threshold voltage Vth) when the potential of the data line 180 is the reference potential Vstd (+ VDD + Vth).
  • the potential of the data line 180 is changed from the reference potential Vstd to the data voltage Vdata.
  • the gate terminal potential of the driving TFT 110 varies by the potential difference between the reference potential Vstd and the data potential Vdata.
  • the driving TFT 110 is set to a threshold state, and is set so that a current corresponding to the potential difference between the reference potential Vstd and the data potential Vdata flows. Therefore, the current value can be determined by the potential difference between the reference potential Vstd and the data potential Vdata related to the threshold voltage Vth of the driving TFT 110.
  • the current flowing through the driving TFT 110 is determined without being affected by the variation in the threshold voltage Vth.
  • the current value to be output to the OLED 170 can be set.
  • FIG. 12 shows a pixel circuit described in Patent Document 2.
  • a pixel circuit 200 shown in FIG. 12 includes a driving TFT 202, switch orders 201 ′ 203 ′ 204 ′ 205, capacitors 251 and 252, and an organic EL element 253.
  • the above five driving TFTs 202 and switch TFTs 201 ⁇ 203 ⁇ 204 ⁇ 205 are all p-channel type.
  • the power supply line (+ VDD) 271, the driving TFT 202, the switch TFT 204, and the organic EL element 253 are connected in series to the common cathode (GND).
  • the switch TFT 205 is connected in parallel with the organic EL element 253 so that the force between the switch TFT 204 and the organic EL element 253 reaches the common cathode.
  • the switch TFT 201 and the capacitor 251 are connected in series between the gate terminal of the driving TFT 202 and the data line 272 with the capacitor 251 switch TFT 201 as the data line 272 side.
  • the switching TFT 203 is connected between the gate terminal and the source terminal of the driving TFT 202.
  • the capacitor 252 is connected between the gate terminal of the driving TFT 202 and the power supply line 271 !.
  • the gate terminal of the switching TFT 201 is connected to the selection line 281, the gate terminal of the switching TFT 203 is connected to the control signal line 283, the gate terminal of the switching TFT 204 is connected to the control signal line 284, and the switching TFT 205 Is connected to the control signal line 285.
  • FIG. 13 shows the operation timing of the pixel circuit 200.
  • the control signal line 283 ⁇ 284 ⁇ 285 forces SLo w in the first period (time t3 to time t4) causes the switch TFT 203 '204 ⁇ 205 to become conductive, and the drive TFT 20 The drain terminal and the gate terminal of 2 have the same potential.
  • the driving TFT 202 becomes conductive, and a current flows from the driving TFT 202 toward the common cathode.
  • a current corresponding to the conduction state of the switch TFT 205 and the impedance ratio of the organic EL element 253 flows through each of the switch TFT 205 and the organic EL element 253.
  • the data line 272 is set to the precharge potential Vpc of the reference potential, and the selection line 281 is set to Low, so that the switching TFT 201 is turned on, and the other terminal of the capacitor 251 (terminal on the switching TFT 201 side) is connected.
  • the precharge potential Vpc which is the reference potential is set.
  • the control TFT 204 is turned off by setting the control signal line 284 to High.
  • the gate terminal potential of the driving TFT 202 gradually increases, and a value corresponding to the threshold voltage Vth of the driving TFT 202 (the threshold voltage Vth is a negative value between the gate and the source) (+ VDD + When Vth), the driving TF T202 becomes non-conductive.
  • the control TFT 203 is turned off by setting the control signal line 283 to High.
  • the difference between the gate terminal potential of the switching TFT 203 at that time and the precharge potential Vpc which is the reference potential is stored in the capacitor 251.
  • the gate terminal potential of the driving TFT 202 is a value corresponding to the threshold state when the potential of the data line 272 is the precharge potential Vpc which is the reference potential.
  • the selection line 281 is set to High to make the switching TFT 201 non-conductive, and the gate terminal potential of the driving TFT 202 is set to the terminal of the capacitor 252.
  • the selection period of the pixel circuit 200 is ended while maintaining the voltage between the two.
  • the driving TFT 202 to the organic EL element 253 are independent of the threshold voltage Vth of the driving TFT 202.
  • the current value to be output to can be set.
  • the current flowing to the organic EL element 253 in the first period can be suppressed by reducing the impedance when the switching TFT 205 is in a conductive state as compared with the organic EL element 253.
  • Patent Document 1 Japanese Patent Gazette “Special Table 2002-514320 Publication (May 14, 2002)”
  • Patent Document 2 Japanese Patent Publication “JP 2002-351401 Publication (published on December 6, 2002)”
  • Non-Patent Document 1 "4.0- in. TFT-OLED Displays and a Novel Digital Driving Method” (SI D'OO Digest, pp.924-927, Semiconductor Energy Laboratory)
  • Non-Patent Document 2 "Continuous Grain Silicon Technology and Its Applications for Active Matrix Display” (AM-LCD 2000, pp.25-28, Semiconductor Energy Laboratory)
  • Non-Patent Document 3 "Polymer Light-Emitting Diodes for use in Flat” panel Display "(AM-L CD '01, pp.211-214, Semiconductor Energy Laboratory)
  • a desired current related to the threshold voltage V th of the driving TFT 110 can be supplied to the organic EL element 170.
  • the organic EL element 170 emits light.
  • the first period shown in FIG. 10 is a period for compensating the threshold voltage, and it is difficult to accurately control the current flowing through the driving TFT 110. Therefore, the current flowing through the organic EL element 170 cannot be controlled and may emit light with a visible luminance. Therefore, when the contrast is lowered and the organic EL element is deteriorated, there is a problem.
  • the current flowing through the organic EL element 253 can be suppressed by bringing the switching TFT 205 connected in parallel with the organic EL element 253 in the first period shown in FIG.
  • the impedance when the switching TFT 205 is in a conductive state is not so small as compared with the impedance of the organic EL element 253. Therefore, even when the pixel circuit 200 shown in FIG. 12 is used, a reduction in contrast and a deterioration of the organic EL element 253 cannot be avoided.
  • the present invention has been made in view of the above-described conventional problems, and an object of the present invention is to suppress a decrease in contrast due to unnecessary light emission in a pixel circuit and a deterioration of an electro-optical element, and also for driving. It is to realize a display device and a driving method thereof that can obtain a high-quality display by freely setting a period for compensating the threshold value of the transistor and performing more accurate compensation.
  • the display device of the present invention includes pixel circuits arranged corresponding to the respective intersections of the scanning lines and the data signal lines, and each of the pixel circuits is a current driven type. Scanning signal output from the scanning signal output circuit to the scanning line. A display device that writes a display signal corresponding to the driving current of the electro-optic element to the pixel circuit that is in a writable state by a signal through the data signal line. On the first path connecting the wiring and the second power supply wiring, the driving element for determining the current to be passed through the first path by the display signal and the electro-optical element are connected in series.
  • the first switching element and the second switching having different controls are connected on the second path connecting the driving element and the electro-optic element on the first path to the third power supply wiring or signal wiring.
  • An element is provided on the second path connecting the driving element and the electro-optic element on the first path to the third power supply wiring or signal wiring.
  • the current that flows when setting the threshold state of the drive element is set to the first path in the second path.
  • the third wiring through the switching element and the second switching element it is possible to prevent the electro-optical element from flowing.
  • a current can flow between the first power supply wiring on the drive element side or the second power supply wiring and the third wiring among the first power supply wiring and the second power supply wiring.
  • the current set from the driving element to the electro-optical element is changed. It can flow. That is, a current can flow between the first power supply wiring and the second power supply wiring.
  • the pixel circuit can be configured such that the electro-optical element does not emit light during a period other than image display, such as a period during which the drive element is in the threshold state.
  • the current generated during the period in which the drive element is in the threshold state is bypassed.
  • a third wiring different from the power source of the electro-optical element for the wiring to be released and letting it escape to the third wiring, it is possible to cut off the current to these unnecessary electro-optical elements.
  • the display device of the present invention includes a pixel circuit arranged corresponding to each intersection of the scanning line and the data signal line, and each of the pixel circuits has a current.
  • the electro-optical element via the data signal line
  • a driving element for determining a current to flow and the electro-optical element are connected in series, and between the driving element and the electro-optical element on the first path, the first power supply wiring or the second Either power supply wiring or the above
  • a first switching element and a second switching element having different controls are provided on a second path connecting the data signal line. Note that the difference in control means that the first switching element and the second switching element can be driven independently of each other.
  • the first switching element and the second switching element are brought into a conducting state, whereby the current that flows when the driving element is set to the threshold state is changed to the first path in the second path. Do not flow through the electro-optic element by flowing either the first power supply wiring or the second power supply wiring through the switching element and the second switching element or the data signal line. Can do.
  • a current can flow between either the second power supply wiring or the data signal line. Therefore, the first power supply wiring or the second power supply wiring that is the wiring of the anode or the cathode of the electro-optic element or the display signal is transmitted as a wiring that bypasses the current that flows when the driving element is set to the threshold state.
  • Use data signal lines It is possible to pass the current by avoiding the portion of the first path where the electro-optic element is present.
  • the current set from the driving element to the electro-optical element is changed. It can flow. That is, a current can flow between the first power supply wiring and the second power supply wiring through the first path where the electro-optic element exists.
  • the display device of the present invention when one of the first switching element and the second switching element transmits a display signal from the display signal output circuit through the data signal line.
  • the non-conducting state it is preferable that the non-conducting state be controlled.
  • the pixel circuit is provided corresponding to each intersection of the scanning line and the data signal line, and each of the pixel circuits is a current-driven electro-optic.
  • a display signal output circuit power corresponding to the driving current of the electro-optic element via the data signal line, to the pixel circuit which is in a writable state by the scanning signal output from the scanning signal output circuit to the scanning line.
  • the first switch with different control A switching element and a second switching element, and one of the first switching element and the second switching element is configured such that when a display signal is transmitted from the display signal output circuit through the data signal line, Control to non-conduction state.
  • the pixel circuit is arranged corresponding to each intersection of the scanning line and the data signal line, and each of the pixel circuits is a current-driven electro-optic.
  • a drive element and the electro-optic element are connected in series, and between the drive element and the electro-optic element on the first path, either the first power supply wiring or the second power supply wiring; Or the above data signal line
  • a first switching element and a second switching element with different controls are provided on a second path connecting the two, and one of the first switching element and the second switching element is the display signal output When a display signal is transmitted from the circuit through the data signal line, the non-conductive state is controlled.
  • any one of the first switching element and the second switching element in the period in which the display signal of the corresponding pixel circuit is output through the display signal output circuit power data signal line. Can be in a non-conducting state.
  • the first power supply wiring or the second switching element is turned off by turning off one of the first switching element and the second switching element. Power supply wiring power of the current flowing through the drive element to the second path can be cut off.
  • the second power supply element is transmitted via the first power supply wiring or the second power supply wiring force driving element during the period when the display signal is transmitted!
  • the current flowing through the path can be cut off. This prevents the current flowing through the second path from interfering with the signals of other wirings, making it possible to use data signal lines as the third wiring and reducing the number of wirings required for the circuit configuration. be able to.
  • a conduction selection period for bringing the second path into a conducting state by bringing both the first switching element and the second switching element into a conducting state Non-conductive one of the first switching element and the second switching element It is preferable to provide a non-conduction selection period in which the second path is made non-conductive by setting the communication state.
  • the driving element force forms a state in which no current flows through the electro-optic element while a current flows in the second path.
  • the non-conduction selection period in which the second path is non-conductive it is possible to form a state in which a current flows from the drive element to the electro-optical element without flowing a current from the drive element to the second path.
  • the drive element can be temporarily turned on during the conduction selection period.
  • the drive element is set to the threshold state without passing the current through the second path by executing the non-conduction selection period after the drive element is once turned on in the conduction selection period. can do.
  • a display signal can be applied to the gate terminal of the drive element in the non-conduction selection period.
  • the data signal line can be used for the second path, and the wiring necessary for the pixel circuit can be reduced.
  • the path on the drive element side in the first path is in a conduction state
  • the path on the electro-optic element side is preferably brought into a non-conductive state by a third switching element provided on the first path.
  • the third switching element in the conduction selection period in which the second path is conducted, the third switching element is brought into a non-conduction state while a current flows from the drive element to the second path.
  • the driving element force is applied during the period in which the electro-optical element emits light according to the transmitted display signal. It is possible to form a state in which current is passed through the electro-optic element without passing current through the second path.
  • the potential of one of the first power supply wiring and the second power supply wiring is variable.
  • the potential of the first power supply wiring or the second power supply wiring on the side connected to the anode or the cathode of the electro-optical element is less than the threshold value at which the current flowing through the electro-optical element emits light.
  • the electro-optic element is switched by switching between a potential at which a voltage such as to be applied is applied and a potential at which a current flowing through the electro-optic element contributes to light emission. It is possible to switch whether or not the current is passed through.
  • the path on the drive element side in the first path is in a conduction state
  • the path on the electro-optic element side of the first path is preferably made non-conductive by varying at least one potential of the first power supply wiring or the second power supply wiring.
  • the potential of the first power supply wiring or the second power supply wiring is set while a current flows through the driving element force second path.
  • the electro-optical element is not supplied with a current in the second path, while a state in which no current flows in the electro-optical element is formed by the fluctuation. It is possible to form a state in which a current flows through
  • the potential of the cathode or anode is changed so that no current flows through the electro-optic element.
  • the current flowing through the electro-optic element can be interrupted without adding a switching element to the first path, and the current can be passed through the second path. Therefore, the pixel circuit configuration can be simplified.
  • the output current of the driving element is set to the second path before the driving element is set to the threshold state.
  • the drive element is brought into the threshold state after the conduction selection period in the second path.
  • the conduction selection period in which the drive element is once in the conduction state, and the drive element force drive without passing current through the second path It can be set separately from the non-conduction selection period in which a display signal is applied to the gate terminal of the element. That is, the conduction selection period can be a preparation period for performing threshold compensation of the drive element, and the non-conduction selection period can be a period for setting the drive element to a threshold state and a display signal writing period.
  • the conduction selection period is executed before the non-conduction selection period, it can be executed in different horizontal scanning periods. Therefore, since the interval between the two selection periods can be widened, the period for setting the drive element to the threshold state is not limited within one horizontal scanning period, and the drive element takes a sufficient amount of time. Can be set to a more accurate threshold state.
  • the electro-optic element has an organic EL element force.
  • contrast can be increased and deterioration of the organic EL element can be suppressed.
  • the driving element, the first switching element, and the second switching element have a thin film transistor power.
  • the drive device, the first switching device, and the second switching device are all made up of thin film transistors, whereby the display device can be manufactured easily and with high performance. be able to.
  • the display device of the present invention it is preferable that all the thin film transistors included in the pixel circuit have the same channel polarity.
  • the thin film transistor to be arranged in the pixel circuit can be manufactured by the same process, it becomes possible to avoid the complexity of the process such as an increase in mask types due to the mixture of different channel polarities. . Therefore, the display device can be reduced in cost.
  • the transistors have the same channel polarity, the two transistors can be arranged closer to each other, and more transistors can be arranged even in the same area.
  • the drive element is a p-channel thin film transistor! /.
  • the current flowing from the drive element can be determined with respect to the potential of the first power supply wiring or the second power supply wiring of the gate terminal of the drive element. Therefore, it is possible to avoid the load fluctuation in the source follower ⁇ , and to drive the driving element force with an accurate current.
  • the drive element is an n-channel thin film transistor! /.
  • the current flowing from the drive element can be determined with respect to the potential of the first power supply line or the second power supply line of the gate terminal of the drive element. Therefore, it is possible to avoid the load fluctuation in the source follower ⁇ , and to drive the driving element force with an accurate current.
  • the data signal line in the conduction selection period in which the second path is in a conduction state, is in a non-conduction selection in which the second path is in a conduction state. It is preferable that a potential different from the period is given and the potential is variable.
  • the data signal line is also given a precharge potential different from the display signal during the conduction selection period in which the second path is in the conduction state, and the drive element is brought to the threshold state based on the potential.
  • the potential difference between the precharge potential and the display signal potential can be applied to the gate potential of the drive element by setting the display signal to a new reference potential.
  • the conduction selection period by providing a variable precharge potential to the data signal line, it is possible to create a situation in which the gate potential of the driving element is different even when a display signal having the same potential is applied. Brightness can be generated.
  • the driving element has a p-channel thin film transistor power, and the potential applied to the data signal line is It is preferable that the reference potential is set when the peak luminance is maximum, and is adjusted only in the direction lower than the reference potential.
  • the precharge potential can be realized by shifting the potential to either side with reference to the potential of the display signal for black display.
  • the display data potential for black display is applied.
  • the display quality may be deteriorated.
  • the precharge potential is based on the potential at which the peak luminance is maximum, and the contrast is controlled by changing the potential only in a direction lower than the reference potential, that is, by controlling the potential to decrease. Peak luminance can be achieved without reduction.
  • the driving element in the conduction selection period in which the second path is in a conduction state, has an n-channel thin film transistor power, and is a potential applied to the data signal line. Is preferably adjusted only in a direction higher than the reference potential when the peak luminance is maximum.
  • the potential between the precharge potential and the display signal must be set so that a potential difference does not occur in order to achieve black display. It is desirable that they are approximately equal. Therefore, for white display, the potential of the display signal is It is necessary to set the black display data as the lower limit and a higher potential.
  • the precharge potential can be realized by shifting the potential to either side with reference to the potential of the display signal for black display.
  • the display data potential for black display is applied.
  • the precharge potential is based on the potential at which the peak luminance is maximum, and the potential is increased only by changing the potential in a direction higher than the reference potential, that is, the potential is increased, thereby reducing the contrast.
  • the peak brightness can be realized without doing so.
  • one input / output terminal of the drive element is connected to the first power supply wiring, and the other input / output terminal of the drive element is connected to the first switching element.
  • the first switching element and the second switching element are connected in series between the other input / output terminal of the driving element and a third wiring, and the electro-optical element is connected to the driving element. It is preferable that the other input / output terminal and the second power supply wiring be electrically connected.
  • one input / output terminal of the drive element is connected to the first power supply wiring, and the other input / output terminal of the drive element is connected to the first switching element.
  • the first switching element and the second switching element are connected in series between the other input / output terminal of the driving element and the second power supply wiring, and the electro-optical element is connected to the driving element. It is preferable that the other input / output terminal of the element is electrically connected to the second power supply wiring.
  • an electric current is passed through the second power supply wiring to cause the electro-optic element to It is possible to set a period for setting a driving element that does not pass current to a threshold state. This makes it possible to distinguish between a state in which no current flows from the drive element to the electro-optic element and a state in which current flows from the drive element to the electro-optic element, and blocks current to unnecessary electro-optic elements. can do. As a result, it is possible to realize a display device capable of increasing the contrast as compared with the conventional pixel circuit and suppressing the deterioration of the electro-optical element.
  • FIG. 1 is a circuit diagram showing a configuration of a first pixel circuit, showing an embodiment of a display device according to the present invention.
  • FIG. 2 is a block diagram showing the overall configuration of the display device.
  • FIG. 3 is a timing chart showing the operation of the first pixel circuit in the display device.
  • FIG. 4 is a timing chart showing another operation of the first pixel circuit in the display device.
  • FIG. 5 is a circuit diagram showing a configuration of a second pixel circuit in the display device.
  • FIG. 6 is a timing chart showing the operation of the second pixel circuit in the display device.
  • FIG. 7 is a circuit diagram showing a configuration of a third pixel circuit in the display device.
  • FIG. 8 is a circuit diagram showing a configuration of a fourth pixel circuit in the display device.
  • FIG. 9 is a circuit diagram showing a configuration of a fifth pixel circuit in the display device.
  • FIG. 10 is a circuit diagram showing a conventional technique and showing a configuration of a pixel circuit in a display device.
  • FIG. 11 is a timing chart showing the operation of the pixel circuit in the display device.
  • FIG. 12 is a circuit diagram showing a configuration of another pixel circuit in a conventional display device.
  • FIG. 13 is a timing chart showing the operation of the other pixel circuit.
  • CAi power supply wiring (second power supply wiring)
  • Vp power supply wiring (first power supply wiring)
  • the switching element used in the present invention can be composed of an amorphous silicon TFT, a low temperature polysilicon TFT, a CG (Continuous Grain) silicon TFT, or the like, but in this embodiment, a CG silicon TFT is used.
  • Non-Patent Document 1 the configuration of the CG silicon TFT is disclosed in Non-Patent Document 1
  • Non-Patent Document 2 the manufacturing process of the CG silicon TFT is disclosed in Non-Patent Document 2, for example. That is, since the configuration of CG silicon TFT and its manufacturing process are both known, detailed description thereof is omitted here.
  • organic EL element which is an electro-optical element used in the present embodiment is well known because its configuration is disclosed in, for example, Non-Patent Document 3, and is described here in detail. Explanation is omitted.
  • FIG. 2 shows a configuration of display device 10 of the present embodiment.
  • the pixel circuit Aij has each intersection of a plurality of data line 3 ⁇ 4 as a data signal line arranged in parallel with each other and a scanning line Gi as a scanning line arranged in parallel with a plurality of perpendicular to each other. Are arranged in matrix.
  • the data line 3 is connected to the source driver circuit 1 in order to supply a signal to the pixel circuit Aij.
  • the running line Gi is connected to the gate driver circuit 2.
  • the source driver circuit 1 and the gate driver circuit 2 use a polycrystalline silicon TFT or a CG silicon TFT on the same substrate as the pixel circuit Aij in order to reduce the overall size of the display device 10 and reduce the manufacturing cost. Thus, it is preferable to form all or part of them.
  • the source driver circuit 1 includes an m-bit shift register la, a register lb, a latch lc, and m DZA converters Id.
  • the shift register la has m registers connected in cascade, and the start pulse SP input from the control circuit 3 to the first register is synchronized with the clock CLK. Each output stage force is also output to the register lb as a timing pulse DLP.
  • the display data DA is input from the control circuit 3 to the register lb at the timing when the timing pulse is input. Display data DA in the register lb When the data is stored, it is input to the display data DA force latch 1c for one row in synchronization with the latch pulse LP input from the control circuit 3 to the latch lc. Each of the display data DA held in the latch 1c is output to the corresponding DZ A converter Id.
  • One DZA converter Id is provided for each data line 3 and gives the display data DA to which the latch lc force is input as an analog signal voltage Da to the corresponding data line Sj.
  • the gate driver circuit 2 includes a shift register circuit, a logic operation circuit, and a not-shown circuit (not shown).
  • the input start pulse YI is transferred within the shift register circuit in synchronization with the clock YCK, and the pulse output from each output stage of the shift register circuit and the timing signal OE are transferred by the logic operation circuit.
  • the logic operation is performed, and the necessary voltage is output to the corresponding scanning line Gi through the notifier and the control line Wi'Ei (not shown) arranged in parallel with the scanning line Gi.
  • a plurality of pixel circuits Aij are connected to each scan line Gi, and the pixel circuits Aij are scanned by the scan line Gi in units of these groups.
  • the source driver circuit 1 is a line-sequential scanning type circuit that transmits data to the pixel circuit Aij for one scanning line at a time.
  • a dot-sequential scanning circuit that sequentially transmits data to each pixel may be used.
  • V and misalignment are the same as those of the source driver circuit 1 used in the polysilicon TFT liquid crystal, etc., and detailed description of the dot sequential scanning type circuit is omitted here.
  • the precharge circuit 4 determines the potential of the precharge voltage Vpc by the voltage control signal PDA input from the control circuit 3 and precharges the data line Sj at a predetermined timing by the timing pulse PCK. Give Vpc.
  • the control circuit 3 is a circuit that outputs the start pulse SP, the clock CLK, the display data DA, and the latch pulse LLP to the source driver circuit 1.
  • the control circuit 3 outputs a timing signal OE, a start pulse YI, and a clock YCK to be given to the gate driver circuit 2. Further, the control circuit 3 outputs a voltage control signal PDA and a timing pulse PCK to the precharge circuit 4.
  • the power for arranging the power supply wiring Vp and the common cathode Vcom or the cathode wiring CAi in the region where the pixel circuit Aij is arranged will be described later.
  • this implementation In the description of the embodiment, for convenience, the power supply wiring Vp is set as the first power supply wiring, and the common cathode Vcom or the cathode wiring CAi is set as the second power supply wiring.
  • FIG. 1 is a circuit diagram showing a configuration of the pixel circuit Aij20 of the present embodiment.
  • the pixel circuit Aij20 includes a driving TFT 21 as a driving element, a switching string 22 '23' 24 '25' 26, a capacitor C1'C2, and an organic EL as an electro-optical element. Equipped with element EL. Note that all the TFT channel polarities are p-type.
  • the switch TFT 22 '23 functions as the first switching element and the second switching element of the present invention.
  • the driving TFT 21, the switching TFT 22, and the organic EL element EL are arranged in this order on the first path connecting the power wiring Vp and the common cathode Vcom with the driving TFT 21 as the power wiring Vp side.
  • the driving TFT 21 is a driving transistor that supplies a driving current to the organic EL element EL.
  • the TFT22 for switching is a switching transistor. It should be noted that the positions of the TFT22 for the switch and the organic EL element EL may be interchanged with each other even in the above relationship.
  • the power supply wiring Vp is at a constant potential VDD.
  • a constant potential VSS (VDD> VSS) is applied to the common cathode Vcom, which serves as a common electrode for each organic EL element EL.
  • the switch TFT 23 and the capacitor C1 are connected in series between the data line Sj and the gate terminal of the drive TFT 21 in this order: the switch TFT 23 and the capacitor C1.
  • a connection point between the drain terminal of TFT23 for switch and capacitor C1 is A.
  • Capacitor C2 is connected between node A and power supply wiring Vp!
  • the switch TFT 24 is connected between the gate terminal and the drain terminal of the drive TFT 21.
  • the switching TFT 22 is provided between the driving TFT 21 on the first path and the organic EL element EL.
  • the connection point between the switch TFT 22 and the drive TFT 21 is K, and the switch TFT 25 (first switch) is connected to the second path connecting the connection point K and the data line 3 ⁇ 4. (Switching element) ⁇ 26 (second switching element) is provided.
  • the gate terminal of the TFT23 ⁇ 25 for the switch is connected to the scanning line Gi, and the TFT2 for the switch
  • the gate terminal of 4.26 is connected to the control wiring Wi, and the gate terminal of the TFT22 for switch is connected to the control wiring Ei.
  • the polarity of the TFTs may be partially n-type or all n-type as long as the connection of each element and wiring, the control signal, and the display data signal are appropriately selected.
  • the power using the data line 3 ⁇ 4 as the third wiring here is not limited to this, and any wiring that is different from the power supply wiring Vp and the common cathode Vcom and whose potential can be set may be used. .
  • FIG. 3 is a timing chart showing the operation of the pixel circuit Aij20 having the above configuration.
  • the operation of the pixel circuit Aij20 is controlled by the source driver circuit 1 and the gate driver circuit 2 based on the aforementioned various signals supplied from the control circuit 3.
  • the operation of the pixel circuit Aij20 will be described with reference to the timing chart of FIG.
  • FIG. 3 shows the timing at which the potentials set on the scanning line Gi, the control wiring Wi′Ei, and the data line Sj change. Further, each of the scanning line Gi + 1 and the control wiring Wi + 1 1Ei + 1 is connected to the same data line Sj and the pixel circuit A (i + 1) connected to the scanning line Gi + 1 scanned next to the scanning line Gi. ) Corresponds to j. Therefore, from time tO to time t4 in Fig. 3 corresponds to one horizontal scanning period.
  • time tO to time tlO is a selection period of the pixel circuit Aij20.
  • the potential of the control wiring Wi is set to GL (Low), so that the switch TFTs 2 and 26 are turned on. Further, by setting the potential GL of the scanning line Gi from time t2 to time t3, the switching TFT 23'25 is turned on. From time t2 to time t3 is the conduction selection period of the second path.
  • the precharge potential Vpc is applied from the precharge circuit 513 to the data line Sj during the period from time t2 to time t3. Therefore, the potential at node A is the precharge potential V pc, and this precharge potential Vpc is stored in the capacitor C2. On the other hand, at both ends of the capacitor C1, the potential on the gate terminal side of the driving TFT 21 is also the precharge potential Vpc, and there is almost no potential difference.
  • the switching TFT 22 since the switching TFT 22 is in a non-conductive state, the current flows from the power supply wiring Vp through the driving TFT 21 and the switching TFT 25 '26 to the data line Sj in order, and the current flows through the organic EL element EL. Is not flowing.
  • the potential of the scanning line Gi is set to GH, and the switching TFT 23.25 is turned off. Therefore, the current in the second path is cut off. Further, the connection point A is disconnected from the data line 3, and at this stage, the capacitor C2 holds the electric charge so that the potential at the connection point A becomes the precharge potential Vpc.
  • the potential of the gate terminal of the driving TFT21 is supplied through the power supply wiring Vp and the driving TFT21 and the switching TFT23. It flows in and gets higher gradually.
  • the driving TFT21 becomes a value (Vp + Vth) corresponding to the threshold voltage Vth of the driving TFT21 (however, the threshold voltage Vth is a negative value between the gate and the source)
  • the driving TFT21 is in a non-conductive state. It becomes.
  • This period is a period for compensating the threshold voltage variation of TFT. Thereby, whatever threshold voltage the driving TFT 21 has, the driving TFT 21 can be in the threshold state during this period.
  • the gate potential of the driving TFT 21 is stored by the capacitor C1. Further, at time t5, the potential TF SGH of the control wiring Wi becomes SGH, so that the switch TFs 24 and 26 are turned off. Therefore, the capacitor C1 can hold a potential corresponding to the threshold voltage of the driving TFT 21. At this time, the potential at the connection point A is the precharge potential Vpc, and the potential difference held in the capacitor C1 is Vp + Vth ⁇ Vpc with reference to the data line third side. To control the desired current to flow through the driving TFT 21, it is necessary to change the gate-source voltage of the driving TFT 21 by a voltage corresponding to the desired current from the threshold state.
  • the potential of each power supply line and data line is set so that the precharge potential Vpc applied to the data line Sj is slightly lower than the potential at which the driving TFT 21 is in the threshold state in the direction of becoming conductive. It is desirable to adjust. As a result, the fluctuation of the potential of the gate terminal in the driving TFT 21 from time t3 to time t5 can be suppressed to be small, and the value of the voltage Va can be suppressed to be small.
  • the potential of the scanning line Gi is set to GL, so that the switching TFTs 2 3 25 are turned on.
  • the data line 3 is supplied from the source driver circuit 1 with a potential Da that provides the potential of the gate terminal of the driving TFT 21 so that a desired current flows through the organic EL element EL.
  • Vda Vp + Vth -Vpc + Da
  • the threshold voltage Vth is compensated for the voltage corresponding to each driving TFT 21 from time t3 to time t5, the current flowing through the driving TFT 21 is not affected by variations in the threshold voltage Vth. It is determined according to the potential difference between the specified precharge potential Vpc and the data potential Da.
  • the precharge circuit 4 determines the potential of the precharge voltage Vpc by the voltage control signal PDA input from the control circuit 3 and applies it to the data line 3.
  • the current flowing through the driving TFT 21 increases as the potential of the precharge potential Vpc increases in relation to Vpc ⁇ Da. That is, the peak luminance can be increased as the precharge potential Vpc is increased.
  • the reference potential of the precharge potential Vpc is originally black. In other words, it is necessary to set the current value so that it hardly contributes to light emission, and to adjust the potential so that a desired state is obtained when display data for setting the organic EL element EL to the non-light emitting state is transmitted.
  • the potential of the precharge potential Vpc is adjusted so as to be in a desired state when the display data for black display is transmitted, and the precharge potential Vpc has the potential as the upper limit. It is desirable to set the potential and display data of each power supply wiring so that the potential Vpc has the highest peak luminance at that potential. By setting in this way, the peak luminance can be adjusted to increase by increasing the precharge potential Vpc, and even when the maximum peak luminance is generated, the display data for black display is displayed. Is reflected correctly.
  • the polarity of the driving TFT 21 may be n-type as long as the potential of the precharge potential Vpc, each control signal, and the display data signal are appropriately selected.
  • the switch TFT 25 is in the conductive state, and the force switch TFT 26 is in the non-conductive state, and the second path is the non-conductive selection period. Therefore, the current does not flow from the power supply wiring Vp to the data line Sj set to the data potential Da, and the data potential Da does not interfere. Therefore, since the data line example can be used as the third wiring connecting the second path, the area occupied by the pixel circuit Aij20 can be kept small.
  • the switching TFT 25 '26 does not need to be an independent TFT having a relatively large area.
  • a dual TFT which is generally used for a switching element having a role such as a switching TFT 23 ⁇ 24, is used.
  • a TFT with a gate structure may be used.
  • a TFT with a dual gate structure has two gate terminals. Usually, the force to apply a common potential. Each gate terminal can be regarded as a TFT for TFT25 ⁇ 26 and connected to different control lines. Is possible. If the TFT has a dual gate structure, the occupied area will not increase significantly compared to the TFT normally used.
  • the existing Gi and Wi can be used as a control line for a TFT for a switch that occupies a larger area than that of a TFT, and the data line 3 ⁇ 4 is used as a third line.
  • the existing Gi and Wi can be used as a control line for a TFT for a switch that occupies a larger area than that of a TFT, and the data line 3 ⁇ 4 is used as a third line.
  • the potential of the scanning line Gi is set to GH, and the potential difference is held in the capacitor C2 so that the connection point A becomes the data potential Da.
  • the potential of the gate terminal of the driving TFT 21 is held at the potential Vda through which a desired current flows, and the program with the specified display data is completed.
  • control lines of the TFTs for each switch can be shared, and the data line example can be used as the third wiring, and the above-described effects can be obtained without increasing the area occupied by the pixel circuit.
  • FIG. 8 is a timing chart showing the operation of the pixel circuit Aij 20 of this embodiment.
  • each signal is basically the same as in FIG. However, the period for compensating the threshold voltage Vth of the driving TFT 21 as a driving element is different from that in the first embodiment.
  • Example 1 the compensation period of the threshold voltage Vth corresponds to the time t3 to the time t5 in FIG. In FIG. 3, since the period from time tO to time t4 corresponds to one horizontal scanning period, the compensation period of the threshold voltage Vth described above is only shorter than one horizontal scanning period. I can't keep it.
  • time t3 to time t9 can be secured as the compensation period of the threshold voltage Vth. This is a period longer than one horizontal scanning period.
  • the period from time tlO to time ti l that is, the timing of transmitting the data potential from the data line 3 ⁇ 4 to the pixel circuit Aij20 corresponding to the scanning line Gi (the second path of the pixel corresponding to the scanning line Gi If the non-conduction selection period) maintains the relationship shown in Fig. 4, it is possible to set a longer period.
  • the compensation period of the threshold voltage Vth can be set without being restricted by one horizontal scanning period. It becomes.
  • FIG. 5 is a circuit diagram showing a configuration of a pixel circuit Aij30 that is the pixel circuit Aij of the present embodiment.
  • the pixel circuit Aij30 is composed of a driving TFT 21 as a driving element, a switch sword. Ding 23 '24' 25 '26, capacitors C1 'C2 and organic EL element EL as electro-optic element. Note that all the TFT channel polarities are p-type.
  • the configuration of the pixel circuit Aij30 is such that, in the pixel circuit Aij 20 of FIG. 1, the switching TFT 22 is removed and the control wiring Ei is removed, and the common cathode Vcom is used as the power supply wiring CAi. Therefore, the drain terminal of the driving TFT 21 and the anode of the organic EL element EL are directly connected, and the elements on the first path are only the driving TFT 21 and the organic EL element EL, and the connection point is K.
  • the polarity of the TFTs may be partially n-type or all n-type as long as the connection of each element or wiring, the control signal, and the display data signal are appropriately selected.
  • the power using the data line Sj as the third wiring is not limited to this, and any wiring that is different from the power wiring Vp and the power wiring CAi and whose potential can be set is used. Good.
  • FIG. 6 is a timing chart showing the operation of the pixel circuit Aij 30 configured as described above.
  • the timing chart in FIG. 6 plays the same role as the corresponding signal in the timing chart in FIG. 3 except for CAi. Accordingly, the pixel circuit Aij30 operates in the same manner as the pixel circuit Aij 20 except for the operation of the power supply wiring CAi.
  • the power supply wiring CAi in the timing chart of FIG. 6 corresponds to the control wiring Ei in the timing chart of FIG. That is, by raising the potential of the power supply wiring CAi to the potential Vch where current that contributes to light emission does not flow in the organic EL element EL, the current of the path from the connection point K of the pixel circuit Aij30 to the power supply wiring CAi is cut off. The threshold voltage of the driving TFT 21 is compensated. In addition, after setting the gate terminal potential of the driving TFT 21 in the same manner as in Example 1 so that a desired current flows, the potential of the power supply wiring CAi is changed to Vcl, so that the first from the connection point K is set. So that current flows through the path. Therefore, the power supply wiring CAi plays the role of the switch TFT 22 and its control wiring Ei in the pixel circuit Aij 20.
  • the pixel circuit Aij30 similarly to the pixel circuit Aij20, two switching elements are installed in the second path, and each of them performs different control to compensate for the threshold voltage.
  • unnecessary light emission of the organic EL element can be suppressed, the contrast can be improved and the element life can be extended.
  • control lines of the TFTs for each switch can be shared, and the data line example can be used as the third wiring, and the above effect can be obtained without increasing the area occupied by the pixel circuit.
  • the switching TFT 22 and the control wiring Ei in the pixel circuit Aij20 can be omitted, the area occupied by the pixel circuit Aij30 can be kept small.
  • the potential Vch of the power supply wiring CAi is set to such a potential that the voltage applied between the anode and the cathode of the organic EL element EL is in the forward direction and becomes the threshold voltage of the organic EL element EL. It is desirable to do. This is because the voltage applied between the anode and cathode of the organic EL element EL is set to a potential that is forward and lower than the threshold voltage of the organic EL element EL or in the reverse direction. Then, the power consumption accompanying charging / discharging of the power supply wiring CAi increases, and the power consumption of the display device 10 increases. [Example 4]
  • FIG. 7 is a circuit diagram showing a configuration of a pixel circuit Aij40 that is the pixel circuit Aij of the present embodiment.
  • the pixel circuit Aij40 includes a driving TFT 21 as a driving element, a TFT 22 '23' 24'45 '26 for a switch, a capacitor C1'C2, and an organic E as an electro-optical element.
  • Equipped with L element EL Equipped with L element EL. Note that all the TFT channel polarities are p-type.
  • This pixel circuit Aij40 is connected to the common cathode Vcom (second power supply wiring) from the data line 3 ⁇ 4 to the connection destination of the switch TFT 24, that is, the connection destination of the second path in the pixel circuit Aij 20 of FIG. It has a configuration with a TFT45 for the switch that has been changed.
  • Vcom second power supply wiring
  • the polarity of the TFT may be partially n-type or all n-type as long as the connection of each element or wiring, the control signal, and the display data signal are appropriately selected.
  • the power using the common cathode Vcom, which is the second power supply wiring, as the connection destination of the second path is not limited to this, and the power supply wiring Vp can be used if the polarity of each TFT is appropriately adjusted. (First power supply wiring) may be used.
  • the switching TFT 26 is in the non-conducting state during the non-conducting selection period of the second path. Can block the flow to Vcom. Therefore, even if the control wiring is shared, it is possible to prevent unnecessary current from flowing through the power supply wiring and to suppress current fluctuation in the first path due to fluctuations in the potential of the power supply wiring. effective.
  • FIG. 8 is a circuit diagram showing a configuration of a pixel circuit Aij50 that is the pixel circuit Aij of the present embodiment.
  • the pixel circuit Aij50 is composed of a driving TFT 21 as a driving element, a switch sword. Ding 22 '23' 24 '55' 26, capacitors C1 'C52, and organic EL elements EL as electro-optical elements. Note that all the TFT channel polarities are p-type.
  • This pixel circuit Aij50 is connected to the power wiring Ve (third wiring) from the data line 3 ⁇ 4 to the connection destination of the switch TFT 25, that is, the connection destination of the second path in the pixel circuit Aij20 of FIG.
  • the switch has a TFT55 for the switch.
  • the capacitor C2 in the pixel circuit Aij20 in FIG. 6 is a capacitor C52 that is changed from the connection point A to the power supply wiring Ve.
  • the TFT polarity may be partially n-type or all n-type as long as each element or wiring connection, control signal, and display data signal are appropriately selected.
  • the reference of the capacitor C2 provided in the pixel circuit Aij 20 is determined from the power supply wiring Vp whose potential varies according to the total amount of current flowing through the pixel circuits Aij20 to Aij40 of the display device 10, from the second path.
  • FIG. 9 is a circuit diagram showing a configuration of a pixel circuit Aij60 that is the pixel circuit Aij of the present embodiment.
  • the pixel circuit Aij60 includes a driving TFT 61 as a driving element, a switch j3 ⁇ 4TFT62- 63-64- 65-66, a capacitor COl 'C02, and an organic EL element EL as an electro-optical element. It has. Note that all TFT channel polarities are n-type.
  • This pixel circuit Aij60 is the same as the pixel circuit Aij20 in Fig. 1; Ding 22 '23' 24 '25' 26 11 type each? Ding for driving? Ding 61, switch TFT62 '63 ⁇ 64 ⁇ 65 ⁇ 66.
  • this is a pixel circuit when the pixel circuit Aij20 is composed only of n-type TFTs, and each control signal is inverted.
  • the basic operation conforms to the pixel circuit Aij20 in FIG. Therefore, in the pixel circuit Aij60, similarly to the above configuration, two switching elements are installed in the second path, and different controls are performed to perform unnecessary light emission of the organic EL element in the operation for compensating the threshold voltage. Therefore, the contrast can be improved and the device life can be extended.
  • control lines of the TFTs for each switch can be shared, and the data line example can be used as the third wiring, and the above-described effect can be obtained without increasing the area occupied by the pixel circuit.
  • 1S using an organic EL element as the electro-optical element of the pixel circuit is not limited to this, and any current-driven electro-optical element may be used. Therefore, a semiconductor LED, a light emission part of FED (Field Emission Display), or the like can be used as an electro-optical element installed in the pixel circuit.
  • FED Field Emission Display
  • the present invention is not limited to this, and the output current is controlled by the control voltage applied to the current control terminal. As long as it is a voltage-controlled element that has a threshold voltage that determines the presence or absence of the output current in the control voltage, it is sufficient. Therefore, general field effect transistors including MOS transistors formed on a semiconductor substrate can be used.
  • the control voltage of the current control terminal of the driving transistor when the control voltage of the current control terminal of the driving transistor is set to a value corresponding to the threshold voltage, no current is passed through the electro-optical element, so that the image quality is improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

明 細 書
表示装置及びその駆動方法
技術分野
[0001] 本発明は、有機 EL (Electro Luminescence)ディスプレイや FED (Field Emission Di splay)等の電流駆動素子を用いた表示装置及びその駆動方法に関するものである。 背景技術
[0002] 近年、軽量、薄型及び高速応答のディスプレイの需要が高まるにつれ、有機 EL (Ele ctro Luminescence)ディスプレイや FED (Field Emission Display)の研究開発が活'性 化してきている。
[0003] 有機 EL素子の輝度と電圧との関係は駆動時間や周辺温度等によって容易に変動 してしまうため、電圧制御型の駆動方法では輝度のバラツキを抑えることが非常に困 難である。
[0004] しかし、輝度と電流とは比例関係にあり、周辺温度等の外的要因の影響も少ない。
このため、有機 ELディスプレイの駆動方式としては電流制御型が好ま ヽ。
[0005] 一方、ディスプレイにおける画素回路及び駆動回路を構成するスイッチング素子で ある TFT(Thin Film Transistor:薄膜トランジスタ）には、アモルファスシリコン、低温 多結晶シリコン又は CG (Continuous Grain)シリコンが用いられる。し力し、閾値電圧 や移動度といった特性にバラツキが生じ易ぐそれぞれのバラツキを補償する回路構 成をもって輝度のバラツキを抑制することが一般的である。
[0006] 電流制御型の駆動方法にお!、て、 TFT特性のバラツキを補償する画素回路を大 別すると、電流プログラム方式と電圧プログラム方式との 2つの方法がある。それぞれ 駆動用の TFTに流れる電流値を、前者は電流信号によってプログラムする一方、後 者は電圧信号によってプログラムする。前者は駆動用の TFTの閾値電圧及び移動 度を補正することができるが、後者は閾値電圧のみ補正する。しかし、非常に微少な 電流値を扱うため、電流プログラム方式の画素及びドライバ回路の設計が困難である 。また、電流値のプログラムに要する期間に寄生容量が与える影響が大きぐ大面積 化は容易ではない。これに対し、電圧プログラム方式は、 TFTの移動度を補正するこ とができないが、電圧信号にて電流値のプログラムを行うため、寄生容量等の影響も 軽微で比較的回路設計が簡単である。さらに、移動度のバラツキが電流値に与える 影響は、閾値電圧のノ ツキが与える影響に比べると小さぐある程度は TFT作製プ 口セスで抑え込むことが期待できる。したがって、電圧プログラム方式の表示装置で あっても十分な表示品位を得ることが可能である。
[0007] ここで、電圧制御型の駆動方法を採用した有機 ELディスプレイの画素回路構成と して、特許文献 1に開示された回路構成を図 10に示す。
[0008] 上記電圧制御型の駆動方法を採用した有機 ELディスプレイの画素回路 100は、 図 10に示すように、駆動用 TFT110、スィッチ用 TFT120· 130· 140、コンデンサ 1 60 · 150、及び有機 EL素子（OLED : Organic Light Emitting Diode) 170力ら構成さ れている。上記駆動用丁？丁110及びスィッチ用丁？丁120' 130' 140は、いずれも p チャネル型である。
[0009] 画素回路 100は、電源ライン 184 (+VDD)から、駆動用 TFT110、スィッチ用 TF T130、有機 EL素子 170の順に、共通陰極 (GND)まで直列に接続されている。駆 動用 TFT110のゲート端子とデータライン 180との間には、スィッチ用 TFT140とコ ンデンサ 160とが直列に接続されている。また、スィッチ用 TFT120は駆動用 TFT1 10のゲート端子とドレイン端子との間に接続され、コンデンサ 150は駆動用 TFT110 のゲート端子と電源ライン 184との間に接続されている。
[0010] また、スィッチ用 TFT140のゲート端子はセレクトライン 181に接続され、スィッチ用 TFT120のゲート端子はオートゼロライン 182に接続され、スィッチ用 TFT130のゲ ート端子は照明ライン 183にそれぞれ接続されている。
[0011] 上記画素回路 100の動作タイミングの例を図 11に示す。
[0012] 同図 11において、まず、第 1期間にオートゼロライン 182及び照明ライン 183を Lo w電位にすることによって、スィッチ用 TFT120及び 130が導通状態となり、駆動用 T FT110のドレイン端子とゲート端子とが同電位となる。このとき、駆動用 TFT110も導 通状態となり、電源ライン 184から駆動用 TFT110及びスィッチ用 TFT130を通じて 有機 EL素子 170に向けて電流が流れる。このとき、データライン 180は基準電位に セットされており、セレクトライン 181を Low電位としてコンデンサ 160のスィッチ用 TF T140側の端子を基準電位 Vstdとしておく。
[0013] 次いで、第 2期間に、照明ライン 183のみを High電位とすることにより、スィッチ用 T FT130を非導通状態とする。この状態では、駆動用 TFT110のゲート端子には、駆 動用 TFT110及びスィッチ用 TFT120を通じて電源ライン 184から電流が流れる。 駆動用 TFT110のゲート端子電位は徐々に上昇し、閾値電圧 Vth (Vthは駆動用 T FT110のゲート'ソース間電圧であって負の値）に対応した値（+VDD+Vth)とな つたときに、駆動用 TFT110は非導通状態となる。
[0014] 第 3期間においては、オートゼロライン 182を High電位とすることにより、スィッチ用 TFT120を非導通状態とする。これにより、そのときのスィッチ用 TFT120のゲート端 子電位と基準電位との差がコンデンサ 160に記憶される。すなわち、駆動用 TFT11 0のゲート端子電位は、データライン 180の電位が基準電位 Vstdであるときに、閾値 状態 (ゲート ·ソース間の電圧差が閾値電圧 Vthとなる状態）に対応した値 (+VDD + Vth)となる。
[0015] 第 4期間では、データライン 180の電位が基準電位 Vstdからデータ電圧 Vdataに 変更される。この状態では、駆動用 TFT110のゲート端子電位は、基準電位 Vstdと データ電位 Vdataの電位差だけ変動する。第 3期間において、駆動用 TFT110は閾 値状態に設定されており、この基準電位 Vstdとデータ電位 Vdataとの電位差に対応 した電流が流れるように設定される。したがって、駆動用 TFT110の閾値電圧 Vthに 関係なぐ基準電位 Vstdとデータ電位 Vdataとの電位差によって電流値を決定する ことができる。
[0016] 最後に、第 5期間において、セレクトライン 181を High電位とすることにより、スイツ チ用 TFT140を非導通状態として、この駆動用 TFT110のゲート端子電位をコンデ ンサ 150の端子間電圧として保持し、画素回路 100の選択期間を終了する。その後 、照明ライン 183を Low電位にすることによって、上記第 4期間において設定した電 流値が駆動用 TFT110を介して有機 EL素子 170に流れる。
[0017] 以上のように、図 10に示す画素回路 100では、駆動用 TFT110に流れる電流は閾 値電圧 Vthのバラツキに影響されることなく決定されるため、 TFTの閾値電圧のバラ ツキに左右されることなぐ有機 EL素子 170へ出力する電流値を設定することができ る。
[0018] 次に、図 12に特許文献 2に記載された画素回路を示す。図 12に示す画素回路 20 0は、駆動用 TFT202、スィッチ用丁 丁201 ' 203 ' 204' 205、コンデンサ 251 · 252 及び有機 EL素子 253から構成されて 、る。上記 5つの駆動用 TFT202及びスィッチ 用 TFT201 · 203 · 204· 205は全て pチャネル型である。
[0019] 上記画素回路 200では、電源ライン（+VDD) 271力ら、駆動用 TFT202、スイツ チ用 TFT204及び有機 EL素子 253の順に、共通陰極 (GND)まで直列に接続され ている。また、スィッチ用 TFT205は、スィッチ用 TFT204と有機 EL素子 253との間 力も共通陰極まで、有機 EL素子 253と並列に接続されている。
[0020] スィッチ用 TFT201とコンデンサ 251とは、駆動用 TFT202のゲート端子とデータ ライン 272との間に、コンデンサ 251スィッチ用 TFT201をデータライン 272側として 、直列に接続されている。スィッチ用 TFT203は、駆動用 TFT202のゲート端子とソ ース端子との間に接続されている。コンデンサ 252は、駆動用 TFT202のゲート端子 と電源ライン 271との間に接続されて!、る。
[0021] スィッチ用 TFT201のゲート端子は選択線 281に接続され、スィッチ用 TFT203の ゲート端子は制御信号線 283に接続され、スィッチ用 TFT204のゲート端子は制御 信号線 284に接続され、スィッチ用 TFT205のゲート端子は制御信号線 285に接続 されている。
[0022] 図 13に画素回路 200の動作タイミングを示す。
[0023] 同図 13において、第 1期間（時刻 t3〜時刻 t4)に制御信号線 283 · 284· 285力 SLo wとなることにより、スィッチ用 TFT203 ' 204· 205が導通状態となり、駆動用 TFT20 2のドレイン端子とゲート端子とが同電位となる。これにより、駆動用 TFT202が導通 状態となり、駆動用 TFT202から共通陰極に向けて電流が流れる。このとき、スィッチ 用 TFT205及び有機 EL素子 253のそれぞれには、スィッチ用 TFT205の導通状態 及び有機 EL素子 253のそれぞれのインピーダンス比に応じた電流が流れる。このと き、データライン 272を基準電位のプリチャージ電位 Vpcとし、選択線 281を Lowと することにより、スィッチ用 TFT201を導通状態とし、コンデンサ 251の他方端子 (スィ ツチ用 TFT201側の端子）を基準電位であるプリチャージ電位 Vpcとしておく。 [0024] 次に、第 2期間（時刻 t4〜時刻 t5)となり、制御信号線 284を Highとすることにより、 スィッチ用 TFT204を非導通状態とする。これにより、駆動用 TFT202のゲート端子 電位は徐々に高くなり、駆動用 TFT202の閾値電圧 Vth (閾値電圧 Vthはゲート'ソ ース間電圧であって負の値）に対応した値（+VDD+Vth)となったときに駆動用 TF T202は非導通状態となる。
[0025] 次に、第 3期間（時刻 t5〜時刻 t9)となり、制御信号線 283を Highとすることにより、 スィッチ用 TFT203を非導通状態とする。これにより、コンデンサ 251に、そのときの スィッチ用 TFT203のゲート端子電位と基準電位であるプリチャージ電位 Vpcとの差 が記憶される。すなわち、駆動用 TFT202のゲート端子電位は、データライン 272の 電位が基準電位であるプリチャージ電位 Vpcであるときに、閾値状態に対応した値と なる。そして、データライン 272の電位がその基準電位であるプリチャージ電位 Vpc から画像データ電位 Vdataに変化すれば、駆動用 TFT202の閾値電圧 Vthに関係 なぐその電位変化に対応した電流が駆動用 TFT202を流れる。
[0026] そこで、所望の画像データ電位をデータライン 272に与えた後、選択線 281を Hig hとすることによりスィッチ用 TFT201を非導通状態として、駆動用 TFT202のゲート 端子電位をコンデンサ 252の端子間電圧として維持し、画素回路 200の選択期間を 終了する。
[0027] このように、図 12に示す画素回路 200を用いることによって、図 10に示す画素回路 100と同様に、駆動用 TFT202の閾値電圧 Vthに依らず、駆動用 TFT202から有 機 EL素子 253へ出力する電流値を設定することができる。また、有機 EL素子 253に 比べてスィッチ用 TFT205の導通状態のときのインピーダンスを小さくすることによつ て、第 1期間に有機 EL素子 253へ流れる電流を抑制することができる。
特許文献 1 :日本国公表特許公報「特表 2002— 514320号公報（2002年 5月 14日 公表)」
特許文献 2：日本国公開特許公報「特開 2002— 351401号公報（2002年 12月 6日 公開)」
非特許文献 1 : "4.0- in. TFT-OLED Displays and a Novel Digital Driving Method"(SI D' OO Digest, pp.924- 927、半導体エネルギー研究所） 非特許文献 2： "Continuous Grain Silicon Technology and Its Applications for Active Matrix Display"(AM- LCD 2000、 pp.25- 28、半導体エネルギー研究所） 非特許文献 3： "Polymer Light-Emitting Diodes for use in Flat panel Display" (AM- L CD '01、 pp.211- 214、半導体エネルギー研究所）
発明の開示
[0028] 上記従来の図 10に示す画素回路 100を用いれば、駆動用 TFT110の閾値電圧 V thに関係なぐ所望の電流を有機 EL素子 170に流すことができる。し力しながら、図 10に示す第 1期間に駆動用 TFT110から有機 EL素子 170に向けて電流が流れる ため、有機 EL素子 170が発光してしまう。図 10に示す第 1期間は、閾値電圧を補償 するための期間であり、駆動用 TFT110に流れる電流を正確に制御することが困難 な状態にある。したがって、有機 EL素子 170に流れる電流も制御することができず、 視認できる輝度で発光することもあるため、コントラストの低下及び有機 EL素子の劣 化を招くと 、う問題点を有して 、る。
[0029] 図 12に示す画素回路 200についても同様である。画素回路 200においては、図 1 4に示す第 1期間に有機 EL素子 253と並列に接続されたスィッチ用 TFT205を導通 状態にすることによって、有機 EL素子 253に流れる電流を抑制することができる。
[0030] しかしながら、一般的に有機 EL素子 253のインピーダンスに比べてスィッチ用 TFT 205の導通状態のときのインピーダンスはそれほど小さな値にはならない。したがつ て、図 12に示す画素回路 200を用いた場合にも、コントラストの低下及び有機 EL素 子 253の劣化を免れることはできない。
[0031] 本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、画素回 路における不要な発光によるコントラストの低下や電気光学素子の劣化を抑制し、か つ駆動用のトランジスタの閾値を補償する期間を自由に設定し、より正確な補償を行 うことによって高品位の表示を得る表示装置及びその駆動方法を実現することにある
[0032] 本発明の表示装置は、上記課題を解決するために、走査線とデータ信号線との各 交差点に対応して配置された画素回路を備えると共に、各上記画素回路は電流駆 動型の電気光学素子を備え、走査信号出力回路から上記走査線に出力した走査信 号により書き込み可能状態とした上記画素回路に、表示信号出力回路力 上記デー タ信号線を介して上記電気光学素子の駆動電流に対応した表示信号を書き込む表 示装置であって、第 1の電源配線と第 2の電源配線とを結ぶ第 1の経路上に、上記表 示信号によって該第 1の経路に流す電流を決定する駆動素子と上記電気光学素子 とが直列に接続されており、上記第 1の経路上の上記駆動素子と電気光学素子との 間と、第 3の電源配線又は信号配線とを結ぶ第 2の経路上に、制御の異なる第 1のス イッチング素子及び第 2のスイッチング素子が設けられている。なお、制御の異なると は、互いに独立して第 1のスイッチング素子と第 2のスイッチング素子とを駆動できる ことを意味する。
[0033] 上記発明によれば、第 1のスイッチング素子及び第 2のスイッチング素子を導通状 態とすることによって、駆動素子の閾値状態に設定するときに流れる電流を、第 2の 経路における第 1のスイッチング素子及び第 2のスイッチング素子を通して第 3の配 線に流すことによって、電気光学素子には流れないようにすることができる。すなわち 、第 1の電源配線と第 2の電源配線とのうち、駆動素子側の第 1の電源配線又は第 2 の電源配線と第 3の配線との間で電流を流すことができる。
[0034] また、第 1のスイッチング素子及び第 2のスイッチング素子を非導通状態とすると共 に、電気光学素子に電流を流す状態を形成すれば、駆動素子から電気光学素子に 設定された電流を流すことができる。すなわち、第 1の電源配線と第 2の電源配線と の間で電流を流すことができる。
[0035] したがって、駆動素子から電気光学素子に電流を流さない状態と、駆動素子から電 気光学素子に電流を流す状態とを区別して形成することができる。これにより、画素 回路において、駆動素子を閾値状態とする期間等、画像表示以外の期間には電気 光学素子が発光しな 、構成とすることができる。
[0036] すなわち、駆動素子を閾値状態とする期間に電気光学素子への電流を抑制できな ければ、画像が黒となる表示信号を送信したとしても微小な発光が生じてしまう。また 、駆動素子を閾値状態とするときの電流値や、電流の流れる期間は制御することが 困難であり、不要な発光は電気光学素子の劣化につながる。
[0037] しかし、本発明のように、駆動素子を閾値状態とする期間に生じる電流を迂回させ る配線に、電気光学素子の電源とは異なる第 3の配線を利用し、この第 3の配線へ逃 がすことによって、これら不要な電気光学素子への電流を遮断することができる。
[0038] この結果、不要な発光によるコントラストの低下や電気光学素子の劣化を抑制し、 かつ駆動素子の閾値を補償する期間を自由に設定し、より正確な補償を行うことによ つて高品位の表示を得る表示装置を実現することができる。
[0039] また、本発明の表示装置は、上記課題を解決するために、走査線とデータ信号線と の各交差点に対応して配置された画素回路を備えると共に、各上記画素回路は電 流駆動型の電気光学素子を備え、走査信号出力回路から上記走査線に出力した走 查信号により書き込み可能状態とした上記画素回路に、表示信号出力回路力 上記 データ信号線を介して上記電気光学素子の駆動電流に対応した表示信号を書き込 む表示装置であって、第 1の電源配線と第 2の電源配線とを結ぶ第 1の経路上に、上 記表示信号によって該第 1の経路に流す電流を決定する駆動素子と上記電気光学 素子とが直列に接続されており、上記第 1の経路上の上記駆動素子と電気光学素子 との間と、上記第 1の電源配線若しくは第 2の電源配線のいずれか一方、又は上記 データ信号線とを結ぶ第 2の経路上に、制御の異なる第 1のスイッチング素子及び第 2のスイッチング素子が設けられている。なお、制御の異なるとは、互いに独立して第 1のスイッチング素子と第 2のスイッチング素子とを駆動できることを意味する。
[0040] 上記発明によれば、第 1のスイッチング素子及び第 2のスイッチング素子を導通状 態とすることによって、駆動素子を閾値状態に設定するときに流れる電流を、第 2の 経路における第 1のスイッチング素子及び第 2のスイッチング素子を通して第 1の電 源配線若しくは第 2の電源配線の ヽずれか一方、又は上記データ信号線に流すこと によって、電気光学素子には流れな 、ようにすることができる。
[0041] すなわち、駆動素子が存在する側の第 1の電源配線又は第 2の電源配線から、駆 動素子、第 1のスイッチング素子及び第 2のスイッチング素子を通して、残る第 1の電 源配線と第 2の電源配線とのどちらか一方、又は上記データ信号線との間で電流を 流すことができる。したがって、駆動素子を閾値状態に設定するときに流れる電流を 迂回させる配線として電気光学素子の陽極若しくは陰極の配線である第 1の電源配 線若しくは第 2の電源配線、又は表示信号を送信する上記データ信号線を利用し、 第 1の経路のうち電気光学素子がある部分を避けて電流を流すことができる。
[0042] また、第 1のスイッチング素子及び第 2のスイッチング素子を非導通状態とすると共 に、電気光学素子に電流を流す状態を形成すれば、駆動素子から電気光学素子に 設定された電流を流すことができる。すなわち、電気光学素子が存在する第 1の経路 を通して第 1の電源配線と第 2の電源配線との間で電流を流すことができる。
[0043] したがって、駆動素子を通じて電気光学素子に電流を流さない状態と、駆動素子を 通じて電気光学素子に電流を流す状態とを区別して形成することができる。これによ り、不要な電気光学素子への電流を遮断することができるため、従来の画素回路と比 ベて不要な発光によるコントラストの低下や電気光学素子の劣化を抑制し、かつ駆動 素子の閾値を補償する期間を自由に設定し、より正確な補償を行うことによって高品 位の表示を得る表示装置を実現することができる。さらに、第 2の経路として電気光学 素子の電源、又は表示信号を送信するデータ信号線を利用することによって、配線 を追加することなく上記の効果を得ることができる。
[0044] また、本発明の表示装置では、前記第 1のスイッチング素子と第 2のスイッチング素 子のいずれか 1つは、前記表示信号出力回路から前記データ信号線を通じて表示 信号が送信されるときに、非導通状態に制御されることが好ましい。
[0045] また、本発明の表示装置の駆動方法では、走査線とデータ信号線との各交差点に 対応して配置された画素回路を備えると共に、各上記画素回路は電流駆動型の電 気光学素子を備え、走査信号出力回路から上記走査線に出力した走査信号により 書き込み可能状態とした上記画素回路に、表示信号出力回路力 上記データ信号 線を介して上記電気光学素子の駆動電流に対応した表示信号を書き込む表示装置 の駆動方法であって、第 1の電源配線と第 2の電源配線とを結ぶ第 1の経路上に、上 記表示信号によって該第 1の経路に流す電流を決定する駆動素子と上記電気光学 素子とを直列に接続し、上記第 1の経路上の上記駆動素子と電気光学素子との間と 、上記第 3の電源配線、又は信号配線とを結ぶ第 2の経路上に、制御の異なる第 1の スイッチング素子及び第 2のスイッチング素子を設け、上記第 1のスイッチング素子と 第 2のスイッチング素子のいずれか 1つは、上記表示信号出力回路から上記データ 信号線を通じて表示信号が送信されるときに、非導通状態に制御する。 [0046] また、本発明の表示装置の駆動方法では、走査線とデータ信号線との各交差点に 対応して配置された画素回路を備えると共に、各上記画素回路は電流駆動型の電 気光学素子を備え、走査信号出力回路から上記走査線に出力した走査信号により 書き込み可能状態とした上記画素回路に、表示信号出力回路力 上記データ信号 線を介して上記電気光学素子の駆動電流に対応した表示信号を書き込む表示装置 の駆動方法であって、第 1の電源配線と第 2の電源配線とを結ぶ第 1の経路上に、上 記表示信号によって該第 1の経路に流す電流を決定する駆動素子と上記電気光学 素子とを直列に接続し、上記第 1の経路上の上記駆動素子と電気光学素子との間と 、上記第 1の電源配線若しくは第 2の電源配線のいずれか一方、又は上記データ信 号線とを結ぶ第 2の経路上に、制御の異なる第 1のスイッチング素子及び第 2のスイツ チング素子を設け、上記第 1のスイッチング素子と第 2のスイッチング素子のいずれか 1つは、上記表示信号出力回路から上記データ信号線を通じて表示信号が送信さ れるときに、非導通状態に制御する。
[0047] 上記の発明によれば、表示信号出力回路力 データ信号線を通して対応する画素 回路の表示信号が出力されている期間において、第 1のスイッチング素子及び第 2の スイッチング素子のいずれか 1つは非導通状態とすることができる。すなわち、対応 する表示信号の書き込みを行っている期間においては、第 1のスイッチング素子又は 第 2のスイッチング素子のいずれか 1つを非導通状態とすることにより、第 1の電源配 線又は第 2の電源配線力 駆動素子を通して第 2の経路へ流れる電流を遮断するこ とがでさる。
[0048] したがって、例えば、第 3の配線をデータ信号線としても、表示信号を送信して!/、る 期間では第 1の電源配線又は第 2の電源配線力 駆動素子を介して第 2の経路を通 して流れる電流を遮断することができる。これにより、第 2の経路を通じて流れる電流 が他の配線の信号に干渉することがなくなるため、第 3の配線としてデータ信号線を 用いることが可能になり、回路構成に必要な配線の数を減らすことができる。
[0049] また、本発明の表示装置では、前記第 1のスイッチング素子と第 2のスイッチング素 子との両方を導通状態することにより前記第 2の経路を導通状態とする導通選択期 間と、上記第 1のスイッチング素子と第 2のスイッチング素子とのいずれか 1つを非導 通状態とすることにより上記第 2の経路を非導通状態とする非導通選択期間とが設け られていることが好ましい。
[0050] 上記の発明によれば、第 2の経路が導通する導通選択期間においては、駆動素子 力 第 2の経路に電流を流しながら電気光学素子に電流を流さない状態を形成する 一方、第 2の経路が非導通となる非導通選択期間においては、駆動素子から第 2の 経路に電流を流さずに電気光学素子に電流を流す状態を形成することが可能にな る。これにより、導通選択期間において駆動素子を一旦導通状態とすることが可能に なる。
[0051] また、導通選択期間において駆動素子を一旦導通状態とした後に非導通選択期 間を実行することにより、駆動素子力 第 2の経路に電流を流さずに駆動素子を閾値 状態へと設定することができる。また、非導通選択期間において駆動素子のゲート端 子に表示信号を印加することが可能になる。この結果、第 2の経路にデータ信号線を 用いることが可能になり、画素回路に必要な配線を少なくすることができる。
[0052] また、本発明の表示装置では、前記第 2の経路を導通状態とする導通選択期間に おいて、前記第 1の経路のうち前記駆動素子側の経路は導通状態とする一方、上記 第 1の経路のうち前記電気光学素子側の経路は、上記第 1の経路上に設けられた第 3のスイッチング素子によって非導通状態とすることが好ましい。
[0053] 上記発明によれば、第 2の経路が導通する導通選択期間においては、駆動素子か ら第 2の経路に電流を流しながら、第 3のスイッチング素子を非導通状態とすることに よって電気光学素子に電流を流さない状態を形成する一方、第 2の経路が非導通と なる非導通選択期間のうち、送信された表示信号にしたがって電気光学素子を発光 させる期間においては、駆動素子力 第 2の経路に電流を流さずに電気光学素子に 電流を流す状態を形成することができる。
[0054] これにより、駆動素子を閾値状態とする期間において、電気光学素子に電流を流 すことなぐ第 2の経路に電流を流すことができるため、不要な発光によるコントラスト の低下や電気光学素子の劣化を抑制することができる。
[0055] また、本発明の表示装置では、前記第 1の電源配線又は第 2の電源配線のうちい ずれ力 1つは電位が可変であることが好ましい。 [0056] 上記の発明によれば、電気光学素子の陽極又は陰極に接続される側の第 1の電源 配線又は第 2の電源配線の電位を、電気光学素子に流れる電流が発光する閾値以 下となるような電圧が印加されるような電位と、電気光学素子に発光に寄与する電流 が流れる電圧が印加されるような電位とで切り替えることにより、第 1の経路のうち、電 気光学素子に電流を流す力否かを切り替えることができる。
[0057] また、電気光学素子と第 1の電源配線又は第 2の電源配線との間に第 3スィッチン グ素子を設けることなぐ電気光学素子に電流を流すか否かを切り替えることができる ので、画素回路の規模を縮小化し、より高精細の表示装置を実現することができる。
[0058] また、本発明の表示装置では、前記第 2の経路を導通状態とする導通選択期間に おいて、前記第 1の経路のうち前記駆動素子側の経路は導通状態とする一方、上記 第 1の経路のうち前記電気光学素子側の経路は、第 1の電源配線又は第 2の電源配 線の少なくとも 1つの電位を変動させることによって非導通状態とすることが好ましい
[0059] 上記の発明によれば、第 2の経路が導通する導通選択期間においては、駆動素子 力 第 2の経路に電流を流しながら、第 1の電源配線又は第 2の電源配線の電位を 変動させることによって電気光学素子に電流を流さない状態を形成する一方、第 2の 経路が非導通となる非導通選択期間においては、駆動素子力 第 2の経路に電流を 流さずに電気光学素子に電流を流す状態を形成することができる。
[0060] すなわち、導通選択期間において、電気光学素子に電流が流れないようにするた め、陰極又は陽極の電位を変更する。
[0061] これにより、駆動素子を閾値状態とする期間において、第 1の経路にスイッチング素 子を追加することなく電気光学素子に流れる電流を遮断し、第 2の経路に電流を流 すことができるため、画素の回路構成を簡略ィ匕できる。
[0062] また、本発明の表示装置では、前記第 2の経路を導通状態とする導通選択期間は 、前記駆動素子を閾値状態とする前に該駆動素子の出力電流を該第 2の経路に流 すために設定される期間である一方、上記第 2の経路を非導通状態とする非導通選 択期間は、該第 2の経路の導通選択期間の後に上記駆動素子が上記閾値状態へと 設定される期間、及び前記電気光学素子の駆動電流に対応した表示信号を書き込 む期間であり、画素回路において、対応する上記導通選択期間と非導通選択期間と が異なる水平走査期間で実行されることが好ましい。
[0063] 上記の発明によれば、駆動素子を閾値状態へと設定するため、駆動素子を一旦導 通状態とする導通選択期間と、駆動素子力 第 2の経路に電流を流さずに、駆動素 子のゲート端子に表示信号を印加する非導通選択期間とは分離して設定することが できる。すなわち、導通選択期間は駆動素子の閾値補償を行う準備期間とし、非導 通選択期間は駆動素子を閾値状態に設定する期間と、表示信号の書き込み期間と することができる。
[0064] このため、非導通選択期間よりも導通選択期間が先に実行されるならば、それぞれ 異なる水平走査期間で実行することが可能である。したがって、 2つの選択期間の間 隔を広げることができるため、駆動素子を閾値状態に設定するための期間が 1水平 走査期間以内に制限されることがなくなり、十分な時間をかけて上記駆動素子をより 精度の高い閾値状態とすることができる。
[0065] また、本発明の表示装置では、前記電気光学素子は、有機 EL素子力もなつている ことが好ましい。
[0066] これにより、電流駆動型の電気光学素子である有機 EL素子を備えた表示装置に おいて、コントラストを高くすることが可能であり、かつ有機 EL素子の劣化を抑制する ことができる。
[0067] また、本発明の表示装置では、前記駆動素子、並びに前記第 1のスイッチング素子 及び第 2のスイッチング素子は、薄膜トランジスタ力 なって 、ることが好ま 、。
[0068] これにより、薄膜トランジスタが形成可能な表示装置において、駆動素子、第 1のス イッチング素子及び第 2のスイッチング素子を全て薄膜トランジスタで構成することに より、表示装置を容易かつ高性能に製造することができる。
[0069] また、本発明の表示装置では、前記画素回路に含まれる薄膜トランジスタは全て同 じチャネル極性であることが好まし 、。
[0070] これにより、画素回路に配置する薄膜トランジスタを同じプロセスで製造することが できるので、異なるチャネル極性が混在することによるマスク種類の増加等のプロセ スの煩雑さを回避することが可能になる。 [0071] したがって、表示装置を低コストィ匕することができる。また、同じチャネル極性のトラ ンジスタであれば、 2つのトランジスタをより接近させて配置することが可能になり、同 じ面積であってもより多くのトランジスタを配置することができる。
[0072] また、本発明の表示装置では、前記駆動素子は pチャネル型の薄膜トランジスタか らなって!/、ることが好ま U、。
[0073] これにより、駆動素子から流す電流を、駆動素子のゲート端子の、第 1の電源配線 又は第 2の電源配線の電位に対して決定することができる。したがって、ソースフォロ ヮにおける負荷変動を回避して、駆動素子力 正確な電流を流すことができる。
[0074] また、本発明の表示装置では、前記駆動素子は nチャネル型の薄膜トランジスタか らなって!/、ることが好ま U、。
[0075] これにより、駆動素子から流す電流を、駆動素子のゲート端子の、第 1の電源配線 又は第 2の電源配線の電位に対して決定することができる。したがって、ソースフォロ ヮにおける負荷変動を回避して、駆動素子力 正確な電流を流すことができる。
[0076] また、本発明の表示装置では、前記第 2の経路を導通状態とする導通選択期間に おいて、前記データ信号線には、上記第 2の経路を非導通状態とする非導通選択期 間とは異なる電位を与え、かつその電位は可変であることが好ま 、。
[0077] 上記の発明によれば、第 2の経路を導通状態とする導通選択期間にデータ信号線 力も表示信号とは異なるプリチャージ電位を与え、その電位を基準として駆動素子を 閾値状態へと設定した後、表示信号を新たな基準電位とすることによって、プリチヤ ージ電位と表示信号の電位との電位差を駆動素子のゲート電位に印加することがで きる。すなわち、導通選択期間では、データ信号線に可変するプリチャージ電位を与 えることによって、同じ電位の表示信号を与えたとしても、駆動素子のゲート電位が異 なる状況を作り出すことができるため、ピーク輝度を発生させることができる。
[0078] 一般的に、表示する映像の発光 Z非発光部分の比率が異なる場合に、 1つの画素 に対し、同じ輝度の画像信号であっても輝度を変化させる (ピーク輝度)こと〖こよって 、画像の表示品位を向上させることができる。したがって、表示する画像によってプリ チャージ電位を適切な値へ変動させることによって、同じ表示信号であっても、異な る輝度で表示することがでさる。 [0079] また、本発明の表示装置では、前記第 2の経路を導通状態とする導通選択期間に おいて、前記駆動素子は pチャネル型の薄膜トランジスタ力 なり、前記データ信号 線に与えられる電位は、ピーク輝度が最大となる場合を基準の電位とし、その基準電 位よりも低 、方向へのみ調整されることが好ま 、。
[0080] 例えば、駆動素子力 ¾チャネル型の薄膜トランジスタの場合、駆動素子のソース電 位が一定であれば、ゲート電位が低いほど大きな電流が流れる。駆動素子の最終的 なゲート電位は、プリチャージ電位と表示信号との電位差によって決定されるため、 黒表示、すなわち駆動素子に殆ど電流が流れない状態とするため、電位差が生じな V、ようプリチャージ電位と上記表示信号との電位は略等 、ことが望ま 、。したがつ て、白表示、すなわち駆動素子に電流を流すためには、表示信号の電位は黒表示 のデータを上限とし、それよりも低い電位とする必要がある。
[0081] 一方、プリチャージ電位は、黒表示の表示信号の電位を基準とし、電位をどちら側 に振っても実現できるが、電位を上昇させた場合、黒表示の表示データ電位を与え た場合であっても駆動素子に電流が流れる電位差が発生するため、却って表示品位 を低下させる場合がある。
[0082] したがって、プリチャージ電位はピーク輝度が最大となる電位を基準とし、その基準 電位よりも低い方向にのみ電位を変動させることによって、つまり電位が下降するよう に制御することによって、コントラストを低下させずにピーク輝度を実現することができ る。
[0083] また、本発明の表示装置では、前記第 2の経路を導通状態とする導通選択期間に おいて、前記記駆動素子は nチャネル型の薄膜トランジスタ力 なり、前記データ信 号線に与えられる電位は、ピーク輝度が最大となる場合を基準の電位とし、その基準 電位よりも高い方向へのみ調整されることが好ましい。
[0084] 例えば、駆動素子力 チャネル型の薄膜トランジスタの場合、駆動素子のソース電 位が一定であれば、ゲート電位が高いほど大きな電流が流れる。駆動素子の最終的 なゲート電位は、上記プリチャージ電位と表示信号との電位差によって決定されるた め、黒表示とするためには、電位差が生じないようプリチャージ電位と表示信号との 電位は略等しいことが望ましい。したがって、白表示のためには、表示信号の電位は 黒表示のデータを下限とし、それよりも高い電位とする必要がある。
[0085] 一方、プリチャージ電位は、黒表示の表示信号の電位を基準とし、電位をどちら側 に振っても実現できるが、電位を下降させた場合、黒表示の表示データ電位を与え た場合であっても駆動素子に電流が流れる電位差が発生するため、却って表示品位 を低下させる場合がある。したがって、プリチャージ電位はピーク輝度が最大となる電 位を基準とし、その基準電位よりも高い方向にのみ電位を変動させることによって、つ まり電位が上昇するように制御することによって、コントラストを低下させずにピーク輝 度を実現することができる。
[0086] また、本発明の表示装置では、前記駆動素子の一方の入出力端子は前記第 1の 電源配線に接続され、前記駆動素子の他方の入出力端子は前記第 1のスイッチング 素子に接続され、前記第 1のスイッチング素子及び第 2のスイッチング素子は、上記 駆動素子の他方の入出力端子と第 3の配線との間に直列に接続され、前記電気光 学素子は、上記駆動素子の他方の入出力端子と前記第 2の電源配線との間に、電 気的に接続されることが好まし 、。
[0087] 上記の発明によれば、第 3の配線に電流を流すことによって、電気光学素子に電流 を流すことなぐ駆動素子を閾値状態とするための期間を設定することができる。これ により、駆動素子から電気光学素子に電流を流さない状態と、駆動素子から電気光 学素子に電流を流す状態とを区別して形成することができ、不要な電気光学素子へ の電流を遮断することができる。この結果、従来の画素回路と比べてコントラストを高 くすることが可能であり、かつ電気光学素子の劣化を抑制することのできる表示装置 を実現することができる。
[0088] また、本発明の表示装置では、前記駆動素子の一方の入出力端子は前記第 1の 電源配線に接続され、上記駆動素子の他方の入出力端子は前記第 1のスイッチング 素子に接続され、上記第 1のスイッチング素子及び第 2のスイッチング素子は、上記 駆動素子の他方の入出力端子と上記第 2の電源配線との間に直列に接続され、前 記電気光学素子は、上記駆動素子の他方の入出力端子と上記第 2の電源配線との 間に電気的に接続されることが好ましい。
[0089] 上記の発明によれば、第 2の電源配線に電流を流すことによって、電気光学素子に 電流を流すことなぐ駆動素子を閾値状態とするための期間を設定することができる。 これにより、駆動素子から電気光学素子に電流を流さない状態と、駆動素子から電 気光学素子に電流を流す状態とを区別して形成することができ、不要な電気光学素 子への電流を遮断することができる。この結果、従来の画素回路と比べてコントラスト を高くすることが可能であり、かつ電気光学素子の劣化を抑制することのできる表示 装置を実現することができる。
[0090] 本発明のさらに他の目的、特徴、及び優れた点は、以下に示す記載によって十分 わ力るであろう。また、本発明の利益は、添付図面を参照した次の説明で明白になる であろう。
図面の簡単な説明
[0091] [図 1]本発明における表示装置の実施の一形態を示すものであり、第 1の画素回路の 構成を示す回路図である。
[図 2]上記表示装置の全体構成を示すブロック図である。
[図 3]上記表示装置における第 1の画素回路の動作を示すタイミングチャートである。
[図 4]上記表示装置における第 1の画素回路の他の動作を示すタイミングチャートで ある。
[図 5]上記表示装置における第 2の画素回路の構成を示す回路図である。
[図 6]上記表示装置における第 2の画素回路の動作を示すタイミングチャートである。
[図 7]上記表示装置における第 3の画素回路の構成を示す回路図である。
[図 8]上記表示装置における第 4の画素回路の構成を示す回路図である。
[図 9]上記表示装置における第 5の画素回路の構成を示す回路図である。
[図 10]従来技術を示すものであり、表示装置における画素回路の構成を示す回路図 である。
[図 11]上記表示装置における画素回路の動作を示すタイミングチャートである。
[図 12]従来の表示装置における他の画素回路の構成を示す回路図である。
[図 13]上記他の画素回路の動作を示すタイミングチャートである。
符号の説明
[0092] 21 駆動用 TFT (駆動素子） 22 スィッチ用 TFT (第 3のスイッチング素子）
23-24 スィッチ用 TFT
25 · 26 スィッチ用 TFT (第 1のスイッチング素子及び第 2のスイツ
チング素子）
45 スィッチ用 TFT
55 スィッチ用 TFT
61 駆動用 TFT
62-63-64 スィッチ用 TFT
Ό5·6Ο スィッチ用 TFT
Α·Κ 接続点
Aij20 画素回路
Aij30 画素回路
Aij40 画素回路
Aij50 画素回路
Aij60 画素回路
C1-C2 コンデンサ
C52 コンデンサ
C01-C02 コンデンサ
CAi 電源配線 (第 2の電源配線）
Gi 走査ライン (走査線）
EL 有機 EL素子 (電気光学素子)
Wi-Ei 制御線
Sj データライン (データ信号線）
Ve 電源配線 (第 1の電源配線）
Vp 電源配線 (第 1の電源配線）
Vcom 共通陰極 (第 2の電源配線）
発明を実施するための最良の形態
本発明の一実施形態について図 1ないし図 9に基づいて説明すれば、以下の通り である。なお、本発明に用いられるスイッチング素子はアモルファスシリコン TFT、低 温ポリシリコン TFTや CG (Continuous Grain)シリコン TFT等で構成できるが、本実 施の形態では CGシリコン TFTを用いることとする。
[0094] ここで、 CGシリコン TFTの構成は、例えば非特許文献 1に発表されており、 CGシリ コン TFTの製造プロセスは、例えば非特許文献 2に発表されている。すなわち、 CG シリコン TFTの構成及びその製造プロセスは何れも公知であるため、ここではその詳 細な説明は省略する。
[0095] また、本実施の形態で用いる電気光学素子である有機 EL素子にっ 、ても、その構 成は、例えば非特許文献 3に発表されており公知であるため、ここではその詳細な説 明は省略する。
[0096] 図 2に、本実施の形態の表示装置 10の構成を示す。
[0097] 本実施の形態の表示装置 10は、図 2に示すように、複数の画素回路 Aij (i= l〜n 、 j = l〜m)と、ソースドライバ回路 1と、ゲートドライバ回路 2と、コントロール回路 3と を備えている。画素回路 Aijは、複数の互いに平行に配されたデータ信号線としての データライン ¾と、これらに直交する複数の互!、に平行に配された走査線としての走 查ライン Giとの各交差点に対応してマトリクス状に配置されている。データライン ¾は 、画素回路 Aijに信号を供給するために、ソースドライバ回路 1に接続されている。走 查ライン Giは、ゲートドライバ回路 2に接続されている。
[0098] ソースドライバ回路 1及びゲートドライバ回路 2は、表示装置 10全体の小型化及び 作製コストの低減を図るため、画素回路 Aijと同じ基板上に、多結晶シリコン TFT又 は CGシリコン TFTを用いて、全部又は一部形成されることが好ましい。
[0099] ソースドライバ回路 1は、 mビットのシフトレジスタ laと、レジスタ lbと、ラッチ lcと、 m 個の DZAコンバータ Idとを有している。
[0100] このソースドライバ回路 1において、シフトレジスタ laは、縦続接続された m個のレジ スタを有しており、コントロール回路 3から先頭のレジスタに入力されるスタートパルス SPをクロック CLKに同期して転送し、各出力段力もタイミングパルス DLPとしてレジ スタ lbへ出力する。レジスタ lbには、タイミングパルスが入力されるタイミングでコント ロール回路 3から表示データ DAが入力される。レジスタ lbに表示データ DAがー列 分記憶されると、コントロール回路 3からラッチ lcに入力されるラッチパルス LPに同期 して上記一列分の表示データ DA力ラッチ 1 cに入力される。ラッチ 1 cに保持された表 示データ DAのそれぞれは対応する DZ Aコンバータ Idへ出力される。 DZAコンパ ータ Idは、各データライン ¾に 1つずつ設けられており、ラッチ lc力も入力される表 示データ DAをアナログの信号電圧 Daとして、対応するデータライン Sjに与える。
[0101] ゲートドライバ回路 2は、図示しないシフトレジスタ回路と、論理演算回路と、ノ ッフ ァとを含んでいる。このゲートドライバ回路 2において、入力されたスタートパルス YIを クロック YCKに同期して上記シフトレジスタ回路内を転送し、論理演算回路によって 、シフトレジスタ回路各出力段から出力されたパルスとタイミング信号 OEとで論理演 算を行い、ノ ッファを通して対応した走査ライン Gi、及び図示しないが走査ライン Giと 互いに平行に配置された制御線 Wi'Eiへ必要な電圧を出力する。各走査ライン Giに は複数個の画素回路 Aijが接続されており、画素回路 Aijはこれらのグループ単位で 走査ライン Giによって走査される。
[0102] このように、ソースドライバ回路 1は、ある走査ライン 1行分の画素回路 Aijへデータ を一度に送信する、線順次走査型の回路である。なお、画素 1つ 1つに順次データを 送信する点順次走査型の回路であっても構わな 、。 V、ずれもポリシリコン TFT液晶 等で用 、られるソースドライバ回路 1と同様な構成であり、ここでは点順次走査型の回 路についての詳細な説明は省略する。
[0103] プリチャージ回路 4は、コントロール回路 3力 入力される電圧制御信号 PDAによつ てプリチャージ電圧 Vpcの電位を決定し、タイミングパルス PCKによって所定のタイミ ングでデータライン Sjにプリチャージ電圧 Vpcを与える。
[0104] コントロール回路 3は、ソースドライバ回路 1に、上記スタートパルス SP、クロック CL K、表示データ DA、ラッチパルス LLPを出力する回路である。また、コントロール回 路 3は、ゲートドライバ回路 2に与えるためのタイミング信号 OE、スタートパルス YI、ク ロック YCKを出力する。さらに、コントロール回路 3は、プリチャージ回路 4に電圧制 御信号 PDAとタイミングパルス PCKとを出力する。
[0105] また、画素回路 Aijが配置されている領域には、電源配線 Vp及び共通陰極 Vcom 、又は陰極配線 CAiが配置されている力 これについては後述する。なお、本実施の 形態の説明においては、便宜上、電源配線 Vpを第 1の電源配線、共通陰極 Vcom 又は陰極配線 CAiを第 2の電源配線と設定する。
[0106] 次に、表示装置 10に備えられる画素回路 Aijの各実施例について以下に説明する
[0107] 〔実施例 1〕
図 1は、本実施例の画素回路 Aij20の構成を示す回路図である。
[0108] 図 1に示すように、画素回路 Aij20は、駆動素子としての駆動用 TFT21、スィッチ 用丁 丁22' 23 ' 24' 25 ' 26、コンデンサ C1 'C2、及び電気光学素子としての有機 E L素子 ELを備えている。なお、上記 TFTのチャネル極性は全て p型である。上記スィ ツチ用 TFT22' 23は、本発明の第 1のスイッチング素子及び第 2のスイッチング素子 としての機能を有する。
[0109] 上記駆動用 TFT21と、スィッチ用 TFT22と、有機 EL素子 ELとは、電源配線 Vpと 共通陰極 Vcomとを結ぶ第 1の経路上に、駆動用 TFT21を電源配線 Vp側としてこ の順で直列に設けられている。第 1の経路上の素子は、図 1の場合、駆動用 TFT21 、スィッチ用 TFT22、及び有機 EL素子 ELのみ力もなる。駆動用 TFT21は有機 EL 素子 ELに駆動電流を供給する駆動用のトランジスタである。スィッチ用 TFT22はス イッチングトランジスタである。なお、スィッチ用 TFT22と有機 EL素子 ELとの位置は 上記の関係であっても互いに入れ替わってもよ 、。電源配線 Vpは一定の電位 VDD となっている。共通陰極 Vcomには一定の電位 VSS (VDD>VSS)が付与されてお り、各有機 EL素子 ELの共通電極となっている。
[0110] スィッチ用 TFT23及びコンデンサ C1は、データライン Sjと駆動用 TFT21のゲート 端子との間に、スィッチ用 TFT23、コンデンサ C1の順で直列に接続されている。な お、スィッチ用 TFT23のドレイン端子とコンデンサ C1との接続点を Aとする。
[0111] コンデンサ C2は接続点 Aと電源配線 Vpとの間に接続されて!ヽる。
[0112] スィッチ用 TFT24は、駆動用 TFT21のゲート端子とドレイン端子との間に接続さ れている。スィッチ用 TFT22は、第 1の経路上の駆動用 TFT21と有機 EL素子 ELと の間に設けられている。また、スィッチ用 TFT22と駆動用 TFT21との接続点を Kとし 、この接続点 Kとデータライン ¾とを結ぶ第 2の経路上にスィッチ用 TFT25 (第 1のス イッチング素子） · 26 (第 2のスイッチング素子）が設けられて 、る。
[0113] スィッチ用 TFT23 · 25のゲート端子は走査ライン Giに接続され、スィッチ用 TFT2
4· 26のゲート端子は制御配線 Wiに接続され、スィッチ用 TFT22のゲート端子は制 御配線 Eiに接続されている。
[0114] なお、それぞれの素子や配線の接続、制御信号、及び表示データ信号を適切に選 択するならば、 TFTの極性は一部 n型、又は全て n型であっても構わない。また、ここ では第 3の配線としてデータライン ¾を用いている力 これに限らず、電源配線 Vp及 び共通陰極 Vcomとは異なる配線であって、その電位が設定可能な配線であればよ い。
[0115] 図 3は、上記構成の画素回路 Aij20の動作を示すタイミングチャートである。この画 素回路 Aij20の動作は、コントロール回路 3から供給される前述の各種の信号に基づ いて、ソースドライバ回路 1及びゲートドライバ回路 2によって制御される。以下、本画 素回路 Aij20の動作を図 3のタイミングチャートを用いて説明する。
[0116] 図 3においては、走査ライン Gi、制御配線 Wi'Ei、データライン Sjにそれぞれ設定 される電位が変化するタイミングが示されている。また、走査ライン Gi+ 1、制御配線 Wi+ 1 'Ei+ lのそれぞれは、同じデータライン Sjに接続され、かつ走査ライン Giの 次に走査される走査ライン Gi+ 1に接続される画素回路 A (i+ 1) jに対応する。した がって、図 3における時刻 tO〜時刻 t4までが 1水平走査期間に当たる。
[0117] 図 3に示すように、時刻 tO〜時刻 tlOは画素回路 Aij20の選択期間である。まず、 最初の時刻 tOに制御配線 Eiの電位を GH (High)とすることにより、スィッチ用 TFT2 2を非導通状態とする。これにより、第 1の経路のうちの接続点 Kから共通陰極 Vcom 側の電流が遮断される。
[0118] 次に、時刻 tlで制御配線 Wiの電位を GL (Low)とすることにより、スィッチ用 TFT2 4· 26を導通状態とする。さらに時刻 t2から時刻 t3まで走査ライン Giの電位 GLとする ことにより、スィッチ用 TFT23 ' 25を導通状態とする。この時刻 t2〜時刻 t3は、第 2の 経路の導通選択期間である。
[0119] 一方、この時刻 t2〜時刻 t3の期間に、データライン Sjにはプリチャージ回路 513か らプリチャージ電位 Vpcを与える。したがって、接続点 Aの電位はプリチャージ電位 V pcとなり、このプリチャージ電位 Vpcはコンデンサ C2に記憶される。一方、コンデンサ C1の両端については、駆動用 TFT21のゲート端子側の電位もプリチャージ電位 Vp cとなり、殆ど電位差を生じない。
[0120] このとき、スィッチ用 TFT22が非導通状態にあるため、電流は電源配線 Vpから駆 動用 TFT21とスィッチ用 TFT25 ' 26とを順に通ってデータライン Sjへ流れ、有機 EL 素子 ELには電流は流れな 、。
[0121] 次に、時刻 t3において走査ライン Giの電位を GHとして、スィッチ用 TFT23.25を 非導通状態とする。したがって、第 2の経路の電流は遮断される。また、接続点 Aは データライン ¾から切り離され、この段階で接続点 Aの電位がプリチャージ電位 Vpc となるようにコンデンサ C2に電荷が保持される。
[0122] また、時刻 t3から、時刻 t5において制御配線 Wiの電位が GHとなるまでの期間、駆 動用 TFT21のゲート端子の電位は電源配線 Vpカゝら駆動用 TFT21及びスィッチ用 TFT23を通じて電流が流れ込み、徐々に高くなる。そして、駆動用 TFT21の閾値 電圧 Vth (ただし、閾値電圧 Vthはゲート'ソース間電圧であって負の値）に対応した 値 (Vp+Vth)となったときに、駆動用 TFT21は非導通状態となる。この期間は、 TF Tの閾値電圧ばらつきを補償するための期間である。これにより、駆動用 TFT21がど のような閾値電圧を有していても、当該期間において駆動用 TFT21を閾値状態とす ることができる。このときの駆動用 TFT21のゲート電位は、コンデンサ C1によって記 憶される。また、時刻 t5にて制御配線 Wiの電位力 SGHとなることにより、スィッチ用 TF Τ24· 26が非導通状態となる。したがって、コンデンサ C1には、駆動用 TFT21の閾 値電圧に対応した電位を保持することができる。このとき、接続点 Aの電位はプリチヤ ージ電位 Vpcであり、コンデンサ C1に保持される電位差は、データライン ¾側を基準 として Vp+Vth— Vpcとなる。駆動用 TFT21に所望の電流を流すように制御するに は、この後に駆動用 TFT21のゲート'ソース間電圧を、閾値状態から所望の電流に 応じた電圧だけ変化させればよ!ヽ。
[0123] なお、接続点 Aの電位は、実際には駆動用 TFT21のゲート端子の電位が変動す る影響を受ける。その変動する電圧を Vaとした場合、時刻 t5でのコンデンサ C1に保 持される電位差は Vp+Vth— Vpc +Vaとなる。したがって、コンデンサ C1に駆動用 TFT21の閾値電圧 Vthを補償すること自体には問題は生じない。しかし、後述する データ電位 Daによって駆動用 TFT21に流す電流を正確に決定するため、できるだ け Vaは小さ!/、ことが好まし!/、。
[0124] したがって、電圧 Vaの値を小さくするため、例えばコンデンサ C1の容量に対し、コ ンデンサ C2の容量を大きくとることが望ましい。これにより、駆動用 TFT21のゲート 端子の電位が変動しても、コンデンサ C2の容量が大きいため、接続点 Aの電位が大 きく変動することを抑制することができる。
[0125] 或いは、データライン Sjに与えるプリチャージ電位 Vpcが、駆動用 TFT21が閾値 状態となる電位から、導通状態になる方向にわずかに低い電位となるように、各電源 配線及びデータラインの電位を調整することが望ましい。これにより、時刻 t3から時刻 t5までの、駆動用 TFT21におけるゲート端子の電位の変動を小さく抑えることができ るため、上記電圧 Vaの値を小さく抑えることができる。
[0126] 次に、時刻 t8において走査ライン Giの電位を GLとすることにより、スィッチ用 TFT2 3 · 25を導通状態とする。また、データライン ¾には、有機 EL素子 ELに所望の電流 が流れるよう、駆動用 TFT21のゲート端子の電位が得られる電位 Daがソースドライ バ回路 1から与えられる。
[0127] このとき、駆動用 TFT21のゲート端子の電位 (Vda)は
Vda =Vp+ Vth -Vpc + Da
となる。閾値電圧 Vthは、上記時刻 t3から時刻 t5にて、それぞれの駆動用 TFT21に 対応した電圧が補償されているため、駆動用 TFT21に流れる電流は、閾値電圧 Vt hのばらつきの影響を受けることなぐ指定したプリチャージ電位 Vpcとデータ電位 Da との電位差に従って決定される。
[0128] なお、プリチャージ回路 4は、コントロール回路 3から入力される電圧制御信号 PDA によってプリチャージ電圧 Vpcの電位を決定し、データライン ¾に与える。画素回路 Aij20の構成では、駆動用 TFT21のチャネル極性は p型であるため、 Vpc≥Daとい う関係で、かつプリチャージ電位 Vpcの電位が高いほど、駆動用 TFT21に流れる電 流は大きくなる。すなわち、プリチャージ電位 Vpcの電位を上げるほど、ピーク輝度を 高くすることができる。ただし、プリチャージ電位 Vpcの基準電位は、本来は黒表示、 すなわち殆ど発光に寄与しない電流値に設定し、有機 EL素子 ELを非発光状態に 設定する表示データを送信した際に所望の状態となるよう、電位を調整しておく必要 がある。
[0129] この状態にぉ 、て、ピーク輝度を発生させるためにプリチャージ電位 Vpcの電位を 上げる場合、どのデータ電位 Daに対しても、最終的に駆動用 TFT21のゲート端子 に印加される電位差は大きくなり、駆動用 TFT21に流れる電流が大きくなることにな る。したがって、本来は黒表示、すなわち殆ど発光に寄与しない電流値に設定し、有 機 EL素子 ELを非発光状態に設定する表示データを送信したとしても、実際には有 機 EL素子 ELは発光してしまう。
[0130] したがって、上記のようにプリチャージ電位 Vpcの電位は、黒表示の表示データを 送信した際に所望の状態となるよう調整し、かつプリチャージ電位 Vpcがその電位を 上限とし、プリチャージ電位 Vpcがその電位で最も高いピーク輝度となるように、各電 源配線の電位や表示データを設定することが望ま ヽ。このように設定することによつ て、プリチャージ電位 Vpcを上げることによりピーク輝度が高くなるように調整でき、か つ最大のピーク輝度を発生させた場合であっても、黒表示の表示データは正しく反 映される。なお、プリチャージ電位 Vpcの電位、それぞれの制御信号、及び表示デー タ信号を適切に選択するならば、駆動用 TFT21の極性は n型であっても構わな ヽ。
[0131] また、時刻 t8から時刻 t9にかけて、スィッチ用 TFT25は導通状態にある力 スイツ チ用 TFT26は非導通状態である、第 2の経路が非導通選択期間となる。したがって 、データ電位 Daに設定されているデータライン Sjに、電源配線 Vpから電流が流れ込 むことはなぐデータ電位 Daに干渉することがない。したがって、データライン ¾を第 2の経路を接続する第 3の配線として利用することができるため、画素回路 Aij20が 占有する面積を小さく抑えることができる。
[0132] スィッチ用 TFT25 ' 26に関しても、それぞれ独立した、比較的大きな面積を有する TFTである必要はなぐ例えばスィッチ用 TFT23 · 24のような役割を持つスィッチン グ素子に一般的に用いられる、デュアルゲート構造の TFTでよい。デュアルゲート構 造の TFTは 2つのゲート端子があり、通常、共通の電位を印加する力 それぞれのゲ ート端子をスィッチ用 TFT25 · 26と見なし、異なる制御線に接続して利用することも 可能である。デュアルゲート構造の TFTであれば、通常使用する TFTよりも占有する 面積が大幅に増加することはない。逆に、一般的に、配線が占有する面積は TFTの それに比べ大きぐスィッチ用 TFTの制御線として、既存の Gi及び Wiを利用すること ができ、かつ、データライン ¾を第 3の配線として利用できることによって、画素回路 の規模を大幅に増加させることなぐコントラストの向上と有機 EL素子の寿命を延長 する効果を得ることがでさる。
[0133] 次に、時刻 t9において走査ライン Giの電位を GHとし、接続点 Aがデータ電位 Daと なるよう、コンデンサ C2に電位差を保持する。これにより、駆動用 TFT21のゲート端 子の電位は、所望の電流を流す電位 Vdaで保持されることになり、指定した表示デ ータでのプログラムが完了する。
[0134] 最後に、時刻 tlOにおいて制御配線 Eiの電位を GLとすることにより、スィッチ用 TF T22を導通状態とすると、第 1の経路のうち、接続点 Kから共通陰極 Vcom側の経路 が導通し、駆動用 TFT21から有機 EL素子 ELへ所望の電流が流れる。これにより、 指定した表示データに対応した輝度で有機 EL素子 ELが発光する。
[0135] このように、第 2の経路にスイッチング素子を 2つ設置し、それぞれ異なる制御を行う ことによって、閾値電圧を補償する動作における、不要な有機 EL素子の発光を抑制 することができるため、コントラストの向上と素子寿命の延長を図ることができるという 効果がある。
[0136] また、各スィッチ用 TFTの制御線の共通化や、データライン ¾を第 3の配線として 利用することができ、画素回路の占有面積を拡大することなぐ上記の効果を得られ る。
[0137] 〔実施例 2〕
図 8は、本実施例の画素回路 Aij 20の動作を示す、タイミングチャートである。
[0138] 各信号の関係は、基本的に図 3と共通である。しかし、駆動素子としての駆動用 TF T21の閾値電圧 Vthを補償する期間が実施例 1と異なる。
[0139] 実施例 1にお 、ては、上記の閾値電圧 Vthの補償期間は図 3における時刻 t3〜時 刻 t5に対応していた。図 3においては、時刻 tO〜時刻 t4までが 1水平走査期間に当 たるため、上記の閾値電圧 Vthの補償期間は 1水平走査期間よりも短い期間しか確 保できていない。
[0140] これに対し、図 4のタイミングでは、上記の閾値電圧 Vthの補償期間として時刻 t3 〜時刻 t9を確保できる。これは 1水平走査期間よりも長い期間である。図 4における、 時刻 tlO〜時刻 ti lの期間、すなわち走査ライン Giに対応する画素回路 Aij20にデ 一タライン ¾からデータ電位を送信するタイミング (走査ライン Giに対応する画素の、 第 2の経路の非導通選択期間）が図 4の関係を保つのであれば、さらに長い期間を 設定することも可能である。
[0141] このように、第 2の経路の導通選択期間と非導通選択期間とを分けることによって、 上記の閾値電圧 Vthの補償期間は 1水平走査期間の制約を受けることなく設定する ことが可能となる。
[0142] 〔実施例 3〕
図 5は、本実施例の画素回路 Aijである画素回路 Aij30の構成を示す回路図である
[0143] 図 5に示すように、画素回路 Aij30は、駆動素子としての駆動用 TFT21、スィッチ 用丁？丁23 ' 24' 25 ' 26、コンデンサ C1 'C2、及び電気光学素子としての有機 EL素 子 ELを備えている。なお、上記 TFTのチャネル極性は全て p型である。
[0144] この画素回路 Aij30の構成は、図 1の画素回路 Aij 20において、スィッチ用 TFT22 を除去するとともに制御配線 Eiを除去し、共通陰極 Vcomを電源配線 CAiとしたもの である。したがって、駆動用 TFT21のドレイン端子と有機 EL素子 ELの陽極とは直接 接続されて、第 1の経路上の素子は駆動用 TFT21及び有機 EL素子 ELのみとなり、 その接続点を Kとする。
[0145] なお、それぞれの素子や配線の接続、制御信号、及び表示データ信号を適切に選 択するならば、 TFTの極性は一部 n型、又は全て n型であっても構わない。
[0146] また、ここでは第 3の配線としてデータライン Sjを用いている力 これに限らず、電源 配線 Vp及び電源配線 CAiとは異なる配線であって、その電位が設定可能な配線で あればよい。
[0147] この画素回路 Aij30の動作は、図 1に示した画素回路 Aij20と同様に、コントロール 回路 3から供給される前述の各種の信号に基づいて、ソースドライバ回路 1及びゲー トドライバ回路 2によって制御される。図 6は、上記構成の画素回路 Aij 30の動作を示 すタイミングチャートである。図 6のタイミングチャートは、 CAiを除き、それぞれ図 3の タイミングチャートの対応する信号と同じ役割を果たす。したがって、画素回路 Aij30 は、電源配線 CAiの動作を除いて、画素回路 Aij 20と同様の動作をする。
[0148] 図 6のタイミングチャートにおける電源配線 CAiは、図 3のタイミングチャートの制御 配線 Ei〖こ当たる。すなわち、電源配線 CAiの電位を、有機 EL素子 ELに発光に寄与 する電流が流れない電位 Vchに引き上げることによって、画素回路 Aij30の接続点 Kカゝら電源配線 CAiへの経路の電流を遮断し、駆動用 TFT21の閾値電圧の補償を 行うものである。また、駆動用 TFT21のゲート端子電位を、所望の電流が流れるよう に実施例 1と同様に設定した後、電源配線 CAiの電位を Vclへと変化させることによ つて、接続点 Kから第 1の経路に電流が流れるようにする。したがって、画素回路 Aij 20における、スィッチ用 TFT22とその制御配線 Eiとが果たす役割を、電源配線 CAi が担う構成となっている。
[0149] すなわち、画素回路 Aij30の構成をとることによって、画素回路 Aij20と同様に、第 2の経路にスイッチング素子を 2つ設置し、それぞれ異なる制御を行うことによって、 閾値電圧を補償する動作における、不要な有機 EL素子の発光を抑制することがで きるため、コントラストの向上と素子寿命の延長を図ることができるという効果がある。
[0150] また、各スィッチ用 TFTの制御線の共通化や、データライン ¾を第 3の配線として 利用することができ、画素回路の占有面積を拡大することなぐ上記の効果を得られ る。
[0151] さらに、画素回路 Aij20におけるスィッチ用 TFT22と制御配線 Eiとを省略すること ができるため、画素回路 Aij30の占有面積を小さく抑えることができる。
[0152] なお、電源配線 CAiの電位 Vchは、有機 EL素子 ELの陽極と陰極との間に印加さ れる電圧が順方向であり、かつ有機 EL素子 ELの閾値電圧となるような電位に設定 することが望ましい。これは、有機 EL素子 ELの陽極と陰極との間に印加される電圧 を、順方向であって有機 EL素子 ELの閾値電圧よりも小さくしたり、逆方向となったり するような電位に設定すると、電源配線 CAiを充放電するのに伴う消費電力が大きく なり、表示装置 10の消費電力が大きくなつてしまうためである。 [0153] 〔実施例 4〕
図 7は、本実施例の画素回路 Aijである画素回路 Aij40の構成を示す回路図である
[0154] 図 7に示すように、画素回路 Aij40は、駆動素子としての駆動用 TFT21、スィッチ 用 TFT22' 23 ' 24'45 ' 26、コンデンサ C1 'C2、及び電気光学素子としての有機 E
L素子 ELを備えている。なお、上記 TFTのチャネル極性は全て p型である。
[0155] この画素回路 Aij40は、図 1の画素回路 Aij 20において、スィッチ用 TFT24の接続 先、すなわち第 2の経路を接続する先を、データライン ¾から共通陰極 Vcom (第 2の 電源配線)へと変更したスィッチ用 TFT45を有する構成になって 、る。
[0156] なお、それぞれの素子や配線の接続、制御信号、及び表示データ信号を適切に選 択するならば、 TFTの極性は一部 n型、又は全て n型であっても構わない。また、ここ では第 2の経路の接続先として第 2の電源配線である共通陰極 Vcomを利用してい る力 これに限らず、各 TFTの極性等を適宜調整した構成であれば、電源配線 Vp ( 第 1の電源配線)であってもよい。
[0157] この画素回路 Aij40の構成をとることによって、画素回路 Aij20と同様に、各制御配 線を共通化した構成にて、電気光学素子の不要な発光を抑制する効果が得られる。
[0158] また、第 2の経路を導通させる導通選択期間において、画素回路 Aij20では駆動 用 TFT21を通じて電源配線 Vpカゝらデータライン Sjに電流が流れ込み、プリチャージ 電位 Vpに影響を与えるが、画素回路 Aij40では、第 2の経路の接続先が共通陰極 V comであるため、第 2の経路を流れる電流はプリチャージ電位 Vpcには干渉しな 、。 したがって、より正確なプリチャージ電位 Vpcを与えることができる。
[0159] さらに、走査ライン Giをスィッチ用 TFT45の制御配線として用いた場合でも、第 2の 経路の非導通選択期間にはスィッチ用 TFT26が非導通状態となるため、不要な電 流が共通陰極 Vcomへ流れ込むことを遮断できる。したがって、制御配線を共通化し た構成であっても、不要な電流が電源配線に流れることを防止し、電源配線の電位 が変動することによる、第 1の経路の電流変動を抑制することができる効果がある。
[0160] 〔実施例 5〕
図 8は、本実施例の画素回路 Aijである画素回路 Aij50の構成を示す回路図である [0161] 図 8に示すように、画素回路 Aij50は、駆動素子としての駆動用 TFT21、スィッチ 用丁？丁22' 23 ' 24' 55 ' 26、コンデンサ C1 'C52、及び電気光学素子としての有機 EL素子 ELを備えている。なお、上記 TFTのチャネル極性は全て p型である。
[0162] この画素回路 Aij50は、図 6の画素回路 Aij20において、スィッチ用 TFT25の接続 先、すなわち、第 2の経路を接続する先を、データライン ¾から電源配線 Ve (第 3の 配線)へと変更したスィッチ用 TFT55を有する構成になっている。さら〖こ、図 6の画素 回路 Aij20におけるコンデンサ C2は、接続点 Aカゝら電源配線 Veに変更されたコンデ ンサ C52となっている。
[0163] なお、それぞれの素子や配線の接続、制御信号、及び表示データ信号を適切に選 択するならば、 TFTの極性は一部 n型、又は全て n型であっても構わない。
[0164] 上記画素回路 Aij50の構成をとることによって、画素回路 Aij20と同様に、各制御 配線を共通化した構成にて、電気光学素子の不要な発光を抑制する効果が得られ る。
[0165] また、画素回路 Aij 20に備えられたコンデンサ C2の基準を、表示装置 10の各画素 回路 Aij20〜Aij40に流れる電流の総量にしたがって電位が変動する電源配線 Vp から、第 2の経路の導通選択期間のみわずかに電流が流れる電源配線 Veに変更す ることによって、接続点 Aの電位を安定して保持することが可能になる効果がある。
[0166] 〔実施例 6〕
図 9は、本実施例の画素回路 Aijである画素回路 Aij60の構成を示す回路図である
[0167] 図 9に示すように、画素回路 Aij60は、駆動素子としての駆動用 TFT61、スィッチ j¾TFT62- 63 - 64- 65 - 66,コンデンサ COl 'C02、及び電気光学素子としての有 機 EL素子 ELを備えている。なお、上記 TFTのチャネル極性は全て n型である。
[0168] この画素回路 Aij60は、図 1の画素回路 Aij20における、 p型の TFTの駆動用 TFT 21、スィッチ用丁？丁22' 23 ' 24' 25 ' 26それぞれ11型丁？丁の駆動用丁？丁61、スイツ チ用 TFT62' 63 · 64· 65 · 66に置き換えたものである。すなわち、画素回路 Aij20を n型 TFTのみで構成した場合の画素回路であり、それぞれの制御信号は反転するが 、基本動作は図 1の画素回路 Aij20に準ずる。したがって、画素回路 Aij60において も、上記の構成と同様、第 2の経路にスイッチング素子を 2つ設置し、それぞれ異なる 制御を行うことによって、閾値電圧を補償する動作における、不要な有機 EL素子の 発光を抑制することができるため、コントラストの向上と素子寿命の延長を図ることが できるという効果がある。
[0169] また、各スィッチ用 TFTの制御線の共通化や、データライン ¾を第 3の配線として 利用することができ、画素回路の占有面積を拡大することなぐ上記の効果を得られ る。
[0170] なお、本実施の形態では、画素回路の電気光学素子として有機 EL素子を用いた 1S これに限らず、電流駆動型の電気光学素子であればよい。したがって、上記画素 回路に設置する電気光学素子として、半導体 LEDや FED (Field Emission Display) の発光部等も使用可能である。
[0171] また、電気光学素子の駆動用トランジスタとして、ガラス基板等の絶縁基板上に形 成される TFTを用いたが、これに限らず、電流制御端子に印加する制御電圧で出力 電流を制御する電圧制御型の素子であって、制御電圧に出力電流の有無を決定す る閾値電圧が存在する素子であればよい。したがって、半導体基板上に形成される MOSトランジスタ等も含む、一般の電界効果トランジスタが使用可能である。
[0172] 本発明は上述した各実施形態に限定されるものではなぐ請求項に示した範囲で 種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適 宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 産業上の利用可能性
[0173] 本発明の表示装置は、駆動用トランジスタの電流制御端子の制御電圧を閾値電圧 に対応した値に設定する際に、電気光学素子に電流を流さないため、高画質化を図 ることができるので、電流駆動型表示素子を用いた表示装置に利用することができる

Claims

請求の範囲
[1] 走査線とデータ信号線との各交差点に対応して配置された画素回路を備えると共 に、各上記画素回路は電流駆動型の電気光学素子を備え、走査信号出力回路から 上記走査線に出力した走査信号により書き込み可能状態とした上記画素回路に、表 示信号出力回路から上記データ信号線を介して上記電気光学素子の駆動電流に対 応した表示信号を書き込む表示装置であって、
第 1の電源配線と第 2の電源配線とを結ぶ第 1の経路上に、上記表示信号によって 該第 1の経路に流す電流を決定する駆動素子と上記電気光学素子とが直列に接続 されており、
上記第 1の経路上の上記駆動素子と電気光学素子との間と、第 3の電源配線又は 信号配線とを結ぶ第 2の経路上に、制御の異なる第 1のスイッチング素子及び第 2の スイッチング素子が設けられていることを特徴とする表示装置。
[2] 走査線とデータ信号線との各交差点に対応して配置された画素回路を備えると共 に、各上記画素回路は電流駆動型の電気光学素子を備え、走査信号出力回路から 上記走査線に出力した走査信号により書き込み可能状態とした上記画素回路に、表 示信号出力回路から上記データ信号線を介して上記電気光学素子の駆動電流に対 応した表示信号を書き込む表示装置であって、
第 1の電源配線と第 2の電源配線とを結ぶ第 1の経路上に、上記表示信号によって 該第 1の経路に流す電流を決定する駆動素子と上記電気光学素子とが直列に接続 されており、
上記第 1の経路上の上記駆動素子と電気光学素子との間と、上記第 1の電源配線 若しくは第 2の電源配線の 、ずれか一方、又は上記データ信号線とを結ぶ第 2の経 路上に、制御の異なる第 1のスイッチング素子及び第 2のスイッチング素子が設けら れて!ヽることを特徴とする表示装置。
[3] 前記第 1のスイッチング素子と第 2のスイッチング素子とのいずれ力 1つは、前記表 示信号出力回路力 前記データ信号線を通じて表示データ信号が送信されるときに 、非導通状態に制御されることを特徴とする請求項 1又は 2記載の表示装置。
[4] 前記第 1のスイッチング素子と第 2のスイッチング素子との両方を導通状態すること により前記第 2の経路を導通状態とする導通選択期間と、
上記第 1のスイッチング素子と第 2のスイッチング素子とのいずれ力 1つを非導通状 態とすることにより上記第 2の経路を非導通状態とする非導通選択期間とが設けられ ていることを特徴とする請求項 1又は 2記載の表示装置。
[5] 前記第 2の経路を導通状態とする導通選択期間にお 、て、
前記第 1の経路のうち前記駆動素子側の経路は導通状態とする一方、 上記第 1の経路のうち前記電気光学素子側の経路は、上記第 1の経路上に設けら れた第 3のスイッチング素子によって非導通状態とすることを特徴とする請求項 1又は
2記載の表示装置。
[6] 前記第 1の電源配線又は第 2の電源配線のうちいずれか 1つは電位が可変である ことを特徴とする請求項 1又は 2記載の表示装置。
[7] 前記第 2の経路を導通状態とする導通選択期間にお 、て、
前記第 1の経路のうち前記駆動素子側の経路は導通状態とする一方、 上記第 1の経路のうち前記電気光学素子側の経路は、第 1の電源配線又は第 2の 電源配線の少なくとも 1つの電位を変動させることによって非導通状態とすることを特 徴とする請求項 6記載の表示装置。
[8] 前記第 2の経路を導通状態とする導通選択期間は、前記駆動素子を閾値状態とす る前に該駆動素子の出力電流を該第 2の経路に流すために設定される期間である 一方、
上記第 2の経路を非導通状態とする非導通選択期間は、該第 2の経路の導通選択 期間の後に上記駆動素子が上記閾値状態へと設定される期間、及び前記電気光学 素子の駆動電流に対応した表示信号を書き込む期間であり、
画素回路において、対応する上記導通選択期間と非導通選択期間とが異なる水 平走査期間で実行されることを特徴とする請求項 1又は 2記載の表示装置。
[9] 前記電気光学素子は、有機 EL素子力 なっていることを特徴とする請求項 1又は 2 記載の表示装置。
[10] 前記駆動素子、並びに前記第 1のスイッチング素子及び第 2のスイッチング素子は 、薄膜トランジスタ力 なって 、ることを特徴とする請求項 1又は 2記載の表示装置。
[11] 前記画素回路に含まれる薄膜トランジスタは全て同じチャネル極性であることを特 徴とする請求項 1又は 2記載の表示装置。
[12] 前記駆動素子は pチャネル型の薄膜トランジスタ力 なっていることを特徴とする請 求項 6記載の表示装置。
[13] 前記駆動素子は nチャネル型の薄膜トランジスタ力 なっていることを特徴とする請 求項 6記載の表示装置。
[14] 前記第 2の経路を導通状態とする導通選択期間にお 、て、
前記データ信号線には、上記第 2の経路を非導通状態とする非導通選択期間とは 異なる電位を与え、かつその電位は可変であることを特徴とする請求項 1又は 2記載 の表示装置。
[15] 前記第 2の経路を導通状態とする導通選択期間にお 、て、
前記駆動素子は Pチャネル型の薄膜トランジスタ力 なり、前記データ信号線に与 えられる電位は、ピーク輝度が最大となる場合を基準の電位とし、その基準電位より も低い方向へのみ調整されることを特徴とする請求項 14記載の表示装置。
[16] 前記第 2の経路を導通状態とする導通選択期間にお 、て、
前記駆動素子は nチャネル型の薄膜トランジスタ力 なり、前記データ信号線に与 えられる電位は、ピーク輝度が最大となる場合を基準の電位とし、その基準電位より も高い方向へのみ調整されることを特徴とする請求項 14記載の表示装置。
[17] 前記駆動素子の一方の入出力端子は前記第 1の電源配線に接続され、
前記駆動素子の他方の入出力端子は前記第 1のスイッチング素子に接続され、 前記第 1のスイッチング素子及び第 2のスイッチング素子は、上記駆動素子の他方 の入出力端子と上記第 3の配線との間に直列に接続され、
前記電気光学素子は、上記駆動素子の他方の入出力端子と前記第 2の電源配線 との間に、電気的に接続されることを特徴とする請求項 1記載の表示装置。
[18] 前記駆動素子の一方の入出力端子は前記第 1の電源配線に接続され、
上記駆動素子の他方の入出力端子は前記第 1のスイッチング素子に接続され、 上記第 1のスイッチング素子及び第 2のスイッチング素子は、上記駆動素子の他方 の入出力端子と上記第 2の電源配線との間に直列に接続され、 前記電気光学素子は、上記駆動素子の他方の入出力端子と上記第 2の電源配線 との間に電気的に接続されることを特徴とする請求項 2記載の表示装置。
[19] 走査線とデータ信号線との各交差点に対応して配置された画素回路を備えると共 に、各上記画素回路は電流駆動型の電気光学素子を備え、走査信号出力回路から 上記走査線に出力した走査信号により書き込み可能状態とした上記画素回路に、表 示信号出力回路から上記データ信号線を介して上記電気光学素子の駆動電流に対 応した表示信号を書き込む表示装置の駆動方法であって、
第 1の電源配線と第 2の電源配線とを結ぶ第 1の経路上に、上記表示信号によって 該第 1の経路に流す電流を決定する駆動素子と上記電気光学素子とを直列に接続 し、
上記第 1の経路上の上記駆動素子と電気光学素子との間と、第 3の電源配線又は 信号配線とを結ぶ第 2の経路上に、制御の異なる第 1のスイッチング素子及び第 2の スイッチング素子を設け、
上記第 1のスイッチング素子と第 2のスイッチング素子とのいずれ力 1つを、上記表 示信号出力回路から上記データ信号線を通じて表示データ信号が送信されるときに 、非導通状態に制御することを特徴とする表示装置の駆動方法。
[20] 走査線とデータ信号線との各交差点に対応して配置された画素回路を備えると共 に、各上記画素回路は電流駆動型の電気光学素子を備え、走査信号出力回路から 上記走査線に出力した走査信号により書き込み可能状態とした上記画素回路に、表 示信号出力回路から上記データ信号線を介して上記電気光学素子の駆動電流に対 応した表示信号を書き込む表示装置の駆動方法であって、
第 1の電源配線と第 2の電源配線とを結ぶ第 1の経路上に、上記表示信号によって 該第 1の経路に流す電流を決定する駆動素子と上記電気光学素子とを直列に接続 し、
上記第 1の経路上の上記駆動素子と電気光学素子との間と、上記第 1の電源配線 若しくは第 2の電源配線の 、ずれか一方、又は上記データ信号線とを結ぶ第 2の経 路上に、制御の異なる第 1のスイッチング素子及び第 2のスイッチング素子を設け、 上記第 1のスイッチング素子と第 2のスイッチング素子とのいずれ力 1つを、上記表 示信号出力回路から上記データ信号線を通じて表示データ信号が送信されるときに 、非導通状態に制御することを特徴とする表示装置の駆動方法。
PCT/JP2006/320311 2006-03-20 2006-10-11 表示装置及びその駆動方法 Ceased WO2007108149A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006077792 2006-03-20
JP2006-077792 2006-03-20

Publications (1)

Publication Number Publication Date
WO2007108149A1 true WO2007108149A1 (ja) 2007-09-27

Family

ID=38522187

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/320311 Ceased WO2007108149A1 (ja) 2006-03-20 2006-10-11 表示装置及びその駆動方法

Country Status (1)

Country Link
WO (1) WO2007108149A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009276744A (ja) * 2008-02-13 2009-11-26 Toshiba Mobile Display Co Ltd Ｅｌ表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003223138A (ja) * 2001-10-26 2003-08-08 Semiconductor Energy Lab Co Ltd 発光装置およびその駆動方法
JP2006065282A (ja) * 2004-08-30 2006-03-09 Samsung Sdi Co Ltd 発光表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003223138A (ja) * 2001-10-26 2003-08-08 Semiconductor Energy Lab Co Ltd 発光装置およびその駆動方法
JP2006065282A (ja) * 2004-08-30 2006-03-09 Samsung Sdi Co Ltd 発光表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009276744A (ja) * 2008-02-13 2009-11-26 Toshiba Mobile Display Co Ltd Ｅｌ表示装置

Similar Documents

Publication Publication Date Title
US8674914B2 (en) Display device and method of driving the same
US8605077B2 (en) Display device
CN101405785B (zh) 电流驱动型显示装置
US20130027374A1 (en) Electric current driving type display device and pixel circuit
EP2200010B1 (en) Current-driven display
US20100073344A1 (en) Pixel circuit and display device
CN101536070A (zh) 像素电路及显示装置
US20170193888A1 (en) Shift circuit, shift register, and display device
JP4327042B2 (ja) 表示装置およびその駆動方法
JP4685100B2 (ja) 表示装置およびその駆動方法
KR20200078995A (ko) 표시장치
US20240054951A1 (en) Pixel Circuit and Driving Method therefor, and Display Apparatus
JP5121926B2 (ja) 表示装置、画素回路およびその駆動方法
WO2007108149A1 (ja) 表示装置及びその駆動方法
JP2008083117A (ja) 表示装置
KR20250125104A (ko) 표시 장치
CN120183317A (zh) 像素、驱动像素的方法和包括像素的显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 06811618

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06811618

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP