WO2007090858A1 - Dispositif de mesure de parametres relatif aux estampilles temporelles notamment presentes dans des flux, et synthetiseur de frequence - Google Patents

Dispositif de mesure de parametres relatif aux estampilles temporelles notamment presentes dans des flux, et synthetiseur de frequence Download PDF

Info

Publication number
WO2007090858A1
WO2007090858A1 PCT/EP2007/051194 EP2007051194W WO2007090858A1 WO 2007090858 A1 WO2007090858 A1 WO 2007090858A1 EP 2007051194 W EP2007051194 W EP 2007051194W WO 2007090858 A1 WO2007090858 A1 WO 2007090858A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
input
frequency
comparator
synth
Prior art date
Application number
PCT/EP2007/051194
Other languages
English (en)
Inventor
Christian Mannino
Hassan Rabah
Serge Weber
Camel Tanougast
Yves Bervillier
Arnaud Mahe
Original Assignee
Thales
Universite Henri Poincare Nancy 1
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales, Universite Henri Poincare Nancy 1 filed Critical Thales
Publication of WO2007090858A1 publication Critical patent/WO2007090858A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/004—Diagnosis, testing or measuring for television systems or their details for digital television systems

Definitions

  • Device for measuring parameters relating to time stamps, in particular present in streams, and frequency synthesizer for measuring parameters relating to time stamps, in particular present in streams, and frequency synthesizer.
  • the invention relates to a device for measuring parameters relating to time stamps present in streams.
  • the invention applies to a device for measuring the parameters relating to the time stamps present in the MPEG-2 or MPEG-4 streams for the evaluation of the quality of service.
  • the invention also relates to a frequency synthesizer.
  • MPEG-2 transport streams in addition to audio and video data, include time information such as timestamps, or according to the English expression Program Clock Reference. The timestamps also make it possible to accurately restore the clock of the MPEG-2 encoder which compressed the audio-visual data of a program.
  • the recommendations for measuring quality of service in digital television present various methods and devices for measuring parameters relating to time stamps. To do this, the recommendations suggest the use of a phase-locked loop (or Phase-Locked Loop) with parameters such as a voltage-controlled oscillator (or the English expression Voltage Control Oscillator).
  • a transport stream includes several programs possibly generated by several different MPEG-2 encoders.
  • a voltage controlled oscillator for each program whose time stamp parameters are to be measured and to reconstruct the clock, it is necessary to use a voltage controlled oscillator.
  • a transport stream comprising several programs the use of voltage controlled oscillators is therefore expensive and complex to implement.
  • the purpose of the invention is in particular to overcome the aforementioned drawbacks.
  • the subject of the invention is a device for measuring parameters relating to time stamps, receiving as input at least one data stream comprising time stamps.
  • the device comprises a comparator delivering the difference between the time stamps and estimated time stamps; a loop filter filtering the result delivered by the comparator;
  • a frequency synthesizer delivering a clock signal, controlled by the signal received from the loop filter
  • a counter generating time stamps estimated from the signal delivered by the frequency synthesizer, said estimated time stamps being sent to the comparator; means for measuring parameters relating to time stamps.
  • the clock signal comprises pulses spaced a regular duration Tnom.
  • the synthesizer modifies the frequency of the clock signal by: introducing a delay of a fixed duration between two pulses;
  • the time between two updates of the frequency of the clock signal is a function of the signal received from the loop filter.
  • the frequency synthesizer is associated with at least one of the following devices: a frequency offset measuring device;
  • a device for measuring the drift in frequency a device for measuring the overall jitter
  • the loop filter can be Proportional-Integral type, outputting an input signal.
  • the error signal (ERR) being delivered by the comparator (20), d being a proportional term and G2 being an integral term, the transfer function of said loop filter can then be expressed by the following formula: IN _ SYNTH (z) G 2
  • the clock signal (F r ) comprises for example: Nnom periods of duration T n0 m and
  • the data streams are MPEG-2 or MPEG-4 streams.
  • the subject of the invention is also a frequency synthesizer controlled by an input signal. It comprises: a block delivering the absolute value of the input signal IN_SYNTH (n) on an output Abs, a signal S indicating whether the input signal
  • the comparator, the counter and the finite state machine are synchronized by the oscillator delivering a signal whose frequency mF n0 m is equal to the product of an integer m with the center frequency F n0 m of the signal Clock F r .
  • the frequency of the signal delivered by the oscillator is substantially equal to four times the central frequency F n0 m.
  • the clock signal F r delivered by a finite state machine has an equal period:
  • the frequency synthesizer may comprise a Proportional-Integral type loop filter, said loop filter generating the input signal (IN_SYNTH (n)) as output.
  • the advantages of the invention include that it makes it possible to implement in a single digital circuit a complete measurement system of the parameters relating to time stamps.
  • the invention can be implemented within a logic programmable circuit such as an inexpensive and particularly flexible FPGA circuit.
  • Figure 1 a system clock model of an MPEG-2 encoder and measurement parameters related to time stamps specific to a program
  • FIG. 2 a device for measuring parameters relating to time stamps, according to the prior art
  • FIG. 3 a device for measuring parameters relating to time stamps, according to the invention.
  • FIG. 4 an example of a clock signal generated by the fully digital phase-locked loop according to the invention
  • FIG. 6, an embodiment of the frequency synthesizer according to the invention.
  • Figure 1 illustrates a system clock model of an MPEG-2 encoder and measurement parameters relating to time stamps specific to a program.
  • the audio and video data are compressed according to the MPEG-2 standard.
  • This data is transmitted through transport streams with frames of 188 bytes.
  • To these 188 bytes of transport packet can also be added 16 bytes including a Reed-Solomon code for correcting transmission errors.
  • Transport packets can therefore have up to 204 bytes.
  • the bit rate of each stream is substantially equal to 27 Mbits / s and comprises 6 programs.
  • the frames may include data bits and information to retrieve the programs available in the stream, such as time stamps (or the English expression Program Clock Reference). Timestamps are used to accurately render the clock of the MPEG-2 encoder that compressed the audio-visual data of a program.
  • the transmission network may be exposed to certain effects which are not transparent with respect to the transport flows and which are caused by the elements of the network.
  • One of the predominant effects is the introduction of jitter by the communication network which has the effect of affecting the position of the time stamps in the stream, which leads to errors relating to time stamps.
  • the standard of measurement of the quality of service in digital television described in document ETSI TR101290, proposes to measure four parameters relating to time stamps.
  • Figure 1 illustrates the measurement parameters for time stamps specific to a PID program (p).
  • the model of the inaccuracies relating to a multiplexer encoder 7 comprises a system clock 1, coming for example from a 27 MHz frequency oscillator.
  • the instantaneous frequency of the oscillator deviates by a function fdev (p, t), t representing the time and p the considered program.
  • a device for measuring the parameters relating to the time stamps has especially for function of measuring the errors induced by the system clock 1 of the multiplexer encoder 7.
  • the frequency offset error as a function of time between the actual frequency the system clock 1 and the nominal frequency of the system clock 1; - the error of drift over time of the frequency corresponding to the measurement of the function fdev (p, t).
  • the system clock 1 of the multiplexer encoder 7 increments a time stamp counter 2, the result of which can be modeled by an ideal time stamp N (p, i).
  • Sources of inaccuracies 3 are added 4 to the ideal time stamp N (p, i) according to, in particular, the program and the position in the transport stream.
  • a device for measuring the parameters relating to time stamps has the particular function of measuring the accuracy of the time stamps, by measuring the sources of inaccuracies 3
  • the communication network introduces delays 5, variable between the start time Tj and the arrival time Ui of a bit i of the transport stream.
  • the arrival time Ui is the arrival time of the last bit of the last byte containing the base of the time stamp.
  • the sum between the jitter Ji, introduced by the network whose average value is defined as zero, and the sources of inaccuracies 3 corresponds to the overall jitter.
  • a device for measuring the parameters relating to time stamps has the particular function of measuring the overall jitter.
  • the ISO / IEC 13818-1 standard defines limits on these parameters relating to time stamps. If one of these parameters goes beyond the limits of the standard, it may be considered that the decoding quality of the MPEG-2 video stream may be degraded.
  • this limit is set to +/- 810 Hz, in normalized value, of +/- 30 ppm.
  • the drift of the frequency of the system clock 1 with respect to time is limited to +/- 75 mHz / s, ie a normalized value of +/- 10 ppm / h compared to the nominal frequency of 27 MHz of the system clock 1.
  • the phase tolerance is set to +/- 500 ns, which represents the maximum error on the value of the time stamp with respect to its time position in the transport stream.
  • the value of +/- 500 ns is the absolute limit when generating the time stamp and does not include the jitter introduced by the network.
  • FIG. 2 shows a device for measuring parameters relating to time stamps, according to the prior art. Elements identical to the elements already presented in the other figures bear the same references.
  • the device for measuring parameters relating to the time stamps receives as input a data stream 15 comprising time stamps.
  • the device further comprises a phase locked loop 10 (or in the English expression Phase Locked Loop).
  • the phase-locked loop 10 may be associated with a frequency offset measuring device 11.
  • the frequency offset measuring device 11 measures the frequency offset between the actual frequency of the system clock 1 and the nominal frequency of the system clock 1.
  • the frequency offset measuring device 11 is implemented by filtering, using a low-pass filter, the control signal of a voltage-controlled oscillator.
  • the phase-locked loop 10 can be associated with a device for measuring the frequency drift 12.
  • the device for measuring the frequency drift 12 measures the drift over time of the frequency corresponding to the measurement of the function fdev (p, t).
  • the measurement of the frequency drift results from the comparison of the time stamps, filtered by a low-pass filter and then multiplied by a factor which depends on the arrival rate of the time stamps and the open-loop gain of the lock loop. phase 10.
  • the phase-locked loop 10 can be associated with a device for measuring the global jitter 13.
  • the device for measuring the overall jitter 13 measures the network jitter cumulated with the jitter produced by the imprecision on the time stamp. 'Entrance.
  • the phase-locked loop 10 can be associated with an inaccuracy measurement device 14. This measurement is performed by counting the number of bytes of the stream separating two time stamps. successive, using an index. The difference of the time stamps is compared with the difference of the indexes, then brought back to the real period and filtered in order to extract the parameter of precision.
  • the phase-locked loop 10 comprises, in particular, a voltage-controlled quartz oscillator or according to the English-speaking expression
  • the device for measuring parameters relating to time stamps must comprise as much voltage-controlled crystal oscillator as programs included in the data stream to measure all the parameters relating to the time stamps of the data stream 15.
  • FIG. 3 shows a device for measuring parameters relating to time stamps, according to the invention. Elements identical to the elements already presented in the other figures bear the same references.
  • the device receives a data stream including time stamps E e .
  • the value of the nth received time stamp E e is denoted E e (n).
  • the device establishes measures relating to time stamps E e for at least one program included in the data stream. For this, the device generates estimated time stamps E r from a recalculated clock signal of the encoder that was used to code the program.
  • the value of n ⁇ eme stamp estimated E r calculated time is denoted by E r (n).
  • a comparator 20 receives and compares the time stamps E e and the estimated time stamps E r . When at a given moment the difference between the time stamps E e and the estimated time stamps E r is zero, then the synchronization is perfect.
  • a loop filter 21 receives the result delivered by the comparator 20. At the output, the loop filter 21 sends a control signal to a frequency synthesizer 22. The loop filter 21 thus controls the frequency of the signal delivered by the frequency synthesizer 22.
  • the frequency synthesizer 22 delivers a clock signal whose average frequency depends on the slow variations of the error signal delivered by the comparator 20 and filtered by the loop filter 21.
  • the clock signal delivered by the frequency synthesizer 22 is sent to a counter 23.
  • the counter 23 in turn generates estimated time stamps E r , which are then redirected and used by the comparator 20.
  • a set of filtering device is associated with the synthesizer 22.
  • This set of filtering device may notably comprise:
  • a device for measuring the frequency offset 11 a device for measuring the frequency drift 12;
  • FIG. 4 illustrates an example of a clock signal generated by the fully digital phase-locked loop according to the invention. Elements identical to the elements already presented in the other figures bear the same references.
  • FIG. 4 comprises a diagram whose abscissa axis 32 represents the time and the ordinate axis 30 the amplitude of the clock signal F r generated by the fully digital phase-locked loop according to the invention.
  • the frequency synthesizer 22 according to the invention generates a clock signal F r whose phase can be shifted by a fixed duration ⁇ T.
  • the modification of the phase by the frequency synthesizer according to the invention is distributed in a homogeneous manner over time.
  • the average frequency of the clock signal F r is modified by modifying the periodicity of the delays or advances applied to the phase. Indeed, the clock signal F r comprises pulses spaced a regular duration Tnom.
  • the frequency synthesizer according to the invention can:
  • the central frequency F n0 m of the clock signal F r generated is equal to the inverse of the duration T n0 m- Between two successive time stamps, that is to say during a duration T, the clock signal F r comprises:
  • FIG. 5 illustrates the instantaneous phase error over the time separating the reception of two time stamps. Elements identical to the elements already presented in the other figures bear the same references.
  • FIG. 5 comprises a diagram whose abscissa axis 40 represents the time and the ordinate axis 41 the instantaneous phase time value extracted from the time stamps.
  • a curve 42 represents the evolution over time of the temporal values extracted from the time stamps E e .
  • a curve 43 represents the evolution over time of the time values of the estimated time stamps E r .
  • the frequency synthesizer 22 makes phase offsets on the clock signal F r spaced by a duration To. Also, in the example of FIG.
  • the frequency synthesizer 22 has made three phase shifts on the clock signal F r , each spaced apart by a duration To.
  • the calculation of the duration parameter To is a function of the error on the time stamps corresponding at each instant to the difference between the curve 43 and the curve 42.
  • a solution for realizing this time delay of a duration T 0 is to use a counter, for example a ramp generator, operating at a frequency that is a multiple of the central frequency F n0 m of the clock signal F r .
  • the counter is then reset after a duration To by comparing the output of the counter with a threshold Th (n) proportional to the duration T 0 .
  • Figure 6 shows an embodiment of the frequency synthesizer according to the invention. Elements identical to the elements already presented in the other figures bear the same references.
  • the frequency synthesizer according to the invention receives as input a signal IN_SYNTH (n) corresponding to the control signal generated by the loop filter 21.
  • the signal IN_SYNTH (n) corresponds to the result delivered by the comparator 20 and filtered, it is i.e., the filtered error signal between the estimated time stamps Er and the time stamps Ee.
  • a block 50 receives on an IN input the signal IN_SYNTH (n) and delivers on an output Abs the absolute value of the signal IN_SYNTH (n).
  • the block 50 additionally delivers a signal S indicating whether the signal IN_SYNTH (n) is negative.
  • Block 50 again delivers a signal Z indicating whether the signal IN_SYNTH (n) is zero.
  • a divider 51 receives on an input B the signal sent on the output Abs of the block 50.
  • the divider 51 receives on an input A a signal representing a constant 52 whose value is denoted CST.
  • the constant 52 is chosen proportional to the signal IN_SYNTH (n) and to the product of the duration T by the central frequency F n0 m-
  • the divider 51 proceeds to the division of the signal present on its input A by the signal present on its input B and sends the resulting signal to an A / B output.
  • the resulting signal sent on the output A / B corresponds to a signal whose value corresponds to the threshold Th (n).
  • the signal sent on the output A / B is sent to a register 52.
  • the register 52 is synchronized with the receipt of the time stamps Ee. Also, the register 52 stores the threshold T h (n) received and outputs the threshold T h (n-1) previously stored.
  • a comparator 53 has an input A and an input B.
  • the comparator 53 is synchronized by an oscillator 56 delivering a signal whose frequency m.Fnom is equal to the product of an integer m with the central frequency F n0 m-
  • a counter 54 delivers a signal on an output CNT_OUT corresponding to the number of pulses received from the oscillator 56 with which it is synchronized.
  • the state machine 55 has an output Fr towards which is sent the clock signal Fr it generates.
  • the finite state machine 55 is synchronized with the oscillator 56.
  • the input DIV receives the signal indicating the moment when a phase shift must be made on the clock signal F r .
  • m is chosen equal to 4
  • the clock signal F r delivered by finite state machine 55 has an equal period:
  • the frequency F r of the output signal of the frequency synthesizer 22 as a function of the signal IN_SYNTH can be expressed by means of the following formula:
  • the frequency synthesizer according to the invention is associated with a Proportional-Integral type loop filter 21 making it possible to obtain a zero phase error on the clock signal F r for a phase jump and a zero frequency error on the clock signal F r for a frequency hopping.
  • Its transfer function can be expressed by the following formula: IN _ SYNTH (z) _ c G 2
  • ERR is the signal delivered by the comparator 20
  • d represents a proportional term of the corrector and G2, an integral term.
  • the loop filter 21 outputs the input signal IN_SYNTH (n).
  • a first solution when the measurement system must analyze parameters relating to time stamps E e for an N number of programs, a first solution consists in implementing N fully digital phase-locked loops according to the invention by pooling the operators. allowing the comparison of the time stamps, that is to say in particular the block 50, the constant 52, the divider 51, the register 52, the comparator 53, the counter 54 and the oscillator 56. These operators can be reused to using multiplexers and demultiplexers.
  • the device for measuring parameters relating to the time stamps according to the invention as well as the frequency synthesizer according to the invention can be used in the context of digital television.
  • the object of the invention proves particularly useful for measuring parameters relating to time stamps present in audiovisual streams of the MPEG-2 or MPEG-4 type and more generally for all data streams comprising time stamps.
  • the frequency synthesizer according to the invention can be used in other fields requiring a controllable frequency synthesizer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

L'invention concerne un dispositif de mesure de paramètres relatif aux estampilles temporelles. Le dispositif comporte un comparateur délivrant l'écart entre les estampilles temporelles et des estampilles temporelles estimées, un filtre de boucle filtrant le résultat délivré par le comparateur, un synthétiseur de fréquence délivrant un signal d'horloge, contrôlé par le signal reçu du filtre de boucle, un compteur générant des estampilles temporelles estimées à partir du signal délivré par le synthétiseur de fréquence, lesdites estampilles temporelles estimées étant envoyées vers le comparateur, des moyens de mesure de paramètres relatifs aux estampilles temporelles. Le signal d'horloge comporte des impulsions espacées d'une durée régulière. Le synthétiseur modifie la fréquence du signal d'horloge en introduisant un retard d'une durée fixe entre deux impulsions ou en diminuant d'une avance égale à une durée fixe, l'intervalle entre deux impulsions. La durée séparant deux mises à jour de la fréquence du signal d'horloge est fonction du signal reçu du filtre de boucle. L'invention concerne encore un synthétiseur de fréquence. En particulier, l'invention s'applique à un dispositif de mesure des paramètres relatifs aux estampilles temporelles présentes dans les flux MPEG-2 pour l'évaluation de la qualité de service. L'invention a aussi pour objet un synthétiseur de fréquence.

Description

Dispositif de mesure de paramètres relatif aux estampilles temporelles notamment présentes dans des flux, et synthétiseur de fréquence.
L'invention concerne un dispositif de mesure de paramètres relatifs aux estampilles temporelles présentes dans des flux. En particulier, l'invention s'applique à un dispositif de mesure des paramètres relatifs aux estampilles temporelles présentes dans les flux MPEG-2 ou MPEG-4 pour l'évaluation de la qualité de service. L'invention a aussi pour objet un synthétiseur de fréquence.
Dans le cadre de la télévision numérique, en particulier pour le standard de diffusion vidéo digitale terrestre ou selon l'expression anglo- saxonne Digital Video Broadcasting, les programmes comportant notamment des données audiovisuelles sont diffusés dans des flux de transport (ou selon l'expression anglo-saxonne Transport Stream) au format MPEG-2. Les flux de transport MPEG-2, en plus des données audio et vidéo, comportent des informations temporelles comme par exemple des estampilles temporelles, ou selon l'expression anglo-saxonne des Program Clock Référence. Les estampilles temporelles permettent en outre de restituer avec précision l'horloge de l'encodeur MPEG-2 qui a compressé les données audiovisuelles d'un programme.
Les recommandations de mesure de la qualité de service en télévision numérique, décrite dans le document ETSI TR101290, présentent différentes méthodes et dipositifs permettant de mesurer des paramètres relatifs aux estampilles temporelles. Pour ce faire, les recommandations suggèrent pour mesurer les paramètres relatifs aux estampilles temporelles l'utilisation d'une boucle à verrouillage de phase (ou selon l'expression anglo- saxonne Phase-Locked Loop) comportant notamment un oscillateur contrôlé en tension (ou selon l'expression anglo-saxonne Voltage Control Oscillator).
Or un flux de transport comporte plusieurs programmes générés éventuellement par plusieurs encodeurs MPEG-2 différents. Ainsi, pour chaque programme dont on souhaite mesurer les paramètres relatifs aux estampilles temporelles et reconstruire l'horloge, il est nécessaire d'utiliser un oscillateur contrôlé en tension. Un flux de transport comportant plusieurs programmes, l'utilisation d'oscillateurs contrôlés en tension s'avère donc coûteuse et complexe à mettre en œuvre. L'invention a notamment pour but de pallier les inconvénients précités. A cet effet, l'invention a pour objet un dispositif de mesure de paramètres relatifs aux estampilles temporelles, recevant en entrée au moins un flux de données comportant des estampilles temporelles. Le dispositif comporte un comparateur délivrant l'écart entre les estampilles temporelles et des estampilles temporelles estimées ; un filtre de boucle filtrant le résultat délivré par le comparateur ;
- un synthétiseur de fréquence délivrant un signal d'horloge, contrôlé par le signal reçu du filtre de boucle ,
- un compteur générant des estampilles temporelles estimées à partir du signal délivré par le synthétiseur de fréquence, lesdites estampilles temporelles estimées étant envoyées vers le comparateur ; des moyens de mesure de paramètres relatifs aux estampilles temporelles.
Le signal d'horloge comporte des impulsions espacées d'une durée Tnom régulière. Le synthétiseur modifie la fréquence du signal d'horloge en : introduisant un retard d'une durée fixe entre deux impulsions ;
- ou en diminuant d'une avance égale à une durée fixe, l'intervalle entre deux impulsions.
La durée séparant deux mises à jour de la fréquence du signal d'horloge est fonction du signal reçu du filtre de boucle.
Dans un mode de réalisation, le synthétiseur de fréquence est associé à au moins un des dispositifs suivant : un dispositif de mesure du décalage en fréquence ;
- un dispositif de mesure de la dérive en fréquence ; un dispositif de mesure de la gigue globale ;
- un dispositif de mesure des imprécisions.
Le filtre de boucle peut être de type Proportionnel-Intégral, générant en sortie un signal d'entrée. Le signal d'erreur (ERR) étant délivré par le comparateur (20), d étant un terme proportionnel et G2 étant un terme intégral, la fonction de transfert dudit filtre de boucle peut alors être exprimée par la formule suivante : IN _ SYNTH (z) G2
ERR(z) ~ l + \ - zΛ
Entre deux estampilles temporelles successives, le signal d'horloge (Fr) comporte par exemple : - Nnom périodes de durée Tn0m et
- Nnom+δτ périodes de durée Tn0m + δT ou Nnom-δτ périodes de durée Tn0m
- δT . La période moyenne Test alors exprimé par la formule suivante :
T T^ = nom nom V nom±δT ' ' nom±é
1 N v nom + ^ l Ny nom±δ
Avantageusement, les flux de données sont des flux MPEG-2 ou MPEG-4.
L'invention a encore pour objet un synthétiseur de fréquence commandé par un signal d'entrée. Il comporte : - un bloc délivrant la valeur absolue du signal d'entrée IN_SYNTH(n) sur une sortie Abs, un signal S indiquant si le signal d'entrée
IN_SYNTH(n) est négatif, un signal Z indiquant si le signal d'entrée
IN_SYNTH(n) est nul ;
- un diviseur générant un signal correspondant à la division du signal représentant une constante fixée à une valeur donnée CST par le signal envoyé sur la sortie Abs du bloc ; un registre mémorisant le signal généré par le diviseur et délivrant en sortie le signal précédemment mémorisé ; un compteur délivrant un signal sur une sortie CNT_OUT correspondant au nombre d'impulsions reçues d'un oscillateur, le compteur comportant une entrée RAZ permettant de le remettre à zéro ; un comparateur comparant le signal délivré par le registre avec le signal de sortie du compteur et délivrant en sortie B>=A un signal correspondant au résultat ; une machine à état fini utilisant les signaux S, Z indiquant si le signal d'entrée IN_SYNTH(n) est négatif ou nul du bloc pour générer un signal d'horloge Fr, la machine à état fini opérant un décalage de phase sur le signal d'horloge Fr lorsqu'elle reçoit le signal délivré par le comparateur sur son entrée DIV.
Dans un mode de réalisation, le comparateur, le compteur et la machine à état fini sont synchronisés par l'oscillateur délivrant un signal dont la fréquence m.Fn0m est égale au produit d'un entier m avec la fréquence centrale Fn0m du signal d'horloge Fr.
Dans un mode particulier de réalisation, la fréquence du signal délivré par l'oscillateur est sensiblement égale à quatre fois la fréquence centrale Fn0m- Le signal d'horloge Fr délivré par machine à état fini a une période égale :
3 soit à r, = si l'entrée S de la machine à état fini indiquant que nom le signal d'entrée IN_SYNTH(n) est négatif et que l'entrée DIV de la machine à état fini correspond au cas où la condition B>=A du comparateur est vérifiée ;
soit à T4 = si l'entrée Z de la machine à état fini indique que le nom signal d'entrée IN_SYNTH(n) est nul ou que l'entrée DIV de la machine à état fini correspond au cas où la condition B>=A du comparateur (53) n'est pas vérifiée ;
soit à 71 = si l'entrée S de la machine à état fini indiquant que
4* F. no.m le signal d'entrée IN_SYNTH(n) est positif et que l'entrée DIV de la machine à état fini correspond au cas où la condition B>=A du comparateur est vérifiée.
Le synthétiseur de fréquence peut comporter un filtre de boucle de type Proportionnel-Intégral, ledit filtre de boucle générant en sortie le signal d'entrée ( IN_SYNTH(n)). Le signal d'erreur étant généré, d étant un terme proportionnel et G2 étant un terme intégral, la fonction de transfert dudit filtre de boucle peut alors être exprimée par la formule suivante : IN _ SYNTH (z) _ G2
-1
ERR(z) I - z
L'invention a notamment pour avantages qu'elle permet d'implémenter dans un seul circuit numérique un système de mesure complet des paramètres relatifs aux estampilles temporelles. En outre, l'invention peut être mise en œuvre au sein d'un circuit programmable logique comme par exemple un circuit FPGA peu coûteux et particulièrement flexible.
D'autres caractéristiques et avantages de l'invention apparaîtront à l'aide de la description qui suit faite en regard des dessins annexés qui représentent :
• la figure 1 , un modèle d'horloge système d'un encodeur MPEG-2 et des paramètres de mesure relatifs aux estampilles temporelles spécifiques à un programme ;
• la figure 2, un dispositif de mesure de paramètres relatifs aux estampilles temporelles, selon l'art antérieur ;
• la figure 3, un dispositif de mesure de paramètres relatifs aux estampilles temporelles, selon l'invention ;
• la figure 4, un exemple d'un signal d'horloge généré par la boucle à verrouillage de phase entièrement numérique selon l'invention ;
• la figure 5, l'erreur de phase instantanée sur la durée séparant la réception de deux estampilles temporelles ;
• la figure 6, un mode de réalisation du synthétiseur de fréquence selon l'invention. La figure 1 illustre un modèle d'horloge système d'un encodeur MPEG-2 et des paramètres de mesure relatifs aux estampilles temporelles spécifiques à un programme.
En télévision numérique, selon par exemple la norme de diffusion video numérique ou selon l'expression anglo-saxonne Digital Video Broadcasting, les données audio et vidéo sont compressées selon la norme MPEG-2. Ces données sont transmises par l'intermédiaire de flux de transport comportant des trames de 188 octets. A ces 188 octets de paquet de transport peuvent également être ajoutés 16 octets comprenant un code de Reed-Solomon destinés à corriger les erreurs de transmission. Les paquets de transport peuvent donc comporter jusqu'à 204 octets. Dans le cas de la Télévision Numérique Terrestre, le débit de chaque flux est sensiblement égale à 27 Mbits/s et comporte 6 programmes.
En plus de l'audio et de la vidéo, les trames peuvent comporter des bits de données et des informations permettant de restituer les programmes disponibles dans le flux, comme des estampilles temporelles ( ou selon l'expression anglo-saxonne Program Clock Référence ). Les estampilles temporelles permettent de restituer avec précision l'horloge de l'encodeur MPEG-2 qui a compressé les données audiovisuelles d'un programme.
Or, le réseau de transmission peut être exposé à certains effets qui ne sont pas transparents vis à vis des flux de transport et qui sont causés par les éléments du réseau. Un des effets prédominant est l'introduction de gigue par le réseau de communication ayant pour conséquence d'affecter la position des estampilles temporelles dans le flux, ce qui entraîne des erreurs relatives aux estampilles temporelles. Ainsi, la norme de mesure de la qualité de service en télévision numérique, décrite par le document ETSI TR101290, propose de mesurer quatre paramètres relatifs aux estampilles temporelles.
La figure 1 illustre les paramètres de mesure relatifs aux estampilles temporelles spécifiques à un programme PID(p). Le modèle des imprécisions relatives à un encodeur multiplexeur 7 comporte une horloge système 1 , provenant par exemple d'un oscillateur de fréquence 27 MHz. La fréquence instantanée de l'oscillateur dévie par une fonction fdev(p, t), t représentant le temps et p le programme considéré. Un dispostif de mesure des paramètres relatifs aux estampilles temporelles a notamment pour fonction de mesurer les erreurs induites 6 par l'horloge système 1 de l'encodeur multiplexeur 7. Parmi les erreurs induites 6 par l'horloge système 1 , on peut citer : l'erreur de décalage en fréquence fonction du temps entre la fréquence réelle de l'horloge système 1 et la fréquence nominale de l'horloge système 1 ; - l'erreur de dérive au cours du temps de la fréquence correspondant à la mesure de la fonction fdev(p, t). L'horloge système 1 de l'encodeur multiplexeur 7 incrémente un compteur d'estampilles temporelles 2, dont le résultat peut être modélisé par une estampille temporelle idéale N(p, i). Des sources d'imprécisions 3 s'ajoute 4 à l'estampille temporelle idéale N(p,i) selon notamment le programme et la position dans le flux de transport. Un dispostif de mesure des paramètres relatifs aux estampilles temporelles a notamment pour fonction de mesurer la précision des estampilles temporelles, en mesurant les sources d'imprécisions 3
Entre un récepteur 8 et l'encodeur multiplexeur 7 se situe le réseau de communication. Le réseau de communication introduit des retards 5, variables entre l'instant de départ Tj et l'instant d'arrivée Ui d'un bit i du flux de transport. Dans le cas d'une estampille temporelle, l'instant d'arrivée Ui est l'instant d'arrivée du dernier bit du dernier octet contenant la base de l'estampille temporelle. La somme entre la gigue Ji, introduite par le réseau dont la valeur moyenne est définie comme nulle, et les sources d'imprécisions 3 correspond à la gigue globale. Un dispostif de mesure des paramètres relatifs aux estampilles temporelles a notamment pour fonction de mesurer la gigue globale.
A titre d'exemple, la norme ISO/IEC 13818-1 définit des limites sur ces paramètres relatifs aux estampilles temporelles. Si l'un de ces paramètres passe au-delà des limites de la norme, il peut être considéré que la qualité de décodage du flux vidéo MPEG-2 risque d'être dégradée. Pour l'erreur de décalage en fréquence, cette limite est définie à +/- 810 Hz, soit en valeur normalisée, de +/- 30 ppm. La dérive de la fréquence de l'horloge système 1 par rapport au temps est limitée à +/- 75 mHz/s, soit une valeur normalisée de +/- 10 ppm/h par rapport à la fréquence nominale de 27 MHz de l'horloge système 1. La tolérance de phase est fixée à +/- 500 ns, qui représente l'erreur maximum sur la valeur de l'estampille temporelle par rapport à sa position temporelle dans le flux de transport. La valeur de +/- 500 ns est la limite absolue lors de la génération de l'estampille temporelle et n'inclut pas la gigue introduite par le réseau.
La figure 2 montre un dispositif de mesure de paramètres relatifs aux estampilles temporelles, selon l'art antérieur. Les éléments identiques aux éléments déjà présentés sur les autres figures portent les mêmes références. Le dispositif de mesure de paramètres relatifs aux estampilles temporelles reçoit en entrée un flux de données 15 comportant des estampilles temporelles. Le dispositif comporte en outre une boucle à verrouillage de phase 10 ( ou selon l'expression anglo-saxonne Phase Locked Loop ).
La boucle à verrouillage de phase 10 peut être associée à un dispositif de mesure du décalage en fréquence 11. Le dispositif de mesure du décalage en fréquence 11 mesure le décalage en fréquence entre la fréquence réelle de l'horloge système 1 et la fréquence nominale de l'horloge système 1. Le dispositif de mesure du décalage en fréquence 11 est mis en œuvre en filtrant, à l'aide d'un filtre passe-bas, le signal de commande d'un oscillateur contrôlé en tension.
La boucle à verrouillage de phase 10 peut être associée à un dispositif de mesure de la dérive en fréquence 12. Le dispositif de mesure de la dérive en fréquence 12 mesure la dérive au cours du temps de la fréquence correspondant à la mesure de la fonction fdev(p, t). La mesure de la dérive en fréquence est issue de la comparaison des estampilles temporelles, filtrées par un filtre passe-bas puis multiplié par un facteur qui dépend du débit d'arrivé des estampilles temporelles et du gain en boucle ouverte de la boucle à verrouillage de phase 10.
La boucle à verrouillage de phase 10 peut être associée à un dispositif de mesure de la gigue globale 13. Le dispositif de mesure de la gigue globale 13 mesure la gigue de réseau cumulée à la gigue produite par l'imprécision sur l'estampille temporelle d'entrée.
La boucle à verrouillage de phase 10 peut être associée à un dispositif de mesure des imprécisions 14. Cette mesure est réalisée en comptant le nombre d'octets du flux séparant deux estampilles temporelles successives, à l'aide d'un index. La différence des estampilles temporelles est comparée avec la différence des index, puis ramenée sur la période réelle et filtrée afin d'en extraire le paramètre de précision.
La boucle à verrouillage de phase 10 comporte notamment un oscillateur à quartz contrôlé en tension ou selon l'expression anglo-saxonne
Voltage Controlled Crystal Oscillators. Le dispositif de mesure de paramètres relatifs aux estampilles temporelles selon l'art antérieur doit comporter autant d'oscillateur cristal contrôlé en tension que de programmes compris dans le flux de données 15 pour mesurer tous les paramètres relatifs aux estampilles temporelles du flux de données 15.
La figure 3 montre un dispositif de mesure de paramètres relatifs aux estampilles temporelles, selon l'invention. Les éléments identiques aux éléments déjà présentés sur les autres figures portent les mêmes références. En entrée, le dispositif reçoit un flux de données comportant des estampilles temporelles Ee. La valeur de la nιeme estampille temporelle Ee reçue est notée Ee(n). Le dispositif établit des mesures relatives aux estampilles temporelles Ee pour au moins un programme compris dans le flux de données. Pour cela, le dispositif génère des estampilles temporelles estimées Er à partir d'un signal recalculé d'horloge de l'encodeur qui a été utilisé pour coder le programme. La valeur de la nιeme estampille temporelle estimée Er calculée est notée Er(n). Les estampilles temporelles estimées Er dépendent de l'heure d'arrivée des estampilles temporelles Ee et de la fréquence Fr(n) du signal recalculé d'horloge de l'encodeur qui a été utilisé pour coder le programme. Si la durée qui sépare deux estampilles temporelles successives est notée T, cette relation peut être exprimée par l'expression suivante par : Er(n) = Er(n-1 ) + T.Fr(n-1 ).
Pour retrouver le signal d'horloge de l'encodeur qui a été utilisé pour coder le programme, un comparateur 20 reçoit et compare les estampilles temporelles Ee et les estampilles temporelles estimées Er. Lorsque à un instant donné la différence entre les estampilles temporelles Ee et les estampilles temporelles estimées Er est nulle, alors la synchronisation est parfaite. Un filtre de boucle 21 reçoit le résultat délivré par le comparateur 20. En sortie, le filtre de boucle 21 envoie un signal de commande à un synthétiseur de fréquence 22. Le filtre de boucle 21 contrôle donc la fréquence du signal délivré par le synthétiseur de fréquence 22. Le synthétiseur de fréquence 22 délivre un signal d'horloge dont la fréquence moyenne dépend des variations lentes du signal d'erreur délivré par le comparateur 20 et filtré par le filtre de boucle 21. Le signal d'horloge délivré par le synthétiseur de fréquence 22 est envoyé vers un compteur 23. Le compteur 23 génère à son tour des estampilles temporelles estimées Er, qui sont ensuite redirigées et utilisées par le comparateur 20.
Afin de mesurer les paramètres relatifs aux estampilles temporelles, un ensemble de dispositif de filtrage est associé au synthétiseur 22. Cet ensemble de dispositif de filtrage peut notamment comporter :
- un dispositif de mesure du décalage en fréquence 11 ; un dispositif de mesure de la dérive en fréquence 12 ;
- un dispositif de mesure de la gigue globale 13 ; un dispositif de mesure des imprécisions 14.
La figure 4 illustre un exemple d'un signal d'horloge généré par la boucle à verrouillage de phase entièrement numérique selon l'invention. Les éléments identiques aux éléments déjà présentés sur les autres figures portent les mêmes références. La figure 4 comporte un diagramme dont l'axe des abscisses 32 représente le temps et l'axe des ordonnées 30 l'amplitude du signal d'horloge Fr généré par la boucle à verrouillage de phase entièrement numérique selon l'invention. Le synthétiseur de fréquence 22 selon l'invention, génère un signal d'horloge Fr dont la phase peut être décalée d'une durée fixe δT. La modification de la phase par le synthétiseur de fréquence selon l'invention est répartie d'une manière homogène au cours du temps. La fréquence moyenne du signal d'horloge Fr est modifiée en modifiant la périodicité des retards ou des avances appliqués à la phase. En effet, le signal d'horloge Fr comporte des impulsions espacées d'une durée Tnom régulière. Afin de modifier la fréquence du signal d'horloge Fr, le synthétiseur de fréquence selon l'invention peut :
- soit introduire un retard δT entre deux impulsions ; soit diminuer, d'une avance égale à δT, l'intervalle entre deux impulsions. La fréquence centrale Fn0m du signal d'horloge Fr générée est égale à l'inverse de la durée Tn0m- Entre deux estampilles temporelles successives, c'est-à-dire pendant une durée T, le signal d'horloge Fr comporte :
- Nnom périodes de durée Tn0m et - Nnom+δτ périodes de durée Tn0m + δT ou Nnom-δτ périodes de durée Tn0m
- δT. La période moyenne T peut alors être exprimé par la formule suivante :
1 TT1 = nom ' nom V nom±ST J' nom± s
1 N v nom + ^ l Ny nom±δ
II est alors possible de déterminer à partir du signal d'horloge ainsi généré la gigue.
La figure 5 illustre l'erreur de phase instantanée sur la durée séparant la réception de deux estampilles temporelles. Les éléments identiques aux éléments déjà présentés sur les autres figures portent les mêmes références. La figure 5 comporte un diagramme dont l'axe des abscisses 40 représente le temps et l'axe des ordonnées 41 la phase instantanée valeur de temps extraite des estampilles temporelles. Une courbe 42 représente l'évolution au cours du temps des valeurs temporelles extraites des estampilles temporelles Ee. Une courbe 43 représente l'évolution au cours du temps des valeurs temporelles des estampilles temporelles estimées Er. Le synthétiseur de fréquence 22 selon l'invention effectue des décalages de phases sur le signal d'horloge Fr espacés d'une durée To. Aussi, sur l'exemple de la figure 5, entre l'arrivée d'une estampille temporelle à l'instant n.T et l'arrivée d'une estampille temporelle suivante à l'instant (n+1 ).T, le synthétiseur de fréquence 22 selon l'invention a effectué trois décalages de phases sur le signal d'horloge Fr, espacé chacun d'une durée To. Le calcul du paramètre de durée To est fonction de l'erreur sur les estampilles temporelles correspondant à chaque instant à la différence entre la courbe 43 et la courbe 42. Une solution pour réaliser cette temporisation d'une durée T0 est d'utiliser un compteur, par exemple un générateur de rampe, fonctionnant à une fréquence multiple de la fréquence centrale Fn0m du signal d'horloge Fr. Le compteur est ensuite réinitialisé après une durée To en comparant la sortie du compteur avec un seuil Th(n) proportionnel à la durée T0. La figure 6 montre un mode de réalisation du synthétiseur de fréquence selon l'invention. Les éléments identiques aux éléments déjà présentés sur les autres figures portent les mêmes références. Le synthétiseur de fréquence selon l'invention reçoit en entrée un signal IN_SYNTH(n) correspondant au signal de commande généré par le filtre de boucle 21. Le signal IN_SYNTH(n) correspond au résultat délivré par le comparateur 20 et filtré, c'est-à-dire le signal filtré d'erreur entre les estampilles temporelles estimées Er et les estampilles temporelles Ee. Un bloc 50 reçoit sur une entrée IN le signal IN_SYNTH(n) et délivre sur une sortie Abs la valeur absolue du signal IN_SYNTH(n). Le bloc 50 délivre de plus un signal S indiquant si le signal IN_SYNTH(n) est négatif. Le bloc 50 délivre encore un signal Z indiquant si le signal IN_SYNTH(n) est nul. Ces opérations sont synchronisées avec la réception des estampilles temporelles Ee. Un diviseur 51 reçoit sur une entrée B le signal envoyé sur la sortie Abs du bloc 50. Le diviseur 51 reçoit sur une entrée A un signal représentant une constante 52 dont la valeur est notée CST. La constante 52 est choisie proportionnelle au signal IN_SYNTH(n) et au produit de la durée T par la fréquence centrale Fn0m- Le diviseur 51 procède à la division du signal présent sur son entrée A par le signal présent sur son entrée B et envoie le signal résultant sur une sortie A/B. Le signal résultant envoyé sur la sortie A/B correspond à un signal dont la valeur correspond au seuil Th(n). Le signal envoyé sur la sortie A/B est envoyé à un registre 52. Le registre 52 est synchronisé avec la réception des estampilles temporelles Ee. Aussi, le registre 52 mémorise le seuil Th(n) reçue et délivre en sortie le seuil Th(n-1 ) précédemment mémorisé. Un comparateur 53 comporte une entrée A et une entrée B. En sortie, le comparateur 53 délivre un signal correspondant au résultat de l'expression logique B>=A sur une sortie B>=A. Le comparateur 53 est synchronisé par un oscillateur 56 délivrant un signal dont la fréquence m.Fnom est égale au produit d'un entier m avec la fréquence centrale Fn0m- Un compteur 54 délivre un signal sur une sortie CNT_OUT correspondant au nombre d'impulsions reçues de l'oscillateur 56 avec lequel il est synchronisé. Le compteur 54 comporte en outre une entrée RAZ, reliée à la sortie B>=A du comparateur 53. Lorsqu'un signal est reçu sur l'entrée RAZ, alors le compteur est réinitialisé et remis à zéro. Une machine à état fini 55 comporte une entrée S reliée à la sortie S du bloc 50, une entrée Z reliée à la sortie Z du bloc 50, une entrée DIV reliée à la sortie B>=A du comparateur 53. La machine à état fini 55 comporte une sortie Fr vers laquelle est envoyé le signal d'horloge Fr qu'il génère. La machine à état fini 55 est synchronisée avec l'oscillateur 56. L'entrée DIV reçoit le signal indiquant le moment ou un décalage de phase doit être opéré sur le signal d'horloge Fr. Dans le cas où m est choisi égale à 4, c'est-à-dire dans le cas où la fréquence du signal délivré par l'oscillateur 56 est égale à quatre fois la fréquence centrale Fn0m, le signal d'horloge Fr délivré par machine à état fini 55 a une période égale :
3 - soit à T3 = si l'entrée S indiquant que le signal IN_SYNTH(n) nom est négatif et que l'entrée DIV correspond au cas où la condition B>=A du comparateur 53 est vérifiée ;
- soit à T4 = si l'entrée Z indique que le signal IN_SYNTH(n) est
F^ nom nul ou que l'entrée DIV correspond au cas où la condition B>=A du comparateur 53 n'est pas vérifiée ;
- soit à T5 = si l'entrée S indiquant que le signal IN_SYNTH(n) nom est positif et que l'entrée DIV correspond au cas où la condition B>=A du comparateur 53 est vérifiée.
Dans le domaine de la transformée en z, la fréquence Fr du signal de sortie du synthétiseur de fréquence 22 en fonction du signal IN_SYNTH peut s'exprimer grâce à la formule suivant :
Figure imgf000015_0001
Dans un mode de réalisation, le synthétiseur de fréquence selon l'invention est associé à un filtre de boucle 21 de type Proportionnel-Intégral permettant d'obtenir une erreur de phase nulle sur le signal d'horloge Fr pour un saut de phase et une erreur de fréquence nulle sur le signal d'horloge Fr pour un saut de fréquence. Sa fonction de transfert peut être exprimée grâce à la formule suivante : IN _ SYNTH (z) _ c G2
où ERR est le signal délivré par le comparateur 20, d représente un terme proportionnel du correcteur et G2, un terme intégral. Le filtre de boucle 21 génère en sortie le signal d'entrée IN_SYNTH(n).
Dans un mode de réalisation, lorsque le système de mesure doit analyser des paramètres relatifs aux estampilles temporelles Ee pour un nombre N de programmes, une première solution consiste à implanter N boucles à verrouillage de phase entièrement numérique selon l'invention en mutualisant les opérateurs permettant la comparaison des estampilles temporelles, c'est-à-dire notamment le bloc 50, la constante 52, le diviseur 51 , le registre 52, le comparateur 53, le compteur 54 et l'oscillateur 56. Ces opérateurs peuvent être réutilisés à l'aide de multiplexeurs et de démultiplexeurs.
Le dispositif de mesure de paramètres relatifs aux estampilles temporelles selon l'invention ainsi que le synthétiseur de fréquence selon l'invention peuvent s'utiliser dans le cadre de la télévision numérique. En particulier, l'objet de l'invention s'avère particulièrement utile à la mesure de paramètres relatifs aux estampilles temporelles présentes dans des flux audiovisuels de type MPEG-2 ou MPEG-4 et plus généralement pour tous flux de données comportant des estampilles temporelles. Le synthétiseur de fréquence selon l'invention peut être utiliser dans d'autres domaines nécessitant un synthétiseur de fréquence commandable.

Claims

REVENDICATIONS
1. Dispositif de mesure de paramètres relatifs aux estampilles temporelles, recevant en entrée au moins un flux de données comportant des estampilles temporelles (Ee), caractérisé en ce qu'il comporte :
- un comparateur (20) délivrant l'écart entre les estampilles temporelles (Ee) et des estampilles temporelles estimées (Er)
- un filtre de boucle (21 ) filtrant le résultat délivré par le comparateur (20) ;
- un synthétiseur de fréquence (22) délivrant un signal d'horloge (Fr), contrôlé par le signal reçu du filtre de boucle (21 ) , - un compteur (23) générant des estampilles temporelles estimées (Er) à partir du signal délivré par le synthétiseur de fréquence (22), lesdites estampilles temporelles estimées (Er) étant envoyées vers le comparateur (20) ;
- des moyens de mesure de paramètres relatifs aux estampilles temporelles (11 , 12, 13, 14) ; le signal d'horloge (Fr) comportant des impulsions espacées d'une durée (Tnom) régulière, le synthétiseur modifiant la fréquence du signal d'horloge (Fr) en : introduisant un retard d'une durée fixe (δT) entre deux impulsions ; - ou en diminuant d'une avance égale à une durée fixe (δT), l'intervalle entre deux impulsions, la durée (TO) séparant deux mises à jour de la fréquence du signal d'horloge (Fr) étant fonction du signal reçu du filtre de boucle (21 ).
2. Dispositif selon la revendication 1 caractérisé en ce que le synthétiseur de fréquence (22) est associé à au moins un des dispositifs suivant : un dispositif de mesure du décalage en fréquence (11 ) ;
- un dispositif de mesure de la dérive en fréquence (12) ;
- un dispositif de mesure de la gigue globale (13) ; - un dispositif de mesure des imprécisions (14).
3. Dispositif selon l'une des quelconques revendications précédentes caractérisé en ce que, le filtre de boucle (21 ) est de type Proportionnel- Intégral, ledit filtre de boucle (21 ) générant en sortie un signal d'entrée (IN_SYNTH(n)).
4. Dispositif selon la revendication 3 caractérisé en ce que le signal d'erreur > (ERR) étant délivré par le comparateur (20), d étant un terme proportionnel et G2 étant un terme intégral, la fonction de transfert dudit filtre de boucle est exprimée par la formule suivante :
IN _ SYNTH (z) „ G2
ERR(z) \ - z -1
5. Dispositif selon l'une des quelconques revendications précédentes caractérisé en ce que, entre deux estampilles temporelles successives, le signal d'horloge (Fr) comporte :
- Nnom périodes de durée Tn0m et
- Nnom+δτ périodes de durée Tn0m + δT ou Nnom-δτ périodes de durée Tn0m - δT ; la période moyenne Tétant exprimé par la formule suivante :
T T^ = nom nom V nom±δT ' ' nom±é
1 N v nom + ^ l Ny nom±δ
6. Dispositif selon l'une des quelconques revendications précédentes caractérisé en ce que les flux de données sont des flux MPEG-2.
7. Dispositif selon l'une des quelconques revendications précédentes caractérisé en ce que les flux de données sont des flux MPEG-4.
8. Dispositif selon l'une des quelconques revendications 1 à 7 caractérisé en ce que le synthétiseur de fréquence (22), commandé par un signal d'entrée (IN_SYNTH(n) ), comporte : un bloc (50) délivrant la valeur absolue du signal d'entrée (IN_SYNTH(n)) sur une sortie (Abs), un signal (S) indiquant si le signal d'entrée (IN_SYNTH(n)) est négatif, un signal (Z) indiquant si le signal d'entrée (IN_SYNTH(n)) est nul - un diviseur (51) générant un signal correspondant à la division du signal représentant une constante (52) fixée à une valeur donnée (CST ) par le signal envoyé sur la sortie (Abs) du bloc (50) ; un registre (52) mémorisant le signal généré par le diviseur (51 ) et délivrant en sortie le signal précédemment mémorisé ; un compteur (54) délivrant un signal sur une sortie (CNT_OUT) correspondant au nombre d'impulsions reçues d'un oscillateur (56), le compteur (54) comportant une entrée (RAZ) permettant de le remettre à zéro ; - un comparateur (53) comparant le signal délivré par le registre (52) avec le signal de sortie du compteur (54) et délivrant en sortie (B>=A) un signal correspondant au résultat ; une machine à état fini (55) utilisant les signaux (S1Z) indiquant si le signal d'entrée (IN_SYNTH(n)) est négatif ou nul du bloc (50) pour générer un signal d'horloge Fr, la machine à état fini (55) opérant un décalage de phase sur le signal d'horloge Fr lorsqu'elle reçoit le signal délivré par le comparateur (53) sur son entrée (DIV).
9. Dispositif selon la revendication 8, caractérisé en ce que le comparateur (53), le compteur (54) et la machine à état fini (55) sont synchronisés par l'oscillateur (56) délivrant un signal dont la fréquence m.Fn0m est égale au produit d'un entier m avec la fréquence centrale Fn0m du signal d'horloge Fr.
10. Dispositif selon l'une des quelconques revendications 8 à 9 caractérisé en ce que la fréquence du signal délivré par l'oscillateur (56) étant sensiblement égale à quatre fois la fréquence centrale Fn0m, le signal d'horloge Fr délivré par machine à état fini (55) a une période égale :
3
- soit à r, = si l'entrée (S) de la machine à état fini (55)
3 ά * F nom indiquant que le signal d'entrée (IN_SYNTH(n)) est négatif et que l'entrée (DIV) de la machine à état fini (55) correspond au cas où la condition (B>=A) du comparateur (53) est vérifiée ; soit à T4 = si l'entrée (Z) de la machine à état fini (55) indique
que le signal d'entrée (IN_SYNTH(n)) est nul ou que l'entrée (DIV) de la machine à état fini (55) correspond au cas où la condition (B>=A) du comparateur (53) n'est pas vérifiée ;
soit à 71 = si l'entrée (S) de la machine à état fini (55) nom indiquant que le signal d'entrée (IN_SYNTH(n)) est positif et que l'entrée (DIV) de la machine à état fini (55) correspond au cas où la condition (B>=A) du comparateur (53) est vérifiée.
11. Dispositif selon l'une des quelconques revendications 8 à 10 caractérisé en ce qu'il comporte un filtre de boucle (21 ) de type Proportionnel-Intégral, ledit filtre de boucle (21 ) générant en sortie le signal d'entrée ( IN_SYNTH(n)).
12. Dispositif selon la revendication 11 caractérisé en ce que un signal d'erreur (ERR) étant généré, d étant un terme proportionnel et G2 étant un terme intégral, la fonction de transfert dudit filtre de boucle est exprimée par la formule suivante : IN SYNTH(Z) = βi + G1
ERR(z) -1
I - z
PCT/EP2007/051194 2006-02-08 2007-02-08 Dispositif de mesure de parametres relatif aux estampilles temporelles notamment presentes dans des flux, et synthetiseur de frequence WO2007090858A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0601129A FR2897226B1 (fr) 2006-02-08 2006-02-08 Dispositif de mesure de parametres relatifs aux estampilles temporelles notamment presentes dans des flux, et synthetiseur de frequence
FR0601129 2006-02-08

Publications (1)

Publication Number Publication Date
WO2007090858A1 true WO2007090858A1 (fr) 2007-08-16

Family

ID=37491985

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2007/051194 WO2007090858A1 (fr) 2006-02-08 2007-02-08 Dispositif de mesure de parametres relatif aux estampilles temporelles notamment presentes dans des flux, et synthetiseur de frequence

Country Status (2)

Country Link
FR (1) FR2897226B1 (fr)
WO (1) WO2007090858A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883924A (en) * 1996-04-12 1999-03-16 Hewlett Packard Company Method and apparatus for PCR jitter measurement in an MPEG-2 transport stream using sliding window
FR2772538A1 (fr) * 1997-12-17 1999-06-18 Telediffusion Fse Procede et systeme de mesure de la qualite de signaux de television numerique
EP1175109A2 (fr) * 2000-07-19 2002-01-23 Tektronix, Inc. Mesure de la gigue, écart de fréquence, dérive fréquentielle de la PCR de MPEG

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883924A (en) * 1996-04-12 1999-03-16 Hewlett Packard Company Method and apparatus for PCR jitter measurement in an MPEG-2 transport stream using sliding window
FR2772538A1 (fr) * 1997-12-17 1999-06-18 Telediffusion Fse Procede et systeme de mesure de la qualite de signaux de television numerique
EP1175109A2 (fr) * 2000-07-19 2002-01-23 Tektronix, Inc. Mesure de la gigue, écart de fréquence, dérive fréquentielle de la PCR de MPEG

Also Published As

Publication number Publication date
FR2897226A1 (fr) 2007-08-10
FR2897226B1 (fr) 2008-04-18

Similar Documents

Publication Publication Date Title
JP4753325B2 (ja) 信号を送受信するための方法
US9742549B1 (en) Apparatus and methods for asynchronous clock mapping
FR2920930A1 (fr) Systeme synchronise de distribution et de traitement de signaux,notamment de signaux audio dans un reseau d'enceintes sans fil
EP0015014B1 (fr) Dispositif de resynchronisation rapide d'une horloge
US8433000B2 (en) Method and circuit for receiving data
FR2837038A1 (fr) Procede et systeme d'extraction de signal d'horloge permettant une synchronisation des horloges sur un reseau de transmission par paquets
US7639769B2 (en) Method and apparatus for providing synchronization in a communication system
CA2053096A1 (fr) Dispositif de reduction de la gigue due aux sauts de pointeurs dans un reseau de telecommunications numeriques
EP0459911B1 (fr) Procédé pour réduire la composante basse-fréquence de la gigue dans un système de transmission de données numériques
FR2930396A1 (fr) Marquage temporel associe a une synchronisation d'equipements connectes a un reseau
EP0242915B1 (fr) Dispositif pour la récupération de rythme convenant notamment pour un système de transmission d'informations utilisant dans un sens de transmission le principe dit d'A.M.R.T.
WO2007090858A1 (fr) Dispositif de mesure de parametres relatif aux estampilles temporelles notamment presentes dans des flux, et synthetiseur de frequence
WO2022214586A1 (fr) Procédés et dispositifs d'insertion d'un événement dans un flux de transport, de surveillance, de gestion et de réception du flux de transport, et programme d'ordinateur correspondants
FR2858730A1 (fr) Procede pour ameliorer la resolution de mesures de temps et l'alignement dans des reseaux de transmission par paquets au moyen d'une modulation temporelle
EP3387766B1 (fr) Procédés et dispositifs de transmission de train binaire continu dans un réseau numérique non synchrone du train binaire
WO2009030739A1 (fr) Boucle pll permettant de rétablir un rythme d'horloge de synchronisation a discontinuité temporelle
FR2755552A1 (fr) Dispositif de recopie d'un signal d'horloge d'entree a frequence non continue
FR2693864A1 (fr) Procédé et dispositif de synchronisation d'un décodeur connecté à un réseau de transmission asynchrone, notamment de type ATM.
EP0335797A1 (fr) Procédé et dispositif de synchronisation en réception d'une horloge locale d'une station d'un réseau de communication, notamment d'un véhicule automobile
FR2935569A1 (fr) Dispositif de reception recevant des signaux de marquage temporel vehicules dans des paquets.
FR2693865A1 (fr) Procédé et dispositif de synchronisation d'un décodeur connecté à un réseau de transmission asynchrone, notamment de type ATM.
FR2842678A1 (fr) Procede et dispositif pour la sortie cadencee de signaux numeriques recus de facon asynchrone
FR2962875A1 (fr) Diffusion synchronisee de flux
FR2703534A1 (fr) Dispositif de contrôle numérique d'un oscillateur numérique variable.
FR2793624A1 (fr) Procede et dispositif de controle de la synchronisation entre deux noeuds d'un reseau

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07704447

Country of ref document: EP

Kind code of ref document: A1