WO2007090814A1 - Procede de fabrication d'une structure de transistor vertical a base de nanofils - Google Patents

Procede de fabrication d'une structure de transistor vertical a base de nanofils Download PDF

Info

Publication number
WO2007090814A1
WO2007090814A1 PCT/EP2007/051076 EP2007051076W WO2007090814A1 WO 2007090814 A1 WO2007090814 A1 WO 2007090814A1 EP 2007051076 W EP2007051076 W EP 2007051076W WO 2007090814 A1 WO2007090814 A1 WO 2007090814A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor structure
manufacturing
structure according
layer
vertical transistor
Prior art date
Application number
PCT/EP2007/051076
Other languages
English (en)
Inventor
Didier Pribat
Costel-Sorin Cojocaru
Original Assignee
Ecole Polytechnique
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ecole Polytechnique filed Critical Ecole Polytechnique
Priority to EP07704360A priority Critical patent/EP1982358A1/fr
Priority to US12/278,173 priority patent/US8138046B2/en
Publication of WO2007090814A1 publication Critical patent/WO2007090814A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Definitions

  • the invention relates to the field of electronic components and more particularly the field of transistors based on nanowires of semiconductor materials (Si, Ge, GaAs ...) or else based on semiconductor carbon nanotubes.
  • the invention can in particular be applied to the production of transistors for integrated circuits or to the production of transistors for active matrices for controlling flat liquid crystal screens.
  • the invention can also be applied to the production of transistors for active matrices for controlling screens based on organic electroluminescent (OLEDs, PLEDs, etc.).
  • OLEDs organic electroluminescent
  • numerous electronic and optoelectronic components have been produced. , or based on semiconductor nanowires (Y. Cui and CM. Lieber, Science, Vol. 291, p. 851, 2001, X. Duan, C.
  • a membrane 2 is produced by anodic oxidation of an aluminum substrate 1. Then one proceeds to the deposition of metallic catalytic elements 3i of the gold type as illustrated in FIG. 1. From these catalytic elements one proceeds to the growth in vapor phase, thanks to a flow for example of silane, Fv, of monocrystals 4i of semiconductor material according to the known VLS method (“vapor, liquid, solid”). The growth of single crystals using this method was widely studied in the 1960s ("Whisker Technology", RS Wagner, Wiley, pp. 47-119, 1970). The principle of this method is illustrated in FIG. 2. More precisely, a gold stud is placed on the surface of a substrate and the whole is heated to around 400 ° C.
  • the composition of the alloy will evolve towards the eutectic composition as the gold is enriched with silicon and there will be surface fusion as soon as that the liquidus will be below 400 ° C.
  • the surface of the liquid having unsaturable adsorption sites thus becomes a privileged place of decomposition for the molecules of SiH 4 .
  • the entire gold block will quickly reach the eutectic composition and melt.
  • composition of the liquid will continue to evolve beyond the eutectic composition, where the liquidus goes back above 400 ° C. There is therefore expulsion of excess silicon at the liquid / solid interface, so as to maintain thermodynamic equilibrium and the drop of eutectic liquid rises gradually on the expelled crystal which takes the form of a "Whisker" of diameter equal to that of the drop, allowing the subsequent growth of the 4L silicon nanowire
  • the present invention proposes to use this technology of growth of crystals in vapor phase through a porous membrane to produce a new structure of vertical transistors of very small dimensions and to produce for this purpose a heterogeneous membrane in thickness making it possible to integrate a gate electrode.
  • the subject of the invention is a method of manufacturing a vertical transistor structure comprising on a substrate, a first conductive layer ensuring the function of source or drain electrode, an upper conductive layer ensuring the function of electrode drain or source, characterized in that it comprises the following stages:
  • the production of a membrane consisting of a stack of porous layers comprising at least a first insulating layer, a second conductive layer ensuring the function of gate electrode and an upper insulating layer, on the surface of the substrate covered with the first layer conductive ensuring the function of drain or source electrode, said porous layers having substantially stacked pores;
  • the filaments are made of silicon or germanium or of Ml-V material of the GaAs type.
  • the filaments of semiconductor material have heterogeneous regions along their height.
  • the filaments have a region of n or p-doped semiconductor material, a region of intrinsic semiconductor material and a region of p or n-doped semiconductor material.
  • the filaments have regions of different semiconductor materials.
  • the filaments are made of carbon.
  • the upper insulating layer is made of porous alumina.
  • the first insulating layer is made of silica.
  • the filaments at the plane of the grid conductive layer are coated with insulating elements at the plane of the grid conductive layer.
  • the second conductive layer is made of titanium.
  • the insulating elements are made of titanium oxide.
  • the second conductive layer is made of doped polycrystalline silicon.
  • the production of the stack of porous layers comprises the following steps:
  • the porous membrane is produced by anodic oxidation of an aluminum layer.
  • the production of the filaments comprises the deposition of catalytic elements inside at least part of the pores then growth of single crystals of semiconductor material in the vapor phase from said elements.
  • FIG. 2 illustrates a known art method of growing filaments
  • FIG. 4a to 4h illustrate the different stages prior to the growth of filaments in a vertical transistor structure according to the invention, seen in section;
  • FIG. 5a and 5b illustrate the stages of growth of filaments through a heterogeneous membrane according to the method of the invention, in a structure according to the invention seen in section;
  • FIG. 6 illustrates the transistor structure according to the invention comprising the source, gate and drain electrodes;
  • FIG. 7 illustrates a top view of all of the masks formed by the etching of the conductive layers constituting the electrodes and produced during the process steps illustrated in the assembly of FIGS. 4 to 6.
  • the present invention provides a method for organizing and paralleling a predetermined number of nanowires of semiconductor material of the silicon type or of carbon nanotubes, in order to obtain a transistor structure.
  • the present invention thus opens the way to the production of integrated circuits and active matrices of flat screens based on nanostructures in an industrial manner.
  • the invention also makes it possible to dispense with sophisticated and extremely expensive lithography means for producing pores with a diameter of the order of 10 nm, or even less, it also has the advantage of being able to produce this type of vertical transistor structure. using a number restricted etching steps. For the current industrial processes sought this represents a major interest.
  • the production of the entire porous structure which accommodates the nanowires or else the semiconductor carbon nanotubes is based on the synthesis of a heterogeneous membrane comprising in particular as an upper layer a porous layer, for example of anodic alumina. Once synthesized, this porous upper layer is used as an etching mask, in order to extend the porous structure of the membrane to a set of underlying thin layers which will act as source and drain electrodes. .
  • the growth of nanowires or s-NTCs is then carried out by a CVD technique (chemical vapor deposition) from particles of catalytic metals (Au for nanowires and Fe, Co, Ni etc. for s-NTC) previously deposited by an electrochemical process at the bottom of the pores.
  • a first conductive layer intended to play the function of source electrode 1 1 (it may be a metal such as for example molybdenum Mo) is deposited and etched on a insulating substrate 10.
  • a first layer of insulating material 20 such as silica SiO 2 is then deposited on this first etched electrode.
  • Step 3 illustrated in FIG. 4c consists of depositing a second thin conductive layer of a conductive material 12 which is easily oxidizable at the surface, such as titanium (Ti), or polycrystalline silicon (Si) degenerated by doping. This layer is then etched so as to produce a strip which will be described and illustrated in plan view in FIG. 7 and which will play the function of grid electrode.
  • a conductive material 12 which is easily oxidizable at the surface, such as titanium (Ti), or polycrystalline silicon (Si) degenerated by doping.
  • This layer is then etched so as to produce a strip which will be described and illustrated in plan view in FIG. 7 and which will play the function of grid electrode.
  • a third conductive thin layer 13 is deposited which can typically be in aluminum and etched, so as to roughly align it with the first conductive layer 11 and so that it is fully supported by the second conductive layer 12 of titanium or degenerate polycrystalline silicon.
  • a third insulating layer 30 for example of silica and of a fourth layer 14 which will then serve as an etching mask.
  • This masking layer 14 can for example be a deposit of gold, without this being limiting.
  • the assembly constituted by the third insulating layer and the fourth layer is then etched, so as to partially cover the edges of the third conductive layer 13, previously deposited and etched and define a limit zone 13A at the level of layer 13.
  • this third layer 13 of alumium is anodized, using the layer 12 of underlying titanium or polycrystalline silicon as the electrode.
  • the anodic oxidation of alumium is described in the literature (JP. O'Sullivan and GC Wood, Proc. Roy. Soc. Lond., Vol. A 317, p. 511, 1970, H. Masuda and K. Fukuda , Science, Vol. 268, p.1466, 1995).
  • a porous insulating layer 13 ′ is thus obtained comprising an array of insulating elements 13 ′ i and pores 13 ′ j.
  • the anodic alumina membrane 13 ′ is used as a reactive ion etching mask (RIE) for etching pores within the second conductive layer 12 defining pores 12j, as well as in the first layer.
  • insulating layer 20 underlying the second conductive layer defining pores 2Oj in this insulating layer 20.
  • the pores 2Oj, 12j and 13'j are thus substantially aligned.
  • the structure obtained is shown in Figure 4g.
  • the etching operation having been carried out, a step of removing the masking layer 14 is then carried out and the sides of the pores 12j are slightly oxidized, so as to produce elements 12k of grid oxide which will then be used to control conduction in the transistor channel.
  • conductive particles 15i which can typically be made of gold, are deposited by an electrochemical process, using the first layer 11 as an electrode for the deposition. electrochemical. These elements 15i serve as a catalyst for the growth of silicon nanowires by the “VLS” method described above.
  • Figure 5a illustrates the growth of nanowires 16i from catalytic elements 15i.
  • Figure 5b shows the detail of a pore after filling with a silicon nanowire.
  • the growth can be carried out sequentially, using for example and successively a mixture of silane SiH 4 + a doping gas (such as PH 3 or B 2 H 6 ), so as to produce a first contact zone of the transistor 16H (doped n + or p +, depending on the doping gas), then a second contact zone 16Î 2 of pure silane (production of the intrinsic channel zone of the transistor), then again a mixture of silane + doping gas, so as to constitute a third contact zone I61 3 also doped.
  • FIG. 5b shows the flank oxide 12k of the second conductive layer 12, which serves to isolate from the transistor channel said layer intended to constitute the gate control electrode, from the transistor channel.
  • the vertical transistor structure according to the invention is finalized by depositing a last conductive layer 17 intended to play the function of drain electrode above the nanofilaments previously formed.
  • This drain electrode is deposited after the catalytic particles have been eliminated by a selective chemical attack.
  • FIG. 6 illustrates the structure thus finalized showing the source, gate and drain electrodes, constituted respectively by the first conductive layer 11, the second conductive layer 12 and the last conductive layer 17.
  • the source and drain electrodes can have thicknesses of the order of a few hundred nanometers.
  • the thickness of the second conductive layer constituting the gate electrode which may be made of titanium, may have a thickness of the order of several tens of nanometers.
  • FIG. 7 shows a top view showing the various deposits of conductive layers constituting the source 11, gate 12 and drain 17 electrodes as well as the area delimited by the masking step and defined by the edges 13A, in which the nanopores 13′j are produced
  • a transistor based on semiconductor carbon nanotubes we will preferentially deposit as catalytic elements 15i, metallic elements of iron, cobalt type or even nickel in nanopores, these materials being well known for catalyzing the growth of carbon nanotubes.
  • growth by chemical vapor deposition takes place from methane (CH 4 ) or acetylene (C 2 H 2 ), or from any other gaseous species containing carbon. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

L'invention concerne un procédé de fabrication d'une structure de transistor vertical comportant sur un substrat (10), une première couche conductrice assurant la fonction d' électrode de source ou de drain (11 ), une couche conductrice supérieure assurant la fonction d'électrode de drain ou de source (17), caractérisé en ce qu'il comprend les étapes suivantes : la réalisation d'une membrane consistant en un empilement de couches poreuses comportant au moins une première couche isolante (20), une seconde couche conductrice (12) assurant la fonction d'électrode de grille et une couche isolante supérieure (13'), à la surface du substrat recouvert de la première couche conductrice (11 ) assurant la fonction d'électrode de drain ou de source, lesdites couches poreuses présentant des pores sensiblement empilés ; la réalisation de filaments en matériau semi-conducteur à l'intérieur d'au moins une partie des pores empilés des couches poreuses ; la réalisation de la couche conductrice supérieure assurant la fonction d'électrode de source ou de drain à la surface de l'empilement de couches poreuses remplies de filaments en matériau semi-conducteur.

Description

Procédé de fabrication d'une structure de transiter vertical à base de nanofils
L'invention concerne le domaine des composants électroniques et plus particulièrement le domaine des transistors à base de nanofils de matériaux semiconducteurs (Si, Ge, GaAs...) ou bien à base de nanotubes de carbone semiconducteurs. L'invention peut être notamment appliquée à la réalisation de transistors pour circuits intégrés ou à la réalisation de transistors pour matrices actives de commande des écrans plats à cristaux liquides. L'invention peut aussi être appliquée à la réalisation de transistors pour matrices actives de commande d'écrans à base d'électroluminescents organiques (OLEDs, PLEDs etc ..) Au cours des quelques dernières années, de nombreux composants électroniques et optoélectroniques ont été réalisés, soit à base de nanofils semiconducteurs (Y. Cui and CM. Lieber, Science, Vol. 291 , p. 851 , 2001 , X. Duan, C. Niu et coll., Nature, Vol. 425, p. 274, 2003,Y. Cui et coll., Nano Lett, Vol. 3, p. 149, 2003, Samuelson et coll., Physica E 21 , p.560, 2004, E. Bakkers et coll., Nature Materials, Vol., 3, p. 769, 2004), soit à base de nanotubes de carbone (Ph. Avouris, Accounts of Chemical Research, Vol. 35, p.1026, 2002, A. Javey et coll., Nature, Vol. 424, p.654, 2003, A. Javey et coll., Nature Materials, Vol. 1 , p. 241 , 2002. A. Javey et coll., Nano Lett., Vol. 4, p. 447, 2004, R.V. Siedel et coll., Nano Lett., Vol. 5, p. 147, 2005, J.A. Misewich ef coll., Science, Vol. 300, p. 783, 2003) et l'intérêt de telles nanostructures a été très largement démontré. En particulier, concernant les nanofils de silicium, des mobilités de porteurs (trous) de l'ordre de 1300 cm2Λ/s ont été obtenues (Y. Cui et coll., Nano Lett., Vol. 3, p. 149, 2003), ce qui est tout à fait remarquable, tandis que concernant les nanotubes de carbone semiconducteurs ( encore dénommés s-NTC), des mobilités de l'ordre de 3000 cm2Λ/s (toujours pour des trous) ont été publiées (A. Javey et coll., Nature Materials, Vol. 1 , p. 241 , 2002. A. Javey et coll., Nano Lett., Vol. 4, p. 447, 2004). Récemment, des diodes électroluminescentes à base de s-NTC ont été réalisées ( J.A. Misewich ef coll., Science, Vol. 300, p. 783, 2003).
Cependant, si l'intérêt de dispositifs à base de nanostructures est incontestable, leur fabrication à grande échelle et leur intégration dans des circuits complexes est aujourd'hui impossible, car il n'existe pas de méthode reconnue permettant de manipuler et d'organiser de manière sure et reproductible un grand nombre de nanofils et/ou de s-NTC.
Différentes techniques ont été proposées pour organiser collectivement les nanofils/s-NTC sur une surface. Ces techniques sont fondées soit sur un greffage chimique de la surface et/ou du nanofil (M. Hazani et col. Chemical Physics Letters, Vol. 391 , pp. 389-392, 2004) soit sur l'utilisation de couches de type Langmuir-Blodgett (Song Jin et col., Nano Letters, Vol. 4, pp. 915-919, 2004), soit sur une croissance dans des « moules » (templates) en alumine poreuse (K-K Lew et J. M. Redwing, Journal of Crystal Growth, Vol. 254, pp. 14-22, 2003). Selon cette technique on procède à la réalisation d'une membrane 2 par oxydation anodique d'un substrat 1 en aluminium. Puis on procède au dépôt d'éléments catalytiques métalliques 3i de type or comme illustré en figure 1. A partir de ces éléments catalytiques on procède à la croissance en phase vapeur , grâce à un flux par exemple de silane, Fv, de monocristaux 4i de matériau semiconducteur selon la méthode connue VLS (« vapor, liquid, solid » ). La croissance de monocristaux selon cette méthode a été très étudiée au cours des années 60 (« Whisker Technology », R. S. Wagner, Wiley, pp. 47-119, 1970). Le principe de cette méthode est illustré en figure 2. Plus précisément, on dispose un plot d'or sur la surface d'un substrat et on chauffe l'ensemble vers 4000C en présence de gaz silane SiH4. Ce dernier va légèrement se décomposer et les atomes de silicium (Si) libérés vont s'allier en surface avec l'or (Au) pour former I' élément d'alliage 3'i. D'après le diagramme de phases br-silicium illustré en figure 3, la composition de l'alliage va évoluer vers la composition eutectique au fur et à mesure de l'enrichissement de l'or en silicium et il va y avoir fusion superficielle dès que le liquidus sera en dessous de 4000C. La surface du liquide présentant des sites d'adsorption insaturables devient ainsi un lieu de décomposition privilégié pour les molécules de SiH4. Il en résulte que l'ensemble du plot d'or va rapidement atteindre la composition eutectique et fondre. La composition du liquide va continuer d'évoluer au-delà de la composition eutectique, où le liquidus repasse au-dessus de 4000C. Il y a donc expulsion du silicium en excès à l'interface liquide/solide, de façon à maintenir l'équilibre thermodynamique et la goutte de liquide eutectique s'élève progressivement sur le cristal expulsé qui prend la forme d'un « whisker » de diamètre égal à celui de la goutte, permettant la croissance ultérieure du nanofil de silicium 4L
Cette technique, largement développée dans les années 60, a été utilisée récemment pour la croissance de nanofils de silicium à partir de nanoparticules d'or préalablement disposées sur un substrat ( Y. Cui et collaborateurs, Applied Physics Letters, Vol. 78, pp. 2214-2217, 2001 ). Des nanofils de diamètre compris entre 10 et 20 nm peuvent être fabriqués de manière routinière par cette méthode. D'autre part, des transistors à effet de champ réalisés à partir de tels nanofils présentent des propriétés de transport remarquables, des mobilités de trous (p) pouvant atteindre 1300 cm2A/s ayant été mesurées (Y. Cui et col., Nano Letters, Vol 3, pp. 149-152, 2003).
La présente invention propose d'utiliser cette technologie de croissance de cristaux en phase vapeur au travers d'une membrane poreuse pour réaliser une structure nouvelle de transistors verticaux de très faibles dimensions et de réaliser à cet effet une membrane hétérogène en épaisseur permettant d'intégrer une électrode de grille.
Plus précisément l'invention a pour objet un procédé de fabrication d'une structure de transistor vertical comportant sur un substrat, une première couche conductrice assurant la fonction d' électrode de source ou de drain , une couche conductrice supérieure assurant la fonction d'électrode de drain ou de source, caractérisé en ce qu'il comprend les étapes suivantes :
- la réalisation d'une membrane consistant en un empilement de couches poreuses comportant au moins une première couche isolante, une seconde couche conductrice assurant la fonction d'électrode de grille et une couche isolante supérieure, à la surface du substrat recouvert de la première couche conductrice assurant la fonction d'électrode de drain ou de source, lesdites couches poreuses présentant des pores sensiblement empilés ; - la réalisation de filaments en matériau semi-conducteur à l'intérieur d'au moins une partie des pores empilés des couches poreuses ; la réalisation de la couche conductrice supérieure assurant la fonction d'électrode de source ou de drain à la surface de l'empilement de couches poreuses remplies de filaments en matériau semi-conducteur. Selon une variante, les filaments sont en silicium ou en germanium ou en matériau Ml-V de type GaAs.
Selon une variante, les filaments en matériau semi-conducteur présentent des régions hétérogènes le long de leur hauteur. Selon une variante, les filaments présentent une région en matériau semi-conducteur dopée n ou p , une région en matériau semi-conducteur intrinsèque et une région en matériau semi-conducteurs dopée p ou n .
Selon une variante, les filaments présentent des régions en matériaux semi-conducteurs différents. Selon une variante, les filaments sont en carbone.
Avantageusement, la couche isolante supérieure est en alumine poreuse.
Avantageusement, la première couche isolante est en silice.
Selon une variante de l'invention, les filaments au niveau du plan de la couche conductrice de grille sont enrobés par des éléments isolants au niveau du plan de la couche conductrice de grille.
Selon une variante, la seconde couche conductrice est en titane.
Selon une variante, les éléments isolants sont en oxyde de titane.
Selon une variante, la seconde couche conductrice est en silicium polycristallin dopé.
Selon une variante, la réalisation de l'empilement de couches poreuses comprend les étapes suivantes :
- la réalisation d'un empilement de couches comportant une première couche isolante, une seconde couche conductrice et une membrane poreuse isolante constitutive de la couche isolante supérieure
- la gravure de la première couche isolante et de la seconde couche conductrice à travers la membrane poreuse servant de masque de gravure. Selon une variante, la membrane poreuse est réalisée par oxydation anodique d'une couche d'aluminium.
Selon une variante, la réalisation des filaments comprend le dépôt d'éléments catalytiques à l'intérieur d'au moins une partie des pores puis croissance de monocristaux de matériau semi-conducteur en phase vapeur à partir desdits éléments. L'invention sera mieux comprise et d'autres avantages apparaîtront à la lecture de la description qui va suivre donnée à titre non limitatif et grâce aux figures annexées parmi lesquelles : - la figure 1 illustre un schéma de croissance de filaments au travers d'une membrane poreuse selon l'art antérieur ;
- la figure 2 illustre un procédé de l'art connu de croissance de filaments ;
- la figure 3 montre le diagramme de phase or/silicium mettant en évidence l'existence d'un eutectique ;
- les figures 4a à 4h illustrent les différentes étapes préalables à la croissance de filaments dans une structure de transistor vertical selon l'invention, vue en coupe ;
- les figures 5a et 5b illustrent les étapes de croissance de filaments au travers d'une membrane hétérogène selon le procédé de l'invention, dans une structure selon l'invention vue en coupe ;
- la figure 6 illustre la structure de transistor selon l'invention comportant les électrodes de source, grille et drain ; - la figure 7 illustre une vue de dessus de l'ensemble des masques constitués par la gravure des couches conductrices constitutives des électrodes et réalisés durant les étapes de procédé illustrées sur I' ensemble des figures 4 à 6.
La présente invention propose une méthode permettant d'organiser et de mettre en parallèle un nombre prédéterminé de nanofils en matériau semiconducteur de type silicium ou de nanotubes de carbone, pour obtenir une structure de transistor. De manière générale, la présente invention ouvre ainsi la voie à la réalisation de circuits intégrés et de matrices actives d'écrans plats à base de nanostructures de façon industrielle. L'invention permet aussi de s'affranchir de moyens de lithographie sophistiqués et extrêmement coûteux pour réaliser des pores de diamètre de l'ordre de 10 nm, voire moins, elle présente également l'avantage de pouvoir réaliser ce type de structure de transistor vertical en utilisant un nombre restreint d'étapes de gravure. Pour les procédés industriels actuels recherchés ceci représente un intérêt majeur.
De manière générale, dans la présente invention, la réalisation de l'ensemble de la structure poreuse qui accueille les nanofils ou bien les nanotubes de carbone semiconducteurs (s-NTC) est basée sur la synthèse d'une membrane hétérogène comprenant notamment en couche supérieure une couche poreuse par exemple d'alumine anodique. Une fois synthétisée, cette couche supérieure poreuse est utilisée comme masque de gravure, afin d'étendre la structure poreuse de la membrane à un ensemble de couches minces sous jacentes qui joueront le rôle d'électrodes de source (ou de drain) et de grille. La croissance des nanofils ou des s-NTC est ensuite effectuée par une technique CVD (dépôt chimique en phase vapeur) à partir de particules de métaux catalytiques (Au pour les nanofils et Fe, Co, Ni etc .. pour le s-NTC) préalablement déposées par un procédé électrochimique au fond des pores.
Un exemple de procédé de fabrication de structure de transistor vertical selon l'invention est décrit ci-après dans le cadre d'un exemple de nanofils de silicium et illustré grâce aux figures 4a à 4h qui en montrent les principales étapes :
Selon une première étape 1 illustrée en figure 4a, on dépose et grave une première couche conductrice destinée à jouer la fonction d'électrode 1 1 de source (il peut s'agir d'un métal tel que par exemple du molybdène Mo) sur un substrat isolant 10. Selon une seconde étape 2 illustrée en figure 4b, on dépose ensuite sur cette première électrode gravée une première couche de matériau isolant 20 tel que de la silice SiO2
L' étape 3 illustrée en figure 4c consiste à déposer une deuxième couche mince conductrice d'un matériau conducteur 12 facilement oxydable en superficie, tel que le titane (Ti), ou le silicium (Si) polycristallin dégénéré par dopage. Cette couche est ensuite gravée de manière à produire une bande qui sera décrite et illustrée en vue de dessus en figure 7 et qui jouera la fonction d'électrode de grille.
Au cours de I' étape 4 illustrée en figure 4d, on dépose une troisième couche mince conductrice 13 pouvant typiquement être en aluminium et on la grave, de manière à l'aligner grossièrement avec la première couche conductrice 11 et de manière à ce qu'elle soit entièrement supportée par la seconde couche conductrice 12 en titane ou en silicium polycristallin dégénéré. Puis on procède dans une étape 5 illustrée en figure 4e, aux dépôts successifs d' une troisième couche isolante 30 par exemple en silice et d' une quatrième couche 14 qui servira ensuite de masque de gravure. Cette couche de masquage 14 peut par exemple être un dépôt d'or, sans que ce soit limitatif. L'ensemble constitué par la troisième couche isolante et la quatrième couche est ensuite gravé, de manière à recouvrir partiellement les bords de la troisième couche conductrice 13, précédemment déposée et gravée et définir une zone de limite 13A au niveau de la couche 13.
Au cours de l'étape 6 illustrée en figure 4f, on oxyde anodiquement cette troisième couche 13 d'alumium, en utilisant la couche 12 en titane ou en silicium poly cristallin sous-jacent comme électrode. L'oxydation anodique de l'alumium est décrite dans la littérature (JP. O'Sullivan and G. C. Wood, Proc. Roy. Soc. Lond., Vol. A 317, p. 511 , 1970, H. Masuda and K. Fukuda, Science, Vol. 268, p.1466, 1995).
On obtient ainsi une couche poreuse isolante 13' comportant un réseau d 'éléments isolants 13'i et de pores 13'j.
Une fois le réseau de pores obtenu, on utilise la membrane d'alumine anodique 13' comme masque de gravure ionique réactive (RIE) pour graver des pores au sein de la seconde couche conductrice 12 définissant des pores 12j, ainsi que dans la première couche couche isolante 20 sous-jacente à la seconde couche conductrice définissant des pores 2Oj dans cette couche isolante 20. Les pores 2Oj, 12j et 13'j sont ainsi sensiblement alignés. La structure obtenue est représentée sur la figure 4g. L'opération de gravure étant réalisée, on procède alors à une étape de retrait de la couche de masquage 14 et on oxyde légèrement les flancs des pores 12j , de manière à produire des éléments 12k d'oxyde de grille qui vont servir ensuite à contrôler la conduction dans le canal des transistors.
A l'étape 8 illustrée en figure 4h, on dépose par un procédé électrochimique des particules 15i conductrices pouvant typiquement être en or, en utilisant la première couche 11 comme électrode pour le dépôt électrochimique. Ces éléments 15i servent de catalyseur pour la croissance des nanofils de silicium par la méthode « VLS « décrite précédemment.
La figure 5a illustre la croissance des nanofils 16i à partir des éléments catalytiques 15i. La figure 5b montre le détail d'un pore après remplissage par un nanofil de silicium. Avantageusement la croissance peut être effectuée de manière séquencée, en utilisant par exemple et successivement un mélange de silane SiH4 + un gaz dopant (tel que PH3 ou B2H6), de manière à réaliser une première zone de contact du transistor 16H (dopée n+ ou p+, selon le gaz dopant), puis une seconde zone de contact 16Î2 de silane pur (réalisation de la zone intrinsèque de canal du transistor), puis de nouveau un mélange silane + gaz dopant, de manière à constituer une troisième zone de contact I613 également dopée . De manière détaillée, la figure 5b montre l'oxyde de flanc 12k de la seconde couche conductrice 12 , qui sert à isoler du canal du transistor ladite couche destinée à constituer l'électrode de commande de grille, du canal du transistor.
La structure de transistor vertical selon l'invention est finalisée en déposant une dernière couche conductrice 17 destinée à jouer la fonction d'électrode de drain au-dessus des nanofilaments préalablement constitués. Cette électrode de drain est déposée après que les particules catalytiques aient été éliminées par une attaque chimique sélective. La figure 6 illustre la structure ainsi finalisée faisant apparaître les électrodes de source, grille et drain, constituées respectivement par la première couche conductrice 11 , la seconde couche conductrice 12 et la dernière couche conductrice 17. Typiquement, les électrodes de source et de drain peuvent présenter des épaisseurs de l'ordre de quelques centaines de nanomètres. L'épaisseur de la seconde couche conductrice constitutive de l'électrode de grille, pouvant être en titane peut présenter une épaisseur de l'ordre de plusieurs dizaines de nanomètres.
A titre illustratif, la figure 7 montre une vue de dessus faisant apparaître les différents dépôts de couches conductrices constitutives des électrodes de source 11 , de grille 12 et de drain 17 ainsi que la zone délimitée par l'étape de masquage et définie par les bords 13A, dans laquelle il est procédé à la réalisation des nanopores 13'j Si au lieu de fabriquer un transistor à base de silicium, de germanium ou d'arséniure de gallium, on désire fabriquer un transistor à base de nanotubes de carbone semiconducteurs, on déposera préférentiellement comme éléments catalytiques 15i ,des éléments métalliques de type fer, cobalt ou bien encore nickel dans les nanopores, ces matériaux étant bien connus pour catalyser la croissance des nanotubes de carbone. Dans ce cas, la croissance par dépôt chimique en phase vapeur s'effectue à partir de méthane (CH4) ou d'acétylène (C2H2), ou de toute autre espèce gazeuse comportant du carbone. .

Claims

REVENDICATIONS
1. Procédé de fabrication d'une structure de transistor vertical comportant sur un substrat (10), une première couche conductrice assurant la fonction d' électrode de source ou de drain (11), une couche conductrice supérieure assurant la fonction d'électrode de drain ou de source (17), caractérisé en ce qu'il comprend les étapes suivantes :
- la réalisation d'une membrane consistant en un empilement de couches poreuses comportant au moins une première couche isolante (20), une seconde couche conductrice (12) assurant la fonction d'électrode de grille et une couche isolante supérieure (13'), à la surface du substrat recouvert de la première couche conductrice (11) assurant la fonction d'électrode de drain ou de source, lesdites couches poreuses présentant des pores sensiblement empilés ; la réalisation de filaments en matériau semi-conducteur à l'intérieur d'au moins une partie des pores empilés des couches poreuses ; - la réalisation de la couche conductrice supérieure assurant la fonction d'électrode de source ou de drain à la surface de l'empilement de couches poreuses remplies de filaments en matériau semi-conducteur.
2. Procédé de fabrication d'une structure de transistor vertical selon la revendication 1 , caractérisé en ce que les filaments sont en silicium ou en germanium ou en matériau Ml-V de type GaAs.
3. Procédé de fabrication d'une structure de transistor vertical selon l'une des revendications 1 ou 2, caractérisé en ce que les filaments en matériau semi-conducteur présentent des régions hétérogènes le long de leur hauteur ( 16i-i, 16i2, I613).
4. Procédé de fabrication d'une structure de transistor vertical selon l'une des revendications 1 à 3, caractérisé en ce que les filaments présentent une région en matériau semi-conducteur dopée n ou p (16ii), une région en matériau semi-conducteur intrinsèque (16J2) et une région en matériau semi-conducteurs dopée p ou n (I613).
5. Procédé de fabrication d'une structure de transistor vertical selon l'une des revendications 1 à 4, caractérisé en ce que les filaments présentent des régions en matériaux semi-conducteurs différents.
6. Procédé de fabrication d'une structure de transistor vertical selon la revendication 1 , caractérisé en ce que les filaments sont en carbone.
7. Procédé de fabrication d'une structure de transistor vertical selon l'une des revendications 1 à 6, caractérisé en ce que la couche isolante supérieure (13') est en alumine poreuse.
8. Procédé de fabrication d'une structure de transistor vertical selon l'une des revendications 1 à 6, caractérisé en ce que la première couche isolante (20) est en silice.
9. Procédé de fabrication d'une structure de transistor vertical selon l'une des revendications 1 à 8, caractérisé en ce que les filaments au niveau du plan de la couche conductrice de grille (12) sont enrobés par des éléments isolants (12k) au niveau du plan de la couche conductrice de grille.
10. Procédé de fabrication d'une structure de transistor vertical selon l'une des revendications 1 à 9, caractérisé en ce que la seconde couche conductrice est en titane.
11. Procédé de fabrication d'une structure de transistor vertical selon l'une des revendications 1 à 10, caractérisé en ce que les éléments isolants sont en oxyde de titane.
12. Procédé de fabrication d'une structure de transistor vertical selon l'une des revendications 1 à 11 , caractérisé en ce que la seconde couche conductrice est en silicium polycristallin dopé.
13. Procédé de fabrication d'une structure de transistor selon l'une des revendications 1 à 12, caractérisé en ce que la réalisation de l'empilement de couches poreuses comprend les étapes suivantes :
- la réalisation d'un empilement de couches comportant une première couche isolante, une seconde couche conductrice et une membrane poreuse isolante constitutive de la couche isolante supérieure
- la gravure de la première couche isolante et de la seconde couche conductrice à travers la membrane poreuse servant de masque de gravure.
14. Procédé de fabrication d'une structure de transistor selon la revendication 13, caractérisé en ce que la membrane poreuse est réalisée par oxydation anodique d'une couche d'aluminium.
15. Procédé de fabrication d'une structure de transistor selon l'une des revendications 1 à 14, caractérisé en ce que la réalisation des filaments comprend le dépôt d'éléments catalytiques à l'intérieur d'au moins une partie des pores puis croissance de monocristaux de matériau semi-conducteur en phase vapeur à partir desdits éléments.
PCT/EP2007/051076 2006-02-07 2007-02-05 Procede de fabrication d'une structure de transistor vertical a base de nanofils WO2007090814A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP07704360A EP1982358A1 (fr) 2006-02-07 2007-02-05 Procede de fabrication d'une structure de transistor vertical a base de nanofils
US12/278,173 US8138046B2 (en) 2006-02-07 2007-02-05 Process for fabricating a nanowire-based vertical transistor structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0601074A FR2897204B1 (fr) 2006-02-07 2006-02-07 Structure de transistor vertical et procede de fabrication
FR0601074 2006-02-07

Publications (1)

Publication Number Publication Date
WO2007090814A1 true WO2007090814A1 (fr) 2007-08-16

Family

ID=37036866

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2007/051076 WO2007090814A1 (fr) 2006-02-07 2007-02-05 Procede de fabrication d'une structure de transistor vertical a base de nanofils

Country Status (4)

Country Link
US (1) US8138046B2 (fr)
EP (1) EP1982358A1 (fr)
FR (1) FR2897204B1 (fr)
WO (1) WO2007090814A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2968125A1 (fr) * 2010-11-26 2012-06-01 Centre Nat Rech Scient Procédé de fabrication d'un dispositif de transistor a effet de champ implémenté sur un réseau de nanofils verticaux, dispositif de transistor résultant, dispositif électronique comprenant de tels dispositifs de transistors, et processeur comprenant au moins un tel dispositif électronique

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101530379B1 (ko) * 2006-03-29 2015-06-22 삼성전자주식회사 다공성 글래스 템플릿을 이용한 실리콘 나노 와이어의제조방법 및 이에 의해 형성된 실리콘 나노 와이어를포함하는 소자
FR2962595B1 (fr) * 2010-07-06 2015-08-07 Commissariat Energie Atomique Dispositif microélectronique a niveaux métalliques d'interconnexion connectes par des vias programmables
US8742490B2 (en) * 2011-05-02 2014-06-03 Monolithic Power Systems, Inc. Vertical power transistor die packages and associated methods of manufacturing
CN104011868B (zh) 2011-12-19 2017-02-15 英特尔公司 Ⅲ族‑n纳米线晶体管
US9245989B2 (en) * 2011-12-19 2016-01-26 Intel Corporation High voltage field effect transistors
CN102629665B (zh) * 2012-03-30 2015-01-07 京东方科技集团股份有限公司 制作晶体管的方法、晶体管、阵列基板以及显示器
US9540741B2 (en) 2012-09-06 2017-01-10 The California Institute Of Technology Light-driven hydroiodic acid splitting from semiconductive fuel generator
WO2014039798A1 (fr) * 2012-09-06 2014-03-13 California Institute Of Technology Séparation photo-activée de l'acide iodhydrique dans un générateur de combustible à semi-conducteur
FR2996681B1 (fr) 2012-10-05 2014-11-28 Ecole Polytech Dispositif electronique comprenant des nanostructures en filaments et procede de fabrication de tels dispositifs
US8835255B2 (en) * 2013-01-23 2014-09-16 Globalfoundries Inc. Method of forming a semiconductor structure including a vertical nanowire
US9012278B2 (en) * 2013-10-03 2015-04-21 Asm Ip Holding B.V. Method of making a wire-based semiconductor device
DE102014107379A1 (de) * 2014-05-26 2015-11-26 Ernst-Abbe-Fachhochschule Jena Halbleiterbauelement und Verfahren zu seiner Herstellung
US9401488B2 (en) * 2014-12-18 2016-07-26 Northrop Grumman Systems Corporation Cobalt-carbon eutectic metal alloy ohmic contact for carbon nanotube field effect transistors
US9349860B1 (en) 2015-03-31 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Field effect transistors and methods of forming same
CN105810820A (zh) * 2016-03-15 2016-07-27 南京邮电大学 一种多孔结构有机场效应晶体管光敏存储器及其制备方法
US10658494B2 (en) * 2017-02-15 2020-05-19 Globalfoundries Inc. Transistors and methods of forming transistors using vertical nanowires

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010023986A1 (en) * 2000-02-07 2001-09-27 Vladimir Mancevski System and method for fabricating logic devices comprising carbon nanotube transistors
US20020172820A1 (en) * 2001-03-30 2002-11-21 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
US20040097040A1 (en) * 2002-05-22 2004-05-20 Kamins Theodore I. Field effect transistor with gate layer and method of making same
US20050062033A1 (en) * 2003-08-08 2005-03-24 Canon Kabushiki Kaisha Structure and method for production of the same
WO2005064664A1 (fr) * 2003-12-23 2005-07-14 Koninklijke Philips Electronics N.V. Composant a semi-conducteur comportant une heterojonction
WO2005071754A1 (fr) * 2004-01-22 2005-08-04 Infineon Technologies Ag Disjoncteur a semi-conducteur, et procede de production correspondant

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197641B1 (en) * 1998-08-28 2001-03-06 Lucent Technologies Inc. Process for fabricating vertical transistors
US6709929B2 (en) * 2001-06-25 2004-03-23 North Carolina State University Methods of forming nano-scale electronic and optoelectronic devices using non-photolithographically defined nano-channel templates
FR2829873B1 (fr) * 2001-09-20 2006-09-01 Thales Sa Procede de croissance localisee de nanotubes et procede de fabrication de cathode autoalignee utilisant le procede de croissance de nanotubes
FR2832995B1 (fr) * 2001-12-04 2004-02-27 Thales Sa Procede de croissance catalytique de nanotubes ou nanofibres comprenant une barriere de diffusion de type alliage nisi
DE10250834A1 (de) * 2002-10-31 2004-05-19 Infineon Technologies Ag Speicherzelle, Speicherzellen-Anordnung, Strukturier-Anordnung und Verfahren zum Herstellen einer Speicherzelle
DE10250830B4 (de) * 2002-10-31 2015-02-26 Qimonda Ag Verfahren zum Herstellung eines Schaltkreis-Arrays
DE10335813B4 (de) * 2003-08-05 2009-02-12 Infineon Technologies Ag IC-Chip mit Nanowires

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010023986A1 (en) * 2000-02-07 2001-09-27 Vladimir Mancevski System and method for fabricating logic devices comprising carbon nanotube transistors
US20020172820A1 (en) * 2001-03-30 2002-11-21 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
US20040097040A1 (en) * 2002-05-22 2004-05-20 Kamins Theodore I. Field effect transistor with gate layer and method of making same
US20050062033A1 (en) * 2003-08-08 2005-03-24 Canon Kabushiki Kaisha Structure and method for production of the same
WO2005064664A1 (fr) * 2003-12-23 2005-07-14 Koninklijke Philips Electronics N.V. Composant a semi-conducteur comportant une heterojonction
WO2005071754A1 (fr) * 2004-01-22 2005-08-04 Infineon Technologies Ag Disjoncteur a semi-conducteur, et procede de production correspondant

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
LEW K-K ET AL: "Growth characteristics of silicon nanowires synthesized by vapor-liquid-solid growth in nanoporous alumina templates", JOURNAL OF CRYSTAL GROWTH, ELSEVIER, AMSTERDAM, NL, vol. 254, no. 1-2, June 2003 (2003-06-01), pages 14 - 22, XP004424628, ISSN: 0022-0248 *
See also references of EP1982358A1 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2968125A1 (fr) * 2010-11-26 2012-06-01 Centre Nat Rech Scient Procédé de fabrication d'un dispositif de transistor a effet de champ implémenté sur un réseau de nanofils verticaux, dispositif de transistor résultant, dispositif électronique comprenant de tels dispositifs de transistors, et processeur comprenant au moins un tel dispositif électronique
WO2012069606A3 (fr) * 2010-11-26 2012-07-19 Centre National De La Recherche Scientifique (C.N.R.S) Procede de fabrication d'un dispositif de transistor a effet de champ implemente sur un reseau de nanofils verticaux, dispositif de transistor resultant, dispositif electronique comprenant de tels dispositifs de transistors, et processeur comprenant au moins un tel dispositif electronique
US9379238B2 (en) 2010-11-26 2016-06-28 Centre National De La Recherche Scientifique (C.N.R.S.) Process for fabricating a field-effect transistor device implemented on a network of vertical nanowires, the resulting transistor device, an electronic device comprising such transistor devices and a processor comprising at least one such device

Also Published As

Publication number Publication date
US20090035908A1 (en) 2009-02-05
FR2897204B1 (fr) 2008-05-30
EP1982358A1 (fr) 2008-10-22
US8138046B2 (en) 2012-03-20
FR2897204A1 (fr) 2007-08-10

Similar Documents

Publication Publication Date Title
EP1982358A1 (fr) Procede de fabrication d'une structure de transistor vertical a base de nanofils
EP2254146B1 (fr) Structure semiconductrice et procédé de réalisation d'une structure semiconductrice
US9327982B2 (en) Method of forming graphene on a surface
EP2409951B1 (fr) Procede de fabrication d'une structure comprenant un feuillet de graphene muni de plots metalliques, structure ainsi obtenue et ses utilisations
EP1436823B1 (fr) Procede de croissance localisee de nanotubes et procede de fabrication de cathode autoalignee utilisant le procede de croissance de nanotubes
EP2362459A1 (fr) Structure de graphène modifié et son procédé de fabrication
EP2334848B1 (fr) Procede de fabrication de nanofils semiconducteurs a croissance laterale et transistors obtenus par ce procede
WO2003048040A1 (fr) PROCEDE DE CROISSANCE CATALYTIQUE DE NANOTUBES OU NANOFIBRES COMPRENANT UNE BARRIERE DE DIFFUSION DE TYPE ALLIAGE NiSi
Nalamati et al. Hybrid GaAsSb/GaAs heterostructure core–shell nanowire/graphene and photodetector applications
Lam et al. Morphotaxy of layered van der Waals materials
KR101441062B1 (ko) 그래핀을 포함한 적층체 및 그의 제조방법
KR20170047483A (ko) 기능화된 그래핀 구조체, 및 그 제조 방법
FR3116947A1 (fr) Dispositif quantique et son procédé de réalisation
KR102480374B1 (ko) 압광전 단일 소자 및 이의 제조방법
EP4006997B1 (fr) Procédé de réalisation d'un dispositif quantique
WO2007003576A1 (fr) Nanostructures a resistance differentielle negative et leur procede de fabrication
WO2023156998A1 (fr) Fabrication d'électrodes à base de graphène à longueur de canal ultra-courte
EP2747140B1 (fr) Procédé d'obtention d'au moins un nanoélément à base de silicium dans une couche d'oxyde de silicium, et procédé de fabrication d'un dispositif éléctronique muni d'au moins un tel nanoélément.
朱澤涛 Fundamental Study on Designed Synthesis of Single Crystalline Metal Oxide Nanowires by A Vapor-Liquid-Solid Process
EP1656473A2 (fr) Nano-objets metalliques, formes sur des surfaces de semiconducteurs, et procede de fabrication de ces nano-objets
EP3682482A1 (fr) Transistors a effet de champ avec un canal mince atomique
Winter Improvement and Investigation of Silicon Nanowire" Grow-In-Place" Approach
Kamins et al. Metal-catalyzed silicon nanowires: control and connection
Tateno et al. Nanoholes in InP and C60 Layers on GaAs Substrates by Using AlGaAs Nanowire Templates
FR2658952A1 (fr) Procede de realisation de memoires haute densite.

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007704360

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12278173

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE