WO2006093119A1 - 情報再生装置、情報再生方法及び情報再生用プログラム並びに情報記録媒体 - Google Patents

情報再生装置、情報再生方法及び情報再生用プログラム並びに情報記録媒体 Download PDF

Info

Publication number
WO2006093119A1
WO2006093119A1 PCT/JP2006/303690 JP2006303690W WO2006093119A1 WO 2006093119 A1 WO2006093119 A1 WO 2006093119A1 JP 2006303690 W JP2006303690 W JP 2006303690W WO 2006093119 A1 WO2006093119 A1 WO 2006093119A1
Authority
WO
WIPO (PCT)
Prior art keywords
frequency
detection signal
signal
difference
information
Prior art date
Application number
PCT/JP2006/303690
Other languages
English (en)
French (fr)
Inventor
Shogo Miyanabe
Hiroki Kuribayashi
Original Assignee
Pioneer Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corporation filed Critical Pioneer Corporation
Priority to US11/884,711 priority Critical patent/US7791991B2/en
Priority to JP2007505940A priority patent/JP4246246B2/ja
Publication of WO2006093119A1 publication Critical patent/WO2006093119A1/ja

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter

Definitions

  • Information reproducing apparatus information reproducing method, information reproducing program, and information recording medium
  • the present application belongs to the technical field of an information reproducing apparatus, an information reproducing method, an information reproducing program, and an information recording medium, and more specifically, from the recording medium on the disc, using the recording pit. It belongs to the technical field of an information reproducing apparatus and information reproducing method for reproducing information recorded on a medium, an information reproducing program used for the information reproducing process, and an information recording medium on which the information reproducing program is recorded.
  • optical discs such as CD (Compact Disc) or DVD (Digital Versatile Disc) have been widely used as recording media for digitally recording AV (Audio Visual) information such as images or sounds.
  • AV Audio Visual
  • a large number of recording pits each having a circumferential length corresponding to binary data of information power “0” or “1” corresponding to the AV information.
  • It is sometimes called a recording mark in a possible type optical disc
  • a reproduction signal detected from a light beam applied to the optical disc and a reference of the reproduction processing are used on the optical disc player side.
  • Timing (temporal relationship) force with the generated reproduction clock signal Used to record the recording signal (recording signal corresponding to the AV information) recorded on the optical disc and the recording signal on the optical disc It must be equal to the timing (time relationship) of the above recording clock signal.
  • the recording signal and the recording clock signal must be synchronized, and therefore, the reproduction signal and the reproduction clock signal need to be in a synchronous relationship.
  • the frequency of the reproduction clock signal is set using a so-called phase locked loop (PLL) circuit.
  • PLL phase locked loop
  • Patent Document 1 JP-A-10-125010
  • the frequency of the reproduction clock signal is controlled using the length of the longest pit described above, more specifically, the length of the longest pit defined as a standard is actually detected. An error with the length of the longest pit is detected, and the frequency of the recovered clock signal is controlled so that the error is eliminated.
  • the length of the longest pit is generally referred to as “TMAX”, and the error between the TMAX defined as the standard and the actually detected TMAX Is referred to as a “TMAX error”.
  • the reproduced signal is used as the reproduced clock signal at that time.
  • the sample value obtained by digitally using the is the so-called sampling (theorem) theorem (that is, if an analog signal is digitalized, the sampling frequency is at least twice the frequency of the analog signal. Without sampling (sampling) at the frequency, the analog signal cannot be digitalized as a value. As a result, the value of the reproduction signal before digitization cannot be converted to a correct value and digitized, and the correct longest pit length cannot be detected. Therefore, accurate synchronization control cannot be performed. There is.
  • FIGS. 1 and 2 are timing charts illustrating specific contents of the problem.
  • the length T of the longest pit according to the standard to which the recording process of AV information on the optical disc is applied and the shortest recording pit according to the standard (hereinafter, the shortest recording pit is referred to as appropriate).
  • the length of the shortest pit is 2T as an example, the problems relating to the detection of the longest pit length described above will be described with reference to FIG.
  • “T” is a length (or a period of a reproduction clock signal corresponding to the length) which is a basic unit of a pit length in the standard (the same applies hereinafter). Note that Fig.
  • FIG. 1 (a) shows the frequency of the recovered signal ⁇ the frequency of the recovered clock signal, and the recovered clock signal in the state synchronized with the PLL circuit ("VCO-" in Figs. 1 and 2). This shows the temporal relationship between the sample value series of the reproduction signal (shown as “RF” in FIGS. 1 and 2) and “CLK”.
  • Fig. 1 (b) shows an example of the recovered clock signal and the sample value sequence of the recovered signal when the frequency of the recovered signal is twice the frequency of the recovered clock signal and is not synchronized by the PLL circuit. Shows the relationship. Furthermore, FIG.
  • the entire waveform of the reproduction signal may fluctuate up and down due to the influence of surface vibration during the rotation of the optical disc.
  • the reproduced signal is digitized by the above sequential bit decoding method
  • the sample value series to be detected as a repetitive pattern having a length of 2T in FIG.
  • the recorded pit with a length that is, a length that cannot be detected by the standard
  • the standard longest pit length (“5T” in the case of FIG. 1)
  • the decoding (binarization) method As an example, when using the Viterbi decoding method, which is one of the maximum likelihood decoding methods, the above-mentioned problem of detecting the length of the longest pit compared to the case where the sequential bit decoding method is used as the binarization method This will be explained with reference to FIG.
  • the Viterbi decoding method is used as a binary key method.
  • the Viterbi decoding method in the synchronized state by the PLL circuit, even if the Viterbi decoding method is used as the binary key method, the same sequential bit method as in Fig. 1 is used. Even if it is used, the length of the recording pit included in the reproduction signal is accurately digitized and decoded by the reproduction clock signal synchronized with the reproduction signal, as in FIG. 1 (a).
  • the frequency of the reproduced signal is twice the frequency of the reproduced clock signal and is not synchronized by the PLL circuit, as in FIG. If a part of the sample value in the regenerative signal is missing (see the broken line circle at the top of Fig. 2 (b)), if this sample value sequence is binary-coded by the sequential bit decoding method, the length A recording pit with a length of “1T” will be detected, and the longest pit length of this section will be “3TJ”.
  • the length of the recording pit is assumed when it is decoded by the sequential bit decoding method. Even if “1 ⁇ ” is detected, the length of the recorded pit is detected as “2 ⁇ ”, or it is mixed as a part of a long recorded pit detected before and after that. It will end up being devalued.
  • the broken line ellipse in the second row from the bottom in Fig. 2 (b) shows the latter case.
  • ⁇ is “6 ⁇ ” (see Fig. 2 (b)).
  • the TMAX error acts in the direction of increasing the control voltage of the voltage controlled oscillator in the PLL circuit.
  • the oscillation frequency of the voltage controlled oscillator is increased, and the frequency of the recovered signal and the recovered clock signal are increased. It works so that the difference with the frequency becomes small.
  • the oscillation frequency of the voltage controlled oscillator increases as a result, and the frequency of the recovered signal and the frequency of the recovered clock signal are increased. It acts to increase the difference.
  • the present application has been made in view of the above problems, and an example of the purpose is that even when the difference between the frequency of the reproduction signal and the frequency of the reproduction clock signal becomes large.
  • An information reproducing apparatus and information reproducing method capable of preventing the occurrence of erroneous detection as to whether or not a recording pit longer than the standard longest pit length exists on the optical disc is used for the information reproducing process. It is an object of the present invention to provide an information reproducing program and an information recording medium on which the information reproducing program is recorded.
  • the invention according to claim 1 is recorded on the recording medium using the frequency of the detection signal detected from a recording medium such as a DVD and the detected detection signal.
  • a recording medium such as a DVD
  • the difference is detected.
  • the level of the detection signal corresponding to a frequency band greater than or equal to a preset threshold frequency is Such as a determination unit that performs compensation level control processing on the detection signal to increase the level of the detection signal corresponding to the frequency band when the difference is less than the frequency difference, and outputs the detection signal to the detection unit.
  • the invention according to claim 8 is characterized in that the frequency of the detection signal detected from a recording medium such as a DVD and the recording medium using the detected detection signal.
  • the information reproducing method for decoding and reproducing the information using the detection signal while compensating for the difference between the frequency of the reproduction reference signal serving as a reference when reproducing the information recorded in And a detection step corresponding to a frequency band equal to or greater than a preset threshold frequency when the detected difference is greater than or equal to a preset frequency difference.
  • a level that is subjected to compensation level control processing that increases the level of the detection signal to a level higher than the level of the detection signal corresponding to the frequency band when the difference is less than the frequency difference and that is output to the detection means A control step.
  • the invention records on the recording medium using the frequency of the detection signal detected from the recording medium such as a DVD and the detected detection signal.
  • a computer included in an information reproducing apparatus that decodes and reproduces the information using the detection signal while compensating for the difference between the frequency of the reproduction reference signal serving as a reference when reproducing the reproduced information.
  • Reproducing device detecting means for detecting the difference, and when the detected difference is equal to or greater than a preset frequency difference, the level of the detection signal corresponding to a frequency band equal to or greater than a preset threshold frequency, A level control unit that performs a compensation level control process for increasing the level of the detection signal corresponding to the frequency band when the difference is less than the frequency difference, and outputs the level to the detection unit.
  • a level control unit that performs a compensation level control process for increasing the level of the detection signal corresponding to the frequency band when the difference is less than the frequency difference, and outputs the level to the detection unit.
  • the invention according to claim 10 is the information reproduction program according to claim 9 recorded in a readable manner by the computer.
  • FIG. 1 is a timing chart (I) illustrating the problem of the present application
  • (a) is a timing chart illustrating the case where the frequency of the detection signal and the frequency of the recovered clock signal are substantially the same.
  • (b) is a timing chart illustrating the case where the frequencies do not match.
  • FIG. 2 is a timing chart (II) illustrating the problem of the present application, and (a) is a timing chart illustrating the case where the frequency of the detection signal and the frequency of the recovered clock signal substantially match, (b) is a timing chart illustrating the case where the frequencies do not match. is there.
  • FIG. 3 is a block diagram showing a schematic configuration of the information reproducing apparatus according to the first embodiment.
  • FIG. 4 is a block diagram showing a configuration of a TMAX error detection unit according to the first embodiment.
  • FIG. 5 is a block diagram showing a configuration of an equalizer according to the first embodiment.
  • a graph showing the frequency characteristics of the equalizer according to the first embodiment (a) is a graph showing the frequency characteristics in a normal state, and (b) is a graph showing the frequency of the detection signal and the reproduction clock signal.
  • FIG. 6 is a graph showing frequency characteristics applied when the frequency does not match.
  • FIG. 8 is a block diagram showing a schematic configuration of the information reproducing apparatus according to the second embodiment.
  • FIG. 9 is a diagram showing an equalizer according to the second embodiment, (a) is a block diagram showing the configuration of the equalizer, and (b) is a match between the frequency of the detection signal and the frequency of the recovered clock signal.
  • FIG. 5 is a graph showing frequency characteristics applied in this case.
  • FIG. 10 is a block diagram showing a schematic configuration of an information reproducing apparatus according to a third embodiment.
  • FIG. 11 It is a block diagram showing a schematic configuration of the information reproducing apparatus according to the fourth embodiment.
  • FIG. 12 is a block diagram showing a schematic configuration of an information reproducing apparatus according to the fifth embodiment.
  • the difference between the frequency of the reproduction signal detected by the optical disc force and the frequency of the reproduction clock signal is increased, so that the PLL circuit shown in FIG. 1 (b) or FIG.
  • the level (amplitude) of the playback signal in the frequency band above the preset threshold frequency is greater than the level (amplitude) of the playback signal at a frequency lower than the threshold frequency.
  • the level (amplitude) of the reproduction signal corresponding to a recording pit having a length in the range of 2T to 4T is larger than the level (amplitude) of the reproduction signal corresponding to a recording pit having a length of 5T or more.
  • the threshold frequency is set as follows.
  • FIG. 3 is a block diagram showing a schematic configuration of the information reproducing apparatus according to the first embodiment
  • FIGS. 4 to 6 are block diagrams showing detailed configurations of the information reproducing apparatus, respectively.
  • FIG. 5 is a flowchart showing the operation of the information reproducing apparatus.
  • the information reproducing apparatus P1 includes a pickup PU, an AZD (Analog / Digital) converter 1, an equalizer 2, a memory 3, a switch 4, and a control according to the present application.
  • Judgment unit 7 as means, binarization unit 5, TMAX error detection unit 6 as detection means, phase detection unit 8, calorimeter 9 and VCO (Voltage Controlled Oscillator) 10, a reproduction processing unit 11, and a reproduction clock signal generation unit 12.
  • the TMAX error detection unit 6 includes an edge detection unit 20, an edge interval counter 21, a sample hold unit 22, a maximum value hold unit 23, a subtractor 24, a memory And 24.
  • the equalizer 2 includes flip-flop circuits 30 to 32 as delay elements, multipliers 33 to 36, and an adder 37.
  • FIG. 3 shows only a part related to the present application in the information reproducing apparatus P1 according to the first embodiment.
  • the actual information reproducing apparatus P1 includes the components shown in FIG. In addition, a spindle motor that rotates the optical disk DK, a rotation servo circuit that controls the rotation of the spindle motor, and a servo circuit that controls the condensing position of the light beam B described later in the radial direction and the vertical direction of the optical disk DK!
  • the operation unit operated by the user to specify the operation of the information reproducing device P 1 and the operating state of the information reproducing device P1 are displayed.
  • a display unit and a control unit for controlling the overall operation of the information reproducing apparatus PI are included.
  • the pickup PU irradiates the optical beam DK for reproduction to the optical disk DK that rotates at a preset number of rotations. Then, the reflected light of the light beam B from the optical disk DK is received, and a detection signal Sp as an analog signal corresponding to the intensity of the received reflected light is generated and output to the AZD converter 1.
  • the AZD converter 1 digitizes the detection signal Sp, generates a digital detection signal Spd, and outputs the digital detection signal Spd to the equalizer 2.
  • the equalizer 2 is based on a regenerative clock signal Scl (to be described later) and a reference signal Srf output from the switch 4, so that the frequency characteristic of the digital detection signal Spd ( More specifically, the amplitude for each frequency) is changed (that is, waveform equalization processing is performed), and is output to the phase detector 8 and the binary detector 5 as the equalizer signal Seq.
  • the digital detection signal Spd is output to the flip-flop circuit 30 and the multiplier 33.
  • the flip-flop circuit 30 delays the digital detection signal Spd by 1 T based on the input reproduction clock signal Scl, and outputs the delayed signal Sdl to the flip-flop circuit 31 as well as to the multiplier 34. Output.
  • the flip-flop circuit 31 further delays the delay signal Sdl by 1T based on the reproduced clock signal Scl, and outputs the delayed signal Sd2 to the flip-flop circuit 32 as well as to the multiplier 35.
  • the flip-flop circuit 32 further delays the delay signal Sdl by 1T based on the reproduced clock signal Scl, and outputs it to the multiplier 36 as the delay signal Sd3.
  • the multiplier 33 is based on the reference signal Srf based on the tap coefficient preset for the multiplier 33 (“ ⁇ k” in the case of the multiplier 33 as shown in FIG. 5). Then, the controlled tap coefficient is multiplied by the digital detection signal Spd, and a multiplication signal SmO is generated and output to the adder 37. Next, the multiplier 34 is based on the reference signal Srf based on the tap coefficient (“1Z2” in the case of the multiplier 34) set in advance for the multiplier 34. The delayed tap signal Sdl is multiplied by the controlled tap coefficient to generate a multiplication signal Sml and output to the adder 37.
  • the multiplier 35 delays the tap coefficient controlled based on the reference signal Srf with reference to a tap coefficient preset for the multiplier 35 ( ⁇ 1 / 2 in the case of the multiplier 35).
  • the signal Sd2 is multiplied to generate a multiplication signal Sm2 and output to the adder 37.
  • the multiplier 36 sets the tap coefficient controlled based on the reference signal Srf based on the tap coefficient preset for the multiplier 35 ( ⁇ 1 / 2 in the case of the multiplier 35) as a reference. Multiply the delay signal Sd3 to generate a multiplication signal Sm3 and output it to the adder 37.
  • the Calorie calculator 37 adds all the multiplication signals SmO to Sm3, and outputs the result to the binary digit unit 5 and the phase detection unit 8 as the equalizer signal Seq.
  • T lZfs (fs is the frequency of the recovered clock signal Scl)
  • ⁇ 2 ⁇ ⁇ X (f / fs)
  • the switch 4 switches between the first reference signal Srfl and the second reference signal Sri output from the memory 3 based on the control signal Sc from the determination unit 7, and the reference signal Output to equalizer 2 as signal Srf.
  • the contents of the first reference signal Srfl or the second reference signal Sri will be described in detail later.
  • the phase detection unit 8 repeatedly extracts a sample having a value closest to the zero level from the sample value series included in the equalizer signal Seq, whereby the equalizer signal Seq And a phase error signal Sph indicating the detected phase error is generated and output to the adder 9.
  • the binary key unit 5 compares the value of the equalizer signal Seq with the zero level, and determines the binary value by determining the value OZ1 of the equalizer signal Seq. Sbi is generated and output to the T MAX error detection unit 6 and the reproduction processing unit 11.
  • the TMAX error detection unit 6 detects the TMAX error based on the binary clock signal Sbi and the reproduction clock signal generation unit 12 and the generated reproduction clock signal Scl, and detects the detected TMAX error. Is generated and output to the decision unit 7 and adder 9. To help.
  • the binary signal Sbi and the reproduction clock signal Scl are input to the edge detection unit 20.
  • the edge detection unit 20 uses the timing of each edge in the binary signal Sbi (that is, the value of the binarized signal Sbi is changed from “0” to “1” with reference to the reproduced clock signal Scl).
  • the edge signal S eg is generated at each of the changed timing and the changed timing from “1” to “0”, and is output to the edge interval counter 21 and the sample hold unit 22.
  • the edge interval counter 21 also changes the timing force of the binary signal Sbi from the value "1" to "0" of the edge signal Seg, which has changed from "0" to "1".
  • "T” is detected in units of "T” and output to the sample hold unit 22 as an interval signal Set.
  • the sample hold unit 22 stores the interval indicated by the interval signal Set while resetting at the timing when the edge signal Seg is output, and outputs it to the maximum value hold unit 23 at a preset timing. To do.
  • the maximum value holding unit 23 detects TMAX within a preset fixed period, generates a TMAX signal Smh indicating the value, and outputs it to the subtractor 24.
  • a recording pit (sync recording pit) having a length of 9T, which is TMAX in the Blu-ray standard that has been developed in recent years, appears every 1932 channel clock (reference clock). Therefore, if the predetermined period is set to, for example, 40000 channel clock, even if the frequency of the detection signal Sp is less than half of the reproduction clock signal Scl, for example, within the predetermined period. The longest pit as a sync can be detected. More generally, the certain period can be determined in consideration of the rotational speed difference between the innermost and outermost parts of the optical disc DK.
  • the subtracter 24 stores in advance the TMAX value that is pre-standardized in the standard that the optical disc DK supports, and indicates the value from the memory 24.
  • the reference signal Smr is being output.
  • the adder 9 adds the error signal Set and the phase error signal Sph to generate an addition signal Sdt indicating an error between the frequency of the detection signal Sp and the recovered clock signal Scl. Output to the voltage control terminal.
  • the VCO 10 sets the value of the addition signal Sdt to zero (that is, sets the error between the frequency of the detection signal Sp and the reproduction clock signal Scl to zero), and reproduces the reproduction clock signal.
  • a reference clock signal Svco having a reference frequency for setting the Scl frequency is generated and output to the reproduction clock signal generation unit 12.
  • the regenerated clock signal generator 12 generates the regenerated clock signal Scl having a frequency synchronized with the reference clock signal Svco (ie, the regenerated clock signal Scl in a state motivated with the detection signal Sp). ) And output to the playback processing unit 11 and the TMAX error detection unit 6.
  • the frequency of the detection signal Sp and the frequency of the reproduction clock signal Sc 1 are obtained. If the difference is greater than or equal to the preset difference, the oscillation frequency of the VCO 10 is controlled by the TMAX error. On the other hand, if the difference is less than the preset difference, the phase error indicated by the phase error signal Sph VCO 10 is controlled so that is zero.
  • the reproduction processing unit 11 performs necessary decoding processing or the like on the binarized signal Sbi based on the reproduction clock signal Scl, and a reproduction signal corresponding to the information recorded on the optical disc DK. Sout is generated and output to an external speaker or display (not shown).
  • the determination unit 7 determines an error between the frequency of the detection signal Sp and the reproduction clock signal Scl based on the error signal Set, and if the error is equal to or larger than a preset threshold value, To select the second reference signal Sri from memory 3 and output it to equalizer 2 as reference signal Srf Control signal Sc is generated and output to the switch 4, and if the error is less than a preset threshold, the first reference signal Srfl from the memory 3 is selected as the reference signal Srf and the equalizer 2 A control signal Sc for output to is generated and output to the switch 4 concerned.
  • FIG. 6 (a) illustrates the frequency characteristics of the equalizer 2 indicated by the first reference signal Srfl
  • FIG. 6 (b) shows the equalizer 2 indicated by the second reference signal Sr! 2.
  • the frequency characteristics of are illustrated.
  • the frequency characteristics shown in FIG. 6 exemplify the frequency characteristics of equalizer 2 applied when the shortest pit length is “2T”.
  • the frequency of the detection signal Sp is “RF—FREQ”
  • the frequency of the recovered clock signal Scl is indicated as “VC O—REF”.
  • ⁇ 6 is a frequency characteristic when the frequency of the detection signal Sp and the frequency of the recovered clock signal Scl are in a synchronized state
  • the frequency characteristic indicated by “ ⁇ ” is the detection signal Sp. This is the frequency characteristic when the frequency of Sp is 60% of the frequency of the recovered clock signal Scl.
  • the frequency characteristic indicated by “mouth” is when the frequency of the detected signal Sp is 140% of the frequency of the recovered clock signal Scl. Frequency characteristics.
  • the first reference signal Srfl is selected by the switch 4 when the frequency of the detection signal Sp and the frequency of the reproduction clock signal Scl are in a synchronized state or a state close thereto.
  • This signal is output to set the frequency characteristics of equalizer 2 as reference signal Srf.
  • the delay element in the equalizer 2 is configured by the flip-flop circuits 30 to 32, generally, when the frequency of the recovered clock signal Scl is changed, between the taps in the equalizer 2 is changed. Due to the change in the delay time, the frequency characteristics corresponding to the frequency of the recovered clock signal Scl in equalizer 2 also change.
  • the equalizer 2 emphasizes the amplitude of the detection signal Sp corresponding to the recording pit whose length is “2T”, and reduces the length to less than “2T”. It has a frequency characteristic that sharply reduces the corresponding high-frequency component.
  • the frequency of the detection signal Sp increases to 140% of the frequency of the recovered clock signal Scl (see Fig. 6 (a) "Port”), the frequency of the detection signal Sp corresponding to the length "2T" Even the component is attenuated by the equalizer 2.
  • the equalizer 2 even the frequency component corresponding to the length “2T” is between the frequency of the detection signal Sp and the frequency of the recovered clock signal Scl to such an extent that the equalizer 2 attenuates the frequency component. If a difference occurs, the second reference signal Sri having the frequency characteristics shown in Fig. 6 (b) is output to the equalizer 2 as the reference signal Srf instead of the first reference signal Srfl. Thus, switch 4 is controlled by control signal Sc. If the equalizer 3 is set so as to have the frequency characteristics as shown in FIG. 6 (b), the frequency component of the detection signal Sp corresponding to the length “2T” is not attenuated. It is also possible to prevent information on the recording pits of “2T” from being mixed with information corresponding to recording pits adjacent to each other. Accordingly, it is possible to prevent false detection of wrinkle errors caused by the mixing.
  • the determination unit 7 selects the first reference signal Srfl and switches the switch 4 to switch to output to the equalizer 2 as described above.
  • a control signal Sc is generated and output to the switch 4 (step S 1).
  • the value of the TMAX error indicated by the error signal Set is monitored (step S2), and the value is set to a preset threshold TH (in the example shown in FIG. 6, the detection signal Sp If the frequency is less than the threshold corresponding to the value of the TMAX error detected when it becomes 140% of the recovered clock signal Scl (step S2; YES), the selection of the first reference signal Srfl should be continued as it is.
  • the determination unit 7 selects the second reference signal Sri instead of the first reference signal Srfl. Then, the control signal Sc for switching the switch 4 to be output to the equalizer 2 is generated and output to the switch 4 (step S3).
  • step S4 the power switch of the information reproducing apparatus P1 itself is turned off to monitor whether it is powered.
  • step S4 the power switch is turned off (step S4; YES)
  • step S4 the regeneration control process according to the first embodiment is finished and the power switch is not turned off yet (step S4; NO)
  • step S4 the process returns to step S2 and the series of processes described above are performed. repeat.
  • the second reference signal Sri starts to be output to the equalizer 2 as the reference signal Srf
  • the original first reference signal Srfl Is selected again and begins to be output to equalizer 2 as reference signal Srf.
  • the difference between the frequency of the detection signal Sp and the frequency of the reproduced clock signal Scl is greater than or equal to a preset threshold value.
  • the equalizer 2 executes frequency characteristic switching processing for increasing the amplitude of the detection signal SP corresponding to a frequency band equal to or higher than a preset frequency, so that the frequency of the detection signal Sp and the frequency of the recovered clock signal Scl are Even when the difference between the detected signal Sp and the recovered clock signal Scl is increased, it is possible to prevent erroneous detection of the TMAX error, thereby accurately compensating for the difference between the frequency of the detected signal Sp and the frequency of the recovered clock signal Scl.
  • AV information can be detected correctly.
  • the switching process of the reference signal Srf according to the first embodiment is executed. Even when the detection signal Sp is processed and the difference between the frequency of the detection signal Sp and the frequency of the recovered clock signal Scl becomes large, it is possible to prevent erroneous detection of a TMAX error in the digital detection signal Spd. Thus, it is possible to accurately detect the AV information by accurately compensating for the difference between the frequency of the detection signal Sp and the frequency of the recovered clock signal Scl.
  • the power for executing the switching process of the reference signal Srf when the frequency of the detection signal Sp becomes about 140% of the reproduction clock signal Scl is not limited to this.
  • the reference signal Srf may be switched when the frequency of the detection signal Sp becomes about 110% of the recovered clock signal Scl.
  • FIG. 8 is a block diagram showing a schematic configuration of the information reproducing apparatus according to the second embodiment
  • FIG. 9 is a diagram showing a detailed configuration of the information reproducing apparatus (equalizer 2B).
  • the second embodiment described below is an embodiment in which a TMAX error detection equalizer and a reproduction equalizer such as AV information are separately provided.
  • FIG. 8 and FIG. 9 the same components as those of the information reproducing apparatus P1 according to the first embodiment are denoted by the same member numbers, and detailed description thereof is omitted.
  • the information reproducing apparatus P2 according to the second embodiment is similar to the information reproducing apparatus P1 according to the first embodiment. 1, binarization unit 5, TMAX error detection unit 6, phase detection unit 8, adder 9, VCO10, reproduction processing unit 11 and reproduction clock signal generation unit 12, equalizer 2B, and level control means for decoding It comprises an equalizer 2A, memories 3A and 3B, and a sequential bit decoding unit 5A. Note that the information reproducing apparatus P2 according to the second embodiment includes the information regenerating apparatus P1 according to the first embodiment, and the determination unit 7 is included.
  • the memory 2A stores a reference signal similar to the first reference signal Srfl for setting the frequency characteristics shown in FIG. 6A in the first embodiment, and the equalizer 2A stores the reference signal.
  • the first reference signal Srfl is output.
  • the equalizer 2A is connected to the binary key 5 and based on the reproduction clock signal Scl and the first reference signal Srfl, the first reference is made to the digital detection signal Spd from the AZD converter 1.
  • the frequency characteristic is changed so that the frequency characteristic indicated by the signal Srfl is obtained (that is, waveform equalization processing is performed), and the first equalizer signal Seql is output to the phase detection unit 8 and the binarization unit 5.
  • phase detection unit 8 and the binary key unit 5 perform the same operation as in the first embodiment using the first equalizer signal Seql, respectively, and the phase error signal Sp h and the binary key signal respectively.
  • Signals Sbi are generated and output to the adder 9 and the reproduction processing unit 11, respectively.
  • the equalizer 2B includes flip-flop circuits 40 and 41, multipliers 42 to 44, and an adder 45 as shown in FIG. It is connected to the decryption unit 5A. Then, based on the recovered clock signal Scl and the second reference signal Sri output from the memory 3B, the frequency characteristic of the digital detection signal Spd is changed so as to have the frequency characteristic indicated by the second reference signal Sri (that is, Waveform equalization process), and outputs it to the sequential bit decoding unit 5A as the second equalizer signal Seq2.
  • the second reference signal Sri that is, Waveform equalization process
  • the digital detection signal Spd is output to the flip-flop circuit 40 and the multiplier 42.
  • the flip-flop circuit 40 delays the digital detection signal Spd by IT based on the input reproduction clock signal Scl, and outputs the delayed signal Sdl to the flip-flop circuit 41 and also to the multiplier 43.
  • the flip-flop circuit 41 further delays the delay signal Sdl by IT based on the reproduced clock signal Scl, and outputs the delayed signal Sd2 to the multiplier 44 as the delay signal Sd2.
  • the multiplier 42 uses the tap coefficient preset for the multiplier 42 (“1 k” in the case of the multiplier 42 as shown in FIG. 9A) as a reference. 2
  • the digital detection signal Spd is multiplied by the tap coefficient controlled by! / Based on the reference signal Sr! 2, and the multiplication signal SmO is generated and output to the adder 45.
  • the multiplier 43 is based on the second reference signal Sri based on the tap coefficient (“1 + 2k” in the case of the multiplier 43) set in advance for the multiplier 43.
  • the delayed tap signal Sd2 is multiplied by the controlled tap coefficient to generate a multiplication signal Sml and output to the adder 45.
  • the multiplier 44 is set in advance for the multiplier 44. Based on the second reference signal S r! 2 based on the tap coefficient ( ⁇ -kj in the case of the multiplier 44) as a reference, the delayed signal Sd2 is multiplied. Generate multiplication signal Sm2 and output to adder 45.
  • the Karo arithmetic unit 45 adds all the multiplication signals SmO to Sm2 and outputs the result to the sequential bit decoding unit 5A as the second equalizer signal Seq2.
  • the sequential bit decoding unit 5A from which the second equalizer signal Seq2 has been output from the equalizer 2B uses the sequential bit decoding (bit by bit decoding) method as a digital signal from the second equalizer signal Seq2.
  • a decoded signal Sbb including the sample value series is generated and output to the TM AX error detector 6.
  • the TMAX error detection unit 6 performs the same operation as in the first embodiment using the decoded signal Sbb, generates an error signal Set, and outputs it to the adder 9.
  • FIG. 9B illustrates the frequency characteristics of the equalizer 2B indicated by the second reference signal Sr! 2, and the illustration of the high frequency characteristics portion is omitted.
  • the frequency characteristic shown in FIG. 9 (b) is an example of the frequency characteristic of the equalizer 2 mm applied when the shortest pit length is “2T” as in the case of the first embodiment.
  • the frequency of the detection signal Sp is indicated as “RF—FREQ”
  • the frequency of the recovered clock signal Scl is indicated as “VC O—REF”.
  • the frequency characteristic of the equalizer 2B is fixed to that shown in FIG. 9 (b), and the frequency characteristic itself shown in FIG. 9 (b) is the force S.
  • the equalizer 2A It is sufficiently wide and has a bandwidth compared to By using the equalizer 2B with such characteristics exclusively for TM AX error detection, the frequency component of the detection signal Sp corresponding to the length ⁇ 2T '' can be emphasized compared to other frequency components. It is also possible to prevent the information of the recording pitch having the length “2T” from being mixed with information corresponding to the recording pits adjacent to each other. Therefore, even when the frequency of the detection signal Sp is about twice the frequency of the recovered clock signal Scl, it is possible to prevent erroneous detection of a TMAX error due to the mixing.
  • the equalizer 2A used for decoding the AV information is separated from the equalizer 2B for TMAX error detection. Therefore, processing for compensating for the difference between the frequency of the detection signal Sp and the frequency of the recovered clock signal Scl (compensation processing for preventing TMAX error detection error) and decoding processing for decoding AV information are separated. By doing so, it is possible to prevent the occurrence of false detection of TMAX errors while achieving both of them with simpler processing, thereby accurately compensating for the difference between the frequency of the detection signal Sp and the frequency of the recovered clock signal Scl. AV information can be detected correctly.
  • FIG. 10 is a block diagram showing a schematic configuration of the information reproducing apparatus according to the third embodiment.
  • the third embodiment described below uses Viterbi for the binarization processing for decoding. This is an embodiment in which a decoding method is used and a sequential bit decoding method is used for binary processing for TMAX error detection.
  • FIG. 10 the same components as those of the information reproducing apparatus P1 according to the first embodiment are shown. About the same member number, detailed description is abbreviate
  • the information reproducing apparatus P3 is a pickup PU having the same configuration as the information reproducing apparatus P1 according to the first embodiment.
  • Equalizer 2 memory 3, switch 4, TMAX error detection unit 6, determination unit 7, phase detection unit 8, adder 9, VCO 10, reproduction processing unit 11 and reproduction clock signal generation unit 12 in the second embodiment
  • Sequential bit decoding unit 5A having the same function as the information reproducing apparatus P2 and a Viterbi decoding method using the reproduction clock signal Scl to decode the equalizer signal Seq to generate a decoded signal Svtv and output it to the reproduction processing unit 11
  • a Viterbi decoding unit 5B as reproducing means.
  • the sequential bit decoding unit 5A generates a decoded signal Sbb dedicated to TMAX error detection based on the recovered clock signal Scl and outputs it to the TMAX error detection unit 6.
  • the Viterbi decoding unit 5B decodes the equalizer signal Seq by the Viterbi decoding method, generates a decoded signal Svtv, and outputs it to the reproduction processing unit 11.
  • the reproduction processing unit 11 performs necessary decoding processing or the like on the decoded signal Svtv based on the reproduction clock signal Scl, and generates a reproduction signal Sout corresponding to the information recorded on the optical disc DK. Generate and output to an external speaker or display (not shown).
  • FIG. 11 is a block diagram showing a schematic configuration of the information reproducing apparatus according to the fourth embodiment.
  • the fourth embodiment described below is an embodiment in which an analog equalizer is also used as an equalizer.
  • FIG. 11 the same components as those of the information reproducing apparatus P2 (see FIG. 8) according to the second embodiment are denoted by the same member numbers, and detailed description thereof is omitted.
  • the information reproducing apparatus P4 according to the fourth embodiment has the same configuration as the information reproducing apparatus P2 according to the second embodiment.
  • Equalizer 2B, memory 3B, binarization unit 5, sequential bit decoding unit 5A, TMAX error detection unit 6, phase detection unit 8, adder 9, VCO 10, reproduction processing unit 11 and reproduction clock signal generation unit 12 And an analog equalizer 50.
  • the information reproducing device P4 according to the fourth embodiment includes the equalizer 2A and the memory 3A that constitute the information reproducing device P2 according to the second embodiment.
  • analog equalizer 50 performs analog waveform equalization processing on the frequency characteristics of detection signal Sp output from pickup PU, and outputs the result to AZD converter 1 as analog equalizer signal Sae. .
  • the AZD converter 1 digitizes the analog equalizer signal Sae, generates a digital detection signal Sad, outputs the digital detection signal Sad to the equalizer 2A, and outputs it directly to the binary detector 5 and the phase detector 8.
  • the frequency characteristic after the waveform equalization process in the analog equalizer 50 is obtained as a result of executing the waveform equalization process similar to the equalizer 2A in the information reproducing apparatus P2 according to the second embodiment on the detection signal Sp. It is set to be similar to the frequency characteristics that can be obtained.
  • the equalizer 2B performs waveform equalization processing and high-frequency global enhancement processing on the digital detection signal Sad based on the second reference signal Sri output from the memory 3B, and generates a second equalizer signal Seq2. And sequentially output to the bit decoder 5A.
  • the second reference signal Sri according to the fourth embodiment is the result of the waveform equalization processing applied to the detection signal Sp by the analog equalizer 50 and the equalizer 2B in synchronism with the equalizer signal according to the second embodiment.
  • the 2B gives the equalizer 2B a frequency characteristic that is equivalent to the result of systematic processing for the digital detection signal Spd.
  • the equalizer processing unit E indicated by the alternate long and short dash line in FIG. 11 can be rewritten in a circuit equivalent manner like the equalizer processing unit EE shown in FIG.
  • the detection signal Sp from the pickup PU is digitized by the AZD converter 1 to become a digital detection signal Spd, which is related to the second embodiment via the analog equalizer 50 and equalizer 2A.
  • the equalizer signal is the same as the second equalizer signal Seq2, and is output to the sequential bit decoding unit 5A.
  • the digital detection signal Spd is output to the analog equalizer 50 and subjected to waveform equalization processing equivalent to the equalizer 2A according to the second embodiment, and the binary signal section 5 and the phase are obtained as the equalizer signal Saeq. It will be output to the detector 8.
  • FIG. 12 is a block diagram showing a schematic configuration of the information reproducing apparatus according to the fifth embodiment.
  • the same components as those of the information reproducing apparatus P3 (see FIG. 10) according to the third embodiment are denoted by the same member numbers, and detailed description thereof is omitted.
  • the Viterbi decoding method is used for the binarization processing for decoding, and the binary processing for TMAX error detection is performed.
  • the fourth embodiment described above is used.
  • An analog equalizer 50 in the information reproducing apparatus P4 is connected between the pick-up PU and the AZD converter 1.
  • the information reproducing apparatus P5 detects the difference between the frequency of the detection signal Sp and the frequency of the reproduction clock signal Scl for generating the addition signal Sdt for controlling the frequency of the reproduction clock signal Scl.
  • the TMAX error in each of the information reproducing devices P1 to P4 according to the first to fourth embodiments is used. Detection based on the difference in the sync interval included in the equalizer signal Seq (ie, the difference between the sync interval in the standard and the sync interval included in the actually detected equalizer signal Seq)
  • the method of controlling VCO10 using the measured frequency difference is also used. That is, when the difference between the frequency of the detection signal Sp and the frequency of the reproduction clock signal Scl according to the first to fourth embodiments is large, TMAX is detected in the same manner as in each of the embodiments in order to detect the difference. After detection using an error, and the difference force is reduced, the detection method is switched to a method using a gap between the sinks.
  • the sync interval error detecting unit 56 is used as the frequency error detecting unit FE.
  • a frequency error switching determination unit 55 that also has the function of the determination unit 7 in the information reproducing apparatus P3 according to the third embodiment.
  • the error signal Set output from the TMAX error detection unit 6 is output to one input terminal of the switch 4A and the frequency error switching determination unit 55.
  • the decoded signal Svtv output from the Viterbi decoding unit 5B is also output to the sync interval error detection unit 56 together with the reproduction processing unit 11 similar to the information reproduction device P3 according to the third embodiment. ing.
  • the sync interval error detection unit 56 detects the above-described sync interval shift in the decoded signal Svtv on the basis of the recovered clock signal Scl, generates the error signal Sse, and generates the other input terminal of the switch 4A. And output to the frequency error switching determination unit 22.
  • a sync pattern (9T-9T pattern) having two continuous 9T recording pits is included in the recording signal recorded on the optical disc DK. Inserted in advance every 1932 channel clock. Therefore, the interval between the sink and the sink is counted using the reproduction clock signal Scl as a reference unit, and the error signal Sse indicating the difference between the 1932 channel clock which is a standard interval and the counted interval is generated. .
  • the frequency of the detection signal Sp If the difference from the frequency of the recovered clock signal Scl exceeds about ⁇ 10%, for example, a pattern with two continuous 8T recording pits (that is, an 8T-8T pattern) is erroneously detected as the sync pattern. If the sync pattern is originally detected as an 8T-8T pattern, the sync pattern cannot be detected. As a result, the VCO 10 cannot be accurately controlled. It is known that there is.
  • the error signal Set is selected.
  • the control signal Sec is output from the frequency error switching determination unit 55 that switches the switch 4A.
  • the control signal Sc in the information reproducing apparatus P3 according to the third embodiment is also output from the frequency error switching determination unit 55 to the switch 4.
  • the adder 9 adds the phase error signal Sph to the switch signal Ssw output as a result of the switching process in the switch 4A to generate the addition signal Sdt and outputs it to the VCO10.
  • the value of the TMAX error indicated by the error signal Set is less than ⁇ 10% and the sync interval indicated by the error signal Sse. If the deviation is less than ⁇ 6%, the control signal Sec is generated and output to the switch 4A to switch the switch 4A so that the error signal Sse is selected, and the TMAX error value exceeds ⁇ 6%. In this case, the control signal Sec is generated and output to the switch 4A so as to switch the switch 4A so as to select the error signal Sst.
  • the control signal Sc is used to switch the switch 4 so as to select the first reference signal Srfl. Generate and output to switch 4 concerned. Also, if the value of the above TMAX error is 10 or more and the error signal Set is selected for the switch 4A, the switch 4 is switched to select the second reference signal Sri. Generates control signal Sc and outputs it to switch 4.
  • the operation of the determination unit 7 according to the first embodiment or the third embodiment or the frequency error switching determination unit 55 according to the fifth embodiment is recorded on an information recording medium such as a flexible disk or a hard disk, or is acquired and recorded via the Internet or the like, and is read and executed by a general-purpose computer. Can also be used as the determination unit 7 or the frequency error switching determination unit 55.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Optical Recording Or Reproduction (AREA)

Abstract

　再生信号の周波数と再生クロック信号の周波数との差が大きくなった場合であっても、規格上の最長ピットの長さよりも長い記録ピットが光ディスク上に存在しているかの如き誤検出の発生を防止することが可能な情報再生装置を提供する。 　光ディスクＤＫから検出された検出信号Ｓpの周波数と再生クロック信号 Ｓclの周波数との差が大きくなったとき、例えば記録ピット長で２Ｔ乃至４Ｔに相当する高周波数帯域のゲインをイコライザ２により通常よりも強調した上で、最長ピット長エラーの検出に用いる。

Description

明 細 書
情報再生装置、情報再生方法及び情報再生用プログラム並びに情報記 録媒体
技術分野
[0001] 本願は、情報再生装置、情報再生方法及び情報再生用プログラム並びに情報記 録媒体の技術分野に属し、より詳細には、特にディスク上の記録媒体から、記録ピッ トを用いて当該記録媒体に記録されて!、る情報を再生する情報再生装置及び情報 再生方法、当該情報再生処理に用いられる情報再生用プログラム並びに当該情報 再生用プログラムが記録された情報記録媒体の技術分野に属する。
背景技術
[0002] 従来から、画像又は音声等の AV (Audio Visual)情報をデジタル的に記録する記 録媒体として、 CD (Compact Disc)又は DVD (Digital Versatile Disc)等の光ディスク がー般ィ匕している。そして、当該光ディスクにおいては、上記 AV情報に対応する情 報力 「0」又は「1」の二値データに対応した周方向の長さを夫々に有する多数の記 録ピット（追記可能型又は書換可能型の光ディスクにお 、ては記録マークと称される 場合もある）として、予め設定された記録クロック信号の周波数に同期した状態でそ の情報記録面上に記録されて 、る。
[0003] 従って、このような光ディスク力 上記 AV情報を光学的に正確に再生するためには 、当該光ディスクに照射された光ビームから検出される再生信号と当該再生処理の 基準として光ディスクプレーヤ側で生成される再生クロック信号とのタイミング（時間的 関係）力 当該光ディスク上に記録されている記録信号 (上記 AV情報に対応する記 録信号）と当該記録信号を光ディスクに記録する際に用いられた上記記録クロック信 号のタイミング (時間的関係）と等しくなければならない。そして、上述したように上記 記録信号と記録クロック信号とが同期して 、なければならな 、ことから、上記再生信 号と再生クロック信号との間も同期関係になっている必要がある。そこで、当該再生ク ロック信号の周波数を再生信号の周波数に同期させるベぐ従来では、いわゆる位 相同期回路（PLL (Phase Locked Loop)回路）を用いて再生クロック信号の周波数を 再生信号の周波数に同期させる構成が用いられている。
[0004] 一方、上記光ディスクの中には、いわゆる CLV (Constant Line Velocity;線速度一 定)方式で AV情報が記録されて 、るものが多 、が、この CLV方式で AV情報が記録 された光ディスクでは、その最内周部力 最外周部へ一気に光スポットを移動させて 検索する場合又はその最外周部力 最外周部へ一気に光スポットを移動させて検索 する場合、原理的に夫々の移動直後において再生信号の周波数と再生クロック信号 の周波数との差が大きくなることが知られており、当該差が広がると正確な再生処理 が不可能になってしまう。この点に関し、従来では、下記特許文献 1に示すように、検 索後の光ディスク上の位置における線速度を予想してスピンドルモータ（光ディスク 自体を回転させるスピンドルモータ）の回転速度を変化させることで、再生クロック信 号の周波数と再生信号の周波数との差が小さくなるようにする構成とされている。 特許文献 1 :特開平 10— 125010号公報
[0005] し力しながら、一般に当該スピンドルモータの回転速度の変化に対する応答速度は 遅い場合が多ぐこのため上述した範囲において高速に検索を行う場合には、上述 した検索後の位置の線速度を予測する従来の方法をもってしても、再生クロック信号 の周波数と再生信号の周波数との差はやはり大きくなつてしまうことになる。
[0006] このように再生信号の周波数と再生クロック信号の周波数との差が大きくなる場合、 従来の PLL回路だけでは各周波数を相互に同期させることができないため、従来で は、再生信号に含まれる同期信号 (以下、当該同期信号を適宜「シンク」と称する)の 間隔や上記記録ピットのうち最も長い記録ピット (以下、当該最も長い記録ピットを、 適宜最長ピットと称する)の長さを検出し、当該当該検出した間隔又は長さ等を用い て再生クロック信号の周波数を制御し、上述した再生信号の周波数との周波数差を ある程度まで小さくして力も PLL回路による同期制御を行っていた。
[0007] なお、上記した最長ピットの長さを用いて再生クロック信号の周波数を制御する場 合、より具体的には、規格として定められている上記最長ピットの長さと実際に検出さ れた最長ピットの長さとの誤差を検出し、その誤差がなくなるように再生クロック信号 の周波数を制御することになる。なお、これ以後、最長ピットの長さを一般に「TMAX 」と称し、また規格として定められている TMAXと実際に検出された TMAXとの誤差 を「TMAXエラー」と称する。
発明の開示
発明が解決しょうとする課題
[0008] し力しながら、上述した従来の同期制御の構成によった場合でも、再生信号の周波 数が再生クロック信号の周波数よりあまりに高!、場合、再生信号をその時の再生クロ ック信号を用いてデジタルィ匕して得られるサンプル値は、 、わゆるサンプリング (標本 ィ匕)定理 (すなわち、「アナログ信号をデジタルィ匕する場合に、そのアナログ信号の周 波数の二倍以上のサンプリング周波数でサンプリング (標本化）しなければ正 、値 として当該アナログ信号をデジタルィ匕できない」なる定理)を満たさなくなる。そして、 その結果、デジタル化前の再生信号の値を正 、値としてデジタルィ匕することができ なくなり、正しい最長ピットの長さが検出できなくなり、従って、正確な同期制御ができ ないという問題点がある。
[0009] ここで、上記問題点について、具体的に図 1及び図 2を用いて説明する。なお、図 1 及び図 2は、夫々当該問題点の具体的な内容を例示するタイミングチャートである。
[0010] 先ず、光ディスクへの AV情報の記録処理が適用される規格上の最長ピットの長さ 力 Tであり、当該規格上の最も短い記録ピット（以下、当該最も短い記録ピットを、適 宜最短ピットと称する）の長さが 2Tである場合を例として、上述した最長ピットの長さ の検出に関する問題点について図 1を用いて説明する。なおここで、「T」は当該規 格におけるピット長の基本単位となる長さ（又はその長さに対応する再生クロック信号 の周期）である（以下、同様)。なお、図 1 (a)は、再生信号の周波数 ^再生クロック信 号の周波数であって PLL回路による同期が取れている状態における再生クロック信 号（図 1及び図 2にお 、て「VCO— CLK」と示す）と、再生信号（図 1及び図 2にお 、 て「RF」と示す)のサンプル値系列との時間的関係を示している。また、図 1 (b)は、 例として再生信号の周波数が再生クロック信号の周波数の二倍であって PLL回路に よる同期が取れていない状態における再生クロック信号と、再生信号のサンプル値系 列との関係を示している。更に、図 1は、再生信号の波形がゼロクロスするタイミング にお ヽて復号後のデジタル値が「0」と「1」の間で変化する、すなわち再生信号として のサンプル値の符号によりデジタル値としての「0」又は「1」判定する、 V、わゆる逐次 ビット復号（図 1及び図 2において「bit by bit復号」と示す)方式により再生信号からデ ジタル信号としてのサンプル値系列を得る場合を例として示している。
[0011] PLL回路による同期が取れている状態では、図 1 (a)に示すように、再生信号に含 まれている記録ピットの長さは、当該再生信号に同期した再生クロック信号により、正 確にデジタルィ匕されて復号される。
[0012] し力しながら、図 1 (b)に示すように、再生信号の周波数が再生クロック信号の周波 数の二倍であって PLL回路による同期が取れていない状態では、標本ィ匕のタイミン グによっては、再生信号におけるサンプル値の一部が欠落する（図 1 (b)最上段にお ける破線円部参照）ことに起因して、長さが 2Tの繰り返しパターンのはずのサンプル 値系列がほとんど「0」になる（すなわち、再生信号力 検出されるサンプル値系列が ゼロクロス近傍に集中してしまう）場合が発生する（図 1 (b)二段目における破線楕円 部参照)。
[0013] ここで一般に、上記 DVD等の光ディスクでは、当該光ディスクの回転時における面 振れ等の影響により再生信号の波形全体が上下に変動する場合が発生するため、 図 1 (b)に例示する場合において上記逐次ビット復号方式により再生信号をデジタル 化すると、図 1 (a)において長さ 2Tの繰り返しパターンとして検出されるべきサンプル 値系列が、時間的にその前後に検出されるサンプル値系列と混合されることで、結果 として規格上の最長ピットの長さ（図 1の場合は「5T」）よりも長い長さ (すなわち、規格 上は検出され得ない長さ）の記録ピットが最長ピットとして判定されて検出されてしまう のである。そして、その結果として、再生信号の周波数と再生クロック信号の周波数と の差が更に拡大し、益々同期制御が困難となるのである。
[0014] より具体的に図 1 (b)の場合、規格上の最長ピットの長さである「5T」に対し、逐次ビ ット復号方式により検出した最長ピットの長さが「6Τ」となってしまうので、上記 ΤΜΑΧ エラーの値は「一1 ( = 5— 6)」となる。そしてこのときには、当該 ΤΜΑΧエラーが PLL 回路における電圧制御発振器の制御電圧を低減させる方向に作用するため、結果 として当該電圧制御発振器の発振周波数が更に低くなり、再生信号の周波数と再生 クロック信号の周波数とが更に拡大し、その結果として ΤΜΑΧエラーを用いた同期制 御が不可能になってしまうのである。 [0015] 次に、図 1の場合と同様に、規格上の最長ピットの長さが 5Tであり、最短ピットの長 さが 2Tである場合を例とし、更に、復号（二値化)方式として最尤復号方式の一つで あるビタビ復号方式を用いる場合を例として、逐次ビット復号方式を二値化方式とし て用いた場合と比較しつつ上述した最長ピットの長さの検出に関する問題点につい て図 2を用いて説明する。
[0016] 再生信号の周波数が再生クロック信号の周波数よりも十分高!、場合、上記ビタビ復 号方式を 2値ィ匕方式として用いたとしても誤った TMAXエラーが検出される場合があ る。すなわち、図 2 (a)に示すように、 PLL回路による同期が取れている状態では、二 値ィ匕方式としてビタビ復号方式を用いても、また仮に図 1の場合と同様の逐次ビット 方式を用いるとしても、図 1 (a)の場合と同様に再生信号に含まれている記録ピットの 長さは当該再生信号に同期した再生クロック信号により正確にデジタル化されて復 号される。なお、図 2においては、ビタビ復号方式におけるいわゆるランレングス制約 を、最長ピット長 = 5T、最短ピット長 = 2Τとしている。
[0017] 一方、図 2 (b)に示すように、再生信号の周波数が再生クロック信号の周波数の二 倍であって PLL回路による同期が取れていない状態で、図 1に示す場合と同様に再 生信号におけるサンプル値の一部が欠落する（図 2 (b)最上段における破線円部参 照）しているとき、このサンプル値系列を仮に逐次ビット復号方式でニ値ィ匕すると、長 さが「1T」の記録ピットが検出されてしまうことになり、更にこの区間の最長ピット長は「 3TJとなってしまう。
[0018] 他方、上記ビタビ復号方式にお!、ては、上記ランレングス制約を用いて再生信号の 二値ィヒを行うため、仮に逐次ビット復号方式により復号した場合に記録ピットの長さと して「1Τ」が検出される場合でも、その記録ピットについては長さを「2Τ」として検出し てしまうか、或いは、時間的にその前後に検出される長い記録ピットの一部として混 合してニ値ィ匕してしまうことになる。なお、図 2 (b)下から二段目の破線楕円部は後者 の場合を示している。これにより、ビタビ復号方式を用いてニ値ィ匕した場合の ΤΜΑΧ は「6Τ」となることになる（図 2 (b)参照)。
[0019] ここで、図 2に示す場合において、復号方式として仮に逐次ビット方式を用いた場 合の TMAXの値は「3T」であるので、その時の ΤΜΑΧエラーは「 + 2 ( = 5— 3)」とな る。そしてこのときには、当該 TMAXエラーが PLL回路における上記電圧制御発振 器の制御電圧を増大させる方向に作用するため、結果として当該電圧制御発振器の 発振周波数は高くなり、再生信号の周波数と再生クロック信号の周波数との差が小さ くなるように作用する。
[0020] し力しながら、復号方式としてビタビ復号方式を実際に用いる図 4の場合は、検出さ れる TMAXは「6T」となるため、 ΤΜΑΧエラーの値は「一 1 (= 5— 6)」となり、このと きには、当該 ΤΜΑΧエラーが上記制御電圧を低減させる方向に作用するため、結果 として電圧制御発振器の発振周波数は高くなり、再生信号の周波数と再生クロック信 号の周波数との差が大きくなるように作用してしまうのである。
[0021] そこで、本願は上記の各問題点に鑑みて為されたもので、その目的の一例は、再 生信号の周波数と再生クロック信号の周波数との差が大きくなつた場合であっても、 規格上の最長ピットの長さよりも長い記録ピットが光ディスク上に存在しているかの如 き誤検出の発生を防止することが可能な情報再生装置及び情報再生方法、当該情 報再生処理に用 、られる情報再生用プログラム並びに当該情報再生用プログラムが 記録された情報記録媒体を提供することにある。
課題を解決するための手段
[0022] 上記の課題を解決するために、請求項 1に記載の発明は、 DVD等の記録媒体から 検出された検出信号の周波数と、当該検出された検出信号を用いて前記記録媒体 に記録されている情報を再生する際の基準となる再生基準信号の周波数と、の差を 補償しつつ前記検出信号を用いて前記情報を復号して再生する情報再生装置にお いて、前記差を検出する ΤΜΑΧエラー検出部等の検出手段と、前記検出された差 が予め設定された周波数差以上であるとき、予め設定された閾値周波数以上の周波 数帯域に相当する前記検出信号のレベルを、前記差が前記周波数差未満であると きの前記周波数帯域に相当する前記検出信号のレベルよりも増大させる補償用レべ ル制御処理を前記検出信号に施して前記検出手段に出力する判定部等のレベル 制御手段と、を備える。
[0023] 上記の課題を解決するために、請求項 8に記載の発明は、 DVD等の記録媒体から 検出された検出信号の周波数と、当該検出された検出信号を用いて前記記録媒体 に記録されている情報を再生する際の基準となる再生基準信号の周波数と、の差を 補償しつつ前記検出信号を用いて前記情報を復号して再生する情報再生方法にお いて、前記差を TMAXエラー検出部等の検出手段により検出する検出工程と、前記 検出された差が予め設定された周波数差以上であるとき、予め設定された閾値周波 数以上の周波数帯域に相当する前記検出信号のレベルを、前記差が前記周波数差 未満であるときの前記周波数帯域に相当する前記検出信号のレベルよりも増大させ る補償用レベル制御処理を前記検出信号に施して前記検出手段に出力するレベル 制御工程と、を含む。
[0024] 上記の課題を解決するために、請求項 9に記載の発明は、 DVD等の記録媒体から 検出された検出信号の周波数と、当該検出された検出信号を用いて前記記録媒体 に記録されている情報を再生する際の基準となる再生基準信号の周波数と、の差を 補償しつつ前記検出信号を用いて前記情報を復号して再生する情報再生装置に含 まれるコンピュータを、情報再生装置前記差を検出する検出手段、及び、前記検出さ れた差が予め設定された周波数差以上であるとき、予め設定された閾値周波数以上 の周波数帯域に相当する前記検出信号のレベルを、前記差が前記周波数差未満で あるときの前記周波数帯域に相当する前記検出信号のレベルよりも増大させる補償 用レベル制御処理を前記検出信号に施して前記検出手段に出力するレベル制御手 段、として機能させる。
[0025] 上記の課題を解決するために、請求項 10に記載の発明は、請求項 9に記載の情 報再生用プログラムが前記コンピュータで読取可能に記録されて 、る。
図面の簡単な説明
[0026] [図 1]本願の問題点を例示するタイミングチャート (I)であり、 (a)は検出信号の周波数 と再生クロック信号の周波数とが略一致している場合の例示するタイミングチャートで あり、 (b)は当該周波数同士が一致していない場合を例示するタイミングチャートであ る。
[図 2]本願の問題点を例示するタイミングチャート（II)であり、 (a)は検出信号の周波 数と再生クロック信号の周波数とが略一致している場合の例示するタイミングチャート であり、 (b)は当該周波数同士が一致していない場合を例示するタイミングチャートで ある。
圆 3]第 1実施形態に係る情報再生装置の概要構成を示すブロック図である。
[図 4]第 1実施形態に係る TMAXエラー検出部の構成を示すブロック図である。 圆 5]第 1実施形態に係るイコライザの構成を示すブロック図である。
圆 6]第 1実施形態に係るイコライザにおける周波数特性を示すグラフ図であり、 (a) は通常時の周波数特性を示すグラフ図であり、 (b)は検出信号の周波数と再生クロッ ク信号の周波数とがー致していない場合に適用される周波数特性を示すグラフ図で ある。
圆 7]第 1実施形態に係る判定部における処理を示すフローチャートである。
圆 8]第 2実施形態に係る情報再生装置の概要構成を示すブロック図である。
圆 9]第 2実施形態に係るイコライザを示す図であり、 (a)は当該イコライザの構成を示 すブロック図であり、 (b)は検出信号の周波数と再生クロック信号の周波数とがー致し て 、な 、場合に適用される周波数特性を示すグラフ図である。
圆 10]第 3実施形態に係る情報再生装置の概要構成を示すブロック図である。
圆 11]第 4実施形態に係る情報再生装置の概要構成を示すブロック図である。
圆 12]第 5実施形態に係る情報再生装置の概要構成を示すブロック図である。
符号の説明
2、 2A、 2B イコライザ
3、 3A、 3B メモリ
4、 4A スィッチ
5 二値化部
5A 逐次ビット復号部
5B ビタビ復号部
6 TMAXヱラー検出部
7 判定部
9 加算器
10 VCO
12 再生クロック信号生成部 30、 31、 32、 40、 41 フリップフロップ回路
33、 34、 35、 36、 42、 43、 44 乗算器
37、 45 加算器
50 アナログイコライザ
55 周波数エラー切換判定部
56 シンク間隔エラー検出部
Pl、 P2、 P3、 P4、 P5 情報再生装置
発明を実施するための最良の形態
[0028] 次に、本願を実施するための最良の形態について、図面に基づいて説明する。な お、以下に説明する各実施形態は、 AV情報等が記録されている DVD等の光デイス クから光学的に当該 AV情報を再生する情報再生装置における再生クロック信号の 生成処理に対して本願を適用した場合の実施の形態である。
[0029] (I)本願の原理
初めに、本願の実施形態について詳説する前に、本願の原理について説明する。
[0030] 本願においては、光ディスク力 検出された再生信号の周波数と上記再生クロック 信号の周波数と差が大きくなることによって、上述した図 1 (b)又は図 2 (b)に示した P LL回路が非同期状態となったとき、再生信号に対して、予め設定された閾値周波数 以上の周波数帯域の再生信号のレベル (振幅)を当該閾値周波数より低い周波数の 再生信号のレベル (振幅)よりも大きくする（強調する）処理を施した上で TMAXエラ 一の検出に供させる。このとき、上記閾値周波数を、例えば長さが 2Tから 4Tの範囲 の記録ピットに対応する再生信号のレベル (振幅）が長さ 5T以上の記録ピットに対応 する再生信号のレベル (振幅)より大きくなるような閾値周波数とする。
[0031] これにより、上記図 1 (b)又は図 2 (b)に示すように再生信号 (RF)のゼロレベル付 近の値を有するサンプルが連続している場合において光ディスクの回転時における 面振れ等の影響により当該再生信号の波形全体が定期的に上下に変動しても、短 い長さ（例えば、 2T乃至 4Tの範囲の長さ）の記録ピットに対応する再生信号のレべ ル (振幅）が強調されていることで、当該ゼロレベル付近の値を有するサンプルが定 期的に（すなわち、面振れ等の周期とは無関係に）当該ゼロレベルを横切る（いわゆ るゼロクロスする）ようになる。よって、上述した「規格上の最長ピットの長さよりも長い 長さの記録ピットが最長ピットとして判定されて検出されてしまう」ことを防止することが できることとなり、再生信号の周波数と再生クロック信号の周波数との差が大きい場合 でも誤った TMAXエラーが検出されることがなくなって、再生クロック信号の周波数 の制御を正確に継続することができるのである。
[0032] 次に、上記した原理に基づいた本願の各実施形態について、具体的に説明する。
(II)第 1実施形
始めに、上記原理に基づく本願に係る第 1実施形態について、図 3乃至図 7を用い て説明する。
[0033] なお、図 3は第 1実施形態に係る情報再生装置の概要構成を示すブロック図であり 、図 4乃至図 6は当該情報再生装置の細部構成を夫々示すブロック図であり、図 7は 当該情報再生装置の動作を示すフローチャートである。
[0034] 図 1に示すように、第 1実施形態に係る情報再生装置 P1は、ピックアップ PUと、 A ZD (Analog/Digital)コンバータ 1と、本願に係るイコライザ 2、メモリ 3、スィッチ 4及び 制御手段としての判定部 7と、二値化部 5と、検出手段としての TMAXエラー検出部 6と、位相検出部 8と、カロ算器 9と、 VCO (Voltage Controlled Oscillator;電圧制御発 振器） 10と、再生処理部 11と、再生クロック信号生成部 12と、により構成されている。
[0035] また、図 4に示すように、 TMAXエラー検出部 6は、エッジ検出部 20と、エッジ間隔 カウンタ 21と、サンプルホールド部 22と、最大値ホールド部 23と、減算器 24と、メモリ 24と、により構成されている。
[0036] 更に、図 5に示すように、イコライザ 2は、遅延素子としてのフリップフロップ回路 30 乃至 32と、乗算器 33乃至 36と、加算器 37と、により構成される。
[0037] なお、図 3は、第 1実施形態に係る情報再生装置 P1のうち本願に関連する部分の みを示すものであり、実際の情報再生装置 P1としては、図 3に示す構成部材の他に 、光ディスク DKを回転させるスピンドルモータ、当該スピンドルモータの回転を制御 する回転サーボ回路、後述する光ビーム Bの集光位置を光ディスク DKの半径方向 並びに垂直方向につ!、て制御するサーボ回路、情報再生装置 P 1の動作を指定す るために使用者により操作される操作部、情報再生装置 P1の動作状態を表示する 表示部及び情報再生装置 PI全体の動作を統括制御するための制御部等が含まれ ている。
[0038] 次に、動作を説明する。
先ず、ピックアップ PUは、予め設定された回転数で回転する光ディスク DKに対し て再生用の光ビーム Bを照射する。そして、当該光ビーム Bの光ディスク DKからの反 射光を受光し、当該受光した反射光の強度に対応するアナログ信号としての検出信 号 Spを生成して AZDコンバータ 1へ出力する。
[0039] 次に、 AZDコンバータ 1は、当該検出信号 Spをデジタルィ匕し、デジタル検出信号 Spdを生成してイコライザ 2へ出力する。
[0040] そして、イコライザ 2は、後述する再生クロック信号 Scl及びスィッチ 4から出力されて くる参照信号 Srfに基づき、当該参照信号 Srfにより示される周波数特性となるように デジタル検出信号 Spdの周波数特性 (より具体的には周波数毎の振幅)を変更し (す なわち、波形等価処理を施し)、イコライザ信号 Seqとして位相検出部 8及び二値ィ匕部 5に出力する。
[0041] ここで、図 5に示すように、イコライザ 2においては、デジタル検出信号 Spdは、フリツ プフロップ回路 30及び乗算器 33へ出力されている。これにより、フリップフロップ回 路 30は、入力されている再生クロック信号 Sclに基づいてデジタル検出信号 Spdを 1 T分だけ遅延させ、遅延信号 Sdlとしてフリップフロップ回路 31に出力すると共に乗 算器 34に出力する。そして、フリップフロップ回路 31は、上記再生クロック信号 Sclに 基づいて遅延信号 Sdlを更に 1T分だけ遅延させ、遅延信号 Sd2としてフリップフロッ プ回路 32に出力すると共に乗算器 35に出力する。更に、フリップフロップ回路 32は 、上記再生クロック信号 Sclに基づいて遅延信号 Sdlを更に 1T分だけ遅延させ、遅 延信号 Sd3として乗算器 36に出力する。
[0042] 一方、乗算器 33は、当該乗算器 33について予め設定されているタップ係数（図 5 に示すように、乗算器 33の場合は「― k」）を基準として上記参照信号 Srfに基づ 、て 制御されたタップ係数をデジタル検出信号 Spdに乗算し、乗算信号 SmOを生成して 加算器 37へ出力する。次に、乗算器 34は、当該乗算器 34について予め設定されて V、るタップ係数 (乗算器 34の場合は「 1Z2」）を基準として上記参照信号 Srfに基づ いて制御されたタップ係数を遅延信号 Sdlに乗算し、乗算信号 Smlを生成して加算 器 37へ出力する。また、乗算器 35は、当該乗算器 35について予め設定されている タップ係数 (乗算器 35の場合も Γ1/2] )を基準として上記参照信号 Srfに基づ 、て 制御されたタップ係数を遅延信号 Sd2に乗算し、乗算信号 Sm2を生成して加算器 37 へ出力する。最後に乗算器 36は、当該乗算器 35について予め設定されているタツ プ係数 (乗算器 35の場合も Γ1/2] )を基準として上記参照信号 Srfに基づ 、て制御 されたタップ係数を遅延信号 Sd3に乗算し、乗算信号 Sm3を生成して加算器 37へ出 力する。
[0043] これらにより、カロ算器 37は、上記乗算信号 SmO乃至 Sm3を全て加算し、上記ィコラ ィザ信号 Seqとして二値ィ匕部 5及び位相検出部 8に出力する。
[0044] 従って、図 5に示す構成のイコライザ 2における伝達関数は、例えば、
伝達関数 =— 2 X k X cos (l. 5 coT) +cos (0. 5 ωΤ)
ただし、 T= lZfs (fsは再生クロック信号 Sclの周波数）、 ωΤ= 2 Χ π X (f/fs) ) となる。
[0045] 次に、スィッチ 4は、メモリ 3から出力されている第 1参照信号 Srfl又は第 2参照信 号 Sriのいずれかを、判定部 7からの制御信号 Scに基づいて切り換え、上記参照信 号 Srfとしてイコライザ 2へ出力する。なお、当該第 1参照信号 Srfl又は第 2参照信号 Sri夫々の内容については、後ほど詳述する。
[0046] 一方、位相検出部 8は、イコライザ信号 Seqに含まれているサンプル値系列の中か らゼロレベルに最も近 、値を有するサンプルを抽出することを繰り返すことで、当該ィ コライザ信号 Seqに含まれて 、る位相誤差を検出し、その検出した位相誤差を示す 位相誤差信号 Sphを生成して加算器 9へ出力する。
[0047] 他方、二値ィ匕部 5は、イコライザ信号 Seqの値とゼロレベルとを比較することで、当該 イコライザ信号 Seqの値 OZ1判定することでニ値ィ匕し、二値ィ匕信号 Sbiを生成して T MAXエラー検出部 6及び再生処理部 11へ出力する。
[0048] そして、 TMAXエラー検出部 6は、二値ィ匕信号 Sbi及び再生クロック信号生成部 12 力 生成される再生クロック信号 Sclに基づいて上記 TMAXエラーを検出し、当該検 出された TMAXエラーを示すエラー信号 Setを生成して判定部 7及び加算器 9に出 力する。
[0049] ここで、図 4に示すように、当該 TMAXエラー検出部 6においては、先ず、上記二 値ィ匕信号 Sbi及び再生クロック信号 Sclがエッジ検出部 20に入力されている。
[0050] これにより、エッジ検出部 20は、当該再生クロック信号 Sclを基準として二値ィ匕信号 Sbiにおける各エッジのタイミング（すなわち、二値化信号 Sbiの値が「0」から「1」に変 わったタイミング及び「1」から「0」に変わったタイミングの夫々）においてエッジ信号 S egを生成し、エッジ間隔カウンタ 21及びサンプルホールド部 22に出力する。
[0051] そして、エッジ間隔カウンタ 21は、当該エッジ信号 Segのうち、二値ィ匕信号 Sbiの値 力 S「0」から「1」に変わったタイミング力も再びその値が「1」から「0」に変わるタイミング までの時間を上記「T」を単位として検出し、間隔信号 Setとしてサンプルホールド部 2 2に出力する。
[0052] これにより、サンプルホールド部 22は、エッジ信号 Segが出力されてきたタイミング でリセットしながら間隔信号 Setにより示される間隔を記憶し、予め設定されたタイミン グで最大値ホールド部 23へ出力する。
[0053] そして、最大値ホールド部 23は、予め設定されている一定期間内の TMAXを検出 し、その値を示す TMAX信号 Smhを生成して減算器 24へ出力する。
[0054] なお、当該一定期間についてより具体的には、近年開発が進んでいるブルーレイ 規格における TMAXである長さ 9Tの記録ピット（シンク記録ピット）は、 1932チヤネ ルクロック (基準クロック）毎に現れることとされているので、当該一定期間を例えば 40 00チャネルクロックと設定しておけば、例えば検出信号 Spの周波数が再生クロック信 号 Sclの二分の一以下であっても、各一定期間内でシンクとしての最長ピットを検出 できる。なお、上記一定期間についてより一般的には、当該一定期間は、光ディスク DKにおける最内周部と最外周部との間における回転速度差を考慮して決定するこ とがでさる。
[0055] 次に、減算器 24には、上記光ディスク DKが対応している規格上において予め規 格ィ匕されて 、る TMAXの値を予め記憶して 、るメモリ 24から、当該値を示す参照信 号 Smrが出力されてきている。
[0056] これらにより、減算器 24は、参照信号 Smrにより示されている規格上の TMAXの値 (すなわち、検出信号 Spの周波数（=二値ィ匕信号 Sbiの周波数)と再生クロック信号 S clの周波数とが同一である場合の TMAXの値）と、最大値ホールド部 23から出力さ れている TMAX信号 Smhにより示されている値と、を比較し、その差を上記 TMAX エラーとして当該差を示すエラー信号 Setを生成して上記判定部 7及び加算器 9に出 力する。
[0057] 次に、加算器 9は、上記エラー信号 Setと上記位相誤差信号 Sphとを加算し、検出 信号 Spの周波数と再生クロック信号 Sclとの誤差を示す加算信号 Sdtを生成して VC O10の電圧制御端子に出力する。
[0058] これにより、 VCO10は、当該加算信号 Sdtの値をゼロとすべく（すなわち、検出信 号 Spの周波数と再生クロック信号 Sclとの誤差との誤差をゼロとすべく）、再生クロック 信号 Sclの周波数を設定する際の基準となる周波数を有する基準クロック信号 Svco を生成して再生クロック信号生成部 12に出力する。
[0059] そして、再生クロック信号生成部 12は、上記基準クロック信号 Svcoに同期した周波 数を有する上記再生クロック信号 Scl (すなわち、検出信号 Spとの間で動機が取れた 状態の再生クロック信号 Scl)を生成して再生処理部 11及び TMAXエラー検出部 6 に出力する。
[0060] このように、エラー信号 Setと位相誤差信号 Sphとを加算した信号を VCO 10の電圧 制御信号として用いることで、結果的に、検出信号 Spの周波数と再生クロック信号 Sc 1の周波数との差が予め設定された差以上の場合は TMAXエラーにより VCO10の 発振周波数が制御されることとなり、一方、当該差が上記予め設定された差未満の 場合は位相誤差信号 Sphにより示される位相誤差をゼロとするように VCO 10が制御 されることとなる。
[0061] そして、再生処理部 11は、上記再生クロック信号 Sclに基づき、二値化信号 Sbiに 対して必要な復号処理等を施し、光ディスク DKに記録されて ヽた情報に対応する再 生信号 Soutを生成して外部の図示しないスピーカ又はディスプレイ等に出力する。
[0062] 一方、判定部 7は、エラー信号 Setに基づ 、て、検出信号 Spの周波数と再生クロッ ク信号 Sclとの誤差を判定し、当該誤差が予め設定された閾値以上の場合は、メモリ 3からの第 2参照信号 Sriを選択して参照信号 Srfとしてイコライザ 2に出力するため の制御信号 Scを生成して当該スィッチ 4に出力すると共に、当該誤差が予め設定さ れた閾値未満の場合は、メモリ 3からの第 1参照信号 Srflを選択して参照信号 Srfとし てイコライザ 2に出力するための制御信号 Scを生成して当該スィッチ 4に出力する。
[0063] 次に、上記メモリ 3内に予め記憶されている上記第 1参照信号 Srfl及び第 2参照信 号 Sri により示されるイコライザ 2としての周波数特性について、具体的に図 6を用い て例示しつつ説明する。
[0064] なお、図 6 (a)は第 1参照信号 Srflにより示されるイコライザ 2としての周波数特性を 例示しており、図 6 (b)は第 2参照信号 Sr!2により示されるイコライザ 2としての周波数 特性を例示している。また、図 6に示す周波数特性は、最短ピット長が「2T」である場 合に適用されるイコライザ 2の周波数特性を例示するものであり、当該図 6おいては、 検出信号 Spの周波数を「RF— FREQ」と示し、再生クロック信号 Sclの周波数を「VC O— REF」と示している。更に、図 6において「參」で示される周波数特性は検出信号 Spの周波数と再生クロック信号 Sclの周波数とが同期状態にある場合の周波数特性 であり、「△」で示される周波数特性は検出信号 Spの周波数が再生クロック信号 Scl の周波数の 60%である場合の周波数特性であり、「口」で示される周波数特性は検 出信号 Spの周波数が再生クロック信号 Sclの周波数の 140%である場合の周波数特 性である。
[0065] 第 1実施形態の場合、上記第 1参照信号 Srflは、検出信号 Spの周波数と再生クロ ック信号 Sclの周波数とが同期状態又はそれに近い状態である場合にスィッチ 4によ り選択され、参照信号 Srfとしてイコライザ 2の周波数特性を設定すべく出力される信 号である。ここで、図 5に示したようにイコライザ 2における遅延素子がフリップフロップ 回路 30乃至 32により構成されていることから、一般に、再生クロック信号 Sclの周波 数が変わると、イコライザ 2における各タップ間の遅延時間が変わることに起因してィ コライザ 2における再生クロック信号 Sclの周波数に対応する周波数特性も変化する。
[0066] このとき、第 1参照信号 Srflにより示される周波数特性では、高周波数帯域におけ る雑音成分を除去すベぐ検出信号 Spの周波数と再生クロック信号 Sclの周波数とが ほぼ同期状態にある場合（図 6 (a)「參」参照）、イコライザ 2は、長さが「2T」である記 録ピットに相当する検出信号 Spの振幅を強調すると共に、当該「2T」未満の長さに 相当する高周波成分を急峻に低減する周波数特性を持つこととなる。一方、検出信 号 Spの周波数が再生クロック信号 Sclの周波数の 140%まで増大してしまった場合（ 図 6 (a)「口」参照）、長さ「2T」に相当する検出信号 Spの周波数成分までもがィコライ ザ 2によって減衰させられてしまうことになる。
[0067] そこで、第 1実施形態では、長さ「2T」に相当する周波数成分までもがイコライザ 2 によって減衰させられてしまう程度に検出信号 Spの周波数と再生クロック信号 Sclの 周波数との間に差が生じてしまった場合、それまでの第 1参照信号 Srflに代えて、図 6 (b)に例示するような周波数特性を示す第 2参照信号 Sriを参照信号 Srfとしてィコ ライザ 2に出力するようにスィッチ 4が制御信号 Scにより制御される。この図 6 (b)に示 すような周波数特性となるようにイコライザ 3を設定すれば、長さ「2T」に相当する検 出信号 Spの周波数成分を減衰させず、よって、当該長さ「2T」の記録ピットの情報が 前後に隣接する記録ピットに相当する情報と混合されることも防止できる。従って、当 該混合に起因する ΤΜΑΧエラーの誤検出も防止できることとなる。
[0068] 最後に、判定部 7において実行される第 1参照信号 Srflと第 2参照信号 Sr!2との切 り換え処理ついて、全体的に図 7を用いて説明する。
[0069] 図 7に示すように、情報再生装置 P1としての稼動が開始されると、判定部 7は、第 1 参照信号 Srflを選択してイコライザ 2に出力すべくスィッチ 4を切り換えるための上記 制御信号 Scを生成して当該スィッチ 4へ出力する (ステップ S 1 )。
[0070] 次に、この状態でエラー信号 Setにより示される TMAXエラーの値を監視し (ステツ プ S2)、当該値が予め設定されている閾値 TH (図 6に示した例では検出信号 Spの 周波数が再生クロック信号 Sclの 140%となった場合に検出される TMAXエラーの値 に相当する閾値)未満であるときは (ステップ S2 ;YES)、そのまま第 1参照信号 Srfl の選択を継続すべく制御信号 Scを生成し、一方、 TMAXエラーの値が上記閾値 T H以上となったときは (ステップ S2 ;NO)、判定部 7は、第 1参照信号 Srflに代えて第 2参照信号 Sriを選択してイコライザ 2に出力すべくスィッチ 4を切り換えるための上 記制御信号 Scを生成して当該スィッチ 4へ出力する (ステップ S3)。
[0071] そしてその後は情報再生装置 P1自体の電源スィッチがオフとされて力否かを監視 し (ステップ S4)、当該電源スィッチがオフとされたときは (ステップ S4； YES)そのまま 第 1実施形態に係る再生制御処理を終了し、一方、未だ当該電源スィッチがオフとさ れていないときは（ステップ S4 ;NO)、上記ステップ S2に戻って上述して来た一連の 処理を繰り返す。この処理により、ー且第 2参照信号 Sriが参照信号 Srfとしてィコラ ィザ 2に出力され始めても、その後にエラー信号 Setの値が上記閾値 TH未満となれ ば、再び元の第 1参照信号 Srflが選択され直して参照信号 Srfとしてイコライザ 2に出 力され始めることとなる。
[0072] 以上説明したように、第 1実施形態に係る情報再生装置の動作によれば、検出信 号 Spの周波数と再生クロック信号 Sclの周波数との差が予め設定されている閾値以 上であるとき、予め設定されている周波数以上の周波数帯域に相当する検出信号 S Pの振幅を増大させる周波数特性の切換処理をイコライザ 2において実行するので、 検出信号 Spの周波数と再生クロック信号 Sclの周波数との差が大きくなつた場合であ つても、 TMAXエラーの誤検出の発生を防止できることとなり、これにより上記検出信 号 Spの周波数と上記再生クロック信号 Sclの周波数との差を正確に補償して AV情報 を正しく検出することができる。
[0073] また、上記動作の結果、検出信号 Spの周波数と再生クロック信号 Sclの周波数との 差が上記閾値未満となったとき (すなわち、当該差が補償されたとき)、検出信号 Sp の周波数特性を元の通常通りの周波数特性（図 6 (a)参照）に戻すので、検出信号 S Pの周波数と再生クロック信号 Sclの周波数との差が補償された後は通常の検出信号 Spの周波数特性に戻すことで、より正確に情報を再生することができる。
[0074] 更に、デジタル検出信号 Spdの周波数と再生クロック信号 Sclの周波数との差が上 記閾値以上であるとき、第 1実施形態に係る参照信号 Srfの切り換え処理を実行する ので、デジタル的に検出信号 Spを処理する場合であつて当該検出信号 Spの周波数 と再生クロック信号 Sclの周波数との差が大きくなつた場合でも、デジタル検出信号 S pdにおいて、 TMAXエラーの誤検出の発生を防止できることとなり、これにより上記 検出信号 Spの周波数と上記再生クロック信号 Sclの周波数との差を正確に補償して AV情報を正しく検出することができる。
[0075] なお、図 6及び図 7に示す例では、検出信号 Spの周波数が再生クロック信号 Sclの 140%程度となったときに参照信号 Srfの切換処理を実行した力 これに限らず、例 えば、検出信号 Spの周波数が再生クロック信号 Sclの 110%程度となったときに参照 信号 Srfの切換処理を実行するように構成しても良!ヽ。
[0076] この場合は、検出信号 Spと再生クロック信号 Sclとの周波数差がより小さいときにそ れを補償する処理 (すなわち、参照信号 Srfの切換処理)が開始されることとなり、より 効果的に検出信号 Spの周波数と上記再生クロック信号 Sclの周波数との差を補償し て AV情報を正しく検出することができることとなる。
[0077] (III)第 2実施形態
次に、本願に係る他の実施形態である第 2実施形態について、図 8及び図 9を用い て説明する。
[0078] なお、図 8は第 2実施形態に係る情報再生装置の概要構成を示すブロック図であり 、図 9は当該情報再生装置 (イコライザ 2B)の細部構成を示す図である。
[0079] 上述した第 1実施形態においては、検出信号 Spの周波数と再生クロック信号 Sclの 周波数との差が大きい場合に、一つのイコライザ 2における周波数特性を切り換える ことで誤った TMAXエラーが検出されることを防止した力 以下に説明する第 2実施 形態は、 TMAXエラー検出用のイコライザと AV情報等の再生用のイコライザとを別 個に設ける場合における実施形態である。
[0080] なお、図 8及び図 9において、第 1実施形態に係る情報再生装置 P1と同様の構成 部材については、同様の部材番号を付して細部の説明は省略する。
[0081] 図 8に示すように、第 2実施形態に係る情報再生装置 P2は、第 1実施形態に係る情 報再生装置 P1の場合と同様の構成'機能を有するピックアップ PU、 AZDコンパ一 タ 1、二値化部 5、 TMAXエラー検出部 6、位相検出部 8、加算器 9、 VCO10、再生 処理部 11及び再生クロック信号生成部 12と、イコライザ 2Bと、復号用レベル制御手 段としてのイコライザ 2Aと、メモリ 3A及び 3Bと、逐次ビット復号部 5Aと、により構成さ れている。なお、第 2実施形態に係る情報再生装置 P2には、第 1実施形態に係る情 報再生装置 P1を構成して 、た判定部 7は含まれて 、な 、。
[0082] そして、上記メモリ 2Aには、第 1実施形態において図 6 (a)に示す周波数特性を設 定するための第 1参照信号 Srflと同様の参照信号が記憶されており、イコライザ 2A に対して当該第 1参照信号 Srflを出力する。 [0083] 一方、イコライザ 2Aは二値ィ匕部 5に接続されており、再生クロック信号 Scl及び第 1 参照信号 Srflに基づき、 AZDコンバータ 1からのデジタル検出信号 Spdに対して当 該第 1参照信号 Srflにより示される周波数特性となるように周波数特性を変更し (す なわち、波形等価処理を施し)、第 1イコライザ信号 Seqlとして位相検出部 8及び二 値化部 5に出力する。そして、位相検出部 8及び二値ィ匕部 5は、当該第 1イコライザ信 号 Seqlを用いて第 1実施形態の場合と同様の動作を実行し、夫々位相誤差信号 Sp h及び二値ィ匕信号 Sbiを夫々生成して加算器 9及び再生処理部 11に出力する。
[0084] これに対して、イコライザ 2Bは、イコライザ 2Aと異なり、図 9 (a)に示すようにフリップ フロップ回路 40及び 41及び乗算器 42乃至 44並びに加算器 45を備えて構成されて 逐次ビット復号部 5Aに接続されている。そして、再生クロック信号 Scl及びメモリ 3Bか ら出力されてくる第 2参照信号 Sri に基づき、当該第 2参照信号 Sri により示される 周波数特性となるようにデジタル検出信号 Spdの周波数特性を変更し (すなわち、波 形等価処理を施し)、第 2イコライザ信号 Seq2として当該逐次ビット復号部 5Aに出力 する。
[0085] ここで、図 9 (a)に示すように、イコライザ 2Bにおいては、デジタル検出信号 Spdは、 フリップフロップ回路 40及び乗算器 42へ出力されている。これにより、フリップフロッ プ回路 40は、入力されている再生クロック信号 Sclに基づいてデジタル検出信号 Spd を IT分だけ遅延させ、遅延信号 Sdlとしてフリップフロップ回路 41に出力すると共に 乗算器 43に出力する。そして、フリップフロップ回路 41は、上記再生クロック信号 Scl に基づいて遅延信号 Sdlを更に IT分だけ遅延させ、遅延信号 Sd2として乗算器 44 に出力する。
[0086] このとき、乗算器 42は、当該乗算器 42について予め設定されているタップ係数（図 9 (a)に示すように、乗算器 42の場合は「一 k」）を基準として上記第 2参照信号 Sr!2に 基づ!/、て制御されたタップ係数をデジタル検出信号 Spdに乗算し、乗算信号 SmOを 生成して加算器 45へ出力する。次に、乗算器 43は、当該乗算器 43について予め設 定されて!/、るタップ係数 (乗算器 43の場合は「 1 + 2k」）を基準として上記第 2参照信 号 Sri に基づいて制御されたタップ係数を遅延信号 Sd2に乗算し、乗算信号 Smlを 生成して加算器 45へ出力する。また、乗算器 44は、当該乗算器 44について予め設 定されて!/、るタップ係数 (乗算器 44の場合も Γ-kj )を基準として上記第 2参照信号 S r!2に基づ 、て制御されたタップ係数を遅延信号 Sd2に乗算し、乗算信号 Sm2を生成 して加算器 45へ出力する。
[0087] これらにより、カロ算器 45は、上記乗算信号 SmO乃至 Sm2を全て加算し、上記第 2ィ コライザ信号 Seq2として逐次ビット復号部 5Aに出力する。
[0088] 従って、図 9 (a)に示す構成のイコライザ 2Bにおける伝達関数は、
伝達関数 = l + 2 X k— 2 X k X cos ( coT)
ただし、 T= lZfs (fsは再生クロック信号 Sclの周波数)であり、 ωΤ= 2 Χ π X (f/f s) )となる。
[0089] そして、イコライザ 2Bから第 2イコライザ信号 Seq2が出力されてきた逐次ビット復号 部 5Aは、上記逐次ビット復号 (bit by bit復号)方式を用いて当該第 2イコライザ信号 Seq2からデジタル信号としてのサンプル値系列を含む復号信号 Sbbを生成し、 TM AXエラー検出部 6へ出力する。
[0090] そして、 TMAXエラー検出部 6は、当該復号信号 Sbbを用いて第 1実施形態の場 合と同様の動作を実行し、エラー信号 Setを生成して加算器 9に出力する。
[0091] 次に、上記メモリ 3B内に予め記憶されている上記第 2参照信号 Sr!2により示される イコライザ 2Bとしての周波数特性について、具体的に図 9 (b)を用いて例示しつつ説 明する。なお、図 9 (b)は第 2参照信号 Sr!2により示されるイコライザ 2Bとしての周波 数特性を例示しており、高周波特性部分の図示を省略している。また、図 9 (b)に示 す周波数特性は、第 1実施形態の場合と同様に最短ピット長が「2T」である場合に適 用されるイコライザ 2Βの周波数特性を例示するものであり、当該図 9 (b)おいては、 検出信号 Spの周波数を「RF— FREQ」と示し、再生クロック信号 Sclの周波数を「VC O— REF」と示している。更に、図 9 (b)において「參」で示される周波数特性は検出 信号 Spの周波数と再生クロック信号 Sclの周波数とが同期状態にある場合の周波数 特性であり、「△」で示される周波数特性は検出信号 Spの周波数が再生クロック信号 Sclの周波数の 50%である場合の周波数特性であり、「口」で示される周波数特性は 検出信号 Spの周波数が再生クロック信号 Sclの周波数の 150%である場合の周波数 特性である。 [0092] 第 2実施形態の場合、イコライザ 2Bの周波数特性は、図 9 (b)に示すものに固定さ れており、当該図 9 (b)に示される周波数特性自体力 Sイコライザ 2Aの場合に比して十 分に広 、帯域を有するものとされて 、る。このような特性を有するイコライザ 2Bを TM AXエラー検出専用に用いることで、長さ「2T」に相当する検出信号 Spの周波数成 分を他の周波数成分に比べて強調することができ、よって、当該長さ「2T」の記録ピ ットの情報が前後に隣接する記録ピットに相当する情報と混合されることも防止できる 。従って、検出信号 Spの周波数が再生クロック信号 Sclの周波数の二倍程度となった ような場合でも、当該混合に起因する TMAXエラーの誤検出も防止できることとなる
[0093] 以上説明したように、第 2実施形態に係る情報再生装置 P2の動作によれば、 AV情 報を復号するために用いられるイコライザ 2Aを、 TMAXエラー検出用のイコライザ 2 Bとは別個に更に備えるので、検出信号 Spの周波数と再生クロック信号 Sclの周波数 との差を補償するための処理 (TMAXエラー誤検出防止用の補償処理)と AV情報 を復号するための復号処理とを別個に行うことで、より簡易な処理で双方を両立させ つつ TMAXエラーの誤検出の発生を防止できることとなり、これにより上記検出信号 Spの周波数と上記再生クロック信号 Sclの周波数との差を正確に補償して AV情報を 正しく検出することができる。
Figure imgf000023_0001
次に、本願に係る更に他の実施形態である第 3実施形態について、図 10を用いて 説明する。なお、図 10は第 3実施形態に係る情報再生装置の概要構成を示すブロッ ク図である。
[0095] 上述した第 1実施形態においては、検出信号 Spの周波数と再生クロック信号 Sclの 周波数との差が大きい場合に、一つのイコライザ 2における周波数特性を切り換える ことで誤った TMAXエラーが検出されることを防止すると共に、 AV情報の復号用と T MAXエラー検出用として二値ィ匕部 5を共用したが、以下に説明する第 3実施形態は 、復号用の二値化処理にはビタビ復号方式を用い、 TMAXエラー検出用の二値ィ匕 処理には逐次ビット復号方式を用いる場合における実施形態である。
[0096] なお、図 10において、第 1実施形態に係る情報再生装置 P1と同様の構成部材に ついては、同様の部材番号を付して細部の説明は省略する。
[0097] 図 10に示すように、第 3実施形態に係る情報再生装置 P3は、第 1実施形態に係る 情報再生装置 P1の場合と同様の構成'機能を有するピックアップ PU、 AZDコンパ ータ 1、イコライザ 2、メモリ 3、スィッチ 4、 TMAXエラー検出部 6、判定部 7、位相検 出部 8、加算器 9、 VCO10、再生処理部 11及び再生クロック信号生成部 12と、第 2 実施形態に係る情報再生装置 P2と同様の構成'機能を有する逐次ビット復号部 5A と、再生クロック信号 Sclを用いたビタビ復号方式によりイコライザ信号 Seqを復号して 復号信号 Svtvを生成し再生処理部 11へ出力する再生手段としてのビタビ復号部 5B と、により構成されている。
[0098] この構成において、逐次ビット復号部 5Aは、再生クロック信号 Sclに基づいて TMA Xエラー検出専用の復号信号 Sbbを生成して TMAXエラー検出部 6へ出力する。
[0099] 一方、ビタビ復号部 5Bは、イコライザ信号 Seqをビタビ復号方式により復号し、復号 信号 Svtvを生成して再生処理部 11へ出力する。
[0100] そして、再生処理部 11は、上記再生クロック信号 Sclに基づき、復号信号 Svtvに対 して必要な復号処理等を施し、光ディスク DKに記録されて ヽた情報に対応する再生 信号 Soutを生成して外部の図示しないスピーカ又はディスプレイ等に出力する。
[0101] その他、メモリ 3、スィッチ 4及び判定部 7等によるイコライザ 2の周波数特性の切換 処理等は第 1実施形態に係る情報再生装置 P1と同様に実行される。
[0102] 以上説明した第 3実施形態に係る情報再生装置 P3の動作によれば、 AV情報の復 号用としてビタビ復号方式を用 、た場合にも、特に図 2を用 、て示した如き問題点を 解決して第 1実施形態に係る情報再生装置 P1と同様の効果を奏することができると 共に、 AV情報の復号要にビタビ復号方式を用いるので、検出信号 Spの周波数と再 生クロック信号 Sclの周波数との差が正確に補償できることと相まって正確に AV情報 を再生することができる。
[0103] (V)第 4実施形態
次に、本願に係る更に他の実施形態である第 4実施形態について、図 11を用いて 説明する。なお、図 11は第 4実施形態に係る情報再生装置の概要構成を示すブロッ ク図である。 [0104] 上述した第 2実施形態では、第 1実施形態に係る情報再生装置 PIの構成において 、TMAXエラー検出用のイコライザと AV情報等の再生用のイコライザとを別個に設 ける場合について説明したが、以下に説明する第 4実施形態は、イコライザとしてァ ナログ用のイコライザも併用する場合における実施形態である。
[0105] なお、図 11において、第 2実施形態に係る情報再生装置 P2 (図 8参照）と同様の構 成部材については、同様の部材番号を付して細部の説明は省略する。
[0106] 図 11に示すように、第 4実施形態に係る情報再生装置 P4は、第 2実施形態に係る 情報再生装置 P2の場合と同様の構成'機能を有するピックアップ PU、 AZDコンパ ータ 1、イコライザ 2B、メモリ 3B、二値化部 5、逐次ビット復号部 5A、 TMAXエラー検 出部 6、位相検出部 8、加算器 9、 VCO10、再生処理部 11及び再生クロック信号生 成部 12と、アナログイコライザ 50と、により構成されている。そして、第 4実施形態に 係る情報再生装置 P4には、第 2実施形態に係る情報再生装置 P2を構成していたィ コライザ 2A及びメモリ 3 Aは含まれて!/ヽな!、。
[0107] この構成において、アナログイコライザ 50は、ピックアップ PUから出力されてきた検 出信号 Spの周波数特性に対してアナログ的な波形等価処理を施し、アナログィコラ ィザ信号 Saeとして AZDコンバータ 1に出力する。
[0108] そして、 AZDコンバータ 1は当該アナログイコライザ信号 Saeをデジタル化し、デジ タル検出信号 Sadを生成してイコライザ 2Aへ出力すると共に二値ィ匕部 5及び位相検 出部 8へ直接出力する。
[0109] このとき、アナログイコライザ 50における波形等価処理後の周波数特性は、第 2実 施形態に係る情報再生装置 P2におけるイコライザ 2Aと同様の波形等価処理を検出 信号 Spに対して実行した結果得られる周波数特性と同様のものとなるように設定され ている。
[0110] 一方、イコライザ 2Bはメモリ 3Bから出力されてくる第 2参照信号 Sri に基づいてデ ジタル検出信号 Sadに対して波形等価処理及び高周波数大域強調処理を施し、第 2 イコライザ信号 Seq2を生成して逐次ビット復号部 5Aへ出力する。そして、当該第 4実 施形態に係る第 2参照信号 Sri は、アナログイコライザ 50と当該イコライザ 2Bとが相 乗的に波形等価処理を検出信号 Spに施された結果が第 2実施形態に係るィコライ ザ 2Bがデジタル検出信号 Spdに対しては系統化処理を施した結果と同等となるよう な周波数特性をイコライザ 2Bに与えるような内容とされる。
[0111] 従って、図 11に一点鎖線で示されるイコライザ処理部 Eは、回路等価的には同じく 図 11に示すイコライザ処理部 EEのように書き換えることができる。このイコライザ処理 部 EEの場合、ピックアップ PUからの検出信号 Spは、 AZDコンバータ 1においてデ ジタルイ匕されてデジタル検出信号 Spdとなり、これがアナログイコライザ 50及びィコラ ィザ 2Aを介して第 2実施形態に係る第 2イコライザ信号 Seq2と同様のイコライザ信号 とされ、逐次ビット復号部 5Aに出力される。また、これと平行して、デジタル検出信号 Spdがアナログイコライザ 50に出力されて第 2実施形態に係るイコライザ 2Aと同等の 波形等価処理が施され、イコライザ信号 Saeqとして二値ィ匕部 5及び位相検出部 8へ 出力されることとなる。
[0112] 以上説明した第 4実施形態に係る情報再生装置 P4の動作によっても、上記第 2実 施形態に係る情報再生装置 P2と同様の効果を奏することができる。
[0113] (vd ^ m
最後に、本願に係る更に他の実施形態である第 5実施形態について、図 12を用い て説明する。なお、図 12は第 5実施形態に係る情報再生装置の概要構成を示すブ ロック図である。また、図 12において、第 3実施形態に係る情報再生装置 P3 (図 10 参照）と同様の構成部材については、同様の部材番号を付して細部の説明は省略 する。
[0114] 上述した第 3実施形態では、第 1実施形態に係る情報再生装置 P1の構成において 、復号用の二値化処理にはビタビ復号方式を用い、 TMAXエラー検出用の二値ィ匕 処理には逐次ビット復号方式を用いる場合について説明したが、以下に説明する第 5実施形態は、先ず、当該第 3実施形態に係る情報再生装置 P3の構成に加えて、上 記第 4実施形態に係る情報再生装置 P4におけるアナログイコライザ 50がピックアツ プ PUと AZDコンバータ 1との間に接続されている。これにカ卩えて、当該情報再生装 置 P5では、再生クロック信号 Sclの周波数制御用の加算信号 Sdtを生成するための 検出信号 Spの周波数と再生クロック信号 Sclの周波数との差の検出方法として、第 1 乃至第 4実施形態に係る各情報再生装置 P1乃至 P4における TMAXエラーを用い る方法だけでなぐイコライザ信号 Seqに含まれているシンク間隔のずれ (すなわち、 規格上のシンク間隔と実際に検出されるイコライザ信号 Seqに含まれているシンク間 隔とのずれ）に基づいて検出した周波数差を用いて VCO10を制御する方法を併せ 用いる。すなわち、上記第 1乃至第 4実施形態に係る検出信号 Spの周波数と再生ク ロック信号 Sclの周波数との差が大きい場合においては、当該差を検出するために当 該各実施形態と同様に TMAXエラーを用いて検出し、当該差力 、さくなつた後は、 その検出方法をシンクの間隔のずれを用いる方法に切り換える構成とする。
[0115] このため、第 5実施形態に係る情報再生装置 P5においては、図 12に示すように、 周波数エラー検出部 FEとして、上記 TMAXエラー検出部 6に加えて、シンク間隔ェ ラー検出部 56と、スィッチ 4Aと、第 3実施形態に係る情報再生装置 P3における判定 部 7の機能も併せ持つ周波数エラー切換判定部 55と、を備えて 、る。
[0116] この構成において、 TMAXエラー検出部 6から出力されたエラー信号 Setは、スイツ チ 4Aの一方の入力端子及び周波数エラー切換判定部 55に出力される。
[0117] これと並行して、ビタビ復号部 5Bから出力された復号信号 Svtvが、第 3実施形態に 係る情報再生装置 P3と同様の再生処理部 11と共にシンク間隔エラー検出部 56にも 出力されている。
[0118] そして、シンク間隔エラー検出部 56は、再生クロック信号 Sclを基準として当該復号 信号 Svtvにおける上述したシンク間隔のずれを検出し、エラー信号 Sseを生成してス イッチ 4Aの他方の入力端子及び周波数エラー切換判定部 22に出力する。
[0119] ここで、当該シンク間隔エラー判定部 56におけるエラー信号 Sseの具体的な生成 方法について説明する。
[0120] 例えば上述したブルーレイ規格に沿う場合、光ディスク DK上に記録されている記 録信号中には、長さが 9Tの記録ピットが二つ連続するシンクパターン（9T—9Tバタ ーン）が 1932チャンネルクロック毎に予め挿入されている。そこで、このシンクとシン クとの間隔を再生クロック信号 Sclを基準単位として計数し、規格上の間隔である上記 1932チャンネルクロックと当該計数された間隔とのずれを示す上記エラー信号 Sse を生成する。
[0121] ここで、一般に、上述したエラー信号 Sseの生成方法では、検出信号 Spの周波数と 再生クロック信号 Sclの周波数との差が ± 10%程度を越えると、例えば、長さが 8Tの 記録ピットが二つ連続したパターン (すなわち、 8T— 8Tパターン)を誤って上記シン クパターンと検出したり、或いは、本来上記シンクパターンであるものを 8T—8Tパタ ーンと検出した結果シンクパターンが検出できない結果となることで、結果的に VCO 10を正確に制御することができなくなる場合があることが知られている。
[0122] そこで、第 5実施形態に係る情報再生装置 P5においては、検出信号 Spの周波数と 再生クロック信号 Sclの周波数との差が例えば ±6%を越える場合には、エラー信号 Setを選択するようにスィッチ 4Aを切り換えるベぐ周波数エラー切換判定部 55から 制御信号 Secが出力される。また、周波数エラー切換判定部 55からは、第 3実施形 態に係る情報再生装置 P3における制御信号 Scも併せてスィッチ 4へ出力される。
[0123] そして、加算器 9は、スィッチ 4Aにおける切換処理の結果として出力されてくるスィ ツチ信号 Sswに上記位相誤差信号 Sphを加算して上記加算信号 Sdtを生成し VCOl 0へ出力する。
[0124] ここで、周波数エラー切換判定部 55における切換処理としてより具体的には、エラ 一信号 Setにより示される TMAXエラーの値が ± 10%未満であり、且つエラー信号 Sseにより示されるシンク間隔のずれが ±6%未満の場合はエラー信号 Sseを選択す るようにスィッチ 4Aを切り換えるべく上記制御信号 Secを生成して当該スィッチ 4Aに 出力し、当該 TMAXエラーの値が ±6%を越える場合は、エラー信号 Sstを選択する ようにスィッチ 4Aを切り換えるべく上記制御信号 Secを生成して当該スィッチ 4Aに出 力する。
[0125] 一方、イコライザ 2における周数特性の切り換えについては、上記 TMAXエラーの 値が ± 10未満である場合は第 1参照信号 Srflを選択するようにスィッチ 4を切り換え るべく上記制御信号 Scを生成して当該スィッチ 4に出力する。また、上記 TMAXエラ 一の値が士 10以上であって且つスィッチ 4Aにお!/、てエラー信号 Setが選択されて いる場合は第 2参照信号 Sriを選択するようにスィッチ 4を切り換えるべく上記制御信 号 Scを生成して当該スィッチ 4に出力する。
[0126] 以上説明した第 5実施形態に係る情報再生装置 P5の動作によれば、第 3実施形 態に係る情報再生装置 P3の動作による効果に加えて、 VCO10の制御用として、 T MAXエラーを検出して用いる方法とシンク間隔のずれを検出して用いる方法とを切 り換えて使用するので、より正確に VCO10を制御して再生クロック信号 Sclを生成す ることがでさる。
[0127] なお、上述した各実施形態にお!ヽては、光ディスク DKに記録されて ヽる AV情報 等を再生する情報再生装置に対して本願を適用した場合について説明したが、これ 以外に、記録用の光ディスクに対して情報を光学的に記録する情報記録装置におい て、当該記録処理用のアドレス情報等を光ディスクから検出する際に本願を適用する ことも可能である。
[0128] また、第 1、第 3又は第 5実施形態の夫々において、第 1実施形態又は第 3実施形 態に係る判定部 7の動作又は第 5実施形態に係る周波数エラー切換判定部 55の動 作を示すプログラムをフレキシブルディスク又はハードディスク等の情報記録媒体に 記録しておき、又はインターネット等を介して取得して記録しておき、これらを汎用の コンピュータで読み出して実行することにより、当該コンピュータを上記判定部 7又は 周波数エラー切換判定部 55として活用することも可能である。

Claims

請求の範囲
[1] 記録媒体から検出された検出信号の周波数と、当該検出された検出信号を用いて 前記記録媒体に記録されている情報を再生する際の基準となる再生基準信号の周 波数と、の差を補償しつつ前記検出信号を用いて前記情報を復号して再生する情 報再生装置において、
前記差を検出する検出手段と、
前記検出された差が予め設定された周波数差以上であるとき、予め設定された閾 値周波数以上の周波数帯域に相当する前記検出信号のレベルを、前記差が前記周 波数差未満であるときの前記周波数帯域に相当する前記検出信号のレベルよりも増 大させる補償用レベル制御処理を前記検出信号に施して前記検出手段に出力する レベル制御手段と、
を備えることを特徴とする情報再生装置。
[2] 請求項 1に記載の情報再生装置にお!、て、
前記レベル制御手段は、前記補償用レベル制御処理の結果、前記差が前記周波 数差未満となったとき前記検出信号に対する当該補償用レベル制御処理の実行を 停止することを特徴とする情報再生装置。
[3] 請求項 1又は 2に記載の情報再生装置において、
前記検出信号をデジタル化しデジタル検出信号を生成するデジタル化手段と、 前記生成されたデジタル検出信号を二値化して二値ィ匕検出信号を生成する二値 化手段と、
を更に備え、
前記検出手段は、前記二値化検出信号を用いて前記差を検出し、
更に前記レベル制御手段は、前記検出された差が前記周波数差以上であるとき、 前記閾値周波数以上の周波数帯域に相当する前記デジタル検出信号のレベルを、 前記差が前記周波数差未満であるときの前記周波数帯域に相当する前記デジタル 検出信号のレベルよりも増大させる前記補償用レベル制御処理を前記検出信号に 施して前記検出手段に出力することを特徴とする情報再生装置。
[4] 請求項 1から 3のいずれか一項に記載の情報再生装置において、 前記レベル制御手段は、
前記検出信号の周波数が前記再生基準信号の周波数より高ぐ且つ前記周波数 差が前記再生基準信号の周波数の 1割に相当する周波数であるとき、前記補償用レ ベル制御処理を前記検出信号に施して前記検出手段に出力することを特徴とする 情報再生装置。
[5] 請求項 3又は 4に記載の情報再生装置において、
前記情報を復号して再生する再生手段を更に備え、
当該再生手段は、前記検出信号を用いて最尤復号処理により前記情報を復号す る最尤復号手段であり、
前記検出手段は、当該再生手段への入力前の前記検出信号に基づいて前記差を 検出することを特徴とする情報再生装置。
[6] 請求項 1から 5のいずれか一項に記載の情報再生装置において、
前記情報を復号するために用いられる前記検出信号のレベルを周波数に応じて制 御する復号用レベル制御手段を、前記レベル制御手段とは別個に更に備えることを 特徴とする情報再生装置。
[7] 請求項 1から 6のいずれか一項に記載の情報再生装置において、
前記情報を前記記録媒体に記録する際に用いられる最長記録マークに対応して 前記検出信号に含まれる最長記録マーク信号に基づいて前記差を検出する第 1検 出手段と、
前記再生手段により再生された前記情報に含まれる同期信号の間隔に基づいて 前記差を検出する第 2検出手段と、
前記最長記録マーク信号のパルス幅が予め設定されている参照パルス幅より長く 且つ前記間隔が予め設定されている参照間隔より長いとき、前記差を検出する前記 検出手段として前記第 1検出手段を選択する選択手段と、
を更に備え、
前記レベル制御手段は、前記第 1検出手段が前記選択手段により選択されている とき、前記補償用レベル制御処理を前記検出信号に施して当該第 1検出手段に出 力することを特徴とする情報再生装置。
[8] 記録媒体から検出された検出信号の周波数と、当該検出された検出信号を用いて 前記記録媒体に記録されている情報を再生する際の基準となる再生基準信号の周 波数と、の差を補償しつつ前記検出信号を用いて前記情報を復号して再生する情 報再生方法において、
前記差を検出手段により検出する検出工程と、
前記検出された差が予め設定された周波数差以上であるとき、予め設定された閾 値周波数以上の周波数帯域に相当する前記検出信号のレベルを、前記差が前記周 波数差未満であるときの前記周波数帯域に相当する前記検出信号のレベルよりも増 大させる補償用レベル制御処理を前記検出信号に施して前記検出手段に出力する レベル制御工程と、
を含むことを特徴とする情報再生方法。
[9] 記録媒体から検出された検出信号の周波数と、当該検出された検出信号を用いて 前記記録媒体に記録されている情報を再生する際の基準となる再生基準信号の周 波数と、の差を補償しつつ前記検出信号を用いて前記情報を復号して再生する情 報再生装置に含まれるコンピュータを、
前記差を検出する検出手段、及び、
前記検出された差が予め設定された周波数差以上であるとき、予め設定された閾 値周波数以上の周波数帯域に相当する前記検出信号のレベルを、前記差が前記周 波数差未満であるときの前記周波数帯域に相当する前記検出信号のレベルよりも増 大させる補償用レベル制御処理を前記検出信号に施して前記検出手段に出力する レベル制御手段、
として機能させることを特徴とする情報再生用プログラム。
[10] 請求項 9に記載の情報再生用プログラムが前記コンピュータで読取可能に記録さ れたことを特徴とする情報記録媒体。
PCT/JP2006/303690 2005-03-02 2006-02-28 情報再生装置、情報再生方法及び情報再生用プログラム並びに情報記録媒体 WO2006093119A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/884,711 US7791991B2 (en) 2005-03-02 2006-02-28 Information reproducing apparatus, information reproducing method, information reproducing program, and information recording medium
JP2007505940A JP4246246B2 (ja) 2005-03-02 2006-02-28 情報再生装置、情報再生方法及び情報再生用プログラム並びに情報記録媒体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005057548 2005-03-02
JP2005-057548 2005-03-02

Publications (1)

Publication Number Publication Date
WO2006093119A1 true WO2006093119A1 (ja) 2006-09-08

Family

ID=36941148

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/303690 WO2006093119A1 (ja) 2005-03-02 2006-02-28 情報再生装置、情報再生方法及び情報再生用プログラム並びに情報記録媒体

Country Status (3)

Country Link
US (1) US7791991B2 (ja)
JP (1) JP4246246B2 (ja)
WO (1) WO2006093119A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110090779A1 (en) * 2009-10-16 2011-04-21 Mediatek Inc. Apparatus for generating viterbi-processed data
US20110090773A1 (en) * 2009-10-16 2011-04-21 Chih-Ching Yu Apparatus for generating viterbi-processed data using an input signal obtained from reading an optical disc

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04177668A (ja) * 1990-11-09 1992-06-24 Toshiba Corp データ弁別回路
JPH08287623A (ja) * 1995-02-15 1996-11-01 Matsushita Electric Ind Co Ltd 光ディスク再生装置
JPH09213009A (ja) * 1996-01-31 1997-08-15 Canon Inc 再生装置
JP2002150686A (ja) * 2000-11-09 2002-05-24 Hitachi Ltd 等化回路及びそれを用いた再生装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3698836B2 (ja) 1996-10-11 2005-09-21 パイオニア株式会社 ディジタル信号再生装置
US7038869B2 (en) * 2003-04-14 2006-05-02 Matsushita Electric Industrial Co., Ltd. Recording control apparatus, recording and reproduction apparatus, and recording control method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04177668A (ja) * 1990-11-09 1992-06-24 Toshiba Corp データ弁別回路
JPH08287623A (ja) * 1995-02-15 1996-11-01 Matsushita Electric Ind Co Ltd 光ディスク再生装置
JPH09213009A (ja) * 1996-01-31 1997-08-15 Canon Inc 再生装置
JP2002150686A (ja) * 2000-11-09 2002-05-24 Hitachi Ltd 等化回路及びそれを用いた再生装置

Also Published As

Publication number Publication date
US20080165650A1 (en) 2008-07-10
JP4246246B2 (ja) 2009-04-02
JPWO2006093119A1 (ja) 2008-08-07
US7791991B2 (en) 2010-09-07

Similar Documents

Publication Publication Date Title
US6304538B1 (en) Information reproducing apparatus for reproducing digital information on record medium
JPH1031869A (ja) 再生装置
JPH10215175A (ja) Ｐｌｌ回路及び信号再生装置
JPH1098377A (ja) Ｐｌｌ回路
JPH0944983A (ja) 記録情報再生装置
JP3781416B2 (ja) ウォッブル信号を用いたクロック信号生成装置及びそれを用いたデータ再生装置
JPH097304A (ja) ディジタル信号再生装置
WO2006100981A1 (ja) 情報記録媒体、情報再生装置、情報再生方法
WO2006093119A1 (ja) 情報再生装置、情報再生方法及び情報再生用プログラム並びに情報記録媒体
JP3878917B2 (ja) ウォッブルエラー検出及び訂正装置とそれを利用した位相同期ループ回路
US7525887B2 (en) Playback signal processing apparatus and optical disc device
JP2007299448A (ja) ワイドキャプチャ回路
JP3974900B2 (ja) 光記録／再生装置の記録領域検出装置およびその検出方法。
JP4804268B2 (ja) デジタルｐｌｌ回路およびデータ再生装置
US8295134B2 (en) Optical disc, optical disc recording method and apparatus, and optical disc reproducing method and apparatus
JP2008226363A (ja) 記録媒体の再生装置及び再生方法
JP2006209892A (ja) Ｐｌｌ回路およびディスク再生装置
JP2002084140A (ja) Ｆｍ復調装置
JP3926779B2 (ja) デジタルフェーズロックドループ回路
US7835244B2 (en) Optical disc apparatus and ADIP decoder
JP3822194B2 (ja) データ再生装置
JPH09306105A (ja) 記録情報再生装置
JP2006060381A (ja) 位相同期回路および情報再生装置
JP2004326871A (ja) 位相誤差検出回路および情報再生装置
JPH05274799A (ja) 信号記録方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2007505940

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11884711

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06714827

Country of ref document: EP

Kind code of ref document: A1