WO2006067923A1

WO2006067923A1 - メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法

Info

Publication number: WO2006067923A1
Application number: PCT/JP2005/021119
Authority: WO
Inventors: Masahiro Nakanishi; Tomoaki Izumi; Tetsushi Kasahara; Kazuaki Tamura; Kiminori Matsuno; Manabu Inoue; Masayuki Toyama; Kunihiro Maki
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 2004-12-22
Filing date: 2005-11-17
Publication date: 2006-06-29
Also published as: US20080250188A1; JPWO2006067923A1

Abstract

　不揮発性の補助記憶メモリ１０７に物理領域管理テーブル１０５とポインタテーブル１０６を記憶させる。論理物理変換テーブル１０８を主記憶メモリ１４０に更新する（書き戻す）際、ポインタテーブルにより書き戻し先を再配置的に決定することにより、主記憶メモリ１４０の書き換え集中を回避する。またデータ等を主記憶メモリ１４０に書き込んだ直後に、物理領域管理テーブル１０５上の物理ブロックの状態を更新することにより、電源遮断が生じても当該データが有効であるかどうかを確実に判断することができる。

Description

明細書

メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ

技術分野

[0001] 本発明は、フラッシュメモリを主記憶メモリとして具備する半導体メモリカード等の不揮発性記憶装置及びそれに内蔵されるメモリコントローラ、さらに、アクセス装置を構成要素に備えた不揮発性記憶システム、及びメモリコントローラの動作を記述したメモリ制御方法に関する。

背景技術

[0002] 書き換え可能な不揮発性メモリを備えた不揮発性記憶装置は、半導体メモリカードを中心にその需要が広まっている。また半導体メモリカードを使った不揮発性記憶システムは、デジタルスチルカメラ等を中心にその需要が広まっている。半導体メモリ力一ドには様々な種類のカードがあり、例えば SDメモリカードは、主記憶部であるフラッシュメモリと、それを制御するメモリコントローラとから構成されている。メモリコント口ーラは、デジタルスチルカメラ本体等のアクセス装置力の読み書き指示に応じて、フラッシュメモリに対する読み書き制御を行うデバイスである。

[0003] フラッシュメモリは書換保証回数が通常 10万回といった制約がある。そこで書換えが特定の領域に集中することを回避する為に、ウェアレべリングといった仕組みが導入されている。この仕組みは、フラッシュメモリにアクセスするためにアクセス装置から与えられる論理アドレスを物理アドレスに変換することによって、特定領域に書き換えを集中させない仕組みであり、通常メモリコントローラ内部のアドレス管理テーブルに基づいて変換がなされる。アドレス管理テーブルは、通常、電源立ち上げ時の初期化処理においてフラッシュメモリに記憶されたアドレス管理情報を読み出し、これに基づ、て SRAM等の揮発性メモリに構成されるものである。

[0004] フラッシュメモリにおけるアドレス管理情報の格納形態として、大きく 2通りの方法がある。第 1の方法は、物理ブロックを構成している所定ページ (セクタ）にデータを書き込む際に、管理情報、即ち当該データが有効であるかどうか等を表すステータス情報や論理アドレスをそのページが含まれる物理ブロックの先頭ページの冗長領域に書き込み、初期化時にぉ、て各ブロックの先頭ページの冗長領域に書き込まれた管理情報を読み出して、揮発性メモリにアドレス管理テーブルを構築する方法である。以降この方法を分散型アドレス管理方法と、う。

[0005] 第 2の方法は、アドレス管理情報を各ブロック単位毎に分散させて記憶するものではなぐメモリカードのメモリ領域全体、あるいはメモリ領域全体を所定数に分割した領域毎に、その領域全体に対応するアドレス管理テーブルをまとめて所定ブロックに記憶させる方法である。以降この方法を集中型アドレス管理方法という。

[0006] 本発明は集中型アドレス管理方法を前提とするものであり、この先行技術として、例えば、特許文献 1に記載されたものが知られて、る。

[0007] 特許文献 1に記載された装置にあっては、アドレス管理テーブルがフラッシュメモリの固定領域に割り付けられている。通常、データの書換頻度に対してアドレス管理テ一ブルの書換頻度が高、為、アドレス管理テーブルが割り付けられた領域が早く書換保証回数を上回ってしまう、即ち不揮発性記憶装置全体としての寿命が短くなつてしまうという課題があった。

[0008] この課題を解決する技術として、例えば、特許文献 2に記載されたものが知られている。特許文献 2によれば、アドレス管理テーブル等の書換頻度の高い情報はフラッシュメモリの固定領域に記憶させるのではなぐフラッシュメモリよりも書換保証回数の大き、不揮発性メモリ、例えば FeRAM (強誘電体メモリ）等の不揮発性 RAMに記憶させる技術が開示されている。具体的には、アドレス管理情報である論理物理変換テ一ブルと物理領域管理テーブルの両者を不揮発性 RAMに記憶し、その上で書き換え処理を行う。なお物理領域管理テーブルとは物理ブロックに有効なデータが記憶されているどうかを表す有効フラグや、物理ブロックが不良ブロックであるかどうかを表すバッドブロックフラグを記憶したテーブルである。

特許文献 1：特開 2001— 142774号公報

特許文献 2：特開平 07— 219720号公報

発明の開示

発明が解決しょうとする課題 [0009] し力しながら、特許文献 2によれば以下のような欠点がある。まず FeRAM等の不揮発性 RAMはフラッシュメモリや SRAM等と比べると非常に高価であり、メモリコント口ーラの価格に大きく影響する。例えば表 1に示すフラッシュメモリを 1個使用して 128 MByteのメモリカードを実現することを考える。

[0010] [表 1]

この場合、各テーブルのサイズは以下のようになる。

論理物理変換テーブルのサイズ

=81^個 131)辻=約161^ 6 · · · (1)

物理領域管理テーブルのサイズ

= 8k個 X 2bit = 2kByte · · · (2)

アドレス管理テーブルのサイズ

=論理物理変換テーブルのサイズ +物理領域管理テーブルのサイズ

= 16kByte + 2kByte

= 18kByte …（3)

数式（1)〜数式（3)により、アドレス管理テーブルのサイズ、即ち不揮発性 RAMのサィズが約 18kByte必要となる。そのためメモリコントローラが高価になってしまうという問題点があった。

[0011] 更に、特許文献 2で開示された不揮発性記憶装置においては、データ書き込み中に電源遮断があった場合に、そのデータの有効性を判別する方法、即ち電源遮断時の対処方法が具体的に開示されて、な、。そのため信頼性が十分でな、と、う欠点がめった。

[0012] 本発明は上記従来の問題点を解決するもので、さほどのコストアップなしに電源遮断時にも正しく対処でき、且つ長寿命を実現することができるメモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法を提供することを目的とする。

課題を解決するための手段

[0013] この課題を解決するために、本発明のメモリコントローラは、アクセス装置から与えられるコマンドと論理アドレスに応じて不揮発性の主記憶メモリにデータを書き込み、及び読み出すメモリコントローラであって、前記メモリコントローラは、前記主記憶メモリに対して読み書き制御を行う読み書き制御手段と、前記主記憶メモリから読み出された論理物理変換テーブルを一時記憶する揮発性メモリと、前記主記憶メモリの各物理アドレスの状態を管理する物理領域管理テーブル及び前記主記憶メモリに記憶された論理物理変換テーブルの物理アドレスを指し示すポインタを記憶する不揮発性の補助記憶メモリと、前記論理物理変換テーブルに基づき前記主記憶メモリにおけるデータ等の記憶位置である物理アドレスを決定すると共に、前記物理領域管理テ一ブル及びポインタ情報の更新を行うアドレス管理情報制御手段とを有し、前記補助記憶メモリは、前記主記憶メモリよりも書き換え保証回数が多い不揮発性メモリであり、前記アドレス管理情報制御手段は、前記ポインタが前記論理物理変換テーブルの記憶位置である物理アドレスを適宜更新することによって前記論理物理変換テープルの記憶位置が固定化されな、ようにし、前記主記憶メモリのデータが変更された後に前記物理領域管理テーブル内において当該データの変更された物理アドレスを有効状態に設定するものである。

[0014] この課題を解決するために、本発明の不揮発性記憶装置は、不揮発性の主記憶メモリと、メモリコントローラと、を有し、外部のアクセス装置力与えられるコマンドと論理アドレスに応じて前記主記憶メモリにデータを書き込み、及び読み出す不揮発性記憶装置であって、前記主記憶メモリは、それぞれが少なくとも 1つのセクタを含む複数の物理ブロック力成る不揮発性のメモリであり、前記メモリコントローラは、前記主記憶メモリに対して読み書き制御を行う読み書き制御手段と、前記主記憶メモリから読み出された論理物理変換テーブルを一時記憶する揮発性メモリと、前記主記憶メモリの各物理アドレスの状態を管理する物理領域管理テーブル及び前記主記憶メモリに記憶された論理物理変換テーブルの物理アドレスを指し示すポインタを記憶する不揮発性の補助記憶メモリと、前記論理物理変換テーブルに基づき前記主記憶メモリにおけるデータ等の記憶位置である物理アドレスを決定すると共に、前記物理領域管理テーブル及びポインタ情報の更新を行うアドレス管理情報制御手段とを有し、前記補助記憶メモリは、前記主記憶メモリよりも書き換え保証回数が多い不揮発性メモリであり、前記アドレス管理情報制御手段は、前記ポインタが前記論理物理変換テーブルの記憶位置である物理アドレスを適宜更新することによって前記論理物理変換テーブルの記憶位置が固定ィ匕されないようにし、前記主記憶メモリのデータが変更された後に前記物理領域管理テーブル内において当該データの書き込み物理アドレスを有効状態に設定するものである。

この課題を解決するために、本発明の不揮発性記憶システムは、アクセス装置と、不揮発性記憶装置を有し、前記不揮発性記憶装置は不揮発性の主記憶メモリと、メモリコントローラと、を有し、前記アクセス装置から与えられるコマンドと論理アドレスに応じて前記主記憶メモリにデータを書き込み、及び読み出す不揮発性記憶システムであって、前記主記憶メモリは、それぞれが少なくとも 1つのセクタを含む複数の物理ブロック力も成る不揮発性のメモリであり、前記メモリコントローラは、前記主記憶メモリに対して読み書き制御を行う読み書き制御手段と、前記主記憶メモリから読み出された論理物理変換テーブルを一時記憶する揮発性メモリと、前記主記憶メモリの各物理アドレスの状態を管理する物理領域管理テーブル及び前記主記憶メモリに記憶された論理物理変換テーブルの物理アドレスを指し示すポインタを記憶する不揮発性の補助記憶メモリと、前記論理物理変換テーブルに基づき前記主記憶メモリにおけるデータ等の記憶位置である物理アドレスを決定すると共に、前記物理領域管理テ一ブル及びポインタ情報の更新を行うアドレス管理情報制御手段とを有し、前記補助記憶メモリが前記主記憶メモリよりも書き換え保証回数が多い不揮発性メモリであり、前記アドレス管理情報制御手段は、前記ポインタが前記論理物理変換テーブルの記憶位置である物理アドレスを適宜更新することによって前記論理物理変換テーブルの記憶位置が固定ィ匕されないようにし、前記主記憶メモリのデータが変更された後に前記物理領域管理テーブル内において当該データの変更された物理アドレスを有効状態に設定するものである。

[0016] この課題を解決するために、本発明のメモリ制御方法は、外部から与えられるコマンドと論理アドレスに応じて不揮発性の主記憶メモリにデータを書き込み、及び読み出すメモリ制御方法であって、前記主記憶メモリに対して読み書き制御を行い、前記主記憶メモリから読み出された論理物理変換テーブルを揮発性メモリに一時記憶し、前記主記憶メモリの各物理アドレスの状態を管理する物理領域管理テーブル及び前記主記憶メモリに記憶された論理物理変換テーブルの物理アドレスを指し示すボインタを不揮発性で前記主記憶メモリよりも書き換え保証回数が多い補助記憶メモリに記憶し、前記論理物理変換テーブルに基づき前記主記憶メモリにおけるデータ等の記憶位置である物理アドレスを決定すると共に、前記物理領域管理テーブル及びポインタ情報の更新を行、、前記ポインタが前記論理物理変換テーブルの記憶位置である物理アドレスを適宜更新することによって前記論理物理変換テーブルの記憶位置が固定化されなヽようにし、前記主記憶メモリにデータが書き込まれた後に前記物理領域管理テーブル内において当該データの書き込み物理アドレスを有効状態に設定するものである。

[0017] 本発明は、集中型アドレス管理手法を前提としたものであって、主に以下の特徴を有する。

( 1)アドレス管理テーブルの中の物理領域管理テーブルのみを不揮発性の補助記憶メモリ上に記憶し、論理物理変換テーブルは主記憶メモリに記憶し、ー且揮発性メモリに読み出して参照する。

(2)論理物理変換テーブルが主記憶メモリの固定領域上で書き換え更新されないようにする為に、その記憶位置を示すポインタを不揮発性の補助記憶メモリに記憶させ、ポインタ値を逐次更新することによって、主記憶メモリ上の論理物理変換テープルを再配置的に書き換え更新させる。なおポインタは、書換耐性の高い不揮発性の補助記憶メモリ上で更新するので、ポインタの書換回数にっヽては特に問題とならない。

(3)主記憶メモリへのデータの書き込み後に、物理領域管理テーブル中の当該データに対応する情報を更新する。電源遮断が発生した場合においても、その情報をチェックすれば各種データの有効性が判別でき論理矛盾をきたすことが無い。発明の効果

[0018] 前述したとおり、アドレス管理テーブルには論理物理変換テーブルと物理領域管理テーブルの 2種類がある。本発明では容量の大き!/、論理物理変換テーブルは主記憶メモリに記憶させ、容量の小さ、物理領域管理テーブルは不揮発性の補助記憶メモリに記憶させるようにしたので、特許文献 2に示した従来技術よりも低コストの不揮発性記憶装置を実現することができる。又物理領域管理テーブル上に各データの状態が記憶されているので、電源遮断が生じても、その情報は保持しているので、電源の再投入後に各データが有効かどうかを判別することが可能となり、電源遮断時の信頼性を向上させることができる。

図面の簡単な説明

[0019] [図 1]図 1は本発明の実施の形態における不揮発性記憶装置を示したブロック図 [図 2]図 2は本発明の実施の形態における物理ブロックを示した説明図

[図 3]図 3は本発明の実施の形態における論理アドレスフォーマットを示した説明図 [図 4]図 4は本発明の実施の形態における物理管理領域テーブル 105を示した説明図

[図 5]図 5は本発明の実施の形態における論理物理変換テーブル 108を示した説明図

[図 6A]図 6Aは本発明の実施の形態におけるポインタテーブル 106を示した説明図 [図 6B]図 6Bは本発明の実施の形態におけるポインタテーブル 106を示した説明図 [図 7]図 7は本発明の実施の形態における 1クラスタ分の書き込みを示したタイムチヤート

[図 8]図 8は本発明の実施の形態における 1クラスタ分の書き込みを示したフローチヤート

符号の説明

[0020] 100 アクセス装置

102 CPU

105 物理領域管理テーブル 106 ポインタテーブル

107 補助記憶メモリ

108 揮発性メモリ

110 アドレス管理情報制御部

112 メモリコントローラ

113 主記憶メモリ

発明を実施するための最良の形態

[0021] (実施の形態）

図 1は、本発明の実施の形態における不揮発性記憶システムを示したブロック図である。不揮発性記憶システムはアクセス装置 100と不揮発性記憶装置 120とにより構成される。不揮発性記憶装置 120はメモリコントローラ 130と不揮発性の主記憶メモリ 140を含んで構成されている。アクセス装置 100はこの不揮発性記憶装置 120にメモリコントローラ 130を介して不揮発性の主記憶メモリ 140にユーザデータ（以下、単にデータという）の読み書き命令及び論理アドレスとデータを転送するものである。主記憶メモリ 140は複数の物理ブロックによって構成される。

[0022] 次にメモリコントローラ 130の内部構成について説明する。 101はホスト IZFであり、 CPU102はワーク用 RAM103、プログラムを格納した ROM104によりメモリコントローラ 130内全体の制御を行うものである。物理領域管理テーブル 105は不揮発性の主記憶メモリ 140内において消去単位である物理ブロックの状態、即ち有効なデータが記憶されて、るかどうか等の情報を記憶するテーブルである。ポインタテープル 106は不揮発性の主記憶メモリ 140内に記憶されている各論理物理変換情報の中にお、て、少なくとも最新の論理物理変換情報が記憶されて、る物理ブロックアドレスを指し示すポインタを記憶したテーブルである。不揮発性の補助記憶メモリ 107 は物理領域管理テーブル 105とポインタテーブル 106を記憶する。論理物理変換テ一ブル 108はアクセス装置 100が転送した論理アドレスを不揮発性の主記憶メモリ 1 40内の物理アドレスに変換するテーブルであり、論理物理変換テーブル 108は揮発性メモリ 109 (例えば SRAM)に一時記憶されている。読み書き制御部 111は不揮発性の主記憶メモリ 140の読み書き等を行う制御部である。なお、不揮発性の主記憶メモリ 140は例えばフラッシュメモリであり、補助記憶メモリ 107は、例えば強誘電体メモリ（FeRAM)等の不揮発性メモリである。

[0023] 図 2は、本発明の実施の形態における主記憶メモリ 140内の 1つの物理ブロックを示した説明図である。図 2において物理ブロックは 32ページ力も構成され、各ページは 1セクタ分のデータ領域と、管理領域とからなる。本実施の形態においては 1セクタを 512Byteとする。

[0024] 図 3は、本実施の形態における論理ブロックアドレス LBAのフォーマットを示した説明図である。図 3において下位ビットから順に、 5ビットのページアドレス、 13ビットの論理ブロックアドレスである。 13ビット分の論理ブロックアドレスがアドレス変換の対象、即ち論理物理変換テーブル 108のアドレスに相当する。なおアクセス装置 100のフアイルシステムで規定されるセクタサイズを 512Byte、クラスタサイズを 16kByteとするので、クラスタナンバーの LSBは論理アドレスフォーマットのビット 5 (b5)に対応することとなる。

[0025] 図 4は、本実施の形態における物理領域管理テーブル 105を示した説明図である。物理領域管理テーブル 105は、アドレスが不揮発性の主記憶メモリ 140の各物理ブロックアドレスに対応し、各物理ブロックの状態を 2ビットのフラグで記憶するテープルである。図 4において、 2進数で値 00は有効なデータが記憶されている有効ブロックを示し、値 11は消去済み、もしくはデータが書き込まれているが不要である無効ブロックを示し、値 10はメモリセル上のソリッドエラー等により使用できなくなった不良ブロックを示す。

[0026] 図 5は、本実施の形態における論理物理変換テーブル 108を示した説明図である。図 5において、そのアドレスはアクセス装置 100が指定した論理ブロックアドレス LS A (図 3)に対応し、論理物理変換テーブル 108内には物理ブロックアドレス PBAが記憶されている。

[0027] 図 6A,図 6Bは、本実施の形態におけるポインタテーブル 106を示した説明図である。ポインタテーブル 106には 2種類のポインタ 106a, 106b力ある。一方が不揮発性の主記憶メモリ 140に記憶された論理物理変換情報の中の最新の論理物理変換情報の物理アドレスを指し示すポインタであり、他方が旧い論理物理変換情報の物理アドレスを指し示すポインタである。太枠で示した Byte 1の最上位ビットは最新フラグであり、このビットに値 1が付与された方のポインタが、最新の論理物理変換情報の物理アドレスを指し示すポインタである。各ポインタ毎に、 13ビット分のポインタ値 (物理アドレス値）を保持する領域を持つ。 Bytel側の b4を MSB、 ByteO側の bOを LSB としてポインタ値が記憶される。例えば主記憶メモリ 140の 5番地に論理物理変換情報が記憶されて、る場合は、ポインタ値が値 5となる。

[0028] 以上のように構成された、不揮発性記憶装置の動作について説明する。図 7は、本実施の形態における 1クラスタ分の書き込みを示したタイムチャート、図 8は、そのフロ一チャートである。まず、不揮発性記憶装置が出荷直後における主記憶メモリ 140や各種テーブルの内容について説明する。なお簡単の為、主記憶メモリ 140内のシステム領域については説明を省略し、通常領域、即ちユーザがデータを読み書きする領域についてのみ説明する。出荷直後、最初に使用される際は、主記憶メモリ 140 の良ブロックは全て消去された状態となっている。物理領域管理テーブル 105において、良ブロックは無効ブロック状態、即ち 2進数の値 11が設定されており、初期不良ブロックは不良ブロック、即ち 2進数の値 10が設定されている。論理物理変換テーブル 108に対応する論理物理変換情報力主記憶メモリ 140の 0番地の物理ブロックに記憶されている。又図 6Aに示すようにポインタテーブル 106内のポインタ 106aの最新フラグのみが値 1でポインタ値が値 0、ポインタ 106bは最新フラグ、ポインタ値共に値 0となっている。なお、主記憶メモリ 140の 0番地の物理ブロックが不良ブロックの場合は次の 1番地の物理アドレスに論理物理変換情報が記憶され、ポインタ 0のボインタ値は値 1が記憶されることとなる。

[0029] 電源オン後、 CPU102は ROM104に記憶されたプログラムに基づいて初期化処理を行う。初期化において、アドレス管理情報制御部 110はポインタテーブル 106を参照する。そして図 6Aに示すように最新フラグが値 1となっているポインタ、即ちボインタ 106aのポインタ値に基づき、主記憶メモリ 140の 0番地の物理ブロックに記憶されて、る論理物理変換情報を読み書き制御部 111を介して読み出し、揮発性メモリ 109上に論理物理変換テーブル 108を形成する。その後、アクセス装置 100からの読み書き等のコマンド受付状態に入る。通常、アクセス装置 100はクラスタ単位での書き込みが行われる場合が多いので、以降クラスタ単位での書き込みについて説明する。アクセス装置 100から任意の論理アドレス（図 3)への書き込み指示がなされると、論理アドレス値に基づいて、 CPU102は物理ブロックが満遍なく使用されるように無効ブロックをサーチし、最初に見つ力つた無効ブロックを書き込み対象ブロックとして、消去した後に書き込みを行う。物理領域管理テーブル 105の 0番地側力も降順に無効ブロックをサーチしてもよ、。

[0030] さて、本実施の形態の不揮発性記憶装置は、主記憶メモリであるフラッシュメモリよりも書換耐性が高く且つ小容量の書き込み速度が速い不揮発性 RAMを利用している。

[0031] [表 2]

このような特徴を有する不揮発性 RAMは、フラッシュメモリなどを主記憶メモリした不揮発性記憶装置において、書き換え頻度が高ぐ高速書き込みが要求される情報（例えばアドレス管理情報)を記憶するデバイスとして、性能面にぉ、ては最適なデバイスと言える。但し、フラッシュメモリや SRAMと比べると、比較的コストが高い為、多くの情報を記憶させることが出来な、と、つた課題も有して、る。例えば論理物理変換テーブル 108と物理領域管理テーブル 105の両者を記憶させようとすると、コスト的に無視できなくなってしまう。これは装置全体の記憶容量が大きくなればなる程顕著となる課題である。そこで本実施の形態においては、コスト面の課題に対応する為に、不揮発性 RAMには、比較的サイズの小さな情報、即ち物理領域管理テーブル 10 5とポインタテーブル 106を記憶させるようにしている。物理領域管理テーブルは図 4 に示すように各物理ブロックの状態を 2ビットで記憶するものとすれば 2kBが必要であり、ポインタテーブルは 4バイトが必要となる。従って不揮発性補助記憶メモリ 107の容量は 2052バイトとなる。又物理領域管理テーブル 105を各物理ブロックの状態を有効及び無効のみで記憶するものとし、消去済みもしくは不良ブロックを無効ブロックとしてまとめて記憶するものとすれば、 1ビットの容量で足りる。この場合には物理領域管理テーブルは lkB、ポインタテーブルは 4バイトとなる。更に論理物理変換情報力つの物理ブロックに収まり切れない場合には、ポインタも新旧夫々 2つの論理物理変換情報を記憶する物理ブロックのアドレスを保持する必要がある。この場合には 8バイトで新旧のポインタとすることができる。

次に、アドレス管理の方法について説明する。不揮発性の主記憶メモリ 140は複数の物理ブロック力構成される。各物理ブロックは、データもしくはアドレス管理情報の一部である論理物理変換情報が記憶されることとなるが、ある任意の時刻において、論理物理変換情報が、例えば図 1に示すように論理物理変換情報 A, B, C…のように記憶されているとする。論理物理変換情報はひとつの物理ブロックに固定的に割り付けると、その更新頻度が多いために、ウェアレべリング上問題となる。その為、再配置的、即ち記憶領域が固定しないように割り付ける必要があり、論理物理変換情報 A, B, C…と複数ブロックに亘つて再配置されている。この中で最新の論理物理変換情報がいずれか 1つの物理ブロックに保持されており、他は旧い論理物理変換情報である。それがどの物理ブロックに記憶されているかを表すもの力ポインタテープル 106である。アドレス管理情報制御部 110は、ポインタテーブル 106を参照し、ボインタ 106a, 106bの最新フラグをチェックし、そのビットに値 1が設定されている方を、最新の論理物理変換情報が記憶されている物理ブロックのポインタであると認識する。図 6Bに示した例によれば、ポインタ 106bが最新ポインタであり、ポインタ 106bのポインタ値、即ち 5番地が最新の論理物理変換情報が記憶されている物理ブロックの物理アドレスとなる。ポインタ 106aのポインタ値、即ち 0番地は、最新の論理物理変換情報の 1つ前の旧い論理物理変換情報が記憶された物理ブロックの物理アドレスである。そして読み書き制御部 111を介して、主記憶メモリ 140より、物理アドレスが 5 番地の物理ブロックに記憶されて、る情報、即ち最新の論理物理変換情報を揮発性メモリ 109〖こ読み出し、図 5に示すような論理物理変換テーブル 108を形成する。

[0033] 電源がオフされない間は、常に論理物理変換テーブル 108を参照しながら、データの読み書き処理を行う。なお、データの書き込み等に応じて論理物理変換テーブル 108が更新され、その都度、不揮発性の主記憶メモリ 140に書き戻される。

[0034] 次に不揮発性の主記憶メモリ 140への書き戻しについて説明する。まず物理領域管理テーブル 105に基づいて無効ブロックを検索し、その無効ブロックを消去した後に論理物理変換テーブル 108を主記憶メモリ 140に書き戻す。ポインタテーブル 10 6の中の最新フラグが値 0のポインタの方に、前記無効ブロックの物理アドレス（物理アドレス Xとする）を書き込むと共に、最新フラグを値 1に設定する。そして他方のボインタの最新フラグを値 0に設定する。すなわち、 2つのポインタを順繰りに使い廻すことになる。

[0035] 最後に物理領域管理テーブル 105において、物理アドレス Xのステータスフラグを 2進数で値 00、即ち有効ブロックに更新する。物理領域管理テーブル 105におけるステータスフラグの更新操作は、論理物理変換テーブル 108の書き戻し処理の時だけではなぐデータの書き込みにおいてもなされる。以上の処理力解るとおり、物理領域管理テーブル 105やポインタテーブル 106は頻繁に書き換えられるテーブルであるが、これらを記憶している不揮発性の補助記憶メモリ 107は、表 2に示したような書換耐性が非常に高、不揮発性 RAMで実現して、るので、装置全体の書き換え寿命に影響を与えるものではない。

[0036] さて、前述した一連の書き込み処理を、図 8、図 7及び図 1を参照しつつ説明する。

まず図 8において、アクセス装置 100から 1クラスタ分のデータの書き込み指示がなされ、書き込むべきデータとその論理アドレスを受信する（S801)。ホスト I/F101はこれを受けて、 CPU102に対して書き込み制御要求を発行する。 CPU102はアドレス管理情報制御部 110に制御を移し、アドレス管理情報制御部 110は物理領域管理テーブル 105を参照して無効ブロックを検索し、データ書き込み先のブロック aと、論理物理変換テーブル 108の書き戻し先のブロック bを決定する（S802)。なお、無効ブロックの検索に際しては、主記憶メモリ 140中の物理ブロックが満遍なく使用されるように検索がなされる。詳細については省略する。さて、ブロック aの物理アドレスを論理物理変換テーブル 108の対応する論理アドレスの位置に書き込んだ後に（S803) 、ブロック a, bの消去処理を行う（S804)。この消去時間を TOとする。通常、フラッシュメモリの 1ブロックの消去に 2mSec程度の時間を要する。

[0037] 次に 1クラスタ分のデータをブロック aに書き込む（S805)。また 1ページ分の書き込みに 300 Sec程度の時間を要するので、 1クラスタ、即ち 32ページ分のデータを書き込む為に、概ね lOmSecを要する（図 7)。アドレス管理情報制御部 110は、読み書き制御部 111を介して不揮発性の主記憶メモリ 140からフィードバックされてきた RZ B信号 (レディ Zビジー信号)及び書き込みサイズ値に基づ、て、 32ページ分全て書き込みが完了したカゝどうかを判断する（S806)。

[0038] 書き込みが完了した場合は、揮発性メモリ 109上の論理物理変換テーブル 108をブロック bに書き込む（S807)。アドレス管理情報制御部 110は、論理物理変換テーブル 108の全て、即ち 32ページ分の書き戻し処理が完了したかどうかを判断し（S80 8)。図 7に示すようにブロック a, bへの書き込み時間を T1とする。完了した場合は、ブロック bに対応する物理アドレスを補助記憶メモリ 107のポインタテーブル 106上に書き込む（S809)。この書き込み時間を T2—1とする。次に物理領域管理テーブル 1 05において、ブロック a, bに対応するステータスフラグを有効ブロックに設定し、処理を終える（S810)。この書き込み時間を夫々 T2— 2, T2— 3とする。 1つの物理ブロックに対応するステータスフラグの更新は 2ビットの書き換えであるので、表 2に示すとおり T2— 1〜T2— 3は夫々 lOOnSec程度で済む（図 7)。なお、 S809において、ブロック bに対応する物理アドレスを書き込むポインタは、書き込む時点でその最新フラグが値 0のポインタの方に書き込み、更にそのポインタの最新フラグを値 1に変更すると共に他方のポインタの最新フラグを値 0に変更する。

[0039] さて、図 7において、不揮発性の主記憶メモリ 140への消去及び書き込み期間、即ち書き込み期間 TO及び T1の間に電源遮断が発生したとしても、ブロック a, bに対応するステータスフラグやポインタテーブル 106の更新がなされて!/ヽな、為、次の電源オンの後は、書き込み期間 T1に書き込まれたデータや論理物理変換テーブル 108 は無効データとして扱われるので、論理的な矛盾は発生しない。また不揮発性 RAM を利用した不揮発性の補助記憶メモリ 107への書き込み期間、即ち書き込み期間 T 2 - 1〜T2 - 3の間に電源遮断が発生したとしても、不揮発性の補助記憶メモリ 107 への書き込み時間は全部で 300nSecと非常に速い。従って電源遮断が発生して C PU102やアドレス管理情報制御部 110等の動作が停止するまでの時間内に書き込みを完了できるだけの設計が可能であるので、電源遮断の影響を受けることはな、。即ち中途半端な書き込みになって、読み出しの都度その値が変わるといった、論理矛盾をきたすような不具合は発生しない。言い換えれば、確実に書き込めたか、あるいは書き込めないか、のいずれかの状態であり、前者であれば、書き込み期間 T1に書き込まれたデータや論理物理変換テーブル 108は有効として扱われ、後者であれば、無効として扱われる。

[0040] さて、図 8及び図 7を用いて 1クラスタ分のデータの書き込み処理について説明した力例えば 1クラスタ分のデータの書き換え処理についても同様の処理で実施できる。但し、書き換え処理の場合は、旧いクラスタデータが記憶されている物理ブロックの状態を示すフラグを無効ブロックに設定する必要がある。この処理は図 8において S8 10の直後に実行させればよい。

[0041] なお、不揮発性補助記憶メモリとして強誘電体メモリ（FeRAM)を使用した例で説明したが、 FeRAMだけでなぐ磁性記録式随時書き込み読み出しメモリ（MRAM) 、オボ-ツクユ-ファイドメモリ（OUM)、レジスタンス RAM (RRAM)等の他の不揮発性 RAMを使用しても構わなヽ。これらの不揮発性 RAMもほぼ表 2の特性を示す

[0042] 以上のように、不揮発性の主記憶メモリ 140のアドレス管理を行う情報にぉ、て、論理物理変換テーブル 108に対応する論理物理変換情報は、比較的低コストのフラッシュメモリで実現した主記憶メモリ 140に記憶させ、一方物理領域管理テーブル 105 は、比較的高コストの不揮発性 RAMで実現した補助記憶メモリ 107に記憶させ、更に補助記憶メモリ 107には、数 Byte程度のポインタテーブル 106を記憶させるようにした。論理物理変換テーブル 108と物理領域管理テーブル 105の両者を、不揮発性 RAMに記憶させた従来の装置よりも、不揮発性 RAMの容量を合理ィ匕することができる。即ち装置全体のコストを低く抑えることができる。

[0043] また、アドレス管理情報制御部 110がポインタテーブル 106及び物理領域管理テ一ブル 105に基づいて、論理物理変換テーブル 108の不揮発性の主記憶メモリ 140 に対する書き戻し処理を再配置的に行うようにした。即ち論理物理変換情報が主記憶メモリ 140の固定領域に割り付けられないので、簡単な回路構成でウェアレベリングを実現することができる。

[0044] また、物理領域管理テーブル 105を、高速書き込み可能な補助記憶メモリ 107〖こ記憶させ、アドレス管理情報制御部 110が、データや論理物理変換テーブル 108を不揮発性の主記憶メモリ 140に書き込んだ後に、物理領域管理テーブル 105の対応するステータスフラグを有効ブロックに設定するようにしたので、電源遮断が発生しても論理矛盾をきたすような問題が発生することはな、。

産業上の利用可能性

[0045] 本発明にかかる不揮発性記憶装置は、不揮発性メモリを主記憶メモリとして使用し、また不揮発性の補助記憶メモリを使用した装置において、高速処理性を損なうことなく低コスト且つ高信頼性を実現する技術を提案したものであり、静止画記録再生装置や動画記録再生装置等のポータブル AV機器、あるいは携帯電話等のポータブル通信機器の記録媒体として有益である。

Claims

請求の範囲

[1] アクセス装置から与えられるコマンドと論理アドレスに応じて不揮発性の主記憶メモリにデータを書き込み、及び読み出すメモリコントローラであって、

前記メモリコントローラは、

前記主記憶メモリに対して読み書き制御を行う読み書き制御手段と、

前記主記憶メモリから読み出された論理物理変換テーブルを一時記憶する揮発性メモリと、

前記主記憶メモリの各物理アドレスの状態を管理する物理領域管理テーブル及び前記主記憶メモリに記憶された論理物理変換テーブルの物理アドレスを指し示すポインタを記憶する不揮発性の補助記憶メモリと、

前記論理物理変換テーブルに基づき前記主記憶メモリにおけるデータ等の記憶位置である物理アドレスを決定すると共に、前記物理領域管理テーブル及びポインタ情報の更新を行うアドレス管理情報制御手段とを有し、

前記補助記憶メモリは、前記主記憶メモリよりも書き換え保証回数が多い不揮発性メモリであり、

前記アドレス管理情報制御手段は、前記ポインタが前記論理物理変換テーブルの記憶位置である物理アドレスを適宜更新することによって前記論理物理変換テープルの記憶位置が固定化されな、ようにし、前記主記憶メモリのデータが変更された後に前記物理領域管理テーブル内において当該データの変更された物理アドレスを有効状態に設定するメモリコントローラ。

[2] 前記補助記憶メモリは、書き込み速度が前記主記憶メモリより速いメモリである請求項 1記載のメモリコントローラ。

[3] 前記補助記憶メモリは、不揮発性 RAMである請求項 2記載のメモリコントローラ。

[4] 前記補助記憶メモリに保持されるポインタは、最新の主記憶メモリに記憶された論理物理変換テーブルの物理アドレス及びその直前の主記憶メモリに記憶された物理領域管理テーブルの物理アドレスを示す 2組のポインタを含む請求項 1記載のメモリコントローラ。

[5] 前記補助記憶メモリは、強誘電体メモリ (FeRAM)、磁性記録式随時書き込み読み出しメモリ（MRAM)、オボ-ツクユ-ファイドメモリ（OUM)、及びレジスタンス RA M (RRAM)のうちのいずれか 1つである請求項 3記載のメモリコントローラ。

[6] 不揮発性の主記憶メモリと、メモリコントローラと、を有し、

外部のアクセス装置から与えられるコマンドと論理アドレスに応じて前記主記憶メモリにデータを書き込み、及び読み出す不揮発性記憶装置であって、

前記主記憶メモリは、

それぞれが少なくとも 1つのセクタを含む複数の物理ブロック力成る不揮発性のメモリであり、

前記メモリコントローラは、

前記アドレス管理情報制御手段は、前記ポインタが前記論理物理変換テーブルの記憶位置である物理アドレスを適宜更新することによって前記論理物理変換テープルの記憶位置が固定化されな、ようにし、前記主記憶メモリのデータが変更された後に前記物理領域管理テーブル内において当該データの書き込み物理アドレスを有効状態に設定する不揮発性記憶装置。

[7] 前記補助記憶メモリは、書き込み速度が前記主記憶メモリより速いメモリである請求項 6記載の不揮発性記憶装置。

[8] 前記補助記憶メモリは、不揮発性 RAMである請求項 7記載の不揮発性記憶装置。

[9] 前記補助記憶メモリに保持されるポインタは、最新の主記憶メモリに記憶された論理物理変換テーブルの物理アドレス及びその直前の主記憶メモリに記憶された物理領域管理テーブルの物理アドレスを示す 2組のポインタを含む請求項 6記載の不揮発性記憶装置。

[10] 前記補助記憶メモリは、強誘電体メモリ (FeRAM)、磁性記録式随時書き込み読み出しメモリ（MRAM)、オボ-ツクユ-ファイドメモリ（OUM)、及びレジスタンス RA M (RRAM)のうちの!/ヽずれか 1つである請求項 8記載の不揮発性記憶装置。

[11] アクセス装置と、不揮発性記憶装置を有し、前記不揮発性記憶装置は不揮発性の主記憶メモリと、メモリコントローラと、を有し、

前記アクセス装置から与えられるコマンドと論理アドレスに応じて前記主記憶メモリにデータを書き込み、及び読み出す不揮発性記憶システムであって、

前記主記憶メモリは、

前記メモリコントローラは、

前記補助記憶メモリが前記主記憶メモリよりも書き換え保証回数が多い不揮発性メモリであり、

前記アドレス管理情報制御手段は、前記ポインタが前記論理物理変換テーブルの記憶位置である物理アドレスを適宜更新することによって前記論理物理変換テープルの記憶位置が固定化されな、ようにし、前記主記憶メモリのデータが変更された後に前記物理領域管理テーブル内において当該データの変更された物理アドレスを有効状態に設定する不揮発性記憶システム。

[12] 前記補助記憶メモリは、書き込み速度が前記主記憶メモリより速いメモリである請求項 11記載の不揮発性記憶システム。

[13] 前記補助記憶メモリは、不揮発性 RAMである請求項 12記載の不揮発性記憶システム。

[14] 前記補助記憶メモリに保持されるポインタは、最新の主記憶メモリに記憶された論理物理変換テーブルの物理アドレス及びその直前の主記憶メモリに記憶された物理領域管理テーブルの物理アドレスを示す 2組のポインタを含む請求項 11記載の不揮発性記憶システム。

[15] 前記補助記憶メモリは、強誘電体メモリ (FeRAM)、磁性記録式随時書き込み読み出しメモリ（MRAM)、オボ-ツクユ-ファイドメモリ（OUM)、及びレジスタンス RA M (RRAM)のうちの!/、ずれ力 1つである請求項 11記載の不揮発性記憶システム。

[16] 外部力与えられるコマンドと論理アドレスに応じて不揮発性の主記憶メモリにデータを書き込み、及び読み出すメモリ制御方法であって、

前記主記憶メモリに対して読み書き制御を行ヽ、前記主記憶メモリから読み出された論理物理変換テーブルを揮発性メモリに一時記憶し、

前記主記憶メモリの各物理アドレスの状態を管理する物理領域管理テーブル及び前記主記憶メモリに記憶された論理物理変換テーブルの物理アドレスを指し示すポインタを不揮発性で前記主記憶メモリよりも書き換え保証回数が多い補助記憶メモリし、

前記論理物理変換テーブルに基づき前記主記憶メモリにおけるデータ等の記憶位置である物理アドレスを決定すると共に、前記物理領域管理テーブル及びポインタ情報の更新を行い、

前記ポインタが前記論理物理変換テーブルの記憶位置である物理アドレスを適宜更新することによって前記論理物理変換テーブルの記憶位置が固定ィ匕されないようにし、前記主記憶メモリにデータが書き込まれた後に前記物理領域管理テーブル内において当該データの書き込み物理アドレスを有効状態に設定するメモリ制御方法。

[17] 前記補助記憶メモリは、書き込み速度が前記主記憶メモリより速いメモリである請求項 16記載のメモリ制御方法。

[18] 前記補助記憶メモリは、不揮発性 RAMである請求項 17記載のメモリ制御方法。

[19] 前記補助記憶メモリに保持されるポインタは、最新の主記憶メモリに記憶された論理物理変換テーブルの物理アドレス及びその直前の主記憶メモリに記憶された物理領域管理テーブルの物理アドレスを示す 2組のポインタを含む請求項 16記載のメモリ制御方法。