WO2006056153A1 - Semiconductor component with a semiconductor chip and outer contacts, and process for producing the same - Google Patents

Semiconductor component with a semiconductor chip and outer contacts, and process for producing the same Download PDF

Info

Publication number
WO2006056153A1
WO2006056153A1 PCT/DE2005/001922 DE2005001922W WO2006056153A1 WO 2006056153 A1 WO2006056153 A1 WO 2006056153A1 DE 2005001922 W DE2005001922 W DE 2005001922W WO 2006056153 A1 WO2006056153 A1 WO 2006056153A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
chip
flip
semiconductor component
contacts
Prior art date
Application number
PCT/DE2005/001922
Other languages
German (de)
French (fr)
Inventor
Michael Bauer
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2006056153A1 publication Critical patent/WO2006056153A1/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1366—Spraying coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the invention relates to a semiconductor device with a semiconductor chip on a wiring substrate and with external contacts. These external contacts are arranged on an underside of the semiconductor component and allow the semiconductor component to be applied by surface mounting to a higher-level circuit carrier. For this purpose, the external contacts are arranged on the underside of the semiconductor components, as is the case with flip-chip contacts and / or with BGA packages.
  • the gap between the semiconductor device with BGA package or with flip chip structure and the übergeord ⁇ Neten circuit substrate is filled by an underfill material after Ober ⁇ surface mounting.
  • a slow dispensing process is used.
  • a correspondingly large area is to be reserved on the higher-order circuit carrier so that corresponding tools can introduce the underfill material into the intermediate space between the semiconductor component and the higher-level circuit carrier.
  • This space requirement as well as the slow dispensing process adversely affect the production throughput.
  • this filling is limited to underfilling materials which are able, with the aid of the capillary action, to fill the gap between the underside of the body Fill semiconductor device and the parent circuit carrier.
  • the object of the invention is to specify a semiconductor component, with which it is possible to perform a surface mounting, without the intermediate spaces zwi ⁇ tween the external contacts of the parent circuit board are then filled.
  • a semiconductor device is provided with a semiconductor chip on a wiring substrate, wherein the wiring substrate has a wiring structure on its top side and / or on its bottom side. At least one semiconductor chip is arranged on the upper side of the wiring substrate and is electrically connected to the wiring structure via connecting elements.
  • the wiring substrate has an underside, on which outer contact surfaces are arranged, which are electrically connected to the wiring structure and / or the connecting elements via through-contacts through the wiring substrate.
  • the outer contact surfaces have external contacts which are surrounded by an insulating thermal compensation layer which has an underfill material, external contact peaks protruding out of the compensation layer.
  • Another aspect of the invention provides a semiconductor component with a semiconductor chip, the semiconductor chip having flip-chip contacts as external contacts of the semiconductor component.
  • the semiconductor device can be mounted on a higher-level circuit board.
  • the flip-chip contacts are surrounded by an insulating thermal compensation layer on the active upper side of the semiconductor chip, wherein the compensation layer has an underfill material.
  • flip-chip contact tips protrude from the compensating layer as external contact tips from the compensating layer.
  • Such an inventive component has the advantage that a surface mounting is cheaper and faster Kunststoff ⁇ feasible.
  • the application of the compensation layer to the underside of the wiring substrate or to the upper side of the semiconductor chip with flip chip contacts between the external contacts or the flip chip contacts arranged there also enables a fast process flow, especially since these surfaces are fully coated for surface coating prior to surface mounting Compensation mass are available.
  • another advantage is decisive that the application height can be adapted to the outer contact heights or to the heights of the flip-chip contacts in an arbitrary manner, so that an individual application height is required without changing the corresponding technology. Rather, only appropriate process parameters for the application of the compensation layer are adapted to the outer contact heights.
  • the outer contact tips or the flip-chip contact tips are distributed uniformly on the lower side of the semiconductor component.
  • this uniform arrangement corresponds to the BGA package technology or flip-chip technology
  • the external contacts for the surface mounting of the semiconductor component according to the invention are not completely available, but merely a spherical segment which protrudes from the compensation layer. Nevertheless, this ball section of an external contact or a flip-chip contact is completely sufficient to achieve a reliable surface mounting on the higher-level circuit carrier.
  • the outer contact tips or the flip-chip contact tips can preferably have a surface grid that can be surface-mounted. This external grid is matched in its arrangement ent ⁇ speaking contact pads on the parent circuit carrier.
  • the semiconductor device according to the invention can be brought without difficulty to the parent circuit board.
  • the outer contact tips have a height h at which they come out of the compensating layer. protrude. This height h is less than or equal to the thickness d of the compensation layer. If the thickness of the compensation layer is equal to the height h of the outer contact tips, the outer contacts of the semiconductor component are surrounded by the compensation layer only up to half their total height H.
  • the outer contact tips or the flip-chip contact tips form a spherical segment shape with a spherical segment height h k of only a few. This slight elevation relative to the cover layer is sufficient to ensure reliable surface mounting on a higher-level circuit carrier and at the same time to fill up the intermediate spaces between circuit carrier and semiconductor component with the aid of the compensating layer.
  • the thickness d of the compensation layer is preferably between 35 ⁇ m ⁇ d ⁇ 500 ⁇ m. This order of magnitude of the layer thickness of the compensation layer thus extends from flip-chip technology to external contacts in BGA technology.
  • the connecting elements arranged between the semiconductor chip and the wiring substrate can in turn also have flip-chip contacts.
  • the active upper side of the semiconductor chip is arranged opposite the upper side of the wiring substrate, wherein the wiring substrate has a corresponding arrangement of contact connection surfaces which corresponds to the arrangement of the flip-chip contacts of the semiconductor chip.
  • through contacts through the wiring substrate can be arranged such that they also correspond to the arrangement of the flip-chip contacts of the semiconductor chip, in which case the wiring structure of the wiring substrate is arranged on the underside.
  • the connecting elements may also have bonding wires.
  • the active upper side of the semiconductor chip is remote from the upper side of the wiring substrate and has on its upper side contact surfaces, which are electrically connected via bonding wires to contact connection surfaces of the wiring substrate.
  • the wiring structure is arranged on the upper side of the wiring substrate and is connected to corresponding through-contacts which, in turn, are electrically connected to external contact surfaces.
  • a solder-stop resist layer is arranged between the underside of the wiring substrate and the compensation layer.
  • a solder resist coating layer is used in cases where the wiring structure of the wiring substrate is disposed on the lower side or on the same side as the outer contact surfaces.
  • the solder resist lacquer layer ensures that the material of the external contacts only wets the external contact surfaces and the wiring structure remains protected from the external contact material.
  • Such a solder resist coating layer may also improve the adhesion between the leveling layer and the wiring substrate.
  • the underfill material of the compensating layer may have a filler content of 30% by volume to 95% by volume, preferably of 70% by volume to 85% by weight of the remainder of the plastic.
  • Filler content can thus be arbitrarily increased, especially since a low viscosity of the molten underfill material, as occurs at low filler content, is not required for this Aus ⁇ same layer.
  • the underfill material has ceramic particles as filler in order to ensure thermal equilibration.
  • a method for producing a semiconductor device at a plurality of semiconductor device positions has the following procedural steps. First, a benefit is produced with the following process steps. First, a wiring substrate having a plurality of semiconductor device positions, which have wiring substrates with wiring patterns, through-contacts and external contact areas on the underside of the wiring substrate, is manufactured. Subsequently, the wiring carrier with semiconductor chips is produced in the semiconductor component positions by connecting connecting elements to contact pads of the wiring substrate. Finally, the semiconductor chips and the connecting elements are embedded in a plastic housing composition while forming a coplanar upper side on the wiring carrier.
  • This method has the advantage that a cheap and fast process flow is possible. Furthermore, this method is inline-capable. Furthermore, the method has the advantage that a surface mount customizable application level of the leveling layer is possible without changing the devices for application. Only corresponding process parameters have to be adapted in order to realize individual application heights for individual compensation layer thicknesses. Fer ⁇ ner is when using suitable self-curing or curable by UV radiation curing materials as Unter Reichllmaterial a leveling layer possible, which can renounce further thermally stressing process steps, such as curing and Trock ⁇ NEN on a parent circuit board.
  • the compensation layer for a plurality of semiconductor components can be applied in flip-chip technology. Only the separating tools when separating the semiconductor wafer and when separating a benefit into individual Halbleiterbau ⁇ parts differ.
  • the individual semiconductor components in their semiconductor component positions on the use or on the semiconductor wafer are tested for their functionality via the external contact tips even before the semiconductor wafer is terminated with flip-chip contacts or the external contacts. Only after marking the semiconductor component positions which did not pass the functional test, the wafer or the groove is then separated, and only the semiconductor components which are functional are processed further.
  • the compensation layer is applied by means of dispensing, with the outer contact tips or the flip-chip contact tips being omitted. This has the advantage that a Nach ⁇ treatment is not required.
  • the application of the compensating layer takes place by means of spraying through a protective mask. In this case, the regions are protected by the protective mask from applying the compensating layer, which have external contacts or flip-chip contacts. All other areas are covered with a leveling layer.
  • the compensating layer can be effected by means of a jet printing method with the exception of the outer contact tips or flip-chip contact tips.
  • the jet printing method corresponds to the ink jet printing method and can be applied to the underside of a wiring substrate or to the active upper side by similar jet print heads as in inkjet printing between the external contacts or the flip chip contacts. side of a semiconductor chip, which is already covered with flip-chip contacts are applied. Since the outer contact tips are left completely free in this method, the semiconductor device can be used directly after the jet printing process with a separation of the benefit or the semiconductor wafer for surface mounting.
  • a further preferred possibility of applying the Aus ⁇ gleichs Mrs is to perform a stencil printing process while protecting the outer contact tips.
  • the stencil printing method differs from the above-mentioned spraying method by a protective mask in that the stencil printing method distributes a mass of underfilling material in the molten state with the aid of a doctor blade on the upper side of a stencil, wherein the surfaces which do not have any external contacts or Wear flipchip contacts, covered with the leveling layer.
  • a dipping method Another way to apply the leveling layer is to use a dipping method.
  • the outer contact tips or flip-chip contact tips are also covered by the underfill material and are freed from the underfill material in a subsequent process step.
  • This process step can be carried out with a laser ablation technique, with a friction or grinding technique or with sputtering or etching techniques.
  • Figure 1 shows a schematic cross section through a
  • FIG. 2 shows a schematic diagram of a jet printing method for applying an insulating thermal compensating layer to an underside of a wiring substrate
  • FIG. 3 shows a schematic diagram of a spray method for applying an insulating thermal compensation layer to an underside of a wiring substrate.
  • FIG. 1 shows a schematic cross section through a semiconductor component 1 of an embodiment of the invention.
  • This semiconductor device 1 is constructed using BGA technology (ball grid array).
  • BGA technology ball grid array
  • the compensation layer 11 of underfill material 12 according to the invention can also be applied to the undersides of semiconductor components by flip-chip technology.
  • Such semiconductor components 1 have external contacts 10 on their underside 14, the arrangement of the external contacts 10 corresponding to the arrangements of connection surfaces on the superordinated circuit carrier.
  • the compensating layer 11 according to the invention between the external contacts 10 of the surface-mountable semiconductor components 1 it is possible to provide underfilling of the gap between a surface-mountable semiconductor component 1 and a superimposed semiconductor device 1. ordered circuit carrier completely dispense.
  • the exemplary semiconductor component 1 shown in FIG. 1 has a semiconductor chip 2 on a wiring substrate 3. On its underside 7, the wiring substrate 3 has a wiring structure 5, via which through contacts 9 are connected to external contact surfaces 8 on the underside 7 of the wiring substrate 3.
  • the semiconductor chip 2 in turn has contact surfaces 21, which are connected via connecting elements 6, which are formed in this embodiment of the invention as flip-chip contacts 16, with the through-contacts 9 via corresponding pads 17 on the upper side 4 of the wiring substrate 3.
  • the semiconductor chip 2 and the connecting elements 6 to the wiring substrate 3 are embedded in a common Kunststoffgeffeu ⁇ semasse 18 having a planar or planar upper side 19 of the semiconductor device 1.
  • this upper side 19 can also be formed directly from the rear side 22 of the semiconductor chip 2.
  • the wiring structure 5 forms outer contact surfaces 8, on which outer contacts 10 are arranged. These external contacts 10 protrude with external contact tips 13 from the compensating layer 11, which forms the underside 14 of the semiconductor component 1.
  • the balancing tips 13 have a spherical segment shape 15 with a spherical segment height h k of a few micrometers. However, this spherical segment height h k may be greater than or equal to the thickness d of the compensating layer 11.
  • the thickness d of the compensation layer 11 is between 35 and 500 microns.
  • the compensation layer 11 surrounds the external contacts 10, which have a height H, so that the external contacts 10 are supported so far be that breaks between the external contacts 10 and basedWalletflachen 8 are avoided.
  • the leveling layer 11 may comprise an underfill material 12 of a UV-curable plastic.
  • the compensating layer 11 can be cured after its application to the underside 7 of the wiring substrate 3, which is not possible with conventional underfilling techniques, especially since these Underfill materials are applied only after Oberflä ⁇ chenmontage the semiconductor devices and thus represent the semiconductor devices themselves a mask against a curing exposure or irradiation.
  • FIG. 2 shows a schematic diagram of a jet printing method for applying an insulating thermal compensation layer 11 to a lower side 7 of a wiring substrate 3.
  • Components having the same functions as in FIG. 1 are identified by the same reference symbols and are not discussed separately.
  • a jet pressure nozzle 23 which operates like an inkjet printer, is directed onto the underside 7 of the wiring substrate with the jet pressure nozzle 23, thereby filling the intermediate spaces 24 between the external contacts 10 with the underfill material 12 and leaves the tips of the outer contacts 10 free of Unter Schollmaterial 12th
  • FIG. 3 shows a schematic diagram of an alternative process in the form of a spraying process for applying an insulating thermal compensating layer 11 to a substrate.
  • a spray nozzle 25 is directed to the bottom 7 of the wiring substrate 3, wherein the wiring substrate 3 has the external contacts 8 on its bottom side 7.
  • This spray nozzle 25 applies the underfill material 12 in a planar manner and a protective mask 20 protects the positions of the outer contacts 10 from coating their outer contact tips 13 through the spray nozzle 25.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Semiconductor component (1) with a semiconductor chip (2) and outer contacts (10), as well as a process for producing the same. A compensating layer (11) is arranged between the outer contacts (10), on the underside (7) of the semiconductor component (1), so as to support the outer contacts (10) and replace an underfilling material when the semiconductor component is surface mounted.

Description

Beschreibung description
Halbleiterbauteil mit einem Halbleiterchip und mit Außenkon¬ takten sowie Verfahren zur Herstellung desselbenSemiconductor component with a semiconductor chip and with Außenkon¬ clocks and method for producing the same
Die Erfindung betrifft ein Halbleiterbauteil mit einem Halb¬ leiterchip auf einem Verdrahtungssubstrat und mit Außenkon¬ takten. Diese Außenkontakte sind auf einer Unterseite des Halbleiterbauteils angeordnet und ermöglichen, das Halblei- terbauteil durch Oberflächenmontage auf einem übergeordneten Schaltungsträger aufzubringen. Dazu sind die Außenkontakte auf der Unterseite der Halbleiterbauteile angeordnet, wie es bei Flipchip-Kontakten und/oder bei BGA-Gehäusen der Fall ist.The invention relates to a semiconductor device with a semiconductor chip on a wiring substrate and with external contacts. These external contacts are arranged on an underside of the semiconductor component and allow the semiconductor component to be applied by surface mounting to a higher-level circuit carrier. For this purpose, the external contacts are arranged on the underside of the semiconductor components, as is the case with flip-chip contacts and / or with BGA packages.
Um die Zuverlässigkeit zwischen dem oberflächenmontierten Halbleiterbauteil und der übergeordneten Schaltungsplatine insbesondere bei Zyklentests zu erhöhen, wird nach der Ober¬ flächenmontage der Zwischenraum zwischen Halbleiterbauteil mit BGA-Gehäuse oder mit Flipchip-Struktur und dem übergeord¬ neten Schaltungsträger durch ein Unterfüllmaterial gefüllt. Dafür wird ein langsamer Dispensprozess eingesetzt. Für die¬ sen Dispensprozess ist neben dem oberflächenmontierten Halb¬ leiterbauteil eine entsprechend große Fläche auf dem überge- ordneten Schaltungsträger zu reservieren, damit entsprechende Werkzeuge das Unterfüllmaterial in den Zwischenraum zwischen Halbleiterbauteil und dem übergeordneten Schaltungsträger einbringen können. Dieser Flächenbedarf sowie der langsame Dispensprozess wirken sich nachteilig auf den Fertigungs- durchsatz aus. Ferner ist dieses Auffüllen auf Unterfüllmate¬ rialien beschränkt, die in der Lage sind, mit Hilfe der Ka¬ pillarwirkung den Zwischenraum zwischen der Unterseite des Halbleiterbauteils und dem übergeordneten Schaltungsträger aufzufüllen.In order to increase the reliability between the surface-mounted semiconductor device and the higher-level circuit board, in particular in cycle tests, the gap between the semiconductor device with BGA package or with flip chip structure and the übergeord¬ Neten circuit substrate is filled by an underfill material after Ober¬ surface mounting. For this a slow dispensing process is used. For this dispensing process, in addition to the surface-mounted semiconductor component, a correspondingly large area is to be reserved on the higher-order circuit carrier so that corresponding tools can introduce the underfill material into the intermediate space between the semiconductor component and the higher-level circuit carrier. This space requirement as well as the slow dispensing process adversely affect the production throughput. Furthermore, this filling is limited to underfilling materials which are able, with the aid of the capillary action, to fill the gap between the underside of the body Fill semiconductor device and the parent circuit carrier.
Es besteht somit der Bedarf, dieses mit hohen Risiken und großem Platzbedarf verbundene Verfahren des Unterfüllens von Halbleiterbauteilen in Halbleiter-BGA-Technik oder Flipchip- Technik zu vermeiden.Thus, there is a need to avoid this process of underfilling semiconductor devices in semiconductor BGA technology or flip chip technology associated with high risks and high space requirements.
Aufgabe der Erfindung ist es, ein Halbleiterbauteil an- zugeben, mit dem es möglich ist, eine Oberflächenmontage durchzuführen, ohne dass anschließend die Zwischenräume zwi¬ schen den Außenkontakten der übergeordneten Schaltungsplatine aufzufüllen sind.The object of the invention is to specify a semiconductor component, with which it is possible to perform a surface mounting, without the intermediate spaces zwi¬ tween the external contacts of the parent circuit board are then filled.
Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.This object is achieved with the subject of the independent claims. Advantageous developments of the invention will become apparent from the dependent claims.
Erfindungsgemäß wird ein Halbleiterbauteil mit einem Halblei- terchip auf einem Verdrahtungssubstrat geschaffen, wobei das Verdrahtungssubstrat auf seiner Oberseite und/oder auf seiner Unterseite eine Verdrahtungsstruktur aufweist. Auf der Ober¬ seite des Verdrahtungssubstrats ist mindestens ein Halblei¬ terchip angeordnet und über Verbindungselemente mit der Ver- drahtungsstruktur elektrisch verbunden. Dazu weist das Ver¬ drahtungssubstrat eine Unterseite auf, auf der Außenkontakt- flächen angeordnet sind, die über Durchkontakte durch das Verdrahtungssubstrat mit der Verdrahtungsstruktur und/oder den Verbindungselementen elektrisch in Verbindung stehen. Die Außenkontaktflächen weisen Außenkontakte auf, die von einer isolierenden thermischen Ausgleichsschicht, welche ein Unter¬ füllmaterial aufweist, umgeben sind, wobei Außenkontaktspit¬ zen aus der Ausgleichsschicht herausragen. Mit einem weiteren Aspekt der Erfindung wird ein Halbleiter¬ bauteil mit einem Halbleiterchip geschaffen, wobei der Halb¬ leiterchip Flipchip-Kontakte als Außenkontakte des Halblei- terbauteils aufweist. Mit diesen Flipchip-Kontakten ist das Halbleiterbauteil auf einer übergeordneten Schaltungsplatine montierbar. Die Flipchip-Kontakte sind dafür von einer iso¬ lierenden thermischen Ausgleichsschicht auf der aktiven Ober¬ seite des Halbleiterchips umgeben, wobei die Ausgleichs- Schicht ein Unterfüllmaterial aufweist. Aus der Ausgleichs¬ schicht ragen bei diesem Aspekt der Erfindung Flipchip- Kontaktspitzen als Außenkontaktspitzen aus der Ausgleichs¬ schicht heraus.According to the invention, a semiconductor device is provided with a semiconductor chip on a wiring substrate, wherein the wiring substrate has a wiring structure on its top side and / or on its bottom side. At least one semiconductor chip is arranged on the upper side of the wiring substrate and is electrically connected to the wiring structure via connecting elements. For this purpose, the wiring substrate has an underside, on which outer contact surfaces are arranged, which are electrically connected to the wiring structure and / or the connecting elements via through-contacts through the wiring substrate. The outer contact surfaces have external contacts which are surrounded by an insulating thermal compensation layer which has an underfill material, external contact peaks protruding out of the compensation layer. Another aspect of the invention provides a semiconductor component with a semiconductor chip, the semiconductor chip having flip-chip contacts as external contacts of the semiconductor component. With these flip-chip contacts, the semiconductor device can be mounted on a higher-level circuit board. For this purpose, the flip-chip contacts are surrounded by an insulating thermal compensation layer on the active upper side of the semiconductor chip, wherein the compensation layer has an underfill material. In this aspect of the invention, flip-chip contact tips protrude from the compensating layer as external contact tips from the compensating layer.
Ein derartiges erfindungsgemäßes Bauteil hat den Vorteil, dass eine Oberflächenmontage billiger und schneller durch¬ führbar ist. Auch das Aufbringen der Ausgleichsschicht auf die Unterseite des Verdrahtungssubstrats bzw. auf die Ober¬ seite des Halbleiterchips mit Flipchip-Kontakten zwischen den dort angeordneten Außenkontakten bzw. den Flipchip-Kontakten ermöglicht einen schnellen Prozessablauf, zumal diese Flächen vor einer Oberflächenmontage voll zum Beschichten mit einer Ausgleichsmasse zur Verfügung stehen. Dabei ist ein weiterer Vorteil entscheidend, dass die Auftragshöhe beliebig an die Außenkontakthöhen bzw. an die Höhen der Flipchip-Kontakte an¬ passbar ist, so dass eine individuelle Auftragshöhe ohne Ver¬ änderung der entsprechenden Technikanlagen erforderlich wird. Vielmehr werden lediglich entsprechende Prozessparameter für das Aufbringen der Ausgleichsschicht an die Außenkontakthöhen angepasst.Such an inventive component has the advantage that a surface mounting is cheaper and faster durch¬ feasible. The application of the compensation layer to the underside of the wiring substrate or to the upper side of the semiconductor chip with flip chip contacts between the external contacts or the flip chip contacts arranged there also enables a fast process flow, especially since these surfaces are fully coated for surface coating prior to surface mounting Compensation mass are available. In this case, another advantage is decisive that the application height can be adapted to the outer contact heights or to the heights of the flip-chip contacts in an arbitrary manner, so that an individual application height is required without changing the corresponding technology. Rather, only appropriate process parameters for the application of the compensation layer are adapted to the outer contact heights.
Im Gegensatz zu dem Unterfüllmaterial, das durch Kapillarwir¬ kung eingebracht wird, sind hier keine weiteren Prozess- schritte notwendig und es können selbsthärtende Kunststoffe oder unter UV-Bestrahlung härtende Materialien eingesetzt werden, zumal die mit einer Unterfüllschicht zu versehenden Flächen voll von einem UV-Strahler erfasst werden können, was bei bereits oberflächenmontierten Halbleiterbauteilen, in die nachträglich ein Kapillarunterfüllmaterial eingebracht wird, nicht möglich ist. Eine UV-Bestrahlung wird nämlich durch das Halbleiterbauteil abgeschirmt und kann bei herkömmlicher Technik die unter Kapillarwirkung eingebrachten Materialien in den Zwischenräumen zwischen Halbleiterbauteil und überge¬ ordnetem Schaltungssubstrat nicht erreichen.In contrast to the underfill material, which is introduced by capillary action, there are no further process steps here. Steps necessary and it can be used self-curing plastics or UV-curing materials, especially since the surfaces to be provided with a Unterfüllschicht can be fully detected by a UV lamp, which in already surface-mounted semiconductor devices, in which a Kapillarunterfüllmaterial is subsequently introduced, not is possible. Namely, UV irradiation is shielded by the semiconductor device and can not reach the materials introduced by capillary action in the interstices between the semiconductor device and the overlaid circuit substrate in the conventional art.
In einer Ausführungsform der Erfindung sind die Außenkontakt- spitzen bzw. die Flipchip-Kontaktspitzen gleichmäßig auf der Unterseite des Halbleiterbauteils verteilt angeordnet. Diese gleichmäßige Anordnung entspricht zwar der BGA-Gehäusetechnik bzw. der Flipchip-Technik, jedoch stehen die Außenkontakte für die Oberflächenmontage des erfindungsgemäßen Halbleiter¬ bauteils nicht vollständig zur Verfügung, sondern lediglich ein Kugelabschnitt, der aus der Ausgleichsschicht herausragt. Dennoch reicht dieser Kugelabschnitt eines Außenkontaktes bzw. eines Flipchip-Kontaktes vollständig aus, um eine zuver¬ lässige Oberflächenmontage auf dem übergeordneten Schaltungs¬ träger zu erreichen. Dazu können die Außenkontaktspitzen bzw. die Flipchip-Kontaktspitzen vorzugsweise ein oberflächenmon- tierbares Außenraster aufweisen. Dieses Außenraster ist ent¬ sprechenden Kontaktanschlussflächen auf dem übergeordneten Schaltungsträger in seiner Anordnung angepasst. Somit kann das erfindungsgemäße Halbleiterbauteil ohne Schwierigkeiten an die übergeordnete Schaltungsplatine herangeführt werden.In one embodiment of the invention, the outer contact tips or the flip-chip contact tips are distributed uniformly on the lower side of the semiconductor component. Although this uniform arrangement corresponds to the BGA package technology or flip-chip technology, the external contacts for the surface mounting of the semiconductor component according to the invention are not completely available, but merely a spherical segment which protrudes from the compensation layer. Nevertheless, this ball section of an external contact or a flip-chip contact is completely sufficient to achieve a reliable surface mounting on the higher-level circuit carrier. For this purpose, the outer contact tips or the flip-chip contact tips can preferably have a surface grid that can be surface-mounted. This external grid is matched in its arrangement ent¬ speaking contact pads on the parent circuit carrier. Thus, the semiconductor device according to the invention can be brought without difficulty to the parent circuit board.
Für eine Oberflächenmontage weisen die Außenkontaktspitzen eine Höhe h auf, mit der sie aus der Ausgleichsschicht her- ausragen. Diese Höhe h ist kleiner oder gleich der Dicke d der Ausgleichsschicht. Bei Gleichheit der Dicke der Aus¬ gleichsschicht mit der Höhe h der Außenkontaktspitzen sind die Außenkontakte des Halbleiterbauteils nur bis zur Hälfte ihrer Gesamthöhe H von der Ausgleichsschicht umgeben.For surface mounting, the outer contact tips have a height h at which they come out of the compensating layer. protrude. This height h is less than or equal to the thickness d of the compensation layer. If the thickness of the compensation layer is equal to the height h of the outer contact tips, the outer contacts of the semiconductor component are surrounded by the compensation layer only up to half their total height H.
In einer bevorzugten Ausführungsform der Erfindung bilden die Außenkontaktspitzen bzw. die Flipchip-Kontaktspitzen eine Ku¬ gelabschnittsform mit einer Kugelabschnittshöhe hk von weni- gen um. Diese geringfügige Überhöhung gegenüber der Abdeck¬ schicht reicht aus, um eine sichere Oberflächenmontage auf einem übergeordneten Schaltungsträger zu gewährleisten und gleichzeitig die Zwischenräume zwischen Schaltungsträger und Halbleiterbauteil mit Hilfe der Ausgleichsschicht aufzufül- len.In a preferred embodiment of the invention, the outer contact tips or the flip-chip contact tips form a spherical segment shape with a spherical segment height h k of only a few. This slight elevation relative to the cover layer is sufficient to ensure reliable surface mounting on a higher-level circuit carrier and at the same time to fill up the intermediate spaces between circuit carrier and semiconductor component with the aid of the compensating layer.
Die Dicke d der Ausgleichsschicht liegt vorzugsweise zwischen 35 μm ≤ d ≤ 500 μm. Diese Größenordnung der Schichtdicke der Ausgleichsschicht reicht somit von der Flipchip-Technik bis hin zu Außenkontakten in BGA-Technik. Die zwischen dem Halb¬ leiterchip und dem Verdrahtungssubstrat angeordneten Verbin¬ dungselemente können ihrerseits auch Flipchip-Kontakte auf¬ weisen. In dem Fall ist die aktive Oberseite des Halbleiter¬ chips gegenüberliegend zur Oberseite des Verdrahtungssub- strats angeordnet, wobei das Verdrahtungssubstrat eine ent¬ sprechende Anordnung von Kontaktanschlussflächen aufweist, welche der Anordnung der Flipchip-Kontakte des Halbleiter¬ chips entspricht. Dazu können Durchkontakte durch das Ver¬ drahtungssubstrat so angeordnet werden, dass sie ebenfalls der Anordnung der Flipchip-Kontakte des Halbleiterchips ent¬ sprechen, wobei in diesem Fall die Verdrahtungsstruktur des Verdrahtungssubstrats auf der Unterseite angeordnet ist. Alternativ dazu können die Verbindungselemente auch Bonddräh¬ te aufweisen. In diesem Fall ist die aktive Oberseite des Halbleiterchips von der Oberseite des Verdrahtungssubstrats abgewandt und weist auf seiner Oberseite Kontaktflächen auf, die über Bonddrähte mit Kontaktanschlussflächen des Verdrah¬ tungssubstrats elektrisch verbunden sind. In diesem Fall ist die Verdrahtungsstruktur auf der Oberseite des Verdrahtungs¬ substrats angeordnet und steht mit entsprechenden Durchkon¬ takten in Verbindung, die ihrerseits mit Außenkontaktflachen elektrisch verbunden sind.The thickness d of the compensation layer is preferably between 35 μm ≦ d ≦ 500 μm. This order of magnitude of the layer thickness of the compensation layer thus extends from flip-chip technology to external contacts in BGA technology. The connecting elements arranged between the semiconductor chip and the wiring substrate can in turn also have flip-chip contacts. In this case, the active upper side of the semiconductor chip is arranged opposite the upper side of the wiring substrate, wherein the wiring substrate has a corresponding arrangement of contact connection surfaces which corresponds to the arrangement of the flip-chip contacts of the semiconductor chip. For this purpose, through contacts through the wiring substrate can be arranged such that they also correspond to the arrangement of the flip-chip contacts of the semiconductor chip, in which case the wiring structure of the wiring substrate is arranged on the underside. Alternatively, the connecting elements may also have bonding wires. In this case, the active upper side of the semiconductor chip is remote from the upper side of the wiring substrate and has on its upper side contact surfaces, which are electrically connected via bonding wires to contact connection surfaces of the wiring substrate. In this case, the wiring structure is arranged on the upper side of the wiring substrate and is connected to corresponding through-contacts which, in turn, are electrically connected to external contact surfaces.
In einer weiteren bevorzugten Ausführungsform der Erfindung ist zwischen der Unterseite des Verdrahtungssubstrats und der Ausgleichsschicht eine Lötstop-Lackschicht angeordnet. Eine derartige Lötstop-Lackschicht wird in den Fällen eingesetzt, in denen die Verdrahtungsstruktur des Verdrahtungssubstrats auf der Unterseite bzw. auf der gleichen Seite wie die Außen¬ kontaktflachen angeordnet ist. Bei einer derartigen Ausfüh- rungsform sorgt die Lötstop-Lackschicht dafür, dass das Mate- rial der Außenkontakte nur die Außenkontaktflachen benetzt und die Verdrahtungsstruktur vor dem Außenkontaktmaterial ge¬ schützt bleibt. Eine derartige Lötstop-Lackschicht kann au¬ ßerdem die Haftung zwischen Ausgleichsschicht und Verdrah¬ tungssubstrat verbessern.In a further preferred embodiment of the invention, a solder-stop resist layer is arranged between the underside of the wiring substrate and the compensation layer. Such a solder resist coating layer is used in cases where the wiring structure of the wiring substrate is disposed on the lower side or on the same side as the outer contact surfaces. In such an embodiment, the solder resist lacquer layer ensures that the material of the external contacts only wets the external contact surfaces and the wiring structure remains protected from the external contact material. Such a solder resist coating layer may also improve the adhesion between the leveling layer and the wiring substrate.
Das Unterfüllmaterial der Ausgleichsschicht kann einen Füll¬ stoffanteil von 30 VoI % bis 95 VoI % vorzugsweise von 70 VoI % bis 85 VoI % Rest Kunststoff aufweisen. Ein derart hoher Füllstoffanteil zum besseren thermischen Anpassen der Ausgleichsschicht an die Ausdehnungskoeffizienten des Ver¬ drahtungssubstrats kann mit den erfindungsgemäßen Halbleiter¬ bauteilen deshalb realisiert werden, weil das Auffüllen der Zwischenräume zwischen den Außenkontakten nicht im bereits oberflächenmontierten Zustand erfolgen muss, sondern weil diese Ausgleichsschicht direkt auf die Unterseite des Halb¬ leiterbauteils zwischen den Außenkontakten bzw. zwischen den Flipchip-Kontakten angebracht werden kann. Somit muss auf ei- ne Kapillarwirkung keine Rücksicht genommen werden und derThe underfill material of the compensating layer may have a filler content of 30% by volume to 95% by volume, preferably of 70% by volume to 85% by weight of the remainder of the plastic. Such a high proportion of filler for better thermal adaptation of the compensation layer to the expansion coefficients of the wiring substrate can be realized with the semiconductor components according to the invention, because the filling of the intermediate spaces between the external contacts does not already occur surface-mounted state must be made, but because this leveling layer can be mounted directly on the underside of Halb¬ ladder component between the external contacts or between the flip-chip contacts. Thus, no account has to be taken of capillary action and the
Füllstoffanteil kann somit beliebig erhöht werden, zumal eine niedrige Viskosität des geschmolzenen Unterfüllmaterials, wie sie bei geringem Füllstoffanteil auftritt, für diese Aus¬ gleichsschicht nicht erforderlich ist.Filler content can thus be arbitrarily increased, especially since a low viscosity of the molten underfill material, as occurs at low filler content, is not required for this Aus¬ same layer.
Weiterhin ist es vorgesehen, dass das Unterfüllmaterial Kera¬ mikpartikel als Füllstoff aufweist, um den thermischen Aus¬ gleich zu gewährleisten.Furthermore, it is provided that the underfill material has ceramic particles as filler in order to ensure thermal equilibration.
Ein Verfahren zur Herstellung eines Halbleiterbauteils an mehreren Halbleiterbauteilpositionen weist folgende Verfah¬ rensschritte auf. Zunächst wird ein Nutzen mit den nachfol¬ genden Verfahrensschritten hergestellt. Als erstes wird ein Verdrahtungsträger mit mehreren Halbleiterbauteilpositionen, die Verdrahtungssubstrate mit Verdrahtungsstrukturen, Durch¬ kontakten und Außenkontaktflächen auf der Unterseite des Ver¬ drahtungssubstrats aufweisen, hergestellt. Anschließend wird der Verdrahtungsträger mit Halbleiterchips in den Halbleiter¬ bauteilpositionen unter Verbinden von Verbindungselementen mit Kontaktanschlussflächen des Verdrahtungssubstrats herge¬ stellt. Schließlich werden die Halbleiterchips und die Ver¬ bindungselemente in eine Kunststoffgehäusemasse unter Bilden einer koplanaren Oberseite auf dem Verdrahtungsträger einge¬ bettet.A method for producing a semiconductor device at a plurality of semiconductor device positions has the following procedural steps. First, a benefit is produced with the following process steps. First, a wiring substrate having a plurality of semiconductor device positions, which have wiring substrates with wiring patterns, through-contacts and external contact areas on the underside of the wiring substrate, is manufactured. Subsequently, the wiring carrier with semiconductor chips is produced in the semiconductor component positions by connecting connecting elements to contact pads of the wiring substrate. Finally, the semiconductor chips and the connecting elements are embedded in a plastic housing composition while forming a coplanar upper side on the wiring carrier.
Nun werden auf der Unterseite des Verdrahtungsträgers, der in den Halbleiterbauteilpositionen Außenkontaktflächen aufweist, Außenkontakte aufgebracht. Nachdem die Außenkontakte auf der Unterseite des Verdrahtungsträgers für eine Mehrzahl von Halbleiterbauteilpositionen fixiert sind, wird eine isolie¬ rende thermische Ausgleichsschicht auf die Unterseite des Verdrahtungsträger unter Herausragen von Außenkontaktspitzen durchgeführt. Damit sind die Verfahrensschritte für die Her¬ stellung eines Nutzens mit mehreren Halbleiterbauteilpositio¬ nen abgeschlossen und zum Herstellen von einzelnen Halblei¬ terbauteilen wird dann dieser Nutzen aufgetrennt.Now external contacts are applied to the underside of the wiring substrate, which has external contact surfaces in the semiconductor component positions. After the external contacts on the Fixed underside of the wiring substrate for a plurality of semiconductor device positions, a isolie¬ rende thermal compensation layer is performed on the underside of the wiring substrate, protruding from external contact tips. Thus, the method steps for the production of a benefit with a plurality of semiconductor component positions are completed and for the production of individual semiconductor components, this utility is then separated.
Dieses Verfahren hat den Vorteil, dass ein preiswerter und schneller Prozessablauf möglich wird. Ferner ist dieses Ver¬ fahren inlinefähig. Ferner hat das Verfahren den Vorteil, dass eine der Oberflächenmontage anpassbare Auftragshöhe der Ausgleichsschicht möglich ist, ohne die Vorrichtungen zum Auftragen zu ändern. Es müssen lediglich entsprechende Pro¬ zessparameter angepasst werden, um individuelle Auftragshöhen für individuelle Ausgleichsschichtdicken zu realisieren. Fer¬ ner ist bei Verwendung von geeigneten selbsthärtenden oder mittels UV-Bestrahlung aushärtenden Materialien als Unter- füllmaterial eine Ausgleichsschicht möglich, die auf weitere thermisch belastende Prozesschritte, wie Aushärten und Trock¬ nen auf einer übergeordneten Schaltungsplatine, verzichten kann.This method has the advantage that a cheap and fast process flow is possible. Furthermore, this method is inline-capable. Furthermore, the method has the advantage that a surface mount customizable application level of the leveling layer is possible without changing the devices for application. Only corresponding process parameters have to be adapted in order to realize individual application heights for individual compensation layer thicknesses. Fer¬ ner is when using suitable self-curing or curable by UV radiation curing materials as Unterfüllmaterial a leveling layer possible, which can renounce further thermally stressing process steps, such as curing and Trock¬ NEN on a parent circuit board.
In einem alternativen Verfahren ist es darüber hinaus mög¬ lich, die oben beschriebenen Verfahrensschritte für die Her¬ stellung eines Nutzens auf einen Wafer mit Flipchip-Kontakten anzuwenden, wobei auf die Oberfläche des Wafers nach Anbrin¬ gen von Flipchip-Kontakten auf den entsprechenden Kontaktflä- chen in jeder der Halbleiterbauteilpositionen des Halbleiter- wafers die Ausgleichsschicht für eine Vielzahl von Halblei¬ terbauteilen in Flipchip-Technik aufgebracht werden kann. Le¬ diglich die Trennwerkzeuge beim Trennen des Halbleiterwafers und beim Auftrennen eines Nutzens in einzelne Halbleiterbau¬ teile unterscheiden sich.In an alternative method, it is furthermore possible to use the above-described method steps for the production of a benefit on a wafer with flip-chip contacts, wherein on the surface of the wafer after attaching flip-chip contacts to the corresponding contact pad - In each of the semiconductor device positions of the semiconductor wafer, the compensation layer for a plurality of semiconductor components can be applied in flip-chip technology. Only the separating tools when separating the semiconductor wafer and when separating a benefit into individual Halbleiterbau¬ parts differ.
In einer bevorzugten Durchführungsform des Verfahrens werden noch vor dem Auftrennen des Halbleiterwafers mit Flipchip- Kontakten bzw. des Nutzens mit Außenkontakten die einzelnen Halbleiterbauteile in ihren Halbleiterbauteilpositionen auf dem Nutzen bzw. auf dem Halbleiterwafer über die Außenkon- taktspitzen auf ihre Funktionsfähigkeit getestet. Erst nach Markieren der Halbleiterbauteilpositionen, die den Funktions¬ test nicht bestanden haben, wird dann der Wafer bzw. der Nut¬ zen aufgetrennt und nur die Halbleiterbauteile, die funkti¬ onstüchtig sind, werden weiter verarbeitet.In a preferred embodiment of the method, the individual semiconductor components in their semiconductor component positions on the use or on the semiconductor wafer are tested for their functionality via the external contact tips even before the semiconductor wafer is terminated with flip-chip contacts or the external contacts. Only after marking the semiconductor component positions which did not pass the functional test, the wafer or the groove is then separated, and only the semiconductor components which are functional are processed further.
In einem weiteren bevorzugten Durchführungsbeispiel des Ver¬ fahrens erfolgt das Aufbringen der Ausgleichsschicht mittels Dispensens unter Aussparen der Außenkontaktspitzen bzw. der Flipchip-Kontaktspitzen. Das hat den Vorteil, dass eine Nach¬ behandlung nicht erforderlich ist. Bei einer weiteren Durch- führungsmöglichkeit des Verfahrens erfolgt das Aufbringen der Ausgleichsschicht mittels Aufsprühen durch eine Schutzmaske hindurch. Dabei werden durch die Schutzmaske die Bereiche vor einem Aufbringen der Ausgleichsschicht geschützt, die Außen¬ kontakte bzw. Flipchip-Kontakte aufweisen. Alle übrigen Be- reiche werden mit einer Ausgleichsschicht bedeckt.In a further preferred exemplary embodiment of the method, the compensation layer is applied by means of dispensing, with the outer contact tips or the flip-chip contact tips being omitted. This has the advantage that a Nach¬ treatment is not required. In a further implementation possibility of the method, the application of the compensating layer takes place by means of spraying through a protective mask. In this case, the regions are protected by the protective mask from applying the compensating layer, which have external contacts or flip-chip contacts. All other areas are covered with a leveling layer.
Schließlich kann die Ausgleichsschicht mittels Strahldruck¬ verfahren unter Aussparung der Außenkontaktspitzen bzw. Flip¬ chip-Kontaktspitzen erfolgen. Das Strahldruckverfahren ent- spricht dem Tintenstrahl-Druckverfahren und kann durch ähnli¬ che Strahldruckköpfe wie beim Tintenstrahldrucken zwischen den Außenkontakten bzw. den Flipchip-Kontakten auf die Unter¬ seite eines Verdrahtungssubstrats bzw. auf die aktive Ober- seite eines Halbleiterchips, der bereits mit Flipchip- Kontakten bedeckt ist, aufgebracht werden. Da die Außenkon- taktspitzen bei diesem Verfahren vollständig frei gelassen werden, ist das Halbleiterbauteil direkt nach dem Strahl- druckverfahren mit einem Auftrennen des Nutzens bzw. des Halbleiterwafers für eine Oberflächenmontage einsetzbar.Finally, the compensating layer can be effected by means of a jet printing method with the exception of the outer contact tips or flip-chip contact tips. The jet printing method corresponds to the ink jet printing method and can be applied to the underside of a wiring substrate or to the active upper side by similar jet print heads as in inkjet printing between the external contacts or the flip chip contacts. side of a semiconductor chip, which is already covered with flip-chip contacts are applied. Since the outer contact tips are left completely free in this method, the semiconductor device can be used directly after the jet printing process with a separation of the benefit or the semiconductor wafer for surface mounting.
Eine weitere bevorzugte Möglichkeit des Aufbringens der Aus¬ gleichsschicht besteht darin, ein Schablonendruckverfahren unter Schutz der Außenkontaktspitzen durchzuführen. Das Scha¬ blonendruckverfahren unterscheidet sich von dem oben erwähn¬ ten Aufsprühverfahren durch eine Schutzmaske dadurch, dass beim Schablonendruckverfahren eine Masse aus Unterfüllmateri¬ al im schmelzflüssigen Zustand mit Hilfe eines Rakels auf der Oberseite einer Schablone verteilt wird, wobei die Flächen, die keine Außenkontakte bzw. Flipchip-Kontakte tragen, mit der Ausgleichsschicht bedeckt werden.A further preferred possibility of applying the Aus¬ gleichsschicht is to perform a stencil printing process while protecting the outer contact tips. The stencil printing method differs from the above-mentioned spraying method by a protective mask in that the stencil printing method distributes a mass of underfilling material in the molten state with the aid of a doctor blade on the upper side of a stencil, wherein the surfaces which do not have any external contacts or Wear flipchip contacts, covered with the leveling layer.
Eine weitere Möglichkeit, die Ausgleichsschicht aufzubringen, besteht darin, ein Tauchverfahren anzuwenden. Bei einem der¬ artigen Tauchverfahren werden auch die Außenkontaktspitzen bzw. Flipchip-Kontaktspitzen von dem Unterfüllmaterial be¬ deckt und werden in einem anschließenden Prozessschritt von dem Unterfüllmaterial befreit. Dieser Prozessschritt kann mit einer Laserabtragstechnik, mit einer Reib- oder Schleiftech¬ nik oder mit Zerstäubungs- oder Ätztechniken durchgeführt werden.Another way to apply the leveling layer is to use a dipping method. In a dipping method of this kind, the outer contact tips or flip-chip contact tips are also covered by the underfill material and are freed from the underfill material in a subsequent process step. This process step can be carried out with a laser ablation technique, with a friction or grinding technique or with sputtering or etching techniques.
Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert. Figur 1 zeigt einen schematischen Querschnitt durch einThe invention will now be explained in more detail with reference to the accompanying figures. Figure 1 shows a schematic cross section through a
Halbleiterbauteil einer Ausführungsform der Erfin¬ dung;Semiconductor component of an embodiment of the invention;
Figur 2 zeigt eine Prinzipskizze eines Strahldruckverfah¬ rens zum Aufbringen einer isolierenden thermischen Ausgleichsschicht auf eine Unterseite eines Ver¬ drahtungssubstrats;FIG. 2 shows a schematic diagram of a jet printing method for applying an insulating thermal compensating layer to an underside of a wiring substrate;
Figur 3 zeigt eine Prinzipskizze eines Sprühverfahrens zum Aufbringen einer isolierenden thermischen Aus¬ gleichsschicht auf eine Unterseite eines Verdrah¬ tungssubstrats.FIG. 3 shows a schematic diagram of a spray method for applying an insulating thermal compensation layer to an underside of a wiring substrate.
Figur 1 zeigt einen schematischen Querschnitt durch ein Halb¬ leiterbauteil 1 einer Ausführungsform der Erfindung. Dieses Halbleiterbauteil 1 ist in BGA-Technik (ball grid array) auf¬ gebaut. Jedoch kann die erfindungsgemäße Ausgleichsschicht 11 aus Unterfüllmaterial 12 auch auf die Unterseiten von HaIb- leiterbauteilen in Flipchip-Technik aufgebracht werden.FIG. 1 shows a schematic cross section through a semiconductor component 1 of an embodiment of the invention. This semiconductor device 1 is constructed using BGA technology (ball grid array). However, the compensation layer 11 of underfill material 12 according to the invention can also be applied to the undersides of semiconductor components by flip-chip technology.
Schließlich ist es möglich, die erfindungsgemäße Ausgleichs¬ schicht 11 bei allen Halbleiterbauteilen anzuwenden, die für eine Oberflächenmontage auf einem übergeordneten Schaltungs¬ träger vorgesehen sind.Finally, it is possible to use the compensation layer 11 according to the invention in all semiconductor components which are provided for surface mounting on a higher-level circuit carrier.
Dazu weisen derartige Halbleiterbauteile 1 Außenkontakte 10 auf ihrer Unterseite 14 auf, wobei die Anordnung der Außen¬ kontakte 10 den Anordnungen von Anschlussflächen auf dem ü- bergeordneten Schaltungsträger entspricht. Mit der erfin- dungsgemäßen Ausgleichsschicht 11 zwischen den Außenkontakten 10 der oberflächenmontierbaren Halbleiterbauteile 1 ist es möglich, auf ein Unterfüllen des Zwischenraums zwischen einem oberflächenmontierbarem Halbleiterbauteil 1 und einem überge- ordnetem Schaltungsträger vollständig zu verzichten. Das in Figur 1 gezeigte beispielhafte Halbleiterbauteil 1 weist ei¬ nen Halbleiterchip 2 auf einem Verdrahtungssubstrat 3 auf. Das Verdrahtungssubstrat 3 weist auf seiner Unterseite 7 eine Verdrahtungsstruktur 5 auf, über die Durchkontakte 9 mit Au- ßenkontaktflachen 8 auf der Unterseite 7 des Verdrahtungssub¬ strats 3 verbunden sind. Der Halbleiterchip 2 weist seiner¬ seits Kontaktflächen 21 auf, die über Verbindungselemente 6, welche in dieser Ausführungsform der Erfindung als Flipchip- Kontakte 16 ausgebildet sind, mit den Durchkontakten 9 über entsprechende Anschlussflächen 17 auf der Oberseite 4 des Verdrahtungssubstrats 3 verbunden sind.For this purpose, such semiconductor components 1 have external contacts 10 on their underside 14, the arrangement of the external contacts 10 corresponding to the arrangements of connection surfaces on the superordinated circuit carrier. With the compensating layer 11 according to the invention between the external contacts 10 of the surface-mountable semiconductor components 1, it is possible to provide underfilling of the gap between a surface-mountable semiconductor component 1 and a superimposed semiconductor device 1. ordered circuit carrier completely dispense. The exemplary semiconductor component 1 shown in FIG. 1 has a semiconductor chip 2 on a wiring substrate 3. On its underside 7, the wiring substrate 3 has a wiring structure 5, via which through contacts 9 are connected to external contact surfaces 8 on the underside 7 of the wiring substrate 3. The semiconductor chip 2 in turn has contact surfaces 21, which are connected via connecting elements 6, which are formed in this embodiment of the invention as flip-chip contacts 16, with the through-contacts 9 via corresponding pads 17 on the upper side 4 of the wiring substrate 3.
Der Halbleiterchip 2 und die Verbindungselemente 6 zum Ver- drahtungssubstrat 3 sind in eine gemeinsame Kunststoffgehäu¬ semasse 18 eingebettet, die eine ebene bzw. planare Oberseite 19 des Halbleiterbauteils 1 aufweist. In anderen Ausführungs¬ formen der Erfindung kann diese Oberseite 19 auch direkt von der Rückseite 22 des Halbleiterchips 2 gebildet sein. Auf der Unterseite 7 des Verdrahtungssubstrats 3 bildet die Verdrah¬ tungsstruktur 5 Außenkontaktflachen 8 aus, auf denen Außen¬ kontakte 10 angeordnet sind. Diese Außenkontakte 10 ragen mit Außenkontaktspitzen 13 aus der Ausgleichsschicht 11, welche die Unterseite 14 des Halbleiterbauteils 1 bildet, heraus.The semiconductor chip 2 and the connecting elements 6 to the wiring substrate 3 are embedded in a common Kunststoffgehäu¬ semasse 18 having a planar or planar upper side 19 of the semiconductor device 1. In other embodiments of the invention, this upper side 19 can also be formed directly from the rear side 22 of the semiconductor chip 2. On the lower side 7 of the wiring substrate 3, the wiring structure 5 forms outer contact surfaces 8, on which outer contacts 10 are arranged. These external contacts 10 protrude with external contact tips 13 from the compensating layer 11, which forms the underside 14 of the semiconductor component 1.
Die Ausgleichsspitzen 13 weisen eine Kugelabschnittsform 15 mit einer Kugelabschnittshöhe hk von wenigen Mikrometern auf. Diese Kugelabschnittshöhe hk kann jedoch größer oder gleich der Dicke d der Ausgleichsschicht 11 sein. Die Dicke d der Ausgleichsschicht 11 liegt zwischen 35 und 500 μm. Die Aus¬ gleichsschicht 11 umgibt die Außenkontakte 10, die eine Höhe H aufweisen, so dass die Außenkontakte 10 so weit gestützt werden, dass Abrisse zwischen den Außenkontakten 10 und Au- ßenkontaktflachen 8 vermieden werden.The balancing tips 13 have a spherical segment shape 15 with a spherical segment height h k of a few micrometers. However, this spherical segment height h k may be greater than or equal to the thickness d of the compensating layer 11. The thickness d of the compensation layer 11 is between 35 and 500 microns. The compensation layer 11 surrounds the external contacts 10, which have a height H, so that the external contacts 10 are supported so far be that breaks between the external contacts 10 and ßenkontaktflachen 8 are avoided.
Die Ausgleichsschicht 11 kann ein Unterfüllmaterial 12 aus einem UV-aushärtbaren Kunststoff aufweisen. Somit kann nach dem Auftragen der Ausgleichsschicht 11 auf die Unterseite 7 des Verdrahtungssubstrats 3 mit Hilfe einer flächigen UV- Bestrahlung die Ausgleichsschicht 11 nach ihrem Auftragen auf die Unterseite 7 des Verdrahtungssubstrats 3 ausgehärtet wer- den, was bei herkömmlichen Unterfülltechniken nicht möglich ist, zumal diese Unterfüllmaterialien erst nach der Oberflä¬ chenmontage der Halbleiterbauteile aufgebracht werden und so¬ mit die Halbleiterbauteile selbst eine Maskierung gegen eine aushärtende Belichtung oder Bestrahlung darstellen.The leveling layer 11 may comprise an underfill material 12 of a UV-curable plastic. Thus, after applying the compensating layer 11 to the underside 7 of the wiring substrate 3 by means of a surface UV irradiation, the compensating layer 11 can be cured after its application to the underside 7 of the wiring substrate 3, which is not possible with conventional underfilling techniques, especially since these Underfill materials are applied only after Oberflä¬ chenmontage the semiconductor devices and thus represent the semiconductor devices themselves a mask against a curing exposure or irradiation.
Figur 2 zeigt eine Prinzipskizze eines Strahldruckverfahrens zum Aufbringen einer isolierenden thermischen Ausgleichs¬ schicht 11 auf eine Unterseite 7 eines Verdrahtungssubstrats 3. Komponenten mit gleichen Funktionen wie in Figur 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra er¬ örtert.FIG. 2 shows a schematic diagram of a jet printing method for applying an insulating thermal compensation layer 11 to a lower side 7 of a wiring substrate 3. Components having the same functions as in FIG. 1 are identified by the same reference symbols and are not discussed separately.
Zum Aufbringen des Unterfüllmaterials 12 der Ausgleichs¬ schicht 11 wird eine Strahldruckdüse 23, die wie ein Tinten- strahldrucker arbeitet, auf die Unterseite 7 des Verdrah¬ tungssubstrats mit der Strahldruckdüse 23 gerichtet und füllt dabei die Zwischenräume 24 zwischen den Außenkontakten 10 mit dem Unterfüllmaterial 12 auf und lässt die Spitzen der Außen¬ kontakte 10 frei von Unterfüllmaterial 12.To apply the underfill material 12 of the compensating layer 11, a jet pressure nozzle 23, which operates like an inkjet printer, is directed onto the underside 7 of the wiring substrate with the jet pressure nozzle 23, thereby filling the intermediate spaces 24 between the external contacts 10 with the underfill material 12 and leaves the tips of the outer contacts 10 free of Unterfüllmaterial 12th
Figur 3 zeigt eine Prinzipskizze eines alternativen Verfah¬ rens in Form eines Sprühverfahrens zum Aufbringen einer iso¬ lierenden thermischen Ausgleichsschicht 11 auf eine Untersei- te 7 des Verdrahtungssubstrats 3. Bei diesem alternativen Verfahren wird eine Sprühdüse 25 auf die Unterseite 7 des Verdrahtungssubstrats 3 gerichtet, wobei das Verdrahtungssub¬ strat 3 die Außenkontakte 8 auf seiner Unterseite 7 aufweist. Diese Sprühhdüse 25 trägt das Unterfüllmaterial 12 flächig auf und eine Schutzmaske 20 schützt die Positionen der Außen¬ kontakte 10 vor einem Beschichten ihrer Außenkontaktspitzen 13 durch die Sprühdüse 25. FIG. 3 shows a schematic diagram of an alternative process in the form of a spraying process for applying an insulating thermal compensating layer 11 to a substrate. te 7 of the wiring substrate 3. In this alternative method, a spray nozzle 25 is directed to the bottom 7 of the wiring substrate 3, wherein the wiring substrate 3 has the external contacts 8 on its bottom side 7. This spray nozzle 25 applies the underfill material 12 in a planar manner and a protective mask 20 protects the positions of the outer contacts 10 from coating their outer contact tips 13 through the spray nozzle 25.

Claims

Patentansprüche claims
1. Halbleiterbauteil mit einem Halbleiterchip (2) auf einem Verdrahtungssubstrat (3) , wobei das Verdrahtungssubstrat (3) auf seiner Oberseite (4) und/oder auf seiner Unter¬ seite (7) eine Verdrahtungsstruktur (5) aufweist, auf welcher der Halbleiterchip (2) angeordnet ist und über Verbindungselemente (6) mit der Verdrahtungsstruktur (5) elektrisch in Verbindung steht und wobei das Verdrah- tungssubstrat (3) eine Unterseite (7) aufweist, auf der Außenkontaktflachen (8) angeordnet sind, die über Durch¬ kontakte (9) durch das Verdrahtungssubstrat (3) mit der Verdrahtungsstruktur (5) und/oder den Verbindungselemen¬ ten (6) elektrisch in Verbindung stehen, wobei die Au- ßenkontaktflachen (8) Außenkontakte (10) aufweisen, die von einer isolierenden thermischen Ausgleichsschicht (11), die ein Unterfüllmaterial (12) aufweist, umgeben sind, wobei Außenkontaktspitzen (13) aus der Ausgleich¬ schicht (11) herausragen.Semiconductor component with a semiconductor chip (2) on a wiring substrate (3), wherein the wiring substrate (3) on its upper side (4) and / or on its Unter¬ page (7) has a wiring structure (5) on which the semiconductor chip (2) is arranged and via connecting elements (6) with the wiring structure (5) is electrically connected and wherein the wiring substrate (3) has a bottom (7) on the outer contact surfaces (8) are arranged, which Durch¬ contacts (9) are electrically connected to the wiring structure (5) and / or the connection elements (6) through the wiring substrate (3), the exterior contact surfaces (8) having external contacts (10) that are insulated from an insulating thermal Compensation layer (11) having an underfill material (12) are surrounded, wherein external contact tips (13) from the Ausgleich¬ layer (11) protrude.
2. Halbleiterbauteil mit einem Halbleiterchip, der Flip¬ chip-Kontakte als Außenkontakte (10) des Halbleiterbau¬ teils aufweist und mit diesen Flipchip-Kontakten auf ei¬ ner übergeordneten Schaltungsplatine oberflächenmontier- bar ist, wobei die Flipchip-Kontakte als Außenkontakte2. Semiconductor component with a semiconductor chip, the Flip¬ chip contacts as external contacts (10) of Halbleitererbau¬ part has and with these Flipchip contacts on ei¬ ner parent circuit board surface mountable bar, wherein the flip-chip contacts as external contacts
(10) des Halbleiterbauteils von einer isolierenden ther¬ mischen Ausgleichsschicht (11), die ein Unterfüllmateri¬ al aufweist, umgeben sind, und wobei Flipchip-Kontakt¬ spitzen als Außenkontaktspitzen (13) aus der Ausgleichs- schicht (11) herausragen.(10) of the semiconductor component of an insulating ther¬ mix compensation layer (11) having a Unterfüllmateri¬ al, are surrounded, and wherein Flipchip Kontakt¬ tips protrude as outer contact tips (13) from the compensation layer (11).
3. Halbleiterbauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet , dass die Ausgleichsschicht (11) die Unterseite (14) eines Halbleiterbauteils (1) in BGA-Technik oder in Flipchip- Technik bildet und die Außenkontaktspitzen (13) bzw. die Flipchip-Kontaktspitzen ein oberflächenmontierbares An- schlussraster aufweisen.3. Semiconductor component according to claim 1 or claim 2, characterized in that the compensation layer (11) forms the underside (14) of a semiconductor component (1) in BGA technology or in flip-chip technology, and the outer contact tips (13) or the flip-chip contact tips have a surface-mountable connection grid.
4. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass die Außenkontaktspitzen (13) bzw. die Flipchip-Kontakt¬ spitzen mit einer Höhe h aus der Ausgleichsschicht (11) herausragen, wobei h ≤ d mit d als Dicke .der Ausgleichs¬ schicht (11) ist.4. Semiconductor component according to one of the preceding claims, characterized in that the external contact tips (13) or the flip-chip contact tips protrude with a height h from the compensating layer (11), where h ≦ d with d as the thickness of the compensating element layer (11).
5. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass die Außenkontaktspitzen (13) bzw. die Flipchip-Kontakt¬ spitzen eine Kugelabschnittsform (15) mit einer Kugelab- schnittshöhe hk von wenigen Mikrometern aufweisen.5. Semiconductor component according to one of the preceding claims, characterized in that the external contact tips (13) or the flip-chip contact tips have a spherical segment shape (15) with a spherical segment height h k of a few micrometers.
6. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet , dass die Schichtdicke d der Ausgleichsschicht (11) zwischen 35 μm < d < 500 μm beträgt.6. Semiconductor component according to one of claims 1 to 5, characterized in that the layer thickness d of the compensating layer (11) is between 35 microns <d <500 microns.
7. Halbleiterbauteil nach einem der Ansprüche 1 oder 3 bis 6, dadurch gekennzeichnet , dass die Verbindungselemente (6) Flipchip-Kontakte (16) sind.7. Semiconductor component according to one of claims 1 or 3 to 6, characterized in that the connecting elements (6) are flip-chip contacts (16).
8. Halbleiterbauteil nach einem der Ansprüche 1 oder 3 bis 6, dadurch gekennzeichnet , dass die Verbindungselemente (6) Bonddrähte sind.8. Semiconductor component according to one of claims 1 or 3 to 6, characterized in that the connecting elements (6) are bonding wires.
9. Halbleiterbauteil nach einem der vorhergehenden Ansprü- che, dadurch gekennzeichnet , dass die Verdrahtungsstruktur (5) auf der Unterseite (7) des Verdrahtungssubstrats (3) bzw. der Oberseite des Halb¬ leiterchips mit Flipchip-Kontakten angeordnet ist.9. Semiconductor component according to one of the preceding claims, characterized in that the wiring structure (5) is arranged on the underside (7) of the wiring substrate (3) or the upper side of the semiconductor chip with flip-chip contacts.
10. Halbleiterbauteil nach einem der vorhergehenden Ansprü¬ che,. dadurch gekennzeichnet , dass zwischen der Unterseite (7) des Verdrahtungssubstrats (3) bzw. der Oberseite eines Halbleiterchips mit Flip¬ chip-Kontakten und der Ausgleichsschicht (11) eine Löt- stoplackschicht und/oder eine Haftschicht angeordnet ist.10. Semiconductor component according to one of the preceding claims. characterized in that between the underside (7) of the wiring substrate (3) or the upper side of a semiconductor chip with flip chip contacts and the compensating layer (11) a Löt stoplackschicht and / or an adhesive layer is arranged.
11. Halbleiterbauteil nach einem der vorhergehenden Ansprü¬ che, dadurch gekennzeichnet , dass das Unterfüllmaterial (12) einen Füllstoffanteil von 30 Vol% bis 95 Vol% vorzugsweise 70 Vol% bis 85 Vol% Rest Kunststoff des Unterfüllmaterials (12) aufweist.11. Semiconductor component according to one of the preceding claims, characterized in that the underfill material (12) has a filler fraction of 30% by volume to 95% by volume, preferably 70% by volume to 85% by volume of the remainder of the underfill material (12).
12. Halbleiterbauteil nach einem der vorhergehenden Ansprü¬ che, dadurch gekennzeichnet , dass das Unterfüllmaterial (12) Keramikpartikel aufweist. 12. Semiconductor component according to one of the preceding claims, characterized in that the underfill material (12) comprises ceramic particles.
13. Verfahren zur Herstellung eines Halbleiterbauteils in mehreren Halbleiterbauteilpositionen, das nachfolgende Verfahrensschritte aufweist: zunächst wird ein Halbleiterwafer in nachfolgenden Ver- fahrensschritten hergestellt:13. A method for producing a semiconductor component in a plurality of semiconductor component positions, comprising the following method steps: first, a semiconductor wafer is produced in the following method steps:
- Herstellen des Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen für Halbleiterbauteile in Flipchip-Technik mit Kon¬ taktflächen auf der aktiven Oberseite, die Flip- chip-Kontakte als Außenkontakte aufweisen;- Producing the semiconductor wafer with arranged in rows and columns semiconductor device positions for semiconductor devices in flip-chip technology with Kon¬ contact surfaces on the active top side having flip-chip contacts as external contacts;
- Aufbringen einer isolierenden thermischen Aus¬ gleichsschicht auf den Halbleiterwafer unter Frei¬ lassen oder Freilegen von Flipchip-Kontaktspitzen als Außenkontaktspitzen; anschließend wird der Halbleiterwafer in einzelne Halb¬ leiterbauteile von annähernd Halbleiterchipgröße aufge¬ trennt, deren Flipchip-Kontakte mit ihren Flipchip-Kon¬ taktspitzen aus der Ausgleichsschicht herausragen.- Applying an insulating thermal Aus¬ same layer on the semiconductor wafer with Frei¬ let or exposing flip-chip contact tips as external contact tips; Subsequently, the semiconductor wafer is separated into individual semi-conductor components of approximately semiconductor chip size, whose flip-chip contacts with their flip-chip contact tips protrude from the compensating layer.
14. Verfahren zur Herstellung eines Halbleiterbauteils (1) in mehreren Halbleiterbauteilpositionen, das nachfolgen¬ de Verfahrensschritte aufweist: zunächst wird ein Nutzen in nachfolgenden Verfahren¬ schritten hergestellt: - Herstellen eines Verdrahtungsträgers mit mehreren Halbleiterbauteilpositionen, die Verdrahtungssub¬ strate (3) mit Verdrahtungsstrukturen (5), Durch¬ kontakten (9) und Außenkontaktflachen (8) auf der Unterseite (7) des Verdrahtungssubstrats (3) auf- weisen;14. A method for producing a semiconductor component (1) in a plurality of semiconductor device positions, comprising the following method steps: first, a use is made in subsequent method steps: producing a wiring carrier with a plurality of semiconductor component positions, the wiring substrates (3) having wiring structures ( 5), Durch¬ contacts (9) and Außenkontaktflachen (8) on the underside (7) of the wiring substrate (3) have;
Bestücken des Verdrahtungsträgers mit Halbleiter¬ chips (2) in den Halbleiterbauteilpositionen unter Verbinden von Verbindungselementen (β) mit Kontakt- anschlussflachen (17) des Verdrahtungssubstrats (3);Mounting the wiring substrate with semiconductor chips (2) in the semiconductor component positions by connecting connecting elements (β) with contactors connecting surfaces (17) of the wiring substrate (3);
Einbetten der Halbleiterchips (2) und der Verbin¬ dungselemente (6) in eine Kunststoffgehäusemasse (18) unter Bilden einer koplanaren Oberseite (19) auf dem Verdrahtungsträger;Embedding the semiconductor chips (2) and the connecting elements (6) in a plastic housing composition (18) while forming a coplanar upper side (19) on the wiring carrier;
Aufbringen von Außenkontakten (10) auf die Außen- kontaktflachen (8) in den Halbleiterbauteilpositio¬ nen des Verdrahtungsträgers; - Aufbringen einer isolierenden thermischen Aus¬ gleichsschicht (11) auf die Unterseite (7) der Ver¬ drahtungsträgers unter Herausragen von Außenkon- taktspitzen (13) ; und abschließend wird der Verfahrensschritt: - Trennen des Nutzens in einzelne Halbleiterbauteile (1) durchgeführt.Applying external contacts (10) to the external contact areas (8) in the semiconductor component positions of the wiring substrate; - Applying an insulating thermal Aus¬ gleichsschicht (11) on the underside (7) of the Ver¬ wire carrier under the protrude of external contact tips (13); and finally, the method step: - separating the benefit is carried out in individual semiconductor devices (1).
15. Verfahren nach Anspruch 13 oder Anspruch 14 dadurch gekennzeichnet , dass vor dem Auftrennen des Wafers bzw. des Nutzens in ein¬ zelne Halbleiterbauteile (1) über die Außenkontaktspit- zen (13) die Funktionsfähigkeit der Halbleiterbauteile (1) in den Halbleiterbauteilpositionen geprüft wird.15. The method according to claim 13 or claim 14, characterized in that prior to the separation of the wafer or the benefit in ein¬ individual semiconductor devices (1) via the Außenkontaktspit- zen (13) the operability of the semiconductor devices (1) is tested in the semiconductor device positions ,
16. Verfahren nach Anspruch 14 oder Anspruch 15 dadurch gekennzeichnet , dass das Aufbringen der Ausgleichsschicht (11) mittels Dis¬ pensen unter Aussparen der Außenkontaktspitzen (13) bzw. der Flipchip-Kontaktspitzen erfolgt.16. The method according to claim 14 or claim 15, characterized in that the application of the compensating layer (11) by means of Dis pensen to the exclusion of the outer contact tips (13) and the flip-chip contact tips takes place.
17. Verfahren nach Anspruch 14 oder Anspruch 15 dadurch gekennzeichnet , dass das Aufbringen der Ausgleichsschicht (11) mittels Auf¬ sprühen durch eine Schutzmaske (20) erfolgt.17. The method according to claim 14 or claim 15, characterized in that the application of the compensating layer (11) by spraying on by a protective mask (20) takes place.
18. Verfahren nach Anspruch 14 oder Anspruch 15 dadurch gekennzeichnet , dass das Aufbringen der Ausgleichsschicht (11) mittels Strahldruckverfahren unter Aussparen der Außenkontakt- spitzen (13) bzw. der Flipchip-Kontaktspitzen erfolgt.18. The method according to claim 14 or claim 15, characterized in that the application of the compensation layer (11) by means of jet printing method with the outsourcing of the external contact tips (13) and the flip-chip contact tips takes place.
19. Verfahren nach Anspruch 14 oder Anspruch 15 dadurch gekennzeichnet , dass das Aufbringen der Ausgleichsschicht (11) mittels Schab¬ lonendruckverfahren unter Schutz der Außenkontaktspitzen (13) bzw. der Flipchip-Kontaktspitzen erfolgt.19. The method according to claim 14 or claim 15, characterized in that the application of the compensating layer (11) by means of Schab¬ ion printing process under protection of the outer contact tips (13) and the flip-chip contact tips takes place.
20. Verfahren nach Anspruch 14 oder Anspruch 15 dadurch gekennzeichnet , dass das Aufbringen der Ausgleichsschicht (11) mittels Tauch¬ verfahren und anschließendem Freilegen der Außenkontakt- spitzen (13) bzw. der Flipchip-Kontaktspitzen erfolgt. 20. The method according to claim 14 or claim 15, characterized in that the application of the compensating layer (11) by means Tauch¬ method followed by exposing the Außenkontakt- tips (13) and the flip-chip contact tips takes place.
PCT/DE2005/001922 2004-11-23 2005-10-26 Semiconductor component with a semiconductor chip and outer contacts, and process for producing the same WO2006056153A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004056534A DE102004056534A1 (en) 2004-11-23 2004-11-23 Semiconductor component with a semiconductor chip and with external contacts and method for producing the same
DE102004056534.1 2004-11-23

Publications (1)

Publication Number Publication Date
WO2006056153A1 true WO2006056153A1 (en) 2006-06-01

Family

ID=35985510

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/001922 WO2006056153A1 (en) 2004-11-23 2005-10-26 Semiconductor component with a semiconductor chip and outer contacts, and process for producing the same

Country Status (2)

Country Link
DE (1) DE102004056534A1 (en)
WO (1) WO2006056153A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8035220B2 (en) 2007-10-22 2011-10-11 Qimonda Ag Semiconductor packaging device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130256884A1 (en) 2012-03-27 2013-10-03 Intel Mobile Communications GmbH Grid fan-out wafer level package and methods of manufacturing a grid fan-out wafer level package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121689A (en) * 1997-07-21 2000-09-19 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US6194788B1 (en) * 1999-03-10 2001-02-27 Alpha Metals, Inc. Flip chip with integrated flux and underfill
US20020003293A1 (en) * 2000-07-04 2002-01-10 Yutaka Kobayashi Semiconductor device and method for fabricating same
US20020105094A1 (en) * 2001-02-07 2002-08-08 Matsuhita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same, and method for mounting semiconductor device
WO2003060985A1 (en) * 2002-01-11 2003-07-24 Motorola, Inc., A Corporation Of The State Of Delaware Semiconductor package device and method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072236A (en) * 1996-03-07 2000-06-06 Micron Technology, Inc. Micromachined chip scale package
DE19702014A1 (en) * 1996-10-14 1998-04-16 Fraunhofer Ges Forschung Chip module and method for producing a chip module
US6048755A (en) * 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area
US6291899B1 (en) * 1999-02-16 2001-09-18 Micron Technology, Inc. Method and apparatus for reducing BGA warpage caused by encapsulation
US6696748B1 (en) * 2002-08-23 2004-02-24 Micron Technology, Inc. Stress balanced semiconductor packages, method of fabrication and modified mold segment

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121689A (en) * 1997-07-21 2000-09-19 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US6194788B1 (en) * 1999-03-10 2001-02-27 Alpha Metals, Inc. Flip chip with integrated flux and underfill
US20020003293A1 (en) * 2000-07-04 2002-01-10 Yutaka Kobayashi Semiconductor device and method for fabricating same
US20020105094A1 (en) * 2001-02-07 2002-08-08 Matsuhita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same, and method for mounting semiconductor device
WO2003060985A1 (en) * 2002-01-11 2003-07-24 Motorola, Inc., A Corporation Of The State Of Delaware Semiconductor package device and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8035220B2 (en) 2007-10-22 2011-10-11 Qimonda Ag Semiconductor packaging device

Also Published As

Publication number Publication date
DE102004056534A1 (en) 2006-06-01

Similar Documents

Publication Publication Date Title
DE102005006995B4 (en) Semiconductor device with plastic housing and external connections and method for producing the same
DE10333841B4 (en) A method of producing a benefit having semiconductor device locations arranged in rows and columns and methods of making a semiconductor device
DE10045043B4 (en) Semiconductor component and method for its production
DE102005046280B4 (en) Semiconductor device with a semiconductor chip and method for producing the same
EP1324389B1 (en) Semiconductor component in a chip format and method for the production thereof
DE102006001767A1 (en) Semiconductor module with semiconductor chips and method for producing the same
DE102005056569B4 (en) Interconnection for flip-chip in package constructions
DE10223738B4 (en) Method for connecting integrated circuits
DE10022982A1 (en) Semiconductor component and method for its production
EP1779428B1 (en) Method for producing a wiring substrate of a semiconductor component comprising external contact pads for external contacts
DE102004050792A1 (en) Component module for high temperature applications and method for manufacturing such a component module
DE102006026023A1 (en) Semiconductor component, has plastic compound arranged between another plastic compound and edge sides of adhesive layer and chip and upper side of chip such that latter plastic compound does not have physical contact to chip and layer
DE10162676B4 (en) Electronic component with a semiconductor chip and a rewiring plate and system carrier for a plurality of electronic components and method for producing the same
DE10145468C1 (en) Process for fixing a semiconductor device on a switching device, used in flip-chip technology, comprises preparing a semiconductor device with bond pads on one surface
DE10250634B4 (en) Semiconductor structure with compliant interconnecting element and method of making the same
WO2006056153A1 (en) Semiconductor component with a semiconductor chip and outer contacts, and process for producing the same
DE102005051414B3 (en) Semiconductor component with wiring substrate and solder balls and production processes has central plastic mass and lower film template for lower solder ball arrangement
DE102009012522A1 (en) Semiconductor arrangement and manufacturing method
DE102005023949B4 (en) A method of manufacturing a composite panel with semiconductor chips and a plastic package and a method of manufacturing semiconductor components by means of a benefit
DE10233641B4 (en) Method for connecting an integrated circuit to a substrate and corresponding circuit arrangement
DE102005037948A1 (en) Sensor arrangement with a sensor component and a carrier and method for producing a sensor arrangement
DE10133571B4 (en) Electronic component and method for its production
DE19639934A1 (en) Method for flip-chip contacting of a semiconductor chip with a small number of connections
DE10327515B4 (en) Method for producing a substrate-based IC package
DE10325029B4 (en) Substrate based chip package

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase

Ref document number: 05810842

Country of ref document: EP

Kind code of ref document: A1