DE19702014A1 - Chip module and to methods for producing a chip module - Google Patents

Chip module and to methods for producing a chip module

Info

Publication number
DE19702014A1
DE19702014A1 DE1997102014 DE19702014A DE19702014A1 DE 19702014 A1 DE19702014 A1 DE 19702014A1 DE 1997102014 DE1997102014 DE 1997102014 DE 19702014 A DE19702014 A DE 19702014A DE 19702014 A1 DE19702014 A1 DE 19702014A1
Authority
DE
Germany
Prior art keywords
chip
characterized
wafer
method according
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1997102014
Other languages
German (de)
Inventor
Hans-Hermann Dr Oppermann
Elke Dr Zakel
Ghassem Azdasht
Paul Kasulke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19642358 priority Critical
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE1997102014 priority patent/DE19702014A1/en
Priority claimed from US08/850,547 external-priority patent/US6093971A/en
Publication of DE19702014A1 publication Critical patent/DE19702014A1/en
Application status is Ceased legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15173Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

Chip module (20) with a chip support (21) and at least one chip (22), in which the chip support is designed as a foil having a supporting layer (23) made of synthetic material and a strip conductor structure (24) with strip conductors (28), and the chip support is connected with the chip by an inserted array of a filling material (37). The strip conductors are connected on their front side with the connecting surfaces (32) of the chip and have external contact areas (26) on their rear side (27) to form a two-dimensionally distributed connecting surfaces device (34) for connecting the chip module with an electronic component or a substrate (31), and the strip conductors (28) extend on a plane on the chip contact side (35) of the supporting layer (23) facing the chip (22), the external contact areas (26) are formed by recesses in the supporting layer (23) which extend against the rear side (27) of the strip conductors (28) and the supporting layer (23) extends on the area of the connecting surfaces (30) of the chip.

Description

Die vorliegende Erfindung betrifft ein Chipmodul mit einem Chipträger und mindestens einem Chip, wobei der Chipträger als Folie ausgebildet ist mit einer Trägerschicht aus Kunststoff und einer Leiterbahnstruktur mit Leiterbahnen, und der Chipträger unter zwischenliegender Anordnung eines Füllstoffs mit dem Chip verbunden ist, wobei die Leiterbahnen auf ihrer Vorderseite mit Anschlußflächen des Chips verbunden sind und auf ihrer Rückseite Außenkontaktbereiche zur Ausbildung einer flächig verteilten Anschlußflächenanordnung zur Verbindung des Chipmoduls mit einem elektronischen Bauelement oder einem Substrat aufweisen. The present invention relates to a chip module with a chip carrier and at least one chip, wherein the chip carrier is designed as a foil with a carrier layer of plastics material and a conductor path structure with conductor paths, and the chip carrier is connected with intermediate arrangement of a filler with the chip, wherein the conductors on its front side are connected to pads of the chips and having on its rear outer contact areas to form a planar distributed array of pads for connection of the chip module to an electronic component or a substrate. Des weiteren betrifft die Erfindung ein Verfahren zur Herstellung eines derar tigen Chipmoduls. The invention further relates to a method for producing a chip module Derar term.

Chipmodule der vorgenannten Art dienen beispielsweise dazu, um ausge hend von der sehr dichten, peripheren Anschlußflächenanordnung eines Chips über den mit einer Leiterbahnstruktur versehenen Chipträger eine flächig verteilte, weniger dichte Anschlußflächenanordnung zur Verbin dung des Chips mit einer Platine oder dergleichen in konventioneller SMT(Surface-Mounted-Technology)-Technik zu ermöglichen. Chip modules of the aforementioned kind serve, for example, a flat distributed starting from the very dense peripheral array of pads of a chip on the provided with a wiring pattern chip carrier, less dense pad arrangement for Verbin dung of the chip to a circuit board or the like (in the conventional SMT Surface- mounted Technology) technology to enable. Ein ausrei chend großer Abstand zwischen den einzelnen Anschlußflächen der An schlußflächenanordnung erweist sich insbesondere deswegen als wichtig, weil die äußere Anschlußflächenanordnung in der Regel in einem Um schmelz(Reflow)-Verfahren mit der Platine oder dergleichen verbunden wird. A suffi accordingly large spacing between the individual pads of the circuit-to-surface arrangement proves particularly so as important because the outer pad assembly generally process with the circuit board or the like is connected in a melt-order (reflow). Bei zu geringem Abstand zwischen den einzelnen Anschlußflächen kann es zu Kurzschlußverbindungen zwischen einzelnen Lotbumps der Anschlußflächenanordnung kommen. Too little space between each terminal areas can cause short circuit connections between individual solder bumps of the array of pads.

Aufgrund zunehmender Anforderungen an die Miniaturisierung der Chip module wurden in der Vergangenheit, ausgehend von sogenannten "BGA"(Ball-Grid-Array)-Anschlußflächenverteilungen, Chipmodule entwickelt, die als "CSP"(Chip-Size-Package oder auch Chip-Scale-Pack age) bezeichnet werden. Due to increasing demands on the miniaturization of the chip module (Ball Grid Array) -Anschlußflächenverteilungen, chip modules (known as "CSP" chip size package or chip-scale, in the past, starting from so-called "BGA" developed Pack age) are referred to. Im Gegensatz zu den vorgenannten BGAs, bei denen die flächige Umverteilung der Chipanschlußflächen auf einer im Vergleich zur Chipoberfläche wesentlich größeren Oberfläche mittels entsprechend großer Chipträger erfolgt, steht bei den mit CSP bezeichne ten Chipmodulen für den Chipträger nur eine Fläche zur Verfügung, die im wesentlichen mit der Oberfläche des Chips übereinstimmt. In contrast to the aforementioned BGAs, in which the surface redistribution of the chip pads is carried out on a substantially larger compared to the chip surface surface by means of a correspondingly large chip carrier, is in the call with CSP th chip modules for the chip carrier only one surface available which substantially matches the surface of the chip. Daher erweist es sich bei den CSPs als wesentlich, die zur Verfügung stehende Fläche bestmöglich auszunutzen Therefore, it turns out on the CSPs as essential to exploit the available space in the best possible
Bei bekannten CSPs, wie sie beispielsweise aus der US-PS 5,367,763 oder aus "Proceedings of the 1993 International Symposium on Microelectro nics (ISHM), Dallas, Texas, pp. 318-323" bekannt sind, wird der Randbe reich der für den Chipträger zur Verfügung stehenden, mit der Oberfläche deckungsgleichen Fläche für die Anschlußverbindungen zwischen den Anschlußflächen des Chips und der Leiterbahnstruktur des Chipträgers verbraucht, so daß der Chipträger sich nur in einem um den Randbereich verminderten Innenflächenbereich erstreckt. In known CSPs as they are known for example from US Patent No. 5,367,763 or "Proceedings of the 1993 International Symposium on Micro Electro nics (ISHM), Dallas, Texas, pp. 318-323," the Randbe is rich of the chip carrier available, congruent with the surface area for the terminal connections between the pads of the chip and the wiring pattern of the chip carrier consumed, so that the chip carrier extends only in a reduced around the periphery of inner surface area. Bei derart gebildeten Chip modulen ist es daher notwendig, zur Erreichung einer voll ständigen, auch die Anschlußflächen des Chips isolierend abdeckenden Gehäusung die Peripherie der Chipoberfläche in einem nachfolgenden Arbeitsschritt mit einer separaten Abdeckung, beispielsweise einem Verguß, zu versehen. In thus formed chip modules, it is therefore necessary to provide the periphery of the chip surface in order to achieve a fully constant, the pads of the chips insulating covering Gehäusung in a subsequent step with a separate cover, such as a casting.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Chip modul bzw. ein Verfahren zur Herstellung eines Chipmoduls vorzuschla gen, das eine bessere Ausnutzung der zur Anordnung des Chipträgers zur Verfügung stehenden Chipoberfläche bei gleichzeitig möglichst einfachem Aufbau des Chipmoduls ermöglicht. The present invention therefore has for its object, module, a chip or gene vorzuschla a process for producing a chip module, which enables a better utilization of the available for placement of the chip carrier chip surface at the same time as simple as possible construction of the chip module.

Diese Aufgabe wird durch ein Chipmodul mit den Merkmalen des An spruchs 1 bzw. ein Verfahren mit den Merkmalen des Anspruchs 8 gelöst. This object is achieved by a chip module with the features of claim 1. An and a method having the features of claim 8.

Bei dem erfindungsgemäßen Chipmodul verlaufen die Leiterbahnen in einer Ebene auf der dem Chip zugewandten Chipkontaktseite der Träger schicht. In the inventive chip module, the conductor tracks run on the side facing the die chip contact side of the backing layer in a plane. Hierdurch steht die Trägerschicht selbst zur voneinander isolier ten Anordnung der umverteilten Anschlußflächen zur Verfügung, so daß die Außenkontaktbereiche zur Ausbildung der flächig verteilten An schlußflächenanordnung durch Ausnehmungen in der Trägerschicht gebil det werden können, die sich gegen die Rückseite der Leiterbahn erstrec ken. This delivers the carrier layer itself to one another isolier th arrangement of the redistributed pads available, so that the outer contact areas to form the surface distributed on can be gebil det-circuiting-face arrangement by recesses in the carrier layer ken be erstrec against the back side of the conductor track. Darüber hinaus erstreckt sich die Trägerschicht bei dem erfindungs gemäßen Chipmodul über den Bereich der Anschlußflächen des Chips, so daß die gesamte Chipoberfläche durch die Trägerschicht des Chipträgers abgedeckt wird. In addition, the backing layer extends in the fiction, modern chip module via the region of the terminal areas of the chip, so that the whole chip surface is covered by the carrier layer of the chip carrier. Insgesamt resultiert hieraus ein sehr einfacher Aufbau und eine entsprechend einfache Herstellungsmöglichkeit des Chipmoduls. Overall, this results in a very simple construction and a correspondingly simple production possibility of the chip module.

In einer ersten Ausführungsform des erfindungsgemäßen Chipmoduls ist die Trägerschicht des Chipträgers im Überdeckungsbereich mit den Anschlußflächen des Chips geschlossen ausgebildet, so daß selbst dieser Überdeckungsbereich im peripheren Bereich der Chipträgeroberfläche zur Anordnung von äußeren Anschlußflächen auf der Chipträgeroberfläche zur Verfügung steht. In a first embodiment of the chip module according to the invention the carrier layer of the chip carrier is designed to be closed in the region of overlap with the contact pads of the chip, so that even this coverage area is available in the peripheral region of the chip carrier surface for the arrangement of outer pads on the chip carrier surface.

In einer weiteren Ausführungsform des erfindungsgemäßen Chipmoduls weist der Chipträger eine Trägerschicht auf, die in einem Überdeckungs bereich mit den Anschlußflächen des Chips Öffnungen hat, welche sich gegen die Rückseite der Leiterbahnen erstrecken und zur Aufnahme von die Leiterbahnen mit den zugeordneten Anschlußflächen elektrisch verbin dendem Verbindungsmaterial dienen. In a further embodiment of the chip module according to the invention, the chip carrier has a carrier layer having extending against the rear side of the conductor tracks and for receiving the conductor tracks with the associated pads electrically verbin dendem connecting material in a Covering area with the contact pads of the chip openings serve ,

Diese Ausführungsform des Chipmoduls ermöglicht eine Herstellung, bei der sowohl die Ausnehmungen in der Trägerschicht, die zur Aufnahme von Verbindungsmaterial für die Kontaktierung des Chipmoduls mit einer Platine oder anderen Bauteilen vorgesehen sind, als auch die Öffnungen in der Trägerschicht in ein und demselben Verfahrensschritt mit Verbin dungsmaterial befüllt werden können. This embodiment of the chip module enables to a preparation in which both the recesses in the carrier layer, which are provided for receiving connecting material for contacting the chip module to a circuit board or other components, as well as the openings in the support layer in a single process step with Verbin can be filled-making material.

Die Ausführung des Chipmoduls gemäß Anspruch 4 ermöglicht eine gute Zugänglichkeit der Chipanschlußflächen für das Verbindungsmaterial, so daß eine hohe Kontaktsicherheit gewährleistet wird. The design of the chip module according to claim 4 allows a good accessibility of the chip pads for the bonding material, so that a high contact reliability is ensured.

Für den Fall, daß eine Versiegelung bzw. mechanische Stabilisierung des Verbunds aus Chip und Chipträger allein aufgrund des zwischen dem Chip und dem Chipträger angeordneten Füllmaterials nicht ausreichend ist, kann zur Ergänzung längs der Peripherie des Chips verlaufend ein vor zugsweise aus dem Füllmaterial gebildeter Stützrahmen vorgesehen sein. In the event that a seal or mechanical stabilization of the composite of chip and chip carrier alone due to the disposed between the chip and the chip carrier filling material is not sufficient to complement along the periphery of the chip can be provided extending a prior preferably from the filler material formed support frame his. Hierdurch wird in jedem Fall eine wirksame mechanische Stabilisierung des Chipmoduls erreicht, ohne daß hierzu die durch den Chip vorgegebe nen Abmessungen des Chipmoduls wesentlich vergrößert werden müßten. In this way, an effective mechanical stabilization of the chip module is achieved in any case, without the need for the pre give through the chip NEN dimensions of the chip module would have to be substantially increased.

Alternativ zur vorgenannten Möglichkeit besteht jedoch auch die Mög lichkeit, eine Versiegelung bzw. mechanische Stabilisierung des Chipmo duls durch einen Verguß des Chips vorzusehen, der die Seitenflächen des Chips mit einem die Chipoberfläche überragenden Überstand des Chipträ gers verbindet. Alternatively, however, the aforementioned possibility is also Mög friendliness to provide a sealing or mechanical stabilization of the Chipmo module needs an encapsulation of the chip with a chip surface connecting the side surfaces of the chip overhang extending beyond the Chipträ gers. Diese Art der Versiegelung bzw. mechanischen Stabilisie rung des Chipmoduls ist besonders dann vorteilhaft, wenn ein Chipmodul nach Art eines Chip-Size-Package geschaffen werden soll, bei der die Chipträgeroberfläche etwas größer als die Chipoberfläche ist, wodurch das Chipmodul einen Überstand des Chipträgers aufweist. This type of seal or mechanical stabilization tion of the chip module is particularly advantageous when a chip module is to be created in the manner of a chip-size package in which the chip carrier surface is slightly larger than the chip surface, whereby the chip module has a projection of the chip carrier ,

Für die Durchführung der Montage des Chipmoduls auf einem Substrat oder einer Platine in der bekannten SMT-Technik, bei der die auf der Chipträgeroberfläche angeordneten, beispielsweise mit Lotmaterial verse henen Außenkontaktbereiche mit entsprechend angeordneten Gegenkon takten auf dem Substrat oder der Platine verbunden werden, erweist es sich als vorteilhaft, wenn die Außenkontaktbereiche der Chipträgerober fläche mit Lotmaterial versehen sind, dessen Schmelzpunkt niedriger ist als die zur thermischen Verbindung zwischen den Kontaktmetallisierungen des Chips und den Leiterbahnen des Chipträgers notwendige Temperatur. For carrying out the mounting of the chip module on a substrate or a circuit board in the conventional SMT technique in which arranged on the chip carrier surface, for example with solder material shipping Henen external contact areas are connected to the substrate or board with correspondingly arranged Gegenkon clock, it proves are provided to be advantageous if the external contact areas of the chip carrier top surface with solder material whose melting point is lower than the thermal connection between the contact metallizations of the chip and the conductor paths of the chip carrier necessary temperature. Hierdurch wird sichergestellt, daß es aufgrund der Temperaturbeaufschla gung des Chipmoduls zur Durchführung der Lötverbindung zwischen dem Chipträger und dem Substrat bzw. der Platine nicht zu einer Destabilisie rung der Verbindungen zwischen den Kontaktmetallisierungen des Chips und den Leiterbahnen des Chipträgers kommen kann. This ensures that there can be due to the Temperaturbeaufschla supply of the chip module to carry out the solder connection between the chip carrier and the substrate and the circuit board not to a destabilization tion of the connections between the contact metallizations of the chip and the conductor paths of the chip carrier.

Als besonders vorteilhaft für die Herstellung von Chipmodulen erweist es sich, wenn die Chipmodule erfindungsgemäß in einem Modulverbund, der gebildet ist aus einem Chipträgerverbund mit einer Vielzahl zusammen hängend ausgebildeter Chipträger und einem Chipverbund, insbesondere einem Wafer mit einer Vielzahl zusammenhängend ausgebildeter Chipein heiten oder Dies, zusammengefaßt sind. To be particularly advantageous for the production of chip modules, it has proven when the chip modules according to the invention in a module the composite formed units of a chip carrier assembly with a plurality of coherently formed chip carrier and a chip assembly, in particular a wafer having a plurality of integrally formed Chipein or dies, are summarized.

Bei Durchführung des erfindungsgemäßen Verfahrens nach Anspruch 9 zur Herstellung erfindungsgemäßer Chipmodule erfolgt zunächst ein Auftra gen eines fließfähigen Füllmaterials auf die Chipoberfläche oder die Chipkontaktseite des Chipträgers. In carrying out the process according to the invention of claim 9 according to the invention for producing a chip modules Appli gene of a flowable filling material to the chip surface or the chip contact side of the chip carrier initially takes place. Dieses Füllmaterial dient einerseits zur abdichtenden Anordnung des Chipträgers auf dem Chip und andererseits zur mechanischen Stabilisierung des Chipträgers auf dem Chip. This filling material is used on the one hand for sealing assembly of the chip carrier on the chip and on the other hand, for mechanical stabilization of the chip carrier on the chip. Das Füllmaterial kann auch Klebeeigenschaften zur Ausbildung eines flächigen Verbunds zwischen dem Chip und dem Chipträger aufweisen. The filler may also have adhesive properties to form a sheet-like connections between the chip and the chip carrier. Durch ein aneinander Andrücken des Chipträgers und des Chips erfolgt eine Vertei lung des Füllmaterials im Spalt zwischen der Chipkontaktseite des Chip trägers und der Chipoberfläche. By pressing together of the chip carrier and the chip is carried out a defense development of the filler material carrier in the gap between the chip contact side of the chip and the chip surface. Aufgrund der Kontaktierung der Leiter bahnen mit den zugeordneten Kontaktmetallisierungen des Chips durch eine rückwärtige Energiebeaufschlagung der Leiterbahnen unter Zwi schenlage der Trägerschicht bleibt auch bei der Kontaktierung die Ober fläche der Trägerschicht des Chipträgers geschlossen, so daß eine Ver drängung des Füllmaterials nur zur Seite hin erfolgen kann. Due to the contacting of the conductor tracks with the associated contact metallizations of the chip by a rear energy impingement of the interconnects's location under Zvi the carrier layer remains even when the contacting the upper surface of the carrier layer of the chip carrier is closed so that a Ver crowding of the filling material can be carried out only to the side , Damit ist sichergestellt, daß das Füllmaterial die gesamte Chipoberfläche bedeckt und somit nach Herstellung der Verbindung zwischen dem Chipträger und dem Chip keine zusätzlichen Maßnahmen zur Ergänzung von Füllmaterial notwendig sind. This ensures that the filler material covers the entire chip surface, and thus no additional measures are necessary to complement filler material after the connection between the chip carrier and the chip. Vielmehr erfolgt bei dem erfindungsgemäßen Verfahren die Kontaktierung des Chipträgers auf dem Chip und die Stabilisierung des Chipmoduls durch Verteilung eines Füllmaterials im Spalt zwischen dem Chipträger und dem Chip in einem einzigen Arbeitsgang. Rather, the contact of the chip carrier on the chip and the stabilization of the chip module by distributing a filler material in the gap between the chip carrier and the chip in a single operation carried out with the inventive method.

Anspruch 10 betrifft ein alternatives erfindungsgemäßes Verfahren, bei dem anstatt des Auftragens von Füllmaterial ein bereits mit einer Kleber schicht versehener Chipträger verwendet wird. Claim 10 relates to an alternative method of the invention, wherein instead of applying a filling material with an adhesive layer already-provided chip carrier is used.

Darüber hinaus bleibt infolge der vorgenannten rückwärtigen Energiebe aufschlagung der Leiterbahnen zur Kontaktierung des Chipträgers auf dem Chip und der dadurch erhaltenen Geschlossenheit der Trägerschicht des Chipträgers auch im Peripheriebereich des Chips die Möglichkeit, Außen kontaktbereiche zur Ausbildung der flächig verteilten Anschlußflächenan ordnung auf der Chipträgeroberfläche vorzusehen. Moreover, it remains as a result of the aforementioned rear Energiebe aufschlagung of the conductor tracks for contacting the chip carrier on the chip and the unity thereby obtained, the carrier layer of the chip carrier also in the peripheral area of ​​the chip, the possibility of outer contact areas to form the surface distributed Anschlußflächenan order on the chip carrier surface provided.

Eine Alternative zu dem vorstehend erörterten erfindungsgemäßen Verfah ren zur Herstellung einzelner Chipmodule besteht in dem erfindungsgemä ßen Verfahren nach Anspruch 11, das die Herstellung einzelner erfin dungsgemäßer Chipmodule durch Vereinzelung aus einem Modulverbund betrifft, in dem eine Vielzahl erfindungsgemäß ausgebildeter Chipmodule zusammenhängend ausgebildet sind. An alternative to the above discussed inventive procedural ren for preparing single-chip modules consists in the inventive SEN method according to claim 11, which relates to the preparation of individual OF INVENTION dung according chip modules by separation from a module network in which a plurality according to the invention formed chip modules are formed contiguous. Hierzu erfolgt zunächst die Herstel lung des Modulverbunds mit einem Chipträgerverbund und einem Chipver bund gemäß Anspruch 8 und anschließend die Herstellung einer Mehrzahl einzelner Chipmodule durch Vereinzelung von Einheiten aus zumindest einem Chip und einem damit kontaktierten Chipträger aus dem Modulver bund. For this purpose the herstel is first development of the modular composite with a chip carrier assembly and a Chipver composite according to claim 8, and then the production of a plurality of individual chip modules by separation of units from at least bund a chip and thus contacted the chip carrier from the Modulver.

Dieses erfindungsgemäße Verfahren ermöglicht demnach die Herstellung von Chipmodulen auf Waferebene, wodurch mit relativ wenigen Handha bungs- oder Fertigungsschritten nicht nur die Herstellung eines einzelnen, sondern vielmehr die gleichzeitige Herstellung einer Vielzahl von Chip modulen möglich wird. Accordingly, this method of the invention enables the production of chip modules on the wafer level, whereby d connector with relatively few manufacturing steps or handle lo not only the production of an individual, but rather the simultaneous production of a plurality of chip modules is possible.

Als besonders vorteilhaft erweist es sich, wenn zur Herstellung des Modulverbunds die nachfolgende Reihenfolge von Verfahrensschritten gemäß Anspruch 12 eingehalten wird: As It is particularly advantageous if the following order of process steps is observed according to claim 12 for the preparation of the composite module:
Zunächst erfolgt die Bereitstellung eines Wafers, der mit erhöhten Kon taktmetallisierungen, die fachsprachlich auch als sogenannte "Bumps" bezeichnet werden, versehen ist, und die Bereitstellung eines Chipträger verbunds, der eine Vielzahl von auf einer gemeinsamen Trägerschicht angeordneten Leiterbahnstrukturen mit Leiterbahnen aufweist, wobei die Leiterbahnstrukturen einer jeweils definierten Anzahl von im Wafer zusammenhängend ausgebildeten Chips zugeordnet sind. initially providing a wafer taktmetallisierungen with increased Kon, which are referred to in technical language as a so-called "bumps" takes place, is provided, and the provision of a chip carrier assembly comprising a plurality of arranged on a common carrier layer conductor path structures with conductor paths, wherein the conductor structures are each associated with a defined number of contiguous formed in the wafer chips. Anschließend erfolgt der Auftrag eines fließfähigen Füllmaterials auf die Kontaktfläche des Wafers oder die Chipkontaktseite des Chipträgerverbunds, wobei es sich bei diesem Füllmaterial beispielsweise um einen Epoxyd-Kleber handeln kann. Subsequently, the application of a flowable filling material to the contact surface of the wafer or the chip contact side of the chip carrier assembly, which is can for example be an epoxy glue, in this filling material takes place. Der Auftrag des Füllmaterial auf den Wafer kann als flä chenförmig begrenzter Auftrag im Zentrum des Wafers erfolgen, gefolgt von einer Verteilung des Füllmaterials auf der Waferoberfläche durch eine Rotation des Wafers um seine Mittelpunktsachse. The mission of the filling material on the wafer can be made as sur fa chenförmig order limited in the center of the wafer, followed by a distribution of the filling material on the wafer surface by a rotation of the wafer about its center axis. Vor der flächigen Verbindung des Chipträgerverbunds mit dem Wafer, die beispielsweise durch einen Laminiervorgang durchgeführt werden kann, erfolgt eine Relativpositionierung des Wafers und des Chipträgerverbunds, derart, daß sich eine Überdeckungslage zwischen den Kontaktmetallisierungen des Wafers und Kontaktbereichen der zugeordneten Leiterbahnen der Leiter bahnstrukturen einstellt. Before the two-dimensional connection of the chip carrier assembly to the wafer, which can be carried out for example by a laminating process, then a relative positioning of the wafer and the chip carrier assembly, such that an overlap position between the contact metallizations of the wafer and contact regions of the associated conductor tracks of the circuit is established track structures. Schließlich erfolgt die flächige Verbindung zwischen dem Wafer und dem Chipträgerverbund, beispielsweise durch den vorstehend erwähnten Laminiervorgang, wobei der endgültigen Verbindung eine Vorfixierung in ausgewählten Punkten vorausgehen kann. Finally, the flat connection takes place between the wafer and the chip carrier assembly, for example by the above-mentioned laminating process, the final compound may be preceded by a pre-fixing in selected points. Nach Herstellung der flächigen Verbindung oder gleichzeitig mit dieser erfolgt die Kontaktierung der Kontaktmetallisierungen des Wafers mit den zugeordneten Leiterbahnen des Chipträgerverbunds. After preparation of the sheet-like compound, or simultaneously with this, the contacting of the contact metallizations of the wafer with the associated conductor paths of the chip carrier assembly is carried out.

Bei einer zum vorstehend erläuterten Verfahren gemäß Anspruch 12 alternativen Vorgehensweise gemäß Anspruch 13 wird anstatt des Auftra gens von Füllmaterial ein bereits mit einer Kleberschicht versehener Chipträgerverbund verwendet. In an illustrated for the above method according to claim 12 alternative procedure according to claim 13 gens an already provided with an adhesive layer chip carrier assembly of filler material is used instead of the Appli.

Wie bereits vorstehend im Zusammenhang mit dem erfindungsgemäßen Verfahren zur Herstellung eines einzelnen Chipmoduls erwähnt wurde, kann auch bei der Herstellung des gesamten Modulverbunds die Kontak tierung der Kontaktmetallisierungen des Wafers mit den Leiterbahnen des Chipträgerverbunds durch die Trägerschicht des Chipträgerverbunds hindurch erfolgen, also beispielsweise durch eine rückwärtige Kontaktie rung ohne Zerstörung der Trägerschicht im Bereich der Kontaktstellen. As already mentioned above in connection with the inventive method of manufacturing a single chip module, the Kontakt orientation made by the carrier layer of the chip carrier assembly through the contact metallizations of the wafer with the conductors of the chip carrier assembly, that is, for example, by a rear and in the manufacture of the entire module composite PLEASE CONTACT tion without destruction of the carrier layer in the region of the contact points.

Als Hilfsmittel zur Relativpositionierung kann der Wafer mit mindestens zwei Positionierungsstiften versehen sein, die in korrespondierend ausge bildete Positionierungsöffnungen in der Trägerschicht des Chipträgerver bunds eingreifen. As an aid to the relative positioning of the wafer may be provided with at least two positioning pins which engage in corresponding positioning holes being formed in the carrier layer of Chipträgerver bunds. Derartige Positionierungsstifte können als "Dummy bumps" ausgebildet sein, die, ohne an der elektrischen Verbindung zwi schen dem Wafer und dem Chipträgerverbund beteiligt zu sein, lediglich zur Erzielung und mechanischen Stabilisierung der Relativpositionierung in Eingriff mit der Trägerschicht des Chipträgerverbunds gelangen. Such positioning pins can be designed as a "dummy bumps" that may enter without interim on the electrical connection rule to be involved in the wafer and the chip carrier assembly, only to achieve and mechanical stabilization of the relative positioning in engagement with the carrier layer of the chip carrier assembly. Um nicht nur eine Starrkörperorientierung zwischen dem Wafer und dem Chipträgerverbund zu definieren, kann es sich als zweckmäßig erweisen, mehr als zwei Positionierungsstifte und eine entsprechende Anzahl von Positionierungsöffnungen vorzusehen, so daß Dehnungsbegrenzungen für beispielsweise thermisch bedingte Dehnungen in der Trägerschicht ge schaffen werden. To define not only a rigid body orientation between the wafer and the chip carrier assembly, it may prove advantageous to provide more than two positioning pins and a corresponding number of positioning holes are provide so that elongation limits for example, thermally induced strains in the substrate layer ge.

Eine Alternative bezüglich einer vorteilhaften Vorgehensweise zur Her stellung eines Modulverbunds ist durch die folgenden Verfahrensschritte definiert: An alternative with respect to an advantageous procedure for the manufacture of a position module composite is defined by the following process steps:
Zunächst erfolgt wieder die Bereitstellung eines Wafers und eines Chip trägerverbunds mit einer Vielzahl von auf einer gemeinsamen Träger schicht angeordneten Leiterbahnstrukturen mit Leiterbahnen, wobei bei dieser Verfahrensvariante ein Chipträgerverbund mit einer Trägerschicht verwendet wird, die Öffnungen aufweist, welche die Rückseite des Chip kontaktbereichs der Leiterbahnen und gegebenenfalls daran angrenzende Umgebungsbereiche freigeben. First, the provision of a wafer and a chip is again carrier assembly with a plurality of on a common carrier layer disposed conductor path structures with conductor paths, wherein a chip carrier assembly is used with a carrier layer in this process variant having openings, which contact area the back of the chip of the conductor paths and where appropriate, it release adjacent surrounding regions. Anschließend erfolgt der Auftrag eines fließfähigen Füllmaterials, das, wie bei der vorstehend geschilderten Verfahrensvariante als ein Epoxyd-Kleber ausgebildet sein kann, auf die Kontaktoberfläche des Wafers oder die Chipkontaktseite des Chipträger verbunds, derart, daß die Anschlußflächen des Wafers oder hierauf aufge brachte Kontaktmetallisierungen bzw. die Öffnungen der Trägerschicht freibleiben. Subsequently, the application of a flowable filler material takes place, which may be formed as an epoxy adhesive as the above-described process variant, the contact surface of the wafer or the chip contact side of the chip carrier assembly so that the pads of the wafer or applied thereto contact metallizations or the openings of the support layer. remain free. Hierauf erfolgt die Relativpositionierung des Wafers und des Chipträgerverbunds, derart, daß sich eine Überdeckungslage zwischen den Anschlußflächen des Wafers bzw. darauf aufgebauten Kontaktmetallisie rungen und den Öffnungen in der Trägerschicht des Chipträgerverbunds einstellt. This is followed by the relative positioning of the wafer and the chip carrier assembly, such that an overlapping position between the pads of the wafer or it Kontaktmetallisie constructed to stanchions and adjusts the openings in the carrier layer of the chip carrier assembly. Anschließend erfolgt eine flächige Verbindung zwischen dem Wafer und dem Chipträgerverbund und eine Kontaktierung der Anschluß flächen des Wafers bzw. der darauf angeordneten Kontaktmetallisierungen mit den Chipkontaktbereichen der zugeordneten Leiterbahnen durch Einbringung von Verbindungsmaterial in die Öffnungen der Trägerschicht des Chipträgerverbunds. Subsequently, a flat connection between the wafer and the chip carrier assembly and bonding of the pads of the wafer or arranged thereon contact metallizations with the chip contact areas of the associated conductor paths by introduction of connecting material into the orifices of the carrier layer of the chip carrier assembly.

Die vorstehend erörterte Verfahrensvariante ermöglicht die Herstellung von eingangs erörterten erfindungsgemäßen Chipmodulen, bei denen sowohl die Verbindungsmaterialdepots in den Ausnehmungen der Träger schicht, die zur Kontaktierung des Chipmoduls mit anderen Bauteilen dienen, als auch das Verbindungsmaterial in den Öffnungen in der Träger schicht zur Ermöglichung einer Kontaktierung zwischen den Leiterbahnen der Leiterbahnstruktur und den Chipanschlußflächen in einem Arbeitsgang eingebracht werden können. The method discussed above variant allows the preparation of the initially discussed inventive chip modules in which layer both the joining material deposits in the recesses of the carrier, which serve for contacting the chip module with other components, as well as the connecting material in the orifices in the carrier layer for enabling contact can be introduced between the conductor tracks of the conductor track structure and the chip pads in one operation.

Eine weitere Alternative ist durch ein Verfahren gemäß Anspruch 17 gegeben. A further alternative is given by a method according to claim 17th

Die Kontaktierung kann durch Abscheidung von Verbindungsmaterial in den Öffnungen der Trägerschicht erfolgen, wobei sich in Versuchen besonders eine stromlose, also autokatalytische Abscheidung von Verbin dungsmaterial durch Einbringung des Modulverbunds in ein entsprechen des Materialbad als vorteilhaft erwiesen hat. The contacting can be effected by deposition of connecting material in the orifices of the carrier layer, particularly an electroless plating, so autocatalytic deposition of Verbin has dung material proved by incorporation of the module into a corresponding composite of Materialbad advantageous in tests. Bei diesem Materialbad kann es sich beispielsweise um ein Nickel-, Kupfer oder Palladiumbad handeln. In this Materialbad it may be a nickel, copper or palladium bath, for example.

Die Kontaktierung kann auch durch Einbringung von Lotmaterial oder leitfähigem Kleber in die Öffnungen der Trägerschicht erfolgen, wobei hier alle bekannten Techniken zur Einbringung von Lotmaterial, also beispielsweise eine Schablonenbelotung oder auch eine Einbringung von stückigem Lotmaterial, eingesetzt werden können. The contacting may also be effected by incorporation of solder or conductive adhesive into the openings of the support layer, can be any of the known techniques for the introduction of solder material, thus for example a Schablonenbelotung or an insertion of pieces of solder material used here.

Gleichzeitig mit der Einbringung des Verbindungsmaterials in die Kon taktöffnungen der Trägerschicht kann eine Einbringung des Verbindungs materials in die Ausnehmungen der Trägerschicht erfolgen. Simultaneously with the introduction of the bonding material into the con tact openings of the support layer can be made a contribution of connecting material into the recesses of the support layer.

Unabhängig von der Art und Weise der Herstellung des Modulverbunds erweist es sich als vorteilhaft, wenn der Wafer auf seiner Rückseite mit einer Deckschicht versehen ist, die als Oberflächenschutz und auch zur Erzielung einer mechanischen Stützwirkung eingesetzt werden kann. Regardless of the manner of preparation of the module composite, it proves to be advantageous if the wafer is provided on its back with a top layer which can be used as surface protection and also to achieve a mechanical supporting action. Zusammen mit der Trägerschicht des Chipträgerverbunds ergibt sich somit nach Vereinzelung der Chipmodule aus dem Modulverbund ein gekapseltes Chipmodul. Together with the carrier layer of the chip carrier assembly thus results after separating the chip modules from the module an encapsulated composite chip module.

Zur Erzeugung dieser Deckschicht hat sich ein Auftrag von Epoxyd-Ma terial auf die Rückseite des Wafers als geeignet erwiesen. To produce this top layer is an order of epoxy Ma has TERIAL found to be suitable to the backside of the wafer. Eine weitere Möglichkeit besteht darin, zur Ausbildung der Deckschicht eine Folie auf die Rückseite des Wafers aufzubringen. A further possibility is to apply to the formation of the cover layer a film to the backside of the wafer. Die Folie kann mit einer Be schriftung, beispielsweise zur Kennzeichnung einzelner Chips des Wafers, versehen sein. The film may schriftung with a Be, be provided, for example for the identification of individual chips of the wafer.

Unabhängig von der Art und Weise der Herstellung des Modulverbunds erfolgt nach dessen Fertigstellung eine Vereinzelung von Chipmodulen aus dem Modulverbund durch Trennung aneinander angrenzender Chipmodule längs definierter Trennlinien. Regardless of the manner of manufacture of the composite module is performed when it is complete a separation of chip modules from the module composite by separation of adjacent chip modules along defined parting lines. In diesem Zusammenhang erweist es sich als besonders vorteilhaft, wenn hierzu das ohnehin zur Vereinzelung von Chips aus einem Waferverbund eingesetzte Sägeverfahren durchgeführt wird. In this context, it proves to be particularly advantageous if this is already done for separating chips from a wafer assembly used sawing.

Vor der Vereinzelung der Chipmodule aus dem Modulverbund kann eine hinsichtlich des Aufwands und der damit verbundenen Kosten besonders günstige elektrische Überprüfung der noch im Waferverbund angeordneten Chips über die Leiterbahnstrukturen des Chipträgerverbunds erfolgen. Before the separation of the chip modules from the module composite particularly favorable in terms of expense and costs associated with electrical verification of arranged still in the wafer composite chips on the printed circuit structures of the chip carrier assembly can take place.

Eine besonders gleichmäßige Form des Andrückens zur Herstellung der Verbindung zwischen dem Chipträger bzw. dem Chipträgerverbund und dem Chip bzw. dem Wafer wird erreicht, wenn das aneinander Andrücken der Chipträger bzw. des Chipträgerverbunds und der Chipoberfläche bzw. der Waferoberfläche mittels Vakuum erfolgt. A particularly uniform shape of pressing for the production of the connection between the chip carrier or the chip carrier assembly and the chip or the wafer is achieved if the another pressing of the chip carrier or the chip carrier assembly and chip surface or the wafer surface by means of vacuum. Bei genügend steif ausgebil deter Folie oder auch durch Aufbringen einer Zugspannung in Folienlängs richtung gegen Durchbiegung stabilisierter Folie kann es auch ausreichend sein, das Andrücken des Chipträgers allein durch die zur Energiebeauf schlagung des Chipträgers bzw. des Chipträgerverbunds verwendete Verbindungseinrichtung auszuführen. At sufficiently stiff ausgebil deterministic film or by applying a tensile stress in the film longitudinal direction against bending stabilized film, it may be sufficient to perform the pressing of the chip carrier only by the suppression of the Energiebeauf of the chip carrier or the chip carrier assembly connecting means used. In diesem Fall dient der zur Verbin dung der Leiterbahnen mit den Chipanschlußflächen erforderliche An pressdruck gleichzeitig zum Andrücken des Chipträgers bzw. des Chipträ gerverbunds gegen die Chipoberfläche bzw. die Waferoberfläche. In this case, the required on to the conductor tracks Verbin dung with the chip pads gerverbunds serves simultaneously contact pressure for pressing the chip carrier or the Chipträ against the chip surface or the wafer surface.

Zur Erzeugung von Lotbumps auf dem Chipträger bzw. dem Chipträger verbund, die zur Verbindung des Chipmoduls mit einem Substrat, einer Platine oder dergleichen dienen, können die Außenkontaktbereiche des Chipträgers bzw. des Chipträgerverbunds in einem Schablonenauftrags verfahren mit Lotmaterial versehen werden, wobei die Trägerschicht selbst in einem nachfolgenden Umschmelzverfahren als Lötstopmaske dient. For the production of solder bumps on the chip carrier or the chip carrier assembly, which serve for the connection of the chip module comprising a substrate, a circuit board or the like, the external contact areas of the chip carrier or the chip carrier assembly can be traversed in a stencil job are provided with solder material, wherein the support layer itself in a subsequent remelting is used as a solder mask. Hierdurch wird die Erzeugung der Lotbumps auf besonders einfache Art und Weise möglich. In this way, the generation of solder bumps in a particularly simple manner is possible.

Eine weitere Möglichkeit besteht darin, die Außenkontaktbereiche in einem Bestückungsverfahren mit Lotmaterialformstücken zu versehen, wobei in diesem Fall die durch die Ausnehmungen in der Trägerschicht gebildeten Außenkontaktbereiche als positionierende Aufnahmen für das Lotmaterial dienen. Another possibility is to provide the outer contact portions in a mounting process with solder material, which are used in this case, the external contact regions formed by the recesses in the carrier layer as positioning seats for the solder material.

Zur Verbindung zwischen den Kontaktmetallisierungen des Chips bzw. des Wafers und den Leiterbahnen des Chipträgers bzw. des Chipträgerver bunds können unterschiedliche Verfahren eingesetzt werden, deren ge meinsames Merkmal darin besteht, daß bei einer rückwärtigen Energiebe aufschlagung der Leiterbahnen unter Zwischenlage der Trägerschicht die Trägerschicht im wesentlichen unversehrt und geschlossen bleibt. For the connection between the contact metallizations of the chip or of the wafer and the conductor paths of the chip carrier or of the Chipträgerver bunds different methods may be used whose ge common feature is that at a rear Energiebe of the conductor paths with interposition of the carrier layer aufschlagung the support layer substantially remains intact and closed. Als besonders geeignete Verfahren erscheinen in diesem Zusammenhang Lötverfahren und Thermokompressionsverfahren, die mittels einer rück wärtigen Energiebeaufschlagung der Leiterbahnen mit Laserstrahlung durchgeführt werden, wobei die Laserstrahlung durch eine rückwärtig unter Druck an der Trägerschicht anliegende Lichtleitfaser eingeleitet wird. A particularly suitable method wherein the laser radiation is initiated by a backward under pressure to the backing layer adjacent optical fiber appear in this connection, soldering and thermo-compression methods, which are performed by means of a back wärtigen energization of the conductor tracks with laser radiation. Eine weitere Möglichkeit besteht darin, ein Ultraschallverfahren einzusetzen, bei dem ein Ultraschallstempel rückwärtig auf die Träger schicht aufgesetzt wird und durch die im Bereich der Verbindungsstelle komprimierte Trägerschicht Ultraschallschwingungen in die Verbindungs stelle zwischen der betreffenden Leiterbahn und der Chipanschlußfläche einbringt. A further possibility is to use an ultrasonic method, in which an ultrasonic stamp is rearwardly attached layer on the support and by the compressed in the area of ​​the joint support layer ultrasonic vibrations in the connection point is introduced between the relevant conductor and the chip pad.

Nachfolgend wird ein Ausführungsbeispiel des erfindungsgemäßen Chip moduls sowie ein mögliches Verfahren zur Herstellung eines derartigen Chipmoduls unter Bezugnahme auf die Zeichnungen näher erläutert. An embodiment of the chip module according to the invention as well as a possible method for manufacturing such a chip module is explained in detail with reference to the drawings. Es zeigen: Show it:

Fig. 1 ein Ausführungsbeispiel eines Chipmoduls mit einem auf einem Chip kontaktierten Chipträger; Figure 1 shows an embodiment of a chip module with a chip carrier contacted on a chip.

Fig. 2 bis 6 den Aufbau eines Chipträgers; Figs. 2 to 6 shows the structure of a chip carrier;

Fig. 7 den Chipträger und den Chip unmittelbar vor Her stellung des Chipmoduls, Fig. 7 shows the chip carrier and the chip immediately before Her position of the chip module,

Fig. 8 den Chipträger und den Chip während der Herstel lung der Verbindung zwischen dem Chipträger und dem Chip; Fig. 8 is the chip carrier and the chip during the herstel development of the connection between the chip carrier and the chip;

Fig. 9 die Herstellung eines längs der Peripherie des Chips verlaufenden Dicht- bzw. Stützrahmens; Figure 9 illustrates the preparation of a along the periphery of the chip extending sealing or support frame.

Fig. 10 einen den Chip einschließenden Verguß; FIG. 10 is a chip enclosing potting;

Fig. 11 die nachträgliche Applikation von Lotmaterial auf dem Chipträger; Figure 11 shows the subsequent application of solder on the chip carrier.

Fig. 12 bis 14 mehrere Beispiele für flächig verteilte Anschlußflä chenanordnungen auf dem Chipträger verschiedener Chipmodule; . 12 to 14 are several examples of surface distributed Anschlußflä chenanordnungen on the chip carrier different chip modules;

Fig. 15 einen Modulverbund aus einem Wafer und einem darauf angeordneten Chipträgerverbund in Drauf sicht; FIG. 15 is a modulus composite of a wafer and a chip carrier assembly disposed thereon in plan view;

Fig. 16 eine vergrößerte Einzeldarstellung eines Chipträgers aus dem in Fig. 15 dargestellten Chipträgerverbund; Figure 16 is an enlarged detail view of a chip carrier of the embodiment shown in Figure 15 chip carrier assembly..;

Fig. 17 eine Einzeldarstellung eines Verbindungsaufbaus zwischen einer Außenanschlußfläche eines Chipträ gers und einer Chipanschlußfläche eines Chips in Draufsicht; Figure 17 is a detail view of a connecting structure between an outer surface of a terminal Chipträ gers and a die attach pad of a chip in plan view.

Fig. 18 den in Fig. 17 dargestellten Verbindungsaufbau in einer Seitenansicht vor der Applikation von Verbin dungsmaterial; Figure 18 shows the connection structure 17 shown in a side view prior to the application of Verbin-making material in Fig..;

Fig. 19 eine in der Ansicht Fig. 18 entsprechende Darstel lung des Verbindungsaufbaus nach der Applikation von Verbindungsmaterial; Figure 19 is a view in Figure 18 corresponding depicting development of the connecting structure according to the application of bonding material..;

Fig. 20 eine Schnittansicht der Verbindung zwischen einer Leiterbahn des Chipträgers und der Chipanschlußflä che gemäß dem Schnittlinienverlauf XX-XX in Fig. 19. Fig. 20 is a sectional view of the connection between a bus of the chip carrier and the Chipanschlußflä che according to the section line XX-XX in Fig. 19.

Fig. 1 zeigt ein Chipmodul 20 mit einem Chipträger 21 , der auf einem Chip 22 kontaktiert ist. Fig. 1 shows a chip module 20 with a chip carrier 21 which is contacted on a chip 22. Das in Fig. 1 dargestellte Chipmodul 20 wird auch als Chip-Size-Package (CSP) bezeichnet, da die wesentlichen Ab messungen des Chipmoduls 20 durch den Chip 22 bestimmt sind. The chip module 20 illustrated in FIG. 1 is also referred to as a chip size package (CSP) as the main From measurements of the chip module 20 are determined by the chip 22. Als Definitionsgröße für ein CSP gilt in der Fachwelt allgemein ein Verhältnis von 0,8 bis 1,2 zwischen der Chipoberfläche und der Oberfläche des Chipträgers. As a definition size for a CSP, a ratio of 0.8 to 1.2 between the chip surface and the surface of the chip carrier is considered in the art generally.

Bei dem in Fig. 1 dargestellten Chipmodul 20 wird ein Chipträger 21 aus einer dreilagigen Folie verwendet mit einer Trägerschicht 23 aus Polyimid und einer als Leiterbahnstruktur 24 ausgebildeten Kontaktschicht aus Kupfer, die hier über eine Kleberschicht 25 mit der Trägerschicht 23 verbunden ist. In the example shown in Fig. 1 chip module 20, a chip carrier 21 from a three-layer film is used with a carrier layer 23 made of polyimide and formed as a conductor track structure 24 contact layer of copper, which here is connected via an adhesive layer 25 to the backing layer 23. Die Trägerschicht 23 ist mit Ausnehmungen 26 versehen, die sich von der Oberfläche der Trägerschicht 23 bis zu einer Rückseite 27 von die Leiterbahnstruktur 24 bildenden einzelnen Leiterbahnen 28 er streckt. The backing layer 23 is provided with recesses 26, which from the surface of the carrier layer 23 to a rear side 27 forming of the wiring pattern 24 individual conductor tracks 28 it extends. Diese Ausnehmungen 26 bilden Außenkontaktbereiche, die mit Lotmaterialdepots 29 zur Kontaktierung mit Anschlußflächen 30 eines in Fig. 1 mit strichpunktiertem Linienverlauf angedeutetem Substrats 3 1 dienen. These recesses 26 form the outer contact areas used with soldering material deposit 29 for making contact with connection pads 30 of an indicated in Fig. 1 with strichpunktiertem curve substrate 3 1.

Fig. I zeigt beispielhaft zwei von einer Vielzahl peripher auf der Chip oberfläche angeordneten Chipanschlußflächen 32 , die mit Kontaktmetalli sierungen 33 versehen sind. FIG. I shows an example of two arranged by a plurality peripheral surface on the smart chip pads 32 that are provided sierungen with Kontaktmetalli 33rd Die Kontaktmetallisierungen sind mit jeweils zugeordneten Leiterbahnen 28 kontaktiert, so daß durch die Leiterbahnen 28 eine "Umverdrahtung" der peripher auf der Chipoberfläche angeordne ten Chipanschlußflächen 32 in eine flächig verteilte, hinsichtlich des Abstandes zwischen den einzelnen Anschlußflächen aufgeweitete An schlußflächenanordnung 34 auf der Oberfläche des Chipträgers 21 erfolgt. The contact metallizations are contacted with each associated conductor tracks 28, so that distributed by the conductor tracks 28 a "rewiring" of the peripherally arrange on the chip surface th chip pads 32 in a two-dimensionally, with respect to the spacing between the individual pads expanded to final surface arrangement 34 on the surface of the chip carrier 21 takes place. Zur abdichtenden Verbindung des Chipträgers 21 mit dem Chip 22 und zur mechanischen Stabilisierung des als flexible Folie ausgebildeten Chipträ gers 21 ist in einem zwischen einer Chipkontaktseite 35 und der Chip oberfläche ausgebildeten Spalt 36 ein Füllmaterial 37 mit Haft- oder Klebewirkung vorgesehen, das fachsprachlich auch als "Underfiller" bezeichnet wird. For sealingly connecting the chip carrier 21 to the chip 22 and for the mechanical stabilization of the formed as a flexible film Chipträ gers 21 in a surface between a chip contact side 35 and the chip formed gap 36 a filler material 37 is provided with adhesive or bonding effect, the fachsprachlich as "underfill" is called.

In den Fig. 2 bis 6 ist in chronologischer Abfolge die Herstellung des in Fig. 1 zur Erzeugung der Chipträger-Anordnung 20 verwendeten Chipträ gers 21 erläutert. In Figs. 2 to 6 the production of the Chipträ gers 21 used in Fig. 1 for the production of the chip carrier assembly 20 in chronological order is explained. Wie Fig. 2 zeigt, ist Basis bei der Herstellung des Chipträgers 21 eine dreilagige Folie 38 mit einer die Trägerschicht 23 mit der Leiterbahnstruktur 24 verbindenden Kleberschicht 25 . As shown in FIG. 2, is based in the manufacture of the chip carrier 21 is a three layer film 38 having a carrier layer 23 connected to the conductor track structure 24 adhesive layer 25. In einer ver einfachten Ausführung ist es jedoch auch möglich, eine mit dem Chipträ ger 21 vergleichbare Ausführung eines Chipträgers, ausgehend von einer Folie, zu schaffen, bei der die Leiterbahnstruktur unmittelbar auf der Trägerschicht, also ohne zwischenliegende Anordnung einer Kleber schicht, angeordnet ist. Is in a ver simplified embodiment, however, it is also possible to use a carrier with the Chipträ 21 similar embodiment of a chip carrier, starting from a film to provide, in which the wiring pattern layer directly on the support layer, without intermediate arrangement of an adhesive disposed.

Die Folie 38 , die als Endlosfolie ausgebildet sein kann, weist in jedem Fall die in der Trägerschicht 23 vorgesehenen, bis zur Rückseite 27 der Lei terbahnen 28 reichenden Ausnehmungen 26 auf, wobei die Ausnehmungen beispielsweise durch geeignete Ätzverfahren oder auch durch Laserablati on erzeugt werden können. The film 38 may be formed as a continuous film, has in each case provided in the carrier layer 23 to the back 27 of the Lei terbahnen 28 reaching recesses 26, the recesses can be produced for example by suitable etching methods or by Laserablati on ,

Für den Fall, daß in den Ausnehmungen 26 mittels eines Schablonenauf tragsverfahrens Lotmaterial 42 zur Erzeugung der Lotmaterialdepots 29 ( Fig. 1 und 6) eingebracht werden soll, kann, wie in Fig. 3 dargestellt, eine Schablone 39 auf die Trägerschicht 23 aufgelegt werden, und zwar so, daß in der Schablone 39 vorgesehene Schablonenöffnungen 40 dec kungsgleich mit den Ausnehmungen 26 in der Trägerschicht 23 zu liegen kommen. To be introduced in the case that in the recesses 26 by means of a Schablonenauf supporting method solder material 42 for forming the soldering material deposit 29 (Fig. 1 and 6), as shown in FIG. 3, a template to be applied to the carrier layer 23 39, in such a way that 40 dec effect equal to come to lie in the carrier layer 23 in the mask 39 provided with the recesses stencil apertures 26th

In die aus den übereinanderliegend angeordneten Ausnehmungen 26 und Schablonenöffnungen 40 gebildeten Lotmaterialaufnahmen 41 wird nach flächigem Auftrag des Lotmaterials 42 auf die Oberfläche der Schablone 39 durch einen hier nicht näher dargestellten Rakel oder dergleichen eine Befüllung der Lotmaterialaufnahmen 41 mit Lotmaterial 42 in der in Fig. 4 dargestellten Art und Weise erzielt. In consisting of the superimposed arranged recesses 26 and stencil openings formed 40 Lotmaterialaufnahmen 41 is by planar application of the solder material 42 on the surface of the stencil 39 by a here not further doctor blade or the like shown a filling of Lotmaterialaufnahmen 41 with solder 42 as shown in FIG. 4 manner illustrated achieved.

Wie in Fig. 5 dargestellt, verbleiben nach Abnahme der Schablone 39 von der Trägerschicht 23 beispielsweise aus pastösem Lotmaterial gebildete Lotmaterialmengen 68 in den Ausnehmungen 26 . As shown in Fig. 5, left after removal of the mask 39 Lotmaterialmengen formed by the support layer 23, for example, paste-like brazing material 68 in the recesses 26. Durch ein nachfolgendes Umschmelzverfahren werden dann die in Fig. 6 dargestellten meniskusar tig geformten Lotmaterialdepots 29 erzeugt, wobei die Trägerschicht 23 während des Umschmelzens als Lötstopmaske dient. By a subsequent remelting the meniskusar tig shaped soldering material deposit 29 shown in Fig. 6 are then generated, wherein the support layer 23 serves as a solder mask during remelting.

Fig. 7 zeigt, wie ausgehend von dem entsprechend den Erläuterungen zu den Fig. 2 bis 6 erzeugten Chipträger 21 das in Fig. 1 dargestellte Chip modul 20 gebildet wird. Fig. 7 shows how, starting from the corresponding to the explanations of FIGS. 2 to 6 produced chip carrier 21, the chip shown in FIG. 1, module 20 is formed. Hierzu erfolgt ein Auftrag einer definierten Füllmaterialmenge 43 auf die Chipoberfläche und eine dem gewählten Verfahren zur Verbindung der Kontaktmetallisierungen 33 des Chips mit den Leiterbahnen 28 des Chipträgers 21 entsprechende Präparierung der im Ausgangszustand aus Aluminium bestehenden Chipanschlußflächen 32 . For this purpose, an order is carried out a defined quantity of filler material 43 to the chip surface and the method chosen for connecting the contact metallizations of the chip 33 with the conductor tracks 28 of the chip carrier 21 corresponding preparation in the initial state of the existing aluminum chip pads 32nd Im vorliegenden Fall sind die Chipanschlußflächen 32 mit als Nickelbumps ausgebildeten Kontaktmetallisierungen 33 mit einem Lotüberzug 44 aus einer Gold/Zinn-Legierung versehen, um die Kontaktierung der Leiterbah nen 28 des Chipträgers 21 mit den Kontaktmetallisierungen 33 des Chips 22 in einem nachfolgend unter Bezugnahme auf Fig. 8 noch näher erläu terten Lötverfahren durchführen zu können. In the present case, the chip pads are provided 32 constructed as Ni bumps contact metallizations 33 with a solder coating 44 made of a gold / tin alloy to NEN the contacting of the PCB tracks 28 of the chip carrier 21 to the contact metallization 33 of the chip 22 in a below with reference to Figure . 8 to perform even closer erläu failed soldering.

Dabei kann der Gold/Zinn-Lotüberzug 44 durch einfaches Eintauchen der Kontaktmetallisierungen 33 in eine entsprechend flüssig ausgebildete Legierung aufgebracht werden. Here, the gold / tin solder coating 44 can be applied by simply dipping the contact metallizations 33 in a correspondingly formed liquid alloy.

Zur Herstellung des Chipmoduls 20 ( Fig. 1), also des festen mechanischen Verbunds zwischen dem Chipträger 21 und dem Chip 22 , wird nun der Chipträger 21 gegen die Oberfläche des Chips 22 gedrückt, so daß die auf die Chipoberfläche aufgebrachte Füllmaterialmenge 43 bei Ausbildung des Spaltes 36 zwischen der Chipkontaktseite 35 des Chipträgers 21 und der Chipoberfläche nach außen zur Peripherie des Chips 22 verdrängt wird und sich gleichmäßig auf der Chipoberfläche bis hin zu Außenrändern 45 des Chips 22 verteilt. For the production of the chip module 20 (Fig. 1), so the fixed mechanical interconnection between the chip carrier 21 and the chip 22, the chip carrier 21 is now pressed against the surface of the chip 22 so that the force applied to the chip surface filler amount 43 when forming the gap 36 is displaced between the chip contact side 35 of the chip carrier 21 and the chip surface outward to the periphery of the chip 22 and is distributed uniformly on the chip surface to outer edges 45 of the chip 22nd

Fig. 8 zeigt, daß dieses Andrücken des Chipträgers 21 , der sich in der Darstellung gemäß Fig. 8 noch im endlosen Folienverbund befindet, mittels einer Vakuumeinrichtung 46 ausgeführt werden kann, bei der der Chip 22 in einer Chipaufnahme 47 fixiert ist und der Chipträger 21 über einen die Chipaufnahme 47 umgebenden Ringkanal 48 durch Vakuumwir kung (Pfeil 50 ) gegen die Chipoberfläche gesogen wird. Fig. 8 shows that this pressing of the chip carrier 21, which is still in the representation according to Fig. 8 in the endless film composite can be carried out by means of a vacuum device 46, in which the chip is fixed in a chip receiving 47 22 and the chip carrier 21 a chip receiving 47 surrounding annular duct 48 is sucked through Vakuumwir effect (arrow 50) against the chip surface. Dabei ist in Fig. 8 deutlich zu erkennen, daß aufgrund des Kapillareffekts im Spalt 36 zwi schen dem Chipträger 21 und dem Chip 22 eine Verteilung des Füllmateri- als 37 über die Außenränder 45 des Chips 22 hinaus erfolgt, so daß sich im Bereich eines möglichen Überstands 49 des Chipträgers 21 über die Oberfläche des Chips 22 eine zusätzlich abstützende Wirkung ergibt. In this case, that Zvi the chip carrier 21 and the chip 22's a distribution of Füllmateri- than 37 about the outer edges 45 of the chip 22, due to the capillary phenomenon in the gap 36 can be clearly seen in Fig. 8, is carried out, so that in the area of a possible supernatant 49 of the chip carrier 21 results in an additional 22 supporting action over the surface of the chip.

Wie ebenfalls in Fig. 8 dargestellt, kann zur Fixierung des Chips 22 in der Chipaufnahme 47 ebenfalls, wie durch den Pfeil 50 angedeutet, Vakuum wirkung eingesetzt werden. As also shown in Fig. 8, for the fixing of chip 22 in the chip receiver 47 can also, as indicated by the arrow 50, the vacuum effectively be used. Um zu verhindern, daß es aufgrund des Austritts von Füllmaterial 37 aus dem Spalt 36 im Bereich des Überstands 49 zu Verklebungen mit der Innenwand der Chipaufnahme 47 kommt, ist die Innenwand der Chipaufnahme 47 mit einer Antihaftbeschichtung 51 versehen. In order to prevent that occurs due to the escape of filler material 37 from the gap 36 in the region of the projection 49 to bonding with the inner wall of the chip receiver 47, the inner wall of the chip receiver 47 is provided with a non-stick coating 51st

Wie aus Fig. 8 ferner zu ersehen ist, wird zur Verbindung der Leiterbah nen 28 des Chipträgers 21 mit den Kontaktmetallisierungen 33 des Chips 22 die Trägerschicht 23 des Chipträgers 21 über eine Lichtleitfaser 52 unter gleichzeitiger Aufbringung eines Anpreßdrucks mit Laserstrahlung 53 beaufschlagt. As can be seen further from FIG. 8, for connecting the PCB tracks is applied via an optical fiber 52 with simultaneous application of a contact pressure with laser radiation 53 nen 28 of the chip carrier 21 to the contact metallization 33 of the chip 22, the backing layer 23 of the chip carrier 21. Die Laserstrahlung 53 durchdringt das optisch durchläs sige Polyimid der Trägerschicht 23 oder einen anderen für Laserstrahlung optisch durchlässigen, als Trägerschicht verwendeten Kunststoff und wird im Bereich der Leiterbahn 28 absorbiert, so daß im Bereich der Verbin dungsstelle zwischen der Leiterbahn 28 und der zugeordneten Kontakt metallisierung 33 die für die thermische Verbindung notwendige Tempe ratur induziert wird. The laser radiation 53 penetrates the optically durchläs SiGe polyimide of the carrier layer 23 or other optically transmissive for the laser radiation, used as a support layer of plastic and is absorbed in the portion of the wiring 28, so that binding site in the region of Verbin between the strip conductor 28 and the associated contact metallization 33 necessary for the thermal connection Tempe induced temperature. Dabei wird durch den mit der Lichtleitfaser 52 auf die Trägerschicht 23 aufgebrachten Anpreßdruck möglicherweise zwischen der Leiterbahn 28 und der Kontaktmetallisierung 33 bzw. dem auf die Kontaktmetallisierung 33 aufgebrachten Lotüberzug 24 angeordnetes Füllmaterial 37 verdrängt, so daß die Verbindung nicht durch Füllmaterial 37 beeinträchtigt werden kann. Thereby arranged by the applied to the optical fiber 52 to the support layer 23 contact pressure may be between the strip conductor 28 and the contact metallisation 33 and the pressure applied to the contact metallization 33 solder coating 24 filling material 37 is displaced so that the connection can not be affected by filler 37th

Falls es zur Erzielung einer planen Oberfläche des auf den Chip 22 appli zierten Chipträgers 21 notwendig sein sollte, kann noch ein in Fig. 8 nicht näher dargestelltes zentrales Stempelwerkzeug zur Erzeugung einer ebenen Anlage des Chipträgers 21 eingesetzt werden. If it should be necessary to achieve a planar surface of the appli ed to the chip 22 chip carrier 21, still a not-shown in Fig. 8 central punch tool can be used to produce a flat contact of the chip carrier 21.

Neben der vorstehend geschilderten Verbindung der Leiterbahnen 28 des Chipträgers 21 mit den Kontaktmetallisierungen 33 des Chips 22 im Lötverfahren ist es auch möglich, das in Fig. 8 dargestellten Verbin dungsmittel, also die durch Laserenergie beaufschlagte Lichtleitfaser 52 , zur Ausführung einer Thermokompressionsverbindung zu verwenden, zu deren Vorbereitung die als Nickelbumps ausgeführten Kontaktmetallisie rungen 33 nicht mit dem Lotüberzug 44 , sondern mit einem dünnen Goldüberzug versehen werden. In addition to the above-described connection of the conductor tracks 28 of the chip carrier 21 to the contact metallization layers 33 of the chips 22 in the soldering method, it is also possible to Verbin shown in Fig. 8 dung medium, so the applied laser energy optical fiber 52, to use to perform a thermocompression bonding to their preparation, the Kontaktmetallisie designed as Ni bumps not stanchions 33 with the solder coating 44, but are provided with a thin gold coating.

Eine weitere Möglichkeit zur Herstellung der Verbindung zwischen den Leiterbahnen 28 des Chipträgers 21 und den Kontaktmetallisierungen 33 bzw. unmittelbar mit den unpräparierten Aluminiumanschlußflächen 32 des Chips 22 besteht darin, anstatt der in Fig. 8 dargestellten Lichtleitfaser 52 einen Ultraschalldorn zu verwenden, der mit Ultraschall beaufschlagt wird und die Ultraschallschwingungen über einen verdichteten Bereich der Trägerschicht 23 auf den Verbindungsbereich zwischen den Leiterbahnen 28 und den jeweils zugeordneten Chipanschlußflächen 32 überträgt. A further possibility for establishing the connection between the conductor tracks 28 of the chip carrier 21 and the contact metallizations 33 and immediately exists with the unprepared aluminum pads 32 of the chip 22 therein, instead of using the optical fiber shown in Fig. 8 52 an ultrasonic mandrel subjected to ultrasonic is and the ultrasonic vibrations transmits through a densified region of the carrier layer 23 to the connecting portion between the conductor tracks 28 and the respectively associated chip pads 32nd

Die Fig. 9 und 10 zeigen Möglichkeiten einer neben der Anordnung des Füllmaterials 37 im Spalt 36 zwischen dem Chipträger 21 und dem Chip 22 (Underfilling) zusätzlichen mechanischen Stabilisierung des Chipmo duls. FIGS. 9 and 10 show an options in addition to the arrangement of the filler material 37 in the gap 36 between the chip carrier 21 and the chip 22 (underfilling) additional mechanical stabilization of the Chipmo duls. Wie Fig. 9 zeigt, kann hierzu im peripheren Bereich längs des Umfangsrands des Chips 22 im Übergang zum Chipträger 21 zusätzliches Füllmaterial 37 zur Ausbildung eines umlaufenden Stabilisierungsrahmens aufgebracht werden. Referring to FIG. 9, this can be applied in the peripheral region along the peripheral edge of the chip 22 in the transition to the chip carrier 21 additional filler material 37 to form a circumferential stabilizing frame.

Fig. 10 zeigt ein als "Molding" bekanntes Verfahren, bei dem der Chip mittels einer Kunststoffmasse 55 umkapselt wird. Fig. 10 shows an as "Molding" known method, in which the chip is encapsulated by means of a plastic compound 55.

Sowohl die Kunststoffmasse 55 als auch das gemäß Fig. 9 zusätzlich applizierte Füllmaterial 37 sorgen im Bereich des Überstands 49 des Chipträgers 21 über die Oberfläche des Chips 22 für eine stabilisierende Abstützung. Both the plastic mass 55 and the additionally applied according to FIG. 9 provide filler material 37 in the area of the projection 49 of the chip carrier 21 over the surface of the chip 22 for a stabilizing support. Da sich bei den in den Fig. 9 und 10 dargestellten Verfahren zur zusätzlichen Stabilisierung der Chipträger-Anordnung, bei denen die Chipträger-Folie 38 auf einer ebenen Fläche durch eine Vakuumeinrich tung 56 gehalten wird, vorstehende Lotmaterialdepots 29 , wie in Fig. 1 dargestellt, als störend erweisen würden, werden in diesen Fällen die Lotmaterialdepots 29 erst nachträglich erzeugt. As above soldering material deposit 29, as shown in Fig. 1 will be held at the in the methods 9 and 10, for additional stabilization of the chip carrier assembly in which the chip carrier film 38 tung on a flat surface by a Vakuumeinrich 56 Fig., Shown would prove to be disruptive, the soldering material 29 are only generated later in these cases. Hierzu können, wie in Fig. 11 dargestellt, Lotmaterialformstücke 57 vor oder nach Heraustren nen der mit dem Chip 22 verbundenen Chipträger 21 aus der Chipträger-Fo lie 38 in die Ausnehmungen 26 plaziert und anschließend zur Ausbil dung der Lotmaterialdepots 29 umgeschmolzen werden. For this purpose, can as shown in Fig. 11, Lotmaterialformstücke 57 before or after Heraustren the connected to the chip 22 chip carrier 21 nen from the chip carrier Fo lie 38 in the recesses 26 placed and then to Ausbil the soldering material deposit 29 dung are remelted. Bei dem in Fig. 11 dargestellten Ausführungsbeispiel sind die Lotmaterialformstücke 57 kugelförmig ausgebildet und werden durch eine Lotkugelplaziereinrich tung 58 in die Ausnehmungen 26 plaziert. In the illustrated in Fig. 11 embodiment, the Lotmaterialformstücke 57 are spherical in shape and are placed in the recesses 26 58 tung by a Lotkugelplaziereinrich.

In den Fig. 12, 13 und 14 sind unterschiedlich ausgebildete Chipmodule 59 , 60 und 61 beispielhaft dargestellt. In FIGS. 12, 13 and 14 are differently shaped chip modules 59, 60 and 61 are exemplified. Dabei entspricht die gewählte Ansicht in etwa einem Schnittverlauf zwischen der Trägerschicht 23 und jeweils einer die Leiterbahnen 28 aufweisenden Kontaktschicht 69 , 70 , 71 . The selected view in about a cutting plane between the carrier layer 23 and 70 each having a 71 corresponds to the conductive paths 28 having contact layer 69. Fig. 12 zeigt das Chipmodul 59 mit einer sogenannten "zweireihigen Fan-Out"-Konfiguration, bei der ausgehend von der peripheren, einreihigen Anordnung der Kontaktmetallisierungen 33 des Chips 22 über die Kon taktschicht 69 eine flächige Umverteilung in einem Chipträger 62 erfolgt, bei der außerhalb der Chipperipherie zwei Reihen 63 , 64 von Außenkon taktbereichen 26 angeordnet sind. Fig. 12 shows the chip module 59 with a so-called "two-row fan-out" configuration, in which, starting from the peripheral, single-row arrangement of the contact metallizations 33 of the chips 22 takes place 69 a two-dimensional redistribution in a chip carrier 62 via the con tact layer, wherein outside the chip peripheral two rows 63, 64 of Außenkon clock domains are arranged 26th

Fig. 13 zeigt eine übereinstimmende Konfiguration, wobei hier ein Chip träger 65 verwendet wird, bei dessen Kontaktschicht 70 nicht nur die Leiterbahnen 28 aus Kupfer, sondern vielmehr die gesamte Kontaktschicht 70 aus Kupfer besteht, wobei die Leiterbahn 28 durch Ätzfugen vom übrigen Kupfermaterial getrennt ist. Fig. 13 shows a matching configuration in which a chip carrier 65 is used here, wherein the contact layer 70, not only the conducting paths 28 made of copper, but rather the entire contact layer 70 is made of copper, the conductor track is separated by Ätzfugen from the remaining copper material 28 , Der in Fig. 13 beispielhaft darge stellte Chipträger 65 zeichnet sich daher durch eine besonders hohe Steifigkeit aus. Shown in Fig. 13 by way of example Darge presented chip carrier 65, therefore, is characterized by a particularly high stiffness.

Fig. 14 zeigt schließlich einen Chipträger 66 mit einer sogenannten einreihigen "Fan-Out"-Konfiguration, bei der lediglich eine Reihe 67 von Außenkontaktbereichen 26 außerhalb der Chipperipherie angeordnet ist und alle übrigen Außenkontaktbereiche 26 sich innerhalb der Chipperiphe rie verteilt befinden. Fig. 14 shows, finally, a chip carrier 66 with a so-called single-row "fan-out" configuration, is arranged in only one row 67 of outer contact areas 26 outside of the chip periphery and all other external contact areas are 26, distributed within the Chipperiphe rie.

Fig. 15 zeigt einen Modulverbund 72 mit einem Wafer 73 und einem auf dem Wafer 73 angeordneten Chipträgerverbund 74 mit einer Vielzahl zusammenhängend auf der gemeinsamen Trägerschicht 23 angeordneter Chipträger 76 . Fig. 15 shows a composite module 72 with a wafer 73 and a wafer 73 placed on the chip carrier assembly 74 having a plurality of contiguously arranged on the common carrier layer 23 chip support 76. Wie der Darstellung gemäß Fig. 15 zu entnehmen ist, weist der Wafer eine Vielzahl zusammenhängend ausgebildeter Chips 75 auf, denen jeweils ein Chipträger 76 aus dem Chipträgerverbund 74 zugeordnet ist. As the representation of FIG. Refer 15, the wafer to a plurality coherently formed chip 75, a chip carrier which is allocated from the chip carrier assembly 74 76, respectively. Zu der der Herstellung des in Fig. 15 dargestellten Modulverbunds 72 nachfolgenden Vereinzelung von Chipmodulen 77 , die im vorliegenden Fall aus jeweils einem Chip 75 und einem Chipträger 76 gebildet sind, sind auf dem Wafer 73 Teilungsnuten 78 vorgesehen, längs deren Verlauf der Modulverbund 72 durch Sägen oder auch andere geeignete Trennvorgänge in die Chipmodule 77 vereinzelt werden kann. For the manufacture of the module interconnection represented in FIG. 15, 72 subsequent isolation of chip modules 77 which are formed in the present case a respective chip 75 and a chip carrier 76 are provided on the wafer 73 dividing grooves 78, along the course of which the modulus composite 72 by sawing or other suitable separation processes can be isolated in the chip modules 77th

Die aus dem Modulverbund 72 vereinzelten Chipmodule 77 können in einer Ausführungsform hinsichtlich ihres Aufbaus im wesentlichen mit dem in Fig. 1 dargestellten Chipmodul 20 übereinstimmen, mit dem Unter schied, daß der Chipträger 76 abweichend von dem in Fig. 1 dargestellten Chipträger 21 mit seinen Außenrändern im wesentlichen bündig mit den Chipseitenrändern verläuft und diese nicht, wie in Fig. 1 dargestellt, seitlich überragt. The separated from the module composite 72 chip modules 77 may coincide in one embodiment in construction substantially with the embodiment shown in Fig. 1 chip module 20, left to the lower that the chip carrier 76 notwithstanding the example shown in FIG. 1, the chip carrier 21 with its outer edges substantially flush with the chip side edges and does not, as shown in Fig. 1, projects beyond the side.

Ein derartiger Chipträger 76 ist in Draufsicht in Fig. 16 dargestellt und ermöglicht, ausgehend von den Chipkontaktbereichen 81 , eine sogenannte "Fan-In"-Verteilung von Anschlußflächen 79 einer Anschlußflächenanord nung 80 auf der Trägerschicht 23 des Chipträgers 76 . Such a chip carrier 76 is shown in plan view in FIG. 16, and enables starting of the chip contact areas 81, a so-called "fan-in" distribution of pads 79 a Anschlußflächenanord voltage 80 on the support layer 23 of the chip carrier 76. Die Anschlußflä chenanordnung 80 des Chipträgers 76 ist in Fig. 15 durch einen rahmen artigen, schraffierten Linienverlauf vereinfacht dargestellt. The Anschlußflä chenanordnung 80 of the chip carrier 76 is shown in Fig. 15 simplified by a frame-like, hatched curve.

Abgesehen von dem vorstehend erwähnten Unterschied zum Aufbau des in Fig. 1 dargestellten Chipmoduls 20 , derart, daß zur Herstellung eines Chipmoduls 77 eine im wesentlichen zu der Chipoberfläche bündige Ausbildung des Chipträgers 76 erforderlich ist, können zur Herstellung des in Fig. 15 dargestellten Modulverbunds sämtliche der in den Fig. 2 bis 7 dargestellten Verfahrensschritte durchgeführt werden, mit dem Unter schied, daß statt eines einzelnen Chips 22 eine Vielzahl in dem Wafer 73 zusammenhängend ausgebildeter Chips 75 und statt eines einzelnen Chipträgers 21 eine Vielzahl in dem Chipträgerverbund 74 zusammenhän gend ausgebildeter Chipträger 76 verwendet werden. Apart from the above-mentioned difference to the structure of the chip module 20 illustrated in FIG. 1, such that for the production of a chip module 77 a substantially flush to the chip surface configuration of the chip carrier 76 is required, for producing the module composite all shown in Fig. 15 the method steps illustrated in Figs. 2 to 7 are carried out, left to the bottom, that instead of a single chip 22 has a plurality in the wafer 73 integrally formed chip 75, and instead of a single chip carrier 21, a plurality in the chip carrier assembly 74 zusammenhän quietly formed chip carrier be used 76th Es erfolgt somit die Herstellung von Chipmodulen 77 durch Vereinzelung der Chipmodule 77 aus einem zuvor beispielsweise entsprechend den in den Fig. 2 bis 7 dargestellten Verfahrensschritten hergestellten Modulverbund 72 . There is thus the production of chip modules 77 by separating the chip modules 77 from a previously prepared for example according to the process steps shown in FIGS. 2 to 7 modulus composite 72nd

Um bei der großflächigen Applikation des Chipträgerverbunds 74 auf dem Wafer 73 - wie beispielsweise bezogen auf die Herstellung des einzelnen Chipmoduls 20 in Fig. 7 dargestellt - die Ausbildung von Lufteinschlüssen zwischen dem Chipträgerverbund und der Oberfläche des Wafers 73 zu verhindern, kann der Chipträgerverbund mit in Fig. 15 nicht näher darge stellten, als Perforationslinien ausgebildeten Teilungslinien versehen sein, die deckungsgleich mit den Teilungslinien 78 des Wafers 73 sind, die einzelnen Chipträger 76 voneinander abteilen und gleichzeitig durch die Perforationen ein Entweichen von Luft zur Verhinderung der vorstehend erwähnten Lufteinschlüsse ermöglichen. In order for the large-scale application of the chip carrier assembly 74 on the wafer 73 - as shown for example in relation to the production of the single chip module 20 in Fig. 7 - to prevent the formation of air pockets between the chip carrier assembly and the surface of the wafer 73, the chip carrier assembly with in can Fig. 15 is not Darge presented in more detail, may be provided as a perforation formed dividing lines coincide with the dividing lines 78 of the wafer 73, the individual chip carrier 76 compartments from each other and simultaneously allow through the perforations escape of air in order to prevent the above-mentioned air pockets.

Zur Ermöglichung einer korrekten Relativpositionierung des Chipträger verbunds 74 zum Wafer 73 mit entsprechenden, in Fig. 15 dargestellten Überdeckungslagen zwischen den einzelnen Chipträgern 76 und den Chips 75 , die eine Kontaktierung zwischen den Chipkontaktbereichen 81 an den Enden von Leiterbahnen 82 von den einzelnen Chipträgern 76 zugeordne ten Leiterbahnstrukturen 83 ermöglichen, kann der Wafer 73 auf seiner Oberfläche mit Positionierungsstiften 84 , 85 versehen sein, die in korre spondierend ausgebildete, hier nicht näher dargestellte Positionierungsöff nungen in der Trägerschicht 23 des Chipträgerverbunds 74 eingreifen. To allow correct relative positioning of the chip carrier assembly 74 to the wafer 73 with corresponding, in Fig. 15 shown overlapping layers between the individual chip carriers 76 and the chips 75, of the individual chip carriers 76 supplied arrange a contact between the chip contact areas 81 at the ends of traces 82 allow th conductor track structures 83, the wafer may be provided on its surface with positioning pins 84, 85, 73, the voltages in korre spondierend trained, not shown here Positionierungsöff engage in the backing layer 23 of the chip carrier assembly 74th Die Positionierungsstifte 84 , 85 können von überhöht ausgebildeten Bumps im Randbereich des Wafers 73 unvollständig ausgebildeter Chips gebildet sein. The positioning pins 84, 85, 73 can be formed by incompletely formed chips excessive bumps formed in the edge region of the wafer. Wie die übrigen, hier nicht näher dargestellten Bumps der funkti onsfähigen Chips 75 können grundsätzlich die Bumps des Wafers durch beispielsweise autokatalytische Materialabscheidung oder eine Tauchbe lotung hergestellt werden. Like the other, non-illustrated bumps of the chips 75 can functionally efficient, the bumps of the wafer be prepared by, for example, sounding autocatalytic deposition of material or a Tauchbe principle.

In den Fig. 17 bis 20 ist eine von der in den Fig. 2 bis 7 abweichende Herstellung des Verbundes zwischen einem Chip und einem Chipträger bzw. einem Wafer und einem Chipträgerverbund am Beispiel der Verbin dung einer Chipanschlußfläche 86 mit einer Leiterbahn 82 eines Chipträ gers 76 dargestellt. In Figs. 17 to 20 which differs from that shown in FIGS. 2 to 7 Preparation of the bond between a chip and a chip carrier or a wafer and a chip carrier assembly is the example of the Verbin dung a die attach pad 86 to a conductor track 82 of a Chipträ gers shown 76th Wie nachfolgend erläutert wird, ermöglicht der in den Fig. 17 bis 20 dargestellte Verbindungsaufbau eine besonders kostengün stige Herstellung von Chipmodulen 77 auf Waferebene ( Fig. 15). As explained below, allows a particularly kostengün Stige production of chip modules 77 at the wafer level (Fig. 15) in FIGS. 17 to 20 shown connection.

Wie die Draufsicht auf einen ausgeschnittenen Bereich des Chipträgers 76 in Fig. 17 in einer Zusammenschau mit der entsprechenden Seitenansicht in Fig. 18 deutlich macht, besteht der Chipträger 76 im vorliegenden Fall aus der Trägerschicht 23 mit einer auf deren Unterseite angeordneten Leiterbahnstruktur 83 , von der hier lediglich die eine Leiterbahn 82 dargestellt ist. As the plan view makes a cut-out portion of the chip carrier 76 in Fig. 17 in conjunction with the corresponding side view in Fig. 18 clearly, the chip carrier 76 is in the present case from the carrier layer 23 having disposed on the underside of wiring pattern 83 from which only one conductor track is illustrated here 82nd Die Leiterbahn 82 ist im vorliegenden Fall aus einem Stableiter 87 und einem Kreisflächenleiter 88 zusammengesetzt. The conductor track 82 is in this case of a rod head 87 and composed of a circular patch conductor 88th Die Leiterbahn 82 ist so auf der Unterseite der Trägerschicht 23 angeordnet, daß sich ein Chipkontaktbereich 89 des Stableiters 87 und der Kreisflä chenleiter 88 der Leiterbahn 82 unterhalb einer Öffnung 90 bzw. einer Ausnehmung 91 in der Trägerschicht 23 befinden. The conductor track 82 is arranged on the underside of the support layer 23, that a chip contact area there are 89 of the rod guide 87 and the Kreisflä chenleiter 88 of the conductor 82 below an opening 90 and a recess 91 in the support layer 23rd Die Ausnehmung 91 ist nach unten durch die Rückseite des Kreisflächenleiters 88 der Leiterbahn 82 begrenzt. The recess 91 is bounded at the bottom by the back of the circular surface of the conductor 88 of the conductor track 82nd Die Öffnung 90 in der Trägerschicht 23 reicht bis an die Rückseite des Stableiters 87 der Leiterbahn 82 und gibt überdies einen den Chipkontaktbereich 89 des Stableiters 87 umgebenden Umgebungsbe reich 92 frei, der, wie in Fig. 17 dargestellt, sich noch über die Chipan schlußfläche 86 hinaus erstreckt. The opening 90 in the backing layer 23 extends to the rear of the bar conductor 87 of the conductor 82 and are, moreover, a chip contact portion 89 of the rod guide 87 surrounding Umgebungsbe rich 92 free, which, as shown in Fig. 17, even more circuit area over the Chipan 86 also extends.

Wie Fig. 18 zeigt, ist eine zur Herstellung des Verbunds zwischen dem Chipträgerverbund 74 und dem Wafer 73 vorgesehene Kleberschicht 98 so angeordnet, daß eine im wesentlichen mit der Fläche der Öffnung 90 deckungsgleiche Verbindungsfläche 93 auf der Oberfläche des Wafers 73 bzw. des Chips 75 ausgebildet ist, in deren Innenbereich die Chipan schlußfläche 86 angeordnet ist. As Fig. 18 shows an intended for the manufacture of interconnection between the chip carrier assembly 74 and the wafer 73 adhesive layer 98 is arranged so that a congruent substantially with the area of the opening 90 connecting surface 93 on the surface of the wafer 73 and the chip 75 is formed, in whose interior the Chipan circuit surface is arranged 86th Weiterhin wird aus Fig. 18 deutlich, daß zwischen der Oberfläche der Chipanschlußfläche 86 und der Unterseite des Stableiters 87 der Leiterbahn 82 ein Kontaktspalt 94 ausgebildet ist. Furthermore, in that between the surface of the chip pad 86 and the underside of the conductor rod 87 of the conductor track is clear from Fig. 18, 82, a contact gap 94 is formed.

Fig. 19 zeigt die Ausnehmung 91 im Chipträger 76 des Chipträgerver bunds 74 und die im Umgebungsbereich 92 bis an die Oberfläche des Wafers 73 reichende Öffnung 90 des Chipträgers 76 nach Einbringung eines Verbindungsmaterials 95 . 91 Fig. 19 shows the recess in the chip carrier 76 of the Chipträgerver bunds 74 and reaching the surrounding region 92 to the surface of the wafer 73 opening 90 of the chip carrier 76 after insertion of a connection material 95th Dabei ist die Öffnung 90 im Bereich der Chipanschlußfläche 86 und des Chipkontaktbereichs 89 der Leiterbahn 82 sowie der Kontaktspalt 94 mit dem Verbindungsmaterial 95 ausgefüllt, so daß, wie aus der Schnittdarstellung in Fig. 20 deutlich wird, ein allseitiger Einschluß der Leiterbahn 82 im Chipkontaktbereich 89 mit sicherer Verbindung zur Chipanschlußfläche 86 die Folge ist. The opening 90 in the area of die attach pad 86 and the die pad portion 89 of conductor 82 and the contact gap 94 is filled with the bonding material 95 so that, as is clear from the sectional view in Fig. 20, an on all sides including the conductor 82 in the chip contact area 89 the result is secure link to the chip pad 86th Dieser allseitige Einschluß ist eine Folge des allseitigen Aufwachsens des Verbindungsma terials 95 beim Abscheidevorgang. This all-round inclusion is a consequence of the all-round growth of the Wireless Manager terials 95 during deposition. Hieraus ergibt sich auch ein Zuwachsen des Kontaktspalts 94 . This also results in an overgrowth of the contact gap 94th

Als besonderer Vorteil bei dem in den Fig. 17 bis 20 dargestellten Ver bindungsaufbau erweist es sich, daß sowohl die Ausnehmung 91 als auch die Öffnung 90 im Chipträger 76 in ein und demselben Verfahrensschritt mit Verbindungsmaterial 95 befüllt werden können, so daß einerseits Außenkontaktbumps 96 für die äußere Anschlußflächenanordnung 80 des Chipträgers 76 und andererseits Innenverbindungen 97 zwischen dem Wafer 73 bzw. den durch diesen zusammenhängend ausgebildeten Chips 75 und den Chipträgern 76 geschaffen werden. A particular advantage with the in Figs. To 20 shown Ver weave construction, it proves to 17 in that both the recess 91 and the opening 90 in chip carrier 76 in one and the same process step, with bonding material 95 may be filled, so that on the one hand Außenkontaktbumps 96 for the outer pad assembly 80 of the chip carrier 76 and on the other hand internal connections 97 between the wafer 73 and the contiguously formed by these chips 75 and the chip carriers are created 76th

Die Öffnungen 90 im Chipträgerverbund 74 sind ausreichend groß, so daß die Chipanschlußflächen 86 des Wafers 73 vor der Einbringung von Verbindungsmaterial 95 , die beispielsweise durch autokatalytische Ab scheidung von Nickel oder dergleichen erfolgen kann, gereinigt und/oder mit einer Beschichtung, beispielsweise Zinkat oder einer Nickel-Zwischen schicht, versehen werden können. The openings 90 in the chip carrier assembly 74 are sufficiently large so that the chip pads 86 of the wafer 73 can be made of nickel or the like prior to the introduction of connecting material 95, the decision, for example by autocatalytic Ab, purified and / or with a coating, for example, zincate or nickel intermediate layer can be provided.

Die Einbringung des Verbindungsmaterials kann auf besonders vorteilhafte Weise durch Eintauchen des Wafers 73 oder Hindurchführen des Wafers 73 in bzw. durch ein Materialbad erfolgen. The incorporation of the connecting material can be effected in a particularly advantageous manner by immersing the wafer 73 or the wafer 73 passing into or through a Materialbad.

Abweichend von der in den Fig. 17 bis 20 dargestellten stabförmigen Geometrie der Leiterbahn 82 im Bereich der Öffnung 90 sind auch andere Leiterbahngeometrien möglich, die in besonderer Weise das vorbeschrie bene Aufwachsen des Verbindungsmaterials beim Abscheidevorgang zur Ausbildung der Verbindung zwischen dem Chipanschluß 86 und der Leiterbahn 82 fördern und nutzen. Deviating from the shown in FIGS. 17 to 20 shown bar-shaped geometry of the conductor track 82 in the area of opening 90 other conductor path geometries are possible, in particular, the vorbeschrie bene growth of the bonding material in the deposition process for forming the interconnection between the chip terminal 86 and the conductor track promote and use 82. So kann die Leiterbahn 82 einen ringförmig ausgebildeten Chipkontaktbereich aufweisen, dessen Innen durchmesser so bemessen ist, daß der Verbindungsmaterialaufbau auf der Chipanschlußfläche 86 infolge des Abscheidevorgangs quasi durch den Ring hindurch wächst und so zur Ausbildung der Verbindung beiträgt. Thus, the conductor track 82 may have a ring-shaped die pad portion whose inner diameter is sized so that the connecting material build-up on the die attach surface 86 as a result of the deposition grows quasi through the ring and so contributes to the formation of the compound. Dabei kann der ringförmig ausgebildete Chipkontaktbereich durch den Rand der Öffnung 90 abgedeckt sein oder offenliegen. Here, the ring-shaped die pad area can be covered by the edge of the opening 90, or are open. Insbesondere bei einem durch den Rand der Öffnung 90 in der Trägerschicht 23 abgedeck ten ringförmigen Chipkontaktbereich läßt sich eine im wesentlichen zur Oberfläche des Chipträgers 76 bzw. des Chipträgerverbunds 74 bündig ausgebildete Oberfläche der Innenverbindung erzielen, ohne daß hierzu besondere Maßnahmen notwendig wären. Particularly, in a abgedeck th through the edge of the opening 90 in the backing layer 23 annular die pad area is a substantially to the surface of the chip carrier 76 and the chip carrier assembly 74 flush-formed surface of the inner joint can be achieved, without the need for special measures would be necessary. Grundsätzlich kann die Öffnung 90 größer oder kleiner als die Chipanschlußfläche, aber auch gleich groß ausgebildet sein. In principle, the opening can be made larger or smaller than the die attach pad, but also the same size 90th

Weitere Möglichkeiten, die Ausbildung der Oberfläche der Innenverbin dung durch die Gestaltung der Leiterbahn 82 in deren Chipkontaktbereich 89 über die Geometrie der Leiterbahn 82 zu beeinflussen, bestehen darin, die Leiterbahn 82 in diesem Bereich rahmenartig quadratisch, schlitzför mig oder auch kreuzartig auszubilden. Other possibilities, the design of the surface of the Innenverbin dung to influence the geometry of the conductor track 82 by the design of the conductor 82 in the chip contact zone 89, consist in the conductive path 82 framelike square in this area, schlitzför mig or cross-like form.

Claims (36)

1. Chipmodul mit einem Chipträger und mindestens einem Chip, wobei der Chipträger als Folie ausgebildet ist mit einer Trägerschicht aus Kunststoff und einer Leiterbahnstruktur mit Leiterbahnen, und der Chipträger unter zwischenliegender Anordnung eines Füllstoffs mit dem Chip verbunden ist, wobei die Leiterbahnen auf ihrer Vorder seite mit Anschlußflächen des Chips verbunden sind und auf ihrer Rückseite Außenkontaktbereiche zur Ausbildung einer flächig ver teilten Anschlußflächenanordnung zur Verbindung des Chipmoduls mit einem elektronischen Bauelement oder einem Substrat aufwei sen, dadurch gekennzeichnet , daß die Leiterbahnen ( 28 , 82 ) in einer Ebene auf der dem Chip ( 22 , 75 ) zugewandten Chipkontaktseite ( 35 ) der Trägerschicht ( 23 ) ver laufen, die Außenkontaktbereiche ( 26 ) durch Ausnehmungen in der Trägerschicht ( 23 ) gebildet sind, die sich gegen die Rückseite ( 27 ) der Leiterbahnen ( 28 , 82 ) erstrecken und die Trägerschicht ( 23 ) sich über den B 1. Chip module with a chip carrier and at least one chip, wherein the chip carrier is designed as a foil with a carrier layer of plastics material and a conductor path structure with conductor paths, and the chip carrier is connected with intermediate arrangement of a filler with the chip, wherein the conductors on its front side are connected to terminal areas of the chip and on its rear outer contact areas to form a planar ver divided pad arrangement for connection of the chip module to an electronic component or a substrate sen aufwei, characterized in that the conductor tracks (28, 82) in a plane on the chip (22, 75) facing the chip contact side (35) of the carrier layer (23) run ver, the external contact regions (26) through recesses in the carrier layer (23) are formed against the rear side (27) of the conductor tracks (28, 82) extend and the carrier layer (23) over the B ereich der Anschlußflächen ( 30 ) des Chips erstreckt. rea of the pads (30) of the chip extends.
2. Chipmodul nach Anspruch 1, dadurch gekennzeichnet, daß die Trägerschicht ( 23 ) im Bereich der Anschlußflächen ( 30 ) des Chips geschlossen ist. 2. A chip module according to claim 1, characterized in that the carrier layer (23) in the region of the connecting surfaces (30) of the die is closed.
3. Chipmodul nach Anspruch 1, dadurch gekennzeichnet, daß die Trägerschicht ( 23 ) in einem Überdeckungsbereich mit den Anschlußflächen ( 30 ) des Chips ( 75 ) Öffnungen ( 90 ) aufweist, die sich gegen die Rückseite ( 27 ) der Leiterbahnen ( 82 ) erstrecken und zur Aufnahme von die Leiterbahnen mit den zugeordneten An schlußflächen elektrisch verbindendem Verbindungsmaterial ( 95 ) dienen. 3. A chip module according to claim 1, characterized in that the carrier layer (23) in a region of overlap with the connecting surfaces (30) of the chip (75) having openings (90) which extend against the rear side (27) of the conductor tracks (82) and for receiving the conductor tracks with the associated mating surfaces to electrically connective material compound (95) are used.
4. Chipmodul nach Anspruch 3, dadurch gekennzeichnet, daß die Leiterbahnen ( 82 ) im Bereich der Öffnungen so angeordnet sind, daß sie die Anschlußflächen ( 30 ) des Chips ( 75 ) nur bereichs weise mit einem Chipkontaktbereich ( 89 ) überdecken oder benach bart zu den Anschlußflächen ( 30 ) angeordnet sind. 4. A chip module according to claim 3, characterized in that the conductor tracks (82) are arranged in the region of the openings so that they, the pads (30) of the chip (75) only area mask or Benach with a chip contact area (89) disclosed to the pads (30) are arranged.
5. Chipmodul nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß längs der Peripherie des Chips ( 22 ) verlaufend ein Stützrahmen vorgesehen ist. 5. Chip module according to one or more of claims 1 to 4, characterized in that along the periphery of the chip (22), a support frame is provided extending.
6. Chipmodul nach einem oder mehreren der Ansprüche 1 bis 4, gekennzeichnet durch einen die Seitenflächen des Chips ( 22 ) mit einem die Chipoberfläche überragenden Überstand ( 49 ) des Chipträgers ( 21 ) verbindenden Verguß. 6. The chip module of one or more of claims 1 to 4, characterized by a the side surfaces of the chip (22) having a chip surface superior supernatant (49) of the chip carrier (21) connecting the casting.
7. Chipmodul nach einem oder mehreren der vorangehenden Ansprü che, dadurch gekennzeichnet, daß die Außenkontaktbereiche ( 26 ) mit Lotmaterial ( 42 ) versehen sind, dessen Schmelzpunkt niedriger ist als die zur thermischen Verbindung zwischen den Kontaktflächenmetallisierungen ( 33 ) des Chips ( 22 ) und den Leiterbahnen ( 28 ) des Chipträgers ( 21 ) notwen dige Temperatur. 7. chip module che according to one or more of the preceding Ansprü, characterized in that the outer contact portions (26) with solder material (42) are provided, whose melting point is lower than the thermal connection between the Kontaktflächenmetallisierungen (33) of the chip (22) and the conductor tracks (28) of the chip carrier (21) notwen digestion temperature.
8. Modulverbund mit einem Chipträgerverbund und einem Chipver bund, insbesondere einem Wafer, mit einer Vielzahl zusammenhän gend ausgebildeter Chipmodule insbesondere nach einem oder meh reren der Ansprüche 1 bis 6. 8. Module composite with a chip carrier assembly and a Chipver collar, in particular a wafer, with a plurality zusammenhän quietly formed chip modules, in particular according to one or meh reren of claims 1 to. 6
9. Verfahren zur Herstellung eines Chipmoduls nach einem oder mehreren der Ansprüche 1 bis 7, gekennzeichnet durch die Verfahrensschritte: 9. A process for producing a chip module according to one or more of claims 1 to 7, characterized by the steps of:
  • - Auftragen eines fließfähigen Füllmaterials ( 37 ) auf die Chipober fläche oder die Chipkontaktseite ( 35 ) des Chipträgers ( 21 ); - applying a flowable filling material (37) area on the chip surface or the chip contact side (35) of the chip carrier (21);
  • - einander Andrücken einer Chipkontaktseite ( 35 ) des Chipträgers ( 21 ) und der Chipoberfläche und Kontaktierung der Leiterbahnen ( 28 ) des Chipträgers ( 21 ) mit den zugeordneten Kontaktmetallisie rungen ( 33 ) des Chips ( 22 ) durch eine rückwärtige Energiebeauf schlagung der Leiterbahnen ( 28 ) unter Zwischenlage der Träger schicht ( 23 ) bei gleichzeitiger Verdrängung des Füllmaterials ( 37 ). - each pressing a chip contact side (35) of the chip carrier (21) and the chip surface and bonding of the conductor paths (28) of the chip carrier (21) with the associated Kontaktmetallisie extensions (33) of the chip (22) through a rear Energiebeauf suppression of the conductor tracks (28 ) layer with interposition of the carrier (23) with simultaneous displacement of the filling material (37).
10. Verfahren zur Herstellung eines Chipmoduls nach einem oder mehreren der Ansprüche 1 bis 7, gekennzeichnet durch die Verfahrensschritte: 10. A method for producing a chip module according to one or more of claims 1 to 7, characterized by the steps of:
  • - Bereitstellung eines Chipträgers, der auf der dem Chip ( 22 ) zuge wandten Chipkontaktseite ( 35 ) mit einer Kleberschicht versehen ist; - providing a chip carrier on the chip (22) facing the die pad (35), is provided with an adhesive layer;
  • - einander Andrücken der Chipkontaktseite ( 35 ) des Chipträgers ( 21 ) und der Chipoberfläche und Kontaktierung der Leiterbahnen ( 28 ) des Chipträgers ( 21 ) mit den zugeordneten Kontaktmetallisie rungen ( 33 ) des Chips ( 22 ) durch eine rückwärtige Energiebeauf schlagung der Leiterbahnen ( 28 ) unter Zwischenlage der Träger schicht ( 23 ) bei gleichzeitiger Verdrängung des Klebermaterials ( 37 ). - each pressing of the chip contact side (35) of the chip carrier (21) and the chip surface and bonding of the conductor paths (28) of the chip carrier (21) with the associated Kontaktmetallisie extensions (33) of the chip (22) through a rear Energiebeauf suppression of the conductor tracks (28 ) layer (23) with simultaneous displacement of the adhesive material (37) with interposition of the carrier.
11. Verfahren zur Herstellung eines Chipmoduls nach einem oder mehreren der Ansprüche 1 bis 7, gekennzeichnet durch die Verfahrensschritte: 11. A method for producing a chip module according to one or more of claims 1 to 7, characterized by the steps of:
  • - Herstellung eines Modulverbunds ( 72 ) mit einem Chipträgerver bund ( 74 ) und einem Chipverbund ( 73 ) nach Anspruch 8; - producing a module assembly (72) having a Chipträgerver collar (74) and a chip composite (73) according to claim 8;
  • - Herstellung einer Mehrzahl einzelner Chipmodule ( 77 ) durch Ver einzelung von Einheiten aus mindestens einem Chip ( 75 ) und einem damit kontaktierten Chipträger ( 76 ) aus dem Modulverbund ( 73 ). - producing a plurality of individual chip modules (77) through Ver einzelung of units of at least one chip (75) and a so-contacted chip carrier (76) from the module composite (73).
12. Verfahren nach Anspruch 11, gekennzeichnet durch die folgenden Verfahrensschritte zur Herstellung des Modulver bunds ( 72 ): 12. The method according to claim 11, characterized by the following process steps for producing the Modulver bunds (72):
  • - Bereitstellung eines Wafers ( 73 ), der auf den Anschlußflächen ( 86 ) mit erhöhten Kontaktmetallisierungen versehen ist, und eines Chipträgerverbunds ( 74 ) mit einer Vielzahl von auf einer gemeinsa men Trägerschicht ( 23 ) angeordneten Leiterbahnstrukturen ( 83 ) mit Leiterbahnen ( 82 ); - providing a wafer (73) on the pads (86) is provided with elevated contact, and a chip carrier assembly (74) having a plurality of on of a common men carrier layer (23) disposed conductor path structures (83) with conductor tracks (82);
  • - Auftragen eine fließfähigen Füllmaterials ( 37 ) auf die Kontaktflä che des Wafers oder die Chipkontaktseite des Chipträgerverbunds; - applying a flowable filling material (37) on the Kontaktflä surface of the wafer or the chip contact side of the chip carrier assembly;
  • - Relativpositionierung des Wafers und des Chipträgerverbunds, derart, daß sich eine Überdeckungslage zwischen den Kontaktme tallisierungen des Wafers und Kontaktbereichen ( 89 ) der zugeord neten Leiterbahnen ( 82 ) der Leiterbahnstrukturen einstellt; - relative positioning of the wafer and the chip carrier assembly, such that an overlapping position between the Kontaktme to tallisierungen of the wafer and contact regions (89) of the zugeord Neten conductor tracks (82) of the conductor track structures adjusts;
  • - Herstellung einer flächigen Verbindung zwischen dem Wafer und dem Chipträgerverbund und Kontaktierung der Kontaktmetallisie rungen des Wafers mit den zugeordneten Leiterbahnen des Chipträ gerverbunds. - Manufacture of a flat connection between the wafer and the chip carrier assembly and bonding of the Kontaktmetallisie conclusions of the wafer with the associated conductor paths of the Chipträ gerverbunds.
13. Verfahren nach Anspruch 11, gekennzeichnet durch die folgenden Verfahrensschritte zur Herstellung des Modulver bunds ( 72 ): 13. The method according to claim 11, characterized by the following process steps for producing the Modulver bunds (72):
  • - Bereitstellung eines Wafers ( 73 ), der auf den Anschlußflächen ( 86 ) mit erhöhten Kontaktmetallisierungen versehen ist, und eines Chipträgerverbunds ( 74 ) mit einer Vielzahl von auf einer gemeinsa men Trägerschicht ( 23 ) angeordneten Leiterbahnstrukturen ( 83 ) mit Leiterbahnen ( 82 ) und einer Kleberschicht ( 37 ) auf der Chipkon taktseite der Trägerschicht ( 23 ); - arranged to provide a wafer (73) on the pads (86) is provided with elevated contact, and a chip carrier assembly (74) having a plurality of on of a common men carrier layer (23) conductor path structures (83) with conductor tracks (82) and an adhesive layer (37) on the Chipkon clock side of the carrier layer (23);
  • - Relativpositionierung des Wafers ( 73 ) und des Chipträgerverbunds ( 74 ), derart, daß sich eine Überdeckungslage zwischen den Kon taktmetallisierungen des Wafers und Kontaktbereichen ( 89 ) der zu geordneten Leiterbahnen ( 82 ) der Leiterbahnstrukturen einstellt; - relative positioning of the wafer (73) and the chip carrier assembly (74), such that an overlapping position between the Kon is taktmetallisierungen of the wafer and contact regions (89) of the to-level conductor tracks (82) of the conductor track structures adjusts;
  • - Herstellung einer flächigen Verbindung zwischen dem Wafer ( 73 ) und dem Chipträgerverbund ( 74 ) und Kontaktierung der Kontakt metallisierungen des Wafers mit den zugeordneten Leiterbahnen des Chipträgerverbunds. - Manufacture of a flat connection between the wafer (73) and the chip carrier assembly (74) and contacting of the contact metallizations of the wafer with the associated conductor paths of the chip carrier assembly.
14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß die Kontaktierung der Kontaktmetallisierungen mit den Leiter bahnen ( 82 ) durch die Trägerschicht ( 23 ) des Chipträgerverbunds ( 74 ) erfolgt. 14. The method of claim 12 or 13, characterized in that the contacting of the contact metallizations with the conductor paths (82) is carried by the carrier layer (23) of the chip carrier assembly (74).
15. Verfahren nach einem oder mehreren der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß als Hilfsmittel zur Relativpositionierung des Wafers ( 73 ) ge genüber dem Chipträgerverbund ( 74 ) der Wafer mit mindestens zwei Positionierungsstiften ( 84 , 85 ) versehen ist, die in korrespondierend ausgebildete Positionierungsöffnungen in der Trägerschicht des Chipträgerverbunds ( 74 ) eingreifen. 15. The method according to one or more of claims 12 to 14, characterized in that as an aid to the relative positioning of the wafer (73) ge genüber the chip carrier assembly (74) of the wafer with at least two positioning pins (84, 85) is provided, in correspondence engage positioning holes formed in the carrier layer of the chip carrier assembly (74).
16. Verfahren nach Anspruch 11, gekennzeichnet durch die folgenden Verfahrensschritte zur Herstellung des Modulver bunds ( 72 ): 16. The method according to claim 11, characterized by the following process steps for producing the Modulver bunds (72):
  • - Bereitstellung eines Wafers ( 73 ) und eines Chipträgerverbunds ( 74 ) mit einer Vielzahl auf einer gemeinsamen Trägerschicht ( 23 ) angeordneter Leiterbahnstrukturen ( 83 ) mit Leiterbahnen ( 82 ), wo bei die Trägerschicht ( 23 ) die Rückseite des Chipkontaktbereichs ( 89 ) der Leiterbahnen ( 82 ) freigebende Öffnungen aufweist; - providing a wafer (73) and a chip carrier assembly (74) having a plurality on a common carrier layer (23) arranged conductor path structures (83) with conductor tracks (82), where in the carrier layer (23) the back of the die pad area (89) of the conductor tracks (82) releasing ports;
  • - Auftragen eines fließfähigen Füllmaterials ( 37 ) auf die Kontakto berfläche des Wafers ( 73 ) oder die Chipkontaktseite des Chipträ gerverbunds ( 74 ), derart, daß die Anschußflächen ( 86 ) des Wafers bzw. die Öffnungen ( 90 ) der Trägerschicht ( 23 ) frei bleiben; - applying a flowable filling material (37) on the Kontakto berfläche of the wafer (73) or the chip contact side of the Chipträ gerverbunds (74), such that the Anschußflächen (86) of the wafer or the orifices (90) of the carrier layer (23) free stay;
  • - Relativpositionierung des Wafers ( 73 ) und des Chipträgerverbunds ( 74 ), derart, daß sich eine Überdeckungslage zwischen den An schlußflächen des Wafers und den Öffnungen in der Trägerschicht des Chipträgerverbunds einstellt; - relative positioning of the wafer (73) and the chip carrier assembly (74), such that an overlapping position between the closing surfaces located on the wafer and the orifices in the carrier layer of the chip carrier assembly is adjusted;
  • - Herstellung einer flächigen Verbindung zwischen dem Wafer ( 73 ) und dem Chipträgerverbund ( 74 ) und Kontaktierung der Anschluß flächen des Wafers mit den Chipkontaktbereichen der zugeordneten Leiterbahnen durch Einbringung von Verbindungsmaterial ( 95 ) in die Öffnungen ( 90 ) der Trägerschicht ( 23 ) des Chipträgerverbunds. - Manufacture of a flat connection between the wafer (73) and the chip carrier assembly (74) and contacting the connection faces of the wafer with the chip contact areas of the associated conductor paths by introduction of connecting material (95) in the openings (90) of the carrier layer (23) of the chip carrier assembly ,
17. Verfahren nach Anspruch 11, gekennzeichnet durch die folgenden Verfahrensschritte zur Herstellung des Modulver bunds ( 72 ): 17. The method according to claim 11, characterized by the following process steps for producing the Modulver bunds (72):
  • - Bereitstellung eines Wafers ( 73 ) und eines Chipträgerverbunds ( 74 ) mit einer Vielzahl auf einer gemeinsamen Trägerschicht ( 23 ) angeordneter Leiterbahnstrukturen ( 83 ) mit Leiterbahnen ( 82 ), wo bei die Trägerschicht ( 23 ) auf ihrer Chipkontaktseite mit einer Kle berschicht ( 37 ) versehen ist und die Rückseite des Chipkontaktbe reichs ( 89 ) der Leiterbahnen ( 82 ) freigebende Öffnungen aufweist; - providing a wafer (73) and a chip carrier assembly (74) having a plurality on a common carrier layer (23) arranged conductor path structures (83) with conductor tracks (82), where Berschneider layer with the carrier layer (23) on its chip contact side with a Kle (37 ) is provided and the back of Chipkontaktbe Reich (89) of the conductor tracks (82) releasing openings;
  • - Relativpositionierung des Wafers ( 73 ) und des Chipträgerverbunds ( 74 ), derart, daß sich eine Überdeckungslage zwischen den An schlußflächen des Wafers und den Öffnungen ( 90 ) in der Träger schicht ( 23 ) des Chipträgerverbunds ( 74 ) einstellt; - relative positioning of the wafer (73) and the chip carrier assembly (74), such that an overlapping position between the In itself, terminal areas of the wafer and the orifices (90) in the carrier layer (23) of the chip carrier assembly (74) sets;
  • - Herstellung einer flächigen Verbindung zwischen dem Wafer ( 73 ) und dem Chipträgerverbund ( 74 ) und Kontaktierung der Anschluß flächen des Wafers mit den Chipkontaktbereichen der zugeordneten Leiterbahnen durch Einbringung von Verbindungsmaterial ( 95 ) in die Öffnungen ( 90 ) der Trägerschicht ( 23 ) des Chipträgerverbunds. - Manufacture of a flat connection between the wafer (73) and the chip carrier assembly (74) and contacting the connection faces of the wafer with the chip contact areas of the associated conductor paths by introduction of connecting material (95) in the openings (90) of the carrier layer (23) of the chip carrier assembly ,
18. Verfahren nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß die Kontaktierung durch eine Abscheidung von Verbindungs material ( 95 ) in den Öffnungen ( 90 ) der Trägerschicht ( 23 ) erfolgt. 18. The method according to claim 16 or 17, characterized in that the contacting by deposition of connecting material (95) in the openings (90) of the carrier layer (23).
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, die Kontaktierung durch stromlose Abscheidung von Verbindungs material in einem Materialbad erfolgt. 19. The method according to claim 18, characterized in that the contacting by electroless deposition of connecting material takes place in a Materialbad.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß als Materialbad ein Nickelbad verwendet wird. 20. The method according to claim 19, characterized in that a nickel bath is used as Materialbad.
21. Verfahren nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß die Kontaktierung durch Einbringung von Lotmaterial in die Öffnungen ( 90 ) der Trägerschicht ( 23 ) erfolgt. 21. The method according to claim 16 or 17, characterized in that the contacting by introduction of solder material into the orifices (90) of the carrier layer (23).
22. Verfahren nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß die Kontaktierung durch Einbringung von leitfähigem Kleber in die Öffnungen ( 90 ) der Trägerschicht ( 23 ) erfolgt. 22. The method according to claim 16 or 17, characterized in that the contacting by introduction of conductive adhesive into the openings (90) of the carrier layer (23).
23. Verfahren nach einem oder mehreren der Ansprüche 16 bis 22, dadurch gekennzeichnet, daß gleichzeitig mit der Einbringung von Verbindungsmaterial ( 95 ) in die Öffnungen ( 90 ) der Trägerschicht ( 23 ) eine Einbringung von Verbindungsmaterial in die Ausnehmungen ( 91 ) der Trägerschicht erfolgt. 23. The method according to one or more of claims 16 to 22, characterized in that simultaneously with the introduction of connecting material (95) in the openings (90) of the carrier layer (23) introduction of connecting material into the recesses (91) of the carrier layer is ,
24. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Wafer ( 73 ) auf seiner Rückseite mit einer Deckschicht ver sehen wird. 24. The method according to one or more of the preceding claims, characterized in that the wafer (73) is seen ver on its rear side with a covering layer.
25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß zur Erzeugung der Deckschicht ein Epoxyd-Material auf die Rückseite des Wafers ( 73 ) aufgebracht wird. 25. The method according to claim 24, characterized in that for producing the coating layer an epoxy material is applied to the backside of the wafer (73).
26. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß zur Erzeugung der Deckschicht eine Folie auf der Rückseite des Wafers ( 73 ) aufgebracht wird. 26. The method according to claim 24, characterized in that to produce the cover layer a film to the backside of the wafer (73) is applied.
27. Verfahren nach einem oder mehreren der Ansprüche 1 1 bis 26, dadurch gekennzeichnet, daß die Vereinzelung von Chipmodulen ( 77 ) aus dem Modulverbund ( 72 ) durch Trennung aneinander angrenzender Chipmodule längs definierter Trennlinien ( 78 ) erfolgt. 27. The method according to one or more of claims 1 1 to 26, characterized in that the isolation of chip modules (77) from the module composite (72) by separating mutually adjacent chip modules along defined parting lines is carried out (78).
28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, daß die Trennung mittels Sägen erfolgt. 28. The method according to claim 27, characterized in that the separation is effected by sawing.
29. Verfahren nach einem oder mehreren der Ansprüche 11 bis 26, dadurch gekennzeichnet, daß vor der Vereinzelung über die Leiterbahnstruktur ( 83 ) des Chipträgerverbunds ( 74 ) eine elektrische Überprüfung des Wafers ( 73 ) erfolgt. 29. The method according to one or more of claims 11 to 26, characterized in that before the separation on the wiring pattern (83) of the chip carrier assembly (74) is carried out an electrical check of the wafer (73).
30. Verfahren nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß vor der Vereinzelung von Chipmodulen ( 77 ) aus dem Modul verbund ( 72 ) die Einbringung von Lotmaterial ( 95 ) in die Ausneh mungen ( 91 ) in der Trägerschicht ( 23 ) des Chipträgerverbunds ( 74 ) erfolgt. 30. The method according to claim 16 or 17, characterized in that before the separation of chip modules (77) from the module composite (72) the introduction of solder material (95) provisions in the Ausneh (91) in the carrier layer (23) of the chip carrier assembly (74) takes place.
31. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß ein zur Verbindung des Chipträgers ( 21 ) bzw. des Chipträger verbunds ( 74 ) mit der Chipoberfläche bzw. der Waferoberfläche notwendiger Verbindungsdruck mittels Vakuum erzeugt wird. 31. The method according to one or more of the preceding claims, characterized in that a connection to the chip carrier (21) or of the chip carrier assembly (74) is produced with the chip surface or the wafer surface pressure necessary connection means of vacuum.
32. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Außenkontaktbereiche ( 26 , 91 ) und/oder die Öffnungen ( 90 ) in einem Schablonenauftragsverfahren mit Lotmaterial ( 42 , 95 ) versehen werden, wobei die Trägerschicht in einem nachfolgenden Umschmelzverfahren zur Erzeugung von Lotmaterialdepots ( 29 ) als Lötstopmaske dient. 32. The method according to one or more of the preceding claims, characterized in that said external contact regions (26, 91) and / or the openings (90) in a stencil coating method with brazing material (42, 95) are provided, wherein the support layer in a subsequent remelting is used to generate soldering material deposit (29) as a solder mask.
33. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Außenkontaktbereiche ( 26 , 91 ) in einem Bestückungsver fahren mit Lotmaterialformstücken ( 57 ) versehen werden. 33. The method according to one or more of the preceding claims, characterized in that said external contact regions (26, 91) are provided with solder material (57) in a Bestückungsver drive.
34. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Verbindung zwischen den Kontaktmetallisierungen ( 33 ) des Chips ( 22 ) bzw. des Wafers ( 73 ) und den Leiterbahnen ( 28 , 82 ) des Chipträgers ( 21 ) bzw. des Chipträgerverbunds ( 74 ) mit einem Löt verfahren erfolgt. 34. The method according to one or more of the preceding claims, characterized in that the connection between the contact metallizations (33) of the chip (22) or the wafer (73) and the conductor tracks (28, 82) of the chip carrier (21) or is carried out of the chip carrier assembly (74) with a soldering process.
35. Verfahren nach einem oder mehreren der Ansprüche 1 bis 34, dadurch gekennzeichnet, daß die Verbindung zwischen den Kontaktmetallisierungen ( 33 ) des Chips ( 22 ) bzw. des Wafers ( 73 ) und den Leiterbahnen ( 28 , 82 ) des Chipträgers ( 21 ) bzw. des Chipträgerverbunds ( 74 ) mit einem Thermokompressionsverfahren erfolgt. 35. The method according to one or more of claims 1 to 34, characterized in that the connection between the contact metallizations (33) of the chip (22) or the wafer (73) and the conductor tracks (28, 82) of the chip carrier (21) or of the chip carrier assembly (74) is done with a thermal compression process.
36. Verfahren nach einem oder mehreren der Ansprüche 1 bis 34, dadurch gekennzeichnet, daß die Verbindung zwischen den Kontaktmetallisierungen ( 33 ) des Chips ( 22 ) bzw. des Wafers ( 73 ) und den Leiterbahnen ( 28 , 82 ) des Chipträgers ( 21 ) bzw. des Chipträgerverbunds ( 74 ) mit einem Ultra schallverfahren erfolgt. 36. The method according to one or more of claims 1 to 34, characterized in that the connection between the contact metallizations (33) of the chip (22) or the wafer (73) and the conductor tracks (28, 82) of the chip carrier (21) or of the chip carrier assembly (74) is carried out with an Ultra sound process.
DE1997102014 1996-10-14 1997-01-22 Chip module and to methods for producing a chip module Ceased DE19702014A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19642358 1996-10-14
DE1997102014 DE19702014A1 (en) 1996-10-14 1997-01-22 Chip module and to methods for producing a chip module

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
DE1997102014 DE19702014A1 (en) 1996-10-14 1997-01-22 Chip module and to methods for producing a chip module
US08/850,547 US6093971A (en) 1996-10-14 1997-05-02 Chip module with conductor paths on the chip bonding side of a chip carrier
JP9312563A JPH10200006A (en) 1996-10-14 1997-10-08 Chip module and manufacture thereof
PCT/DE1997/002320 WO1998016953A1 (en) 1996-10-14 1997-10-09 Chip module and method for producing the same
EP97913093A EP0948813B1 (en) 1996-10-14 1997-10-09 Chip module and method for producing the same
KR10-1999-7003251A KR100483252B1 (en) 1996-10-14 1997-10-09 Chip module and method for the same

Publications (1)

Publication Number Publication Date
DE19702014A1 true DE19702014A1 (en) 1998-04-16

Family

ID=7808721

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997102014 Ceased DE19702014A1 (en) 1996-10-14 1997-01-22 Chip module and to methods for producing a chip module

Country Status (1)

Country Link
DE (1) DE19702014A1 (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000005765A1 (en) * 1998-07-22 2000-02-03 Dyconex Patente Ag Method for producing rewiring substrates for semiconductor chip packages
WO2000013232A1 (en) * 1998-08-27 2000-03-09 Minnesota Mining And Manufacturing Company Through hole bump contact
DE19846662A1 (en) * 1998-10-09 2000-04-20 Siemens Ag Electronic module used in the production of high density interconnects and quad flat pack packages has the assembly side of the wiring adhered to a hermetic housing
DE10005494A1 (en) * 2000-02-08 2001-08-16 Infineon Technologies Ag Electronic component used in semiconductor device comprises semiconductor chip having integrated circuits and metallic contact surfaces, and housing from which contact humps protrude
US6462414B1 (en) 1999-03-05 2002-10-08 Altera Corporation Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
DE10138042A1 (en) * 2001-08-08 2002-11-21 Infineon Technologies Ag Electronic component has at least one semiconducting chip on first side of and electrically connected to wiring plate, conducting track structures and solder connection contacts on other side
DE10133791A1 (en) * 2001-07-16 2003-02-06 Infineon Technologies Ag Electronic component and method for manufacturing it employs jig to locate terminal pads
DE10157280A1 (en) * 2001-11-22 2003-06-12 Infineon Technologies Ag A method for connecting circuit units
DE10255844B3 (en) * 2002-11-29 2004-07-15 Infineon Technologies Ag Integrated circuit manufacturing method of chip scale package, involves attaching solder balls in area that is uncovered by resist element, of patterned rewriting element, in patterned form
DE102004029584A1 (en) * 2004-06-18 2006-01-12 Infineon Technologies Ag Arrangement for increasing the reliability of substrate-based BGA packages
DE10253981B4 (en) * 2002-11-20 2006-03-16 Daimlerchrysler Ag Apparatus for controlling actuators
DE102004056534A1 (en) * 2004-11-23 2006-06-01 Infineon Technologies Ag of the same semiconductor component having a semiconductor chip and to external contacts as well as methods for the preparation of
DE102006006825A1 (en) * 2006-02-14 2007-08-23 Infineon Technologies Ag Semiconductor component e.g. ball grid array semiconductor component, has semiconductor chip with protective casing, and soldering ball arranged in recess of electrical insulating layer and connected with connecting carrier
US7446399B1 (en) 2004-08-04 2008-11-04 Altera Corporation Pad structures to improve board-level reliability of solder-on-pad BGA structures

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933042A (en) * 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
DE4010644A1 (en) * 1990-02-03 1991-08-08 Wilde Membran Impuls Tech Encapsulating housing for integrated circuit component - has supply and signal lines formed on substrate, with ends in housing
US5289346A (en) * 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
US5305944A (en) * 1992-04-23 1994-04-26 Mitsubishi Denki Kabushiki Kaisha Bonding method and bonding apparatus
US5363277A (en) * 1991-12-20 1994-11-08 Rohm Co., Ltd. Structure and method for mounting semiconductor device
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
EP0704898A2 (en) * 1994-09-30 1996-04-03 Nec Corporation Carrier film
US5528075A (en) * 1991-08-15 1996-06-18 Staktek Corporation Lead-on-chip integrated circuit apparatus
DE19500655A1 (en) * 1995-01-12 1996-07-18 Fraunhofer Ges Forschung Chip carrier assembly and chip carrier for producing a chip-Gehäusung
DE19507547A1 (en) * 1995-03-03 1996-09-05 Siemens Ag Assembly of semiconductor chips using double-sided supporting plate

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933042A (en) * 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
DE4010644A1 (en) * 1990-02-03 1991-08-08 Wilde Membran Impuls Tech Encapsulating housing for integrated circuit component - has supply and signal lines formed on substrate, with ends in housing
US5289346A (en) * 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
US5528075A (en) * 1991-08-15 1996-06-18 Staktek Corporation Lead-on-chip integrated circuit apparatus
US5363277A (en) * 1991-12-20 1994-11-08 Rohm Co., Ltd. Structure and method for mounting semiconductor device
US5305944A (en) * 1992-04-23 1994-04-26 Mitsubishi Denki Kabushiki Kaisha Bonding method and bonding apparatus
EP0704898A2 (en) * 1994-09-30 1996-04-03 Nec Corporation Carrier film
DE19500655A1 (en) * 1995-01-12 1996-07-18 Fraunhofer Ges Forschung Chip carrier assembly and chip carrier for producing a chip-Gehäusung
DE19507547A1 (en) * 1995-03-03 1996-09-05 Siemens Ag Assembly of semiconductor chips using double-sided supporting plate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BEINE, H.: Ball Grid Arrays. In: Productronic 3-1995, S. 26, 28, 30, 32 und 33 *

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000005765A1 (en) * 1998-07-22 2000-02-03 Dyconex Patente Ag Method for producing rewiring substrates for semiconductor chip packages
US6400018B2 (en) 1998-08-27 2002-06-04 3M Innovative Properties Company Via plug adapter
WO2000013232A1 (en) * 1998-08-27 2000-03-09 Minnesota Mining And Manufacturing Company Through hole bump contact
US6864577B2 (en) 1998-08-27 2005-03-08 3M Innovative Properties Company Via plug adapter
DE19846662A1 (en) * 1998-10-09 2000-04-20 Siemens Ag Electronic module used in the production of high density interconnects and quad flat pack packages has the assembly side of the wiring adhered to a hermetic housing
US6929978B2 (en) 1999-03-05 2005-08-16 Altera Corporation Method of fabricating an integrated circuit package utilizing a conductive structure for improving the bond strength between an IC package and a printed circuit board
US6462414B1 (en) 1999-03-05 2002-10-08 Altera Corporation Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
DE10005494A1 (en) * 2000-02-08 2001-08-16 Infineon Technologies Ag Electronic component used in semiconductor device comprises semiconductor chip having integrated circuits and metallic contact surfaces, and housing from which contact humps protrude
DE10133791A1 (en) * 2001-07-16 2003-02-06 Infineon Technologies Ag Electronic component and method for manufacturing it employs jig to locate terminal pads
DE10133791B4 (en) * 2001-07-16 2007-04-19 Infineon Technologies Ag A method for manufacturing an electronic component
DE10138042A1 (en) * 2001-08-08 2002-11-21 Infineon Technologies Ag Electronic component has at least one semiconducting chip on first side of and electrically connected to wiring plate, conducting track structures and solder connection contacts on other side
DE10157280A1 (en) * 2001-11-22 2003-06-12 Infineon Technologies Ag A method for connecting circuit units
US6845554B2 (en) 2001-11-22 2005-01-25 Infineon Technologies Ag Method for connection of circuit units
DE10157280B4 (en) * 2001-11-22 2009-10-22 Qimonda Ag A method for connecting circuit units
DE10253981B4 (en) * 2002-11-20 2006-03-16 Daimlerchrysler Ag Apparatus for controlling actuators
US7074649B2 (en) 2002-11-29 2006-07-11 Infineon Technologies Ag Method for producing an integrated circuit with a rewiring device and corresponding integrated circuit
DE10255844B3 (en) * 2002-11-29 2004-07-15 Infineon Technologies Ag Integrated circuit manufacturing method of chip scale package, involves attaching solder balls in area that is uncovered by resist element, of patterned rewriting element, in patterned form
SG116512A1 (en) * 2002-11-29 2005-11-28 Infineon Technologies Ag Method for producing an integrated circuit with a rewiring device and corresponding integrated circuit.
DE102004029584A1 (en) * 2004-06-18 2006-01-12 Infineon Technologies Ag Arrangement for increasing the reliability of substrate-based BGA packages
US7446399B1 (en) 2004-08-04 2008-11-04 Altera Corporation Pad structures to improve board-level reliability of solder-on-pad BGA structures
DE102004056534A1 (en) * 2004-11-23 2006-06-01 Infineon Technologies Ag of the same semiconductor component having a semiconductor chip and to external contacts as well as methods for the preparation of
DE102006006825A1 (en) * 2006-02-14 2007-08-23 Infineon Technologies Ag Semiconductor component e.g. ball grid array semiconductor component, has semiconductor chip with protective casing, and soldering ball arranged in recess of electrical insulating layer and connected with connecting carrier

Similar Documents

Publication Publication Date Title
DE10137184B4 (en) A method for manufacturing an electronic component having an electronic component and Kuststoffgehäuse
DE102004031920B4 (en) Multi-chip package and manufacturing processes
EP1900264B1 (en) Multilayer printed circuit board structure comprising an integrated electrical component, and production method therefor
DE69830883T2 (en) Semiconductor device and supplied with this device board
DE10201781B4 (en) High-frequency power device and high-frequency power module and method of producing same
DE10360708B4 (en) Semiconductor module with a semiconductor stack, rewiring, and methods of making the same
DE69133558T2 (en) Semiconductor chip system and processes for their preparation
DE102005006995B4 (en) of the same semiconductor device with plastic housing and external terminals and methods for preparing
DE602005004586T2 (en) the same substrate having high reliability of electrical connection means connected to wirings via and process for preparing
KR100687548B1 (en) Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device
DE10309502B4 (en) A process for preparing a Lothügelstruktur and Lothügelstruktur
DE60022458T2 (en) Semiconductor packages, semiconductor device, electronics element and making a semiconductor housing
DE69432968T2 (en) Housing for electronic components
DE102009044639B4 (en) Component having a semiconductor chip and method of manufacturing a module with stacked components
DE69627565T2 (en) Packaging of multi-chip modules without wire connection
DE10229692B4 (en) Printed circuit board, multi-chip package and manufacturing method thereof
DE10164494B4 (en) An encapsulated device with a small overall height and methods for preparing
DE60309422T2 (en) Multi-chip module and manufacturing processes
DE19941872B4 (en) Electronic component, such as a surface acoustic wave device and methods for manufacturing the same
DE10136743B4 (en) Process for hermetic encapsulation of a component
DE69534543T2 (en) A semiconductor device mounting substrate for the semiconductor device and method for replacing the semiconductor device
EP1652232B1 (en) Multichip circuit module and method for the production thereof
DE102006012645B4 (en) A method of packaging integrated circuits at the wafer level, composite wafer and packaging wafer-level
DE102008025223B4 (en) Electronic assembly with embedded chip package and process for its preparation
DE60219779T2 (en) Flux-free flip-chip connection

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: FRAUNHOFER-GESELLSCHAFT ZUR FOERDERUNG DER ANGEWAN

8131 Rejection