WO2006054380A1

WO2006054380A1 - メモリ情報保護システム、半導体メモリおよびメモリ情報の保護方法

Info

Publication number: WO2006054380A1
Application number: PCT/JP2005/015197
Authority: WO
Inventors: Takashi Oshikiri; Takanobu Nakashima
Original assignee: Takashi Oshikiri; Takanobu Nakashima
Priority date: 2004-11-19
Filing date: 2005-08-22
Publication date: 2006-05-26
Also published as: JP4119882B2; TW200622623A; CN100405335C; EP1830240A1; TWI286688B; JP2006146608A; CN1771484A; EP1830240A4

Abstract

　情報処理装置１０は、半導体メモリ２０から読み出した暗号化元データと、内部に記憶する暗号生成データとを利用して、暗号鍵データ生成部１５により半導体メモリ２０が内部に記憶するキーデータを生成して一時記憶部１２に記憶する。情報処理装置１０が当該キーデータを利用して暗号化回路１６により暗号化したデータを送信し、これを受信した半導体メモリ２０が同様にキーデータを利用して復号化回路２３ａにより復号したコマンドを実行する。これにより所定の半導体メモリ２０および情報処理装置１０間でのみデータ通信を行うことができる。

Description

明細書

メモリ情報保護システム、半導体メモリおよびメモリ情報の保護方法技術分野

[0001] 本発明は、半導体メモリに記憶されるデータの機密を保護する技術に関する。

背景技術

[0002] 半導体メモリを脱着自在に接続することによって、当該半導体メモリに記憶保存されたソフトウェアプログラムやデータ等を利用する情報処理装置が知られている。

[0003] このような半導体メモリでは、内部に記憶保存されたデータ等の機密保護のためのセキュリティ技術を有するものがある。例えば、特許文献 1、 2では、キーデータを利用してデータを暗号ィ匕する方法が示されている。また、特許文献 3では、暗号化されたコマンドが入力された場合にのみデータを入出力可能とする方法が示されている。

[0004] 特許文献 1 :特開平 9 106690号公報

特許文献 2 :特開平 7— 219852号公報

特許文献 3：特開 2001— 35171号公報

[0005] しかし、上記特許文献 1、 2のように、キーデータを利用して排他的論理和等の論理演算を利用してデータの暗号ィ匕を行う場合でも、半導体メモリと情報処理装置との間で行われる通信内容を観測することが可能であるため、暗号化されたデータを解析されてしまう t ヽぅ問題があった。

[0006] また、上記特許文献 3のように、コマンドを暗号化する場合、暗号方式を複雑にすることでセキュリティ強度を向上することは可能である力例えば半導体メモリ毎に異なる暗号を採用するような対応は困難であり、常に同一の暗号ィ匕手法により暗号化されたデータを供給することになる。

[0007] さらに、上記特許文献 1、 2と同様に、情報処理装置と半導体メモリとの間でやり取りされるデータの閲覧が可能であることから、暗号されたデータを解析される可能性を回避することが困難であるという問題があった。

発明の開示

[0008] この発明の主たる目的は、半導体メモリに記憶されたデータの機密保護を高めて、記憶データの不正な読み出しを有効に防止し得る、メモリ情報保護システム，メモリ情報の保護方法、および半導体メモリを提供することである。

[0009] この発明の他の目的は、半導体メモリ側の構成を複雑にすることなぐ半導体メモリの記憶データを外部力不正に読出すことを困難にし、半導体メモリのコストの大幅な上昇を伴うことなぐ記憶データの保護を図った、メモリ情報保護システム，メモリ情報の保護方法、および半導体メモリを提供することである。

[0010] この発明のさらに他の目的は、半導体メモリのセキュリティシステムの解析を困難にして、記憶データの機密保護の強化を図った、メモリ情報保護システム，メモリ情報の保護方法、および半導体メモリを提供することである。

[0011] この発明にかかるメモリ情報保護システムの第 1の態様は、情報処理装置（10)と前記情報処理装置に対して着脱自在に装着される半導体メモリ (20)とから構成されるメモリ情報保護システム（1)である。

[0012] 前記半導体メモリは、保護すべきプログラムを含むデータを記憶し、前記情報処理装置によってアクセスされるデータ記憶手段（21)、前記情報処理装置から命令コードならびにアドレスデータ力なるコマンドが与えられ、かつ前記データ記憶手段から読み出されたデータを前記情報処理装置に与えるための第 1の入出力端子部（22) 、暗号化のための元になる暗号鍵元データを記憶する暗号鍵元データ記憶部（24) 、前記情報処理装置に使用することが許容されたものであることを判断するために用 Vヽられる復号鍵となる復号鍵データを、前記情報処理装置からアクセスできな!/、態様で記憶する復号鍵データ記憶手段（25)、および前記情報処理装置から与えられる暗号化コマンドを、前記復号鍵データを用いて復号する復号手段（23a)を含む、メモリ制御手段（23)を備える。

[0013] 前記情報処理装置は、前記半導体メモリの第 1の入出力端子部が接続され、前記命令コードならびに前記アドレスデータ力なるコマンドを出力し、かつ前記半導体メモリから読み出されたデータが入力される第 2の入出力端子部（13)、前記半導体メモリから読み出されたデータを処理し、かつ半導体メモリに与える前記コマンドを発生する処理手段（11)、前記復号鍵データに関連する暗号鍵データを生成するための暗号生成データを記憶するための暗号生成データ記憶手段（14)、前記暗号鍵元データ記憶部から読み出された前記暗号鍵元データと前記暗号生成データとに基づいて前記暗号鍵データを生成する暗号鍵データ生成手段（15)、前記暗号鍵データ生成手段によって生成された前記暗号鍵データを一時記憶する一時記憶手段（12) 、および前記処理手段によって発生されるコマンドを、前記暗号鍵データを用いて暗号ィ匕した前記暗号ィ匕コマンドを生成し (S 107)、当該暗号ィ匕コマンドを前記第 2の入出力端子部へ出力する（S108)暗号ィ匕手段（16)を備える。

[0014] 前記メモリ制御手段は、さらに前記復号手段によって復号されたコマンドを用いて前記データ記憶手段に記憶されているデータを読出す制御（S208)を行う。

[0015] この発明にかかるメモリ情報保護システムの第 1の態様によれば、情報処理装置が、半導体メモリから読み出した情報に応じて生成した暗号鍵データを利用して、半導体メモリとの通信を行う。よって常に同一の暗号鍵データを使用する場合や、暗号鍵データ情報そのものを情報処理装置と半導体メモリの間で送受信する場合に比べて

、セキュリティシステムの解析を困難なものとし、データの不正な読み出しを有効に防止することができる。

[0016] この発明にかかるメモリ情報保護システムの第 2の態様は、その第 1の態様であって、前記暗号鍵データ生成手段は、前記暗号鍵元データを用いかつ前記暗号生成データに基づ、て前記復号鍵データと所定の関係を有する前記暗号鍵データを生成する。

[0017] この発明にかかるメモリ情報保護システムの第 2の態様によれば、暗号鍵元データに応じて、暗号鍵データを生成する。よってたとえ暗号鍵元データを読み取られても、暗号鍵データを取得されることはない。

[0018] この発明にかかるメモリ情報保護システムの第 3の態様は、その第 1の態様又は第 2 の態様であって、前記暗号鍵データ記憶手段は、前記暗号鍵元データよりも十倍以上長！/、前記暗号鍵データを記憶する。

[0019] この発明にかかるメモリ情報保護システムの第 3の態様によれば、情報処理装置では半導体メモリからデータ容量の小さい暗号鍵元データのみを受信しながら、データ長の長い暗号鍵データを生成して利用することができる。よって暗号鍵データの解析を困難なものとし、データの不正な読み出しを有効に防止することができる。 [0020] この発明にかかるメモリ情報保護システムの第 4の態様は、その第 1の態様ないし第 3の態様の、ずれかであって、前記暗号鍵データ生成手段および前記暗号化手段は、前記処理手段によって兼用される。前記処理手段は、前記暗号鍵元データと前記暗号生成データとを演算処理して前記暗号鍵データを求めて前記一時記憶手段に書込み（S105)、当該暗号鍵データを用いて前記元コマンドを暗号化して（S107 )前記暗号化コマンドを出力する（S108)。

[0021] この発明にかかるメモリ情報保護システムの第 4の態様によれば、一の処理手段によって、暗号鍵データ生成手段および暗号化手段の動作を実現する。よってそれぞれが独立して、る場合に比べて、簡単な構成でメモリ情報保護システムを実現することがでさる。

[0022] この発明にかかるメモリ情報保護システムの第 5の態様は、その第 1の態様であって、前記暗号生成データ記憶手段は、前記情報処理装置の外部から前記第 2の入出力端子部を介してアクセスできないメモリ空間として配置される。

[0023] この発明にかかるメモリ情報保護システムの第 5の態様によれば、暗号化および復号ィ匕に必要な情報を外部力読み出せないようにすることで、セキュリティシステムの解析を困難なものとすることができる。

[0024] この発明にかかるメモリ情報保護システムの第 6の態様は、その第 1の態様ないし第 5の態様のいずれかであって、前記復号鍵データ記憶手段は、前記暗号鍵元データ記憶部に記憶されている暗号鍵の元になる前記暗号鍵元データとペアとなる前記復号鍵データを記憶する。

[0025] この発明にかかるメモリ情報保護システムの第 7の態様は、その第 6の態様であって、前記暗号鍵元データ記憶部に記憶されて!ゝる前記暗号鍵元データと前記復号鍵データ記憶手段に記憶されてヽる前記復号鍵データとは、前記データ記憶手段に記憶されるプログラムの種類によって異なるペアの鍵データに選ばれる。

[0026] この発明にかかるメモリ情報保護システムの第 6の態様や第 7の態様によれば、半導体メモリごとに、異なる暗号鍵元データと復号鍵データとから成るペアを利用することで、全ての半導体メモリに同一の暗号鍵データを利用する場合に比べて、暗号鍵データの解析を困難なものとすることができる。 [0027] この発明にかかるメモリ情報保護システムの第 8の態様は、その第 1の態様乃至第 7 の態様のいずれかであって、前記処理手段は、前記暗号化手段によって所望の量の前記暗号化コマンドが出力された (S 112)後、前記一時記憶手段に記憶されて!、る前記暗号鍵データを消去する（S113)。

[0028] この発明にかかるメモリ情報保護システムの第 8の態様によれば、暗号鍵データを利用後に消去するので、暗号鍵データの解析を困難なものとすることができる。

[0029] この発明にかかるメモリ情報の保護方法の第 1の態様は、 CPU (l l)を含む情報処理装置（10)と、前記情報処理装置に対して着脱自在に装着される半導体メモリ (20 )とから構成される情報処理システム（1)におけるメモリ情報の保護方法である。前記半導体メモリは、保護すべきプログラムを含むデータを記憶するデータ記憶手段（21 )、命令ならびにアドレスデータ力なるコマンドが前記情報処理装置力与えられ、かつ前記データ記憶手段から読み出されたデータを前記情報処理装置に与えるための第 1の入出力端子部（22)、暗号ィ匕のための元になる暗号鍵元データを記憶する暗号鍵元データ記憶部（24)、前記情報処理装置に使用することが許容されたものであることを確認するために用いられる復号鍵データを、前記情報処理装置によつてアクセスできない態様で記憶する復号鍵データ記憶手段（25)、および前記情報処理装置から与えられる暗号ィ匕コマンドを、前記復号鍵データを用いて復号する復号手段（23a)を含む、メモリ制御手段（23)を備える。

[0030] 前記情報処理装置は、前記半導体メモリの第 1の入出力端子部が接続され、前記命令ならびに前記アドレスデータ力もなるコマンドを出力しかつ前記半導体メモリから読み出されたデータが入力される第 2の入出力端子部（13)、前記半導体メモリから読み出されたデータを処理し、かつ半導体メモリに与える前記コマンドを発生する処理手段（11)、前記暗号鍵元データを用いて前記復号鍵データに関連する暗号鍵データを生成するための暗号鍵データ生成プログラムを記憶する暗号鍵生成プロダラム記憶手段（14)、および前記暗号鍵データを一時記憶する一時記憶手段（12)を備える。

[0031] さらに、前記 CPUは、前記暗号鍵元データを用いかつ前記暗号鍵生成プログラムに基づいて暗号鍵データを生成する第 1のステップ (S104)と、前記第 1のステップにお、て生成された暗号鍵データを、前記一時記憶手段に一時記憶させる第 2のステツプ（S105)と、前記処理手段によって発生されるコマンドを、前記暗号鍵データを用いて暗号ィ匕した前記暗号化コマンドを発生し、前記第 2の入出力端子部へ出力する第 3のステップ（S107, 108)を順次実行する。

[0032] 前記メモリ制御手段は、前記復号鍵データを用いて前記コマンドを復号する第 4のステップ（S204)と、前記第 4のステップにおいて復号した前記コマンドが読出コードであるとき、当該コマンドに含まれるアドレスデータを前記データ記憶手段に与えて、前記データ記憶手段のデータを読み出す第 5のステップ (S207, S208)を順次実行する。

[0033] この発明にかかるメモリ情報の保護方法の第 1の態様によれば、情報処理装置が、半導体メモリから読み出した情報に応じて生成した暗号鍵データを利用して、半導体メモリとの通信を行う。よって常に同一の暗号鍵データを使用する場合や、暗号鍵データ情報そのものを情報処理装置と半導体メモリの間で送受信する場合に比べて、セキュリティシステムの解析を困難なものとし、データの不正な読み出しを有効に防止することができる。

[0034] この発明にかかるメモリ情報の保護方法の第 2の態様は、その第 1の態様であって、前記第 1のステップは、前記暗号鍵元データを用いかつ前記暗号鍵データ生成プログラムに基づいて前記復号鍵データと同じ前記暗号鍵データを生成するステップを含む。前記第 3のステップは、前記メモリ制御手段が復号する前記復号鍵データと同じ前記暗号鍵データで暗号ィ匕するステップを含む。

[0035] この発明にかかるメモリ情報の保護方法の第 2の態様によれば、暗号鍵元データに応じて、暗号鍵データを生成する。よってたとえ暗号鍵元データを読み取られても、暗号鍵データを取得されることはな、。

[0036] この発明に力かる半導体メモリの第 1の態様は、暗号鍵データを用いて命令コードならびにアドレスデータが暗号ィ匕された暗号ィ匕コマンドを発生するための情報処理装置（10)に対して、着脱自在に装着される。そして前記情報処理装置によってァクセス可能なメモリ空間に割り当てられ、保護すべきプログラムを含むデータを記憶するデータ記憶手段（21)と、前記情報処理装置によってアクセスできないメモリ空間に割り当てられ、前記情報処理装置から供給される前記暗号化コマンドの復号化に必要な復号鍵データを記憶する復号鍵データ記憶手段（25)と、前記情報処理装置によってアクセス可能な空間に割り当てられ、前記復号鍵データに関連しかつ情報処理装置が前記暗号鍵データを生成するために用いる暗号鍵元データを記憶する暗号鍵元データ記憶部（24)と、前記情報処理装置から供給される前記暗号化コマンドを、前記復号鍵データを用いて復号化する復号化手段（23a)と、前記復号化手段によって復号されたコマンドに含まれる前記命令コードが読出命令コードであることを判断したとき（S206)は、読出信号を前記データ記憶手段に与えるとともに、当該コマンドに含まれる前記アドレスデータを読出アドレスとして前記データ記憶手段に与える（S207)ことにより、前記データ記憶手段の記憶データを読出制御する（S208)読出手段（23b)と、を備える。

[0037] この発明にかかる半導体メモリの第 1の態様によれば、情報処理装置が、半導体メモリから読み出した情報に応じて生成した暗号鍵データを利用して、半導体メモリとの通信を行う。よって常に同一の暗号鍵データを使用する場合や、暗号鍵データ情報そのものを情報処理装置と半導体メモリの間で送受信する場合に比べて、セキユリティシステムの解析を困難なものとし、データの不正な読み出しを有効に防止することがでさる。

[0038] この発明にかかる半導体メモリの第 2の態様は、その第 1の態様であって、前記暗号鍵元データ記憶部に記憶される暗号鍵元データと前記復号鍵データ記憶手段に記憶される前記復号鍵データとは、前記データ記憶手段に記憶される前記プロダラムの種類によって、異なるペアに選ばれる。

[0039] この発明にかかる半導体メモリの第 2の態様によれば、半導体メモリごとに、異なる暗号鍵元データと復号鍵データとから成るペアを利用することで、全ての半導体メモリに同一の暗号鍵データを利用する場合に比べて、暗号鍵データの解析を困難なものとすることができる。

[0040] この発明にかかる半導体メモリの第 3の態様は、その第 1の態様又は第 2の態様であって、前記復号鍵データ記憶手段に記憶される復号鍵データは、前記暗号鍵元データよりも十倍以上長いデータ長さに選ばれる。 [0041] この発明にかかる半導体メモリの第 3の態様によれば、情報処理装置では半導体メモリからデータ容量の小さい暗号鍵元データのみを受信しながら、データ長の長い暗号鍵データを生成して利用することができるため、暗号鍵データの解析を困難なものとし、データの不正な読み出しを有効に防止することができる。

[0042] この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによつて、より明白となる。

図面の簡単な説明

[0043] [図 1]この発明の一の実施の形態に係るメモリ情報保護システムを示す図である。

[図 2]この発明の一の実施の形態に係るメモリ情報保護システムの動作を示すフローチャートである。

[図 3]この発明の一の実施の形態に係るメモリ情報保護システムの動作を示すフローチャートである。

発明を実施するための最良の形態

[0044] (メモリ情報保護システムの構成）

図 1は、この発明の一実施形態に係るメモリ情報保護システムを示すブロック図である。図 1において、メモリ情報保護システム 1は、情報処理装置 10と半導体メモリ 20とから構成される。

[0045] 先ず、メモリ情報保護システム 1の概要を説明すると、メモリ情報保護システム 1は、半導体メモリ 20の記憶内容を、所定の情報処理装置 10以外の装置から不正に読み出されることを防止することを目的とする。そのため、情報処理装置 10は、半導体メモリ 20の記憶データを読み出す際に、半導体メモリ 20に供給すべき命令コードならびにアドレスデータ力なるコマンドを、暗号鍵データによって暗号化した暗号化コマンドを発生し、当該暗号ィ匕コマンドを半導体メモリ 20に与える。

[0046] 半導体メモリ 20は、情報処理装置 10から供給される暗号ィ匕コマンドを復号鍵データによって復号して元のコマンドを抽出し、復号後のコマンドが所定のコマンド (読出命令コードと読出アドレスデータ力なる読出コマンド)である場合にのみ、読出信号と読出アドレスデータに従って、半導体メモリ 20内のコアメモリ（後述のデータ記憶部 21)に記憶されているデータを読み出す。 [0047] ここで、暗号ィ匕および復号ィ匕には所定の関係を有する鍵データ（例えば、共通の暗号鍵データと復号鍵データ）を用いる必要がある。しかし、半導体メモリ 20内に暗号鍵データを記憶しておき、その暗号鍵データを半導体メモリ 20から読み出して情報処理装置 10に与えるように構成すると、暗号鍵データが不正に読み出されて解析されてしまう。

[0048] そこで、本発明のメモリ情報保護システム 1では、半導体メモリ 20側に暗号鍵データを生成するための元（又は種）となる比較的短いデータ長の暗号鍵元データ（又は暗号鍵種データ）を記憶させておき、始めに暗号鍵元データを読み出し、情報処理装置 10にお、て暗号鍵元データに基づ!/、て比較的長!、データ長の暗号鍵データを生成する。そのため、暗号鍵元データと復号鍵データがペアとなるように選ばれる。このとき、情報処理装置 10によって生成される暗号鍵データが復号鍵データと所定の関係、例えば同一となるように選ばれる。

[0049] そして、半導体メモリ 20は、従来の汎用マスク ROMに相等するメモリコア（図 1のデータ記憶部 21)内に、機密保護されるべきデータとして、ソフトウェアプログラムゃデータを記憶している。

[0050] この半導体メモリ 20は、例えばカードやカートリッジのような態様で情報処理装置 1 0に脱着自在に装着される。この半導体メモリ 20に格納されたソフトウェアプログラムやデータを利用するための情報処理装置 10としては、ノソコン、 PDA (Personal Digi tal Assistant)のような携帯情報端末装置や、画像処理装置が含まれる。その他にも、半導体メモリ 20内に格納されるプログラムがゲームプログラムの場合は、ビデオゲ一ム機ゃ携帯ゲーム機等の各種ゲーム装置に適用される。次に、この発明の実施形態の詳細を説明する。

[0051] <半導体メモリ >

半導体メモリ 20は、データ記憶部（又はコアメモリ） 21と入出力端子 22の間にメモリ制御回路 23を設けるとともに、この実施形態固有の構成として、暗号鍵元データ記憶部 24と復号鍵データ記憶部 25から構成される。データ記憶部 21と入出力端子 22 は、従来公知の汎用のメモリと同様である。

[0052] データ記憶部 21は、マスク ROMのような不揮発性メモリであって、機密保護又は不正読出からの保護の対象となるプログラムやデータ等を記憶して、る。このデータ記憶部 21は、マスク ROMに限らず、フラッシュメモリ， EP— ROM等でもよい。そして、データ記憶部 21は、情報処理装置 10からメモリ制御回路 23 (より詳細にはメモリ制御回路 23に備えられる、後述のコマンド判別'読出回路 23b)を介してアクセス可能とされる。

[0053] 入出力端子 22は、後述の情報処理措置 10側の入出力端子 17と電気的に接続される端子であり、半導体メモリ 20と情報処理装置 10との間でのデータの授受を可能とする。この入出力端子 22は、コマンド入力端子とデータ出力端子を含むか、又はコマンド入力とデータ入力を共通の複数の端子 (例えば 8ビット)で時分割的に使用するようにしてちょい。

[0054] メモリ制御回路 23は、復号化回路 (復号化手段） 23aとコマンド判別'読出回路 23b を含んで構成される。復号ィ匕回路 23aは、情報処理装置 10から与えられる暗号化コマンドを、後述の復号鍵データ記憶部 25に記憶されている復号鍵データを用いて復号する。この復号ィ匕回路 23aの具体的な回路構成としては、 1つのデータ単位 (例えば 1バイト又は所定バイト)でビット演算する回路を用いて、暗号化とは逆の演算処理 (復号処理)を行うものである。

[0055] 例えば、ビット演算を行う回路としては、論理演算回路 (AND, OR, NAND,イクスクルーシブ OR等）を用いて 1つのデータ単位 (例えば 1バイト又は所定バイト）で複数ステップに渡って論理演算を行う回路がある。また、その他、コマンド復号回路として、ワンチップマイコンのような小規模の CPUを用いて簡易な復号アルゴリズムの演算を行うちのでもよい。

[0056] 復号ィ匕回路 23aによって復号されたコマンドは、コマンド判別'読出回路 23bに入力されて実行される。

[0057] コマンド判別'読出回路 23bは、復号されたコマンドを判別して、当該コマンドの種類に応じた動作を行う機能を有する。具体的には、情報処理装置 10から供給されかつ復号ィ匕回路 23aによって復号されたコマンドが暗号鍵元データの読出コマンドである場合は、暗号鍵元データ記憶部 24に読出信号と当該記憶部 24に割り当てられた読出アドレスデータを出力して、当該記憶部 24から暗号鍵元データを読み出させる。

[0058] また、復号ィ匕回路 23aから与えられたコマンドがデータ記憶部 21の読出コマンドの場合は、当該読出コマンドから読出命令コードと読出アドレスデータを抽出して、読出信号と読出アドレスデータをデータ記憶部 21に与えて、データ記憶部 21に記憶されているデータを読み出す。

[0059] さらに、データ記憶部 21が書き込み読出し可能なメモリ（例えばフラッシュメモリ）であって、復号ィ匕回路 23aから与えられたコマンドがデータ記憶部 21への書込コマンドの場合は、当該書込コマンドから書込命令コードと書込アドレスデータを抽出して、書込信号と書込アドレスデータをデータ記憶部 21に与えて、その後で情報処理装置 10から供給される書込データをデータ記憶部 21に書き込む。この場合は、コマンド判別'読出回路 23bは、コマンド判別'書込回路として働くことになる。

[0060] 暗号鍵元データ記憶部 24は、情報処理装置 10によってコマンドを暗号化する場合の暗号鍵データを生成するための元 (又は種）となる暗号鍵元データを記憶する記憶部であり、比較的短いデータ長さ（例えば数バイトから数十バイト）のデータを記憶する。この暗号鍵元データ記憶部 24には、半導体メモリ 20から見て外部機器である情報処理装置 10から直接アクセス可能なメモリ空間が割り当てられる。

[0061] 復号鍵データ記憶部 25は、情報処理装置 10から半導体メモリ 20の記憶データを読み出す際に供給 (又は入力）される暗号ィ匕コマンドを復号して、元のコマンドを得るための復号鍵データを記憶している。この復号鍵データ記憶部 25は、外部から直接アクセスすることができないメモリ空間に割り当てられ、復号ィ匕回路 23aによってのみ読み出し可能に構成される。

[0062] また、復号鍵データ記憶部 25に記憶される復号鍵データは、暗号鍵元データ記憶部 24に記憶されている暗号鍵元データとペアのデータであって、そのデータ長さが暗号鍵元データよりも十倍以上長く選ばれる。その理由は、暗号鍵元データとペアになるように定められた復号鍵データでなければ、情報処理装置 10から与えられる暗号ィ匕コマンドを復号できないようにして、データ記憶部 21の機密保護を確保するとともに、機密保護の強度を高めるためである。

[0063] また、復号鍵データのデータ長さが暗号鍵元データのデータ長さよりも長く選ばれて!、るのは、一般に鍵データ長さの長、方がセキュリティ強度を高くすることができるためである。

[0064] 一方、暗号鍵元データのデータ長さを長くして、そのまま暗号鍵データとして利用すると、半導体メモリ 20の外部から不正に暗号鍵データを取り出すことができ、セキュリティ強度の低下を招く。そのため、半導体メモリ 20の中に記憶している暗号鍵元データは暗号鍵データを生成するための元又は種となるデータ長さ（ワード長さ）の短 Vヽデータとし、たとえ暗号鍵元データを解析されても暗号鍵データを生成することを困難なものとしている。

[0065] 上述の説明では、半導体メモリ 20に含まれる各回路部分は、 1チップのメモリに集積化された場合を説明したが、この発明の技術思想はこのような実施形態に限定されるものではなぐデータ記憶部 21を汎用のマスク ROM等で構成し、その他の回路部分を別の回路部品で構成しても良い。その場合でも、暗号ィ匕コマンドを用いているので、データ記憶部 21に記憶されているデータの機密保護が図れる。

[0066] 半導体メモリ 20の製造段階において、暗号鍵元データ記憶部 24に格納する暗号鍵元データを変更することが可能である。そして、暗号鍵元データを変更すれば、これに対応する復号鍵データも変更されることとなる。そのため、例えば、データ記憶部 21に記憶されるプログラムやデータ等の種類ごとに、異なる暗号鍵元データと復号鍵データを用いれば、半導体メモリ 20と情報処理装置 10との間のデータのやりとりを観測して得たコマンドも、暗号鍵元データと復号鍵データのペアの鍵に関するデータが変化するので、第三者の解析を困難にし、半導体メモリ 20のセキュリティ強度を一層向上させることができる。

[0067] また、半導体メモリ 20は、本実施形態で説明する各種機能および動作の実現のために、従来製品と異なる複雑な構成や処理を必要としない。そのため、 CPUを処理手段として利用する場合や、従来製品に比べて大幅なコストの上昇を伴うことがない

[0068] <情報処理装置 >

情報処理装置 10は、処理手段の一例の CPU11を含む。 CPU11には、一時記憶部 12及び入出力端子 13が接続されるとともに、この実施形態固有の回路部分として、暗号生成データ記憶部 14と暗号鍵データ生成部 15と暗号ィ匕回路 16とが接続される。

[0069] 一時記憶部 12は、データを書込み読出し可能なメモリ、例えば RAMのような半導体メモリ又はハードディスク等が用いられる。この一時記憶部 12は、半導体メモリ 20 から読み出された暗号鍵元データを記憶する記憶領域と、暗号鍵元データを用いて生成された暗号鍵データを記憶する記憶領域と、半導体メモリ 20のデータ記憶部 21 から読み出されたデータ (例えばブロック単位のデータ）を記憶する読込データ記憶領域と、その他のワーキングデータの記憶領域とを含む。一時記憶部 12の各記憶領域は、情報処理装置 10の外部力もデータ読出し可能なメモリ空間に割り当てられる。

[0070] 入出力端子 13は、半導体メモリ 20の入出力端子 22と電気的に接続される接続端子又はコネクタであり、入出力端子 22の端子数と同じ端子数であって同じピン配置（又はピン間隔）に選ばれる。入出力端子 13には、 CPU11のアドレスバスとデータバスが接続されるとともに、暗号ィ匕回路 16のコマンドバスが並列的に接続される。

[0071] 入出力端子 13は、好ましくは、アドレスバスとデータバス及び Z又はコマンドバスを共用して端子数を少なくするために、所定ビット数の端子を用いてアドレスバス'データバスとコマンドバスを時分割的に使用しても良、。

[0072] 暗号生成データ記憶部 14は、半導体メモリ 20の暗号鍵元データ記憶部 24から読み出された暗号鍵元データを用いて、暗号鍵データを生成するための暗号生成データを記憶している。暗号生成データ記憶部 14は、情報処理装置 10の外部からァクセスできな!/、メモリ空間に割り当てられる。

[0073] そして、暗号鍵データ生成部 15は、一時記憶部 12に記憶されている暗号鍵元データと暗号生成データ記憶部 14に記憶されている暗号生成データとを使って所定の演算処理を行うことにより、暗号鍵データを生成し、その暗号鍵データを一時記憶部 12の暗号鍵データ記憶領域へ書き込む。

[0074] このようにして、暗号鍵元データよりも長いデータ長さの暗号鍵データが情報処理装置 10内で生成されて、一時記憶部 12に記憶されるので、半導体メモリ 20側に暗号鍵データを記憶させる場合に比べて、暗号鍵データの解析を困難にしてヽる。

[0075] ここで、暗号鍵データ生成部 15によって生成された暗号鍵データは、半導体メモリ 20側の復号鍵データと所定の関係を有するデータ（例えば同一のデータ)であり、一種の共通鍵となる。

[0076] ところで、前述のようにして生成された暗号鍵データは、 CPU11が演算処理を実行してコマンドを発生し、半導体メモリ 20の記憶データを読み出す必要のある限り、一時記憶部 12の所定の記憶領域に記憶保持される力コマンドの出力を休止又は停止したとき等に、必要に応じて消去しても良い。暗号鍵データを適宜のタイミングで消去すれば、暗号鍵データを情報処理装置 10の外部から読み出される危険性を低減できる。

[0077] 例えば、データ記憶部 21からのデータの読み出しは、ある程度まとまった単数又は複数のブロック単位で読み出して、一時記憶部 12に格納させておき、そのブロックのデータを処理している間は半導体メモリ 20にアクセスしない場合であれば、その間に暗号鍵データを消去しておいても良い。そして、当該ブロックのプログラム処理が終了後、再び半導体メモリ 20のデータを読み出す場合は、先に読み出した暗号鍵元データを用いて再度暗号鍵データを生成すれば良、。

[0078] このように、暗号鍵データが一時記憶部 12に記憶されている期間を短縮すれば、暗号鍵データを不正に読み出されることを防止できる。

[0079] 暗号化回路 16は、一時記憶部 14から読み出された暗号鍵キーデータを利用して、 CPU11から出力される半導体メモリ 20に供給するためのコマンドに所定の演算処理を施すことによって、暗号ィ匕コマンドを生成する。

[0080] ここで、暗号化コマンドは、命令コードとアドレスデータと力もなり、 1つのコマンドが複数バイトで構成される。暗号ィ匕回路 16によって暗号化された暗号化コマンドは、入出力端子 13及び半導体メモリ 20側の入出力端子 22を介して復号ィ匕回路 23aに供給される。

[0081] すなわち、情報処理装置 10の暗号化回路 16と半導体メモリ 20側の復号化回路 23 aとは対応関係にあり、暗号ィ匕回路 16によって暗号鍵データを用いて暗号ィ匕されたコマンド力復号ィ匕回路 23aによって暗号鍵データの元である暗号鍵元データとペアとなる復号鍵データを用いて復号される。

[0082] 言い換えれば、暗号鍵データ生成部 15が暗号鍵元データを用いて暗号生成データに第 1段階の暗号化処理を行って暗号鍵データを作り、暗号ィ匕回路 16が暗号鍵データを用いてコマンドを暗号ィ匕する第 2段階の暗号ィ匕処理を行っていると考えることちでさる。

[0083] ところで、上述の実施態様では、暗号鍵データ生成部 15と暗号化回路 16をハードウェアウェアとしての回路で構成した場合を説明したが、暗号鍵データ生成部 15と暗号ィ匕回路 16の処理又は機能をプログラムによって実現し、そのプログラムを CPU11 に処理させることによって、ソフトウェア的に暗号鍵データの生成と、コマンドの暗号化を行わせても良い。

[0084] このように、情報処理装置 10が、暗号鍵データを固定的に持たず、半導体メモリ 20 力読み出されたデータ長さの短い暗号鍵元データ（又は暗号鍵種データ）を用いて、暗号鍵データを生成しているため、外部から暗号鍵データを読み取ること、ひいては解析が困難となり、結果として半導体メモリ 20の記憶データの機密保護を図ることがでさる。

[0085] しかも、暗号鍵データの暗号生成に用いるデータは、外部からアクセスできない暗号生成データ記憶部 14に記憶されて、るので、たとえ暗号鍵元データを取得できても、暗号鍵データを生成することはできず、半導体メモリ 20の記憶データの機密性を確保できる。

[0086] <メモリ情報保護システムの動作 >

図 2および図 3は、メモリ情報保護システム 1の動作を説明するためのフローチヤ一トである。図 2および図 3のフローチャートは、左側に情報処理装置 10の動作の流れ (ステップ 101〜 113)、右側に半導体メモリ 20の動作の流れ (ステップ 201〜 211 ) を示す。

[0087] 但し、半導体メモリ 20は、 CPUのような処理手段を含むものではなぐハードウェアとしての回路による動作である力情報処理装置 10の動作の流れに対応させて便宜的にフローで示したものであることを指摘しておく。

[0088] 次に、図 1〜図 3を参照して、メモリ情報保護システム 1の具体的な動作を説明する [0089] 予め、半導体メモリ 20が情報処理装置 10に装着されて、それぞれの入出力端子 1 3と入出力端子 22が電気的に接続される。そして、情報処理装置 10の電源が投入されると、情報処理装置 10が起動するとともに、電源が半導体メモリ 20に供給されて、システムとしての動作が開始する。

[0090] まず、ステップ（図 2では「S」と略記する） 101において、 CPU11が暗号鍵元データ記憶部 24の読出コマンド (読出命令コードと読出アドレスデータを含むコマンド)を発生して、半導体メモリ 20に与える。このときの読出コマンドは、暗号化されていないままである。半導体メモリ 2がコマンドの入力があつたと判断すると (ステップ 201)、コマンド判別'読出回路 23bは供給されたコマンドが暗号鍵元データ記憶部 24の読出コマンドであることを判別し、当該記憶部 24に対して読出信号と読出アドレスデータを与える。暗号鍵元データ記憶部 24は、暗号鍵元データを読み出して、情報処理装置 10へ与える（ステップ 202)。

[0091] CPU11は、ステップ 102において暗号鍵元データの入力のあったことを判断すると、ステップ 103において入力された暗号鍵元データを一時記憶部 12の暗号鍵元データ記憶領域に書き込み、一時記憶させる。

[0092] ステップ 104において、 CPU11は暗号鍵元データと暗号生成データ記憶部 14に記憶されている暗号生成データとに基づいて、演算処理を行って、暗号鍵データを生成する。暗号鍵データを生成するプログラムは、例えば暗号生成データと共に、暗号生成データ記憶部 14に記憶させておくことができる。ステップ 105において、生成された暗号鍵データが一時記憶部 12の暗号鍵データ記憶領域に書き込まれ、一時

SC fedれる。

[0093] 続いて、ステップ 106において、 CPU11は半導体メモリ 20へ供給すべきコマンドを発生する。ステップ 107において、 CPU11は一時記憶部 12に記憶されている暗号鍵データを用いて当該コマンド (元コマンドともいう）を暗号ィ匕する（又は暗号ィ匕回路 1 6が暗号鍵データを用いて元コマンドを暗号ィ匕する）。

[0094] ステップ 108において、暗号ィ匕コマンドが出力されて、半導体メモリ 20に供給される。そして、 CPU11は、ステップ 109において、半導体メモリ 20からの読出データがあるまで待機する。

[0095] 半導体メモリ 20は、暗号ィ匕コマンドの入力に応じて以下の動作を行う（但し、フローチャートに示す判断ステップの部分は、説明の便宜のために記載したもので、実際にはソフト処理ではなぐハード的に処理するものである）。すなわち、暗号化コマンドの入力のあることに応じて (ステップ 203)、復号ィ匕回路 23aは復号鍵データを用いて暗号ィ匕コマンドを復号する (ステップ 204)。

[0096] コマンド判別'読出回路 23bは復号後のコマンドを判別する (ステップ 205)。復号後のコマンドが読出コマンドであるとき (ステップ 206)、コマンド判別'読出回路 23b は読出コマンドから読出命令コードと読出アドレスデータを抽出し、読出信号と読出アドレスデータをデータ記憶部 21に与える (ステップ 207)。これに応じて、データ記憶部 21は、指定された読出アドレスに記憶しているデータを読み出す。

[0097] ここで、データ記憶部 21の読出制御方法は、情報処理装置 10から 1番地毎に読出コマンドを与える方法と、ブロック単位の読出コマンド (例えば、ブロック番号毎又はブロック番号 N番〜 M番等）を与える方法がある。この実施例では、ブロック単位の読出しを説明する。その場合は、読出コマンドに含まれる読出アドレスとして、ブロック番号 (当該ブロックの先頭番地；上位ビットでブロックを指定）が与えられることになる。そのため、指定されたブロック番号に対応する記憶領域の各番地に記憶されて、るデ一タが、データ記憶部 21から順次読み出される。

[0098] 一方、 CPU11は、ステップ 109において半導体メモリ 20の読出データのあることを判断し、ステップ 110において当該読出データを一時記憶部 12に記憶させる。そして、ステップ 111において、指定したデータ長さのデータ読み出しがあった力否かが判断され、指定したデータ長さのデータ読み出しが終了するまでステップ 109から 11 1の処理が繰り返される。その結果として、指定した全てのデータが読み出されて、一時記憶部 12に記憶される。

[0099] その後、ステップ 112において、半導体メモリ 20のデータ読出しが終了した力否か、言い換えれば必要なデータ量のメモリ読出しが終了した力否かが判断され、終了していなければステップ 109へ戻り、終了すればステップ 113へ進む。ステップ 113において、一時記憶部 12に記憶されている暗号鍵データが消去される。その後、 CPU 11は、半導体メモリ 20から読み出したデータに基づいて、当該データの本来的な使用目的のための処理を行う。 [0100] なお、上述の半導体メモリ 20側での読出コマンド力否かの判別 (ステップ 206)において、読出コマンドでなぐ読出コマンド以外のコマンドであり、かつメモリ制御に関連する本来的なコマンドであれば (ステップ 209)、本来的なコマンドに基づく処理又は動作が行われる (ステップ 210)。

[0101] 一方、本来的なコマンドでもな、場合 (ステップ 209)は、動作を停止する (ステップ 211)。これによつて、不正な読出し等のためのコマンドが与えられた場合は、動作を停止し、データ記憶部 21のデータ読み出しを禁止し、データの機密保護を図ることができる。

[0102] ところで、暗号鍵データを消去した後に、再度半導体メモリ 20の記憶データの読出しを再開する必要が生じた場合は、上述のステップ 104へ戻って、暗号鍵データの生成処理を行い、それ以降の処理を繰り返すことになる。なお、暗号鍵データの不正読出しのリスクを考慮しないのであれば、上述のステップ 113の処理を省略しても良い。

[0103] この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例力この発明の範囲力外れることなく想定され得るものと解される。

Claims

請求の範囲

情報処理装置（10)と前記情報処理装置に対して着脱自在に装着される半導体メモリ（20)とから構成されるメモリ情報保護システム（1)であって、

前記半導体メモリは、

保護すべきプログラムを含むデータを記憶し、前記情報処理装置によってァクセスされるデータ記憶手段（21)、

前記情報処理装置から命令コードならびにアドレスデータ力なるコマンドが与えられ、かつ前記データ記憶手段から読み出されたデータを前記情報処理装置に与えるための第 1の入出力端子部（22)、

暗号化のための元になる暗号鍵元データを記憶する暗号鍵元データ記憶部（ 24

)、

前記情報処理装置に使用することが許容されたものであることを判断するために用いられる復号鍵となる復号鍵データを、前記情報処理装置からアクセスできな、態様で記憶する復号鍵データ記憶手段（25)、および

前記情報処理装置から与えられる暗号化コマンドを、前記復号鍵データを用いて復号する復号手段（23a)を含む、メモリ制御手段（23)を備え、

前記情報処理装置は、

前記半導体メモリの第 1の入出力端子部が接続され、前記命令コードならびに前記アドレスデータ力もなるコマンドを出力し、かつ前記半導体メモリから読み出されたデータが入力される第 2の入出力端子部（13)、

前記半導体メモリから読み出されたデータを処理し、かつ半導体メモリに与える前記コマンドを発生する処理手段（11)、

前記復号鍵データに関連する暗号鍵データを生成するための暗号生成データを記憶するための暗号生成データ記憶手段（14)、

前記暗号鍵元データ記憶部から読み出された前記暗号鍵元データと前記暗号生成データとに基づ!/ヽて前記暗号鍵データを生成する暗号鍵データ生成手段（15)、前記暗号鍵データ生成手段によって生成された前記暗号鍵データを一時記憶する一時記憶手段（12)、および前記処理手段によって発生されるコマンドを、前記暗号鍵データを用いて暗号化した前記暗号ィ匕コマンドを生成し (S107)、当該暗号ィ匕コマンドを前記第 2の入出力端子部へ出力する（S108)暗号化手段（16)を備え、

前記メモリ制御手段は、さらに前記復号手段によって復号されたコマンドを用いて前記データ記憶手段に記憶されているデータを読出し制御する（S208)、メモリ情報保護システム。

[2] 前記暗号鍵データ生成手段は、前記暗号鍵元データを用いかつ前記暗号生成データに基づ、て前記復号鍵データと所定の関係を有する前記暗号鍵データを生成する、請求項 1に記載のメモリ情報保護システム。

[3] 前記暗号鍵データ記憶手段は、前記暗号鍵元データよりも十倍以上長!ヽ前記暗号鍵データを記憶する、請求項 1に記載のメモリ情報保護システム。

[4] 前記暗号鍵データ生成手段および前記暗号化手段は、前記処理手段によって兼用され、

前記処理手段は、前記暗号鍵元データと前記暗号生成データとを演算処理して前記暗号鍵データを求めて前記一時記憶手段に書込み（S105)、当該暗号鍵データを用いて前記コマンドを暗号ィ匕した（S107)前記暗号ィ匕コマンドを出力する（S108) 、請求項 1に記載のメモリ情報保護システム。

[5] 前記暗号生成データ記憶手段は、前記情報処理装置の外部から前記第 2の入出力端子部を介してアクセスできな、メモリ空間として配置される、請求項 1に記載のメモリ情報保護システム。

[6] 前記復号鍵データ記憶手段は、前記暗号鍵元データ記憶部に記憶されている暗号鍵の元になる前記暗号鍵元データとペアとなる前記復号鍵データを記憶する、請求項 1な!、し請求項 5の、ずれかに記載のメモリ情報保護システム。

[7] 前記暗号鍵元データ記憶部に記憶されて！ヽる前記暗号鍵元データと前記復号鍵データ記憶手段に記憶されてヽる前記復号鍵データとは、前記データ記憶手段に記憶されるプログラムの種類によって異なるペアの鍵データに選ばれる、請求項 6に記載のメモリ情報保護システム。

[8] 前記処理手段は、前記暗号化手段によって所望の量の前記暗号化コマンドが出力された（SI 12)後、前記一時記憶手段に記憶されて!、る前記暗号鍵データを消去する（S113)、請求項 1ないし請求項 5のいずれかに記載のメモリ情報保護システム。

CPU (11)を含む情報処理装置（10)と、前記情報処理装置に対して着脱自在に装着される半導体メモリ (20)とから構成される情報処理システム（1)におけるメモリ情報の保護方法であって、

前記半導体メモリは、

保護すべきプログラムを含むデータを記憶するデータ記憶手段（21)、命令ならびにアドレスデータ力なるコマンドが前記情報処理装置力与えられ、かつ前記データ記憶手段から読み出されたデータを前記情報処理装置に与えるための第 1の入出力端子部（22)、

)、

前記情報処理装置に使用することが許容されたものであることを確認するために用いられる復号鍵データを、前記情報処理装置によってアクセスできな、態様で記憶する復号鍵データ記憶手段（25)、および

前記情報処理装置は、

前記半導体メモリの第 1の入出力端子部が接続され、前記命令ならびに前記アドレスデータ力もなるコマンドを出力しかつ前記半導体メモリから読み出されたデータが入力される第 2の入出力端子部（13)、

前記暗号鍵元データを用ヽて前記復号鍵データに関連する暗号鍵データを生成するための暗号鍵データ生成プログラムを記憶する暗号鍵生成プログラム記憶手段（14)、および

前記暗号鍵データを一時記憶する一時記憶手段（12)を備え、

さらに、前記 CPUは、前記暗号鍵元データを用いかつ前記暗号鍵生成プログラムに基づ、て暗号鍵データを生成する第 1のステップ（S104)と、

前記第 1のステップにお、て生成された暗号鍵データを、前記一時記憶手段に一時記憶させる第 2のステップ (S 105)と、

前記処理手段によって発生されるコマンドを、前記暗号鍵データを用いて暗号ィ匕した前記暗号化コマンドを発生し、前記第 2の入出力端子部へ出力する第 3のステツプ（S107, 108)を順次実行し、

前記メモリ制御手段は、

前記復号鍵データを用いて前記コマンドを復号する第 4のステップ (S 204)と、前記第 4のステップにおいて復号した前記コマンドが読出コードであるとき、当該コマンドに含まれるアドレスデータを前記データ記憶手段に与えて、前記データ記憶手段のデータを読み出す第 5のステップ（S207, S208)を順次実行する、メモリ情報の保護方法。

[10] 前記第 1のステップは、前記暗号鍵元データを用いかつ前記暗号鍵データ生成プログラムに基づいて前記復号鍵データと同じ前記暗号鍵データを生成するステップを含み、

前記第 3のステップは、前記メモリ制御手段が復号する前記復号鍵データと同じ前記暗号鍵データで暗号化するステップを含む、請求項 9に記載のメモリ情報の保護方法。

[11] 暗号鍵データを用いて命令コードならびにアドレスデータ力なる暗号ィ匕コマンドを発生するための情報処理装置（10)に対して、着脱自在に装着される半導体メモリ (2 0)であって、

前記情報処理装置によってアクセス可能なメモリ空間に割り当てられ、保護すべきプログラムを含むデータを記憶するデータ記憶手段（21)と、

前記情報処理装置によってアクセスできないメモリ空間に割り当てられ、前記情報処理装置力供給される前記暗号ィ匕コマンドの復号ィ匕に必要な復号鍵データを記憶する復号鍵データ記憶手段（25)と、

前記情報処理装置によってアクセス可能な空間に割り当てられ、前記復号鍵データに関連しかつ情報処理装置が前記暗号鍵データを生成するために用いる暗号鍵元データを記憶する暗号鍵元データ記憶部（24)と、

前記情報処理装置から供給される前記暗号化コマンドを、前記復号鍵データを用 V、て復号化する復号化手段（23a)と、

前記復号ィヒ手段によって復号されたコマンドに含まれる前記命令コードが読出命令コードであることを判断したとき（S206)は、読出信号を前記データ記憶手段に与えるとともに、当該コマンドに含まれる前記アドレスデータを読出アドレスとして前記データ記憶手段に与える（S207)ことにより、前記データ記憶手段の記憶データを読出制御する (S208)読出手段（23b)と、

を備えることを特徴とする半導体メモリ。

[12] 前記暗号鍵元データ記憶部に記憶される暗号鍵元データと前記復号鍵データ記憶手段に記憶される前記復号鍵データとは、前記データ記憶手段に記憶される前記プログラムの種類によって、異なるペアに選ばれることを特徴とする、請求項 11に記載の半導体メモリ。

[13] 前記復号鍵データ記憶手段に記憶される復号鍵データは、前記暗号鍵元データよりも十倍以上長いデータ長さに選ばれる、請求項 11または請求項 12に記載の半導体メモリ。