JP5182787B2 - メモリシステム、メモリカード及びコンピュータシステム - Google Patents
メモリシステム、メモリカード及びコンピュータシステム Download PDFInfo
- Publication number
- JP5182787B2 JP5182787B2 JP2007105083A JP2007105083A JP5182787B2 JP 5182787 B2 JP5182787 B2 JP 5182787B2 JP 2007105083 A JP2007105083 A JP 2007105083A JP 2007105083 A JP2007105083 A JP 2007105083A JP 5182787 B2 JP5182787 B2 JP 5182787B2
- Authority
- JP
- Japan
- Prior art keywords
- computer
- address
- encrypted
- memory
- communication unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
また、請求項7の発明は、請求項6の発明に係るコンピュータシステムであって、前記記憶部は、前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記特定された暗号化済みアドレスを発行するためのドライバを記憶しており、前記通信部は、前記記憶部に記憶された前記ドライバを前記コンピュータに送信することを特徴とする。
また、請求項8の発明は、請求項6の発明に係るコンピュータシステムであって、前記記憶部は、前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記特定された暗号化済みアドレスを発行するためのドライバを記憶しておらず、前記ドライバは前記コンピュータに記憶されていることを特徴とする。
また、請求項9の発明は、コンピュータに装着されるメモリカードであって、前記コンピュータからアクセスされるユーザ情報を記憶するメモリアレイと、前記メモリアレイにおける位置を指定するための正規アドレスを暗号化した暗号化済みアドレスを記憶する記憶部と、前記記憶部に記憶された前記暗号化済みアドレスを前記コンピュータに送信する通信部とを備え、前記通信部は、前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記アクセスに必要な暗号化済みアドレスを特定することによって発行された当該特定された暗号化済みアドレスを受信し、当該メモリカードは更に、前記通信部により受信された前記暗号化済みアドレスに基づいて、前記メモリアレイにおけるアクセス先の前記正規アドレスを生成する復号回路を備えており、前記通信部は、前記復号回路により生成された前記正規アドレスを前記コンピュータに送信し、前記正規アドレスを受信した前記コンピュータにより生成される、前記正規アドレスを含むコマンドを受信し、前記メモリカードでは、受信した前記コマンドが実行されることを特徴とする。
また、請求項10の発明は、コンピュータとメモリカードとを備えるコンピュータシステムであって、前記メモリカードは、前記コンピュータからアクセスされるユーザ情報を記憶するメモリアレイと、前記メモリアレイにおける位置を指定するための正規アドレスを暗号化した暗号化済みアドレスを記憶する記憶部と、前記記憶部に記憶された前記暗号化済みアドレスを前記コンピュータに送信する通信部とを備え、前記通信部は、前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記アクセスに必要な暗号化済みアドレスを特定することによって発行された当該特定された暗号化済みアドレスを受信し、前記メモリカードは更に、前記通信部により受信された前記暗号化済みアドレスに基づいて、前記メモリアレイにおけるアクセス先の前記正規アドレスを生成する復号回路を備えており、前記通信部は、前記復号回路により生成された前記正規アドレスを前記コンピュータに送信し、前記コンピュータは、受信した前記正規アドレスを含むコマンド生成し、当該生成したコマンドを前記メモリカードに送信し、前記メモリカードでは、受信した前記コマンドが実行されることを特徴とする。
図1は、本発明に係るコンピュータシステム1を示す図である。
上記第1の実施の形態では、メモリコントローラ30は、復号回路31から転送された正規アドレスに基づいて、コンピュータ2から受信したコマンドを実行する例で説明した。しかし、本発明は、このような構成に限定されるものではない。すなわち、以下のような手順を採用してもよい。
上記実施の形態では、本発明におけるメモリシステムがメモリカード3としての一体構造体(パッケージ)を形成している例について説明したが、メモリシステムはこのような形態に限定されるものではない。
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく様々な変形が可能である。
2,2a コンピュータ
20 CPU
21 RAM
22 入出力装置
23 インタフェース
3,3a メモリカード
30 メモリコントローラ
31 復号回路
32 メモリアレイ
33 インタフェース
4 サーバ装置
9 ネットワーク
90 ユーザ情報
91 暗号化済みアドレス
92 アドレス発行ドライバ
Claims (10)
- コンピュータに接続されるメモリシステムであって、
前記コンピュータからアクセスされるユーザ情報を記憶するメモリアレイと、
前記メモリアレイにおける位置を指定するための正規アドレスを暗号化した暗号化済みアドレスを記憶する記憶部と、
前記記憶部に記憶された前記暗号化済みアドレスを前記コンピュータに送信する通信部と、
前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記アクセスに必要な暗号化済みアドレスを特定することによって発行された当該特定された暗号化済みアドレスに基づいて、前記メモリアレイにおけるアクセス先の前記正規アドレスを生成する復号回路と、
前記復号回路により生成された前記正規アドレスに基づいて前記メモリアレイにアクセスする制御回路と、
を備えることを特徴とするメモリシステム。 - 請求項1に記載のメモリシステムであって、
ネットワークを介して前記コンピュータに接続されるサーバ装置を備え、
前記記憶部及び前記通信部は、前記サーバ装置に設けられることを特徴とするメモリシステム。 - 請求項1または2に記載のメモリシステムであって、
前記記憶部は、前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記特定された暗号化済みアドレスを発行するためのドライバを記憶しており、
前記通信部は、前記記憶部に記憶された前記ドライバを前記コンピュータに送信することを特徴とするメモリシステム。 - コンピュータに装着されるメモリカードであって、
前記コンピュータからアクセスされるユーザ情報を記憶するメモリアレイと、
前記メモリアレイにおける位置を指定するための正規アドレスを暗号化した暗号化済みアドレスを記憶する記憶部と、
前記記憶部に記憶された前記暗号化済みアドレスを前記コンピュータに送信する通信部と、
を備え、
前記通信部は、前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記アクセスに必要な暗号化済みアドレスを特定することによって発行された当該特定された暗号化済みアドレスを受信し、
当該メモリカードは更に、
前記通信部により受信された前記特定された暗号化済みアドレスに基づいて、前記メモリアレイにおけるアクセス先の前記正規アドレスを生成する復号回路と、
前記復号回路により生成された前記正規アドレスに基づいて前記メモリアレイにアクセスする制御回路と、
を備えることを特徴とするメモリカード。 - 請求項4に記載のメモリカードであって、
前記記憶部は、前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記特定された暗号化済みアドレスを発行するためのドライバを記憶しており、
前記通信部は、前記記憶部に記憶された前記ドライバを前記コンピュータに送信することを特徴とするメモリカード。 - コンピュータとメモリシステムとを備えるコンピュータシステムであって、
前記メモリシステムが、
前記コンピュータからアクセスされるユーザ情報を記憶するメモリアレイと、
前記メモリアレイにおける位置を指定するための正規アドレスを暗号化した暗号化済みアドレスを記憶する記憶部と、
前記記憶部に記憶された前記暗号化済みアドレスを前記コンピュータに送信する通信部と、
を備え、
前記コンピュータは、前記メモリアレイにアクセスするときにおいて、前記通信部により送信された前記暗号化済みアドレスによって、前記アクセスに必要な暗号化済みアドレスを特定し、特定した暗号化済みアドレスを前記メモリシステムに対して発行し、
当該メモリシステムは更に、
前記コンピュータにより発行された前記暗号化済みアドレスに基づいて、前記メモリアレイにおけるアクセス先の前記正規アドレスを生成する復号回路と、
前記復号回路により生成された正規アドレスに基づいて前記メモリアレイにアクセスする制御回路と、
を備えることを特徴とするコンピュータシステム。 - 請求項6に記載のコンピュータシステムであって、
前記記憶部は、前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記特定された暗号化済みアドレスを発行するためのドライバを記憶しており、
前記通信部は、前記記憶部に記憶された前記ドライバを前記コンピュータに送信することを特徴とするコンピュータシステム。 - 請求項6に記載のコンピュータシステムであって、
前記記憶部は、前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記特定された暗号化済みアドレスを発行するためのドライバを記憶しておらず、
前記ドライバは前記コンピュータに記憶されていることを特徴とするコンピュータシステム。 - コンピュータに装着されるメモリカードであって、
前記コンピュータからアクセスされるユーザ情報を記憶するメモリアレイと、
前記メモリアレイにおける位置を指定するための正規アドレスを暗号化した暗号化済みアドレスを記憶する記憶部と、
前記記憶部に記憶された前記暗号化済みアドレスを前記コンピュータに送信する通信部と、
を備え、
前記通信部は、前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記アクセスに必要な暗号化済みアドレスを特定することによって発行された当該特定された暗号化済みアドレスを受信し、
当該メモリカードは更に、
前記通信部により受信された前記暗号化済みアドレスに基づいて、前記メモリアレイにおけるアクセス先の前記正規アドレスを生成する復号回路
を備えており、
前記通信部は、
前記復号回路により生成された前記正規アドレスを前記コンピュータに送信し、
前記正規アドレスを受信した前記コンピュータにより生成される、前記正規アドレスを含むコマンドを受信し、
前記メモリカードでは、
受信した前記コマンドが実行される、
ことを特徴とするメモリカード。 - コンピュータとメモリカードとを備えるコンピュータシステムであって、
前記メモリカードは、
前記コンピュータからアクセスされるユーザ情報を記憶するメモリアレイと、
前記メモリアレイにおける位置を指定するための正規アドレスを暗号化した暗号化済みアドレスを記憶する記憶部と、
前記記憶部に記憶された前記暗号化済みアドレスを前記コンピュータに送信する通信部と、
を備え、
前記通信部は、前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記アクセスに必要な暗号化済みアドレスを特定することによって発行された当該特定された暗号化済みアドレスを受信し、
前記メモリカードは更に、
前記通信部により受信された前記暗号化済みアドレスに基づいて、前記メモリアレイにおけるアクセス先の前記正規アドレスを生成する復号回路
を備えており、
前記通信部は、
前記復号回路により生成された前記正規アドレスを前記コンピュータに送信し、
前記コンピュータは、
受信した前記正規アドレスを含むコマンド生成し、当該生成したコマンドを前記メモリカードに送信し、
前記メモリカードでは、
受信した前記コマンドが実行される、
ことを特徴とするコンピュータシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007105083A JP5182787B2 (ja) | 2007-04-12 | 2007-04-12 | メモリシステム、メモリカード及びコンピュータシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007105083A JP5182787B2 (ja) | 2007-04-12 | 2007-04-12 | メモリシステム、メモリカード及びコンピュータシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008262413A JP2008262413A (ja) | 2008-10-30 |
JP5182787B2 true JP5182787B2 (ja) | 2013-04-17 |
Family
ID=39984835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007105083A Expired - Fee Related JP5182787B2 (ja) | 2007-04-12 | 2007-04-12 | メモリシステム、メモリカード及びコンピュータシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5182787B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07295893A (ja) * | 1994-04-28 | 1995-11-10 | Nec Corp | マイクロプロセッサのメモリ情報読込装置及び読込方法 |
JPH08328962A (ja) * | 1995-05-31 | 1996-12-13 | Mitsubishi Electric Corp | 端末機と、当該端末機に接続されるメモリカードからなるシステム |
JP2003030031A (ja) * | 2001-07-10 | 2003-01-31 | Dentsu Inc | ネットワークシステムにおける情報取得方法および情報取得を行うためのネットワークシステム |
JP2005309501A (ja) * | 2004-04-16 | 2005-11-04 | Toshiba Corp | メモリカードへのアクセスを行う電子機器に搭載されるプログラムおよび電子機器のアクセス管理を行う情報処理装置 |
JP4119882B2 (ja) * | 2004-11-19 | 2008-07-16 | 株式会社メガチップス | メモリ情報保護システム、メモリ情報の保護方法、および半導体メモリ |
-
2007
- 2007-04-12 JP JP2007105083A patent/JP5182787B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008262413A (ja) | 2008-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2295834C2 (ru) | Инициализация, поддержание, обновление и восстановление защищенного режима работы интегрированной системы, использующей средство управления доступом к данным | |
JP5175856B2 (ja) | セキュアデバイス・システムにおけるフラッシュメモリ・ブロックの保護と方法 | |
KR100746012B1 (ko) | 코드 이미지를 안전하게 갱신하고 부팅하는 방법 및 장치 | |
JP4568196B2 (ja) | プロセッサ、コンピュータシステムおよび認証方法 | |
JP3880933B2 (ja) | 耐タンパマイクロプロセッサ及びキャッシュメモリ搭載プロセッサによるデータアクセス制御方法 | |
EP2706478B1 (en) | Protecting secure software in a multi-security-CPU system | |
US20090285390A1 (en) | Integrated circuit with secured software image and method therefor | |
CN101578609A (zh) | 安全启动计算设备 | |
JP4551231B2 (ja) | プログラム実行保護システム、プログラム実行保護方法 | |
US9881142B2 (en) | Method and apparatus for preventing and investigating software piracy | |
CN107832589A (zh) | 软件版权保护方法及其系统 | |
JP2014235326A (ja) | システム、情報処理装置、セキュアモジュール、および検証方法 | |
JP6751856B2 (ja) | 情報処理装置および情報処理システム | |
JP4724107B2 (ja) | リムーバブル・デバイスを用いたユーザの認証方法およびコンピュータ | |
US8190813B2 (en) | Terminal apparatus with restricted non-volatile storage medium | |
JP5759827B2 (ja) | メモリシステム、情報処理装置、メモリ装置、およびメモリシステムの動作方法 | |
JP5182787B2 (ja) | メモリシステム、メモリカード及びコンピュータシステム | |
JP2010191531A (ja) | ネットワーク接続ストレージ装置及びその設定方法、並びにネットワーク接続ストレージ設定システム | |
JP5229855B2 (ja) | メモリシステム及びコンピュータシステム | |
JP4937365B2 (ja) | プロセッサ、コンピュータシステムおよび認証方法 | |
JP6047933B2 (ja) | 情報処理装置、情報処理方法及び情報処理システム | |
JP2007323140A (ja) | 情報処理装置、情報処理方法及びプログラム | |
JP2007128172A (ja) | プログラマブル・コントローラ | |
JP2023136601A (ja) | ソフトウェア管理装置、ソフトウェア管理方法、及びプログラム | |
JP4792868B2 (ja) | 実行権限委譲システム,実行権限委譲方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5182787 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |