JP5182787B2 - メモリシステム、メモリカード及びコンピュータシステム - Google Patents

メモリシステム、メモリカード及びコンピュータシステム Download PDF

Info

Publication number
JP5182787B2
JP5182787B2 JP2007105083A JP2007105083A JP5182787B2 JP 5182787 B2 JP5182787 B2 JP 5182787B2 JP 2007105083 A JP2007105083 A JP 2007105083A JP 2007105083 A JP2007105083 A JP 2007105083A JP 5182787 B2 JP5182787 B2 JP 5182787B2
Authority
JP
Japan
Prior art keywords
computer
address
encrypted
memory
communication unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007105083A
Other languages
English (en)
Other versions
JP2008262413A (ja
Inventor
崇 押切
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Priority to JP2007105083A priority Critical patent/JP5182787B2/ja
Publication of JP2008262413A publication Critical patent/JP2008262413A/ja
Application granted granted Critical
Publication of JP5182787B2 publication Critical patent/JP5182787B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、メモリアレイに記憶されたユーザ情報のセキュリティを向上させる技術に関する。
従来より、コンピュータと、当該コンピュータにおいて使用されるユーザ情報を記憶したメモリカード(半導体メモリ)とを備えるシステムが知られている。このようなシステムとして、例えば、コンピュータとしてのゲーム装置と、ゲームカセット(当該ゲーム装置において動作するゲームソフトを記憶した半導体メモリがパッケージされている)とを備えるシステムでは、不正業者等による不正コピーを防止する必要があるため、一般に、何らかのセキュリティ機能が採用されている。
このようなシステムで採用されるセキュリティ機能としては、例えば、ゲーム装置とゲームカセットとの間で暗号化されたデータをやり取りする機能等が提案されている。この場合、ゲーム装置とゲームカセットとの間では、暗号化されたデータが送受信されているので、この間のデータを不正に取得してコピーしたとしてもシステムが正常に動作することはない。
例えば、特許文献1及び特許文献2にはスクランブルと呼ばれる技術が記載されており、これらの技術は、いずれも、ルールを知らない第三者に対して、メモリから出力されるデータを認識不能にする技術である。
特開平07−219852号公報 特開平06−318037号公報
ところが、ゲーム装置は一般のユーザが所有している装置であり、正規品であるため、ゲーム装置に設けられたセキュリティ機能は不正カードに対しても正常に動作する。したがって、正規のゲームカセットの半導体メモリに記憶されているユーザ情報(ROMイメージ)をそのままコピーされると、例え暗号化アルゴリズムが堅固であっても、当該不正カセットが正常に使用できてしまうという問題があった。例えば、上記特許文献1及び特許文献2に記載されている技術では、ゲーム装置(情報処理装置)側にも対になる解読装置を備えてているが、この解読装置は不正カセットに対しても正常に動作する。
また、互換性を担保するためには、長期間、仕様を変更すべきではないという事情があるが、変更なく恒常的に使用されるセキュリティ機能は、頻繁に変更される場合に比べて解析しやすく、セキュリティレベルが低下しやすいという問題があった。
さらに、上記特許文献1及び特許文献2に記載されている技術では、情報処理装置側に対となる解読装置を備えている必要があるため、仕様の変更が容易ではないという問題があった。仕様の変更が容易にできなければ、一旦、ルールが見破られてしまうと、対処するのが難しく、その被害は甚大なものとなる。
本発明は、上記課題に鑑みなされたものであり、コンピュータと半導体メモリとを備えたシステムにおけるセキュリティを向上させることを目的とする。
上記の課題を解決するため、請求項1の発明は、コンピュータに接続されるメモリシステムであって、前記コンピュータからアクセスされるユーザ情報を記憶するメモリアレイと、前記メモリアレイにおける位置を指定するための正規アドレスを暗号化した暗号化済みアドレスを記憶する記憶部と、前記記憶部に記憶された前記暗号化済みアドレスを前記コンピュータに送信する通信部と、前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記アクセスに必要な暗号化済みアドレスを特定することによって発行された当該特定された暗号化済みアドレスに基づいて、前記メモリアレイにおけるアクセス先の前記正規アドレスを生成する復号回路と、前記復号回路により生成された前記正規アドレスに基づいて前記メモリアレイにアクセスする制御回路とを備えることを特徴とする。
また、請求項2の発明は、請求項1の発明に係るメモリシステムであって、ネットワークを介して前記コンピュータに接続されるサーバ装置を備え、前記記憶部及び前記通信部は、前記サーバ装置に設けられることを特徴とする。
また、請求項の発明は、請求項1または2の発明に係るメモリシステムであって、前記記憶部は前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記特定された暗号化済みアドレスを発行するためのドライバを記憶しており、前記通信部は、前記記憶部に記憶された前記ドライバを前記コンピュータに送信することを特徴とする。
また、請求項の発明は、コンピュータに装着されるメモリカードであって、前記コンピュータからアクセスされるユーザ情報を記憶するメモリアレイと、前記メモリアレイにおける位置を指定するための正規アドレスを暗号化した暗号化済みアドレスを記憶する記憶部と、前記記憶部に記憶された前記暗号化済みアドレスを前記コンピュータに送信する通信部とを備え、前記通信部は、前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記アクセスに必要な暗号化済みアドレスを特定することによって発行された当該特定された暗号化済みアドレスを受信し、当該メモリカードは更に、前記通信部により受信された前記特定された暗号化済みアドレスに基づいて、前記メモリアレイにおけるアクセス先の前記正規アドレスを生成する復号回路と、前記復号回路により生成された前記正規アドレスに基づいて前記メモリアレイにアクセスする制御回路とを備えることを特徴とする。
また、請求項の発明は、請求項の発明に係るメモリカードであって、前記記憶部は前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記特定された暗号化済みアドレスを発行するためのドライバを記憶しており、前記通信部は、前記記憶部に記憶された前記ドライバを前記コンピュータに送信することを特徴とする。
また、請求項の発明は、コンピュータとメモリシステムとを備えるコンピュータシステムであって、前記メモリシステムが、前記コンピュータからアクセスされるユーザ情報を記憶するメモリアレイと、前記メモリアレイにおける位置を指定するための正規アドレスを暗号化した暗号化済みアドレスを記憶する記憶部と、前記記憶部に記憶された前記暗号化済みアドレスを前記コンピュータに送信する通信部とを備え、前記コンピュータは、前記メモリアレイにアクセスするときにおいて、前記通信部により送信された前記暗号化済みアドレスによって、前記アクセスに必要な暗号化済みアドレスを特定し、特定した暗号化済みアドレスを前記メモリシステムに対して発行し、当該メモリシステムは更に、前記コンピュータにより発行された前記暗号化済みアドレスに基づいて、前記メモリアレイにおけるアクセス先の前記正規アドレスを生成する復号回路と、前記復号回路により生成された正規アドレスに基づいて前記メモリアレイにアクセスする制御回路とを備えることを特徴とする。
また、請求項7の発明は、請求項6の発明に係るコンピュータシステムであって、前記記憶部は、前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記特定された暗号化済みアドレスを発行するためのドライバを記憶しており、前記通信部は、前記記憶部に記憶された前記ドライバを前記コンピュータに送信することを特徴とする。
また、請求項8の発明は、請求項6の発明に係るコンピュータシステムであって、前記記憶部は、前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記特定された暗号化済みアドレスを発行するためのドライバを記憶しておらず、前記ドライバは前記コンピュータに記憶されていることを特徴とする。
また、請求項9の発明は、コンピュータに装着されるメモリカードであって、前記コンピュータからアクセスされるユーザ情報を記憶するメモリアレイと、前記メモリアレイにおける位置を指定するための正規アドレスを暗号化した暗号化済みアドレスを記憶する記憶部と、前記記憶部に記憶された前記暗号化済みアドレスを前記コンピュータに送信する通信部とを備え、前記通信部は、前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記アクセスに必要な暗号化済みアドレスを特定することによって発行された当該特定された暗号化済みアドレスを受信し、当該メモリカードは更に、前記通信部により受信された前記暗号化済みアドレスに基づいて、前記メモリアレイにおけるアクセス先の前記正規アドレスを生成する復号回路を備えており、前記通信部は、前記復号回路により生成された前記正規アドレスを前記コンピュータに送信し、前記正規アドレスを受信した前記コンピュータにより生成される、前記正規アドレスを含むコマンドを受信し、前記メモリカードでは、受信した前記コマンドが実行されることを特徴とする。
また、請求項10の発明は、コンピュータとメモリカードとを備えるコンピュータシステムであって、前記メモリカードは、前記コンピュータからアクセスされるユーザ情報を記憶するメモリアレイと、前記メモリアレイにおける位置を指定するための正規アドレスを暗号化した暗号化済みアドレスを記憶する記憶部と、前記記憶部に記憶された前記暗号化済みアドレスを前記コンピュータに送信する通信部とを備え、前記通信部は、前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記アクセスに必要な暗号化済みアドレスを特定することによって発行された当該特定された暗号化済みアドレスを受信し、前記メモリカードは更に、前記通信部により受信された前記暗号化済みアドレスに基づいて、前記メモリアレイにおけるアクセス先の前記正規アドレスを生成する復号回路を備えており、前記通信部は、前記復号回路により生成された前記正規アドレスを前記コンピュータに送信し、前記コンピュータは、受信した前記正規アドレスを含むコマンド生成し、当該生成したコマンドを前記メモリカードに送信し、前記メモリカードでは、受信した前記コマンドが実行されることを特徴とする。
請求項1ないし8に記載の発明では、メモリシステムの通信部により暗号情報(メモリアレイにおける位置を指定するための正規アドレスを暗号化した暗号化済みアドレス)をコンピュータに送信する。そして、復号回路によって、コンピュータにより発行された暗号化済みアドレスに基づいて、メモリアレイにおける位置を指定するための正規アドレスを生成し、復号回路により生成された正規アドレスに基づいてメモリアレイにアクセスすることにより、メモリシステムに記憶されている情報をコピーしただけでは正常に動作しないので、セキュリティが向上する。また、アップデートを行う場合においてコンピュータを変更する必要がないので、例えば、暗号の仕様変更が容易である。
以下、本発明の好適な実施の形態について、添付の図面を参照しつつ、詳細に説明する。
<1. 第1の実施の形態>
図1は、本発明に係るコンピュータシステム1を示す図である。
コンピュータシステム1は、コンピュータ2と、コンピュータ2に装着されるメモリカード3とを備えている。
コンピュータ2は、各種データの演算を行うCPU20、各種データを記憶するRAM21、ユーザのための入出力装置22およびインタフェース23を備え、一般的なパーソナルコンピュータとしての機能を有する。
なお、本実施の形態においてコンピュータ2は汎用的な装置として説明するが、コンピュータ2は、専用の用途に用いられるゲーム装置や、PDA、あるいは携帯電話等であってもよい。例えば、コンピュータ2がゲーム装置である場合、メモリカード3はゲーム装置に装着されるゲームカセットであり、ユーザ情報90はゲーム装置にロードされるゲームプログラム等である。
CPU20は、RAM21を一時的なワーキングエリアとして使用しつつ、各種データの演算等を行うとともに、各種制御信号を生成することにより、コンピュータ2の各構成を制御する。
本実施の形態におけるCPU20は、後述するインタフェース23を介してメモリカード3から暗号化済みアドレス91及びアドレス発行ドライバ92を取得してRAM21に記憶させる。
また、CPU20がメモリカード3のメモリアレイ32にアクセスする際には、既にRAM21に記憶されているアドレス発行ドライバ92によって、暗号化済みアドレス91から必要な暗号化済みアドレス91を特定し、特定した暗号化済みアドレス91を含むコマンドを生成してメモリカード3に向けて発行(送信)する。
入出力装置22とは、ユーザに対して各種データを表示するディスプレイやLED、文字や画像等を印字するプリンタ、ユーザがデータを入力するための各種ボタン類やスキャナ、マウス、キーボード、ジョイスティックあるいはコントローラ等の各種装置類が該当する。
なお、コンピュータ2は、入出力装置22として、ここに例示したすべての装置類を備えている必要はなく、また、入出力装置22はここに例示した装置類に限定されるものでもない。コンピュータ2はコンピュータシステム1の用途等に応じて、入出力装置22として、適宜必要な構成を備えていればよい。
インタフェース23は、メモリカード3との間でデータ通信を行う機能を有している。インタフェース23はメモリカード3を装着するカードスロットを備えており、当該カードスロットにメモリカード3が装着されることによって、コンピュータ2とメモリカード3とが電気的に、かつ、データ通信可能に接続される。
メモリカード3は、メモリコントローラ30、復号回路31、メモリアレイ32およびインタフェース33を備え、主に本発明におけるメモリシステムに相当する。メモリカード3は、主にコンピュータ2によって使用されるユーザ情報90を記憶する装置として使用される。
メモリコントローラ30は、メモリアレイ32に記憶されている暗号情報(暗号化済みアドレス91及びアドレス発行ドライバ92)を、インタフェース33を介して予めコンピュータ2に転送する。また、インタフェース33を介してコンピュータ2から受信したコマンドに含まれる暗号化済みアドレス91を復号回路31に転送する。さらに、復号回路31によって復号された正規アドレスを取得して、コンピュータ2から受信したコマンドを実行する。
復号回路31は、暗号化済みアドレス91を、メモリアレイ32における位置を指定するための正規アドレスに変換するように構成された論理回路である。すなわち、復号回路31は、メモリコントローラ30から転送された暗号化済みアドレス91を入力とし、入力された暗号化済みアドレス91を当該論理回路で処理して、当該暗号化済みアドレス91に対応する正規アドレスを生成する。生成した正規アドレスは、復号回路31の出力としてメモリコントローラ30に入力される。
なお、復号回路31における論理回路は、暗号化済みアドレス91と、正規アドレスとの変換アルゴリズム(暗号化アルゴリズム)に応じて、設計される。また、本実施の形態では、正規アドレスはメモリアレイ32の物理アドレスとする。
メモリアレイ32は、不揮発性の複数の記憶素子から構成され、図1に示すように、ユーザ情報90とともに、暗号化済みアドレス91及びアドレス発行ドライバ92を記憶する。すなわち、本実施の形態におけるメモリアレイ32は、本発明におけるメモリアレイに相当するとともに、記憶部の機能も備えている。
本実施の形態におけるメモリアレイ32を構成する記憶素子は、データの読み出しのみならず、消去や書換も可能な記憶素子である。このような記憶素子としては、例えば、NAND素子を採用することができるが、メモリアレイ32を構成する記憶素子は、必ずしも消去や書換が可能でなくてもよく、少なくとも各種データを記憶することができる素子であればよい。
インタフェース33は、コンピュータ2との間でデータ通信を行う機能を有している。インタフェース33がコンピュータ2のインタフェース23と迎合することによって、先述のように、コンピュータ2とメモリカード3とが電気的に、かつ、データ通信可能に接続される。
以上が第1の実施の形態におけるコンピュータシステム1の構成及び機能の説明である。次に、コンピュータシステム1の動作について説明する。なお、以下では、暗号化済みアドレスの「1000番地」と、メモリアレイ32の正規アドレス(物理アドレス)の「2000番地」とが暗号化によって対応している例を、適宜、用いる。
図2は、コンピュータ2の動作を示す流れ図である。コンピュータ2は、電源が投入された後に所定の初期設定を行い、監視状態となる。
監視状態においてCPU20は、メモリカード3を検出したか否か(ステップS1)、メモリカード3へのアクセス要求が発生したか否か(ステップS4)、及び、終了指示があったか否か(ステップS9)を監視する。ただし、監視状態において、CPU20は必ずしも待機している必要はなく、何らかの処理を並行して実行していてもよい。
監視状態において、メモリカード3が検出されると、CPU20はステップS1においてYesと判定し、メモリカード3から暗号化済みアドレス91及びアドレス発行ドライバ92を取得する(ステップS2)。
なお、ステップS1におけるメモリカード3の検出とは、当該メモリカード3の最初の検出のことを言う。すなわち、コンピュータシステム1では、メモリカード3がインタフェース23に挿入されたとき、または、コンピュータ2の電源投入時に既にメモリカード3が挿入されていた場合等に、ステップS1においてYesと判定される。
また、ステップS2の処理を具体的に説明すると、まず、CPU20は、インタフェース23を介して、暗号化済みアドレス91及びアドレス発行ドライバ92の送信を要求する情報(以下、単に「要求」と称する)をメモリカード3に送信する。この要求に応じて、メモリカード3から暗号化済みアドレス91及びアドレス発行ドライバ92が送信されるので、CPU20は、受信した暗号化済みアドレス91及びアドレス発行ドライバ92をRAM21に格納する。
なお、本実施の形態において、コンピュータ2からメモリカード3に向けて送信される「要求」とは、メモリアレイ32に記憶されている暗号化済みアドレス91及びアドレス発行ドライバ92を読み出すコマンド(リードコマンド)の一種である。すなわち、この「要求」にも、暗号化済みアドレス91及びアドレス発行ドライバ92のメモリアレイ32における位置を指定するためのアドレス(以下、「要求用アドレス」と称する)が含まれることとなるが、要求用アドレスは予めコンピュータ2のイニシャルブートロム(図示せず)等に記憶されているものとする。
暗号化済みアドレス91及びアドレス発行ドライバ92を取得すると、CPU20は、メモリカード3の使用を許可して(ステップS3)、監視状態に戻る。
ステップS3の処理は、例えば、メモリカード3の使用の可否を示す状態テーブルに、メモリカード3が使用可能となったことを示す情報を格納することにより行う。また、ステップS3において、コンピュータ2は、メモリカード3に向けて、動作モードをセキュリティモードに変更する遷移コマンドを送信する。なお、詳細は後述するが、セキュリティモードとはセキュリティ機能をONにしたモードであって、具体的には、メモリコントローラ30がコマンドに含まれるアドレスを復号回路31に転送するモードである。
監視状態において、メモリカード3へのアクセス要求が発生すると、CPU20はステップS4においてYesと判定し、メモリカード3の使用可否を確認する(ステップS5)。
未だステップS3が実行されていない場合、メモリカード3は使用可能とはなっていない。したがって、CPU20はステップS5においてNoと判定し、ステップS6ないしS8の処理をスキップする。
一方、既にステップS3が実行されてメモリカード3が使用可能となっていれば、CPU20はステップS5においてYesと判定し、既にRAM21に転送され記憶されているアドレス発行ドライバ92を起動する(ステップS6)。
次に、CPU20は起動したアドレス発行ドライバ92によって、既にRAM21に転送され記憶されている暗号化済みアドレス91から、発生したアクセス要求にとって必要な暗号化済みアドレス91を特定する(ステップS7)。
発生したアクセス要求が、メモリアレイ32の正規アドレスの「2000番地」からユーザ情報90を読み出す要求である場合、アドレス発行ドライバ92は、暗号化済みアドレス91の値として、例えば、「1000」を特定する。
そして、CPU20は、このようにして特定した暗号化済みアドレス91を含むコマンド(ここに示す例ではリードコマンド)を生成してメモリカード3に向けて送信し(ステップS8)、監視状態に戻る。
なお、ここでは詳細を図示していないが、コマンドの送信を完了すると、CPU20は、メモリカード3から、当該コマンドに対する結果を取得する。詳細は後述するが、ここに示す例では、メモリアレイ32の「2000番地」から読み出されたユーザ情報90がインタフェース23を介して受信される。
このように、コンピュータ2には、予めメモリカード3から暗号化済みアドレス91及びアドレス発行ドライバ92が送信され記憶されるので、コンピュータ2(CPU20)は必要に応じて暗号化済みアドレス91を特定してコマンドを生成することが可能である。
また、メモリカード3に送信されるアドレスは、暗号化された暗号化済みアドレス91であるため、コンピュータ2とメモリカード3との間でこれを不正に取得したとしても解析は容易ではない。すなわち、従来のシステムに比べて、コンピュータ2とメモリカード3との間の通信のセキュリティレベルは劣るものではない。
監視状態において終了指示があると、CPU20はステップS8においてYesと判定し、全ての処理を終了する。
以上が、コンピュータシステム1の主にコンピュータ2の動作である。次に、メモリカード3の動作を説明する。
図3は、メモリカード3の動作を示す流れ図である。メモリカード3のメモリコントローラ30は、所定の初期設定を行って動作モードを「ノーマルモード」に設定した後、監視状態となる。なお、ノーマルモードとは、セキュリティ機能をOFFにしたモードであって、具体的には、メモリコントローラ30がコマンドに含まれるアドレスを復号回路31に転送しないモードである。
メモリコントローラ30は、監視状態において、コンピュータ2からコマンドを受信したか否か(ステップS11)、及び、終了指示があったか否か(ステップS18)を監視する。
まず、監視状態においてコンピュータ2から暗号化済みアドレス91及びアドレス発行ドライバ92を送信するよう求める「要求」を受信した場合について説明する。「要求」は、先述のようにリードコマンドである。したがって、メモリコントローラ30はステップS11においてYesと判定し、動作モードがノーマルモードか否かを判定する(ステップS12)。
メモリカード3は立ち上げ時においてノーマルモードで動作しており、コンピュータ2から「要求」を受信したときの動作モードはノーマルモードである。したがって、要求(要求用アドレスを含むリードコマンド)を受信した場合、メモリコントローラ30はステップS12においてYesと判定し、要求に含まれる要求用アドレスを復号回路31に転送することなく、コマンドを実行する(ステップS13)。これにより、メモリコントローラ30によって要求用アドレスの位置からデータが読み出される。
先述のように、要求用アドレスは、暗号化済みアドレス91及びアドレス発行ドライバ92の位置を指定するアドレスである。すなわち、「要求」が受信された場合、ステップS13が実行されることにより、暗号化済みアドレス91及びアドレス発行ドライバ92がメモリアレイ32から読み出される。
暗号化済みアドレス91及びアドレス発行ドライバ92を読み出すと、メモリコントローラ30は、読み出した暗号化済みアドレス91及びアドレス発行ドライバ92を実行結果としてコンピュータ2に送信する(ステップS17)。
このようにして、コンピュータ2に送信された暗号化済みアドレス91及びアドレス発行ドライバ92は、先述のように(図2に示すステップS2)、コンピュータ2によって取得され、記憶される。なお、ステップS17を実行して、暗号化済みアドレス91及びアドレス発行ドライバ92の送信を終了すると、メモリコントローラ30は、監視状態に戻る。
このように、未だコンピュータ2が暗号化済みアドレス91及びアドレス発行ドライバ92を取得していない状態では、コンピュータ2は暗号化済みアドレス91を発行することができない。この状態でコマンドに含まれるアドレスが復号回路31に転送されると、当該アドレスが暗号化済みアドレス91ではないために、正常なアクセスが行えない。しかし、コンピュータシステム1では、このときメモリカード3がノーマルモードに設定されるので、要求用アドレスが復号回路31に転送されることがない。したがって、暗号化済みアドレス91ではない要求用アドレスによって正常に暗号化済みアドレス91及びアドレス発行ドライバ92を読み出すことができる。
暗号化済みアドレス91及びアドレス発行ドライバ92を取得すると、コンピュータ2は動作モードをセキュリティモードに切り替えるための遷移コマンドをメモリカード3に送信する。この遷移コマンドを受信した場合について説明する。
監視状態において、遷移コマンドを受信すると、メモリコントローラ30はステップS11においてYesと判定する。このとき動作モードはノーマルモードであるから、ステップS12においてYesと判定され、ステップS13が実行されることにより、受信した遷移コマンドが実行される(すなわち、セキュリティモードに切り替わる)。
このようにコンピュータシステム1は、コンピュータ2が暗号化済みアドレス91及びアドレス発行ドライバ92を取得した後は、メモリカード3を速やかにセキュリティモードに遷移させる。
次に、監視状態において、メモリカード3が通常のコマンド(暗号化済みアドレス91を含むコマンド)を受信した場合を説明する。
監視状態においてコンピュータ2からコマンドを受信すると、メモリコントローラ30はステップS11においてYesと判定する。通常のコマンドを受信するとき、メモリカード3は、既にセキュリティモードに遷移している。
したがって、メモリコントローラ30は、ステップS12においてNoと判定し、受信したコマンドに含まれる暗号化済みアドレス91を抽出して、復号回路31に転送する(ステップS14)。なお、ステップS14において復号回路31に転送される暗号化済みアドレス91とは、先述のように(図2に示すステップS7)、コンピュータ2が実行しようとするコマンドに応じて、特定された暗号化済みアドレス91である。
復号回路31は、転送された暗号化済みアドレス91を論理回路に入力することにより、正規アドレス(メモリアレイ32の物理アドレス)を生成し(ステップS15)、生成した正規アドレスをメモリコントローラ30に転送する。上記に示した例では、受信したリードコマンドから抽出され転送された暗号化済みアドレス91の「1000番地」が、復号回路31によって、正規アドレスの「2000番地」に復号され、メモリコントローラ30に転送される。
復号回路31から正規アドレスが転送されると、メモリコントローラ30は、転送された正規アドレスに基づいてコマンドを実行する(ステップS16)。そして、その実行結果をコンピュータ2に向けて送信し、監視状態に戻る。ここに示す例では、正規アドレスが「2000番地」であるから、メモリアレイ32の「2000番地」からユーザ情報90が読み出され、コンピュータ2に向けて送信される。
このように、本実施の形態におけるメモリカード3では、コマンドに含まれるアドレス(暗号化済みアドレス91)を、復号回路31で復号することによって正規アドレスを生成する。したがって、メモリコントローラ30はコンピュータ2が意図した位置(メモリアレイ32における位置)にアクセスすることができる。
監視状態において、終了指示を検出すると、メモリコントローラ30は、ステップS18においてYesと判定し、全ての処理を終了する。
以上が、本実施の形態におけるコンピュータシステム1の動作の説明である。
次に、コンピュータシステム1において、メモリアレイ32に記憶されているデータが不正カードにコピーされた場合について、検証する。
不正コピーを行う業者は、通常、製造工場を保有していないため、一般に流通しているハードウェア(汎用カード)を購入して不正カードとして使用する。あるいは、汎用品(メモリとFPGA)を組み合わせて模造品を製造して不正カードとして使用する。このような不正カードであっても、メモリカード3のメモリコントローラ30、メモリアレイ32及びインタフェース33に相当する構成を備えていれば、コンピュータ2に装着することが可能である。
コンピュータ2に装着可能な不正カードのメモリアレイに、メモリカード3のメモリアレイ32に記憶されているデータがそのままコピーされると、ユーザ情報90、暗号化済みアドレス91及びアドレス発行ドライバ92が不正カードのメモリアレイに記憶された状態となる。
コンピュータ2に装着されるメモリカードが不正カードであったとしても、当該不正カードにユーザ情報90、暗号化済みアドレス91及びアドレス発行ドライバ92が記憶されていれば、コンピュータ2は暗号化済みアドレス91及びアドレス発行ドライバ92を、不正カードのメモリアレイから正常に取得することができる。すなわち、メモリカード3の代わりに不正カードが使用された場合であっても、図2に示すコンピュータ2の処理は、ほぼそのまま動作する危険性がある。
しかし、汎用カードである不正カードは、ハードウェアとしての復号回路31を備えていない。そのため、不正カードは、コンピュータ2から受信したコマンドに含まれる暗号化済みアドレス91を正規アドレスに復号することができず、意図した位置にアクセスすることができない。例えば、暗号化済みアドレス91をそのまま正規アドレスと認識すれば、誤った位置にアクセスすることになる。
これを上記に示した例で具体的に説明すると、メモリアレイの「2000番地」に記憶されているユーザ情報90を読みだそうとしても、コンピュータ2が生成するリードコマンドには暗号化済みアドレス91が含められており、その値として「1000」が送信される。したがって、例えリードコマンドに含まれる暗号化済みアドレス91をアドレスとして認識できたとしても、不正カードはメモリアレイの「1000番地」からデータを読み出すこととなる。すなわち、所望するユーザ情報90が不正カードのメモリアレイに記憶されているにもかかわらず、不正カードはこれを読み出すことができない。
一般に、復号回路31の内容(論理回路の構造)を解析することは非常に困難であるので、既に存在する不正カードのメモリアレイにメモリアレイ32に記憶されている情報をコピーしたとしても、正規のアドレスを得ることができないので、当該不正カードは正常に動作しない。したがって、コンピュータシステム1のセキュリティ機能は、従来のシステムに比べて向上する。
また、先述のように、コンピュータシステム1では、メモリカード3から予め暗号化済みアドレス91及びアドレス発行ドライバ92をコンピュータ2に送信する。これはコンピュータ2側のセキュリティ機能をメモリカード3から送信した情報に基づいて構築することを意味する。すなわち、コンピュータシステム1では、メモリカード3の設計変更のみでセキュリティ機能の更新(アップデート)が可能であり、コンピュータ2側の更新は不要である。したがって、コンピュータシステム1は容易にアップデートすることができる。また、頻繁にセキュリティ機能のアップデートを行ったとしても、コンピュータ2を所有するユーザに負担をかけることはない。
一方、旧ゲームソフトについてセキュリティ機能が破られて、復号回路31に相当する構成を備えた不正カードが登場し、これが流通した場合を考える。
この場合、例えば新作ゲームソフトを発売する際に、暗号化済みアドレス91及びアドレス発行ドライバ92を更新した上で、復号回路31を新たに組み替えたメモリカード3を製造して販売すれば、流通した不正カードに新作ゲームソフトをコピーしても、復号回路31が異なるため新作ゲームソフトは動作しない。すなわち、コンピュータシステム1では、万が一セキュリティ機能が破られたとしても、被害を最小限(ここに示す例では旧ゲームソフトのみ)に抑えることができる。そして、このような仕様変更を行ったとしても、旧ゲームソフトを格納した正規のメモリカード3はコンピュータ2において問題なく動作するため、正規品を購入したユーザに負担をかけることもない。
以上のように、第1の実施の形態におけるコンピュータシステム1では、メモリカード3が暗号化済みアドレス91及びアドレス発行ドライバ92をコンピュータ2に送信する。そして、メモリアレイ32にアクセスするとき、コンピュータ2は、メモリカード3から取得したアドレス発行ドライバ92によって必要な暗号化済みアドレス91を特定し、特定した暗号化済みアドレス91をメモリカード3に対して発行する。さらに、メモリカード3の復号回路31は、コンピュータ2において発行された暗号化済みアドレス91に基づいて、メモリアレイ32における位置を指定するための正規アドレスを生成し、メモリコントローラ30は、復号回路31により生成された正規アドレスに基づいてメモリアレイ32にアクセスする。このように構成することにより、メモリカード3に記憶されている情報をコピーしただけでは、コンピュータシステム1が正常に動作しないので、セキュリティが向上する。また、アップデートを行う場合においてコンピュータ2を変更する必要がないので、例えば、暗号の仕様変更が容易である。
なお、本実施の形態では、動作モードを適宜設定することにより復号回路31を用いるか否かを判定した。しかし、メモリカード3において、受信したコマンドを逐次解析して、復号回路31を用いるか否かを判定するようにしてもよい。例えば、暗号化済みアドレス91及びアドレス発行ドライバ92を要求する際に使用するコマンドを、通常のコマンドと識別可能に構成するとともに、メモリカード3側でこれを判定し、復号回路31にアドレスを転送するか否かを判定してもよい。
また、ユーザ情報90には、コマンドコードが含まれていてもよい。すなわち、コンピュータ2は、少なくともメモリカード3に対して「要求」を行うためのコマンドコードを記憶していれば、他のコマンドコードはユーザ情報90として、後から取得するようにしてもよい。
<2. 第2の実施の形態>
上記第1の実施の形態では、メモリコントローラ30は、復号回路31から転送された正規アドレスに基づいて、コンピュータ2から受信したコマンドを実行する例で説明した。しかし、本発明は、このような構成に限定されるものではない。すなわち、以下のような手順を採用してもよい。
コンピュータ2において、一般のアクセス要求が発生した場合、コンピュータ2は、アドレス発行ドライバ92によって暗号化済みアドレス91を特定し、特定した暗号化済みアドレス91を含むアドレス変換コマンドを生成してメモリカード3に送信する。すなわち、本実施の形態におけるコンピュータ2は、発生したアクセス要求(例えば、読み出し要求)に先だって、必ず正規アドレスを取得するための要求を行う。
コンピュータ2からコマンドを受信した場合、メモリカード3のメモリコントローラ30は、当該コマンドに含まれる暗号化済みアドレス91を復号回路31に転送する。さらに、復号回路31から転送される正規アドレスを、アドレス変換コマンドの実行結果としてコンピュータ2に送信する。
コンピュータ2では、アドレス変換コマンドの実行結果として、メモリカード3から正規アドレスを受け取った後に、メモリカード3の動作モードをノーマルモードに変更する遷移コマンドを送信する。当該遷移コマンドを受信したメモリカード3の動作モードは、セキュリティモードからノーマルモードに変更される。
次に、コンピュータ2は、アドレス変換コマンドの実行結果として受信した正規アドレスを含むコマンド(例えばリードコマンド)を生成してメモリカード3に送信する。
このとき、メモリカード3の動作モードはノーマルモードに変更されているので、当該コマンドに含まれる正規アドレスが復号回路31に転送されることはなく、正常にコマンドが実行される。
そして、このコマンドの実行結果を受信したコンピュータ2は、再び、ノーマルモードをセキュリティモードに変更する遷移コマンドをメモリカード3に送信する。これにより、メモリカード3の動作モードが再びセキュリティモードに変更される。
このように、動作モードを適宜遷移させることにより、通常のコマンド(例えば、リードコマンド、ライトコマンド、デリートコマンド等)に含まれるアドレスとしては、正規アドレスが用いられるように構成しても、第1の実施の形態と同様の効果を得ることができる。
<3. 第3の実施の形態>
上記実施の形態では、本発明におけるメモリシステムがメモリカード3としての一体構造体(パッケージ)を形成している例について説明したが、メモリシステムはこのような形態に限定されるものではない。
図4は、第3の実施の形態におけるコンピュータシステム1aを示す図である。コンピュータシステム1aは、コンピュータ2a、メモリカード3a及びサーバ装置4を備えている。
コンピュータ2aは、第1の実施の形態におけるコンピュータ2に相当する装置であり、ネットワーク9を介してサーバ装置4とデータ通信が可能な状態で接続されている。すなわち、コンピュータ2aはサーバ装置4との間でデータの送受信を行う通信部(図示せず)を備えている。
メモリカード3aは、第1の実施の形態におけるメモリカード3に相当する装置であり、ユーザ情報90が記憶される。メモリカード3aのハードウェア構成は、ほぼメモリカード3と同様であるが、メモリカード3aのメモリアレイには、暗号化済みアドレス91及びアドレス発行ドライバ92が記憶されていない。
サーバ装置4は、一般的なコンピュータの構成及び機能を備えた装置であり、図示しない記憶装置を備えている。サーバ装置4の記憶装置には、暗号化済みアドレス91及びアドレス発行ドライバ92が記憶される。
このような構成のコンピュータシステム1aの動作について説明する。
コンピュータ2aは、例えば、電源投入時にサーバ装置4に対して、暗号化済みアドレス91及びアドレス発行ドライバ92を送信するように要求する。この要求に応じて、サーバ装置4は、コンピュータ2aに対して、暗号化済みアドレス91及びアドレス発行ドライバ92を送信する。サーバ装置4から送信された暗号化済みアドレス91及びアドレス発行ドライバ92は、コンピュータ2aのRAMに記憶される。
すなわち、本実施の形態におけるコンピュータシステム1aでは、コンピュータ2aによる暗号化済みアドレス91及びアドレス発行ドライバ92の取得が、サーバ装置4から行われる。なお、暗号化済みアドレス91及びアドレス発行ドライバ92が取得された後は、第1の実施の形態と同様に動作が行われる。
一般に、コンピュータ2aはコンテンツを利用するユーザ側に設置されている装置であり、かつ、台数も比較的多いため容易にアップデートできない。しかし、サーバ装置4はコンテンツを配信する提供者側に設置することができ、かつ、必要となる台数も限られているので、容易にアップデートすることができる。
以上のように、第3の実施の形態におけるコンピュータシステム1aのように、メモリシステムがメモリカード3aとサーバ装置4とを備える構造であっても、第1の実施の形態と同様に、コンピュータ2aを変更することなく、セキュリティ機能のアップデートを行うことができる。
なお、サーバ装置4に記憶されている暗号化済みアドレス91及びアドレス発行ドライバ92がアップデートされると、それまでのメモリカード3aが使用できなくなる可能性がある。この問題を回避するためには、例えば、装着されたメモリカード3aのバージョン情報等を、コンピュータ2aからサーバ装置4に向けて送信し、このバージョン情報に応じて、サーバ装置4がコンピュータ2aに送信する暗号化済みアドレス91及びアドレス発行ドライバ92を選択するように構成すればよい。
また、サーバ装置4から取得された暗号化済みアドレス91及びアドレス発行ドライバ92は、一旦、メモリカード3aに記憶されてもよい。例えば、メモリカード3aに補助的な専用の記憶領域(EEPROM等)を、ユーザ情報90を記憶するメモリアレイとは別に設けておき、当該記憶領域にサーバ装置4から取得した暗号化済みアドレス91及びアドレス発行ドライバ92を記憶してもよい。
また、暗号化済みアドレス91及びアドレス発行ドライバ92がいずれもサーバ装置4に記憶されると説明したが、暗号化済みアドレス91またはアドレス発行ドライバ92の一方のみがサーバ装置4に記憶され、他方がメモリカード3aに記憶されてもよい。
<4. 変形例>
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく様々な変形が可能である。
例えば、上記実施の形態に示した動作は例示であって、ここに示した工程に限定されるものではない。すなわち、同様の効果を得られるのであれば、適宜変更されてもよいし、他のセキュリティ機能と重畳的に採用されてもよい。
また、上記実施の形態では、正規アドレスはメモリアレイ32の物理アドレスとして説明したが、正規アドレスは論理アドレスであってもよい。その場合、メモリコントローラ30において、論理アドレスが物理アドレスに変換される。
また、上記実施の形態では、暗号情報の全て(暗号化済みアドレス91またはアドレス発行ドライバ92)がコンピュータ2,2a以外の装置に記憶される例について説明したが、このような例に限定されるものではない。例えば、アドレス発行ドライバ92がコンピュータ2,2aに記憶されており、コンピュータ2,2aが暗号化済みアドレス91のみ外部から取得するよう構成してもよい。その場合であっても、暗号化済みアドレス91及び復号回路31をアップデートするだけで、セキュリティ機能を更新することができる。
さらに、復号回路31は論理回路の一部がハードウェアとして実現されていればよく、復号回路31の機能の一部をソフトウェアによる情報処理で実現してもよい。その場合は、当該ソフトウェアの書き換えにより復号回路31のアップデートが可能となる。
本発明に係るコンピュータシステムを示す図である。 コンピュータの動作を示す流れ図である。 メモリカードの動作を示す流れ図である。 第3の実施の形態におけるコンピュータシステムを示す図である。
符号の説明
1,1a コンピュータシステム
2,2a コンピュータ
20 CPU
21 RAM
22 入出力装置
23 インタフェース
3,3a メモリカード
30 メモリコントローラ
31 復号回路
32 メモリアレイ
33 インタフェース
4 サーバ装置
9 ネットワーク
90 ユーザ情報
91 暗号化済みアドレス
92 アドレス発行ドライバ

Claims (10)

  1. コンピュータに接続されるメモリシステムであって、
    前記コンピュータからアクセスされるユーザ情報を記憶するメモリアレイと、
    前記メモリアレイにおける位置を指定するための正規アドレスを暗号化した暗号化済みアドレスを記憶する記憶部と、
    前記記憶部に記憶された前記暗号化済みアドレスを前記コンピュータに送信する通信部と、
    前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記アクセスに必要な暗号化済みアドレスを特定することによって発行された当該特定された暗号化済みアドレスに基づいて、前記メモリアレイにおけるアクセス先の前記正規アドレスを生成する復号回路と、
    前記復号回路により生成された前記正規アドレスに基づいて前記メモリアレイにアクセスする制御回路と、
    を備えることを特徴とするメモリシステム。
  2. 請求項1に記載のメモリシステムであって、
    ネットワークを介して前記コンピュータに接続されるサーバ装置を備え、
    前記記憶部及び前記通信部は、前記サーバ装置に設けられることを特徴とするメモリシステム。
  3. 請求項1または2に記載のメモリシステムであって、
    前記記憶部は前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記特定された暗号化済みアドレスを発行するためのドライバを記憶しており、
    前記通信部は、前記記憶部に記憶された前記ドライバを前記コンピュータに送信することを特徴とするメモリシステム。
  4. コンピュータに装着されるメモリカードであって、
    前記コンピュータからアクセスされるユーザ情報を記憶するメモリアレイと、
    前記メモリアレイにおける位置を指定するための正規アドレスを暗号化した暗号化済みアドレスを記憶する記憶部と、
    前記記憶部に記憶された前記暗号化済みアドレスを前記コンピュータに送信する通信部と、
    を備え、
    前記通信部は、前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記アクセスに必要な暗号化済みアドレスを特定することによって発行された当該特定された暗号化済みアドレスを受信し、
    当該メモリカードは更に、
    前記通信部により受信された前記特定された暗号化済みアドレスに基づいて、前記メモリアレイにおけるアクセス先の前記正規アドレスを生成する復号回路と、
    前記復号回路により生成された前記正規アドレスに基づいて前記メモリアレイにアクセスする制御回路と、
    を備えることを特徴とするメモリカード。
  5. 請求項に記載のメモリカードであって、
    前記記憶部は前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記特定された暗号化済みアドレスを発行するためのドライバを記憶しており、
    前記通信部は、前記記憶部に記憶された前記ドライバを前記コンピュータに送信することを特徴とするメモリカード。
  6. コンピュータとメモリシステムとを備えるコンピュータシステムであって、
    前記メモリシステムが、
    前記コンピュータからアクセスされるユーザ情報を記憶するメモリアレイと、
    前記メモリアレイにおける位置を指定するための正規アドレスを暗号化した暗号化済みアドレスを記憶する記憶部と、
    前記記憶部に記憶された前記暗号化済みアドレスを前記コンピュータに送信する通信部と、
    を備え、
    前記コンピュータは、前記メモリアレイにアクセスするときにおいて、前記通信部により送信された前記暗号化済みアドレスによって、前記アクセスに必要な暗号化済みアドレスを特定し、特定した暗号化済みアドレスを前記メモリシステムに対して発行し、
    当該メモリシステムは更に、
    前記コンピュータにより発行された前記暗号化済みアドレスに基づいて、前記メモリアレイにおけるアクセス先の前記正規アドレスを生成する復号回路と、
    前記復号回路により生成された正規アドレスに基づいて前記メモリアレイにアクセスする制御回路と、
    を備えることを特徴とするコンピュータシステム。
  7. 請求項6に記載のコンピュータシステムであって、
    前記記憶部は、前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記特定された暗号化済みアドレスを発行するためのドライバを記憶しており、
    前記通信部は、前記記憶部に記憶された前記ドライバを前記コンピュータに送信することを特徴とするコンピュータシステム。
  8. 請求項6に記載のコンピュータシステムであって、
    前記記憶部は、前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記特定された暗号化済みアドレスを発行するためのドライバを記憶しておらず、
    前記ドライバは前記コンピュータに記憶されていることを特徴とするコンピュータシステム。
  9. コンピュータに装着されるメモリカードであって、
    前記コンピュータからアクセスされるユーザ情報を記憶するメモリアレイと、
    前記メモリアレイにおける位置を指定するための正規アドレスを暗号化した暗号化済みアドレスを記憶する記憶部と、
    前記記憶部に記憶された前記暗号化済みアドレスを前記コンピュータに送信する通信部と、
    を備え、
    前記通信部は、前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記アクセスに必要な暗号化済みアドレスを特定することによって発行された当該特定された暗号化済みアドレスを受信し、
    当該メモリカードは更に、
    前記通信部により受信された前記暗号化済みアドレスに基づいて、前記メモリアレイにおけるアクセス先の前記正規アドレスを生成する復号回
    備えており、
    前記通信部は、
    前記復号回路により生成された前記正規アドレスを前記コンピュータに送信し、
    前記正規アドレスを受信した前記コンピュータにより生成される、前記正規アドレスを含むコマンドを受信し、
    前記メモリカードでは、
    受信した前記コマンドが実行される、
    ことを特徴とするメモリカード。
  10. コンピュータとメモリカードとを備えるコンピュータシステムであって、
    前記メモリカードは、
    前記コンピュータからアクセスされるユーザ情報を記憶するメモリアレイと、
    前記メモリアレイにおける位置を指定するための正規アドレスを暗号化した暗号化済みアドレスを記憶する記憶部と、
    前記記憶部に記憶された前記暗号化済みアドレスを前記コンピュータに送信する通信部と、
    を備え、
    前記通信部は、前記コンピュータが前記通信部から受信した前記暗号化済みアドレスの中から前記アクセスに必要な暗号化済みアドレスを特定することによって発行された当該特定された暗号化済みアドレスを受信し、
    前記メモリカードは更に、
    前記通信部により受信された前記暗号化済みアドレスに基づいて、前記メモリアレイにおけるアクセス先の前記正規アドレスを生成する復号回
    備えており、
    前記通信部は、
    前記復号回路により生成された前記正規アドレスを前記コンピュータに送信し、
    前記コンピュータは、
    受信した前記正規アドレスを含むコマンド生成し、当該生成したコマンドを前記メモリカードに送信し、
    前記メモリカードでは、
    受信した前記コマンドが実行される、
    ことを特徴とするコンピュータシステム。
JP2007105083A 2007-04-12 2007-04-12 メモリシステム、メモリカード及びコンピュータシステム Expired - Fee Related JP5182787B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007105083A JP5182787B2 (ja) 2007-04-12 2007-04-12 メモリシステム、メモリカード及びコンピュータシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007105083A JP5182787B2 (ja) 2007-04-12 2007-04-12 メモリシステム、メモリカード及びコンピュータシステム

Publications (2)

Publication Number Publication Date
JP2008262413A JP2008262413A (ja) 2008-10-30
JP5182787B2 true JP5182787B2 (ja) 2013-04-17

Family

ID=39984835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007105083A Expired - Fee Related JP5182787B2 (ja) 2007-04-12 2007-04-12 メモリシステム、メモリカード及びコンピュータシステム

Country Status (1)

Country Link
JP (1) JP5182787B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07295893A (ja) * 1994-04-28 1995-11-10 Nec Corp マイクロプロセッサのメモリ情報読込装置及び読込方法
JPH08328962A (ja) * 1995-05-31 1996-12-13 Mitsubishi Electric Corp 端末機と、当該端末機に接続されるメモリカードからなるシステム
JP2003030031A (ja) * 2001-07-10 2003-01-31 Dentsu Inc ネットワークシステムにおける情報取得方法および情報取得を行うためのネットワークシステム
JP2005309501A (ja) * 2004-04-16 2005-11-04 Toshiba Corp メモリカードへのアクセスを行う電子機器に搭載されるプログラムおよび電子機器のアクセス管理を行う情報処理装置
JP4119882B2 (ja) * 2004-11-19 2008-07-16 株式会社メガチップス メモリ情報保護システム、メモリ情報の保護方法、および半導体メモリ

Also Published As

Publication number Publication date
JP2008262413A (ja) 2008-10-30

Similar Documents

Publication Publication Date Title
RU2295834C2 (ru) Инициализация, поддержание, обновление и восстановление защищенного режима работы интегрированной системы, использующей средство управления доступом к данным
JP5175856B2 (ja) セキュアデバイス・システムにおけるフラッシュメモリ・ブロックの保護と方法
KR100746012B1 (ko) 코드 이미지를 안전하게 갱신하고 부팅하는 방법 및 장치
JP4568196B2 (ja) プロセッサ、コンピュータシステムおよび認証方法
JP3880933B2 (ja) 耐タンパマイクロプロセッサ及びキャッシュメモリ搭載プロセッサによるデータアクセス制御方法
EP2706478B1 (en) Protecting secure software in a multi-security-CPU system
US20090285390A1 (en) Integrated circuit with secured software image and method therefor
CN101578609A (zh) 安全启动计算设备
JP4551231B2 (ja) プログラム実行保護システム、プログラム実行保護方法
US9881142B2 (en) Method and apparatus for preventing and investigating software piracy
CN107832589A (zh) 软件版权保护方法及其系统
JP2014235326A (ja) システム、情報処理装置、セキュアモジュール、および検証方法
JP6751856B2 (ja) 情報処理装置および情報処理システム
JP4724107B2 (ja) リムーバブル・デバイスを用いたユーザの認証方法およびコンピュータ
US8190813B2 (en) Terminal apparatus with restricted non-volatile storage medium
JP5759827B2 (ja) メモリシステム、情報処理装置、メモリ装置、およびメモリシステムの動作方法
JP5182787B2 (ja) メモリシステム、メモリカード及びコンピュータシステム
JP2010191531A (ja) ネットワーク接続ストレージ装置及びその設定方法、並びにネットワーク接続ストレージ設定システム
JP5229855B2 (ja) メモリシステム及びコンピュータシステム
JP4937365B2 (ja) プロセッサ、コンピュータシステムおよび認証方法
JP6047933B2 (ja) 情報処理装置、情報処理方法及び情報処理システム
JP2007323140A (ja) 情報処理装置、情報処理方法及びプログラム
JP2007128172A (ja) プログラマブル・コントローラ
JP2023136601A (ja) ソフトウェア管理装置、ソフトウェア管理方法、及びプログラム
JP4792868B2 (ja) 実行権限委譲システム,実行権限委譲方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130109

R150 Certificate of patent or registration of utility model

Ref document number: 5182787

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees