WO2006021181A1 - Integrierte schaltkreis-anordnung und schaltkreis-array - Google Patents

Integrierte schaltkreis-anordnung und schaltkreis-array Download PDF

Info

Publication number
WO2006021181A1
WO2006021181A1 PCT/DE2005/001405 DE2005001405W WO2006021181A1 WO 2006021181 A1 WO2006021181 A1 WO 2006021181A1 DE 2005001405 W DE2005001405 W DE 2005001405W WO 2006021181 A1 WO2006021181 A1 WO 2006021181A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit arrangement
integrated circuit
inductance
signal
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE2005/001405
Other languages
English (en)
French (fr)
Inventor
Christoph Kienmayer
Martin Streibl
Marc Tiebout
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to US11/574,066 priority Critical patent/US8098471B2/en
Publication of WO2006021181A1 publication Critical patent/WO2006021181A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs

Definitions

  • the invention relates to an integrated circuit arrangement and a circuit array.
  • Electrostatic Discharge means electrostatic discharge and describes the processes and effects of balancing electrical charges between two differently charged components. If these come in contact with each other, positive and negative charges are exchanged, which can cause damage in an electrical circuit.
  • an upper operating potential V-Q-Q and a lower operating potential Vgg are often provided, between which protective mechanisms for avoiding damage due to ESD are provided.
  • ESD that is, electrostatic discharge
  • MOS metal oxide semiconductor
  • ESD protection is important in all areas of microelectronics today.
  • ESD protection in high frequency circuit applications is a difficult technical problem because the high parasitic capacitance of ESD protection elements inherently severely limits the achievable maximum operating frequency of the circuit.
  • Such ESD protection elements are, for example, a diode, a thyristor or a grounded MOS device (ie an n-MOS field-effect transistor with a gate terminal located at the electrical ground potential). Smaller ESD protection elements would allow higher frequencies, but do not sufficiently fulfill the functionality of ESD protection, and therefore are not sufficiently capable of dissipating ESD currents.
  • an input signal may be provided to a signal input pa 101 and supplied to an input / output circuit 102.
  • a supply potential 103 V ⁇ D is provided, and an electrical ground potential 104 GND.
  • a first ESD protection element 105 is provided between the signal input Pa 101 and the supply potential 103 V ⁇ D . Further, between the signal input Päd
  • a second ESD protection element 106 is provided.
  • FIG. 1 shows a circuit arrangement 110 which, in addition to the components of the circuit arrangement 100, has an ohmic resistor 111 between the signal input pseudo 101 and the input / output circuit
  • Fig. 1 shows circuit arrangements 100, 110 which provide protection against high voltages by providing the Have ESD protection elements 105, 106, since they electrically decouple the supply potential 103 V DD of the ground potential 104 GND.
  • the ESD elements 105, 106 In the case of a large electric current, the ESD elements 105, 106 must be sufficiently large. at
  • FIG. 2 an ESD protection circuit 200 as disclosed in [7] is shown.
  • FIG. 3 shows an ESD protection circuit arrangement 300 disclosed in [6], in which the ESD protection is realized by means of a first ESD protection diode 301 and by means of a second ESD protection diode 302.
  • the ESD protection circuit arrangement 400 shown in FIG. 4 represents a solution as disclosed in [4].
  • Subcircuit 402 is provided, wherein an ESD capacitor 403 is a (parasitic) capacitance of the ESD protection elements 401, 402.
  • a disadvantage of the approach according to [1] to [4] is the high space requirement of the integrated inductors.
  • ESD protection circuit arrangement 500 disclosed in FIG. 8, which is shown in FIG. 5, an inductance is used instead of conventional ESD protection elements. ESD protection is clearly achieved by the standard ESD protection elements coupled to the supply voltage.
  • a first inductance 501 and a second inductance 502 are provided, as well as a capacitance 503. Further, a plurality of signal inputs 101 are provided, and a plurality of signal outputs 102.
  • an ESD protection circuit for radio frequency input / output connections in an integrated circuit.
  • the integrated circuit includes an ESD protection circuit having an inductor, which inductance is connected between an input terminal and a ground terminal to which an RF signal is applied.
  • Inductance is set up to provide sufficient current carrying capacity for ESD events.
  • the inductance value of the inductance is chosen such that, in conjunction with an existing parasitic capacitance, a resonant circuit having a resonant frequency is formed, which resonant frequency is matched to the RF signal.
  • the operating frequency of the integrated in [9] described circuit is not limited by the ESD protection circuit.
  • an inductor can be connected to an auxiliary voltage to bias an output transistor.
  • clamping elements eg diodes
  • clamping elements are provided between the auxiliary voltage and the supply voltage and between the auxiliary voltage and the ground potential.
  • the invention is based on the problem to provide a circuit arrangement which allows reliable high-frequency applications ESD protection.
  • the integrated circuit arrangement according to the invention contains a first terminal which is connected to a first terminal
  • Supply potential can be brought, and a second terminal, which can be brought to a second supply potential, wherein between the first terminal and the second terminal, a supply potential path is formed. Further, an electrostatic discharge element is in the
  • a signal input pad is provided, on which an input signal can be applied, and a signal output, to which an output signal can be provided.
  • the circuit arrangement includes a first inductance which is between the
  • Signalconomspad and signal output is disposed, and a second inductance, which is arranged between the signal output and the first terminal.
  • the circuit array according to the invention includes an integrated circuit arrangement with those described above Characteristics and coupled to the integrated circuit arrangement useful circuit.
  • a basic idea of the invention is to be seen in an effective ESD protection, which is also suitable for a
  • High-frequency circuit is suitable to realize that an electrostatic discharge element (ESD protection element) is connected in the supply potential path between an upper supply potential and a lower supply potential.
  • ESD protection element electrostatic discharge element
  • This interconnection is combined with a skilful coupling of the first inductance and the second inductance (preferably to form a coupling inductance), which inductances between the signal output on the one hand and one of the two supply potentials and the signal input path on the other hand -vornote.
  • classic protective elements and an associated (parasitic) capacitance are completely avoided, and clearly replaced by a DC short circuit (DC short circuit) to the supply voltage across the coils (inductors).
  • the band-pass characteristic can suppress noise.
  • the circuit arrangement of the invention is realized as a (preferably in a silicon chip) monolithic integrated circuit in which an effective on-chip ESD protection is enabled.
  • RF band-pass ESD protection is provided is, with which also very high high frequencies with minimal space requirement can be realized. Simulations have shown that with small coils (for example, coils with a total inductance of 300 ph and a layout area of 40 x 40 microns 2 ) high frequencies of 1 GHz to 17 GHz can be easily passed through the circuit arrangement or from this can be processed.
  • the bandpass characteristic of the circuit arrangement according to the invention is advantageous and in many cases particularly desirable, since concrete applications of the circuit arrangement (ie with this coupled user circuits based on technologies such as GSM ("Global System for Mobile Communications"), UMTS ("universal mobile telecommunication system ”) or WLAN (“ wireless local area network ”)) are anyway defined in a band-limited frequency spectrum.
  • GSM Global System for Mobile Communications
  • UMTS Universal mobile telecommunication system
  • WLAN wireless local area network
  • the inductance or the inductances serves or serve illustratively for the ESD pulses as a short circuit to a supply voltage.
  • the invention can be realized with a small dimensioning of the coupled coil, a coil area of only 40 x 40 microns 2 is easily accessible.
  • Another aspect of the invention is the fact that according to the prior art often the ESD element is housed in the high-frequency path, whereas according to the invention, the ESD element is at least arranged in the supply path.
  • the first supply potential may be an upper operating potential (for example, an operating potential VDD), and the second supply potential may be a lower operating potential (for example, the electrical ground potential Vgg).
  • the first supply potential may be a lower operating potential (for example, the electrical ground potential Vgg), and the second supply potential may be an upper operating potential (for example, VDD).
  • the electrostatic discharge element can be realized as a diode. Furthermore, the electrostatic discharge element can also be formed from a plurality of components, for example a plurality of diodes.
  • the electrostatic discharge element may alternatively or additionally comprise a thyristor (or a plurality of thyristors).
  • the electrostatic discharge element can have one or more field-effect transistors.
  • the field effect transistor may be a so-called grounded n MOS field effect transistor.
  • the gate terminal is grounded, ie it is brought to the electrical ground potential.
  • Clearly known per se ESD protection elements can be combined with the novel architecture of the circuit arrangement according to the invention in an advantageous manner, resulting in a small footprint of the circuit arrangement results.
  • the input signal that can be applied to the signal input pad can be a high-frequency signal.
  • the integrated circuit arrangement is also excellently suited for processing high-frequency signals and represents a clever solution to the difficult technical problem of implementing ESD protection in high-frequency applications.
  • a high-frequency processing circuit connected to the signal output for example an input / output RF circuit, may be provided.
  • the first inductor and the second inductor may be provided as a common inductance.
  • the common inductor may be a center-tapped coil, with the center tap coupled to the signal output, a first coil end portion coupled to the signal input pad, and a second coil
  • Coil end section is coupled to the electrostatic discharge element.
  • a first capacitor of a circuit arrangement can be connected, which is arranged between the first terminal and the signal input pad.
  • a second capacitor of a circuit arrangement may be provided, which is arranged between the second terminal and the signal input pad.
  • the circuit arrangement may be configured as a band-pass filter for a high-frequency signal provided at the signal input pad.
  • Circuit arrangement are directed, while simultaneously a secure ESD protection is provided.
  • the circuit arrangement is designed as a monolithic integrated circuit. Therefore, the circuit arrangement can be monolithically integrated in a substrate, for example in a semiconductor substrate, in particular in a silicon substrate (for example in a silicon chip). Therefore, in the manufacture of the circuit arrangement according to the invention of the advantages of the mature
  • Silicon microtechnology can be benefited, and it can be provided the circuit arrangement in miniaturized size.
  • Inductance and the second inductance each be configured as a (monolithic) integrated inductance. With this measure, the entire circuit arrangement can be miniaturized and manufactured with minimal space requirements and thus cost.
  • a signal output pad may be provided.
  • the first inductor and the second inductor can be coupled in such a way that a coupling inductance is formed ("mutual inductance").
  • the first inductance and the second inductance are spatially arranged relative to one another in such a way that these two components can be functionally coupled to one another or interact in a certain way.
  • the two Inductors are provided in different but spatially sufficiently close adjacent processing levels, so that they influence each other in terms of their functionality. It is also possible to provide the same as a coil with center tap for coupling the inductors.
  • a useful circuit is understood in particular to mean a circuit which can be coupled to the circuit arrangement according to the invention or can be operated jointly therewith. Such a circuit system then contains the circuit arrangement arranged according to the invention for the ESD protection and additionally the useful circuit which fulfills the actual functionality, in particular a
  • the payload circuit may include a GSM (Global System for Mobile Communications) circuit.
  • GSM technology is a mobile standard used mainly for telephony. GSM thus represents a standardized standard for digital mobile communications.
  • the payload circuit may be a UMTS ("universal mobile telecommunications system") circuit.
  • UMTS is a newer generation mobile standard that includes advanced multimedia services, satellites, and terrestrial transmitters.
  • UMTS may include, for example, interpersonal communication (audio and video telephony), news services (e.g., chats), information distribution (e.g., World Wide Web Browsing), advanced location applications (personal Navigation, driver assistance), business services (indoor mobility) or mass services (for example banking services, e-commerce), etc.
  • Wi-Fi stands for a wireless local area network.
  • the useful circuit may further include a DCS (Dynamic Channel Selection) circuit, a DECT circuit
  • the solution according to the invention is a reliable protection against ESD and can thus contribute to improving the functionality of these useful circuits.
  • FIG. 2 shows a second ESD protective circuit arrangement according to the prior art
  • FIG. 3 shows a third ESD protective circuit arrangement according to the prior art
  • FIG. 4 shows a fourth ESD protective circuit arrangement according to the prior art
  • FIG. 5 shows a fifth ESD protective circuit arrangement according to the prior art
  • FIG. 6 shows an ESD protection circuit arrangement according to a first exemplary embodiment of the invention
  • FIG. 7 shows an ESD protection circuit arrangement according to a second exemplary embodiment of the invention
  • Figure 8 is another illustration of part of the ESD protection circuit arrangement according to the second embodiment of the invention.
  • the monolithic integrated in a silicon chip ESD protection circuit arrangement 600 of Figure 6 includes a first terminal, which is brought to an upper supply potential V ⁇ D 603, and a second terminal which is connected to a lower supply potential Vgs (the ground potential 604 ) is brought. Between the first terminal and the second terminal, a supply potential path is formed.
  • an ESD protection element 605 (for example a diode, a thyristor or a grounded-n-MOS) is connected in the supply potential path, that is to say between the supply potential 603 and the ground potential 604.
  • a signal input 601 is provided a (to be processed) input signal can be applied.
  • a signal output 602 is a (processed) output signal provided.
  • the ESD protection circuit assembly 600 includes a first inductor 606, which is arranged between the signal input 601 and the signal output 602 •.
  • a second inductor 607 is connected between the signal output 602 and the first terminal at which the
  • Supply potential 603 is provided / arranged.
  • the first inductance 606 and the second inductance 607 are each provided as components monolithically integrated in the silicon chip.
  • the first inductance 606 is coupled to the second inductance 607 in such a way that a coupling inductance 608 is thereby formed, which is also identified in the drawing by the letter "k".
  • ESD protection circuit arrangement 700 monolithically integrated in a silicon chip according to a second exemplary embodiment of the invention will be described.
  • a first connection is provided, which is brought to the supply potential 703. Further, a second terminal is provided, which is brought to the ground potential 704. Between the supply potential 703 and the ground potential 704, a supply potential path is formed.
  • a signal input pad 701 (signal input) is provided to which an . processing input signal can be applied.
  • an output signal which is supplied to the input / output circuit 702.
  • the input / output circuit 702 is characterized by a capacitance C ⁇ p and an impedance ZRF.
  • a monolithically integrated first inductance 706 is provided, which is provided between the signal input pad 701 and the input / output circuit 702.
  • a monolithically integrated second inductor 707 is disposed between the supply potential 703 and the input / output circuit 702.
  • the first inductance 706 is coupled to the second inductor 707 such that a coupling inductance 711 is thereby formed, which is also marked in the drawing with the letter "k".
  • a first capacitor 705 (which is intended to represent a pad capacitance) is connected to the electrical one terminal
  • a third capacitor 709 is formed as part of the input / output circuit 702. In a path between the supply voltage 703 and the ground potential 704, an ESD protection element 710 is provided.
  • the value of the capacitance CF, the value L of the coil inductance, as well as the values of the - .. capacitance CRF and the impedance ZRF are design variables by means of which the input structure can be tuned so that an RF band-pass passband can be ensured.
  • a node 712 is located between the two integrated inductors 706, 707.
  • a parasitic coil capacitance 800 of the inductors 706, 707 is formed with a value of 4 fF, also an associated resistance of 800 ⁇ is plotted.
  • the first inductance ' 706 is by means of a coil with a Inductance of 102 pH realized, in addition, a resistance of 1.1 ⁇ is provided.
  • the second inductance 707 is formed with a value of 102 pH, in addition, a resistance of 1.1 ⁇ is shown.
  • the second capacitor 708 is realized with a capacitance of 12 fF.
  • additional resistors of 800 ⁇ and 400 ⁇ , respectively, and additional capacitances of 4fF and 8fF between the ground potential 704 and the two coil terminals of the second inductor 707 are shown.

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft eine integrierte Schaltkreis-Anordnung, mit einem ersten Anschluss, der auf ein erstes Versorgungspotential bringbar ist, mit einem zweiten Anschluss, der auf ein zweites Versorgungspotential bringbar ist, wobei zwischen dem ersten Anschluss und dem zweiten Anschluss ein Versorgungspotentialpfad gebildet ist, mit einem Electrostatic-Discharge-Element zumindest in dem Versorgungspotentialpfad, mit einem Signaleingangspad, an dem ein Eingangssignal anlegbar ist, mit einem Signalausgang, an dem ein Ausgabesignal bereitstellbar ist, mit einer ersten Induktivität, die zwischen dem Signaleingangspad und dem Signalausgang angeordnet ist, und mit einer zweiten Induktivität, die zwischen dem Signalausgang und dem ersten Anschluss angeordnet ist.

Description

Beschreibung
Integrierte Schaltkreis-Anordnung und Schaltkreis-Array
Die Erfindung betrifft eine integrierte Schaltkreis-Anordnung und ein Schaltkreis-Array.
"Electro Static Discharge" (ESD) bedeutet elektrostatische Entladung und beschreibt die Vorgänge und Auswirkungen beim Ausgleich von elektrischen Ladungen zwischen zwei unterschiedlich geladenen Komponenten. Kommen diese in Berührung miteinander, werden positive und negative Ladungen ausgetauscht, und es kann dadurch zu Schäden in einem elektrischen Schaltkreis kommen.
In einem integrierten Schaltkreis sind häufig ein oberes Betriebspotential V-Q-Q und ein unteres Betriebspotential Vgg vorgesehen, zwischen welchen Schutzmechanismen zum Vermeiden von Schäden infolge von ESD vorgesehen sind.
ESD, das heißt elektrostatische Entladungen, sind häufig die Ursache für eine Schädigung oder Zerstörung einer integrierten Schaltung und verursachen somit hohe finanzielle Schäden. Mit der Entwicklung der MOS-Technologie ("metal oxide semiconductor") in der Mikroelektronik ging eine
Miniaturisierung der Halbleiterbauelemente bei zunehmend hohen Taktraten einher. Daraus resultiert eine steigende Empfindlichkeit gegenüber ESD-Impulsen, also hohen Spannungs¬ und Stromspitzen solcher Taktsignale. Unter ESD-Stress stehende Halbleiterbauelemente können in einem integrierten Schaltkreis Fehler verursachen. ESD kann zu einem Totalausfall oder zu einer Beschädigung des Bauelements führen. Daher ist der Schutz vor elektrostatischen Entladungen (ESD-Schutz) heute in allen Bereichen der Mikroelektronik wichtig. ESD-Schutz bei Hochfrequenzschaltungstechnik-Anwendungen ist ein schwieriges technisches Problem, da die hohe parasitäre Kapazität von ESD-Schutzelementen die erreichbare maximale Betriebsfrequenz der Schaltung inhärent stark einschränkt. Solche ESD-Schutzelemente sind zum Beispiel eine Diode, ein Thyristor oder ein "grounded n-MOS"-Bauelement (d.h. ein n- MOS-Feldeffekttransistor mit einem auf dem elektrischen Massepotential befindlichem Gate-Anschluss) . Kleinere ESD- Schutzelemente würden höhere Frequenzen ermöglichen, erfüllen aber die Funktionalität als ESD-Schutz nicht in ausreichendem Maße, sind also nicht in ausreichendem Maße in der Lage, ESD- Ströme abzuführen.
Im Weiteren wird bezugnehmend auf Fig.l eine Schaltkreis- Anordnung 100 mit ESD-Schutz gemäß dem Stand der Technik beschrieben.
Bei der Schaltkreis-Anordnung 100 kann an einem Signaleingangs-Päd 101 ein Eingangssignal bereitgestellt werden und einem Eingabe-/Ausgabe-Schaltkreis 102 zugeführt werden. Zur Versorgung der Schaltkreis-Anordnung 100 mit elektrischer Energie ist ein Versorgungspotential 103 VΠD vorgesehen, und ein elektrisches Massepotential 104 GND. Zwischen dem Signaleingangs-Päd 101 und dem Versorgungspotential 103 VΠD ist ein erstes ESD-Schutzelement 105 vorgesehen. Ferner ist zwischen dem Signaleingangs-Päd
101 und dem elektrischen Massepotential 104 GND ein zweites ESD-Schutzelement 106 vorgesehen.
Darüber hinaus ist in Fig.l eine Schaltkreis-Anordnung 110 gezeigt, die zusätzlich zu den Komponenten der Schaltkreis- Anordnung 100 einen ohmschen Widerstand 111 zwischen dem Signaleingangs-Päd 101 und dem Eingabe-/Ausgabe-Schaltkreis
102 aufweist.
Anschaulich zeigt Fig. 1 Schaltkreis-Anordnungen 100, 110, die einen Schutz gegen hohe Spannungen durch das Vorsehen der ESD-Schutzelemente 105, 106 aufweisen, da diese das Versorgungspotential 103 VDD von dem Massepotential 104 GND elektrisch entkoppeln.
Im Fall einer großen elektrischen Stromstärke müssen die ESD- Elemente 105, 106 ausreichend groß sein. Bei
Hochfrequenzanwendungen führen große ESD-Elemente allerdings zu einer unerwünschten großen parasitären Kapazität.
Ansätze für ESD-Schutz-Schaltkreis-Anordnungen für
Hochfrequenzschaltkreise sind in [1] bis [8] offenbart.
Der in [5] bis [7] offenbarte Ansatz besteht im Wesentlichen darin, kleinere ESD-Schutzelemente zu verwenden.
In Fig.2 ist ein ESD-Schutz-Schaltkreis 200 gezeigt, wie er in [7] offenbart ist.
In Fig.3 ist eine in [6] offenbarte ESD-Schutz-Schaltkreis- Anordnung 300 gezeigt, bei welcher der ESD-Schutz mittels einer ersten ESD-Schutzdiode 301 und mittels einer zweiten ESD-Schutzdiode 302 realisiert ist.
Die Ansätze gemäß [5] bis [7] haben allerdings den Nachteil, dass sie zumeist eine nur geringe ESD-Festigkeit aufweisen und dass der Bereich verarbeitbarer Hochfrequenzen eingeschränkt ist, mit welchen die Schaltkreis-Anordnungen betreibbar sind. Bei höheren Frequenzen wie 5 GHz oder 17 GHz, wie sie für WLAN-Systeme ("wireless local area network") verwendet werden, kommen diese Ansätze somit nur schlecht oder gar nicht mehr in Frage.
Ein alternativer Ansatz gemäß [1] bis [4] besteht im Wesentlichen darin, dass unter Verwendung von On-Chip realisierten LC-Resonanzkreisen die ESD-Schutzelemente entkoppelt werden, oder dass die Kapazität eines jeden ESD- Elements in einem LC-Resonanzkreis abgestimmt wird. Die in Fig.4 gezeigte ESD-Schutz-Schaltkreis-Anordnung 400 stellt eine Lösung dar, wie sie in [4] offenbart ist. Bei der ΞSD-Schutz-Schaltkreis-Anordnung 400 sind ein erster ESD- Schutz-Teilschaltkreis 401 und ein zweiter ESD-Schutz-
Teilschaltkreis 402 vorgesehen, wobei eine ESD-Kapazität 403 eine (parasitäre) Kapazität der ESD-Schutzelemente 401, 402 darstellt.
Nachteilig bei dem Ansatz gemäß [1] bis [4] ist der hohe Flächenbedarf der integrierten Induktivitäten.
Bei der in [8] offenbarten ESD-Schutz-Schaltkreis-Anordnung 500, die in Fig.5 gezeigt ist, wird anstelle klassischer ESD- Schutzelemente eine Induktivität verwendet. ESD-Schutz wird anschaulich durch die mit der VersorgungsSpannung gekoppelten Standard-ESD-Schutzelemente erreicht.
Somit sind bei der ESD-Schutz-Schaltkreis-Anordnung 500 eine erste Induktivität 501 und eine zweite Induktivität 502 vorgesehen, sowie eine Kapazität 503. Ferner ist eine Mehrzahl von Signaleingängen 101 vorgesehen, und eine Mehrzahl von Signalausgängen 102.
In [9] wird eine ESD-SchutzSchaltung für Radiofrequenz- Ein/Ausgangsanschlüsse in einer integrierten Schaltung beschrieben. Die integrierte Schaltung umfasst eine ESD- Schutzschaltung mit einer Induktivität, welche Induktivität zwischen einem Eingangsanschluss und einem Masseanschluss, an denen ein RF-Signal angelegt wird, angeschlossen ist. Die
Induktivität ist so eingerichtet, dass eine für ESD- Ereignisse ausreichende Stromführungskapazität bereit gestellt wird. Der Induktivitätswert der Induktivität ist so gewählt, dass in Verbindung mit einer vorhandenen parasitären Kapazität ein Schwingkreis mit einer Resonanzfrequenz gebildet wird, welche Resonanzfrequenz an das RF-Signal angepasst ist. Die Betriebsfrequenz der integrierten in [9] beschriebenen Schaltung wird nicht durch die ESD- Schutzschaltung beschränkt. Zum Schutz eines Ausgangsanschlusses vor ESD kann eine Induktivität an eine Hilfsspannung angeschlossen werden, um einen Ausgangstransistor vorzuspannen. Ferner sind Klemmelemente (z.B. Dioden) zwischen der Hilfsspannung und der VersorgungsSpannung und zwischen der Hilfsspannung und dem Massepotential vorgesehen.
Der Erfindung liegt das Problem zugrunde, eine Schaltkreis- Anordnung bereitzustellen, welche auch für Hochfrequenzanwendungen einen zuverlässigen ESD-Schutz ermöglicht.
Das Problem wird durch eine Schaltkreis-Anordnung und durch ein Schaltkreis-Array mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.
Die erfindungsgemäße integrierte Schaltkreis-Anordnung enthält einen ersten Anschluss, der auf ein erstes
Versorgungspotential bringbar ist, und einen zweiten Anschluss, der auf ein zweites Versorgungspotential bringbar ist, wobei zwischen dem ersten Anschluss und dem zweiten Anschluss ein Versorgungspotentialpfad gebildet ist. Ferner ist ein Electrostatic-Discharge-Element in dem
Versorgungspotentialpfad vorgesehen. Darüber hinaus ist ein Signaleingangspad bereitgestellt, an dem ein Eingangsignal anlegbar ist, und ein Signalausgang, an dem ein Ausgabesignal bereitstellbar ist. Darüber hinaus enthält die Schaltkreis- Anordnung eine erste Induktivität, die zwischen dem
Signaleingangspad und Signalausgang angeordnet ist, und eine zweite Induktivität, die zwischen dem Signalausgang und dem ersten Anschluss angeordnet ist.
Das erfindungsgemäße Schaltkreis-Array enthält eine integrierte Schaltkreis-Anordnung mit den oben beschriebenen Merkmalen sowie einen mit der integrierten Schaltkreis- Anordnung gekoppelten Nutzschaltkreis.
Eine Grundidee der Erfindung ist darin zu sehen, einen wirkungsvollen ESD-Schutz, der sich auch für einen
Hochfrequenzschaltkreis eignet, dadurch zu realisieren, dass ein Electrostatic-Discharge-Element (ESD-Schutzelement) in den Versorgungspotentialpfad zwischen ein oberes Versorgungspotential und ein unteres Versorgungspotential verschaltet wird. Diese Verschaltung wird kombiniert mit einer geschickten Verkopplung der ersten Induktivität und der zweiten Induktivität (vorzugsweise unter Bildung einer Koppelinduktivität) , welche Induktivitäten zwischen Signalausgang einerseits und einem der beiden Versorgungspotentiale sowie dem Signaleingangspad andererseits -vorgesehen werden. Bei der erfindungsgemäßen Lösung sind klassische Schutzelemente und eine zugehörige (parasitäre) Kapazität komplett vermieden, und anschaulich durch einen Gleichstromkurzschluss (DC-Kurzschluss) zur VersorgungsSpannung über die Spulen (Induktivitäten) ersetzt. Mittels geeigneten Auswählens von Entwurfvariablen der Schaltung (Werte von Induktivitäten, Auswahl und Auslegung von ESD-Schutzelementen, Einrichtung von Hilfskapazitäten) ist es leicht möglich, die Struktur derart abzustimmen, dass ein Hochfrequenz-Bandpass-Durchlassbereich gewährleistet ist, der Hochfrequenzen in einem Bereich von Interesse annähernd ungedämpft passieren lässt. Durch diese
Bandpasscharakteristik kann ferner Rauschen unterdrückt werden.
Die Schaltkreis-Anordnung der Erfindung ist als (vorzugsweise in einem Silizium-Chip) monolithisch integrierter Schaltkreis realisiert, bei dem ein wirkungsvoller ESD-Schutz on-chip ermöglicht ist.
Anschaulich kann ein wichtiger Aspekt der Erfindung auch darin gesehen werden, dass RF-Bandpass-ESD-Schutz geschaffen ist, mit dem auch sehr hohe Hochfrequenzen bei minimalem Flächenbedarf realisierbar sind. Simulationen haben gezeigt, dass mit kleinen Spulen (zum Beispiel Spulen mit einer Gesamtinduktivität von 300 pH und einer Layout-Fläche von 40 x 40 μm2) Hochfrequenzen von 1 GHz bis 17 GHz problemlos durch die Schaltkreis-Anordnung hindurchgeführt werden können bzw. von dieser verarbeitet werden können.
Die Bandpass-Charakteristik der erfindungsgemäßen Schaltkreis-Anordnung ist vorteilhaft und in vielen Fällen besonders gewünscht, da konkrete Anwendungen der Schaltkreis- Anordnung (d.h. mit dieser gekoppelte Nutzschaltkreise basierend auf Technologien wie GSM ("global System for mobile Communications"), UMTS ("universal mobile telecommunication system") oder WLAN ("wireless local area network")) ohnehin in einem bandbegrenzten Frequenzspektrum definiert sind.
Im Unterschied zu der Lösung gemäß [4] wird der ohmsche Widerstand R^ aus Fig.4 eingespart. Ferner sind die ESD- Schutz-Teilschaltkreise 401, 402 bzw. die ESD-Schutz-Elemente CL 400 aus Fig.4 durch einen DC-Kurzschluss über die Induktivitäten ersetzt.
Ein wichtiger Aspekt der Erfindung kann daher darin gesehen werden, dass eine Kombination aus einem niederfrequenten Kurzschluss einer Induktivität als ESD-Schutz mit einer geschickten Spulenverkopplung und Spulenverschaltung, vorzugsweise mit Kapazitäten, zu einem Bandpass- Durchlassbereich für RF-Frequenzen verschaltet werden.
Die Induktivität bzw. die Induktivitäten dient oder dienen anschaulich für die ESD-Pulse als Kurzschluss zu einer VersorgungsSpannung.
Die Erfindung kann mit einer geringen Dimensionierung der verkoppelten Spule realisiert werden, eine Spulenfläche von nur 40 x 40 μm2 ist problemlos erreichbar. Ein anderer Aspekt der Erfindung ist darin zu sehen, dass gemäß dem Stand der Technik häufig das ESD-Element im Hochfrequenzpfad untergebracht ist, wohingegen erfindungsgemäß das ESD-Element zumindest auch im Versorgungspfad angeordnet ist.
Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Das erste Versorgungspotential kann ein oberes Betriebspotential sein (zum Beispiel ein Betriebspotential VDD) , und das zweite Versorgungspotential kann ein unteres Betriebspotential (zum Beispiel das elektrische Massepotential Vgg) sein.
Alternativ kann das erste Versorgungspotential ein unteres Betriebspotential (zum Beispiel das elektrische Massepotential Vgg) sein, und das zweite Versorgungspotential kann ein oberes Betriebspotential (zum Beispiel VDD) sein.
Das Electrostatic-Discharge-Element kann als Diode realisiert werden. Ferner kann das Electrostatic-Discharge-Element auch aus einer Mehrzahl von Bauelementen, zum Beispiel aus einer Mehrzahl von Dioden, gebildet sein.
Das Electrostatic-Discharge-Element kann alternativ oder ergänzend einen Thyristor (oder mehrere Thyristoren) aufweisen.
Alternativ oder ergänzend kann das Electrostatic-Discharge- Element einen oder mehrere Feldeffekttransistoren aufweisen. Der Feldeffekttransistor kann ein sogenannter grounded-n-MOS Feldeffekttransistor sein. Bei einem grounded-n-MOS Feldeffekttransistor ist der Gate-Anschluss geerdet, d.h. er ist auf das elektrische Massepotential gebracht. Anschaulich können an sich bekannte ESD-Schutzelemente mit der neuartigen Architektur der erfindungsgemäßen Schaltkreis- Anordnung in vorteilhafter Weise kombiniert werden, woraus ein geringer Flächenbedarf der Schaltkreis-Anordnung resultiert.
Das an das Signaleingangspad anlegbare Eingangssignal kann ein Hochfrequenzsignal sein. Die integrierte Schaltkreis- Anordnung ist auch zum Verarbeiten von Hochfrequenzsignalen hervorragend geeignet und stellt eine geschickte Lösung des schwierigen technischen Problems der Implementierung von ESD- Schutz bei Hochfrequenzanwendungen dar.
Bei der erfindungsgemäßen Schaltkreis-Anordnung kann ein Hochfrequenzverarbeitungsschaltkreis vorgesehen sein, der an den Signalausgang angeschlossen ist, zum Beispiel ein Eingabe-/Ausgabe-RF-Schaltkreis .
Die erste Induktivität und die zweite Induktivität können als gemeinsame Induktivität vorgesehen sein.
Insbesondere kann die gemeinsame Induktivität eine Spule mit Mittelabgriff sein, wobei der Mittelabgriff mit dem Signalausgang gekoppelt ist, ein erster Spulenendabschnitt mit dem Signaleingangspad gekoppelt ist und ein zweiter
Spulenendabschnitt mit dem Electrostatic-Discharge-Element gekoppeIt ist.
Darüber hinaus kann erfindungsgemäß ein erster Kondensator einer Schaltkreis-Anordnung verschaltet sein, der zwischen dem ersten Anschluss und dem Signaleingangspad angeordnet ist.
Auch kann ein zweiter Kondensator einer Schaltkreis-Anordnung vorgesehen sein, der zwischen dem zweiten Anschluss und dem Signaleingangspad angeordnet ist. Die Schaltkreis-Anordnung kann als Bandpassfilter für ein an dem Signaleingangspad bereitgestelltes Hochfrequenzsignal eingerichtet sein. Dadurch können niederfrequente oder hochfrequente Rauschbeiträge herausgefiltert werden und ein in einem Bandpass definiertes Signal sicher durch die
Schaltkreis-Anordnung geleitet werden, wobei simultan ein sicherer ESD-Schutz bereitgestellt ist.
Die Schaltkreis-Anordnung ist als monolithisch integrierter Schaltkreis eingerichtet. Daher kann die Schaltkreis- Anordnung in einem Substrat, zum Beispiel in einem Halbleiter-Substrat, insbesondere in einem Silizium-Substrat (zum Beispiel in einem Silizium-Chip) monolithisch integriert sein. Daher kann bei der Herstellung der erfindungsgemäßen Schaltkreis-Anordnung von den Vorteilen der ausgereiften
Silizium-Mikrotechnologie profitiert werden, und es kann die Schaltkreis-Anordnung in miniaturisierter Größe vorgesehen sein.
Bei der integrierten Schaltkreis-Anordnung kann die erste
Induktivität und die zweite Induktivität jeweils als (monolithisch) integrierte Induktivität eingerichtet sein. Mit dieser Maßnahme kann die gesamte Schaltkreis-Anordnung miniaturisiert vorgesehen werden und mit minimalem Platzbedarf und somit kostengünstig gefertigt werden.
An dem Signalausgang kann ein Signalausgangspad bereitgestellt sein.
Ferner kann bei der integrierten Schaltkreis-Anordnung die erste Induktivität und die zweite Induktivität derart verkoppelt sein, dass eine Koppelinduktivitat gebildet ist ("mutual inductance") . Anders ausgedrückt werden die erste Induktivität und die zweite Induktivität räumlich derart zueinander angeordnet, dass diese beiden Bauelemente miteinander funktionell gekoppelt werden bzw. in gewisser Weise wechselwirken können. Zum Beispiel können die beiden Induktivitäten in unterschiedlichen aber räumlich ausreichend dicht benachbarten Prozessierungsebenen vorgesehen werden, so dass sie sich hinsichtlich ihrer Funktionalität gegenseitig beeinflussen. Es ist auch möglich, zum Verkoppeln der Induktivitäten dieselben als Spule mit Mittelabgriff vorzusehen.
, Im Weiteren werden Ausgestaltung des erfindungsgemäßen Schaltkreis-Arrays, das eine erfindungsgemäße integrierte Schaltkreis-Anordnung aufweist, beschrieben. Ausgestaltungen des Schaltkreis-Arrays gelten auch für die integrierte Schaltkreis-Anordnung und umgekehrt.
Unter einem Nutzschaltkreis wird insbesondere ein Schaltkreis verstanden, der mit der erfindungsgemäßen Schaltkreis- Anordnung koppelbar ist bzw. mit dieser gemeinsam betreibbar ist. Ein solches Schaltkreissystem enthält dann die für den ESD-Schutz eingerichtete erfindungsgemäße Schaltkreis- Anordnung und zusätzlich den Nutzschaltkreis, der die eigentliche Funktionalität erfüllt, insbesondere ein
Hochfrequenzsignal in vorgebbarer Weise verarbeiten kann.
Der NutzSchaltkreis kann einen GSM-Schaltkreis ("global System for mobile Communications") aufweisen. Mit der GSM- Technologie wird ein Mobilfunkstandard bezeichnet, der hauptsächlich für die Telefonie eingesetzt wird. GSM stellt somit einen genormten Standard für digitalen Mobilfunk dar.
Alternativ kann der NutzSchaltkreis ein UMTS-Schaltkreis ("universal mobile telecommunications System") sein. UMTS ist ein MobilfunkStandard einer neueren Generation und umfasst erweiterte multimediale Dienste, Satelliten und erdgestützte Sendeanlagen. Über UMTS können zum Beispiel zwischenmenschliche Kommunikation (Audio- und Videotelefonie) , Nachrichtendienste (zum Beispiel Chats) , Informationsverteilung (zum Beispiel World Wide Web Browsing) , erweiterte Positionsanwendungen (persönliche Navigation, Fahrerunterstützung) , Geschäftsdienste (Mobilität in geschlossenen Räumen) oder Massendienste (zum Beispiel Bankdienste, E-Commerce) , etc. realisiert werden.
Der NutzSchaltkreis kann darüber hinaus als WLAN-Schaltkreis ("wireless local area network") realisiert sein. WLAN steht für ein drahtloses lokales Netzwerk.
Der Nutzschaltkreis kann ferner einen DCS-Schaltkreis ("Dynamic Channel Selection"), einen DECT-Schaltkreis
("Digital Enhanced Cordless Telecommunications") , einen Bluetooth-Schaltkreis, einen UWB-Schaltkreis ("Ultra Wide Band"), einen PCS-Schaltkreis und/oder einen RADAR- Schaltkreis aufweisen.
Für all diese Nutzschaltkreisanwendungen ist die erfindungsgemäße Lösung ein sicherer Schutz gegen ESD und kann damit dazu beitragen, die Funktionalität dieser Nutzschaltkreise zu verbessern.
Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Weiteren näher erläutert.
Es zeigen:
Figur 1 eine erste ESD-Schutz-Schaltkreis-Anordnung gemäß dem Stand der Technik,
Figur 2 eine zweite ESD-Schutz-Schaltkreis-Anordnung gemäß dem Stand der Technik,
Figur 3 eine dritte ESD-Schutz-Schaltkreis-Anordnung gemäß dem Stand der Technik,
Figur 4 eine vierte ESD-Schutz-Schaltkreis-Anordnung gemäß dem Stand der Technik, Figur 5 eine fünfte ESD-Schutz-Schaltkreis-Anordnung gemäß dem Stand der Technik,
Figur 6 eine ESD-Schutz-Schaltkreis-Anordnung gemäß einem ersten Ausführungsbeispiel der Erfindung,
Figur 7 eine ESD-Schutz-Schaltkreis-Anordnung gemäß einem zweiten Ausführungsbeispiel der Erfindung,
Figur 8 eine andere Darstellung eines Teils der ESD-Schutz- Schaltkreis-Anordnung gemäß dem zweiten Ausführungsbeispiel der Erfindung.
Gleiche oder ähnliche Komponenten in unterschiedlichen Figuren sind mit gleichen Bezugsziffern versehen.
Die Darstellungen in den Figuren sind schematisch und nicht maßstäblich.
Im Weiteren wird bezugnehmend auf Fig.6 eine ESD-Schutz- Schaltkreis-Anordnung 600 gemäß einem ersten Ausführungsbeispiel der Erfindung beschrieben.
Die in einem Silizium-Chip monolithisch integrierte ESD- Schutz-Schaltkreis-Anordnung 600 aus Fig.6 enthält einen ersten Anschluss, der auf ein oberes Versorgungspotential VΠD 603 gebracht ist, und einen zweiten Anschluss, der auf ein unteres Versorgungspotential Vgs (das Massepotential 604) gebracht ist. Zwischen dem ersten Anschluss und dem zweiten Anschluss ist ein Versorgungspotentialpfad gebildet. Darüber hinaus ist ein ESD-Schutzelement 605 (zum Beispiel eine Diode, ein Thyristor oder ein grounded-n-MOS) in dem Versorgungspotentialpfad verschaltet, das heißt zwischen dem Versorgungspotential 603 und dem Massepotential 604. Darüber hinaus ist ein Signaleingang 601 vorgesehen, an dem ein (zu verarbeitendes) EingangsSignal anlegbar ist. An einem Signalausgang 602 ist ein (verarbeitetes) Ausgabesignal bereitgestellt. Darüber hinaus enthält die ,ESD-Schutz- Schaltkreis-Anordnung 600 eine erste Induktivität 606, die zwischen dem Signaleingang 601 und dem Signalausgang 602 • angeordnet ist. Eine zweite Induktivität 607 ist zwischen dem Signalausgang 602 und dem ersten Anschluss, an dem das
Versorgungspotential 603 bereitgestellt ist/ angeordnet. Die erste Induktivität 606 und die zweite Induktivität 607 sind jeweils als in dem Silizium-Chip monolithisch integrierte Bauelemente vorgesehen. Die erste Induktivität 606 ist mit der zweiten Induktivität 607 derart verkoppelt, dass dadurch eine Koppelinduktivität 608 gebildet ist, was in der Zeichnung auch mit dem Buchstaben "k" gekennzeichnet ist.
Im Weiteren wird bezugnehmend auf Fig.7 eine in einem Silizium-Chip monolithisch integrierte ESD-Schutz- Schaltkreis-Anordnung 700 gemäß einem zweiten Ausführungsbeispiel der Erfindung beschrieben.
Bei der ESD-Schutz-Schaltkreis-Anordnung 700 ist ein erster Anschluss vorgesehen, der auf das Versorgungspotential 703 ■ gebracht ist. Ferner ist ein zweiter Anschluss vorgesehen, der auf das Massepotential 704 gebracht ist. Zwischen dem Versorgungspotential 703 und dem Massepotential 704 ist ein Versorgungspotentialpfad gebildet. Darüber hinaus ist ein Signaleingangspad 701 (Signaleingang) vorgesehen, an dem ein zu. verarbeitendes Eingangssignal anlegbar ist. An einem Signalausgang ist ein Ausgabesignal bereitgestellt, das dem Eingabe-/Ausgabe-Schaltkreis 702 zugeführt wird. Der Eingabe- /Ausgabe-Schaltkreis 702 ist durch eine Kapazität C^p und durch eine Impedanz ZRF gekennzeichnet.
Darüber hinaus ist eine monolithisch integrierte erste Induktivität 706 vorgesehen, die zwischen dem Signaleingangs- Päd 701 und dem Eingabe-/Ausgabe-Schaltkreis 702 vorgesehen ist. Eine monolithisch integrierte zweite Induktivität 707 ist zwischen dem Versorgungspotential 703 und dem Eingabe- /Ausgabe-Schaltkreis 702 angeordnet. Die erste Induktivität 706 ist mit der zweiten Induktivität 707. derart verkoppelt, dass dadurch eine Koppelinduktivität 711 gebildet ist, was in der Zeichnung auch mit dem Buchstaben "k" gekennzeichnet ist. Ein erster Kondensator 705 (der eine Pad-Kapazität darstellen soll) ist mit einem Anschluss auf das elektrische
Massepotential 704 gebracht und ist mit dem anderen Anschluss mit dem Signaleingangs-Päd 701 sowie mit einem ersten Anschluss eines zweiten Kondensators 708 gekoppelt, dessen zweiter Anschluss auf das Versorgungspotential 703 gebracht ist. Ein dritter Kondensator 709 ist als Teil des Eingabe- /Ausgabe-Schaltkreises 702 gebildet. In einem Pfad zwischen der VersorgungsSpannung 703 und dem Massepotential 704 ist ein ESD-Schutzelement 710 vorgesehen.
Mittels der Induktivitäten 706, 707 und mittels des ersten Kondensators 705 als ESD-Schutzelement ist mit der ESD- Schutz-Schaltkreis-Anordnung 700 ein sicherer ESD-Schutz realisiert.
Der Wert der Kapazität CF, der Wert L der Spuleninduktivität, sowie die Werte der-..Kapazität CRF und der Impedanz ZRF sind Entwurfsvariablen, mittels welcher die EingangsStruktur so abgestimmt werden kann, dass ein RF-Bandpass-Durchlassbereich gewährleistet werden kann.
Ein Knoten 712 ist zwischen den beiden integrierten Induktivitäten 706, 707 lokalisiert.
Im Weiteren wird bezugnehmend auf Fig.8 ein Ersatzschaltkreis eines Teils der in Fig.7 gezeigten Konfiguration beschrieben, das heißt eine exemplarische Auslegung von einem Teil der Komponenten der ESD-Schutz-Schaltkreis-Anordnung 700.
Eine parasitäre Spulenkapazität 800 der Induktivitäten 706, 707 ist mit einem Wert von 4 fF gebildet, ferner ist ein zugehöriger ohmscher Widerstand von 800 Ω eingezeichnet. Die erste Induktivität' 706 ist mittels einer Spule mit einer Induktivität von 102 pH realisiert, darüber hinaus ist ein ohmscher Widerstand von 1.1 Ω vorgesehen. Die zweite Induktivität 707 ist mit einem Wert von 102 pH gebildet, darüber hinaus ist ein ohmscher Widerstand von 1.1 Ω gezeigt. Der zweite Kondensator 708 ist mit einer Kapazität von 12 fF realisiert. Darüber hinaus sind zusätzliche Widerstände von 800 Ω bzw. 400 Ω und zusätzliche Kapazitäten von 4 fF bzw. 8 fF zwischen dem Massepotential 704 und den beiden Spulenanschlüssen der zweiten Induktivität 707 gezeigt.
In diesem Dokument 'sind folgende Veröffentlichungen zitiert:
[1] Ming-Dou Ker et al. , EOS/ESD-Symp. Proceedings 2003,
Seiten 204-213
[2] Vassilev, V et al. , EOS/ESD-Symp. Proceedings 2003,
Seiten 195-203
[3] Hyvonen et al. , EOS/ESD-Symp. Proceedings 2003, Seiten 188-194
[4] Galai, S, Razavi, B "Broadband ESD Protection Circuits in GMOS-Technology", Proceedings ISSCC 2003, Paper 10.5
[5] Leroux, P, Steyaert, M "A high Performance 5.2GHz LNA with an on-chip inductor to provide EDS-protection" , IEE Electronics Letters, Band 37, Nr.1, Seiten 467-469, März 2001
[6] Leroux, P, Janssens, J, Steyaert, M "A 0.8dB NF ESD- protected 9mW CMOS LNA", ISSCC Dig. Tech. Papers, Band 26, Seiten 410-411, 2001
[7] Mahdavi, S, Abidi, A "FuIIy integrated 2.2-mW CMOS Front End for a 900-MHz Wireless Receiver" , IEEE JSSC, 05/2002
[8] Liebermann, T, Tiebout, M "A Low Phasenoise,
Differentially Tuned, 1.8GHz Power VCO with an ESD- compatible 14dBm Output Stage in Standard Digital CMOS", • ESSCIRC Proceedings, Villach, 09/2001
[9] DE 102 14 068 Al Bezugszeichenliste
100 Schaltkreis-Anordnung
101 Signaleingangs-Päd
102 Eingabe-/Ausgabe-Schaltkreis
103 Versorgungspotential
104 Massepotential
105 erstes ESD-Schutzelement
106 zweites ESD-Schutzelement
110 Schaltkreis-Anordnung
111 ohmscher Widerstand
200 ESD-Schutz-Schaltkreis-Anordnung
300 ESD-Schutz-Schaltkreis-Anordnung
301 erste ESD-Schutz-Diode
302 zweite ESD-Schutz-Diode
400 ESD-Schutz-Schaltkreis-Anordnung
401 erster ESD-Schutz-Teilschaltkreis
402 zweiter ESD-Schutz-Teilschaltkreis
403 ESD-Kapazität
500 ESD-Schutz-Schaltkreis-Anordnung
501 erste Induktivität
502 zweite Induktivität
503 Kapazität
600 ESD-Schutz-Schaltkreis-Anordnung
60.1 Signaleingangs-Päd
602 Eingabe-/Ausgabe-Schaltkreis
603 Versorgungspotential
604 Massepotential
605 ESD-Schutzelement
606 erste Induktivität
607 zweite Induktivität
608 Koppelinduktivität
700 ESD-Schutz-Schaltkreis-Anordnung
701 Signaleingangs-Pad
702 Eingabe-/Ausgabe-Schaltkreis 703 Versorgungspotential
704 Massepotential
705 erster Kondensator 706 erste Induktivität 707 zweite Induktivität
708 zweiter Kondensator
709 dritter Kondensator
710 ESD-Schutzelement
711 Koppelinduktivität
712 Knoten
800 Spulenkapazität

Claims

Patentansprüche:
1. Integrierte Schaltkreis-Anordnung •• mit einem ersten Anschluss, der auf ein erstes 5 , Versorgungspotential. bringbar ist, mit einem zweiten Anschluss, der auf ein zweites Versorgungspotential bringbar ist, wobei zwischen dem ersten Anschluss und dem zweiten Anschluss ein Versorgungspotentialpfad gebildet ist;
10 • mit einem Electrostati-C-Discharge-Element zumindest in dem Versorgungspotentialpfad;
• mit einem Signaleingangspad, an dem ein Eingangssignal anlegbar ist;
• mit einem Signalausgang, an dem ein Ausgabesignal 15 bereitstellbar ist;
• mit einer ersten Induktivität, die zwischen dem Signaleingangspad und dem Signalausgang angeordnet ist,
• mit einer zweiten Induktivität, die zwischen dem Signalausgang und dem ersten Anschluss angeordnet ist.
20
.
2. Integrierte Schaltkreis-Anordnung nach Anspruch 1, bei der das erste Versorgungspotential ein oberes Betriebspotential und bei dem das zweite Versorgungspotential ein unteres Betriebspotential ist.
25
3. Integrierte Schaltkreis-Anordnung nach Anspruch 1, bei der das erste Versorgungspotential ein unteres Betriebspotential und bei dem das zweite Versorgungspotential ein oberes Betriebspotential ist.
30
4. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 3, bei der das Electrostatic-Discharge-Element eine Diode aufweist. 35.
5. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 4, bei der das Electrostatic-Discharge-Element einen Thyristor aufweist.
6. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 5, bei der das Electrostatic-Discharge-Element einen Feldeffekttransistor aufweist.
7. Integrierte Schaltkreis-Anordnung nach Anspruch 6, bei welcher der Feldeffekttransistor ein grounded n-MOS- Feldeffekttransistor ist.
8. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 7, bei der das an den Signaleingangspad anlegbare EingangsSignal -ein—HochfxequenzsxgnaJ is.t
9. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 8, mit einem Hochfrequenz-Verarbeitungsschaltkreis, der an den Signalausgang angeschlossen ist.
10. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 9, bei dem die erste Induktivität und die zweite Induktivität als gemeinsame Induktivität vorgesehen sind.
11. Integrierte Schaltkreis-Anordnung nach Anspruch 10, bei der die gemeinsame Induktivität eine Spule mit Mittelabgriff ist, wobei der Mittelabgriff mit dem
Signalausgang gekoppelt ist, ein erster Spulenendabschnitt mit dem Signaleingangspad gekoppelt ist und ein zweiter Spulenendabschnitt mit dem Electrostatic-Discharge-Element gekoppelt ist.
12. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 11, mit einem ersten Kondensator, der zwischen dem ersten Anschluss und dem Signaleingangspad angeordnet ist.
13. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 12,. mit einem zweiten Kondensator, der zwischen dem zweiten Anschluss und dem Signaleingangspad angeordnet ist.
14. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 13, der als Bandpassfilter für ein an dem Signaleingangspad bereitgestelltes Hochfrequenzsignal eingerichtet ist.
15. Integrierte Schaltkreis-Anordnung- nach einem der Ansprüche 1 bis 14, bei der die erste Induktivität und die zweite Induktivität jeweils als integrierte Induktivität eingerichtet sind.
16. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 15, bei der an dem Signalausgang ein Signalausgangspad bereitgestellt ist.
17. Integrierte Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 16, bei der die erste Induktivität und die zweite Induktivität derart verkoppelt sind, dass eine Koppelinduktivität gebildet ist.
18. Schaltkreis-Array,
• mit einer integrierten Schaltkreis-Anordnung nach einem der Ansprüche 1 bis 17;
• mit einem mit der integrierten Schaltkreis-Anordnung gekoppelten NutzSchaltkreis .
19. Schaltkreis-Array nach Anspruch 18, bei dem der NutzSchaltkreis • einen GSM-Schaltkreis;
• einen UMTS-Schaltkreis;
• einen WLAN-Schaltkreis; •■ einen DCS-Schaltkreis; • einen DECT-Schaltkreis;
• einen Bluetooth-Schaltkreis;
• einen UWB-Schaltkreis;
• einen PCS-Schaltkreis; und/oder
• einen RADAR-Schaltkreis aufweist.
PCT/DE2005/001405 2004-08-24 2005-08-09 Integrierte schaltkreis-anordnung und schaltkreis-array Ceased WO2006021181A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/574,066 US8098471B2 (en) 2004-08-24 2005-08-09 Integrated circuit arrangement and circuit array

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004040973.0 2004-08-24
DE102004040973A DE102004040973A1 (de) 2004-08-24 2004-08-24 Integrierte Schaltkreis-Anordnung und Schaltkreis-Array

Publications (1)

Publication Number Publication Date
WO2006021181A1 true WO2006021181A1 (de) 2006-03-02

Family

ID=35453556

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/001405 Ceased WO2006021181A1 (de) 2004-08-24 2005-08-09 Integrierte schaltkreis-anordnung und schaltkreis-array

Country Status (3)

Country Link
US (1) US8098471B2 (de)
DE (1) DE102004040973A1 (de)
WO (1) WO2006021181A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7551414B2 (en) * 2005-12-15 2009-06-23 Lsi Corporation Electrostatic discharge series protection
US11418026B1 (en) * 2021-03-22 2022-08-16 International Business Machines Corporation Electrostatic protection device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030231446A1 (en) * 2002-06-17 2003-12-18 Leete John C. Electrostatic protection circuit with impedance matching for radio frequency integrated circuits
US20040075964A1 (en) * 2002-10-21 2004-04-22 Ming-Dou Ker Electrostatic discharge protection device for giga-hertz radio frequency integrated circuits with varactor-LC tanks

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021621A (en) * 1976-05-07 1977-05-03 International Telephone And Telegraph Corporation Automatic group exclusion circuit for a key telephone system
DE59309609D1 (de) * 1993-08-09 1999-07-01 Siemens Ag Dopplerradarmodul in Mikrostreifenleitungstechnik
US5610425A (en) * 1995-02-06 1997-03-11 Motorola, Inc. Input/output electrostatic discharge protection circuit for an integrated circuit
US5637887A (en) * 1995-06-07 1997-06-10 Lsi Logic Corporation Silicon controller rectifier (SCR) with capacitive trigger
US6233130B1 (en) * 1998-07-30 2001-05-15 Winbond Electronics Corp. ESD Protection device integrated with SCR
US6873505B2 (en) * 1999-09-14 2005-03-29 United Microelectronics Corp. Electrostatic discharge protective circuitry equipped with a common discharge line
DE10214068B4 (de) * 2002-03-28 2009-02-19 Advanced Micro Devices, Inc., Sunnyvale ESD-Schutzschaltung für Radiofrequenz-Ausgangsanschlüsse in einer integrierten Schaltung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030231446A1 (en) * 2002-06-17 2003-12-18 Leete John C. Electrostatic protection circuit with impedance matching for radio frequency integrated circuits
US20040075964A1 (en) * 2002-10-21 2004-04-22 Ming-Dou Ker Electrostatic discharge protection device for giga-hertz radio frequency integrated circuits with varactor-LC tanks

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
GALAL S ET AL: "BROADBAND SD PROTECTION CIRCUITS IN CMOS TECHNOLOGY", IEEE JOURNAL OF SOLID-STATE CIRCUITS, IEEE SERVICE CENTER, PISCATAWAY, NJ, US, vol. 38, no. 12, December 2003 (2003-12-01), pages 2334 - 2340, XP001221484, ISSN: 0018-9200 *
HYVONEN S ET AL: "Cancellation technique to provide ESD protection for multi-GHz RF inputs", ELECTRONICS LETTERS, IEE STEVENAGE, GB, vol. 39, no. 3, 6 February 2003 (2003-02-06), pages 284 - 286, XP006019843, ISSN: 0013-5194 *
MING-DOU KER ET AL INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS: "A novel LC-tank ESD protection design for giga-Hz RF circuits", 2003 IEEE RADIO FREQUENCY INTEGRATED CIRCUITS (RFIC) SYMPOSIUM. DIGEST OF PAPERS. PHILADELPHIA, PA, JUNE 8 - 10, 2003, IEEE RADIO FREQUENCY INTEGRATED CIRCUITS SYMPOSIUM, NEW YORK, NY : IEEE, US, 8 June 2003 (2003-06-08), pages 115 - 118, XP010646607, ISBN: 0-7803-7694-3 *
VASSILEV V ET AL: "ESD-RF co-design methodology for the state of the art RF-CMOS blocks", MICROELECTRONICS AND RELIABILITY, ELSEVIER SCIENCE LTD, GB, vol. 45, no. 2, February 2005 (2005-02-01), pages 255 - 268, XP004708564, ISSN: 0026-2714 *

Also Published As

Publication number Publication date
US20080055803A1 (en) 2008-03-06
US8098471B2 (en) 2012-01-17
DE102004040973A1 (de) 2006-03-02

Similar Documents

Publication Publication Date Title
EP1816742B1 (de) Differenzverstärker und Funksystem mit Differenzverstärker
US7262681B2 (en) Integrated semiconductor inductor and method therefor
EP1673858B1 (de) Gestapelter hf-leistungsverstärker
DE102015108468B4 (de) Hybrider Leistungsverstärker mit Heteroübergang-Bipolartransistoren (HBTs) und komplementären Metalloxid-Halbleiter (CMOS)-Einrichtungen
DE102004011719B4 (de) Halbleitervorrichtung
DE102004022139B4 (de) Verfahren zur Herstellung einer Spiralinduktivität auf einem Substrat und nach einem derartigen Verfahren hergestelltes Bauelement
US10587114B2 (en) Bi-directional electrostatic discharge protection device for radio frequency circuits
US7751164B1 (en) Electrostatic discharge protection circuit
DE112018002602T5 (de) Transient stabilisierte SOI-FETs
DE10239230A1 (de) Hochfrequenz-Halbleitervorrichtung
DE60133088T2 (de) Eingangsstufe und hochfrequenzempfänger mit rauscharmem quadraturverstärker
EP1336245B1 (de) Oszillatorschaltung
DE112022001649B4 (de) Einheit zum schutz gegen elektrostatische aufladung
DE112020002866T5 (de) Verteiltes fet-rückseitenvorspannungsnetzwerk
DE102015108471B4 (de) Hybrider Leistungsverstärker mit einem elektrischen und thermischen Leitfähigkeitspfad
DE102006019888B4 (de) Verstärker mit ESD-Schutz
US8355227B2 (en) Electrostatic discharge circuitry with damping resistor
DE112022005037T5 (de) Unterstützung von breitbandigen eingängen bei hochfrequenzempfängern
DE60014032T2 (de) Aktiver differential asymmetrischer umwandler
DE102008061634A1 (de) Integrierter HF-ESD-Schutz für Hochfrequenzschaltungen
KR100589094B1 (ko) 반도체 장치
WO2006021181A1 (de) Integrierte schaltkreis-anordnung und schaltkreis-array
DE102004052868B4 (de) Integrierte Schaltkreis-Anordnung und Schaltkreis-Array
JPS63219150A (ja) 能動インダクタ
DE112023002881T5 (de) Gekoppelte Breitband-Eingangsimpedanzanpassungs-LNA-Architektur

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11574066

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11574066

Country of ref document: US