WO2006010821A1 - Dispositif de calibration sur substrat en silicium - Google Patents

Dispositif de calibration sur substrat en silicium Download PDF

Info

Publication number
WO2006010821A1
WO2006010821A1 PCT/FR2005/001582 FR2005001582W WO2006010821A1 WO 2006010821 A1 WO2006010821 A1 WO 2006010821A1 FR 2005001582 W FR2005001582 W FR 2005001582W WO 2006010821 A1 WO2006010821 A1 WO 2006010821A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
silicon
doping
levels
mask
Prior art date
Application number
PCT/FR2005/001582
Other languages
English (en)
Inventor
Stephane Tisserand
Laurent Roux
Sophie Jacob
Original Assignee
Silios Technologies
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silios Technologies filed Critical Silios Technologies
Priority to EP05783850A priority Critical patent/EP1759165A1/fr
Priority to US11/630,309 priority patent/US20080016941A1/en
Publication of WO2006010821A1 publication Critical patent/WO2006010821A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Definitions

  • the present invention relates to a calibration device on a silicon substrate.
  • the field of the invention is that of metrology of very high precision in the context of the characterization of surface states and topographic analysis.
  • Such devices require extremely precise calibration, especially along the Oz axis perpendicular to the surface subjected to the analysis. It is thus known to carry out this calibration by means of dimensional standards often referred to as standards.
  • a standard may be a calibrated ball, an engraved network or any other object of which at least one dimension is accurately known.
  • the above standards do not offer the Oz axis the now required accuracy which must be less than 10 angstroms.
  • document FR 2 703 448 proposes a calibration device which is produced from a solution of two polymers in a solvent, this device taking the form of a staircase.
  • the shape of the staircase depends on the respective concentrations of the first polymer, the second polymer and the solvent in the solution.
  • these concentrations are difficult to control, particularly that of the solvent. Indeed, the latter does not fail to evolve in time between the preparation of the solution and its use.
  • the development of the device involves a melting step whose duration and temperature must be carefully verified. It follows that the height of the different steps of the staircase depends on a large number of parameters that are not always easily reproducible.
  • US 5,665,905 teaches a calibration device which is obtained by welding two silicon substrates face to face, one of these substrates having been previously subjected to thermal oxidation. The sandwich thus produced is then sawn according to a plane which is perpendicular to that of the oxide layer. The cutting plane is finally polished. A plate is made by etching silicon following a first partial masking, after which a trench is made by etching the oxide after a second partial masking.
  • two other distinct levels are obtained, one at the bottom of the trench and the other at the top of the plateau.
  • the mechanical operations necessary for the definition of the cutting plane namely sawing and polishing, are very expensive operations in the general framework of microelectronic processing of silicon wafers.
  • the height of the plate and the depth of the trench with respect to the reference level are difficult to know precisely because each of them results from a non-selective etching operation. There is no etch stop layer.
  • the width of the tray and the trench are limited to the thickness of the thermal oxide layer.
  • EP 0 676 614 discloses a calibration device also made on a silicon substrate.
  • a mask which is presented as a succession of parallel strips is applied to the substrate having an orientation 100, after which the latter is subjected to anisotropic etching along the oriented planes 111.
  • This results in the formation of V-shaped grooves. width I and depth p, these two dimensions being linked by the relation p 0.706.I.
  • This device has the equivalent of an etching stop layer since the etching stops for a groove when its width at the upper face of the substrate is equal to the interval between the two strips of the mask that the define. It follows, however, that the accuracy on the depth of the groove depends directly on the accuracy of the mask which is in this case largely insufficient. In addition, this device does not allow the realization of measurement levels stricto sensu because the bottom of each groove is constituted by a line and not by a plane.
  • the present invention thus relates to a calibration device formed of several levels whose dimensions along the Oz axis are very precisely defined.
  • a calibration device on a silicon substrate is formed, in addition to a reference level, by at least two distinct levels; moreover, these levels present distinct dopings.
  • At least one of these levels is surmounted by a step.
  • this step consists of a layer that has been obtained by thermal growth on the substrate.
  • this layer is made of silicon dioxide.
  • the present invention also relates to a method for producing this calibration device, the method comprising a definition step for defining at least two distinct sections of a reference section on a silicon substrate; this definition step consists in doping at different rates the different sections of the reference section.
  • this definition step is preceded by a protection step of covering the substrate with a screen.
  • the doping of the different sections is obtained by ion implantation.
  • the definition step is followed by a thermal growth step to produce a coating layer on the substrate.
  • the thermal growth step is followed by a step during which this coating layer is removed.
  • FIG. 1 a diagram of different variants of a calibration device
  • FIG. 2 various steps of a method for producing such a device
  • the device is made on the upper face FS of a silicon SU substrate.
  • This substrate has a left section Sg, a central section Sc and a straight section Sd.
  • the central section Sc is not doped.
  • the left section Sg here shows a Phosphorus doping of
  • the cross section here Sd presents a doping one of Phosphorus, 5.10 20 cm "3.
  • the substrate is subjected to thermal oxidation.
  • the rate of growth of the oxide depends on the doping of silicon, especially since the oxidation temperature is low. This dependence is little marked beyond 1 100 0 C but it is consistent between 900 0 C and 1000 0 C.
  • the approximate oxide thickness is presented below if the dopant used is boron instead of phosphorus, this always depending on the doping and on the oxidation time: temperature of 920 ° C.
  • the rate of growth of the oxide is less dependent on doping and that this dependence is more marked beyond 1000 0 C than in the case where the doping element is phosphorus.
  • Silicon dioxide is formed from silicon substrate and oxygen present in the furnace atmosphere. By noting e the thickness of the oxide layer, the Si-SiO 2 interface (silicon-silicon dioxide) has a shrinkage with respect to the upper face FS of the substrate SU which is substantially
  • the left section Sg has an oxide layer whose apex forms a left-hand step Mg and whose base, the Si-SiO 2 interface, forms a left-hand level Ng.
  • the central section Sc has an oxide layer whose apex forms a central step Mc and whose base, the Si-SiO 2 interface, forms a central level Nc.
  • the cross section Sd has an oxide layer whose apex forms a straight step Md and whose base, the interface Si-SiO 2 , forms a straight level Nd.
  • the calibration device can be used as is, the left Mg steps, central Mc and Md right being very precisely defined.
  • the substrate has left Ng, central Nc and right Nd levels which are also very precisely defined because it is known to etch SiO 2 with a very high selectivity with respect to silicon.
  • the doping of the different sections Sg, Sd can be achieved by any known technique, especially by diffusion.
  • the doping is carried out by ion implantation. Indeed, this technique makes it possible to precisely define the location and the depth of penetration of the doping element, which depth may range from a few tens to a few hundred nanometers.
  • a first step of the method of producing a device according to the invention consists in producing a first mask E1 on the substrate SU by means of a conventional photolithography method.
  • This band-shaped mask E1 is made of resin, metal or any other material that may constitute an insurmountable barrier for the ions during implantation.
  • the mask can be obtained by a direct write method.
  • the substrate is subjected to a first ion implantation, after which the first mask E1 is removed. It follows that the substrate now has a first channel C11 where the first mask E1 was present and a second channel C12 where there was no mask.
  • the dose applied during the first implantation is such that, if the first channel C11 is not doped, the second channel C12 has a phosphorus doping of 1, 5.10 20 cm 3 .
  • the implantation can cause a deterioration of the upper face FS of the substrate, especially since the implanted ions are heavy and of relatively low energy.
  • Such implantation parameters lead to a sputtering of the substrate, that is to say to a partial removal of its first atomic layers.
  • the implantation energy directly conditions the depth of penetration of the implanted ions, which depth must be adapted to the desired thickness of the thermal oxide. This thickness is low in nanotechnology applications. If the implantation energy is of the order of 40 keV, the spraying phenomenon can not be neglected.
  • a screen on the substrate such as a thin layer of thermal oxide of a few tens of nanometers thick, typically 30 nanometers.
  • the substrate is thus protected because it is the oxide which is sprayed and not its upper face FS.
  • a second mask E2 is produced on the substrate SU.
  • This mask E2 takes the form of two bands, the first covering the left half of the first channel C11 and the second covering the left half of the second channel C12.
  • the substrate is subjected to a second ion implantation, whereupon the second mask E2 is removed. It follows that the substrate now presents successively starting from the left a first subchannel C101 where the two masks E1, E2 have been present, a second subchannel C102 where only the first mask E1 was present, a third subchannel C103 where only the second mask E2 was present and a fourth subchannel C104 where there was no mask.
  • the dose applied during the second implantation is such that the fourth subchannel C104 has a phosphorus doping of 1.65 ⁇ 10 cm -3 .
  • a screen has been placed on the substrate before the first implantation, it is preferable to remove it by etching once the second implantation has been performed.
  • the SU substrate is now subjected to thermal oxidation at 920 ° C. for 90 minutes for example.
  • this oxidation successively produces, starting from the left of the substrate, a first M1, a second M2, a third M3 and a fourth M4 steps which form a rising staircase if borrowed from the first M1 at the last M4 walk.
  • the calibration device can be used provided with the thermal oxide but it is also possible to burn the oxide in which case the four levels N1, N2, N3, N4 form a descending staircase if it is borrowed from the first N1 to the last N4 level.
  • the etching of the oxide can be carried out wet or dry.
  • the term dry route includes plasma etching, reactive ion etching and ion beam etching. Moist etching is particularly recommended in the present case because it offers a very high selectivity on silicon dioxide with respect to silicon. It thus appears that the present invention makes it possible to produce a staircase made of silicon dioxide or silicon. If we proceed to n separate stages of implantation, we can obtain a staircase of 2 steps or 2 levels.
  • n is 3.
  • a third mask E3 is produced on the substrate SU.
  • This mask E3 takes the form of four ribbons, the first covering the left half of the first subchannel C101, the second covering the left half of the second subchannel C102, the third covering the left half of the third subchannel C103 and the fourth covering the left half of the fourth subchannel C104.
  • the substrate is then subjected to a third ion implantation, whereupon the second mask E3 is removed.
  • first section R1 where the three masks E1, E2, E3 were present
  • second section R2 where only the first E1 and second E2 masks were present
  • third section R3 where only the first E1 and third E3 masks were present
  • fourth section R4 where only the first mask E1 was present
  • fifth R5 a sixth R6, a seventh R7 and an eighth R8 section where there was no mask.
  • SU substrate is now subjected to thermal oxidation. So far, the steps have been obtained by thermally growing silicon dioxide on the substrate by employing oxygen in the growth furnace. Indeed, in this case, the growth rate of the layer is highly dependent on doping silicon. However, the invention would still be applicable for small thicknesses if instead of silicon dioxide was grown silicon oxynitride or silicon nitride. The important point is to produce a layer by thermal growth, a layer whose growth rate depends on the doping of silicon. Finally, it should be noted that the maximum number of stairs is fixed by the limits of the technologies used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

L'invention présente un dispositif de calibration sur un substrat SU en silicium formé, en sus d'un niveau de référence Nc, par au moins deux niveaux distincts Ng, Nd. Ces niveaux présentent des dopages distincts. L'invention vise également un procédé de réalisation de ce dispositif de calibration, procédé comprenant une étape de définition pour définir au moins deux sections distinctes Sg, Sd d'une section de référence Sc sur un substrat SU en silicium. Cette étape de définition consiste à doper à des taux différents les sections différentes de la section de référence.

Description

Dispositif de calibration sur substrat en silicium
La présente invention concerne un dispositif de calibration sur un substrat en silicium.
Le domaine de l'invention est celui de la métrologie de très haute précision dans le cadre de la caractérisation des états de surface et de l'analyse topographique.
L'analyse de surface au sens large s'est énormément développée en parallèle avec l'évolution rapide des nanotechnologies. Elle a encore progressé suite à l'apparition d'appareils performants de caractérisation tel que le microscope à force atomique ou le microscope à balayage à effet tunnel. La métrologie optique fait elle aussi appel à des appareils sophistiqués notamment en interférométrie, en réflectométrie, en diffusométrie ou en ellipsométrie pour mesurer des dimensions infinitésimales.
De tels appareils nécessitent une calibration extrêmement précise, notamment selon l'axe Oz perpendiculaire à la surface soumise à l'analyse. Il est ainsi connu de réaliser cette calibration au moyen d'étalons dimensionnels souvent dénommés standards. Un tel standard peut être une bille calibrée, un réseau gravé ou tout autre objet dont une dimension au moins est connue avec exactitude. Les standards ci-dessus n'offrent pas selon l'axe Oz la précision maintenant requise qui doit être inférieure à 10 angstrôms.
Ainsi, le document FR 2 703 448 propose un dispositif de calibration qui est réalisé à partir d'une solution de deux polymères dans un solvant, ce dispositif revêtant la forme d'un escalier. En premier lieu, la forme de l'escalier dépend des concentrations respectives du premier polymère, du second polymère et du solvant dans la solution. Or, ces concentrations sont difficiles à maîtriser, plus particulièrement celle du solvant. En effet, cette dernière ne manque pas d'évoluer dans le temps entre la préparation de la solution et son utilisation. En second lieu, il est délicat de contrôler l'épaisseur de solution qui est déposée sur un quelconque substrat. Or cette épaisseur conditionne directement la géométrie de l'escalier. En troisième lieu, l'élaboration du dispositif fait appel à une étape de fusion dont la durée et la température doivent être soigneusement vérifiées. Il s'ensuit que la hauteur des différentes marches de l'escalier dépend d'un grand nombre de paramètres qui ne sont pas toujours aisément reproductibles. Ainsi, le document US 5 665 905 enseigne un dispositif de calibration qui est obtenu par soudage de deux substrats en silicium face à face, l'un de ces substrats ayant été préalablement soumis à une oxydation thermique. Le sandwich ainsi réalisé est ensuite scié selon un plan qui est perpendiculaire à celui de la couche d'oxyde. Le plan de coupe est finalement poli. Un plateau est réalisé par gravure du silicium suite à un premier masquage partiel, après quoi une tranchée est réalisée par gravure de l'oxyde suite à un deuxième masquage partiel. On obtient donc, en sus du niveau de référence matérialisé par la surface de silicium sur la tranche du sandwich, deux autres niveaux distincts qui correspondent l'un au fond de la tranchée et l'autre au sommet du plateau. En premier lieu, les opérations mécaniques nécessaires à la définition du plan de coupe, à savoir sciage et polissage, sont des opérations très coûteuses dans le cadre général du processing en microélectronique de tranches de silicium. En second lieu, la hauteur du plateau et la profondeur de la tranchée par rapport au niveau de référence sont difficiles à connaître avec précision car chacune d'elles résulte d'une opération de gravure non sélective. Il n'y a pas de couche d'arrêt de gravure. En troisième lieu, la largeur du plateau et de la tranchée sont limitées à l'épaisseur de la couche d'oxyde thermique.
Ainsi, le document EP 0 676 614 divulgue un dispositif de calibration également réalisé sur un substrat en silicium. Un masque qui se présente comme une succession de bandes parallèles est appliqué sur le substrat présentant une orientation 100, suite à quoi ce dernier est soumis à une gravure anisotrope selon les plans orientés 111. Il en résulte la formation de rainures en forme de V de largeur I et de profondeur p, ces deux dimensions étant liées par la relation p = 0,706.I. Ce dispositif comporte bien l'équivalent d'une couche d'arrêt de gravure puisque la gravure s'arrête pour une rainure lorsque sa largeur au niveau de la face supérieure du substrat est égale à l'intervalle séparant les deux bandes du masque qui la définissent. Il s'ensuit toutefois que la précision sur la profondeur de la rainure dépend directement de la précision du masque qui est dans le cas présent largement insuffisante. De plus, ce dispositif ne permet pas la réalisation de niveaux de mesure stricto sensu car le fond de chaque rainure est constitué par une ligne et non plus par un plan.
La présente invention a ainsi pour objet un dispositif de calibration formé de plusieurs niveaux dont les dimensions selon l'axe Oz sont très précisément définies. Selon l'invention, un dispositif de calibration sur un substrat en silicium est formé, en sus d'un niveau de référence, par au moins deux niveaux distincts ; de plus, ces niveaux présentent des dopages distincts.
A titre optionnel, l'un de ces niveaux au moins est surmonté d'une marche.
Ainsi, cette marche consiste en une couche qui a été obtenue par croissance thermique sur le substrat.
De préférence, cette couche est en dioxyde de silicium.
La présente invention vise également un procédé de réalisation de ce dispositif de calibration, procédé comprenant une étape de définition pour définir au moins deux sections distinctes d'une section de référence sur un substrat en silicium ; cette étape de définition consiste à doper à des taux différents les sections différentes de la section de référence.
Avantageusement, cette étape de définition est précédée d'une étape de protection consistant à recouvrir le substrat d'un écran.
Il est alors souhaitable que l'étape de définition soit suivie d'une étape durant laquelle cet écran est enlevé.
Suivant un mode de réalisation privilégié, le dopage des différentes sections est obtenu par implantation ionique. De plus, l'étape de définition est suivie d'une étape de croissance thermique pour produire une couche de revêtement sur le substrat.
Eventuellement, l'étape de croissance thermique est suivie d'une étape durant laquelle cette couche de revêtement est enlevée.
La présente invention apparaîtra maintenant avec plus de détails dans le cadre de la description qui suit d'exemples de réalisation donnés à titre illustratif en se référant aux figures annexées qui représentent :
- la figure 1, un schéma de différentes variantes d'un dispositif de calibration,
- la figure 2, différentes étapes d'un procédé réalisation d'un tel dispositif, et
- la figure 3, une étape additionnelle de ce procédé.
Les éléments présents dans plusieurs figures sont affectés d'une seule et même référence.
En référence à la figure 1a, le dispositif est réalisé sur la face supérieure FS d'un substrat SU en silicium. Ce substrat comporte une section gauche Sg, une section centrale Sc et une section droite Sd. La section centrale Sc n'est pas dopée.
La section gauche Sg présente ici un dopage en Phosphore de
1 ,5.1019 Cm"3.
La section droite Sd présente ici un dopage en Phosphore de 1 ,5.1020cm"3.
Le substrat est soumis à une oxydation thermique. Or la vitesse de croissance de l'oxyde dépend du dopage du silicium, ceci d'autant plus que la température d'oxydation est basse. Cette dépendance est peu marquée au-delà de 1 100 0C mais elle est conséquente entre 900 0C et 1 000 0C.
On présente ci-dessous l'épaisseur approximative d'oxyde obtenue en fonction du dopage en phosphore et du temps d'oxydation pour une température de 920 0C :
Figure imgf000005_0001
De même, on présente ci-dessous l'épaisseur approximative d'oxyde si le dopant utilisé est du bore au lieu du phosphore, ce ceci toujours en fonction du dopage et du temps d'oxydation : - température de 920 0C :
Figure imgf000005_0002
- température de 1 000 0C :
Figure imgf000005_0003
- température de 1 100 0C :
Figure imgf000006_0001
- température de 1 200 0C :
Figure imgf000006_0002
On remarque que la vitesse de croissance de l'oxyde est moins dépendante du dopage et que cette dépendance est plus marquée au delà de 1 000 0C que dans le cas où l'élément dopant est du phosphore.
La formation du dioxyde de silicium se fait à partir du silicium du substrat et de l'oxygène présent dans l'atmosphère du four. En notant e l'épaisseur de la couche d'oxyde, l'interface Si-Siθ2(silicium-dioxyde de silicium) présente un retrait par rapport à la face supérieure FS du substrat SU qui vaut sensiblement
0,44.e.
En référence à la figure 1 b, la section gauche Sg présente une couche d'oxyde dont le sommet forme une marche gauche Mg et dont la base, l'interface Si-Siθ2, forme un niveau gauche Ng. De même, la section centrale Sc présente une couche d'oxyde dont le sommet forme une marche centrale Mc et dont la base, l'interface Si-SiO2, forme un niveau central Nc.
Enfin, la section droite Sd présente une couche d'oxyde dont le sommet forme une marche droite Md et dont la base, l'interface Si-SiO2, forme un niveau droit Nd.
En référence à la figure 1c, le dispositif de calibration peut être utilisé tel quel, les marches gauche Mg, centrale Mc et droite Md étant très précisément définies.
En référence à la figure 1d, il est également possible de graver l'oxyde. Le substrat présente dans ce cas des niveaux gauche Ng, central Nc et droit Nd qui sont également très précisément définis car on sait graver le SiO2 avec une très grande sélectivité vis-à-vis du silicium.
Il va sans dire que l'on ne sait pas doper un substrat de sorte que celui-ci possède une concentration uniforme de dopants sur une profondeur requise et que cette concentration soit nulle au delà de cette profondeur requise. En réalité, cette concentration est maximale à proximité de la face supérieure du substrat et décroît progressivement au fur et à mesure que l'on s'éloigne de cette face supérieure. Par conséquent, le silicium dopé conserve un dopage résiduel à l'interface Si-SiO2. Il s'ensuit que, si le silicium présente bien un dopage nul au droit du niveau central Nc, il présente un dopage résiduel au droit du niveau gauche Ng qui est différent du dopage résiduel au droit du niveau droit Nd.
Le dopage des différentes sections Sg, Sd peut être réalisé par une quelconque technique connue, notamment par diffusion.
Cependant, suivant un mode de réalisation privilégié, le dopage est réalisé par implantation ionique. En effet, cette technique permet de définir précisément la localisation et la profondeur de pénétration de l'élément dopant, profondeur pouvant s'étendre de quelques dizaines à quelques centaines de nanomètres.
Par ailleurs, cette technique bénéficie maintenant d'une très grande précision sur les doses d'ions implantés, typiquement 1%. Il s'ensuit que l'on peut obtenir une très grande précision sur la vitesse de croissance de l'oxyde et surtout sur la vitesse différentielle de croissance entre deux zones dopées différemment, vitesse différentielle qui conditionne la différence d'épaisseur d'oxyde entre ces deux zones. En référence à la figure 2a, une première étape du procédé de réalisation d'un dispositif selon l'invention consiste à réaliser un premier masque E1 sur le substrat SU, ceci au moyen d'un procédé classique de photolithographie. Ce masque E1 qui a la forme d'une bande est en résine, en métal ou en tout autre matériau susceptible de constituer une barrière infranchissable pour les ions lors de l'implantation. Eventuellement, le masque peut être obtenu par un procédé d'écriture directe.
Le substrat est soumis à une première implantation ionique, après quoi le premier masque E1 est enlevé. Il s'ensuit que le substrat présente maintenant un premier canal C11 là où le premier masque E1 était présent et un second canal C12 là où il n'y avait pas de masque. La dose appliquée lors de la première implantation est telle que, si le premier canal C11 n'est pas dopé, le second canal C12 présente un dopage en phosphore de 1 ,5.1020 cm'3.
Il faut savoir que l'implantation peut entraîner une détérioration de la face supérieure FS du substrat, ce d'autant plus que les ions implantés sont lourds et d'énergie relativement basse. De tels paramètres d'implantation entraînent une pulvérisation du substrat, c'est à dire à une ablation partielle de ses premières couches atomiques. Or l'énergie d'implantation conditionne directement la profondeur de pénétration des ions implantés, profondeur qui doit être adaptée à l'épaisseur souhaitée de l'oxyde thermique. Cette épaisseur est faible dans le cadre des applications en nanotechnologies. Si l'énergie d'implantation vaut de l'ordre de 40 keV, le phénomène de pulvérisation ne peut être négligé.
Il est donc préférable, avant de procéder à l'implantation, de disposer un écran sur le substrat tel qu'une couche mince d'oxyde thermique de quelques dizaines de nanomètres d'épaisseur, typiquement 30 nanomètres. Le substrat se trouve ainsi protégé car c'est l'oxyde qui est pulvérisé et non sa face supérieure FS.
En référence à la figure 2b, suite à la première implantation, un deuxième masque E2 est réalisé sur le substrat SU. Ce masque E2 prend la forme de deux bandes, la première recouvrant la moitié gauche du premier canal C11 et la deuxième recouvrant la moitié gauche du deuxième canal C12. Le substrat est soumis à une deuxième implantation ionique, à la suite de quoi le deuxième masque E2 est enlevé. Il s'ensuit que le substrat présente maintenant successivement en partant de la gauche un premier sous-canal C101 là où les deux masques E1 , E2 ont été présents, un second sous-canal C102 là où seul le premier masque E1 était présent, un troisième sous-canal C103 là où seul le deuxième masque E2 était présent et un quatrième sous-canal C104 là où il n'y a eu aucun masque.
La dose appliquée lors de la deuxième implantation est telle que le quatrième sous-canal C104 présente un dopage en phosphore de 1 ,65.1020 cm"3.
Si un écran a été disposé sur le substrat avant la première implantation, il est préférable de l'enlever par gravure une fois que la deuxième implantation a été pratiquée.
En référence à la figure 2c, le substrat SU est maintenant soumis à une oxydation thermique à 920 0C pendant 90 minutes par exemple.
Tout comme cela a été expliqué précédemment, cette oxydation produit successivement, en partant de la gauche du substrat, une première M1 , une deuxième M2, une troisième M3 et une quatrième M4 marches qui forment un escalier montant si on l'emprunte de la première M1 à la dernière M4 marche.
En vis-à-vis de ces marches, apparaissent respectivement un premier N1 , un deuxième N2, un troisième N3 et une quatrième N4 niveaux qui figurent l'interface entre l'oxyde thermique et le silicium du substrat. Le dispositif de calibration peut être utilisé pourvu de l'oxyde thermique mais il est également possible de graver l'oxyde auquel cas les quatre niveaux N1 , N2, N3, N4 forment un escalier descendant si on l'emprunte du premier N1 au dernier N4 niveau. La gravure de l'oxyde peut être réalisée par voie humide ou par voie sèche. Dans le vocable voie sèche on englobe la gravure plasma, la gravure ionique réactive et la gravure par faisceau d'ions. La gravure humide est particulièrement recommandée dans le cas présent car elle offre une très grande sélectivité sur le dioxyde de silicium par rapport au silicium. II apparaît ainsi que la présente invention permet de réaliser un escalier en dioxyde de silicium ou en silicium. Si l'on procède à n étapes d'implantation distinctes, on peut obtenir un escalier de 2 marches ou 2 niveaux.
En référence à la figure 3, à titre d'exemple, n vaut 3. Avant de procéder à l'oxydation qui suit la deuxième implantation dans le procédé décrit ci-dessus, un troisième masque E3 est réalisé sur le substrat SU. Ce masque E3 prend la forme de quatre rubans, le premier recouvrant la moitié gauche du premier sous- canal C101 , le deuxième recouvrant la moitié gauche du deuxième sous-canal C102, le troisième recouvrant la moitié gauche du troisième sous-canal C103 et le quatrième recouvrant la moitié gauche du quatrième sous-canal C104. Le substrat est alors soumis à une troisième implantation ionique, à la suite de quoi le deuxième masque E3 est enlevé. Il s'ensuit que le substrat présente maintenant successivement en partant de la gauche une première section R1 là où les trois masques E1 , E2, E3 ont été présents, une seconde section R2 là où seuls les premier E1 et deuxième E2 masques ont été présents, une troisième section R3 là où seuls le premier E1 et troisième E3 masques ont été présents, une quatrième section R4 là où seul le premier masque E1 a été présent, une cinquième R5, une sixième R6, une septième R7 et une huitième R8 section là où il n'y a eu aucun masque.
Naturellement, si un écran a été disposé sur le substrat avant la première implantation, il est préférable de ne pas l'enlever avant que la troisième implantation n'ait été pratiquée.
Le substrat SU est maintenant soumis à une oxydation thermique. Jusqu'à présent, les marches ont été obtenues en faisant croître thermiquement du dioxyde de silicium sur le substrat en employant de l'oxygène dans le four de croissance. En effet, dans ce cas, la vitesse de croissance de la couche est fortement dépendante du dopage du silicium. Toutefois, l'invention serait encore applicable pour de faibles épaisseurs si au lieu du dioxyde de silicium on faisait croître de l'oxynitrure de silicium ou du nitrure de silicium. Le point important est de produire une couche par croissance thermique, couche dont la vitesse de croissance dépend du dopage du silicium. Pour terminer, il convient de préciser que le nombre maximum de marches de l'escalier est fixé par les limites des technologies employées.
Les exemples de réalisation de l'invention présentés ci-dessus ont été choisis pour leur caractère concret. Il ne serait cependant pas possible de répertorier de manière exhaustive tous les modes de réalisation que recouvre cette invention. En particulier, toute étape ou tout moyen décrit peut-être remplacé par une étape ou un moyen équivalent sans sortir du cadre de la présente invention.

Claims

REVENDICATIONS
1) Dispositif de calibration sur un substrat SU en silicium formé, en sus d'un niveau de référence Nc, N4 par au moins deux niveaux distincts Ng-Nd, N1-N2-N3, caractérisé en ce que lesdits niveaux présentent des dopages distincts.
2) Dispositif selon la revendication 1 , caractérisé en ce que l'un desdits niveaux Ng-Nc-Nd, N1-N2-N3-N4 au moins est surmonté d'une marche Mg-Mc-Md, M1-M2-M3-M4.
3) Dispositif selon la revendication 2, caractérisé en ce que ladite marche Mg-Mc-Md, M1-M2-M3-M4 consiste en une couche qui a été obtenue par croissance thermique sur ledit substrat SU.
4) Dispositif selon la revendication 3, caractérisé en ce que ladite couche est en dioxyde de silicium.
5) Procédé de réalisation d'un dispositif de calibration comprenant une étape de définition pour définir au moins deux sections distinctes Sg-Sd,
C101-C102-C103, R1-R2-R3-R4-R5-R6-R7, d'une section de référence Sc, C104, R8 sur un substrat SU en silicium, caractérisé en ce que cette étape de définition consiste à doper à des taux différents lesdites sections différentes de ladite section de référence.
6) Procédé selon la revendication 5, caractérisé en ce que ladite étape de définition est précédée d'une étape de protection consistant à recouvrir ledit substrat SU d'un écran.
7) Procédé selon la revendication 6, caractérisé en ce que ladite étape de définition est suivie d'une étape durant laquelle ledit écran est enlevé.
8) Procédé selon l'une quelconque des revendications 5 à 7, caractérisé en ce que le dopage des différentes sections est obtenu par implantation ionique. 9) Procédé selon l'une quelconque des revendications 5 à 8, caractérisé en ce que ladite étape de définition est suivie d'une étape de croissance thermique pour produire une couche de revêtement Mg-Mc-Md, M1-M2- M3-M4 sur ledit substrat.
10) Procédé selon la revendication 9, caractérisé en ce que ladite étape de croissance thermique est suivie d'une étape durant laquelle ladite couche de revêtement Mg-Mc-Md, M1-M2-M3-M4 est enlevée.
11 ) Procédé selon l'une quelconque des revendication 9 ou 10, caractérisé en ce que ladite couche de revêtement Mg-Mc-Md, M1-M2-M3-M4 est en dioxyde de silicium.
PCT/FR2005/001582 2004-06-24 2005-06-23 Dispositif de calibration sur substrat en silicium WO2006010821A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP05783850A EP1759165A1 (fr) 2004-06-24 2005-06-23 Dispositif de calibration sur substrat en silicium
US11/630,309 US20080016941A1 (en) 2004-06-24 2005-06-23 Calibrating Device On A Silicon Substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0406912 2004-06-24
FR0406912A FR2872275B1 (fr) 2004-06-24 2004-06-24 Dispositif de calibration sur substrat en silicium

Publications (1)

Publication Number Publication Date
WO2006010821A1 true WO2006010821A1 (fr) 2006-02-02

Family

ID=34947177

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2005/001582 WO2006010821A1 (fr) 2004-06-24 2005-06-23 Dispositif de calibration sur substrat en silicium

Country Status (4)

Country Link
US (1) US20080016941A1 (fr)
EP (1) EP1759165A1 (fr)
FR (1) FR2872275B1 (fr)
WO (1) WO2006010821A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI335252B (en) * 2007-11-30 2011-01-01 Ind Tech Res Inst Calibration strip and the laser calibration system using thereof
US7895879B2 (en) * 2007-12-06 2011-03-01 International Business Machines Corporation Sample holder for holding samples at pre-determined angles

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176585A (ja) * 1993-04-30 1995-07-14 Sumitomo Sitix Corp 測定精度校正用標準試料とその製造方法
US5520769A (en) * 1994-12-07 1996-05-28 Advanced Micro Devices, Inc. Method for measuring concentration of dopant within a semiconductor substrate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5776816A (en) * 1996-10-28 1998-07-07 Holtek Microelectronics, Inc. Nitride double etching for twin well align
US6348371B1 (en) * 2001-03-19 2002-02-19 Taiwan Semiconductor Manufacturing Company Method of forming self-aligned twin wells

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176585A (ja) * 1993-04-30 1995-07-14 Sumitomo Sitix Corp 測定精度校正用標準試料とその製造方法
US5520769A (en) * 1994-12-07 1996-05-28 Advanced Micro Devices, Inc. Method for measuring concentration of dopant within a semiconductor substrate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1995, no. 10 30 November 1995 (1995-11-30) *

Also Published As

Publication number Publication date
FR2872275B1 (fr) 2006-10-13
FR2872275A1 (fr) 2005-12-30
US20080016941A1 (en) 2008-01-24
EP1759165A1 (fr) 2007-03-07

Similar Documents

Publication Publication Date Title
EP0487380B1 (fr) Procédé de gravure de couches de circuit intégré à profondeur fixée
EP2750170B1 (fr) Procédé de formation des espaceurs d'une grille d'un transistor
EP0478072B1 (fr) Procédé pour réaliser des motifs d'alignement de masques
EP2998981B1 (fr) Procédé de grapho-épitaxie pour réaliser des motifs à la surface d'un substrat
EP3238233B1 (fr) Procédé de réalisation de motifs
EP2705529B1 (fr) Procede de formation d'une fracture dans un materiau
EP2750168B1 (fr) Procédé de gravure anisotrope
FR2499726A1 (fr) Procede de formation d'un motif utilise pour la fabrication de dispositifs a semi-conducteurs
EP1619277B1 (fr) Procédé de réalisation d'une structure dotée d'au moins une zone d'un ou plusieurs nanocristaux semi-conducteurs localisée avec précision
WO2006010821A1 (fr) Dispositif de calibration sur substrat en silicium
EP3671814B1 (fr) Procédé de gravure d'une couche diélectrique
EP2830086A1 (fr) Procédé de fabrication d'un espaceur pour cellule mémoire électronique a double grille et cellule mémoire électronique associée
EP1878694A2 (fr) Procédé de nanostructuration de la surface d'un substrat
EP3840019B1 (fr) Procédé de formation d'une portion poreuse dans un substrat
EP2579321B1 (fr) Procédé de fabrication d'un substrat semi-conducteur structuré
EP0378033A1 (fr) Procédé de détermination de la mise au point d'une machine d'exposition de photolithographie
EP3465740A1 (fr) Procédé de formation d'un motif de guidage fonctionnalisé pour un procédé de grapho-épitaxie
EP1137062A1 (fr) Procédé de formation de zone isolante
EP2752868B1 (fr) Procédé de réalisation de motifs dans une couche mince anti-réfléchissante
WO2023151852A1 (fr) Procede de transfert d'une couche mince sur un substrat support
FR2809532A1 (fr) Procede de fabrication de circuits semiconducteurs double face
EP3840032A1 (fr) Procédé d'élaboration d'un empilement multicouche de type semi-conducteur-sur-isolant
WO2024110364A1 (fr) Procédé de fabrication d'un empilement comprenant une couche isolante
EP4350438A1 (fr) Procédé de fabrication d'un moule pour former une pièce métallique par croissance métallique
EP4002482A1 (fr) Procédé de fabrication d'une zone dopée d'un dispositif microélectronique

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005783850

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11630309

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 2005783850

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11630309

Country of ref document: US