EP2752868A1 - Procédé de réalisation de motifs dans une couche mince anti-réfléchissante - Google Patents

Procédé de réalisation de motifs dans une couche mince anti-réfléchissante Download PDF

Info

Publication number
EP2752868A1
EP2752868A1 EP20130199194 EP13199194A EP2752868A1 EP 2752868 A1 EP2752868 A1 EP 2752868A1 EP 20130199194 EP20130199194 EP 20130199194 EP 13199194 A EP13199194 A EP 13199194A EP 2752868 A1 EP2752868 A1 EP 2752868A1
Authority
EP
European Patent Office
Prior art keywords
layer
implantation
etching
masking block
production method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP20130199194
Other languages
German (de)
English (en)
Other versions
EP2752868B1 (fr
Inventor
Nicolas Posseme
Olivier Joubert
Laurent Vallier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Universite Joseph Fourier Grenoble 1
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Centre National de la Recherche Scientifique CNRS
Commissariat a lEnergie Atomique CEA
Universite Joseph Fourier Grenoble 1
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, Commissariat a lEnergie Atomique CEA, Universite Joseph Fourier Grenoble 1, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Centre National de la Recherche Scientifique CNRS
Publication of EP2752868A1 publication Critical patent/EP2752868A1/fr
Application granted granted Critical
Publication of EP2752868B1 publication Critical patent/EP2752868B1/fr
Not-in-force legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0026—Apparatus for manufacturing conducting or semi-conducting layers, e.g. deposition of metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Definitions

  • the invention relates to the field of thin film production methods for example of microelectronic devices or microsystems and more particularly to the formation of patterns in a thin layer.
  • It relates to an improved process for producing patterns in a thin layer, in particular of SiARC type, that is to say anti-reflective and silicon-based.
  • the production of one or more patterns in a thin layer is commonly carried out by means of a photolithography process during which resin masking is formed having a pattern which is to be transferred into the thin layer. The transfer is then carried out by etching the thin layer through the resin masking.
  • the thin layer is a silicon-based antireflective layer, in particular of the SiARC type, and rests on an underlying layer in which one wishes to make a pattern for example a layer based on SiON or SiO 2 or TiN.
  • the thin layer in which it is desired to make a pattern is an anti-reflective layer containing silicon type SiARC, to overcome this problem, it is known to provide this layer with an increased Si concentration to improve the etching selectivity between the material of this thin layer and the resin masking.
  • Another known solution provides for carrying out an anisotropic etching in a reactor containing fluorocarbon or C x H y products .
  • the implantation of the doping species in the material of the first layer increases the etching rate of this material in the areas where it is doped.
  • the implanted zones are then consumed more quickly than the non-implanted zones of the first layer.
  • the implanted zones are also consumed faster than the masking block.
  • the implantation thus makes it possible to etch the first layer by consuming less resin than known solutions, or even without consuming resin.
  • the invention thus makes it possible to obtain patterns having a very high aspect ratio -the aspect ratio being the ratio of the width or the diameter (taken from the plane i j ) of the pattern on its height (taken in the plan k i ).
  • the invention has at least one of the optional features and steps set forth below.
  • the first layer and said masking block are covered with a protective layer.
  • the protective layer protects the resin layer during implantation, preventing the consumption of resin during this implantation.
  • the implantation in particular its energy, the concentration of the dopant species or the dose used and the duration of the implantation process are provided so that said doped zones situated at the periphery said masking block and a non-implanted region of said first layer beneath the masking block have a border disposed plumb or in line with the one or more side faces of said masking block.
  • the invention thus makes it possible to produce patterns having an even higher aspect ratio without the risk of being raised under the masking block.
  • the protective layer in particular its composition and its thickness, is provided such that said doped zones located at the periphery of said masking block and a non-implanted region of said first layer located under the masking block have an arranged boundary. plumb or in the extension of the lateral face or faces of said masking block.
  • the implantation is performed using a plasma.
  • Plasma implantation has the advantage of allowing implantation to be continuous in a volume extending from the surface of the implanted layer.
  • the use of plasma allows implantation at lower depths than the minimum depths that can be obtained with implants.
  • a plasma implantation makes it possible to implement efficiently and relatively homogeneously or at least continuously thin layers that can then be removed by selective etching.
  • This continuity of implantation from the implanted face makes it possible to improve the homogeneity of the modification according to the depth, which leads to a constant etching rate in the time of the implanted layer.
  • the increase of the selectivity conferred by the implantation with respect to the other layers is effective from the beginning of the etching of the implanted layer. Plasma implantation thus allows a significantly improved control of engraving accuracy.
  • Plasma implantation typically allows implanting and then withdrawing thicknesses extending from the surface of the implanted layer and to a depth ranging from 0 nm to 100 nm.
  • Traditional implanters allow implantation in a volume between 30 nm and several hundred nanometers.
  • conventional implanters do not make it possible to implant the species between the surface of the layer to be implanted and a depth of 30 nm.
  • the implanters do not then make it possible to obtain a sufficiently constant etching rate of the modified layer from the surface of the latter, thus leading to a lower precision of engraving compared to what the invention allows.
  • the implantation and the etching of the implanted layer are carried out in the same plasma reactor.
  • a modification of the layer to be removed by plasma implantation thus makes it possible to modify the layer and etch it in the same chamber, which is very advantageous in terms of simplification, time and cost of the process.
  • the formation of the protective layer, said implantation and said etching are performed in the same plasma reactor.
  • Said first layer may be an Si-based layer. It is for example intended to form a silicon-based hard mask.
  • the method can be applied to a silicon-based layer such as, for example, a layer of SiO 2 , or SiON, or SiOC.
  • the first layer is an anti-reflective SiARC layer.
  • said masking block is disposed in contact with the first layer.
  • the invention thus avoids having to have an intermediate layer between the silicon-based layer or SiARC to etch the latter.
  • Said protection layer may have a small thickness and may be between 1 nanometer and 3 nanometers.
  • Too great a thickness of the protective layer prevents placing the border between doped zones and undoped zones vertically or in line with the lateral face (s) of said masking block.
  • Said doping species may be based on hydrogen, which makes it possible to form doped zones comprising Si-H bonds in the case where the first layer contains Si.
  • the selective etching can thus be performed, for example, using a wet bath based on hydrofluoric acid (HF) diluted in deionized water.
  • HF hydrofluoric acid
  • the doping can be performed with a low implantation energy in particular between 100eV and 600eV.
  • the method according to the invention makes it possible to produce patterns by using a masking block having a reduced critical dimension, that is to say typically a reduced width compared to known solutions.
  • the invention makes it possible to carry out a thinning operation of the masking block (usually referred to as "trimming") while allowing etching of the first layer over a large depth.
  • a trimming operation aims at reducing the width of the masking block after it has been made typically by photolithography. This trimming operation consumes the flanks of the block and therefore reduces the critical dimension of the latter.
  • the disadvantage usually induced by this operation is that the height of the block is inevitably consumed at the same time as the sidewalls.
  • the invention thus allows a prior thinning of the masking block beyond what allow the known solutions.
  • the invention thus makes it possible to obtain in the first layer patterns having reduced critical dimensions.
  • the masking block forms a mask.
  • the etching is performed while the masking block is in place on the first layer. If the masking block (s) form a mask, the etching is thus performed through said mask.
  • the implantation is performed so that the doped areas extend to a depth less than the thickness of the first layer.
  • the method comprises a plurality of cycles each comprising a step of forming the protective layer; a step of implanting the at least one dopant species and etching the doped zones of the first layer selectively to the undoped areas of the first layer and the masking block.
  • the implantation is performed in such a way that the doped zones extend to a depth greater than or equal to the thickness of the first layer.
  • the engraving then consumes the entire thickness of the first layer.
  • the first layer may be based on a second or underlying layer in which it is desired to transfer the pattern formed in the anti-reflective layer.
  • the method according to the invention may further comprise, after the selective etching of doped areas of said first layer, the etching of the second layer using the anti-reflective layer as a hard mask.
  • a first exemplary method, according to the invention, for producing a pattern in a thin layer will now be described in connection with the Figures 1A to 1D .
  • the starting material of the process may comprise a thin layer 100 called the underlying layer covered with another thin layer 104 in which it is desired to produce at least one pattern.
  • the underlying layer 100 may for example be a layer of dielectric material such as a layer of SiO 2 or Si 3 N 4 , or for example a metal layer such as a TiN layer, or for example a layer of carbon.
  • the underlying layer 100 may have a thickness e 1 (measured in a direction parallel to the vector k orthogonal reference [O; i ; j ; k ] represented on the Figure 1A ) for example between 10 nm nanometers and 80 nm nanometers.
  • the other layer 104 resting on the underlying layer 100 and in which it is desired to make a pattern is an anti-reflective layer which may be silicon-based, and which is commonly referred to as SiARC (ARC for "Anti Reflective Coating") .
  • SiARC ARC for "Anti Reflective Coating”
  • the invention nevertheless extends to all layers silicon base. It thus makes it possible, for example, to define the patterns of a silicon-based hard mask.
  • the anti-reflective layer 104 may for example contain a proportion of Si of the order of 30%, a proportion of oxygen of the order of 50%, a proportion of carbon of the order of 20%.
  • This anti-reflective layer 104 may have a thickness e 2 , for example between 10 nm nanometers and 80 nm nanometers.
  • a masking in the form of at least one block 108 for example based on photoresist resin, having a pattern that is to be reproduced in the anti-reflective layer 104.
  • the resin-based masking block 108 may have a height h (measured in a direction parallel to the vector k orthogonal reference [O; i ; j ; k ] represented on the Figure 1A ) for example between 30 nanometers and 120 nanometers and a critical dimension dc (defined as the smallest dimension of a pattern except its thickness or height and measured in a direction parallel to the plane [O; i ; j ] of the orthogonal reference [O; i ; j ; k ]) between 10 nanometers and several hundreds of nanometers, for example 200 nm.
  • a height h measured in a direction parallel to the vector k orthogonal reference [O; i ; j ; k ] represented on the Figure 1A
  • a critical dimension dc defined as the smallest dimension of a pattern except its thickness or height and measured in a direction parallel to the plane [O; i ; j ] of the orthogonal reference [O; i
  • critical dimension is meant, throughout the present description, the smallest dimension of an element except its thickness.
  • a thin protective layer 110 is then formed on the anti-reflective layer 104 and on the resin-based masking block 108. photosensitive.
  • the protective layer 110 is made so as to cover the lateral flanks 108a of the masking block 108 and the top of this block 108.
  • This protective layer 110 may be a layer of a type commonly called "liner" based on a dielectric material such as SiO 2 , Si 3 N 4 , or SiOC.
  • the thickness e 3 of the protective layer 110, in particular in zones 110a, the layer covering the lateral flanks 108a of the resin masking block 108 is chosen to be weak, for example between 1 nanometer and 3 nanometer.
  • This thickness e 3 is chosen as a function of a step of implantation of the anti-reflective layer 104 to be performed later ( Figure 1B ).
  • the protective layer 110 may be made in an etching reactor and in particular in the same reactor as used for the other steps of this process.
  • the reactor may for example be ICP (Inductively Coupled Plasma) or CCP (CCP for "Capacitive Coupled Plasma"), using a chemical combination of SiCl 4 / O 2 or SiF 4 / O 2 type. for depositing SiO 2 or SiF 4 / N 2 or SiCl 4 / N 2 for depositing Si 3 N 4 .
  • the deposition conditions may for example be such that a flow rate of SiCl 4 or SiF 4 of between 50 and 200 sccm, and a flow rate of N 2 or O 2 of between 10 and 50 sccm, are used.
  • a process using an ICP-type reactor with a source power of, for example, between 50 W and 1000 W, as well as a polarization power between, for example, 0 W and 1000 W can be implemented with SiF 4 at a flow rate of 50 sccm and O 2 at a flow rate of 25 sccm, at a pressure of the order of 10 mTorr for a period of 10 seconds.
  • zones 105, 106 of the anti-reflective layer 104 which are not surmounted by the block 108, but located at the periphery of this block 108, are implanted.
  • This implantation is preferably performed on the entire surface of the plate comprising the anti-reflective layer 104. This implantation is therefore a "full plate” implantation.
  • the masking blocks 108 prevent the implantation of the doping species in the areas of the anti-reflective layer 104 which are located under the block 108.
  • the protective layer 110 is configured to prevent resin consumption during implantation.
  • the doping species can nevertheless be implanted in the resin through the protective layer. This implantation in the resin does not consume the latter, however.
  • the SiARC layer is not consumed either.
  • This implantation is carried out using a species intended to allow the formation of doped areas 105, 106 that can be etched selectively vis-à-vis the rest of the anti-reflective layer 104.
  • the implantation can be performed using plasma, preferably based on H 2 when the anti-reflective layer 104 is based on silicon. Plasmas formed from other species are also suitable.
  • a modification of the layer performed by an implantation using a plasma has the advantage of allowing a continuous implantation from the free surface of the layer 110 and a small thickness, typically between 0 and 100 nm or between 0 and 30nm. It also makes it possible to benefit from improved selectivity from the beginning of etching and from a constant etching rate, leading to improved etching accuracy. It also makes it possible to modify and remove the modified layer in the same enclosure.
  • the anti-reflective layer 104 contains Si
  • a hydrogen-based implantation can make it possible to form Si-H bonds, having increased sensitivity to HF.
  • the implantation of the doping species in the masking block 108 does not modify its sensitivity to etching. More generally, this implantation increases less strongly the sensitivity to etching of the masking block 108 than the sensitivity to etching of the SiARC layer 104 in its implanted zones 105, 106. Thus, only the implanted zones 105, 106 of the SiARC layer 104 have increased sensitivity to engraving. Implantation thus makes it possible to make the implanted zones 105, 106 of the SiARC layer 104 more sensitive to etching than the non-implanted zones of the SiARC layer and the masking block 108, in its implanted and non-implanted zones.
  • the implantation may advantageously be carried out in the same reactor as that in which the protective layer 110 has been formed.
  • a plasma based on H 2 , HBr or He may be used in a bias power which may be for example greater than 50 W and a source power which may be for example between 0 W and 2000 W, according to a duration between several seconds and several minutes, for example of the order of 3 to 4 minutes.
  • Hi represents the total depth of implantation, both in the anti-reflective layer 104 and in the resin layer of the masking block 108.
  • the implantation energy may be for example between 0.1 keV and 1 keV, for example less than 500 eV.
  • the implantation depth H in the anti-reflective layer may be provided less than e 2 and for example between 5 nm and 30 nm.
  • the thickness of the protective layer 110, the implantation energy, the concentration of the doping species or implantation dose, and the duration of implantation, are chosen so that, the border F between the doped zones 105, 106 of the anti-reflective layer 104 located around the masking block 108 and an undoped region 107 of this anti-reflective layer 104 located under the masking block 108, is located in the extension of the lateral sides 108a of the block 108 of resin and aligned with the side flanks 108a of the masking block 108.
  • the concentration of the species may be for example between 50 sccm and 1000 sccm typically 200 sccm.
  • the implantation time may be for example between 10 s and 180 s typically of the order of 60 s.
  • the protective layer 110 is removed. This removal can be performed simultaneously with that of doped zones of the anti-reflective layer 104 for reproducing the pattern of the masking block.
  • the doped regions 105, 106 of the anti-reflective layer 104 are etched through the pattern 108, for example by wet etching in a solution of HF. A solution of 1% HF may for example be used.
  • the doping makes it possible to improve the selectivity of the etching of the SiARC layer in its doped zones, with respect to the resin.
  • the resin of the masking block 108 is not consumed, even in its implanted part, while the anti-reflective layer 104 is consumed throughout its thickness H implanted.
  • the duration of the etching is provided sufficiently short to allow good selectivity to be maintained between the doped SiARC zones 105, 106 and the remainder of the SiARC layer.
  • the curves C 1 and C 2 of the figure 2 respectively represent a consumed thickness of undoped SiARC and a consumed thickness of doped SiARC, as a function of a soaking time in a solution of 1% HF.
  • a soaking time of between 5 s and 15 s can be implemented.
  • Soaking in a solution of 1% HF for a duration of the order of 15 seconds can, for example, make it possible to remove a thickness of the zones.
  • Etching the anti-reflective layer 104 may be performed once, in particular in a case where it has a thickness e 2 less than 30 nanometers.
  • the entire thickness of the anti-reflective layer 104 may be etched in a single engraving ( figure 1D ).
  • the implanted zones 105, and 106 have a thickness or a depth less than the total thickness e 2 of the anti-reflective layer 104, preferably only a portion of the thickness of the anti-reflective layer 104 is engraved in a single engraving ( figure 3A ). At the end of this first etching, the pattern that one wishes to make in the anti-reflective layer 104 is partially achieved and a remaining thickness to be etched of the anti-reflective layer 104 remains.
  • the embodiment of the pattern can then be terminated by etching the anti-reflective layer 104 using conventional chemistry such as CF 4 / N 2 or HBr / O 2 .
  • Another protective layer 120 of the type of the protective layer 110 is then deposited on the anti-reflective layer 104 and the resin pattern 108 ( figure 3B ) whose thickness is chosen according to an implantation step to be performed later.
  • Doping is then carried out by implantation of zones 115, 116 of the anti-reflective layer 104 through the protective layer 120 ( figure 3C ).
  • the protective layer 120 is then removed and the implanted zones 115, and 116 are etched so as to continue the formation of a pattern in the layer 104.
  • This selective etching may for example be performed using HF when the implanted zones 115, and 116 are silicon-based zones and have been doped with hydrogen.
  • the pattern produced in the anti-reflective layer 104 can then be transferred to the underlying strain 100 by anisotropic etching using the anti-reflective layer 104 as a hard mask ( figure 4 ).

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

L'invention se rapporte au domaine de la fabrication en couches minces des dispositifs électroniques et/ou de MEMS et concerne un procédé amélioré permettant de former un motif dans une couche mince anti-réfléchissante SiARC, comprenant le dopage par implantation de cette couche SiARC recouverte par un motif de résine à travers une couche de protection du motif de résine, puis gravure des zones dopées de la couche SiARC ( Figure 3c ).

Description

    DOMAINE TECHNIQUE
  • L'invention se rapporte au domaine des procédés de réalisation en couches minces par exemple de dispositifs microélectroniques ou de microsystèmes et plus particulièrement à celui de la formation de motifs dans une couche mince.
  • Elle concerne un procédé amélioré de réalisation de motifs dans une couche mince, en particulier de type SiARC, c'est à dire anti-réfléchissante et à base de silicium.
    • ETAT DE LA TECHNIQUE ANTERIEURE
  • La réalisation d'un ou plusieurs motifs dans une couche mince est couramment effectuée à l'aide d'un procédé de photolithographie au cours duquel on forme un masquage de résine ayant un motif que l'on souhaite reporter dans la couche mince. Le report est ensuite réalisé par gravure de la couche mince à travers le masquage de résine.
  • On peut alors vouloir reporter à nouveau le motif réalisé dans une couche sous-jacente sur laquelle ladite couche mince repose.
  • Ce peut être le cas, par exemple, lorsque la couche mince est une couche anti-réfléchissante à base de silicium, en particulier de type SiARC, et repose sur une couche sous-jacente dans laquelle on souhaite réaliser un motif par exemple une couche à base de SiON ou de SiO2 ou de TiN.
  • Pour cela, on peut vouloir utiliser à nouveau le masquage de résine comme masque de gravure.
  • Cependant, lors de la réalisation du motif dans la couche mince, le masquage de résine peut avoir tendance à se consommer.
  • Cela pose d'autant plus problème lorsque le masquage de résine a initialement une faible dimension critique. Cette consommation intempestive du masquage de résine peut empêcher une réalisation d'un motif précis dans la couche sous-jacente ou empêcher le report intégral du motif dans la couche sous-jacente lorsque l'épaisseur de cette couche sous-jacente est trop importante.
  • Dans le cas où la couche mince dans laquelle on souhaite réaliser un motif est une couche anti-réfléchissante contenant du silicium de type SiARC, pour pallier à ce problème, il est connu de prévoir cette couche avec une concentration en Si accrue de manière à améliorer la sélectivité de gravure entre le matériau de cette couche mince et le masquage de résine.
  • Une autre solution connue prévoit la réalisation d'une gravure anisotrope dans un réacteur contenant des produits fluorocarbonés ou à base de CxHy.
  • Cependant, une telle méthode ne permet d'obtenir qu'une sélectivité limitée à 2.
  • Il se pose le problème de trouver un nouveau procédé de réalisation de motifs dans une couche mince qui ne présente pas les inconvénients évoqués ci-dessus.
    • EXPOSÉ DE L'INVENTION
  • Selon un mode de réalisation, la présente invention concerne un procédé de réalisation d'un motif dans une première couche formant de préférence une couche mince, comprenant les étapes de :
    • formation sur une première couche d'au moins un bloc de masquage à base par exemple de résine photosensible reposant sur ladite première couche,
    • implantation de zones de la première couche situées en périphérie dudit bloc de masquage, à l'aide d'au moins une espèce dopante, l'espèce dopante étant choisie de sorte que les zones dopées sont susceptibles d'être gravées sélectivement vis-à-vis du reste de la première couche et vis-à-vis du bloc de masquage,
    • gravure sélective des zones dopées de ladite première couche. Cette gravure consomme les zones dopées de ladite première couche sélectivement aux zones non dopées de la première couche et au bloc de masquage.
  • Avantageusement, l'implantation de l'espèce dopante dans le matériau de la première couche augmente la vitesse de gravure de ce matériau dans les zones où il est dopé. Les zones implantées se consomment alors plus rapidement que les zones non implantées de la première couche. Les zones implantées se consomment également plus rapidement que le bloc de masquage.
  • L'implantation permet ainsi de graver la première couche en consommant moins de résine que les solutions connues, voire sans consommer de résine.
  • L'invention permet ainsi d'obtenir des motifs présentant un rapport de forme très élevé -le rapport de forme étant le rapport de la largeur ou du diamètre (pris dans le plan i j ) du motif sur sa hauteur (prise dans le plan k i ).
  • De manière facultative, l'invention présente au moins l'une quelconque des caractéristiques et étapes optionnelles énoncées ci-dessous.
  • De préférence, avant l'implantation, on recouvre la première couche et ledit bloc de masquage d'une couche de protection. Avantageusement, la couche de protection protège la couche de résine lors de l'implantation, empêchant la consommation de résine lors de cette implantation.
  • Selon un mode de réalisation préféré mais non limitatif de l'invention, l'implantation en particulier son énergie, la concentration des espèces dopantes ou la dose utilisée et la durée du procédé d'implantation sont prévues de sorte que lesdites zones dopées situées en périphérie dudit bloc de masquage et une région non implantée de ladite première couche située sous le bloc de masquage ont une frontière disposée à l'aplomb ou dans le prolongement de la ou des faces latérales dudit bloc de masquage.
  • L'invention permet ainsi de réaliser des motifs présentant un rapport de forme encore plus élevé sans risque de surgavure sous le bloc de masquage.
  • En outre, la couche de protection, en particulier sa composition et son épaisseur, est prévue de sorte que lesdites zones dopées situées en périphérie dudit bloc de masquage et une région non implantée de ladite première couche située sous le bloc de masquage ont une frontière disposée à l'aplomb ou dans le prolongement de la ou des faces latérales dudit bloc de masquage.
  • Selon un mode de réalisation particulièrement avantageux, l'implantation est effectuée à l'aide d'un plasma.
  • L'implantation par plasma a pour avantage de permettre une implantation de manière continue dans un volume s'étendant dès la surface de la couche implantée.
  • En outre l'utilisation d'un plasma permet une implantation à des profondeurs plus faibles que les profondeurs minimales que l'on peut obtenir avec des implanteurs. Ainsi, une implantation par plasma permet d'implanter efficacement et de manière relativement homogène ou tout au moins de manière continue des épaisseurs fines que l'on peut ensuite retirer par une gravure sélective. Cette continuité d'implantation depuis la face implantée permet d'améliorer l'homogénéité de la modification selon la profondeur, ce qui conduit à une vitesse de gravure constante dans le temps de la couche implantée. Par ailleurs, l'augmentation de la sélectivité conférée par l'implantation vis à vis des autres couches est effective dès le début de la gravure de la couche implantée. L'implantation par plasma permet ainsi un contrôle significativement amélioré de la précision de gravure.
  • L'implantation plasma permet typiquement d'implanter puis de retirer des épaisseurs s'étendant depuis la surface de la couche implantée et sur une profondeur allant de 0 nm à 100nm. Les implanteurs classiques, permettent une implantation dans un volume compris entre 30 nm et plusieurs centaines de nanomètres. En revanche, les implanteurs classiques ne permettent pas d'implanter les espèces entre la surface de la couche à implanter et une profondeur de 30nm. Dans le cadre du développement de la présente invention, il a été remarqué que les implanteurs ne permettent alors pas d'obtenir une vitesse de gravure suffisamment constante de la couche modifiée et ce depuis la surface de cette dernière, conduisant ainsi à une moindre précision de gravure comparé à ce que permet l'invention.
  • L'utilisation d'un plasma pour modifier la couche à retirer est donc particulièrement avantageuse dans le cadre de l'invention.
  • Selon un mode de réalisation particulièrement avantageux, l'implantation et la gravure de la couche implantée sont réalisées dans un même réacteur plasma. Une modification de la couche à retirer réalisée par une implantation par plasma permet ainsi d'effectuer la modification de la couche et la gravure dans une même chambre ce qui est très avantageux en termes de simplification, de temps et de coût du procédé.
  • De préférence, la formation de la couche de protection, ladite implantation et ladite gravure sont réalisées dans un même réacteur plasma.
  • Ladite première couche peut être une couche à base de Si. Elle est par exemple destinée à former un masque dur à base de silicium.
  • Le procédé peut s'appliquer à une couche à base de silicium telle que, par exemple, une couche de SiO2, ou de SiON, ou de SiOC.
  • Selon un mode de réalisation particulièrement avantageux, la première couche est une couche anti-réfléchissante SiARC.
  • De préférence, ledit bloc de masquage est disposé en contact avec la première couche. L'invention évite ainsi d'avoir à disposer une couche intermédiaire entre la couche à base de silicium ou en SiARC pour graver cette dernière.
  • Ladite couche protection peut avoir une épaisseur faible et peut être comprise entre 1 nanomètre et 3 nanomètres.
  • Une épaisseur trop importante de la couche de protection empêche de placer la frontière entre zones dopée et zones non-dopées à l'aplomb ou dans le prolongement de la ou des faces latérales dudit bloc de masquage.
  • Ladite espèce dopante peut être à base d'hydrogène, ce qui permet de former des zones dopées comportant des liaisons Si-H dans le cas où la première couche contient du Si.
  • La gravure sélective peut être ainsi réalisée, par exemple, à l'aide d'un bain humide à base d'acide fluorhydrique (HF) dilué dans l'eau de-ionisée.
  • Le dopage peut être réalisé avec une énergie d'implantation faible en particulier comprise entre 100eV et 600eV.
  • Le procédé suivant l'invention permet de réaliser des motifs en utilisant un bloc de masquage présentant une dimension critique réduite, c'est-à-dire typiquement une largeur réduite par rapport aux solutions connues. En particulier, l'invention permet d'effectuer une opération d'amincissement du bloc de masquage (habituellement qualifiée en anglais de « trimming ») tout en autorisant une gravure de la première couche sur une profondeur importante. De manière connue, une opération de trimming vise à réduire la largeur du bloc de masquage après sa réalisation typiquement par photolithographie. Cette opération de trimming consomme les flancs du bloc et réduit donc la dimension critique de ce dernier. L'inconvénient habituellement induit par avec cette opération est que la hauteur du bloc est inévitablement consommée en même temps que les flancs. Il s'en suit que l'amincissement est nécessairement limitée puisqu'une consommation excessive de la hauteur du bloc empêche par la suite de graver la couche sous jacente sur une épaisseur satisfaisante. En supprimant ou en réduisant la consommation de la résine lors de la gravure de la première couche, l'invention autorise ainsi un amincissement préalable du bloc de masquage au-delà de ce que permettent les solutions connues. L'invention permet ainsi d'obtenir dans la première couche des motifs présentant des dimensions critiques réduites.
  • Selon un mode de réalisation, le bloc de masquage forme un masque. La gravure est effectuée alors que le bloc de masquage est en place sur la première couche. Si le ou les blocs de masquage forment un masque, la gravure est ainsi effectuée à travers ledit masque.
  • Selon un mode de réalisation, l'implantation est réalisée de manière à ce que les zones dopées s'étendent sur une profondeur inférieure à l'épaisseur de la première couche.
  • De préférence, le procédé comprend une pluralité de cycles comprenant chacun une étape de formation de la couche de protection ; une étape d'implantation de l'au moins une espèce dopante et la gravure des zones dopées de la première couche sélectivement aux zones non dopées de la première couche et au bloc de masquage.
  • Selon un autre mode de réalisation, l'implantation est réalisée de manière à ce que les zones dopées s'étendent sur une profondeur supérieure ou égale à l'épaisseur de la première couche. La gravure consomme alors toute l'épaisseur de la première couche.
  • La première couche peut reposer sur une deuxième couche ou couche sous-jacente dans laquelle on souhaite reporter le motif réalisé dans la couche anti-réfléchissante. Ainsi, le procédé suivant l'invention peut comprendre en outre, après la gravure sélective de zones dopées de ladite première couche, la gravure de la deuxième couche en se servant de la couche anti-réfléchissante comme d'un masque dur.
    • BRÈVE DESCRIPTION DES DESSINS
  • La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels :
    • les figures 1A-1D illustrent un exemple de procédé suivant l'invention permettant de réaliser des motifs dans une couche mince, en particulier une couche anti-réfléchissante ;
    • la figure 2 donne des exemples de courbes d'évolution C1, C2 d'épaisseur gravée de couches de SiARC dopée (courbe C2) et non-dopée (courbe C1) en fonction d'une durée de trempage dans une solution de gravure à base de HF ;
    • les figures 3A-3C et 4 illustrent des variantes de réalisation d'un procédé suivant l'invention permettant de réaliser des motifs dans une couche mince ;
  • Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre.
  • Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles.
    • EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
  • Un premier exemple de procédé, suivant l'invention, de réalisation d'un motif dans une couche mince, va à présent être décrit en liaison avec les figures 1A à 1D.
  • Le matériau de départ du procédé peut comprendre une couche mince 100 appelée couche sous-jacente recouverte d'une autre couche mince 104 dans laquelle on souhaite réaliser au moins un motif.
  • La couche sous-jacente 100 peut-être par exemple une couche de matériau diélectrique telle qu'une couche de SiO2 ou de Si3N4, ou par exemple une couche métallique telle qu'une couche de TiN, ou par exemple une couche de carbone.
  • La couche sous-jacente 100 peut avoir une épaisseur e1 (mesurée dans une direction parallèle au vecteur k du repère orthogonal [O; i ; j ; k ] représenté sur la figure 1A) comprise par exemple entre 10 nm nanomètres et 80 nm nanomètres.
  • L'autre couche 104 reposant sur la couche sous-jacente 100 et dans laquelle on souhaite réaliser un motif est une couche anti-réfléchissante qui peut être à base de silicium, et qui est communément notée SiARC (ARC pour « Anti Reflective Coating »). L'invention s'étend néanmoins à toutes les couches à base de silicium. Elle permet ainsi par exemple de définir les motifs d'un masque dur à base de silicium.
  • La couche anti-réfléchissante 104 peut par exemple, contenir une proportion de Si de l'ordre de 30%, une proportion d'Oxygène de l'ordre de 50%, une proportion de Carbone de l'ordre de 20%.
  • Cette couche anti-réfléchissante 104 peut avoir une épaisseur e2, comprise par exemple entre 10 nm nanomètres et 80 nm nanomètres.
  • Sur la couche anti-réfléchissante 104 on forme tout d'abord un masquage sous forme d'au moins un bloc 108, par exemple à base de résine photo-sensible, ayant un motif que l'on souhaite reproduire dans la couche anti-réfléchissante 104.
  • Le bloc de masquage 108 à base de résine peut avoir une hauteur h (mesurée dans une direction parallèle au vecteur k du repère orthogonal [O; i ; j ; k ] représenté sur la figure 1A) comprise par exemple entre 30 nanomètres et 120 nanomètres et une dimension critique dc (définie comme la plus petite dimension d'un motif hormis son épaisseur ou sa hauteur et mesurée dans une direction parallèle au plan [O; i ; j ] du repère orthogonal [O; i ; j ; k ]) comprise entre 10 nanomètres et plusieurs centaines de nanomètres, par exemple de 200 nm.
  • Par « dimension critique », on entend, tout au long de la présente description, la plus petite dimension d'un élément hormis son épaisseur.
  • On forme ensuite une fine couche de protection 110 sur la couche anti réfléchissante 104 et sur le bloc masquage 108 à base de résine photosensible. La couche de protection 110 est réalisée de manière à recouvrir les flancs latéraux 108a du bloc 108 de masquage et le dessus de ce bloc 108.
  • Cette couche de protection 110 peut-être une couche d'un type communément appelé « liner » à base d'un matériau diélectrique tel que du SiO2, Si3N4, ou du SiOC.
  • L'épaisseur e3 de la couche de protection 110, en particulier dans des zones 110a la couche recouvrant les flancs latéraux 108a du bloc de masquage 108 de résine est choisie faible, par exemple entre 1 nanomètres et 3 nanomètres.
  • Cette épaisseur e3 est choisie en fonction d'une étape d'implantation de la couche anti-réflective 104 destinée à être réalisée ultérieurement (figure 1B).
  • La couche de protection 110 peut être réalisée dans un réacteur de gravure et en particulier dans le même réacteur que celui utilisé pour les autres étapes de ce procédé. Le réacteur peut être par exemple de type ICP (ICP pour « Inductively Coupled Plasma » ou CCP (CCP pour « Capacitive Coupled Plasma »), en utilisant une association chimique de type SiCl4/O2, ou de type SiF4/O2 pour déposer du SiO2 ou de type SiF4/N2 ou SiCl4/N2 pour déposer du Si3N4.
  • Les conditions de dépôt peuvent être par exemple telles qu'un débit de SiCl4 ou de SiF4 compris entre 50 et 200 sccm, et un débit de N2 ou de O2 compris entre 10 et 50 sccm, sont mis en oeuvre
  • Selon un exemple détaillé de réalisation, pour former une couche de protection 110 à base de SiO2, avec une épaisseur e3 de l'ordre de 3 nm, un procédé utilisant un réacteur de type ICP avec une puissance de source comprise par exemple entre 50 W et 1000 W, ainsi qu'une puissance de polarisation comprise par exemple entre 0 W et 1000 W peuvent être mis en oeuvre avec du SiF4 selon un débit de 50 sccm et du O2 selon un débit de 25 sccm, selon une pression de l'ordre de 10 mTorr pendant une durée de 10 secondes.
  • Ensuite (figure 1C), on effectue une implantation de zones 105, 106 de la couche anti-réfléchissante 104 qui ne sont pas surmontées par le bloc 108, mais situées en périphérie de ce bloc 108.
  • Cette implantation est réalisée de préférence sur l'ensemble de la surface de la plaque comprenant la couche anti-réfléchissante 104. Cette implantation est donc une implantation « pleine plaque ». Les blocs 108 de masquage empêchent l'implantation de l'espèce dopante dans les zones de la couche anti-réfléchissante 104 qui sont situées sous le bloc 108.
  • La couche de protection 110 est configurée pour empêcher la consommation de résine lors de l'implantation. L'espèce dopante peut néanmoins être implantée dans la résine à travers la couche de protection. Cette implantation dans la résine ne consomme toutefois pas cette dernière.
  • Lors de l'implantation, la couche SiARC n'est pas non plus consommée.
  • Cette implantation est réalisée à l'aide d'une espèce destinée à permettre de former des zones 105, 106 dopées susceptibles d'être gravées sélectivement vis-à-vis du reste de la couche anti-réfléchissante 104.
  • L'implantation peut être effectuée à l'aide de plasma, de préférence à base de H2 lorsque la couche anti-réfléchissante 104 est à base de silicium. Des plasmas formés à partir d'autres espèces conviennent également.
  • Comme indiqué précédemment, une modification de la couche effectuée par une implantation à l'aide d'un plasma a pour avantage de permettre une implantation en continue depuis la surface libre de la couche 110 et sur une épaisseur faible, typiquement comprise entre 0 et 100 nm voire entre 0 et 30nm. Elle permet également de bénéficier d'une sélectivité améliorée dès le début de la gravure et d'une vitesse de gravure constante, conduisant à une précision de gravure améliorée. Elle permet également d'effectuer la modification et le retrait de la couche modifiée dans une même enceinte.
  • Dans le cas où la couche anti-réfléchissante 104 contient du Si, une implantation à base d'hydrogène peut permettre de former des liaisons Si-H, ayant une sensibité accrue au HF.
  • L'implantation de l'espèce dopante dans le bloc de masquage 108 ne modifie pas sa sensibilité à la gravure. De manière plus générale, cette implantation augmente moins fortement la sensibilité à la gravure du bloc de masquage 108 que la sensibilité à la gravure de la couche de SiARC 104 dans ses zones implantées 105, 106. Ainsi, seule les zones implantées 105, 106 de la couche de SiARC 104 présentent une sensibilité accrue à la gravure. L'implantation permet donc de rendre les zones implantées 105, 106 de la couche de SiARC 104 plus sensibles à la gravure que les zones non implantées de la couche de SiARC et que le bloc de masquage 108, dans ses zones implantées et non implantées.
  • L'implantation peut être avantageusement réalisée dans le même réacteur que celui dans lequel la couche de protection 110 a été formée.
  • Un plasma à base d'H2, de HBr ou de He peut être utilisé selon une puissance bias qui peut être par exemple supérieure à 50 W et une puissance de source qui peut être comprise par exemple entre 0 W et 2000 W, selon une durée comprise entre plusieurs secondes et plusieurs minutes, par exemple de l'ordre de 3 à 4 minutes.
  • Pour réaliser une implantation d'ions hydrogène selon une profondeur notée Hi de l'ordre de 10 nm, à travers une couche de protection 110 à base de SiO2 d'épaisseur qui peut être comprise entre 1 nm et 3 nm et une couche anti-réfléchissante 104 à base de Si, un procédé utilisant du H2 avec un débit de 200 sccm, selon une puissance de source de 500 W, une puissance de bias 150 W, une pression de mTorr, une durée de 60 s peut être mis en oeuvre. Sur la figure 1C, Hi représente la profondeur totale d'implantation, tant dans la couche anti-réfléchissante 104 que dans la couche de résine du bloc de masquage 108.
  • L'énergie d'implantation peut être comprise par exemple entre 0.1 keV et 1 keV, par exemple inférieure à 500 eV. La profondeur H d'implantation dans la couche anti-réfléchissante peut être prévue inférieure à e2 et comprise par exemple entre 5 nm et 30 nm.
  • L'épaisseur de la couche de protection 110, l'énergie d'implantation, la concentration des espèces dopantes ou dose d'implantation, et la durée d'implantation, sont choisies de sorte que, la frontière F entre les zones dopées 105, 106 de la couche anti-réfléchissante 104 situées autour du bloc de masquage 108 et une région 107 non-dopée de cette couche anti-réfléchissante 104 située sous le bloc de masquage 108, est située dans le prolongement des flancs latéraux 108a du bloc 108 de résine et alignée avec les flancs latéraux 108a du bloc de masquage 108.
  • La concentration des espèces, peut être comprise par exemple entre 50 sccm et 1000 sccm typiquement 200 sccm. La durée d'implantation peut être comprise par exemple entre 10 s et 180 s typiquement de l'ordre de 60s.
  • Une implantation sans couche de protection 110 conduirait à un déplacement de cette frontière sous le bloc de résine 108 ce qui entrainerait ultérieurement une surgravure et la réalisation réalisation d'un motif trop étroit dans la couche anti-réfléchissante 104.
  • Une implantation avec une couche de protection 110 d'épaisseur trop importante conduirait à un déplacement de cette frontière F au delà du bloc de résine 108. Cela entrainerait ultérieurement la réalisation d'un motif de largeur trop importante dans la couche anti-réfléchissante 104.
  • Ensuite, après l'implantation, la couche de protection 110 est retirée. Ce retrait peut être réalisé en même temps que celui de zones dopées de la couche anti-réfléchissante 104 permettant de reproduire le motif du bloc de masquage. On effectue une gravure des zones dopées 105, 106 de la couche anti réfléchissante 104 à travers le motif 108 par exemple par gravure humide dans une solution de HF. Un solution de HF à 1% peut être par exemple utilisée. Avantageusement, le dopage permet d'améliorer la sélectivité de la gravure de la couche de SiARC dans ses zones dopées, par rapport à la résine. Ainsi, la résine du bloc de masquage 108 n'est pas consommée, même dans sa partie implantée, alors que la couche anti-réfléchissante 104 est consommée sur toute son épaisseur H implantée.
  • Dans ce cas, la durée de la gravure est prévue suffisamment courte pour permettre de conserver une bonne sélectivité entre les zones 105, 106 de SiARC dopées et le reste de la couche de SiARC.
  • Les courbes C1 et C2 de la figure 2 représentent respectivement une épaisseur consommée de SiARC non dopé et une épaisseur consommée de SiARC dopé, en fonction d'une durée de trempage dans une solution de HF 1%. Ainsi, dans un cas, par exemple, où l'on souhaite graver une couche à base de SiARC à l'aide d'une solution de HF 1%, une durée de trempage comprise entre 5 s et 15 s peut être mise en oeuvre.
  • Un trempage dans une solution de HF 1% pendant une durée de l'ordre de 15 secondes peut, par exemple, permettre de retirer une épaisseur des zones dopées 105, 106, à base de SiARC de l'ordre de 27 nanomètres.
  • La gravure de la couche anti-réfléchissante 104 peut être réalisée en une seule fois, notamment dans un cas où elle a une épaisseur e2 inférieure à 30 nanomètres.
  • De manière générale, lorsque les zones implantées 105 et 106 ont une épaisseur ou une profondeur supérieure ou égale à l'épaisseur totale e2 de la couche anti-réfléchissante 104, alors toute l'épaisseur de la couche anti-réfléchissante 104 peut être gravée en une seule gravure (figure 1D).
  • A l'inverse, lorsque les zones implantées 105, et 106 ont une épaisseur ou une profondeur inférieure à l'épaisseur totale e2 de la couche anti-réfléchissante 104, de préférence seule une portion de l'épaisseur de la couche anti-réfléchissante 104 est gravée en une seule gravure (figure 3A). A l'issue de cette première gravure, le motif que l'on souhaite réaliser dans la couche anti-réfléchissante 104 est partiellement réalisé et une épaisseur restante à graver de la couche anti réfléchissante 104 subsiste.
  • On peut ensuite terminer la réalisation du motif par gravure de la couche anti-réfléchissante 104 à l'aide d'une chimie traditionnelle telle que du CF4/N2 ou HBr/O2.
  • Pour achever la réalisation du motif dans la couche anti-réfléchissante 104, on peut, en variante, réitérer des étapes de procédé telles que décrites en liaison avec les figures 1B et 1C.
  • On dépose ensuite une autre couche de protection 120 du type de la couche de protection 110 sur la couche anti-réfléchissante 104 et le motif de résine 108 (figure 3B) dont l'épaisseur est choisie en fonction d'une étape d'implantation destinée à être réalisée ultérieurement.
  • On effectue ensuite un dopage par implantation de zones 115, 116 de la couche anti-réfléchissante 104 à travers la couche de protection 120 (figure 3C).
  • On retire ensuite la couche de protection 120 et l'on effectue une gravure des zones implantées 115, et 116, de manière à poursuivre la formation d'un motif dans la couche 104.
  • Cette gravure sélective peut-être par exemple réalisée à l'aide de HF lorsque les zones implantées 115, et 116 sont des zones à base de silicium et ont été dopées à l'aide d'hydrogène.
  • Après une ou plusieurs répétitions de la séquence de procédé décrite en liaison avec les figures 1B-1C-3A, on obtient un motif dans la couche sacrificielle 104 comme sur la figure 1D, reproduisant celui du bloc 108 de masquage.
  • On peut ensuite reporter le motif réalisé dans la couche anti-réfléchissante 104 dans la souche sous-jacente 100, par gravure anisotrope en se servant de la couche anti-réfléchissante 104 comme d'un masque dur (figure 4).

Claims (15)

  1. Procédé de réalisation d'un motif dans une première couche 104) comprenant les étapes de :
    - formation, sur une première couche (104), en particulier anti-réfléchissante, recouverte d'au moins un bloc (108) de masquage à base de résine photosensible reposant sur ladite première couche, d'une couche de protection (110) recouvrant la première couche (104) et ledit bloc (108) de masquage,
    - implantation de zones (115, 116) de la première couche (104) situées en périphérie dudit bloc (108) de masquage, à l'aide d'au moins une espèce dopante, l'espèce dopante étant choisie de sorte que les zones dopées (115, 116) sont susceptibles d'être gravées sélectivement vis-à-vis du reste de la première couche (104) et vis-à-vis du bloc (108) de masquage, l'implantation en particulier son énergie sa durée et la dose d'implantation, ainsi que la couche de protection (120), en particulier son épaisseur, étant prévues de sorte que lesdites zones (115, 116) dopées situées en périphérie dudit bloc de masquage et une région non implantée de la première couche (104) située sous le bloc (108) de masquage ont une frontière disposée à l'aplomb ou dans le prolongement de la ou des faces latérales dudit bloc de masquage,
    - gravure des zones dopées (105,106) de la première couche (104) sélectivement aux zones non dopées de la première couche (104) et au bloc (108) de masquage.
  2. Procédé de réalisation selon la revendication 1, ladite première couche (104) étant une couche à base de Si.
  3. Procédé de réalisation selon l'une des revendications 1 ou 2, ladite première couche (104) étant une couche anti-réfléchissante SiARC.
  4. Procédé de réalisation selon l'une quelconque des revendications précédentes, ladite implantation étant effectuée à l'aide d'un plasma.
  5. Procédé de réalisation selon l'une quelconque des revendications précédentes, ladite espèce dopante étant à base d'hydrogène.
  6. Procédé de réalisation selon l'une quelconque des revendications précédentes, l'implantation étant réalisée avec une énergie d'implantation comprise entre 100 eV et 600 eV.
  7. Procédé de réalisation selon l'une quelconque des revendications précédentes, ladite couche protection ayant une épaisseur comprise entre 1 nanomètre et 3 nanomètres.
  8. Procédé de réalisation selon l'une quelconque des revendications précédentes, ledit bloc de masquage ayant une dimension critique (dc) comprise entre 10 nm et 200 nm.
  9. Procédé de réalisation selon l'une quelconque des revendications précédentes, ladite gravure sélective étant réalisée à l'aide de HF.
  10. Procédé de réalisation selon l'une quelconque des revendications précédentes, ledit bloc (108) de masquage étant disposé en contact avec la première couche (104).
  11. Procédé de réalisation selon l'une quelconque des revendications précédentes, dans lequel l'implantation est réalisée de manière à ce que les zones dopées (115, 116) s'étendent sur une profondeur inférieure à l'épaisseur de la première couche (104).
  12. Procédé de réalisation selon l'une quelconque des revendications précédentes, comprenant une pluralité de cycles comprenant chacun ladite étape de formation de la couche de protection (110, 120), ladite étape d'implantation et ladite étape de gravure des zones dopées (105,106) de la première couche (104) sélectivement aux zones non dopées de la première couche (104) et au bloc (108) de masquage.
  13. Procédé de réalisation selon l'une des revendication 1 à 10, dans lequel ladite implantation est réalisée de manière à ce que les zones dopées (115, 116) s'étendent sur une profondeur supérieure ou égale à l'épaisseur de la première couche (104), et dans lequel ladite gravure consomme toute l'épaisseur de la première couche (104).
  14. Procédé de réalisation selon l'une quelconque des revendications précédentes, dans lequel la première couche (104) repose sur une deuxième couche (100), le procédé comprenant en outre, après ladite gravure sélective de zones dopées (105,106) de la première couche (104), une gravure de la deuxième couche à travers la première couche (104).
  15. Procédé de réalisation selon l'une quelconque des revendications précédentes, dans lequel ladite implantation est effectuée à l'aide d'un plasma, et dans lequel la formation de la couche de protection (110), ladite implantation et ladite gravure sont réalisées dans un même réacteur plasma.
EP13199194.5A 2012-12-28 2013-12-20 Procédé de réalisation de motifs dans une couche mince anti-réfléchissante Not-in-force EP2752868B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1262957A FR3000599B1 (fr) 2012-12-28 2012-12-28 Procede de realisation de motifs dans une couche mince anti-reflechissante

Publications (2)

Publication Number Publication Date
EP2752868A1 true EP2752868A1 (fr) 2014-07-09
EP2752868B1 EP2752868B1 (fr) 2016-03-09

Family

ID=47902266

Family Applications (1)

Application Number Title Priority Date Filing Date
EP13199194.5A Not-in-force EP2752868B1 (fr) 2012-12-28 2013-12-20 Procédé de réalisation de motifs dans une couche mince anti-réfléchissante

Country Status (3)

Country Link
US (1) US9048011B2 (fr)
EP (1) EP2752868B1 (fr)
FR (1) FR3000599B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114299B2 (en) * 2019-07-05 2021-09-07 Applied Materials, Inc. Techniques for reducing tip to tip shorting and critical dimension variation during nanoscale patterning

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161689A (ja) * 1993-12-03 1995-06-23 Sony Corp ドライエッチング方法
US6030898A (en) * 1997-12-19 2000-02-29 Advanced Micro Devices, Inc. Advanced etching method for VLSI fabrication

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7887711B2 (en) * 2002-06-13 2011-02-15 International Business Machines Corporation Method for etching chemically inert metal oxides

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161689A (ja) * 1993-12-03 1995-06-23 Sony Corp ドライエッチング方法
US6030898A (en) * 1997-12-19 2000-02-29 Advanced Micro Devices, Inc. Advanced etching method for VLSI fabrication

Also Published As

Publication number Publication date
US20140183159A1 (en) 2014-07-03
US9048011B2 (en) 2015-06-02
FR3000599B1 (fr) 2015-06-12
FR3000599A1 (fr) 2014-07-04
EP2752868B1 (fr) 2016-03-09

Similar Documents

Publication Publication Date Title
EP3072149B1 (fr) Procédé de gravure sélective d'un masque disposé sur un substrat silicié
EP2939262B1 (fr) Procédé microélectronique de gravure d'une couche
EP0487380B1 (fr) Procédé de gravure de couches de circuit intégré à profondeur fixée
EP3506336B1 (fr) Procédé de gravure d'une couche diélectrique tridimensionnelle
EP2750168B1 (fr) Procédé de gravure anisotrope
FR3017241A1 (fr) Procede de gravure plasma
FR2895835A1 (fr) Realisation sur une structure de canal a plusieurs branches d'une grille de transistor et de moyens pour isoler cette grille des regions de source et de drain
EP2779223A1 (fr) Procédé de réalisation d'un substrat muni d'une protection de bord
EP3238233A1 (fr) Procédé de réalisation de motifs
EP3261124B1 (fr) Procédé de formation des espaceurs d'une grille d'un transistor
EP2752868B1 (fr) Procédé de réalisation de motifs dans une couche mince anti-réfléchissante
EP3107118A1 (fr) Procédé de formation des espaceurs d'une grille d'un transistor
EP3792958A1 (fr) Procédé de gravure d'une couche à base d'un matériau iii-v
EP3671814B1 (fr) Procédé de gravure d'une couche diélectrique
FR3037712A1 (fr) Methode de realisation de motifs par implantation
EP3671815B1 (fr) Procédé de gravure d'une couche diélectrique tridimensionnelle
EP3396704B1 (fr) Procédé de gravure d'une couche à base de sin
FR3009430A1 (fr) Procede de realisation d'un motif dans un circuit integre et circuit integre correspondant
EP4053883B1 (fr) Procédé de gravure d'une couche diélectrique tridimensionnelle
EP4053884B1 (fr) Procédé de gravure d'une couche diélectrique tridimensionnelle
EP2998998A1 (fr) Procédé de gravure en surface d'une structure tridimensionnelle
EP3764390B1 (fr) Procédé de formation d'espaceurs d'un transistor
EP4084045A1 (fr) Procédé de formation des espaceurs d'une grille d'un transistor
FR2936094A1 (fr) Procede de gravure utilisant une structure de masquage multicouche

Legal Events

Date Code Title Description
17P Request for examination filed

Effective date: 20131220

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

R17P Request for examination filed (corrected)

Effective date: 20141223

RBV Designated contracting states (corrected)

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

INTG Intention to grant announced

Effective date: 20150331

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

INTG Intention to grant announced

Effective date: 20150715

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 780057

Country of ref document: AT

Kind code of ref document: T

Effective date: 20160315

Ref country code: CH

Ref legal event code: EP

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: FRENCH

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 602013005364

Country of ref document: DE

REG Reference to a national code

Ref country code: LT

Ref legal event code: MG4D

REG Reference to a national code

Ref country code: NL

Ref legal event code: MP

Effective date: 20160309

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

Ref country code: NO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160609

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160610

Ref country code: HR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

REG Reference to a national code

Ref country code: AT

Ref legal event code: MK05

Ref document number: 780057

Country of ref document: AT

Kind code of ref document: T

Effective date: 20160309

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

Ref country code: RS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

Ref country code: LV

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160709

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160711

Ref country code: AT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

Ref country code: SM

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 602013005364

Country of ref document: DE

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 4

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

26N No opposition filed

Effective date: 20161212

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160609

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20161231

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MC

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

REG Reference to a national code

Ref country code: IE

Ref legal event code: MM4A

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20161231

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20161220

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20161231

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20161220

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 5

REG Reference to a national code

Ref country code: BE

Ref legal event code: MM

Effective date: 20161231

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20171219

Year of fee payment: 5

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT; INVALID AB INITIO

Effective date: 20131220

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

Ref country code: MK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

Ref country code: AL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160309

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20181211

Year of fee payment: 6

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20181231

Year of fee payment: 6

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20181220

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20181220

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 602013005364

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20191231

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20200701