WO2006000696A1 - Memoire magnetique comportant plusieurs modules d'aimantation - Google Patents

Memoire magnetique comportant plusieurs modules d'aimantation Download PDF

Info

Publication number
WO2006000696A1
WO2006000696A1 PCT/FR2005/001360 FR2005001360W WO2006000696A1 WO 2006000696 A1 WO2006000696 A1 WO 2006000696A1 FR 2005001360 W FR2005001360 W FR 2005001360W WO 2006000696 A1 WO2006000696 A1 WO 2006000696A1
Authority
WO
WIPO (PCT)
Prior art keywords
module
memory according
magnetization
modules
memory
Prior art date
Application number
PCT/FR2005/001360
Other languages
English (en)
Inventor
Andréa FRANCINELLI
Original Assignee
Spintron
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spintron filed Critical Spintron
Publication of WO2006000696A1 publication Critical patent/WO2006000696A1/fr

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Definitions

  • the present invention relates to a magnetic memory comprising a plurality of magnetization modules, memory operating according to the principle of spin detection.
  • Magnetic memories on silicon also called “MRAM” for the English term “Magnetic Random Access Memory”
  • MRAM Magnetic memories on silicon
  • the MRAM cell consists of two layers of ferromagnetic material (usually NiFe) separated by a non-magnetic insulating or electrically conductive material.
  • One of these layers has a magnetization fixed for example by anti-ferromagnetic coupling and the other layer has a free magnetization.
  • the non-magnetic material is also non-conductive and if it also takes the form of a thin layer interposed between the two magnetic layers, it is likely to achieve a tunnel insulating barrier (usually AI 2 O 3 ).
  • the information is stored in one of two possible states of magnetization of the free magnetic layer, which state can be switched by means of a local magnetic field induced by an electric current.
  • US Pat. No. 5,640,343 This document, which can be taken as the state of the art of these memories, notably proposes a method of writing.
  • the information is read by injecting a current through the structure and measuring the associated resistance.
  • This resistance varies as the magnetization of the two magnetic layers changes from the parallel state to the anti-parallel state.
  • the variation in resistance can reach 40%, particular techniques and dedicated circuits are necessary to effectively detect this variation, as described for example in document US Pat. No. 6,055,178.
  • the non-magnetic material can be a semi -conductor and several other materials of different natures can be arranged between the ferromagnetic layers.
  • a magnetic memory cell comprises a first magnetization module whose function is for example that of an electron injector and a second magnetization module whose function is complementary to that of the first module, either an electron detector in the present case.
  • This cell comprises, in addition to these two magnetization modules, at least the conductive lines necessary for writing and reading an information bit.
  • an elementary magnetic memory comprises a first magnetization module which is a master module whose function is either that of an injector or that of a detector and a second magnetization module which is a slave module whose the function is complementary to that of the first module; in addition, this memory comprises at least one additional slave module.
  • the slave modules are arranged on either side of the master module.
  • the invention can also take into account the limitations of a cell limited to two magnetization modules by adding to the memory a first polarization electrode for polarizing the magnetization modules.
  • the spin-polarized electrons disperse in the structure, which limits the detection sensitivity.
  • the object of the present invention is therefore to modify the basic structure of the memory in order to improve its sensitivity.
  • the master module and the slave modules appearing on a semiconductor substrate of a first type the memory comprises a semiconductor channel of a second type which extends on the substrate under one less of these slave modules.
  • the channel has a thickness less than or equal to 200 nanometers and the substrate has a P-type conductivity.
  • the electrical potentials of its three active elements, namely the first polarization electrode and the first and second magnetization modules are conditioned by the operation of the transistor. It is therefore not possible to freely modify these potentials to optimize the injection of spin-polarized electrons or to optimize the detection of these same electrons.
  • the third subject of the present invention is a spin-detection magnetic memory in which the injection and / or the detection of the spin-polarized electrons is substantially improved.
  • the memory further comprises a second polarization electrode.
  • at least one of the magnetization modules comprises a buffer layer on which is disposed a magnetic layer.
  • this buffer layer is made of an insulating material, the thickness of this buffer layer being such that it allows tunneling conduction in the direction of the magnetic layer.
  • the distance between the master module and the furthest slave module is less than twice the spin diffusion length.
  • the invention also proposes a reading circuit.
  • the magnetization modules being able to generate two predetermined levels of current depending on their respective magnetizations
  • the memory is associated with a read circuit which comprises means for comparing the current Ir originating from one of these modules to one of the predetermined levels Ic.
  • this predetermined level Ic is produced by another memory according to the invention.
  • the magnetic memory is disposed on a semiconductor substrate 100 of a first type, the type P in this case.
  • a first magnetization module 101 is here an injector of spin polarized electrons. It consists of a first magnetic layer deposited on the substrate 100, which layer is electrically connected to ground.
  • the memory also comprises a second magnetization module 102 which acts as a spin-polarized electron detector. This second module is similar to the first.
  • the magnetic layers are made from a suitable material capable of effecting the spin selection of the electrons.
  • the memory comprises following the first 101 and the second 102 magnetization modules, a third 103 and, optionally, a fourth 104 and a fifth 105 magnetization modules.
  • the third 103, fourth 104 and a fifth 105 magnetization modules are identical to the second module 102, all these modules being detectors.
  • the injector has a predetermined magnetization while the detectors, used to store each an information bit, have a magnetization which changes state depending on the value of the stored bit.
  • the reading of any detector is done by applying a + V positive potential on its magnetic layer in order to inject electrons into the substrate 100 by means of the injector 101.
  • the injected electrons have a majority spin component which is dictated by the magnetization of the injector.
  • the detected current will be different depending on whether the detector has a magnetization parallel or antiparallel to that of the injector.
  • the characteristic distance d separating the injector 101 from the farthest detector, the fifth magnetization module 105 in the present case is less than the spin diffusion length L 8 .
  • this distance may be greater, twice the diffusion length L 8 for example, this at the expense of sensitivity.
  • the spin diffusion length is of the order of a few microns.
  • the spin relaxation is therefore a negligible phenomenon and the spin becomes a characteristic of each electron.
  • the flight time is estimated to be less than 1 nanosecond, the time required to replace all the electrons under the detector by electrons injected with a given spin state.
  • the memory can be arranged differently to increase the number of slave modules associated with the same master module.
  • the memory comprises in the center of the substrate 200 a first magnetization module 201 which is here an electron detector. It consists of a first magnetic layer which is electrically connected to ground.
  • the memory also comprises a second magnetization module 202 which acts as a spin polarized electron injector. This second module is analogous to the first and arranged on its right. It is formed of a second magnetic layer capable of being brought to a reading potential.
  • the memory further comprises a third magnetization module 203 which is here arranged to the left of the first module 201.
  • the third 203, fourth 204 and fifth 205 magnetization modules are identical to the second module 202, all these modules being injectors.
  • the detector 201 has a predetermined magnetization whereas the injectors, used to store each an information bit, have a magnetization which changes state as a function of the value of the stored bit. It will therefore be appropriate here to denominate the master module detector and the slave module injectors.
  • the memory can be made either with an injector and a plurality of detectors either with a detector and a plurality of injectors.
  • the functions of the injector and the detector are in fact complementary.
  • a limitation of the structure described in the first two embodiments is that the ferromagnetic layers are deposited directly on the substrate. This results in the formation of a Schottky barrier between the ferromagnetic layer and the substrate. However, the injection efficiency of the electrons through such a barrier is very low. Referring to FIG.
  • the memory has increased efficiency because it substitutes tunnel junctions for the Schottky barriers.
  • the technical literature has spread the fact that such a junction improves the injection of polarized electrons because it preserves the polarization of the injected electrons, unlike a Schottky barrier.
  • the magnetic memory is disposed on a substrate 300.
  • a first magnetization module 310 is here a spin polarized electron injector. It comprises a first buffer layer 311 in contact with the substrate 300 and a first magnetic layer 312 disposed on this first buffer layer 311.
  • the first buffer layer 311 is made of an insulating material such as silicon dioxide (SiO 2) or alumina (Al 2 O 3 ).
  • the memory also includes a second magnetization module 320 which is a detector. This second module is similar to the first.
  • the substrate 300 Arranged on the substrate 300, it is preferably formed of a second buffer layer 321 in contact with the substrate 300 and a second magnetic layer 322 disposed on this second buffer layer 321.
  • a tunnel junction allows significantly increase the injection efficiency of the polarized electrons.
  • the second buffer layer 321 is made of insulating material to produce a second tunnel junction materialized by stacking substrate 300, second layer f buffer 321, second magnetic layer 322.
  • the memory further comprises, after the second module 320, a third 330, a fourth 340 and a fifth 350 magnetization modules. These last three magnetization modules 330, 340, 350 are identical to the second module 320, all these modules being detectors.
  • the memory has increased sensitivity.
  • the disposition of the different magnetization modules with respect to the polarization electrode is reversed compared to that of the third embodiment.
  • the magnetic memory is disposed on a semiconductor substrate 400 of a first type, the type P in the present case.
  • a first magnetization module 410 is here an injector. It is placed to the left of a first polarization electrode 460 arranged in ohmic contact with the substrate 400.
  • the memory also comprises a second module. magnetization 420 which is a detector and, subsequently, a third 430, a fourth 440 and a fifth 450 magnetization modules. These last three magnetization modules 430, 440, 450 are identical to the second module 420, all these modules being detectors.
  • the substrate 400 further comprises a confinement channel 470.
  • This channel 470 has a conductivity of a second type, the N type in the present case.
  • channel we mean a fully closed volume, a rectangular parallelepiped delimited by six faces as an example.
  • the confinement channel 470 extends below the detectors.
  • the containment channel 470 presents a thickness of a few tens of nanometers, typically 50 nanometers, preferably without exceeding 200 nanometers. If this channel is made by ion implantation, this thickness is adjustable by means of the implantation energy. According to its third dimension, the confinement channel 110 has a width substantially equivalent to that of the magnetization modules. Advantageously, this one does not exceed these by more than 200%. The circulation of electrons is thus mainly confined in this channel 470 which has a restricted volume.
  • the invention thus greatly improves the detection sensitivity of electrons.
  • the polarization of the detectors 420, 430, 440, 450 depends on the potential applied to the first polarization electrode 460.
  • a highly doped zone 481 can be provided on the substrate 400 below the second electrode.
  • each magnetization module is associated with a tunnel junction.
  • an electron current is injected by tunneling effect through the buffer layer of the injector 410, this mechanism being described as an injection and, for abuse of language, the transmitter-base injector couple.
  • the recombination current in the base is at least two orders of magnitude smaller than the injected current (with appropriate choice of emitter polarization, semiconductor geometries and doping levels).
  • the injected electrons do not remain in the injector but move towards the channel if the junction materialized by the end of this channel 470 located between the first two magnetization modules 410, 420 is properly polarized.
  • the injector can be considered as an electron current generator, independent of the potential of the drain 480.
  • the current of injected electrons depends only on the emitter-base voltage and on the physical parameters, among which the most important is the thickness of the buffer layer of the tunnel junction.
  • an injected current of the order of a few microamperes can be estimated for a transmitter-base voltage of -2.5V and for a thickness of this layer of 2 nm.
  • this current is high enough, it is almost independent of the detection: only a small fraction of this current is detected by the collector, fraction controlled by the collector-drain potential difference.
  • the collector By keeping the collector at 1.5V and the drain at ground, for low injection values, almost all the injected current flows through the collector.
  • the drain voltage increases, that is to say when the collector-drain potential difference decreases, the current of electrons through the collector decreases until it is canceled, the applied voltage being too weak to activate the tunnel effect.
  • the confinement channel 470 acts as a trap for the injected electrons, forcing the current of the spin polarized electrons to enter the area under the collector. This improves the detection of spin-polarized electrons, as well as the sensitivity of the cell.
  • Other ways of obtaining this confinement of electron current under the collector such as the use of an SOI structure with a thin layer of silicon, are within the spirit of the present invention and are not presented.
  • This polarization is provided by one of the two possible magnetic states of the transmitter 410.
  • This magnetic state is transferred to the injected electrons by providing them with a well defined spin state.
  • the magnetic state of the collector acts as a "spin filter", that is, electrons in a certain spin state have a higher probability of crossing the tunnel barrier than electrons. in the other spin state, this considering the magnetization of this collector. It follows that two levels of current can be extracted from the collector. These two levels depend solely on the relative magnetizations of the two corresponding magnetic layers. This phenomenon is used when reading memory.
  • the magnetization of one of the two magnetic layers can be fixed and if the magnetization of the other layer can change, one can use the magnetization state of this other layer to store a bit of information since two stable states are available.
  • An example of a read circuit is provided later.
  • the magnetization of one or the other of the magnetic layers can be obtained by different means.
  • One solution is to use the magnetic anisotropy induced by deposition or shape anisotropy.
  • rectangular shapes are adopted for the contacts but other forms which could facilitate the writing process can also be envisaged.
  • different shapes for the injector and the detector can be used to obtain a layer whose magnetization is harder to return than the other.
  • Sensitivity is a function of the current ratio of electrons injected on the detected current. More precisely, the sensitivity is maximized if the current detected (at the collector) is much lower than the injected current (at the transmitter). An electron current value detected of 10% of the injected electron current provides a sensitivity close to its maximum value, limited by the intrinsic properties of the ferromagnetic material. For a certain emitter-base voltage Veb, it is possible to define a collector-drain potential difference Vcd giving an optimal ratio of the currents. Unless otherwise indicated, all voltages are referenced to base 460 which is grounded. The drain 480 is also grounded since the injection is not very sensitive to the drain voltage, at least to a certain extent.
  • the memory object of the invention is compatible with a standard CMOS process.
  • the doped substrate 400 P-type silicon in this case, the highly doped areas 461, 481 and shallow containment channel 470 are fabricated with well-known steps such as implantation or diffusion. After deposition of a thick oxide, openings are provided for the contact resumption of the base 460 and the drain 480. After filling these openings with a conductive material, holes are made for the resumption of contact of the transmitter 410 and collectors 420, 430, 440, 450.
  • a thin silicon "tunnel" oxide is manufactured or deposited to provide the buffer layers.
  • a deposit of magnetic material nickel-iron for example
  • the holes are filled with a conductive material to provide contacts for the emitter and the collectors.
  • a standard metallization process defines the metal lines for the emitter and the collectors as well as for the base and the drain. The process ends with a passivation layer and new openings for making contact.
  • the method of writing the memory is part of the state of the art. For example, it is similar to that disclosed in US 6 163 477. In order to write a single bit in a cell, it is necessary to change the magnetic state of the free layer by a local magnetic field.
  • the first transistor T1 If the first transistor T1 is activated, it connects the first collector 420 of the memory to the second transistor T2 and is then traversed by the current of reading Ir.
  • This read current Ir is detected and copied by the second T2 and third T3 transistors, compared to a reference current Ic from a DC current generator supplied by means of the power supply line AL and it is copied by the fourth T4 and fifth T5 transistors.
  • the CVC converter is followed by a comparator COMP to process the information.
  • the DC current generator may be a circuit identical to the block constituted by the collector 420 of the memory and the first T1, second T2 and third T3 transistors. In this case, the corresponding cell is used as the reference cell. In this example, a detection mechanism based on current comparison is used, but other mechanisms based on the direct comparison of voltages rather than currents could be used.
  • several individual memories such as the one described above can be associated to make a storage unit.
  • the conventional arrangement of such a storage set is a matrix whose columns and rows are accessed by an addressing circuit.
  • An example applied to MRAM is shown in US 5,640,343 or US 6,163,477.
  • the invention is particularly suitable for programmable circuits for which it is desirable to integrate non-volatile memory with logic circuits, this at a minimal additional cost. It is then necessary to have a manufacturing method as close as possible to a conventional CMOS process, as mentioned above, in the present introduction.
  • the embodiment of the invention presented above was chosen for its concrete character. It would not be possible, however, to exhaustively list all the embodiments covered by this invention. In particular, any means described may be replaced by equivalent means without departing from the scope of the present invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

La présente invention concerne une mémoire comportant un premier module d'aimantation (101) qui est un module maître dont la fonction est soit celle d'un injecteur soit celle d'un détecteur et un deuxième module d'aimantation (102) qui est un module esclave dont la fonction est complémentaire de celle du premier module. Cette mémoire comporte au moins un module esclave additionnel (103, 104, 105).

Description

Mémoire magnétique comportant plusieurs modules d'aimantation La présente invention concerne une mémoire magnétique comportant plusieurs modules d'aimantation, mémoire fonctionnant selon le principe de la détection de spin. Les mémoires magnétiques sur silicium, encore appelées « MRAM » pour le terme anglais « Magnetic Random Access Memory », ont connu un développement très rapide ces dernières années. Elles présentent en effet de nombreux avantages comme la non-volatilité de la mémoire « FLASH », la rapidité de la mémoire « SRAM » et la densité de la mémoire « DRAM ». Outre ces nombreux avantages, elles offrent aussi un fonctionnement à très basse tension. Dans sa version la plus simple, la cellule MRAM est constituée par deux couches de matériau ferromagnétique (habituellement NiFe) séparées par un matériau non magnétique isolant ou conducteur électrique. L'une de ces couches présente une aimantation fixée par exemple par couplage anti-ferromagnétique et l'autre couche présente une aimantation libre. Lorsque le matériau non magnétique n'est pas non plus conducteur et s'il prend lui aussi la forme d'une couche mince interposée entre les deux couches magnétiques, il est susceptible de réaliser une barrière isolante tunnel (habituellement AI2O3). L'information est stockée dans un des deux états possibles d'aimantation de la couche magnétique libre, cet état pouvant être commuté au moyen d'un champ magnétique local induit par un courant électrique. Une explication détaillée du fonctionnement de cette cellule est présentée dans le document US 5 640 343. Ce document qui peut être pris comme l'état de l'art de ces mémoires propose notamment une méthode d'écriture. L'information est lue en injectant un courant à travers la structure et en mesurant la résistance associée. Cette résistance varie lorsque l'aimantation des deux couches magnétiques passe de l'état parallèle à l'état anti-parallèle. Bien que la variation de résistance puisse atteindre 40%, des techniques particulières et des circuits dédiés sont nécessaires pour détecter efficacement cette variation, comme décrit par exemple dans le document US 6 055 178. Dans certaines structures, le matériau non magnétique peut être un semi-conducteur et plusieurs autres matériaux de natures différentes peuvent être disposés entre les couches ferromagnétiques. Par ailleurs, on rencontre des structures planes selon lesquelles les couches ferromagnétiques sont coplanaires plutôt que superposées. En tout état de cause, une cellule de mémoire magnétique comporte un premier module d'aimantation dont la fonction est par exemple celle d'un injecteur d'électrons et un deuxième module d'aimantation dont la fonction est complémentaire de celle du premier module, soit un détecteur d'électrons dans le cas présent. Cette cellule comporte, en sus de ces deux modules d'aimantation, au minimum les lignes conductrices nécessaires pour écrire et lire un bit d'information. Lorsqu'il s'agit de réaliser un ensemble de mémorisation d'une pluralité de bits, il faut prévoir une pluralité correspondante de cellules. Il s'ensuit que l'encombrement d'une cellule, bien que relativement faible, conditionne directement l'encombrement de l'ensemble de mémorisation. Or la réduction de la taille des composants quels qu'ils soient est une préoccupation constante de l'homme du métier. La présente invention a ainsi pour premier objet une mémoire élémentaire qui, de par sa définition, permet de réduire sensiblement les dimensions d'un ensemble incorporant un grand nombre de mémoires élémentaires. Selon l'invention, une mémoire magnétique élémentaire comporte un premier module d'aimantation qui est un module maître dont la fonction est soit celle d'un injecteur soit celle d'un détecteur et un deuxième module d'aimantation qui est un module esclave dont la fonction est complémentaire de celle du premier module ; en outre, cette mémoire comporte au moins un module esclave additionnel. Ainsi, si une cellule est la structure requise pour stocker un bit d'information, la réalisation de n cellules nécessite (n + 1) modules d'aimantation selon l'invention au lieu de 2n modules selon l'état de l'art. Le module maître est partagé par toutes les cellules tandis que chaque cellule comporte son propre module esclave. Avantageusement, les modules esclaves sont disposés de part et d'autre du module maître. L'invention peut également prendre en compte les limitations d'une cellule se limitant à deux modules d'aimantation en ajoutant à la mémoire une première électrode de polarisation pour polariser les modules d'aimantation. D'autre part, dans de nombreuses mémoires de l'état de l'art, notamment dans celle dérivée du transistor à effet de champ décrite dans le document US 2001/0031547 A1 , les électrons polarisés en spin se dispersent dans la structure, ce qui limite la sensibilité de détection. La présente invention a ainsi pour deuxième objet de modifier la structure de base de la mémoire afin d'en améliorer la sensibilité. Suivant ce deuxième objet, le module maître et les modules esclaves figurant sur un substrat semi-conducteur d'un premier type, la mémoire comporte un canal semi-conducteur d'un second type qui s'étend sur le substrat sous l'un au moins de ces modules esclaves. Ainsi, une amélioration conséquente de la sensibilité est obtenue en focalisant le courant des électrons à proximité du point de détection au moyen du canal. De préférence, ce canal présente une épaisseur inférieure ou égale à 200 nanomètres et le substrat présente une conductivité de type P. Par ailleurs, que la mémoire soit ou non pourvue d'un canal, les potentiels électriques de ses trois éléments actifs, à savoir la première électrode de polarisation ainsi que le premier et le deuxième modules d'aimantation, sont conditionnés par le fonctionnement du transistor. Il n'est pas donc pas possible de modifier librement ces potentiels pour optimiser l'injection d'électrons polarisés en spin, ni pour optimiser la détection de ces mêmes électrons. La présente invention a ainsi pour troisième objet une mémoire magnétique à détection de spin dans laquelle l'injection et/ou la détection des électrons polarisés en spin sont sensiblement améliorées. Suivant ce troisième objet, la mémoire comporte de plus une deuxième électrode de polarisation. Quelle que soit la structure adoptée, selon un mode réalisation privilégié, l'un au moins des modules d'aimantation comporte une couche tampon sur laquelle est disposée une couche magnétique. Avantageusement, cette couche tampon est constituée d'un matériau isolant, l'épaisseur de cette couche tampon étant telle qu'elle permette une conduction par effet tunnel en direction de la couche magnétique. Selon une caractéristique additionnelle de la mémoire, la distance entre le module maître et le module esclave le plus éloigné est inférieure au double de la longueur de diffusion de spin. L'invention propose également un circuit de lecture. A cet effet, les modules d'aimantation étant aptes à générer deux niveaux prédéterminés de courant dépendant de leurs aimantations respectives, la mémoire est associée à un circuit de lecture qui comprend des moyens pour comparer le courant Ir issu d'un de ces modules à l'un des niveaux prédéterminés Ic. De préférence, ce niveau prédéterminé Ic est produit par une autre mémoire conforme à l'invention. La présente invention apparaîtra maintenant avec plus de détails dans le cadre de la description qui suit d'exemples de réalisation donnés à titre illustratif en se référant aux figures annexées qui représentent : - la figure 1 , un premier mode de réalisation d'une mémoire, - la figure 2, un second mode de réalisation d'une mémoire, - la figure 3, un troisième mode de réalisation d'une mémoire, - la figure 4, un quatrième mode de réalisation d'une mémoire, - la figure 5, un cinquième mode de réalisation d'une mémoire, et - la figure 6, un circuit de lecture pour une quelconque mémoire. Les éléments présents dans plusieurs figures sont affectés d'une seule et même référence. En se reportant à la figure 1 , selon un premier mode réalisation, la mémoire magnétique est disposée sur un substrat semi-conducteur 100 d'un premier type, le type P dans le cas présent. Un premier module d'aimantation 101 est ici un injecteur d'électrons polarisés en spin. Il est constitué d'une première couche magnétique déposée sur le substrat 100, couche qui est reliée électriquement à la masse. La mémoire comporte également un deuxième module d'aimantation 102 qui joue le rôle de détecteur d'électrons polarisés en spin. Ce deuxième module est analogue au premier. Egalement disposé sur le substrat 100, il est formé d'une deuxième couche magnétique susceptible d'être portée à un potentiel de lecture. Avantageusement, les couches magnétiques sont réalisées à partir d'un matériau adéquat capable d'effectuer la sélection en spin des électrons. Ce matériau est par exemple un matériau ferromagnétique tel que Nickel-Fer ou Fer- Cobalt, mais il pourrait être différent. On pense notamment à un semi-metal ferromagnétique tel que LaSrMnOa. Selon l'invention, la mémoire comporte à la suite du premier 101 et du deuxième 102 modules d'aimantation, un troisième 103 et, éventuellement, un quatrième 104 et un cinquième 105 modules d'aimantation. Les troisième 103, quatrième 104 et un cinquième 105 modules d'aimantation sont identiques au deuxième module 102, tous ces modules étant des détecteurs. L'injecteur présente une aimantation prédéterminée tandis que les détecteurs, utilisés pour stocker chacun un bit d'information, présentent une aimantation qui change d'état en fonction de la valeur du bit stocké. On conviendra donc de dénommer l'injecteur module maître et les détecteurs modules esclaves. La lecture d'un quelconque détecteur se fait en appliquant un potentiel positif + V sur sa couche magnétique afin d'injecter des électrons dans le substrat 100 au moyen de l'injecteur 101. Les électrons injectés présentent une composante en spin majoritaire qui est dictée par l'aimantation de l'injecteur. Ainsi, le courant détecté sera différent selon que le détecteur présente une aimantation parallèle ou anti-parallèle à celle de l'injecteur. II n'est toutefois pas possible d'augmenter indéfiniment le nombre de détecteurs. En effet, la quantité d'électrons disponibles avec un état déterminé de spin sous le détecteur pour la sélection peut être considérablement réduite par différents mécanismes tel que la relaxation de spin. Il est donc préférable que la distance caractéristique d qui sépare l'injecteur 101 du détecteur le plus éloigné, le cinquième module d'aimantation 105 dans le cas présent, soit inférieure à la longueur de diffusion de spin L8. Bien entendu, cette distance peut être plus importante, le double de la longueur de diffusion L8 par exemple, ceci au détriment de la sensibilité. Dans le silicium à température ambiante, L8, la longueur de diffusion de spin est de l'ordre de quelques microns. Pour des distances d inférieures à L8, la relaxation de spin est donc un phénomène négligeable et le spin devient une caractéristique propre à chaque électron. A titre d'exemple, pour un courant de 1 μA, le temps de vol est estimé à moins de 1 nanoseconde, temps requis pour remplacer tous les électrons sous le détecteur par des électrons injectés avec un état donné de spin. On peut donc adopter une distance caractéristique de l'ordre de la dizaine de μm dans un substrat présentant un dopage approprié. En se reportant à la figure 2, selon un deuxième mode de réalisation, la mémoire peut être agencée différemment pour augmenter le nombre de modules esclaves associés a un même module maître. Maintenant, la mémoire comporte au centre du substrat 200 un premier module d'aimantation 201 qui est ici un détecteur d'électrons. Il est constitué d'une première couche magnétique qui est reliée électriquement à la masse. La mémoire comporte également un deuxième module d'aimantation 202 qui joue le rôle d'injecteur d'électrons polarisés en spin. Ce deuxième module est analogue au premier et disposé à sa droite. Il est formé d'une deuxième couche magnétique susceptible d'être portée à un potentiel de lecture. La mémoire comporte en plus un troisième module d'aimantation 203 qui est ici agencé à gauche du premier module 201. Elle comporte éventuellement un quatrième module 204 disposé à droite du deuxième module 202 et un cinquième module 205 disposé à gauche du troisième module 203. On double ainsi sensiblement le nombre de modules esclaves qui peuvent être associés à un module maître en disposant ceux-là de part et d'autre de celui-ci. Les troisième 203, quatrième 204 et cinquième 205 modules d'aimantation sont identiques au deuxième module 202, tous ces modules étant des injecteurs. Le détecteur 201 présente une aimantation prédéterminée tandis que les injecteurs, utilisés pour stocker chacun un bit d'information, présentent une aimantation qui change d'état en fonction de la valeur du bit stocké. On conviendra donc ici de dénommer le détecteur module maître et les injecteurs modules esclaves. La lecture d'un quelconque injecteur se fait en appliquant un potentiel négatif - V sur sa couche magnétique afin de détecter les électrons qu'il injecte dans le substrat 200 au moyen du détecteur 201. Ainsi, la mémoire peut être réalisée soit avec un injecteur et une pluralité de détecteurs soit avec un détecteur et une pluralité d'injecteurs. Les fonctions de l'injecteur et du détecteur sont de fait complémentaires. Une limitation de la structure décrite dans les deux premiers modes de réalisation provient du fait que les couches ferromagnétiques sont déposées directement sur le substrat. Ceci a comme conséquence la formation d'une barrière Schottky entre la couche ferromagnétique et le substrat. Or le rendement d'injection des électrons à travers une telle barrière est très bas. En se reportant à la figure 3, selon un troisième mode de réalisation, la mémoire présente une efficacité accrue car elle substitue des jonctions tunnel aux barrières Schottky. La littérature technique a répandu le fait qu'une telle jonction permet d'améliorer l'injection des électrons polarisés car elle préserve la polarisation des électrons injectés, contrairement à une barrière Schottky. La mémoire magnétique est disposée sur un substrat 300. Un premier module d'aimantation 310 est ici un injecteur d'électrons polarisés en spin. Il comporte une première couche tampon 311 au contact du substrat 300 et une première couche magnétique 312 disposée sur cette première couche tampon 311. De préférence, la première couche tampon 311 est en un matériau isolant tel que le dioxyde de silicium (Siθ2) ou l'alumine (AI2O3). Elle présente une épaisseur suffisamment fine, d'une fraction de nanomètre à quelques nanomètres, pour que la conduction entre la première couche magnétique 312 et le substrat 300 soit dominée par l'effet tunnel. L'empilement substrat 300, première couche tampon 311 , première couche magnétique 312, constitue donc une jonction tunnel. De sorte que cette jonction tunnel puisse être polarisée convenablement, une première électrode de polarisation 360 est agencée en contact ohmique avec le substrat 300. Pour améliorer ce contact, on peut prévoir une zone fortement dopée 361 sur le substrat au-dessous de la première électrode 361. Ici, cette électrode est reliée à la masse. La mémoire comporte également un deuxième module d'aimantation 320 qui est un détecteur. Ce deuxième module est analogue au premier. Disposé sur le substrat 300, il est de préférence formé d'une deuxième couche tampon 321 au contact du substrat 300 et d'une deuxième couche magnétique 322 disposée sur cette deuxième couche tampon 321. On a mentionné plus haut qu'une jonction tunnel permet d'accroître sensiblement l'efficacité d'injection des électrons polarisés. Une telle jonction permet de manière analogue d'améliorer la détection de ces électrons polarisés. Ainsi, avantageusement, la deuxième couche tampon 321 est en matériau isolant pour réaliser une deuxième jonction tunnel matérialisée par l 'empilement substrat 300, deuxième couchef tampon 321 , deuxième couche magnétique 322. La mémoire comporte en plus, à la suite du deuxième module 320, un troisième 330, un quatrième 340 et un cinquième 350 modules d'aimantation. Ces trois derniers modules d'aimantation 330, 340, 350 sont identiques au deuxième module 320, tous ces modules étant des détecteurs. La lecture d'un quelconque détecteur se fait en appliquant un potentiel positif + V1 sur sa couche magnétique et en appliquant un potentiel négatif - V2 sur la couche magnétique de l'injecteur. Naturellement, ici encore un agencement complémentaire peut être envisagé, en adoptant un seul détecteur et une pluralité d'injecteurs. En se reportant à la figure 4, selon un quatrième mode de réalisation, la mémoire présente une sensibilité accrue. La disposition des différents modules d'aimantation par rapport à l'électrode de polarisation est inversée par comparaison à celle du troisième mode de réalisation. Ainsi, la mémoire magnétique est disposée sur un substrat semi¬ conducteur 400 d'un premier type, le type P dans le cas présent. Un premier module d'aimantation 410 est ici un injecteur. Il est placé à gauche d'une première électrode de polarisation 460 agencée en contact ohmique avec le substrat 400. On peut également prévoir une zone fortement dopée 461 sur le substrat au-dessous de cette électrode 460. La mémoire comporte également un deuxième module d'aimantation 420 qui est un détecteur et, à la suite, un troisième 430, un quatrième 440 et un cinquième 450 modules d'aimantation. Ces trois derniers modules d'aimantation 430, 440, 450 sont identiques au deuxième module 420, tous ces modules étant des détecteurs. Le substrat 400 comporte de plus un canal de confinement 470. Ce canal 470 présente une conductivité d'un deuxième type, le type N dans le cas présent. Par canal, on entend un volume entièrement fermé, un parallélépipède rectangle délimité par six faces à titre d'exemple. Selon l'axe longitudinal de la mémoire, le canal de confinement 470 s'étend sous les détecteurs. Il prend naissance entre l'injecteur 410 et le premier détecteur 420, à savoir entre les deux premiers modules d'aimantation, pour se terminer au-delà du quatrième détecteur 450. Selon la direction perpendiculaire au substrat 400, le canal de confinement 470 présente une épaisseur de quelques dizaines de nanomètres, typiquement 50 nanomètres, de préférence sans excéder 200 nanomètres. Si ce canal est réalisé par implantation ionique, cette épaisseur est ajustable au moyen de l'énergie d'implantation. Selon sa troisième dimension, le canal de confinement 110 présente une largeur sensiblement équivalente à celle des modules d'aimantation. Avantageusement, celle-là n'excède pas celles-ci de plus de 200 %. La circulation des électrons est ainsi majoritairement cantonnée dans ce canal 470 qui présente un volume restreint. On évite ainsi que les électrons injectés par le premier module d'aimantation 410, la plupart d'entre eux avec le spin "up" par exemple, se distribuent presque uniformément dans le substrat. L'invention permet ainsi d'améliorer fortement la sensibilité de détection des électrons. Cependant, la polarisation des détecteurs 420, 430, 440, 450 dépend du potentiel appliqué sur la première électrode de polarisation 460. Ainsi, en référence à la figure 5, pour améliorer la sélectivité en spin de la détection, il est préférable de disposer une seconde électrode de polarisation 480 à proximité du dernier détecteur 450. Là aussi, on peut prévoir une zone fortement dopée 481 sur le substrat 400 au-dessous de la seconde électrode. Bien que le canal de confinement 470 ne soit pas indispensable dans cette configuration à deux électrodes de polarisation, il améliore les performances et il est alors souhaitable qu'il soit en contact avec la seconde électrode 480, ou éventuellement avec la zone fortement dopée 481. Bien que ce ne soit pas représenté sur la figure, chaque module d'aimantation est associé à une jonction tunnel. Par analogie avec le vocabulaire employé dans la microélectronique, on dénomme maintenant émetteur, collecteurs, drain et base respectivement l'injecteur 410, les détecteurs 420, 430, 440, 450, la deuxième électrode de polarisation 480 et la première électrode de polarisation 460. En appliquant une polarisation appropriée entre l'émetteur 410 et la base 460, un courant d'électrons est injecté par effet tunnel à travers la couche tampon de l'injecteur 410, ce mécanisme étant qualifié d'injection et, par abus de langage, le couple émetteur-base d'injecteur. Le courant de recombinaison dans la base est au moins deux ordres de grandeur plus petit que le courant injecté (avec un choix approprié de la polarisation d'émetteur, des géométries et des niveaux de dopage du semi-conducteur). Ainsi, les électrons injectés ne restent pas dans l'injecteur mais se dirigent vers le canal si la jonction matérialisée par l'extrémité de ce canal 470 située entre les deux premiers modules d'aimantation 410, 420 est correctement polarisée. En appliquant une polarisation appropriée entre l'un des collecteurs 420, 430, 440, 450 et le drain 480, une partie de ce courant d'électrons est détournée vers le collecteur par effet tunnel, ce mécanisme étant qualifié de détection et, par abus de langage, le couple drain-collecteur de détecteur. Le courant d'électrons injectés présente une polarisation en spin élevée, ce qui signifie qu'il existe une grande majorité d'électrons dans un état donné de spin, "up" ou "down". Dans une certaine mesure, l'injecteur peut être considéré comme un générateur de courant d'électrons, indépendant du potentiel du drain 480. Le courant d'électrons injectés dépend seulement de la tension émetteur-base et de paramètres physiques, parmi lesquels le plus important est l'épaisseur de la couche tampon de la jonction tunnel. Par exemple, on peut estimer un courant injecté de l'ordre de quelques microampères pour une tension émetteur-base de - 2,5V et pour une épaisseur de cette couche de 2nm. En outre, si ce courant est assez élevé, il est presque indépendant de la détection : seulement une petite fraction de ce courant est détectée par le collecteur, fraction contrôlée par la différence de potentiel collecteur-drain. En conservant le collecteur à 1 ,5V et le drain à la masse, pour de faibles valeurs d'injection, presque tout le courant injecté traverse le collecteur. Dès que la tension de drain augmente, c'est à dire lorsque la différence de potentiel collecteur-drain diminue, le courant d'électrons à travers le collecteur diminue jusqu'à s'annuler, la tension appliquée étant trop faible pour activer l'effet tunnel. Pour des valeurs plus élevées de tension de drain, la différence de potentiel appliquée change de signe et des électrons sont injectés à partir du drain vers le collecteur. Pour éviter une telle situation, il faut travailler avec un niveau d'injection suffisant, c'est-à-dire avec une différence de potentiel émetteur-base plus grande que celle du collecteur-drain. Le canal de confinement 470 agit comme piège pour les électrons injectés, forçant le courant des électrons polarisés en spin à entrer dans la zone sous le collecteur. Ceci améliore la détection des électrons polarisés en spin, ainsi que la sensibilité de la cellule. D'autres manières d'obtenir ce confinement de courant d'électrons sous le collecteur, telle que l'utilisation d'une structure SOI avec une couche mince de silicium, s'entendent dans l'esprit de la présente invention et ne sont pas présentées. Il convient maintenant de tenir compte de la polarisation de spin des électrons injectés. Cette polarisation est fournie par l'un des deux états magnétiques possibles de l'émetteur 410. Cet état magnétique est transféré aux électrons injectés en leur fournissant un état de spin bien défini. A la détection, l'état magnétique du collecteur agit en tant que "filtre à spin", c'est-à-dire que les électrons dans un état déterminé de spin ont une probabilité plus élevée de franchir la barrière tunnel que celle des électrons dans l'autre état de spin, ceci compte tenu de l'aimantation de ce collecteur. Il s'ensuit que deux niveaux de courant peuvent être extraits du collecteur. Ces deux niveaux dépendent uniquement des aimantations relatives des deux couches magnétiques correspondantes. Ce phénomène est utilisé lors de la lecture de la mémoire. En effet, si l'aimantation d'une des deux couches magnétiques est fixée et si l'aimantation de l'autre couche peut changer, on peut employer l'état d'aimantation de cette autre couche pour stocker un bit d'information puisque deux états stables y sont disponibles. Un exemple de circuit de lecture est fourni par la suite. On note que l'aimantation de l'une ou l'autre des couches magnétiques peut être obtenue par différents moyens. Une solution consiste à utiliser l'anisotropie magnétique induite par le dépôt ou l'anisotropie de forme. Dans le cas présent, ce sont des formes rectangulaires qui sont adoptées pour les contacts mais d'autres formes qui pourraient faciliter le procédé d'écriture peuvent aussi être envisagées. En particulier, des formes différentes pour l'injecteur et le détecteur peuvent être utilisées afin d'obtenir une couche dont l'aimantation est plus dure à retourner que l'autre. La sensibilité est une fonction du rapport courant d'électrons injecté sur courant détecté. Plus précisément, la sensibilité est maximisée si le courant détecté (au collecteur) est largement inférieur au courant injecté (à l'émetteur). Une valeur de courant d'électrons détecté de 10% du courant d'électrons injecté fournit une sensibilité proche de sa valeur maximale, limitée quant à elle par les propriétés intrinsèques du matériau ferromagnétique. Pour une certaine tension émetteur-base Veb, on peut définir une différence de potentiel collecteur-drain Vcd donnant un rapport optimal des courants. Sauf indication contraire, toutes les tensions sont référencées à la base 460 qui est à la masse. Le drain 480 est également à la masse puisque l'injection est peu sensible à la tension de drain, tout au moins dans une certaine mesure. Dans ce cas, deux tensions, Ve à l'émetteur et Vc au collecteur, seront suffisantes pour caractériser le mécanisme d'injection et de détection. Dans le cas présent, Vbase = Vdrain = 0 ; Ve = - 2,5V (c'est à dire que Veb = - 2,5V) ; Vc = 1 ,5V (c'est à dire que Vcd = 1 ,5V). Avec ces valeurs de tension, on estime que le courant injecté à l'émetteur 410 vaut de l'ordre de quelques microampères (presque constant avec Vdrain jusqu'à 2,5V) et que le courant du collecteur est dans la gamme des centaines de nanoampères. On aboutit ainsi à un rapport courant détecté sur courant injecté d'environ 10%. Naturellement ce choix de tensions est indicatif et ne doit pas être considéré comme une caractéristique du dispositif. Il est toujours possible de rechercher des niveaux de tension différents pour la base et le drain ainsi que pour rémetteur et le collecteur dans le but d'obtenir des performances améliorées. La mémoire objet de l'invention est compatible avec un procédé CMOS standard. Sur le substrat 400 dopé, du silicium de type P dans le cas présent, les zones fortement dopées 461 , 481 et le canal de confinement 470 peu profond sont fabriquées avec des étapes bien connues telles que l'implantation ou la diffusion. Après dépôt d'un oxyde épais, des ouvertures sont ménagées pour les reprises de contact de la base 460 et du drain 480. Après avoir rempli ces ouvertures avec un matériau conducteur, des trous sont pratiqués pour les reprises de contact de l'émetteur 410 et des collecteurs 420, 430, 440, 450. Un oxyde « tunnel » de silicium mince est fabriqué ou déposé pour réaliser les couches tampon. Au-dessus de l'oxyde tunnel, un dépôt de matériau magnétique (Nickel-Fer par exemple) est effectué pour définir les couches magnétiques. Ensuite, les trous sont remplis d'un matériau conducteur afin de fournir des contacts pour l'émetteur et les collecteurs. Après, un procédé standard de métallisation définit les lignes de métal pour l'émetteur et les collecteurs ainsi que pour la base et le drain. Le procédé finit avec une couche de passivation et de nouvelles ouvertures pour les prises de contact. La méthode d'écriture de la mémoire fait partie de l'état de l'art. A titre d'exemple elle est semblable à celle exposée dans le document US 6 163 477. Afin d'écrire un bit unique dans une cellule, il faut changer l'état magnétique de la couche libre par un champ magnétique local. Ceci est réalisé par deux courants perpendiculaires dont l'intensité et la direction peuvent commuter l'aimantation de la couche concernée. En effet, l'intensité du courant individuel est choisie de façon telle qu'elle ne soit pas suffisante par elle-même pour commuter la couche magnétique : les deux courants combinés sont nécessaires. Ceci nous permet d'organiser les cellules selon une structure ordinaire de rangées et de colonnes, comme explicité par la suite. La méthode de lecture de la mémoire peut elle aussi être réalisée de bien des manières. A titre d'exemple et en référence à la figure 6, on précise en premier lieu que le drain 480 est maintenu à la masse par un transistor non représenté dans cette figure. Un circuit de référence de tension Vref, capable de générer suffisamment de courant, garde la ligne d'alimentation AL à une tension fixe. Si le premier transistor T1 est activé, il relie le premier collecteur 420 de la mémoire au deuxième transistor T2 et il est alors traversé par le courant de lecture Ir. Ce courant de lecture Ir est détecté et recopié par les deuxième T2 et troisième T3 transistors, comparé à un courant de référence Ic issu d'un générateur de courant CC lui-même alimenté au moyen de la ligne d'alimentation AL et il est copié par les quatrième T4 et cinquième T5 transistors. Le courant différentiel Δl = Ir - Ic est fourni à un convertisseur courant-tension CVC. Rappelons ici que le courant de lecture présentera deux valeurs distinctes, selon l'état de la mémoire. Si Le courant de référence Ic est égal au minimum des deux valeurs possibles du courant de lecture Ir, cette différence sera toujours positive. Le convertisseur CVC est suivi d'un comparateur COMP pour traiter l'information. Le générateur de courant CC peut être un circuit identique au bloc constitué par le collecteur 420 de la mémoire et les premier T1 , deuxième T2 et troisième T3 transistors. Dans ce cas, la cellule correspondante est employée comme cellule de référence. Dans cet exemple, un mécanisme de détection fondé sur la comparaison des courants est utilisé mais on pourrait employer d'autres mécanismes fondés sur la comparaison directe des tensions plutôt que des courants. Naturellement, plusieurs mémoires individuelles telles que celle décrite ci-dessus peuvent être associées pour réaliser un ensemble de mémorisation. L'arrangement classique d'un tel ensemble de mémorisation est une matrice dont les colonnes et les rangées sont accédées par un circuit d'adressage. Un exemple appliqué aux MRAM est présenté dans le document US 5 640 343 ou dans le document US 6 163 477. Cet arrangement permet une densité élevée avec une grande facilité d'adressage et il offre la possibilité d'une conception et d'un placement automatisés. L'invention est particulièrement adaptée aux circuits programmables pour lesquels il est souhaitable d'intégrer de la mémoire non volatile avec des circuits logiques, ceci à un surcoût minimal. Il est alors nécessaire d'avoir un procédé de fabrication le plus proche possible d'un procédé CMOS classique, comme mentionné plus haut, dans la présente introduction. L'exemple de réalisation de l'invention présenté ci-dessus a été choisi pour son caractère concret. Il ne serait cependant pas possible de répertorier de manière exhaustive tous les modes de réalisation que recouvre cette invention. En particulier, tout moyen décrit peut-être remplacé par un moyen équivalent sans sortir du cadre de la présente invention.

Claims

REVENDICATIONS
1) Mémoire magnétique comportant un premier module d'aimantation 101 , 201 , 310, 410 qui est un module maître dont la fonction est soit celle d'un injecteur soit celle d'un détecteur et un deuxième module d'aimantation 102, 202, 320, 420 qui est un module esclave dont la fonction est complémentaire de celle dudit premier module, caractérisée en ce qu'elle comporte au moins un module esclave additionnel 103, 203, 330, 430, 440.
2) Mémoire selon la revendication 1 , caractérisée en ce que lesdits modules esclaves 202, 203, 204, 205 sont disposés de part et d'autre dudit module maître 201.
3) Mémoire selon l'une quelconque des revendications 1 ou 2, caractérisée en ce qu'elle comporte de plus une première électrode de polarisation 360, 460.
4) Mémoire selon la revendication 3, caractérisée en ce qu'elle comporte de plus une deuxième électrode de polarisation 480.
5) Mémoire magnétique selon la revendication 3 caractérisée en ce que, lesdits modules maître 410 et esclaves 420, 430, 440, 450 figurant sur un substrat 400 semi-conducteur d'un premier type, elle comporte un canal 470 semi-conducteur d'un second type qui s'étend sur ledit substrat 400 sous l'un au moins desdits modules esclaves.
6) Mémoire selon la revendication 5, caractérisée en ce qu'elle comporte de plus une deuxième électrode de polarisation 480.
7) Mémoire selon l'une quelconque des revendications précédentes, caractérisée en ce que l'un au moins desdits modules d'aimantation 310, 320, 330, 340, 350 comporte une couche tampon 311 , 321 , 331 , 341 , 351 sur laquelle est disposée une couche magnétique 312, 322, 332, 342, 352. 8) Mémoire selon la revendication 7, caractérisée en ce que ladite couche tampon 311 , 321 , 331 , 341 , 351 est constituée d'un matériau isolant, l'épaisseur de cette couche tampon étant telle qu'elle permette une conduction par effet tunnel en direction de ladite couche magnétique 312, 322, 332, 342, 352.
9) Mémoire selon l'une quelconque des revendications précédentes, caractérisée en ce que la distance entre ledit module maître 101 , 201 , 310, 410 et le module esclave le plus éloigné 105, 205, 350, 450 est inférieure au double de la longueur de diffusion de spin.
10) Mémoire selon l'une quelconque des revendications 5 ou 6, caractérisée en ce que ledit substrat 300, 400 présente une conductivité de type P.
11) Mémoire selon l'une quelconque des revendications précédentes caractérisée en ce que, lesdits modules d'aimantation étant aptes à générer deux niveaux prédéterminés de courant dépendant de leurs aimantations respectives, elle est associée à un circuit de lecture qui comprend des moyens COMP pour comparer le courant Ir issu d'un de ces modules à l'un desdits niveaux prédéterminés Ic.
12) Mémoire selon la revendication 11 , caractérisée en ce que ledit niveau prédéterminé Ic est produit par une autre mémoire conforme à l'une quelconque des revendications 1 à 10.
13) Mémoire selon l'une quelconque des revendications 5, 6 ou 10, caractérisée en ce que, ledit canal 470 présente une épaisseur inférieure ou égale à 200 nanomètres.
PCT/FR2005/001360 2004-06-03 2005-06-02 Memoire magnetique comportant plusieurs modules d'aimantation WO2006000696A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0405974 2004-06-03
FR0405974A FR2871279A1 (fr) 2004-06-03 2004-06-03 Memoire magnetique comportant plusieurs modules d'aimantation

Publications (1)

Publication Number Publication Date
WO2006000696A1 true WO2006000696A1 (fr) 2006-01-05

Family

ID=34946325

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2005/001360 WO2006000696A1 (fr) 2004-06-03 2005-06-02 Memoire magnetique comportant plusieurs modules d'aimantation

Country Status (2)

Country Link
FR (1) FR2871279A1 (fr)
WO (1) WO2006000696A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9361963B2 (en) 2012-07-19 2016-06-07 Forschungsverbund Berlin E.V. Spintronic circuit and method of operation therefore

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002042457A (ja) * 2000-07-21 2002-02-08 Victor Co Of Japan Ltd 磁性メモリ
EP1359586A2 (fr) * 2002-04-30 2003-11-05 Hewlett-Packard Company Dispositif de mémoir et en particulier un amplificateur de lécture pour celui
EP1571712A1 (fr) * 2002-11-29 2005-09-07 Japan Science and Technology Agency Dispositif a injection de spins et dispositif magnetique utilisant le dispositif a injection de spins

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000504503A (ja) * 1996-12-02 2000-04-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 準２次元電子ガスを利用する横型磁電素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002042457A (ja) * 2000-07-21 2002-02-08 Victor Co Of Japan Ltd 磁性メモリ
EP1359586A2 (fr) * 2002-04-30 2003-11-05 Hewlett-Packard Company Dispositif de mémoir et en particulier un amplificateur de lécture pour celui
EP1571712A1 (fr) * 2002-11-29 2005-09-07 Japan Science and Technology Agency Dispositif a injection de spins et dispositif magnetique utilisant le dispositif a injection de spins

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 2002, no. 06 4 June 2002 (2002-06-04) *
SLAVA SAFAROV: "Mémoire Magnétique Integrée sur Silicium (MEMIS)", JOURNÉES RMNT, September 2003 (2003-09-01), Lille, pages 1, XP002354345 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9361963B2 (en) 2012-07-19 2016-06-07 Forschungsverbund Berlin E.V. Spintronic circuit and method of operation therefore

Also Published As

Publication number Publication date
FR2871279A1 (fr) 2005-12-09

Similar Documents

Publication Publication Date Title
EP2633525B1 (fr) Element magnetique inscriptible.
EP2599085B1 (fr) Element de memoire magnetique
EP2599138B1 (fr) Element magnetique inscriptible
US6744087B2 (en) Non-volatile memory using ferroelectric gate field-effect transistors
FR2499290A1 (fr) Dispositif de memoire dense remanent electriquement alterable avec electrode de couplage dans le substrat
CA2020718C (fr) Fusible mos a claquage d'oxyde et son application aux cartes a memoire
EP1430484A2 (fr) Memoire magnetique a ecriture par courant polarise en spin, mettant en oeuvre des alliages amorphes ferrimagnetiques et procede pour son ecriture
EP0337870A1 (fr) Mémoire et cellule mémoire statiques du type MIS, procédé de mémorisation
FR2923646A1 (fr) Cellule memoire sram dotee de transistors a structure multi-canaux verticale
WO2011158208A1 (fr) Memoire magnetoelectrique
FR3021804A1 (fr) Cellule memoire non volatile duale comprenant un transistor d'effacement
EP1418625A1 (fr) Procédé de mémorisation d'une donnée binaire dans une cellule-mémoire d'un circuit intégré de mémoire, circuit intégré correspondant et procédé de fabrication
EP2584606A2 (fr) Cellule mémoire dynamique munie d'un transistor à effet de champ à pente sous le seuil verticale
EP3373303A1 (fr) Verrou memoire tfet sans rafraichissement
WO2006000696A1 (fr) Memoire magnetique comportant plusieurs modules d'aimantation
FR3091019A1 (fr) Mémoire de puce électronique
WO2006000695A1 (fr) Memoire magnetique a canal de confinement
FR2897978A1 (fr) Cellule de memoire comportant un transistor moleculaire, dispositif comportant une pluralite de telles cellules et procede d'utilisation
FR2791814A1 (fr) Dispositif microelectronique a jonctions tunnel et reseau de memoires et capteur comprenant de tels dispositifs
EP3451340B1 (fr) Procédé de programmation d'une cellule mémoire dram à un transistor et dispositif mémoire
Zhao et al. Field enhanced charge carrier reconfiguration in electronic and ionic coupled dynamic polymer resistive memory
US10840298B1 (en) Vertical selector STT-MRAM architecture
FR3024272A1 (fr) Memoire non volatile a resistance programmable
CH633123A5 (en) Electrically reprogrammable non-volatile memory element
US10854255B1 (en) Vertical selector stt-MRAM architecture

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase