FR2871279A1 - Memoire magnetique comportant plusieurs modules d'aimantation - Google Patents

Abstract

La présente invention concerne une mémoire comportant un premier module d'aimantation 101 qui est un module maître dont la fonction est soit celle d'un injecteur soit celle d'un détecteur et un deuxième module d'aimantation 102 qui est un module esclave dont la fonction est complémentaire de celle du premier module.Cette mémoire comporte au moins un module esclave additionnel 103, 104, 105.

Description

2871279 1

Mémoire magnétique comportant plusieurs modules d'aimantation La présente invention concerne une mémoire magnétique comportant plusieurs modules d'aimantation, mémoire fonctionnant selon le principe de la détection de spin.

Les mémoires magnétiques sur silicium, encore appelées MRAM pour le terme anglais Magnetic Random Access Memory , ont connu un développement très rapide ces dernières années. Elles présentent en effet de nombreux avantages comme la non-volatilité de la mémoire FLASH , la rapidité de la mémoire SRAM et la densité de la mémoire DRAM . Outre ces nombreux avantages, elles offrent aussi un fonctionnement à très basse tension.

Dans sa version la plus simple, la cellule MRAM est constituée par deux couches de matériau ferromagnétique (habituellement NiFe) séparées par un matériau non magnétique isolant ou conducteur électrique. L'une de ces couches présente une aimantation fixée par exemple par couplage antiferromagnétique et l'autre couche présente une aimantation libre.

Lorsque le matériau non magnétique n'est pas non plus conducteur et s'il prend lui aussi la forme d'une couche mince interposée entre les deux couches magnétiques, il est susceptible de réaliser une barrière isolante tunnel (habituellement AI2O3). L'information est stockée dans un des deux états possibles d'aimantation de la couche magnétique libre, cet état pouvant être commuté au moyen d'un champ magnétique local induit par un courant électrique.

Une explication détaillée du fonctionnement de cette cellule est présentée dans le document US 5 640 343. Ce document qui peut être pris comme l'état de l'art de ces mémoires propose notamment une méthode d'écriture. L'information est lue en injectant un courant à travers la structure et en mesurant la résistance associée. Cette résistance varie lorsque l'aimantation des deux couches magnétiques passe de l'état parallèle à l'état anti-parallèle. Bien que la variation de résistance puisse atteindre 40%, des techniques particulières et des circuits dédiés sont nécessaires pour détecter efficacement cette variation, comme décrit par exemple dans le document US 6 055 178.

Dans certaines structures, le matériau non magnétique peut être un semiconducteur et plusieurs autres matériaux de natures différentes peuvent être disposés entre les couches ferromagnétiques. Par ailleurs, on rencontre des structures planes selon lesquelles les couches ferromagnétiques sont coplanaires plutôt que superposées.

En tout état de cause, une cellule de mémoire magnétique comporte un premier module d'aimantation dont la fonction est par exemple celle d'un injecteur d'électrons et un deuxième module d'aimantation dont la fonction est complémentaire de celle du premier module, soit un détecteur d'électrons dans le cas présent. Cette cellule comporte, en sus de ces deux modules d'aimantation, au minimum les lignes conductrices nécessaires pour écrire et lire un bit d'information. Lorsqu'il s'agit de réaliser un ensemble de mémorisation d'une pluralité de bits, il faut prévoir une pluralité correspondante de cellules. Il s'ensuit que l'encombrement d'une cellule, bien que relativement faible, conditionne directement l'encombrement de l'ensemble de mémorisation. Or la réduction de la taille des composants quels qu'ils soient est une préoccupation constante de l'homme du métier.

La présente invention a ainsi pour premier objet une mémoire élémentaire qui, de par sa définition, permet de réduire sensiblement les dimensions d'un ensemble incorporant un grand nombre de mémoires élémentaires.

Selon l'invention, une mémoire magnétique élémentaire comporte un premier module d'aimantation qui est un module maître dont la fonction est soit celle d'un injecteur soit celle d'un détecteur et un deuxième module d'aimantation qui est un module esclave dont la fonction est complémentaire de celle du premier module; en outre, cette mémoire comporte au moins un module esclave additionnel.

Ainsi, si une cellule est la structure requise pour stocker un bit d'information, la réalisation de n cellules nécessite (n + 1) modules d'aimantation selon l'invention au lieu de 2n modules selon l'état de l'art. Le module maître est partagé par toutes les cellules tandis que chaque cellule comporte son propre module esclave.

Avantageusement, les modules esclaves sont disposés de part et d'autre du module maître.

L'invention peut également prendre en compte les limitations d'une cellule se limitant à deux modules d'aimantation en ajoutant à la mémoire une première électrode de polarisation pour polariser les modules d'aimantation.

D'autre part, dans de nombreuses mémoires de l'état de l'art, notamment dans celle dérivée du transistor à effet de champ décrite dans le document US 2001/0031547 Al, les électrons polarisés en spin se dispersent dans la structure, ce qui limite la sensibilité de détection.

La présente invention a ainsi pour deuxième objet de modifier la structure de base de la mémoire afin d'en améliorer la sensibilité.

Suivant ce deuxième objet, le module maître et les modules esclaves figurant sur un substrat semi-conducteur d'un premier type, la mémoire comporte un canal semi-conducteur d'un second type qui s'étend sur le substrat sous l'un au moins de ces modules esclaves.

Ainsi, une amélioration conséquente de la sensibilité est obtenue en 10 focalisant le courant des électrons à proximité du point de détection au moyen du canal.

De préférence, ce canal présente une épaisseur inférieure ou égale à 200 nanomètres et le substrat présente une conductivité de type P. Par ailleurs, que la mémoire soit ou non pourvue d'un canal, les potentiels électriques de ses trois éléments actifs, à savoir la première électrode de polarisation ainsi que le premier et le deuxième modules d'aimantation, sont conditionnés par le fonctionnement du transistor. Il n'est pas donc pas possible de modifier librement ces potentiels pour optimiser l'injection d'électrons polarisés en spin, ni pour optimiser la détection de ces mêmes électrons.

La présente invention a ainsi pour troisième objet une mémoire magnétique à détection de spin dans laquelle l'injection et/ou la détection des électrons polarisés en spin sont sensiblement améliorées.

Suivant ce troisième objet, la mémoire comporte de plus une deuxième électrode de polarisation.

Quelle que soit la structure adoptée, selon un mode réalisation privilégié, l'un au moins des modules d'aimantation comporte une couche tampon sur laquelle est disposée une couche magnétique.

Avantageusement, cette couche tampon est constituée d'un matériau isolant, l'épaisseur de cette couche tampon étant telle qu'elle permette une 30 conduction par effet tunnel en direction de la couche magnétique.

Selon une caractéristique additionnelle de la mémoire, la distance entre le module maître et le module esclave le plus éloigné est inférieure au double de la longueur de diffusion de spin.

L'invention propose également un circuit de lecture.

A cet effet, les modules d'aimantation étant aptes à générer deux niveaux prédéterminés de courant dépendant de leurs aimantations respectives, la mémoire est associée à un circuit de lecture qui comprend des moyens pour comparer le courant Ir issu d'un de ces modules à l'un des niveaux prédéterminés Ic.

De préférence, ce niveau prédéterminé le est produit par une autre 5 mémoire conforme à l'invention.

La présente invention apparaîtra maintenant avec plus de détails dans le cadre de la description qui suit d'exemples de réalisation donnés à titre illustratif en se référant aux figures annexées qui représentent: - la figure 1, un premier mode de réalisation d'une mémoire, la figure 2, un second mode de réalisation d'une mémoire, la figure 3, un troisième mode de réalisation d'une mémoire, la figure 4, un quatrième mode de réalisation d'une mémoire, la figure 5, un cinquième mode de réalisation d'une mémoire, et - la figure 6, un circuit de lecture pour une quelconque mémoire.

Les éléments présents dans plusieurs figures sont affectés d'une seule et même référence.

En se reportant à la figure 1, selon un premier mode réalisation, la mémoire magnétique est disposée sur un substrat semi-conducteur 100 d'un premier type, le type P dans le cas présent. Un premier module d'aimantation 101 est ici un injecteur d'électrons polarisés en spin. II est constitué d'une première couche magnétique déposée sur le substrat 100, couche qui est reliée électriquement à la masse.

La mémoire comporte également un deuxième module d'aimantation 102 qui joue le rôle de détecteur d'électrons polarisés en spin. Ce deuxième module est analogue au premier. Egalement disposé sur le substrat 100, il est formé d'une deuxième couche magnétique susceptible d'être portée à un potentiel de lecture.

Avantageusement, les couches magnétiques sont réalisées à partir d'un matériau adéquat capable d'effectuer la sélection en spin des électrons. Ce matériau est par exemple un matériau ferromagnétique tel que NickelFer ou Fer-Cobalt, mais il pourrait être différent. On pense notamment à un semi-metal ferromagnétique tel que LaSrMnO3.

Selon l'invention, la mémoire comporte à la suite du premier 101 et du deuxième 102 modules d'aimantation, un troisième 103 et, éventuellement, un 35 quatrième 104 et un cinquième 105 modules d'aimantation.

2871279 5 Les troisième 103, quatrième 104 et un cinquième 105 modules d'aimantation sont identiques au deuxième module 102, tous ces modules étant des détecteurs.

L'injecteur présente une aimantation prédéterminée tandis que les détecteurs, utilisés pour stocker chacun un bit d'information, présentent une aimantation qui change d'état en fonction de la valeur du bit stocké. On conviendra donc de dénommer l'injecteur module maître et les détecteurs modules esclaves.

La lecture d'un quelconque détecteur se fait en appliquant un potentiel positif + V sur sa couche magnétique afin d'injecter des électrons dans le substrat 100 au moyen de l'injecteur 101. Les électrons injectés présentent une composante en spin majoritaire qui est dictée par l'aimantation de l'injecteur. Ainsi, le courant détecté sera différent selon que le détecteur présente une aimantation parallèle ou antiparallèle à celle de l'injecteur.

Il n'est toutefois pas possible d'augmenter indéfiniment le nombre de détecteurs. En effet, la quantité d'électrons disponibles avec un état déterminé de spin sous le détecteur pour la sélection peut être considérablement réduite par différents mécanismes tel que la relaxation de spin.

Il est donc préférable que la distance caractéristique d qui sépare l'injecteur 101 du détecteur le plus éloigné, le cinquième module d'aimantation 105 dans le cas présent, soit inférieure à la longueur de diffusion de spin Ls. Bien entendu, cette distance peut être plus importante, le double de la longueur de diffusion Ls par exemple, ceci au détriment de la sensibilité.

Dans le silicium à température ambiante, Ls, la longueur de diffusion de spin est de l'ordre de quelques microns. Pour des distances d inférieures à Ls, la relaxation de spin est donc un phénomène négligeable et le spin devient une caractéristique propre à chaque électron.

A titre d'exemple, pour un courant de 1 A, le temps de vol est estimé à moins de 1 nanoseconde, temps requis pour remplacer tous les électrons sous le détecteur par des électrons injectés avec un état donné de spin. On peut donc adopter une distance caractéristique de l'ordre de la dizaine de m dans un substrat présentant un dopage approprié.

En se reportant à la figure 2, selon un deuxième mode de réalisation, la mémoire peut être agencée différemment pour augmenter le nombre de modules 35 esclaves associés a un même module maître.

Maintenant, la mémoire comporte au centre du substrat 200 un premier module d'aimantation 201 qui est ici un détecteur d'électrons. Il est constitué d'une première couche magnétique qui est reliée électriquement à la masse.

La mémoire comporte également un deuxième module d'aimantation 202 qui joue le rôle d'injecteur d'électrons polarisés en spin. Ce deuxième module est analogue au premier et disposé à sa droite. Il est formé d'une deuxième couche magnétique susceptible d'être portée à un potentiel de lecture.

La mémoire comporte en plus un troisième module d'aimantation 203 qui est ici agencé à gauche du premier module 201. Elle comporte éventuellement un quatrième module 204 disposé à droite du deuxième module 202 et un cinquième module 205 disposé à gauche du troisième module 203.

On double ainsi sensiblement le nombre de modules esclaves qui peuvent être associés à un module maître en disposant ceux-là de part et d'autre de celui-ci.

Les troisième 203, quatrième 204 et cinquième 205 modules d'aimantation sont identiques au deuxième module 202, tous ces modules étant des injecteurs.

Le détecteur 201 présente une aimantation prédéterminée tandis que les injecteurs, utilisés pour stocker chacun un bit d'information, présentent une aimantation qui change d'état en fonction de la valeur du bit stocké. On conviendra donc ici de dénommer le détecteur module maître et les injecteurs modules esclaves.

La lecture d'un quelconque injecteur se fait en appliquant un potentiel négatif - V sur sa couche magnétique afin de détecter les électrons qu'il injecte 25 dans le substrat 200 au moyen du détecteur 201.

Ainsi, la mémoire peut être réalisée soit avec un injecteur et une pluralité de détecteurs soit avec un détecteur et une pluralité d'injecteurs. Les fonctions de l'injecteur et du détecteur sont de fait complémentaires.

Une limitation de la structure décrite dans les deux premiers modes de réalisation provient du fait que les couches ferromagnétiques sont déposées directement sur le substrat. Ceci a comme conséquence la formation d'une barrière Schottky entre la couche ferromagnétique et le substrat. Or le rendement d'injection des électrons à travers une telle barrière est très bas.

En se reportant à la figure 3, selon un troisième mode de réalisation, la mémoire présente une efficacité accrue car elle substitue des jonctions tunnel aux barrières Schottky.

La littérature technique a répandu le fait qu'une telle jonction permet d'améliorer l'injection des électrons polarisés car elle préserve la polarisation des électrons injectés, contrairement à une barrière Schottky.

La mémoire magnétique est disposée sur un substrat 300. Un premier module d'aimantation 310 est ici un injecteur d'électrons polarisés en spin. Il comporte une première couche tampon 311 au contact du substrat 300 et une première couche magnétique 312 disposée sur cette première couche tampon 311.

De préférence, la première couche tampon 311 est en un matériau isolant tel que le dioxyde de silicium (SiO2) ou l'alumine (AI2O3). Elle présente une épaisseur suffisamment fine, d'une fraction de nanomètre à quelques nanomètres, pour que la conduction entre la première couche magnétique 312 et le substrat 300 soit dominée par l'effet tunnel.

L'empilement substrat 300, première couche tampon 311, première 15 couche magnétique 312, constitue donc une jonction tunnel.

De sorte que cette jonction tunnel puisse être polarisée convenablement, une première électrode de polarisation 360 est agencée en contact ohmique avec le substrat 300. Pour améliorer ce contact, on peut prévoir une zone fortement dopée 361 sur le substrat au-dessous de la première électrode 361.

Ici, cette électrode est reliée à la masse.

La mémoire comporte également un deuxième module d'aimantation 320 qui est un détecteur. Ce deuxième module est analogue au premier. Disposé sur le substrat 300, il est de préférence formé d'une deuxième couche tampon 321 au contact du substrat 300 et d'une deuxième couche magnétique 322 disposée sur cette deuxième couche tampon 321.

On a mentionné plus haut qu'une jonction tunnel permet d'accroître sensiblement l'efficacité d'injection des électrons polarisés. Une telle jonction permet de manière analogue d'améliorer la détection de ces électrons polarisés.

Ainsi, avantageusement, la deuxième couche tampon 321 est en matériau isolant pour réaliser une deuxième jonction tunnel matérialisée par I empilement substrat 300, deuxième couche tampon 321, deuxième couche magnétique 322.

La mémoire comporte en plus, à la suite du deuxième module 320, un troisième 330, un quatrième 340 et un cinquième 350 modules d'aimantation.

Ces trois derniers modules d'aimantation 330, 340, 350 sont identiques au deuxième module 320, tous ces modules étant des détecteurs.

La lecture d'un quelconque détecteur se fait en appliquant un potentiel positif + V1 sur sa couche magnétique et en appliquant un potentiel négatif V2 sur la couche magnétique de l'injecteur.

Naturellement, ici encore un agencement complémentaire peut être envisagé, en adoptant un seul détecteur et une pluralité d'injecteurs.

En se reportant à la figure 4, selon un quatrième mode de réalisation, la mémoire présente une sensibilité accrue. La disposition des différents modules d'aimantation par rapport à l'électrode de polarisation est inversée par comparaison à celle du troisième mode de réalisation.

Ainsi, la mémoire magnétique est disposée sur un substrat semi-conducteur 400 d'un premier type, le type P dans le cas présent. Un premier module d'aimantation 410 est ici un injecteur. II est placé à gauche d'une première électrode de polarisation 460 agencée en contact ohmique avec le substrat 400. On peut également prévoir une zone fortement dopée 461 sur le substrat au-dessous de cette électrode 460.

La mémoire comporte également un deuxième module d'aimantation 420 qui est un détecteur et, à la suite, un troisième 430, un quatrième 440 et un cinquième 450 modules d'aimantation. Ces trois derniers modules d'aimantation 430, 440, 450 sont identiques au deuxième module 420, tous ces modules étant des détecteurs.

Le substrat 400 comporte de plus un canal de confinement 470. Ce canal 470 présente une conductivité d'un deuxième type, le type N dans le cas présent. Par canal, on entend un volume entièrement fermé, un parallélépipède rectangle délimité par six faces à titre d'exemple.

Selon l'axe longitudinal de la mémoire, le canal de confinement 470 s'étend sous les détecteurs. II prend naissance entre l'injecteur 410 et le premier détecteur 420, à savoir entre les deux premiers modules d'aimantation, pour se terminer au-delà du quatrième détecteur 450.

Selon la direction perpendiculaire au substrat 400, le canal de confinement 470 présente une épaisseur de quelques dizaines de nanomètres, typiquement 50 nanomètres, de préférence sans excéder 200 nanomètres. Si ce canal est réalisé par implantation ionique, cette épaisseur est ajustable au moyen de l'énergie d'implantation.

Selon sa troisième dimension, le canal de confinement 110 présente une 35 largeur sensiblement équivalente à celle des modules d'aimantation. Avantageusement, celle-là n'excède pas celles-ci de plus de 200 %.

La circulation des électrons est ainsi majoritairement cantonnée dans ce canal 470 qui présente un volume restreint. On évite ainsi que les électrons injectés' par le premier module d'aimantation 410, la plupart d'entre eux avec le spin "up" par exemple, se distribuent presque uniformément dans le substrat.

L'invention permet ainsi d'améliorer fortement la sensibilité de détection des électrons. Cependant, la polarisation des détecteurs 420, 430, 440, 450 dépend du potentiel appliqué sur la première électrode de polarisation 460.

Ainsi, en référence à la figure 5, pour améliorer la sélectivité en spin de la détection, il est préférable de disposer une seconde électrode de polarisation 480 à proximité du dernier détecteur 450. Là aussi, on peut prévoir une zone fortement dopée 481 sur le substrat 400 au-dessous de la seconde électrode. Bien que le canal de confinement 470 ne soit pas indispensable dans cette configuration à deux électrodes de polarisation, il améliore les performances et il est alors souhaitable qu'il soit en contact avec la seconde électrode 480, ou éventuellement avec la zone fortement dopée 481.

Bien que ce ne soit pas représenté sur la figure, chaque module d'aimantation est associé à une jonction tunnel.

Par analogie avec le vocabulaire employé dans la microélectronique, on dénomme maintenant émetteur, collecteurs, drain et base respectivement l'injecteur 410, les détecteurs 420, 430, 440, 450, la deuxième électrode de polarisation 480 et la première électrode de polarisation 460.

En appliquant une polarisation appropriée entre l'émetteur 410 et la base 460, un courant d'électrons est injecté par effet tunnel à travers la couche tampon de l'injecteur 410, ce mécanisme étant qualifié d'injection et, par abus de langage, le couple émetteur-base d'injecteur. Le courant de recombinaison dans la base est au moins deux ordres de grandeur plus petit que le courant injecté (avec un choix approprié de la polarisation d'émetteur, des géométries et des niveaux de dopage du semi-conducteur). Ainsi, les électrons injectés ne restent pas dans l'injecteur mais se dirigent vers le canal si la jonction matérialisée par l'extrémité de ce canal 470 située entre les deux premiers modules d'aimantation 410, 420 est correctement polarisée.

En appliquant une polarisation appropriée entre l'un des collecteurs 420, 430, 440, 450 et le drain 480, une partie de ce courant d'électrons est détournée vers le collecteur par effet tunnel, ce mécanisme étant qualifié de détection et, par abus de langage, le couple drain-collecteur de détecteur. Le courant d'électrons injectés présente une polarisation en spin élevée, ce qui signifie qu'il existe une grande majorité d'électrons dans un état donné de spin, "up" ou "down".

Dans une certaine mesure, l'injecteur peut être considéré comme un générateur de courant d'électrons, indépendant du potentiel du drain 480. Le courant d'électrons injectés dépend seulement de la tension émetteurbase et de paramètres physiques, parmi lesquels le plus important est l'épaisseur de la couche tampon de la jonction tunnel. Par exemple, on peut estimer un courant injecté de l'ordre de quelques microampères pour une tension émetteur-base de 2,5V et pour une épaisseur de cette couche de 2nm. En outre, si ce courant est assez élevé, il est presque indépendant de la détection: seulement une petite fraction de ce courant est détectée par le collecteur, fraction contrôlée par la différence de potentiel collecteur-drain. En conservant le collecteur à 1,5V et le drain à la masse, pour de faibles valeurs d'injection, presque tout le courant injecté traverse le collecteur. Dès que la tension de drain augmente, c'est à dire lorsque la différence de potentiel collecteur- drain diminue, le courant d'électrons à travers le collecteur diminue jusqu'à s'annuler, la tension appliquée étant trop faible pour activer l'effet tunnel. Pour des valeurs plus élevées de tension de drain, la différence de potentiel appliquée change de signe et des électrons sont injectés à partir du drain vers le collecteur. Pour éviter une telle situation, il faut travailler avec un niveau d'injection suffisant, c'est- à-dire avec une différence de potentiel émetteur-base plus grande que celle du collecteur-drain.

Le canal de confinement 470 agit comme piège pour les électrons injectés, forçant le courant des électrons polarisés en spin à entrer dans la zone sous le collecteur. Ceci améliore la détection des électrons polarisés en spin, ainsi que la sensibilité de la cellule. D'autres manières d'obtenir ce confinement de courant d'électrons sous le collecteur, telle que l'utilisation d'une structure SOI avec une couche mince de silicium, s'entendent dans l'esprit de la présente invention et ne sont pas présentées.

II convient maintenant de tenir compte de la polarisation de spin des électrons injectés. Cette polarisation est fournie par l'un des deux états magnétiques possibles de l'émetteur 410. Cet état magnétique est transféré aux électrons injectés en leur fournissant un état de spin bien défini. A la détection, l'état magnétique du collecteur agit en tant que "filtre à spin", c'est-à-dire que les électrons dans un état déterminé de spin ont une probabilité plus élevée de franchir la barrière tunnel que celle des électrons dans l'autre état de spin, ceci compte tenu de l'aimantation de ce collecteur. Il s'ensuit que deux niveaux de courant peuvent être extraits du collecteur. Ces deux niveaux dépendent uniquement des aimantations relatives des deux couches magnétiques correspondantes. Ce phénomène est utilisé lors de la lecture de la mémoire. En effet, si l'aimantation d'une des deux couches magnétiques est fixée et si l'aimantation de l'autre couche peut changer, on peut employer l'état d'aimantation de cette autre couche pour stocker un bit d'information puisque deux états stables y sont disponibles. Un exemple de circuit de lecture est fourni par la suite.

On note que l'aimantation de l'une ou l'autre des couches magnétiques peut être obtenue par différents moyens. Une solution consiste à utiliser l'anisotropie magnétique induite par le dépôt ou l'anisotropie de forme. Dans le cas présent, ce sont des formes rectangulaires qui sont adoptées pour les contacts mais d'autres formes qui pourraient faciliter le procédé d'écriture peuvent aussi être envisagées. En particulier, des formes différentes pour l'injecteur et le détecteur peuvent être utilisées afin d'obtenir une couche dont l'aimantation est plus dure à retourner que l'autre.

La sensibilité est une fonction du rapport courant d'électrons injecté sur courant détecté. Plus précisément, la sensibilité est maximisée si le courant détecté (au collecteur) est largement inférieur au courant injecté (à l'émetteur).

Une valeur de courant d'électrons détecté de 10% du courant d'électrons injecté fournit une sensibilité proche de sa valeur maximale, limitée quant à elle par les propriétés intrinsèques du matériau ferromagnétique. Pour une certaine tension émetteur-base Veb, on peut définir une différence de potentiel collecteur-drain Vcd donnant un rapport optimal des courants.

Sauf indication contraire, toutes les tensions sont référencées à la base 460 qui est à la masse. Le drain 480 est également à la masse puisque l'injection est peu sensible à la tension de drain, tout au moins dans une certaine mesure. Dans ce cas, deux tensions, Ve à l'émetteur et Vc au collecteur, seront suffisantes pour caractériser le mécanisme d'injection et de détection. Dans le cas présent, Vbase = Vdrain = 0; Ve = - 2,5V (c'est à dire que Veb = - 2,5V) ; Vc = 1,5V (c'est à dire que Vcd = 1,5V). Avec ces valeurs de tension, on estime que le courant injecté à l'émetteur 410 vaut de l'ordre de quelques microampères (presque constant avec Vdrain jusqu'à 2,5V) et que le courant du collecteur est dans la gamme des centaines de nanoampères. On aboutit ainsi à un rapport courant détecté sur courant injecté d'environ 10%. Naturellement ce choix de tensions est indicatif et ne doit pas être considéré comme une caractéristique du dispositif. II est toujours possible de rechercher des niveaux de tensiondifférents pour la base et le drain ainsi que pour l'émetteur et le collecteur dans le but d'obtenir des performances améliorées.

La mémoire objet de l'invention est compatible avec un procédé CMOS standard. Sur le substrat 400 dopé, du silicium de type P dans le cas présent, les zones fortement dopées 461, 481 et le canal de confinement 470 peu profond sont fabriquées avec des étapes bien connues telles que l'implantation ou la diffusion. Après dépôt d'un oxyde épais, des ouvertures sont ménagées pour les reprises de contact de la base 460 et du drain 480. Après avoir rempli ces ouvertures avec un matériau conducteur, des trous sont pratiqués pour les reprises de contact de l'émetteur 410 et des collecteurs 420, 430, 440, 450. Un oxyde tunnel de silicium mince est fabriqué ou déposé pour réaliser les couches tampon. Au-dessus de l'oxyde tunnel, un dépôt de matériau magnétique (Nickel-Fer par exemple) est effectué pour définir les couches magnétiques.

Ensuite, les trous sont remplis d'un matériau conducteur afin de fournir des contacts pour l'émetteur et les collecteurs. Après, un procédé standard de métallisation définit les lignes de métal pour l'émetteur et les collecteurs ainsi que pour la base et le drain. Le procédé finit avec une couche de passivation et de nouvelles ouvertures pour les prises de contact.

La méthode d'écriture de la mémoire fait partie de l'état de l'art. A titre d'exemple elle est semblable à celle exposée dans le document US 6 163 477. Afin d'écrire un bit unique dans une cellule, il faut changer l'état magnétique de la couche libre par un champ magnétique local. Ceci est réalisé par deux courants perpendiculaires dont l'intensité et la direction peuvent commuter l'aimantation de la couche concernée. En effet, l'intensité du courant individuel est choisie de façon telle qu'elle ne soit pas suffisante par elle-même pour commuter la couche magnétique: les deux courants combinés sont nécessaires. Ceci nous permet d'organiser les cellules selon une structure ordinaire de rangées et de colonnes, comme explicité par la suite.

La méthode de lecture de la mémoire peut elle aussi être réalisée de bien des manières. A titre d'exemple et en référence à la figure 6, on précise en premier lieu que le drain 480 est maintenu à la masse par un transistor non représenté dans cette figure. Un circuit de référence de tension Vref, capable de générer suffisamment de courant, garde la ligne d'alimentation AL à une tension fixe. Si le premier transistor Ti est activé, il relie le premier collecteur 420 de la mémoire au deuxième transistor T2 et il est alors traversé par le courant de lecture Ir. Ce courant de lecture Ir est détecté et recopié par les deuxième T2 et troisième T3 transistors, comparé à un courant de référence le issu d'un générateur de courant CC lui-même alimenté au moyen de la ligne d'alimentation AL et il est copié par les quatrième T4 et cinquième T5 transistors. Le courant différentiel Al = Ir - le est fourni à un convertisseur courant-tension CVC. Rappelons ici que le courant de lecture présentera deux valeurs distinctes, selon l'état de la mémoire. Si Le courant de référence le est égal au minimum des deux valeurs possibles du courant de lecture Ir, cette différence sera toujours positive. Le convertisseur CVC est suivi d'un comparateur COMP pour traiter l'information.

Le générateur de courant CC peut être un circuit identique au bloc constitué par le collecteur 420 de la mémoire et les premier Ti, deuxième T2 et troisième T3 transistors. Dans ce cas, la cellule correspondante est employée comme cellule de référence.

Dans cet exemple, un mécanisme de détection fondé sur la comparaison 15 des courants est utilisé mais on pourrait employer d'autres mécanismes fondés sur la comparaison directe des tensions plutôt que des courants.

Naturellement, plusieurs mémoires individuelles telles que celle décrite ci-dessus peuvent être associées pour réaliser un ensemble de mémorisation. L'arrangement classique d'un tel ensemble de mémorisation est une matrice dont les colonnes et les rangées sont accédées par un circuit d'adressage. Un exemple appliqué aux MRAM est présenté dans le document US 5 640 343 ou dans le document US 6 163 477. Cet arrangement permet une densité élevée avec une grande facilité d'adressage et il offre la possibilité d'une conception et d'un placement automatisés.

L'invention est particulièrement adaptée aux circuits programmables pour lesquels il est souhaitable d'intégrer de la mémoire non volatile avec des circuits logiques, ceci à un surcoût minimal. II est alors nécessaire d'avoir un procédé de fabrication le plus proche possible d'un procédé CMOS classique, comme mentionné plus haut, dans la présente introduction.

L'exemple de réalisation de l'invention présenté ci-dessus a été choisi pour son caractère concret. Il ne serait cependant pas possible de répertorier de manière exhaustive tous les modes de réalisation que recouvre cette invention. En particulier, tout moyen décrit peut-être remplacé par un moyen équivalent sans sortir du cadre de la présente invention.

Claims (11)

REVENDICATIONS

1) Mémoire magnétique comportant un premier module d'aimantation 101, 201, 310, 410 qui est un module maître dont la fonction est soit celle d'un injecteur soit celle d'un détecteur et un deuxième module d'aimantation 102, 202, 320, 420 qui est un module esclave dont la fonction est complémentaire de celle dudit premier module, caractérisée en ce qu'elle comporte au moins un module esclave additionnel 103, 203, 330, 430, 440.

Mémoire selon la revendication 1, caractérisée en ce que lesdits modules esclaves 202, 203, 204, 205 sont disposés de part et d'autre dudit module maître 201.

3) Mémoire selon l'une quelconque des revendications 1 ou 2, caractérisée en ce qu'elle comporte de plus une première électrode de polarisation 360, 460.

4) Mémoire selon la revendication 3, caractérisée en ce qu'elle comporte de plus une deuxième électrode de polarisation 480.

5) Mémoire magnétique selon la revendication 3 caractérisée en ce que, lesdits modules maître 410 et esclaves 420, 430, 440, 450 figurant sur un substrat 400 semi-conducteur d'un premier type, elle comporte un canal 470 semi-conducteur d'un second type qui s'étend sur ledit substrat 400 sous l'un au moins desdits modules esclaves.

6) Mémoire selon la revendication 5, caractérisée en ce qu'elle comporte de plus une deuxième électrode de polarisation 480.

7) Mémoire selon l'une quelconque des revendications précédentes, caractérisée en ce que l'un au moins desdits modules d'aimantation 310, 320, 330, 340, 350 comporte une couche tampon 311, 321, 331, 341, 351 sur laquelle est disposée une couche magnétique 312, 322, 332, 342, 352.

8) Mémoire selon la revendication 7, caractérisée en ce que ladite couche tampon 311, 321, 331, 341, 351 est constituée d'un matériau isolant, l'épaisseur de cette couche tampon étant telle qu'elle permette une conduction par effet tunnel en direction de ladite couche magnétique 312, 322, 332, 342, 352.

9) Mémoire selon l'une quelconque des revendications précédentes, caractérisée en ce que la distance entre ledit module maître 101, 201, 310, 410 et le module esclave le plus éloigné 105, 205, 350, 450 est inférieure au double de la longueur de diffusion de spin.

10) Mémoire selon l'une quelconque des revendications 5 ou 6, caractérisée en ce que ledit substrat 300, 400 présente une conductivité de type P. 11) Mémoire selon l'une quelconque des revendications précédentes caractérisée en ce que, lesdits modules d'aimantation étant aptes à générer deux niveaux prédéterminés de courant dépendant de leurs aimantations respectives, elle est associée à un circuit de lecture qui comprend des moyens COMP pour comparer le courant Ir issu d'un de ces modules à l'un desdits niveaux prédéterminés Ic.

12) Mémoire selon la revendication 11, caractérisée en ce que ledit niveau prédéterminé le est produit par une autre mémoire conforme à l'une quelconque des revendications 1 à 10.

13) Mémoire selon l'une quelconque des revendications 5, 6 ou 10, caractérisée en ce que, ledit canal 470 présente une épaisseur inférieure ou égale à 200 nanomètres.