WO2005015427A1 - Prozessor-anordnung, textilgewebestruktur, flächenverkleidungsstruktur und verfahren zum übertragen von elektronischen nachrichten zwischen prozessoren einer prozessor-anordnung - Google Patents

Prozessor-anordnung, textilgewebestruktur, flächenverkleidungsstruktur und verfahren zum übertragen von elektronischen nachrichten zwischen prozessoren einer prozessor-anordnung Download PDF

Info

Publication number
WO2005015427A1
WO2005015427A1 PCT/DE2004/001751 DE2004001751W WO2005015427A1 WO 2005015427 A1 WO2005015427 A1 WO 2005015427A1 DE 2004001751 W DE2004001751 W DE 2004001751W WO 2005015427 A1 WO2005015427 A1 WO 2005015427A1
Authority
WO
WIPO (PCT)
Prior art keywords
processor
processors
message
electronic messages
sensor
Prior art date
Application number
PCT/DE2004/001751
Other languages
English (en)
French (fr)
Inventor
Guido Stromberg
Thomas Sturm
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to EP04762596A priority Critical patent/EP1652104B1/de
Priority to DE502004007620T priority patent/DE502004007620D1/de
Publication of WO2005015427A1 publication Critical patent/WO2005015427A1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/011—Arrangements for interaction with the human body, e.g. for user immersion in virtual reality
    • D—TEXTILES; PAPER
    • D03—WEAVING
    • D03D—WOVEN FABRICS; METHODS OF WEAVING; LOOMS
    • D03D15/00—Woven fabrics characterised by the material, structure or properties of the fibres, filaments, yarns, threads or other warp or weft elements used
    • D03D15/20—Woven fabrics characterised by the material, structure or properties of the fibres, filaments, yarns, threads or other warp or weft elements used characterised by the material of the fibres or filaments constituting the yarns or threads
    • D03D15/283—Woven fabrics characterised by the material, structure or properties of the fibres, filaments, yarns, threads or other warp or weft elements used characterised by the material of the fibres or filaments constituting the yarns or threads synthetic polymer-based, e.g. polyamide or polyester fibres
    • D—TEXTILES; PAPER
    • D03—WEAVING
    • D03D—WOVEN FABRICS; METHODS OF WEAVING; LOOMS
    • D03D1/00—Woven fabrics designed to make specified articles
    • D03D1/0088—Fabrics having an electronic function
    • D—TEXTILES; PAPER
    • D03—WEAVING
    • D03D—WOVEN FABRICS; METHODS OF WEAVING; LOOMS
    • D03D15/00—Woven fabrics characterised by the material, structure or properties of the fibres, filaments, yarns, threads or other warp or weft elements used
    • D—TEXTILES; PAPER
    • D03—WEAVING
    • D03D—WOVEN FABRICS; METHODS OF WEAVING; LOOMS
    • D03D15/00—Woven fabrics characterised by the material, structure or properties of the fibres, filaments, yarns, threads or other warp or weft elements used
    • D03D15/20—Woven fabrics characterised by the material, structure or properties of the fibres, filaments, yarns, threads or other warp or weft elements used characterised by the material of the fibres or filaments constituting the yarns or threads
    • D03D15/242—Woven fabrics characterised by the material, structure or properties of the fibres, filaments, yarns, threads or other warp or weft elements used characterised by the material of the fibres or filaments constituting the yarns or threads inorganic, e.g. basalt
    • D03D15/25—Metal
    • D03D15/258—Noble metal
    • D—TEXTILES; PAPER
    • D03—WEAVING
    • D03D—WOVEN FABRICS; METHODS OF WEAVING; LOOMS
    • D03D15/00—Woven fabrics characterised by the material, structure or properties of the fibres, filaments, yarns, threads or other warp or weft elements used
    • D03D15/20—Woven fabrics characterised by the material, structure or properties of the fibres, filaments, yarns, threads or other warp or weft elements used characterised by the material of the fibres or filaments constituting the yarns or threads
    • D03D15/242—Woven fabrics characterised by the material, structure or properties of the fibres, filaments, yarns, threads or other warp or weft elements used characterised by the material of the fibres or filaments constituting the yarns or threads inorganic, e.g. basalt
    • D03D15/267—Glass
    • D—TEXTILES; PAPER
    • D03—WEAVING
    • D03D—WOVEN FABRICS; METHODS OF WEAVING; LOOMS
    • D03D15/00—Woven fabrics characterised by the material, structure or properties of the fibres, filaments, yarns, threads or other warp or weft elements used
    • D03D15/50—Woven fabrics characterised by the material, structure or properties of the fibres, filaments, yarns, threads or other warp or weft elements used characterised by the properties of the yarns or threads
    • D03D15/547—Woven fabrics characterised by the material, structure or properties of the fibres, filaments, yarns, threads or other warp or weft elements used characterised by the properties of the yarns or threads with optical functions other than colour, e.g. comprising light-emitting fibres
    • D—TEXTILES; PAPER
    • D03—WEAVING
    • D03D—WOVEN FABRICS; METHODS OF WEAVING; LOOMS
    • D03D15/00—Woven fabrics characterised by the material, structure or properties of the fibres, filaments, yarns, threads or other warp or weft elements used
    • D03D15/60—Woven fabrics characterised by the material, structure or properties of the fibres, filaments, yarns, threads or other warp or weft elements used characterised by the warp or weft elements other than yarns or threads
    • D03D15/67—Metal wires
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B25/00—Alarm systems in which the location of the alarm condition is signalled to a central station, e.g. fire or police telegraphic systems
    • G08B25/009—Signalling of the alarm condition to a substation whose identity is signalled to a central station, e.g. relaying alarm signals in order to extend communication range
    • D—TEXTILES; PAPER
    • D10—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B2101/00—Inorganic fibres
    • D10B2101/02—Inorganic fibres based on oxides or oxide ceramics, e.g. silicates
    • D10B2101/06—Glass
    • D—TEXTILES; PAPER
    • D10—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B2101/00—Inorganic fibres
    • D10B2101/10—Inorganic fibres based on non-oxides other than metals
    • D10B2101/12—Carbon; Pitch
    • D—TEXTILES; PAPER
    • D10—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B2101/00—Inorganic fibres
    • D10B2101/20—Metallic fibres
    • D—TEXTILES; PAPER
    • D10—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B2401/00—Physical properties
    • D10B2401/16—Physical properties antistatic; conductive
    • D—TEXTILES; PAPER
    • D10—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B2401/00—Physical properties
    • D10B2401/20—Physical properties optical
    • D—TEXTILES; PAPER
    • D10—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B2403/00—Details of fabric structure established in the fabric forming process
    • D10B2403/02—Cross-sectional features
    • D10B2403/024—Fabric incorporating additional compounds
    • D10B2403/0243—Fabric incorporating additional compounds enhancing functional properties
    • D10B2403/02431—Fabric incorporating additional compounds enhancing functional properties with electronic components, e.g. sensors or switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W84/00—Network topologies
    • H04W84/18—Self-organising networks, e.g. ad-hoc networks or sensor networks

Definitions

  • the invention relates to a processor arrangement, a textile fabric structure, a surface covering structure and a method for transmitting electronic messages between processors of a processor arrangement.
  • the number of incoming electronic messages for example, doubles with the depth of the tree, in other words, with the number of hierarchical levels of the tree structure, so that with a tree depth of 20 already a million electronic messages at once, that is can be sent to the root node at a predetermined point in time, such as a clock time.
  • processor arrangement with a multiplicity of processors coupled to one another in a tree structure is a self-organizing network from uniform processors, as described for example in [1].
  • the individual processors (nodes) of the processor arrangement are arranged flat in a regular grid, which can have any errors and forms.
  • FIG. 1 shows a processor arrangement 100 according to [1] with a multiplicity of processor elements 101 which are meshed orthogonally with one another. This means that in each case one processor element 101 is coupled to a maximum of four processor elements directly adjacent to it via a bidirectional communication link. Thus, each processor element 101 of the processor arrangement 100 can each exchange electronic messages with its processor element arranged immediately adjacent, hereinafter referred to as the neighboring processor element.
  • a tree structure is formed as part of a self-organization process, by means of which the geometric self-identification and the routing of the electronic messages in the network, i.e. in the processor arrangement 100.
  • the root node is formed by an interface processor 102, also referred to as a portal processor.
  • the interface processor 102 is an information processing or information-generating system, the interface processor 102 being one
  • the interface processor 102 is coupled to at least one processor element 101 of the processor arrangement 100 via a bidirectional communication connection 103.
  • Processor elements 101 of the processor arrangement 100 are designated by the reference symbol 104.
  • each processor element 101 has a processor and an actuator assigned to it, such as, for example, a display arrangement and / or a sensor assigned to it (not shown in FIG. 1).
  • Fig.l also shows faulty processor elements 105, shown symbolically in Fig.l with a cross.
  • Processor element 101 and thus to be sent to each processor of the processor arrangement 100.
  • FIG. 2 shows another processor arrangement 200 according to [1], the processor elements 201 according to this embodiment being coupled to one another in the form of a hexagonal mesh, i.e. a processor element 201 of the processor arrangement 200 is directly coupled to six neighboring processor elements.
  • a portal processor 202 is provided as a message interface for the processors 201 of the processor arrangement 200.
  • the interface processor 202 is coupled to two processor elements 201 of the processor arrangement 200 by means of two bidirectional communication connections 203. Feeding electronic messages from the interface processor 202 to the Processor elements 201 and thus the processors of the processor arrangement 200 are not critical with regard to the occurrence of data collisions, ie collisions of electronic messages, since the message stream is divided into the processor arrangement 200 starting from the interface processor 202.
  • Processor-associated buffer memory (not shown) can be buffered in processor element 201.
  • Processor arrangement 200 in the direction of the root node, i.e. towards the interface processor 202, in the event of uncontrolled transmission of the electronic messages to data collisions, i.e. to collisions of electronic messages, or to buffer overflows in the
  • Buffer memories assigned to processor elements 201 come.
  • one possibility for reducing the risk of data collisions occurring is to dimension the buffer memories of the processors 201 sufficiently large.
  • the processor arrangement 100, 200 is configured as a sensor network, for example in such a way that image data, temperature data or
  • Weight data ie pressure data
  • the interface processor 102, 202 this means a considerable disadvantage, since possibly very large and therefore expensive buffer memories would have to be provided for each processor of the plurality of processors 101, 201, since the processor arrangement 100, 200 can in principle be of any size.
  • Processor elements 101, 201 lose.
  • the fault tolerance of the processor arrangement 100, 200 formed would also be considerably reduced.
  • the respective entirety of a processor element, formed from a sensor and / or actuator and a unit 101, 201 formed by the processor and / or actuator assigned to the sensor and / or actuator, would no longer be designed to be the same for all units of the processor arrangement 100, 200.
  • Sensor data is used, it being assumed that the sensor data determined and to be transmitted to a root node has a high level of redundancy due to the local proximity of the individual nodes at which the sensor data were recorded, and the sensor data can thus be combined.
  • incoming electronic messages are not forwarded by a processor, ie by a network node, but are combined to form a single electronic message and only this single message is sent on.
  • underperforming processors i.e. Processors with a low computing power and with only a very small available buffer memory have only a local (data) view and, moreover, cannot carry out any complicated and computational processing algorithms.
  • recorded image data should be processed globally to all processors in a processor arrangement, since otherwise an exactly organized block structure of the processors could usefully use image processing methods.
  • Another example can be seen in a pressure measurement when a person walks over, for example, a carpet with pressure sensors integrated therein.
  • the total amount of the measured data acquired over a predetermined period of time can be compared like a fingerprint with reference data stored in a database in order to be able to draw conclusions about the person, which would not be possible with an aggregation of sensor data, since a high
  • the invention is therefore based on the problem of specifying a simple and inexpensive procedure for a processor arrangement with which the collision of electronic messages in the processor arrangement is avoided.
  • the problem is solved by the processor arrangement, the textile fabric structure, the surface covering structure and the method for transmitting electronic messages between processors of a processor arrangement with the features according to the independent patent claims.
  • a processor arrangement has at least one interface processor, the one
  • a multiplicity of processors are provided, which are coupled to one another in a tree structure and can exchange electronic messages with one another, wherein at least partially only the processors which are arranged directly adjacent to one another are coupled with one another for the exchange of electronic messages.
  • Each processor of the plurality of processors has a buffer memory assigned to it, in which a predetermined number of electronic messages can be temporarily stored.
  • a sensor and / or an actuator is provided for each processor of the plurality of processors and is assigned to it, ie coupled to the respective processor, sensor data and / or actuator data of the sensor or actuator being transmitted in the electronic messages from or to the interface processor can be.
  • Each processor of the multiplicity of processors is set up in such a way that it processes a permission statement from a neighboring processor, with which it is indicated how many electronic messages the respective processor may send to the neighboring processor at a predetermined time or during a predetermined period of time.
  • Each processor only sends a maximum of as many electronic messages to the neighboring processor at the respective specified time or during the predetermined period of time, as specified in the permission information.
  • a method for transmitting electronic messages between processors of a processor arrangement which has at least one interface processor which provides a message interface of the processor arrangement, and a multiplicity of processors which are coupled to one another in a tree structure and which exchange electronic messages with one another can, at least partially only the processors which are arranged directly adjacent to one another are coupled to one another for the exchange of electronic messages, each processor of the plurality of processors having a buffer memory assigned to it, in which a predetermined number of electronic messages can be temporarily stored, and each processor a sensor and / or an actuator is assigned to the plurality of processors and is coupled to the respective processor, sensor data and / or actuator data in the electronic messages from or to the Sc Interface processor are transmitted, each processor of the plurality of processors processes a permission from a neighboring processor, which specifies how many electronic messages the processor may send to the neighboring processor at a predetermined time or during a predetermined period. The processor only sends a maximum of as many electronic messages to a neighboring processor at the specified time or during the specified period of
  • a tree structure in which the multiplicity of processors are coupled to one another is to be understood according to the invention to mean any type of coupling of the processors in which the multiplicity of processors form a message flow to the interface processor, the message flow merging analogously to a funnel is, ie there is a merging of the electronic messages in the message flow from the processors to the interface processor.
  • the tree structure is not necessarily to be understood locally locally, ie in the case of a tree structure which has a multiplicity of hierarchy levels, a message flow can also take place between processors of a hierarchy level of the tree structure.
  • the message flow to the interface processor passes to another hierarchical level of the tree structure, which is arranged closer to the interface processor with regard to the message flow, so that the messages are bundled due to the transition between different hierarchical levels of the tree structure.
  • the invention can clearly be seen in the fact that a special protocol is provided according to which electronic permission messages (hereinafter also referred to as permission messages) are exchanged in connection with small buffer memories which are stored in the respective relatively low-performance processors in the network nodes ( ie the processor elements) are provided.
  • permission messages electronic permission messages
  • Electronic messages may only then be directed towards the interface processor, i.e. are sent in the direction of the downlink of the processor arrangement if a corresponding approval in the form of a permit message from the next node viewed in the message flow direction to the interface processor, i.e. next processor the
  • the corresponding permission information (also referred to as permits in the following) is calculated according to a very simple algorithm according to the invention in the respective processors by means of forecasting the future occupancy of the respective buffer memory of the processor in the processor arrangement.
  • the processor arrangement can be used in various technical applications, for example in the technical applications described in [1].
  • the processor arrangement is particularly suitable for use in a display network, in which case the individual processors are designed as pixels or as a sensor network (likewise designed as pixels) or a combination of a sensor network and an actuator network.
  • the invention is suitable for use in a self-organizing network of processors which are integrated in sensory tiles with display elements. Another advantageous field of application can be seen in networked electronics in industrial textiles, for example in an “intelligent” carpet, with processors in
  • Nodes of the textile material of a carpet are introduced and are electrically coupled to one another by means of electrically conductive lines likewise introduced into the textile material, or also for concrete-reinforcing elements, for example in the case of tension sensors in the context of textile concrete.
  • the individual processors of the processor arrangement are coupled to one another by means of a, preferably bidirectional, communication connection.
  • the communication connection can be implemented both by means of an electrically conductive connection, such as an electrical line, or also by means of a radio connection.
  • the actuators can be designed as an imaging element
  • the sensors can be designed as any sensors, for example as a temperature sensor, as a pressure sensor or as a voltage sensor.
  • the invention makes it possible in a very simple manner that when even low-performance processors are used in a processor arrangement and when only small buffer memories are used for the respective processors, a data collision in the message flow from a processor to the interface processor can be avoided.
  • the refinements of the invention relate both to the processor arrangement, the textile fabric structure, the surface covering structure and the method for transmitting electronic messages between processors of a processor arrangement.
  • the processors of the processor arrangement are clocked synchronously with regard to processing and
  • a global clock is provided by a clock generator to the processors of the processor arrangement and is supplied to them, so that synchronous data processing, in particular synchronous transmission of electronic messages from one processor to a respective neighboring processor, takes place at one clock , In this way, a very orderly and predictable processing of the electronic messages is achieved.
  • each processor of the processor arrangement is set up in such a way that the following steps can be carried out in every time interval between a first time cycle and a second time cycle:
  • a permission indication of the first clock cycle of the respective processor is read in, in other words it an electronic permission message received by a neighboring processor, which is arranged in the message flow direction to the interface processor, is read in; •
  • the occupancy of the buffer memory of the respective processor is calculated, ie predicted, for at least the second time cycle, preferably for time cycles that are still further in the future; •
  • a new permission specification and, in connection with this, a new permission message are formed, depending on the calculated occupancy of the buffer memory of the respective processor and transmitted as a new electronic message against the message flow direction away from the interface processor to a neighboring processor at the time of the second clock cycle ,
  • each processor element from the plurality of processor elements is coupled to all adjacent processor elements by means of electrically conductive threads and conductive data transmission threads, i.e. with a regular rectangular grid with four neighboring processor elements each.
  • At least one sensor is preferably coupled to the plurality of processor units. Such a sensor can
  • Pressure sensor a heat sensor, a smoke sensor, an optical sensor or a noise sensor.
  • the textile fabric structure has at least one imaging element and / or
  • Sound wave generating element and / or a vibration generating element which is coupled to at least part of the plurality of microelectronic components.
  • the textile fabric structure has at least one actuator integrated therein.
  • the actuator is, for example, an imaging unit or a sound generating unit, preferably a liquid crystal display unit or a polymer electronics display unit, generally any type of display unit, or a loudspeaker that generates a sound wave, generally each element generating an electromagnetic wave.
  • a vibration-generating element is another possible actuator provided.
  • the is in the textile fabric structure or the processor arrangement
  • a plurality of processors and / or sensors and / or actuators are set up in such a way that electronic messages are exchanged between the first processor element and a second, adjacent processor element of the textile fabric structure or the processor arrangement in order to determine a respective distance of a first processor element from a reference position.
  • Each message contains a distance information, which the distance of a processor element sending the message or a processor element receiving the message from the
  • the plurality of processor elements are set up in such a way that the distance to the reference position can be determined or stored from the distance information of a received message.
  • the self-organization method used according to the invention is described in detail in [1].
  • the surface covering structure is preferably designed as a wall covering structure or floor covering structure or ceiling covering structure.
  • the surface covering structure can have a textile which is uniformly interspersed with electrically conductive wires, at least over partial areas of the textile fabric structure,
  • the textile which is covered with electrically conductive wires, can be used to avoid “electrosmog” in the vicinity of People are used. In this way, the “electrosmog” can be shielded. However, it should be noted that certain areas, for example areas above capacitive sensors, may not be covered by the shielding.
  • the invention is particularly suitable for use in the following areas of application:
  • a textile fabric structure according to the invention contains, in addition to a base fabric preferably made of synthetic fiber (electrically non-conductive threads), conductive threads, preferably conductive warp and weft threads, which are preferably made of metal wires, e.g. Copper,
  • Polymer filaments, carbon filaments or other electrically conductive wires are made. If metal wires are used, a coating of nobler metals, for example gold or silver, is preferably used as corrosion protection in the event of moisture or aggressive media. Another possibility is to apply a metal thread Isolating varnish, for example polyester, polyamideimide, or polyurethane.
  • optical fibers made of plastic or glass can also be used as data transmission threads.
  • the base fabric of the textile fabric structure is preferably produced in a thickness which corresponds to a thickness of the microelectronic components to be integrated, hereinafter also called microprocessor modules, e.g. Sensors, LEDs and / or microprocessors is adapted.
  • a sensor can e.g. a pressure sensor, a heat sensor, a smoke sensor, an optical sensor or a noise sensor.
  • a distance between the optically and / or electrically conductive fibers is preferably selected such that it matches a connection grid of the processor element to be integrated.
  • the invention is not limited to a carpet, but can be applied to any element suitable for surface covering or surface covering, generally to any processor arrangement in which a processor has a sensor and / or an actuator is assigned.
  • the textile fabric structure according to the invention with integrated microelectronics, processor units and / or sensors and / or actuators, for example indicator lights, is fully functional in itself and can be fixed under different types of surface cladding. Examples include non-conductive textiles, carpets, parquet, plastic, curtains, roller blinds, wallpapers, insulating mats, tent roofs, plaster layers, screed and textile concrete.
  • the fixing is preferably carried out by means of gluing, laminating or vulcanizing. Exemplary embodiments of the invention are shown in the figures and are explained in more detail below.
  • Figure 1 shows a processor arrangement according to the prior art
  • Figure 2 shows another processor arrangement according to the prior art
  • Figure 3 shows a processor arrangement in a textile fabric structure according to an embodiment of the invention
  • FIG. 4 shows a sketch of a processor element of the processor arrangement with a processor and a sensor assigned to the processor
  • FIG. 5 shows a processor arrangement according to a second exemplary embodiment of the invention at a first point in time of the inventive method for transmitting electronic messages
  • FIG. 6 shows a processor arrangement according to the second exemplary embodiment of the invention at a second point in time of the inventive method for transmitting electronic messages
  • FIG. 7 shows a processor arrangement according to the second exemplary embodiment of the invention at a third point in time of the method according to the invention for transmitting electronic messages.
  • Figure 8 shows the processor arrangement according to the second embodiment of the invention at a fourth point in time of the inventive method for transmitting electronic messages.
  • FIG. 9 shows the processor arrangement according to the second exemplary embodiment of the invention at a fifth point in time of the method according to the invention for transmitting electronic messages
  • FIG. 10 shows the processor arrangement according to the second exemplary embodiment of the invention at a sixth point in time of the method according to the invention for transmitting electronic messages
  • FIG. 11 shows the processor arrangement according to the second exemplary embodiment of the invention at a seventh point in time of the inventive method for transmitting electronic messages
  • FIG. 12 shows the processor arrangement according to the second exemplary embodiment of the invention at an eighth point in time of the method for transmitting electronic messages
  • FIG. 13 shows the processor arrangement according to the second exemplary embodiment of the invention at a ninth point in time of the inventive method for transmitting electronic messages
  • FIG. 14 shows the processor arrangement according to the second exemplary embodiment of the invention at a tenth point in time of the method according to the invention for transmitting electronic messages
  • Figure 15 shows the processor arrangement according to the second embodiment of the invention to an eleventh Time of the inventive method for transmitting electronic messages
  • FIG. 16 shows the processor arrangement according to the second exemplary embodiment of the invention at a twelfth point in time of the method according to the invention for transmitting electronic messages
  • FIG. 17 shows a textile fabric structure according to the invention, on which a dark carpet is fixed in partial areas
  • Figure 18 is a plan view of the processor arrangement of the textile fabric structure of Figure 17 according to the first embodiment of the invention.
  • FIG. 3 shows a schematic illustration of a processor arrangement, embedded in a textile fabric structure 300 according to an exemplary embodiment of the invention.
  • the textile fabric structure 300 has a coarse-mesh fabric as the basic structure, which is formed from non-conductive threads 301. Furthermore, the textile fabric structure 300 has first electrically conductive threads 302 and second electrically conductive threads 307. The first electrically conductive threads 302 serve as grounding for microelectronic components 303 to be integrated into the textile fabric structure 300. The second electrically conductive threads 307 are used for the power supply of the processor elements 303 to be integrated into the textile fabric structure 300.
  • the textile fabric structure 300 each has two conductive data transmission threads 304, which are used for data transmission from and to the integrated processor elements 303.
  • the electrically conductive threads 302, 307 and the conductive data transmission threads 304 are preferably laid out in the fabric in a square grid, so that a square grid of crossing points 305 is formed in the textile fabric structure 300.
  • a region of such an intersection is marked with a) in FIG.
  • a processor element 303 is arranged in a gap in the textile fabric structure 300, the electrically conductive threads 302, 307 and the conductive data transmission threads 304 being coupled to the processor element 303 in order to do this
  • processor element 303 To supply processor element 303 with electrical energy and a data transmission line for the processor element
  • the coupling between the processor element 303 and the electrically conductive threads 302 and 307 and the conductive data transmission threads 304 can be achieved by means of contacting a flexible printed circuit board or by means of so-called wire bonding.
  • a processor element 303 is shown schematically, which is encapsulated in order to isolate the coupling area (contact points) between processor element 303 and the electrically conductive threads 302, 307 and the conductive data transmission threads 304 and also a mechanically robust one and provide waterproof protection 306.
  • a textile fabric structure 300 according to the invention has a processor element 303 at a plurality of intersection points 305.
  • Such an “intelligent” textile fabric structure 300 can be used as a base layer or as
  • Textile fabric structure 300 may be coupled to a variety of different types of sensors and / or actuators.
  • these can be LEDs (light-emitting diodes), display elements or displays in order to display information which is transmitted to the processor elements 303 or to transmit sensed sensor data from the processor elements 303 to an evaluation system via the interface processor.
  • FIG. 17 shows an embodiment of a so-called intelligent carpet with a processor arrangement according to the invention.
  • a coarse-mesh basic fabric 1700 is shown, in which conductive threads
  • processor elements 303 are arranged in the coarse-mesh base fabric 1700. This creates a regular grid of processor elements 303, which are each contacted on four sides with supply and data lines.
  • the processor elements 303 are additionally provided with an encapsulation and with a light-emitting diode and / or with a pressure sensor. In the left and rear part of FIG. 17, a carpet is also fixed on the textile fabric structure 300.
  • the textile fabric structure 300 according to the invention with integrated microelectronics, in particular with integrated processor elements 303 with sensors and / or actuators, e.g. Display lamp is fully functional and can be fixed under various types of surface cladding. Examples include non-conductive textiles, carpets, parquet, plastic, curtains, wallpaper, insulating mats, tent roofs, plaster layers, screed and textile concrete.
  • the fixing is preferably carried out by means of gluing, laminating or vulcanizing.
  • a textile which is uniformly interspersed with electrically conductive wires can also be applied via the textile fabric structure according to the invention.
  • certain areas for example areas above capacitive sensors, may not be used the shield may be covered.
  • the textile fabric structure according to the invention with integrated microelectronics is preferably located at a point on the edge of the textile fabric structure with a central control unit, e.g. a simple personal computer.
  • processor elements begin to self according to the methods described in [1] to organize. If a textile fabric structure, which has a network of processor elements, is connected, ie put into operation, a learning phase begins, after which each processor element knows its exact physical position in the grid.
  • paths for data streams are automatically configured through the grid, whereby sensor or display information can be routed around defective areas of the textile fabric structure.
  • the network of microelectronic modules is also still functional if the textile fabric structure 300 is cut into a shape which is predetermined by the respective intended use.
  • the self-organization means that no manual installation work is required for the network of microelectronic modules.
  • FIGS. 3 and 17 shows a schematic plan view of a processor arrangement 1800 of the textile fabric structure 300 from FIGS. 3 and 17 with a multiplicity of processor elements 303 which are embedded in a textile element, as described above.
  • the processor elements 303 are each on one
  • Crossing point 305 is introduced by two textile threads arranged essentially at right angles to one another, as described above in connection with FIG. 3.
  • the textile threads themselves are electrically conductive. If they are not, then it is provided in another embodiment of the invention, as described above, that electrically conductive lines 302, 304, 307 are present in the textile threads for transmitting electrical signals.
  • electrically conductive lines 302, 304, 307 are present in the textile threads for transmitting electrical signals.
  • a portal processor provided as an interface processor 1801 is provided, which is connected to at least one of the processor elements 303 in the textile element 300 for feeding or reading messages into or out of the processor arrangement 1800. Furthermore, a is coupled to the interface processor 1801 Evaluation system 1802 provided, set up as a personal computer, with which an evaluation of the sensor data detected by the sensors 401 of the processor elements 303 and transmitted from the processor arrangement 1800 via the interface processor 1801 to the evaluation system 1802, for example statistical monitoring of the data, is carried out Threshold check, etc.
  • the processors of the processor elements 303 determine their position relative to the interface processor (s) 1802 in a process as described in [1] as part of a self-organization.
  • the processors of the processor arrangement 1800 are arranged with respect to the interface processor 1801 in a tree structure with different hierarchy levels.
  • the hierarchy level is to be understood as a distance with regard to the message flow, defined in a number of other processors located between the processor under consideration and the portal processor.
  • the processors of the processor arrangement 1800 are clocked synchronously by means of a global synchronous clock (not shown). According to the following exemplary embodiments, a protocol is shown, with the aid of which the electronic messages, which will be explained in more detail below, are buffered in the processor arrangement 1800 for as long as is necessary.
  • a basic idea of the invention is that although each processor has only a small buffer memory assigned to it, the size of the network, i.e. the data problem with regard to a data collision arising from the number of processors contained in the processor arrangement 1800 is also solved by the size of the entire buffer memory of the network, formed by the sum of the buffer memories individually assigned to the processors.
  • FIG. 4 shows a processor element 303 with a processor 400 according to an exemplary embodiment of the invention, wherein after the self-organization within the processor 400 has taken place, the individual four communication connections by means of which the processor 400 is connected to neighboring processors already have a direction with respect to the message flow to assigned away from the interface processor 1801.
  • a buffer memory 401 of buffer size b max is provided for each processor 400.
  • a pressure sensor 402 is provided in at least some of the processors 400 or the processor elements 303, which is connected to the processor 400 by means of an electrical line 403 and transmits sensor data 404 to the processor 400.
  • the sensor data 404 contain, for example, a pressure value determined by the pressure sensor 402 or a plurality of pressure values determined over a predetermined period of time.
  • an orientation is determined and carried out after the execution and assigned to the processor 400, with an orientation in particular also determining the direction of data flow in the context of the transmission of data.
  • the direction of the message flow to the interface processor 1801 of the processor arrangement 1800 is described by an arrow 405.
  • the data flow direction to the interface processor 1801 is also referred to below as a downlink, the message flow direction away from the interface processor 1801 is also referred to below as an uplink.
  • Each communication link 406 has a predetermined maximum capacity, i.e. a maximum predefined number of electronic messages that can be transmitted via a communication link 406 at a time cycle or in a time interval.
  • the processor 400 thus has according to the invention exactly one bidirectional communication link 406 in the direction of the tree root, i.e. towards the interface processor 1801 (in the downlink direction) and k E NQ bidirectional
  • Each processor 400 performs the following actions within a time cycle:
  • an electronic message 407 can thus only "move”, i.e. be transmitted, from one processor 400 to a neighboring processor immediately adjacent to it.
  • no global common clocking of the processors 400 of the processor arrangement 1800 is provided, but this makes no difference with regard to the implementation.
  • each processor 400 has a buffer memory for storing up to b max ⁇ N electronic messages, as explained above.
  • point-to-point messages which a processor 400 transmits to a neighboring processor and which the neighboring processor processes, in other words, consumes, and routing messages, which contain sensor data and / or actuator data, and not from that Neighbor processor are processed, but are sent to the next neighbor processor in the downlink direction.
  • a permission message (permission message) is used as a point-to-point message, which contains one or more integer parameter values.
  • the processor 400 receiving the permission message Upon receipt of a permission message Permit ( ⁇ Q, it ⁇ , 2 > •••) from the downlink direction in the processor 400, the processor 400 receiving the permission message is allowed to do the current time cycle% Q E ⁇ , .. ., c ⁇ to send electronic messages to the neighboring processor sending the permission message, at the next time clock 7t ] _ ⁇ ⁇ , ..., c ⁇ electronic messages, etc.
  • the permission message contains only one parameter value, that is to say a permission specification with which it is specified how many electronic messages the processor receiving the permission message may transmit to the neighboring processor sending the permission message at the current time cycle (permission ( ⁇ g)).
  • Each processor 400 calculates the occupancy of its buffer memory, i.e. its buffer fill level for future clock cycles and then sends corresponding permission messages in the uplink direction to the neighboring processors immediately adjacent to this processor 400 in the uplink direction. A permission information once sent can be overwritten by a subsequent permission message.
  • the occupancy of the buffer memory 401 of the processor 400 at the beginning of a clock cycle is described by b ⁇ NQ b ⁇ b max , the permission information given by the neighboring processor arranged in the downlink direction is managed as po, Pi, ... and the permission information for the neighboring processors in the uplink direction are pk, p ⁇ , ... with
  • pi is the maximum number of electronic messages expected by the uplink processor i in the next clock cycle.
  • PL: b max - bi + pi (9) the maximum number of electronic messages that may be sent in the next but one cycle by the neighboring processors arranged in the uplink direction.
  • p, bj - pj + p- + p- + ... + p- J. (11) - Finally, the next number of messages is calculated according to the following rule: Pj +1 : b max - b + i + pj + i. (12)
  • a permission message is sent to each neighboring processor i (with 1 ⁇ i ⁇ k) coupled to the processor 400 in the uplink direction
  • the permission information provided in the respective implementation is sent to the respective neighboring processor in the permission message, in the simplest case only the permission information p ⁇ " .
  • Arbitration strategy describes how the number Pj of predetermined permission information is distributed to the various neighboring processors arranged in the uplink direction.
  • the invention is in no way limited to the processor arrangement 500 shown in FIG. 5, but is of course applicable to all processors arranged in a tree structure in a processor arrangement, in particular also to the processor arrangement 1800 according to FIG the first embodiment of the invention.
  • the processors according to the second exemplary embodiment of the invention are designed in the same way as the processors according to the first exemplary embodiment of the invention with regard to the procedure described above for determining and sending and calculating the permission information.
  • sensor data 404 of each processor 400 are determined by the respective sensor 402 at a specific point in time and then sent in a sensor message from the processor 400 in the direction of the portal to the interface processor 501 and from there to the evaluation system 504. As a rule, this involves several queries of sensor values that are equidistant in time.
  • each processor 400 can thus automatically (time-controlled) with the collection of data, i.e. start collecting electronic data messages from the uplink direction, i.e. the algorithm described above (steps 1 to 7) starts in all processors 400 simultaneously at one clock time.
  • each processor 400 After completion of a self-organization process, as described in [1], the information in each processor 400 is how many other processors n lie in the direction of each uplink i (throughput).
  • the starting point of the loop is the end point of the loop of the last permission information assignment (permit assignment), offset by a value of 1.
  • the individual steps in the processor arrangement 500 are shown in FIGS. 5 to 16 as an illustrative example for the implementation of the method.
  • the data to be transmitted are shown in a respective data message 407 assigned to the processor 400 in FIGS. 5 to 16, with the number specified in the data message 407 clearly identifying the respective processor to which the respective sensor 401 is uniquely assigned becomes.
  • the arrows indicate respective permission messages 502 and the parameters of the permission message are designated with the respective numbers assigned to the arrows 502.
  • these are used by the interface processor 501 or possibly, for example by node 10 in FIG. 5.
  • the interface processor 501 has a maximum buffering capacity of four electronic messages.
  • Receives sensor message 407 it can receive three other electronic messages 407 from neighboring processors 400 neighboring it in the uplink direction in the next clock cycle.
  • the other processors 400 also operate in a corresponding manner, since for reasons of simpler explanation it is also assumed there that only one sensor message 407 is formed at a time, and that corresponding processors in the uplink direction can be received in the subsequent clock cycle in accordance with messages.
  • a ninth sensor message 407 is designated with the character “9” in the sensor message 407, and the ninth sensor message 407 was recorded by the sensor 402 of the ninth processor “9” 400 and buffered by the ninth processor 400 and in the direction of the interface processor 501 Posted.
  • the the corresponding nomenclature is also used for the other sensor messages and processors.
  • the procedure shown in FIGS. 6 to 16 is such that the processors 400, depending on the permission information 502 transmitted to them, at the next clock time the number of electronic messages corresponding to the permission information 502 in the direction of the interface processor 501 to the neighboring processor immediately adjacent to it on the respective message path.
  • FIG. 6 shows the processor arrangement 500 at the second clock instant, the first sensor message 407 already being forwarded to the evaluation system 504 and the second sensor message 407, the tenth sensor message 407 and the fourteenth sensor message 407 being transmitted to the interface processor 501.
  • the third sensor message 407, the fifth sensor message 407 and the eighth sensor message 407 are fed from the respective processors 400 to the second processor 400, the eleventh sensor message 407 is transmitted from the eleventh processor 400 to the tenth processor 400 and the fifteenth sensor message 407 and the eighteenth Sensor messages 407 are transmitted from the respective processors to the fourteenth processor 400.
  • the fourth sensor message 407 is transmitted from the fourth processor to the third processor 400, the sixth sensor message 407 and the seventh sensor message 407 are transmitted to the fifth processor 400, the ninth sensor message 407 is transmitted to the eighth processor 400 transmitted, the twelfth sensor message 407 and the thirteenth sensor message 407 are transmitted to the eleventh processor 400, the sixteenth sensor message 407 and the seventeenth sensor message 407 are transmitted to the fifteenth processor 400, and the nineteenth sensor message 407 and the twentieth sensor message 407 are sent to the eighteenth processor 400 transferred.
  • the corresponding permission messages 502 are also transmitted from the processors in the uplink direction to the respective neighboring processors at this clock time, it being noted in this connection that, since the entire buffer memory is empty there, two messages from the interface processor 501 the second processor 400 and two messages the tenth processor 400 are enabled for transmission in the next subsequent clock time as well as a message from the fourteenth processor 400.
  • the second sensor message 407 and the tenth sensor message 407 are transferred from the processor arrangement 500 by the interface processor 501 into the
  • the fourteenth sensor message 407 is stored in the buffer memory 401 of the
  • Interface processor 501 stored. Furthermore, the fifth sensor message 407 and the third sensor message 407 are transmitted from the second processor 404 to the interface processor 501, the eleventh sensor message 407 from the tenth processor 400 to the interface processor 501 and the fifteenth sensor message 407 from the fourteenth processor 400 to the interface processor 501.
  • the eighth sensor message 407 is stored in the buffer memory 401 of the second processor 400 and the eighteenth sensor message 407 in the buffer memory 404 of the fourteenth processor 400.
  • the fourth sensor message 407 is transmitted from the third processor 400 to the second processor 400, the twelfth sensor message 407 from the eleventh processor 400 to the tenth processor 400 and the nineteenth sensor message 407 from the eighteenth processor 400 to the fourteenth processor 400.
  • the seventh sensor message 407 and the sixth sensor message 407 are stored in the buffer memory 401 of the fifth processor 400 and the ninth sensor message 407 is stored in the buffer memory 401 of the eighth processor 400. Furthermore, the thirteenth
  • Sensor message 407 is stored in the buffer memory 401 of the eleventh processor 400, the seventeenth sensor message 407 and the sixteenth sensor message 407 in the buffer memory 401 of the fifteenth processor 400 and the twentieth sensor message 407 in the buffer memory 401 of the eighteenth processor 400.
  • permission messages 502 are transmitted from the interface processor 501 to the second processor 400 and to the fourteenth processor 400, in which the two processors are given the permission at the next clock time to transmit a sensor message 407 to the interface processor 501.
  • the second processor 400 transmits a permission message 502 to the fifth processor 400 and to the eighth processor 400, each also with the proviso that at the next clock time the second processor 400 is to transmit a maximum of one sensor message 407.
  • the 11th processor 400 transmit a maximum of two sensor messages 404 to the tenth processor 400 at the next clock time.
  • the fourteenth processor 400 transmits a permission message 502 to the fifteenth processor 400 and to the eighteenth processor 400, in each of which it is stated that the two processors 400 may transmit a maximum of one sensor message to the fourteenth processor 400 at the next clock time.
  • two sensor messages 404 namely the third sensor message 407 and the fourteenth sensor message 407, are transmitted from the interface processor 501 to the evaluation system 504.
  • the interface processor 501 has three sensor messages 404, namely the fifteenth sensor message 407, the eleventh sensor message 407 and the fifth sensor message 407 stored in its buffer memory 401.
  • the eighth sensor message 407 from the second processor and the eighteenth sensor message from the fourteenth processor are transmitted to the interface processor 501.
  • the fourth sensor message 407 is stored in the buffer memory 401 of the second processor 400, the twelfth sensor message 407 in the buffer memory 401 of the tenth processor and the nineteenth sensor message 407 in the buffer memory 401 of the fourteenth processor 400.
  • the fifth processor 400 sends one, namely the sixth, according to the permission message 502 it received previously Sensor message 407 is transmitted to the second processor 400, and the eighth processor 400 sends the ninth sensor message 407 to the second processor 400.
  • the eleventh processor 400 sends the thirteenth sensor message 407 to the tenth processor 400, the fifteenth processor 400 sends the sixteenth sensor message 407 the fourteenth processor 400 and the eighteenth processor 400 send the twentieth sensor message 407 to the fourteenth processor 400.
  • the seventh sensor message 407 is also stored in the buffer memory 401 of the fifth processor 400 and the seventeenth sensor message 407 is temporarily stored in the buffer memory 401 of the fifteenth processor 400.
  • the interface processor 501 sends three permission messages 502 to its uplink neighboring processors, one each to the second processor 400, the tenth processor 400 and the fourteenth processor 400, which indicate that each of the three processors 400 may transmit a maximum of one sensor message 407 to the interface processor 501 at the next clock time.
  • the second interface processor 400 transmits an authorization message 502 to the fifth processor 500 with the proviso that the fifth processor 400 may transmit a maximum of one sensor message to the second processor at the next clock time.
  • the tenth processor 400 transmits a permission message to the eleventh processor 400 and allows the latter to transmit a sensor message to the tenth processor 400 at the next clock time.
  • the fifteenth processor 400 is enabled to have a maximum of one at the next clock time, which is shown in FIG To transmit sensor message 407 to the fourteenth processor 400.
  • two sensor messages namely the eleventh sensor message 407 and the fifth sensor message 407 are forwarded from the buffer memory 401 of the interface memory to the evaluation system 504.
  • Three sensor messages are stored in the buffer memory 401 of the interface processor 501, namely the eighteenth sensor message 407, the eighth sensor message 407 and the fifteenth sensor message 407.
  • the fourth sensor message 407 is transmitted by the second processor 400 to the interface processor 501, the twelfth sensor message 407 by the tenth processor 400 and the nineteenth sensor message 407 by the fourteenth processor 400.
  • the ninth sensor message 407 and the sixth sensor message 407 are stored in the buffer memory 401 of the second processor 400, the thirteenth sensor message 407 in the buffer memory 401 of the tenth processor 400 and the twentieth sensor message 407 and the sixteenth sensor message 407 in the buffer memory 401 of the fourteenth processor 400 ,
  • the fifth processor 400 transmits the seventh sensor message 407 to the second processor 400 and the seventeenth sensor message 407 is transmitted from the fifteenth processor 400 to the fourteenth processor 400.
  • the interface processor 501 sends two permission messages 502 to its uplink neighboring processors, a permission message 502 to the tenth processor 400 and a permission message 502 to the fourteenth processor 400, in which it is stated in each case that each of the two processors may transmit a maximum of one sensor message 407 to the interface processor 501 at the next clock instant.
  • the second interface processor 400 transmits an authorization message 502 to the fifth processor 500 with the proviso that the fifth processor 400 may transmit a maximum of one sensor message to the second processor at the next clock time. According to one of the fourteenth
  • Processor 400 which sends permission message 502 to fifteenth processor 400, enables fifteenth processor 400 to transmit a maximum of one sensor message 407 to fourteenth processor 400 at the next clock time, which is illustrated in FIG. 10.
  • the interface processor 501 transmits two sensor messages 404 to the evaluation system 504, namely the eighth sensor message 407 and the fifteenth sensor message 407 (cf. FIG. 10).
  • the nineteenth sensor message 407, the twelfth sensor message 407, the fourth sensor message 407 and the eighteenth sensor message 407 are stored in the buffer memory 401 of the interface processor 501 at this clock time.
  • the tenth processor 400 transmits the thirteenth sensor message 407 and the fourteenth processor 400 transmits the sixteenth sensor message 407 to the interface processor 501.
  • the seventh sensor message 407, the ninth sensor message 407 and the sixth sensor message 407 are stored in the buffer memory 401 of the second processor 400.
  • the seventeenth sensor message 407 and the twentieth sensor message are stored in the buffer memory 401 of the fourteenth processor 400.
  • the interface processor 501 sends two permission messages 502 to its uplink neighboring processors, a permission message 502 to the second processor 400 and a permission message 502 to the fourteenth processor 400, in which it is stated in each case that each of the two processors may transmit a maximum of one sensor message 407 to the interface processor 501 at the next clock instant.
  • FIG 11 shows the processor arrangement 500 at the seventh clock time of the method according to the invention.
  • the fourth processor message 407 and the eighteenth sensor message 407 are read out from the buffer memory 401 by the interface processor 501 and transmitted to the evaluation system 504.
  • the sixteenth sensor message 407, the thirteenth sensor message 407, the nineteenth sensor message 407 and the twelfth sensor message 407 are stored in the buffer memory 401 of the interface processor 501.
  • the sixth sensor message 407 is sent by the second processor 404 and by the fourteenth processor 400 the twentieth sensor message 407 is transmitted to the interface processor 501.
  • the seventh sensor message 407 and the ninth sensor message 407 are stored in the buffer memory 401 of the second processor 400, and the seventeenth sensor message 407 is stored in the buffer memory 401 of the fourteenth processor 400 at this clock time.
  • the interface processor 501 sends two permission messages 502 to its uplink neighboring processors, a permission message 502 to the second processor 400 and a permission message 502 to the fourteenth processor 400, in which it is stated in each case that each of the two processors may transmit a maximum of one sensor message 407 to the interface processor 501 at the next clock instant.
  • the twentieth sensor message 407, the sixth sensor message 407, the sixteenth sensor message 407 and the thirteenth sensor message 407 are stored in the buffer memory 401 of the interface processor 501.
  • the ninth sensor message 407 is transmitted by the second processor 400 and the seventeenth sensor message 407 is transmitted by the fourteenth processor 400 to the interface processor 501.
  • the seventh sensor message 407 is temporarily stored in the buffer memory 401 of the second processor 400.
  • the interface processor 501 sends two permission messages 502 to its uplink neighboring processors, a permission message 502 to the second processor 400 and a permission message 502 to the fourteenth processor 400, in which it is stated in each case that each of the two processors may transmit a maximum of one sensor message 407 to the interface processor 501 at the next clock instant.
  • FIG 13 shows the processor arrangement 500 at the ninth clock time of the method.
  • the sixteenth sensor message 407 and the thirteenth sensor message 407 are transmitted from the interface processor 501 to the evaluation system.
  • the ninth sensor message 407, the seventeenth are in the buffer memory 401 of the interface processor 501
  • the seventh sensor message 407 is transmitted from the second processor 400 to the interface processor 501.
  • the interface processor 501 sends a permission message 502 to the second processor 400 at the ninth clock time, stating that the second processor 400 may transmit a maximum of one sensor message 407 to the interface processor 501 at the next clock time.
  • FIG 14 shows the processor arrangement 500 at the tenth cycle time of the method. At this time, the twentieth sensor message 407 and the sixth sensor message 407 are transmitted from the interface processor 501 to the evaluation system 504.
  • the seventeenth sensor message 407, the ninth sensor message 407 and the seventeenth sensor message 407 are stored in the buffer memory 401 of the interface processor 501.
  • 15 shows the processor arrangement 500 at the eleventh clock instant at which the nineteenth sensor message 407 and the seventeenth sensor message 407 are transmitted from the interface processor 501 to the evaluation system 504.
  • the data stream in the direction of the interface processor 501 is maximal already from the clock point in time shown in FIG. 7, ie at this point in time two sensor messages 404 are always transmitted from the interface processor 501 to the evaluation system 504. This optimal utilization of the interface communication link is maintained until all sensor messages 407 from the processor arrangement 500 have been transmitted to the evaluation system 504.
  • the sensor messages 407 and thus the sensor data are queried from the interface processor 501, i.e.
  • Each processor 400 of the processor arrangement 500 only begins to collect data from its uplink neighboring processors connected to it when it has received the first permission message 502 from a neighboring processor coupled to the processor 400 in the downlink direction.
  • the time can thus be extended until a maximum data flow occurs at the interface processor 501, since network parts that are more distant only transport data after a latency period that arises from the distance.
  • Interface processor 501 send more complex permission messages, for example of the type permit ( ⁇ g, 7t] _, 2) •
  • Neighbor processors will then send messages of the maximum type Permit ( ⁇ g, ⁇ ] _) and their neighboring processors will again send messages of the simple type. The effect is a higher flow rate near the
  • Interface processor 501 at the beginning of the data query and thus usually a faster reaching of the maximum data flow.
  • such a complex permission message is used by the interface processor 501 (denoted in the figures with the reference symbol 503). Since three uplink computers are provided in the interface processor 501, the example already shows that only messages of the simple type are used.
  • the interface processor 501 In an example in which the interface processor 501 has one or two neighboring processors in the uplink direction, it would send permission messages of the type permit ( ⁇ g, ⁇ i-_).
  • the arbitration strategy can also be based on this
  • Embodiment selected identical to the previous example.
  • a point-to-point message can be sent in the downlink direction to announce the data entry.
  • Several such ambassador messages can be combined to form one ambassador message, which contains the number of such messages as parameters.
  • each uplink processor can be provided with the number ni of the ambassador message (with a possible later change if further ambassador messages arrive). The number ni then replaces the throughput number from the previous example, so that the further procedure is then identical to that described above.
  • ambassador messages are dispensed with, spontaneously emerging messages can also be collected using another arbitration strategy.
  • permission messages are continuously sent to the uplink neighboring processors in each processor 400. As long as no messages from them arrive, a permission statement is passed on in turn. If a data flow is established by one or more uplink processors, they receive a permit more often than the uplink processors that do not supply any data (for example in a ratio of 10: 1).
  • the sensor messages contained in the processor arrangement are routed from the respective processors to the interface processor without collision.
  • the data stream at the interface processor of the sensor messages becomes maximum after a short latency, i.e. c Messages per cycle. Therefore, the speed of reading data from the processor arrangement or the reading time is minimal. •
  • a buffer size is sufficient to ensure a maximum data flow for the interface processor

Landscapes

  • Engineering & Computer Science (AREA)
  • Textile Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Emergency Management (AREA)
  • Human Computer Interaction (AREA)
  • Business, Economics & Management (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Testing Or Calibration Of Command Recording Devices (AREA)

Abstract

Die Prozessoren sind in einer Baumstruktur miteinander gekoppelt, wobei nur die einander örtlich direkt benachbart angeordneten Prozessoren miteinander zum Austausch elektronischer Nachrichten gekoppelt sind. Jeder Prozessor verarbeitet von einem Nachbarprozessor mindestens eine Erlaubnis-Angabe, mit der angegeben wird, wie viele elektronische Nachrichten an den Nachbarprozessor zu einem vorgegebenen Zeitpunkt gesendet werden dürfen. Der Prozessor übermittelt nur maximal so viele elektronische Nachrichten an den Nachbarprozessor, wie in der Erlaubnis-Angabe vorgegeben.

Description

Beschreibung
Prozessor-Anordnung, Textilgewebestruktur,
Flächenverkleidungsstruktur und Verfahren zum Übertragen von elektronischen Nachrichten zwischen Prozessoren einer Prozessor-Anordnung
Die Erfindung betrifft eine Prozessor-Anordnung, eine Textilgewebestruktur, eine Flächenverkleidungsstruktur sowie ein Verfahren zum Übertragen von elektronischen Nachrichten zwischen Prozessoren einer Prozessor-Anordnung.
Bei einem Netzwerk aus Prozessoren, d.h. bei einer Prozessor- Anordnung mit einer Vielzahl von Prozessoren, welche in Form einer Baumstruktur miteinander gekoppelt sind, besteht das grundsätzliche Problem, dass bei der Versendung elektronischer Nachrichten, welche Nutzdaten enthalten, von einzelnen Netzwerkknoten, d.h. der einzelnen Prozessoren, an den Wurzel-Knoten (d.h. den Wurzel-Prozessor) Kollisionen der elektronischen Nachrichten und damit Staus bei der
Weiterleitung der elektronischen Nachrichten auftreten können .
Bei einer Prozessor-Anordnung, bei der die Prozessoren in Form eines vollständigen Binärbaums angeordnet sind, verdoppelt sich beispielsweise die Anzahl eintreffender elektronischer Nachrichten mit der Tiefe des Baums, anders ausgedrückt, mit der Anzahl der Hierarchieebenen der Baumstruktur, so dass bei einer Baumtiefe von 20 bereits eine Million elektronischer Nachrichten auf einmal, d.h. zu einem vorgegebenen Zeitpunkt, wie beispielsweise einem Taktzeitpunkt, an den Wurzel-Knoten versendet werden können.
Ein Beispiel für eine solche Prozessor-Anordnung mit einer Vielzahl von in einer Baumstruktur miteinander gekoppelten Prozessoren ist ein selbstorganisierendes Netzwerk von uniformen Prozessoren, wie es beispielsweise in [1] beschrieben ist.
Gemäß [1] sind die einzelnen Prozessoren (Knoten) der Prozessor-Anordnung flächig in einem regulären Raster angeordnet, welches beliebige Fehler und Formen aufweisen kann.
Fig.l zeigt eine Prozessor-Anordnung 100 gemäß [1] mit einer Vielzahl von Prozessorelementen 101, welche orthogonal miteinander vermascht sind. Dies bedeutet, dass jeweils ein Prozessorelement 101 mit maximal vier unmittelbar zu diesem benachbarten Prozessorelementen über eine bidirektionale Kommunikationsverbindung gekoppelt ist. Somit kann jedes Prozessorelement 101 der Prozessor-Anordnung 100 jeweils mit seinem unmittelbar benachbart angeordneten Prozessorelement, im Folgenden bezeichnet als Nachbarprozessorelement, elektronische Nachrichten austauschen.
Gemäß [1] wird im Rahmen eines Selbstorganisationsprozesses eine Baumstruktur ausgebildet, mittels der die geometrische Selbsterkennung und das Routing der elektronischen Nachrichten in dem Netzwerk, d.h. in der Prozessor-Anordnung 100, ermöglicht wird. Der Wurzel-Knoten wird von einem Schnittstellenprozessor 102, auch bezeichnet als Portal- Prozessor, gebildet.
Der Schnittstellenprozessor 102 ist gemäß [1] ein informationsverarbeitendes oder informationsgenerierendes System, wobei der Schnittstellenprozessor 102 eine
Nachrichtenschnittstelle der Prozessor-Anordnung 100 bildet. Der Schnittstellenprozessor 102 ist mit mindestens einem Prozessorelement 101 der Prozessor-Anordnung 100 gekoppelt über eine bidirektionale Kommunikationsverbindung 103. Die Kommunikationsverbindungen zwischen den
Prozessorelementen 101 der Prozessor-Anordnung 100 sind mit dem Bezugszeichen 104 bezeichnet.
Jedes Prozessorelement 101 weist im Rahmen einer technischen Anwendung einen Prozessor sowie einen diesem zugeordneten Aktor, wie beispielsweise eine Display-Anordnung und/oder einen diesem zugeordneten Sensor auf (nicht gezeigt in Fig.l) .
Fig.l zeigt ferner fehlerhafte Prozessorelemente 105, in Fig.l symbolisch dargestellt mit einem Kreuz.
Aufgrund des Selbstorganisationsprozesses, wie er in [1] beschrieben ist, ist es trotz der fehlerbehafteten Prozessoren 105 ermöglicht, ausgehend von jedem funktionstüchtigen Prozessorelement 101 innerhalb der Prozessor-Anordnung 100 elektronische Nachrichten zu dem Portal-Prozessor 102 zu übermitteln bzw. von dem Portal- Prozessor 102 eine elektronische Nachricht an jedes
Prozessorelement 101 und damit an jeden Prozessor der Prozessor-Anordnung 100 zu senden.
Fig.2 zeigt eine andere Prozessor-Anordnung 200 gemäß [1] , wobei die Prozessorelemente 201 gemäß dieser Ausgestaltung in Form einer hexagonalen Vermaschung miteinander gekoppelt sind, d.h. ein Prozessorelement 201 der Prozessor-Anordnung 200 ist mit sechs Nachbarprozessorelementen direkt gekoppelt. Wiederum ist ein Portal-Prozessor 202 als Nachrichtenschnittstelle für die Prozessoren 201 der Prozessor-Anordnung 200 vorgesehen.
Gemäß Fig.2 ist der Schnittstellenprozessor 202 mittels zweier bidirektionaler Kommunikationsverbindungen 203 mit zwei Prozessorelementen 201 der Prozessor-Anordnung 200 gekoppelt. Das Einspeisen von elektronischen Nachrichten ausgehend von dem Schnittstellenprozessor 202 zu den Prozessorelementen 201 und damit zu den Prozessoren der Prozessor-Anordnung 200 ist unkritisch hinsichtlich des Auftretens von Datenkollisionen, d.h. von Kollisionen elektronischer Nachrichten, da sich der Nachrichtenstrom ausgehend von dem Schnittstellenprozessor 202 in die Prozessor-Anordnung 200 hinein aufteilt.
Aus technischen und aufwandstechnischen Gründen kann pro Zeiteinheit, d.h. pro Zeittakt bei einer synchron getakteten Prozessor-Anordnung 200 nur eine vorgegebene Menge von elektronischen Nachrichten über eine Kommunikationsverbindung 204 zwischen zwei einander benachbarten und gekoppelten Prozessorelementen 201 übertragen werden und es kann nur eine vorgegebene Anzahl von elektronischen Nachrichten in einem Prozessorelement 201, genauer in einem dem jeweiligen
Prozessor zugeordneten Pufferspeicher (nicht gezeigt) in dem Prozessorelement 201 zwischengespeichert werden.
Somit kann es bei einem Nachrichtenfluss der elektronischen Nachrichten ausgehend von einem Prozessorelement 201 der
Prozessor-Anordnung 200 in Richtung des Wurzel-Knotens, d.h. in Richtung des Schnittstellenprozessors 202, bei unkontrollierter Übertragung der elektronischen Nachrichten zu Datenkollisionen, d.h. zu Kollisionen elektronischer Nachrichten, oder zu PufferÜberläufen bei den den
Prozessorelementen 201 zugeordneten Pufferspeichern kommen.
Grundsätzlich besteht eine Möglichkeit der Reduzierung des Risikos des Auftretens von Datenkollisionen darin, die Pufferspeicher der Prozessoren 201 ausreichend groß zu dimensionieren .
Wird die Prozessor-Anordnung 100, 200 jedoch als ein Sensornetzwerk ausgestaltet, beispielsweise derart, dass mittels der Sensoren Bilddaten, Temperaturdaten oder
Gewichtsdaten, d.h. Druckdaten, erfasst werden sollen und an den Schnittstellenprozessor 102, 202 übertragen werden sollen, bedeutet dies einen erheblichen Nachteil, da gegebenenfalls sehr große und damit teure Pufferspeicher für jeden Prozessor der Vielzahl von Prozessoren 101, 201 vorgesehen werden müssten, da die Prozessoranordnung 100, 200 im Prinzip beliebig groß ausgebildet sein kann.
Alternativ ist es vorstellbar, nur diejenigen Prozessorelemente, die sich örtlich nahe an dem Schnittstellenprozessor 102, 202 befinden, mit sehr großen Pufferspeichern zu versehen, da gerade in der örtlichen Nähe zu dem Schnittstellenprozessor 102, 202 ein Datenstau und die damit verbundenen Datenkollisionen zu erwarten sind. Bei einer solchen Architektur der Prozessor-Anordnung 100, 200 würde diese jedoch ihren Selbstorganisations-Charakter und ihre Flexibilität hinsichtlich der Anordnung der
Prozessorelemente 101, 201 verlieren. Auch würde die Fehlertoleranz der gebildeten Prozessor-Anordnung 100, 200 erheblich reduziert werden. Ferner würde die jeweilige Gesamtheit eines Prozessorelements, gebildet aus einem Sensor und/oder Aktor und einem dem Sensor und/oder Aktor zugeordneten Prozessor 101, 201 gebildete Einheit nicht mehr durchgängig für alle Einheiten der Prozessor-Anordnung 100, 200 gleich ausgebildet sein.
In [2] , [3] und [4] sind Sensornetzwerke auf Funkbasis beschrieben, bei denen jedoch keine reguläre Struktur vorhanden ist.
Zur Lösung des Problems auftretender Datenkollisionen wird gemäß diesen Veröffentlichungen eine Aggregation der
Sensordaten verwendet, wobei man davon ausgeht, dass die ermittelten und zu einem Wurzel-Knoten zu übertragenden Sensordaten eine hohe Redundanz aufgrund der örtlichen Nähe der einzelnen Knoten, bei denen die Sensordaten erfasst wurden, aufweisen und die Sensordaten somit zusammengefasst werden können. Auf diese Weise werden somit eintreffende elektronische Nachrichten von einem Prozessor, d.h. von einem Netzwerkknoten, nicht weitergeleitet, sondern zu einer einzelnen elektronischen Nachricht zusammengefasst und nur diese einzelne Nachricht wird weiter gesendet.
Der Hauptnachteil dieser Vorgehensweise ist in dem dabei eintretenden Informationsverlust zu sehen.
Insbesondere ist zu bemerken, dass leistungsschwache Prozessoren, d.h. Prozessoren mit einer geringen Rechenleistung und mit nur einem sehr kleinen zur Verfügung stehenden Pufferspeicher nur eine lokale (Daten-) Sicht haben und zudem keine komplizierten und rechenaufwendigen Verarbeitungsalgorithmen durchführen können.
Ferner sollten beispielsweise aufgenommene Bilddaten global an alle Prozessoren in einer Prozessor-Anordnung verarbeitet werden, da sonst allenfalls eine genau organisierte Blockstruktur der Prozessoren Bildverarbeitungsverfahren sinnvoll verwenden könnte.
Ein anderes Beispiel ist in einer Druckmessung zu sehen, wenn eine Person über beispielsweise einen Teppich mit darin integrierten Drucksensoren geht. Die Gesamtmenge der erfassten Messdaten über eine vorgegebene Zeitspanne kann wie ein Fingerabdruck mit in einer Datenbank gespeicherten Referenzdaten verglichen werden, um auf die Person Rückschlüsse ziehen zu können, wobei dies bei einer Aggregation von Sensordaten nicht möglich wäre, da ein hohes
Informationsdefizit aufgrund des Informationsverlustes vorhanden wäre .
Somit liegt der Erfindung das Problem zugrunde, für eine Prozessor-Anordnung eine einfache und kostengünstige Vorgehensweise anzugeben, mit der die Kollision von elektronischen Nachrichten in der Prozessor-Anordnung vermieden wird.
Das Problem wird durch die Prozessor-Anordnung, die Textilgewebestruktur, die Flächenverkleidungsstruktur und das Verfahren zum Übertragen von elektronischen Nachrichten zwischen Prozessoren einer Prozessor-Anordnung mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst .
Eine Prozessor-Anordnung weist zumindest einen Schnittstellenprozessor auf, der eine
Nachrichtenschnittstelle der Prozessor-Anordnung bildet. Ferner ist eine Vielzahl von Prozessoren vorgesehen, die in einer Baumstruktur miteinander gekoppelt sind und elektronische Nachrichten untereinander austauschen können, wobei zumindest teilweise nur die einander örtlich direkt zueinander benachbart angeordneten Prozessoren miteinander zum Austausch elektronischer Nachrichten gekoppelt sind. Jeder Prozessor der Vielzahl von Prozessoren weist einen ihm zugeordneten Pufferspeicher auf, in dem jeweils eine vorgegebene Anzahl von elektronischen Nachrichten zwischengespeichert werden kann. Ferner ist für jeden Prozessor der Vielzahl von Prozessoren ein Sensor und/oder ein Aktor vorgesehen und diesem zugeordnet, d.h. mit dem jeweiligen Prozessor gekoppelt, wobei Sensordaten und/oder Aktordaten des Sensors bzw. Aktors in den elektronischen Nachrichten von bzw. zu dem Schnittstellenprozessor übertragen werden können. Jeder Prozessor der Vielzahl von Prozessoren ist derart eingerichtet, dass er von einem Nachbar-Prozessor eine Erlaubnis-Angabe verarbeitet, mit der angegeben wird, wie viele elektronische Nachrichten der jeweilige Prozessor an den Nachbarprozessor zu einem vorgegebenen Zeitpunkt oder während eines vorgegebenen Zeitraums senden darf. Jeder Prozessor sendet nur maximal so viele elektronische Nachrichten an den Nachbarprozessor zu dem jeweiligen vorgegebenen Zeitpunkt oder während des vorgegebenen Zeitraums, wie es ihm gemäß der Erlaubnis-Angabe vorgegeben ist.
Bei einem Verfahren zum Übertragen von elektronischen Nachrichten zwischen Prozessoren einer Prozessor-Anordnung, welche mindestens einen Schnittstellenprozessor aufweist, der eine Nachrichtenschnittstelle der Prozessor-Anordnung bereitstellt, sowie eine Vielzahl von Prozessoren, die in einer Baumstruktur miteinander gekoppelt sind, und die elektronische Nachrichten untereinander austauschen können, wobei zumindest teilweise nur die einander örtlich direkt benachbart angeordneten Prozessoren miteinander zum Austausch elektronischer Nachrichten gekoppelt sind, wobei jeder Prozessor der Vielzahl von Prozessoren einen ihm zugeordneten Pufferspeicher aufweist, in dem eine vorgegebene Anzahl von elektronischen Nachrichten zwischengespeichert werden können, und wobei jedem Prozessor der Vielzahl von Prozessoren ein Sensor und/oder ein Aktor zugeordnet und mit dem jeweiligen Prozessor gekoppelt ist, wobei Sensordaten und/oder Aktordaten in den elektronischen Nachrichten von bzw. zu dem Schnittstellenprozessor übertragen werden, verarbeitet jeder Prozessor der Vielzahl von Prozessoren von einem Nachbarprozessor eine Erlaubnis-Angabe, mit der angegeben wird, wie viele elektronische Nachrichten der Prozessor an den Nachbarprozessor zu einem vorgegebenen Zeitpunkt oder während eines vorgegebenen Zeitraums senden darf. Der Prozessor sendet nur maximal so viele elektronische Nachrichten an einen Nachbarprozessor zu dem vorgegebenen Zeitpunkt oder während des vorgegebenen Zeitraums, wie ihm dieser in der Erlaubnis-Angabe vorgibt.
Unter einer Baumstruktur, in welcher die Vielzahl von Prozessoren miteinander gekoppelt sind, ist erfindungsgemäß jede Art von Kopplung der Prozessoren zu verstehen, bei der die Vielzahl von Prozessoren einen Nachrichtenfluss hin zu dem Schnittstellenprozessor bilden, wobei der Nachrichtenfluss analog zu einem Trichter zusammengeführt wird, d.h. es findet eine Zusammenführung der elektronischen Nachrichten im Nachrichtenfluss von den Prozessoren zu dem Schnittstellenprozessor hin statt. In diesem Zusammenhang ist die Baumstruktur nicht zwingend örtlich lokal zu verstehen, d.h. es können bei einer Baumstruktur, welche eine Vielzahl von Hierarchieebenen aufweist, ein Nachrichtenfluss auch stattfinden zwischen Prozessoren einer Hierarchieebene der Baumstruktur. Es ist lediglich vorgesehen, dass irgendwann der Nachrichtenfluss hin zu dem Schnittstellenprozessor auf eine andere Hierarchieebene der Baumstruktur, welche hinsichtlich des Nachrichtenflusses näher an dem Schnittstellenprozessor angeordnet ist, übergeht, so dass eine Bündelung der Nachrichten aufgrund des Übergangs zwischen unterschiedlichen Hierarchieebenen der Baumstruktur stattfindet.
Anschaulich kann die Erfindung darin gesehen werden, dass ein spezielles Protokoll vorgesehen wird, gemäß dem elektronische Erlaubnis-Nachrichten (im Folgenden auch bezeichnet als Permit-Nachrichten) ausgetauscht werden in Verbindung mit kleinen Pufferspeichern, welche in den jeweiligen relativ rechenleistungsschwachen Prozessoren in den Netzwerkknoten (d.h. den Prozessorelementen) vorgesehen sind.
Elektronische Nachrichten dürfen nur dann in Richtung des Schnittstellenprozessors, d.h. in Richtung Downlink der Prozessor-Anordnung versendet werden, wenn eine entsprechende Genehmigung in Form einer Permit-Nachricht des in Nachrichtenflussrichtung hin zu dem Schnittstellenprozessor gesehenen nächsten Knotens, d.h. nächsten Prozessors der
Nachrichtenkette, vorliegt. Die entsprechenden Erlaubnis- Angaben (im Folgenden auch bezeichnet als Permits) werden gemäß einem sehr einfachen erfindungsgemäßen Algorithmus in den jeweiligen Prozessoren errechnet mittels Prognose der zukünftigen Belegung des jeweiligen Pufferspeichers des Prozessors in der Prozessor-Anordnung. Die Prozessor-Anordnung kann in unterschiedlichen technischen Anwendungen eingesetzt werden, beispielsweise in den in [1] beschriebenen technischen Anwendungen.
Insbesondere eignet sich die Prozessor-Anordnung zum Einsatz in einem Display-Netzwerk, wobei in diesem Fall die einzelnen Prozessoren als Pixel ausgestaltet sind oder als Sensornetzwerk (ebenfalls als Pixel ausgestaltet) oder einer Kombination aus einem Sensornetzwerk und einem Aktornetzwerk. Insbesondere eignet sich die Erfindung zum Einsatz in einem selbstorganisierenden Netzwerk aus Prozessoren, welche in sensorische Fliesen mit Anzeigeelementen integriert sind. Ein anderes vorteilhaftes Einsatzgebiet ist in der vernetzten Elektronik in Industrietextilien zu sehen, beispielsweise bei einem „intelligenten" Teppich, wobei Prozessoren in
Knotenpunkte des Textilmaterials eines Teppichs eingebracht sind und mittels in das Textilmaterial ebenfalls eingebrachter elektrisch leitfähiger Leitungen miteinander elektrisch gekoppelt sind, oder auch für betonverstärkende Elemente, beispielsweise bei Spannungssensoren im Rahmen von Textilbeton.
Die einzelnen Prozessoren der Prozessor-Anordnung sind mittels einer, vorzugsweise bidirektionalen, Kommunikationsverbindung miteinander gekoppelt.
Die Kommunikationsverbindung kann sowohl mittels einer elektrisch leitfähigen Verbindung, wie beispielsweise einer elektrischen Leitung, oder auch mittels einer Funkverbindung realisiert sein.
Zumindest ein Teil der Aktoren kann als ein bildgebendes Element ausgebildet sein, die Sensoren können als beliebige Sensoren, beispielsweise als Temperatursensor, als Drucksensor oder als Spannungssensor ausgebildet sein. Durch die Erfindung wird es auf sehr einfache Weise ermöglicht, dass bei Einsatz selbst von leistungsschwachen Prozessoren in einer Prozessor-Anordnung und bei Verwendung lediglich kleiner Pufferspeicher für die jeweiligen Prozessoren eine Datenkollision im Nachrichtenfluss ausgehend von einem Prozessor zu dem Schnittstellenprozessor vermieden werden kann.
Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Die Ausgestaltungen der Erfindung betreffen sowohl die Prozessor-Anordnung, die Textilgewebestruktur, die Flächenverkleidungsstruktur als auch das Verfahren zum Übertragen elektronischer Nachrichten zwischen Prozessoren einer Prozessor-Anordnung.
Gemäß einer Ausgestaltung der Erfindung ist es vorgesehen, dass die Prozessoren der Prozessor-Anordnung synchron getaktet werden hinsichtlich der Verarbeitung und
Weiterleitung einer oder mehrerer elektronischer Nachrichten. Anders ausgedrückt bedeutet dies, dass ein globaler Takt von einem Taktgeber an die Prozessoren der Prozessor-Anordnung bereitgestellt und diesen zugeführt wird, so dass eine synchrone Datenverarbeitung, insbesondere eine synchrone Übertragung von elektronischen Nachrichten von einem Prozessor zu einem jeweiligen Nachbarprozessor jeweils zu einem Takt erfolgt. Auf diese Weise ist eine sehr geordnete und berechenbare Verarbeitung der elektronischen Nachrichten erreicht.
Jeder Prozessor der Prozessor-Anordnung ist gemäß einer Ausgestaltung der Erfindung derart eingerichtet, dass in jedem Zeitintervall zwischen einem ersten Zeittakt und einem zweiten Zeittakt folgende Schritte durchführbar sind:
• es wird eine Erlaubnis-Angabe des ersten Zeittaktes des jeweiligen Prozessors eingelesen, anders ausgedrückt es wird eine elektronische Erlaubnis-Nachricht, empfangen von einem Nachbarprozessor, welcher in Nachrichtenflussrichtung zu dem Schnittstellenprozessor angeordnet ist, eingelesen; • es wird die Belegung des Pufferspeichers des jeweiligen Prozessors für zumindest den zweiten Zeittakt, vorzugsweise für noch weiter in der Zukunft liegende Zeittakte berechnet, d.h. prognostiziert; • es wird eine neue Erlaubnis-Angabe und damit verbunden eine neue Erlaubnis-Nachricht gebildet, abhängig von der berechneten Belegung des Pufferspeichers des jeweiligen Prozessors und als neue elektronische Nachricht entgegen der Nachrichtenflussrichtung weg von dem Schnittstellenprozessor zu einem Nachbarprozessor zu dem Zeitpunkt des zweiten Zeittakts übertragen.
Besonders bevorzugt ist jedes Prozessorelement aus der Mehrzahl von Prozessorelementen mit allen benachbarten Prozessorelementen mittels elektrisch leitfähiger Fäden und leitfähiger Datenübertragungs-Fäden gekoppelt, d.h. bei einem regelmäßigen rechteckigen Raster mit jeweils vier benachbarten Prozessorelementen.
Vorzugsweise ist mindestens ein Sensor mit der Mehrzahl von Prozessoreinheiten gekoppelt. Solch ein Sensor kann ein
Drucksensor, ein Wärmesensor, ein Rauchsensor, ein optischer Sensor oder ein Geräuschsensor sein.
In einer Weiterbildung weist die Textilgewebestruktur mindestens ein bildgebendes Element und/oder, ein
Schallwellen-Erzeugungselement und/oder ein Vibrations- Erzeugungselement auf, welches mit mindestens einem Teil der Mehrzahl von Mikroelektronikkomponenten gekoppelt ist.
Das heißt, dass die Textilgewebestruktur mindestens einen darin integrierten Aktor aufweist. Der Aktor ist beispielsweise eine bildgebende Einheit oder eine schallerzeugende Einheit, vorzugsweise eine Flüssigkeits- Kristall-Anzeigeeinheit oder eine Polymerelektronik- Anzeigeeinheit, allgemein jede Art von Anzeigeeinheit, oder ein Lautsprecher, der eine Schallwelle erzeugt, allgemein jedes eine elektromagnetische Welle erzeugendes Element. Ein weiterer möglicher vorgesehener Aktor ist ein vibrationserzeugendes Element.
Gemäß einer anderen Ausgestaltung ist bei der Textilgewebestruktur oder der Prozessor-Anordnung die
Mehrzahl von Prozessoren und/oder Sensoren und/oder Aktoren derart eingerichtet, dass zum Ermitteln eines jeweiligen Abstands eines ersten Prozessorelements von einer Referenzposition elektronische Nachrichten ausgetauscht werden zwischen dem ersten Prozessorelement und einem zweiten, benachbarten Prozessorelements der Textilgewebestruktur bzw. der Prozessor-Anordnung. Jede Nachricht enthält eine Abstandsinformation, welche den Abstand eines die Nachricht sendenden Prozessorelements oder eines die Nachricht empfangenden Prozessorelements von der
Referenzposition angibt. Ferner ist die Mehrzahl von Prozessorelementen derart eingerichtet, dass aus der Abstandsinformation einer empfangenen Nachricht der eigene Abstand zu der Referenzposition ermittelbar ist oder speicherbar ist. Das erfindungsgemäß eingesetzte Verfahren zur Selbstorganisation ist im Detail in [1] beschrieben.
Vorzugsweise ist die Flächenverkleidungsstruktur als Wand- Verkleidungsstruktur oder Fußboden-Verkleidungstruktur oder Decken-Verkleidungstruktur ausgebildet.
Die Flächenverkleidungsstruktur kann zumindest über Teilbereichen der Textilgewebestruktur ein gleichförmig mit elektrisch leitfähigen Drähten durchzogenes Textil aufweisen,
Das mit elektrisch leitfähigen Drähten durchzogene Textil kann zur Vermeidung von „Elektrosmog" in der Umgebung von Menschen verwendet werden. Hierdurch kann der „Elektrosmog" abgeschirmt werden. Dabei ist jedoch zu beachten, dass gegebenenfalls bestimmte Bereiche, z.B. Bereiche über kapazitiven Sensoren, nicht von der Abschirmung überdeckt werden dürfen .
Die Erfindung eignet sich insbesondere zum Einsatz in folgenden Anwendungsbereichen:
• Hausautomatisierung, insbesondere zur Erhöhung des häuslichen Komforts,
• Alarmanlagen mit Positionsbestimmung und optionaler Gewichtsbestimmung eines Eindringlings,
• eine automatische Besucherführung auf Messen bei einer Ausstellung oder in einem Museum, • für ein Leitsystem in einer Notfallsituation, beispielsweise in einem Flugzeug oder in einem Zug, um den Passagieren einen Weg zu einem Notausgang anzuzeigen,
• in Textilbetonkonstruktionen, in welchen Textilgewebestrukturen dazu dienen können, mögliche Schäden zu detektieren,
• Informationsgewinnung zur Führung einer Statistik, in welchen Bereichen in einem Geschäft sich Kunden wie lange aufhalten.
Eine erfindungsgemäße Textilgewebestruktur enthält neben einen vorzugsweise aus Kunstfaser (elektrisch nicht- leitfähigen Fäden) bestehenden Grundgewebe, leitfähige Fäden, vorzugsweise leitfähige Kett- und Schussfäden, die vorzugsweise aus Metalldrähten, z.B. Kupfer,
Polymerfilamenten, Carbonfilamenten oder anderen elektrisch leitfähigen Drähten bestehen. Werden Metalldrähte verwendet, wird vorzugsweise eine Beschichtung aus edleren Metallen, z.B. Gold oder Silber als Korrosionsschutz bei Feuchtigkeit oder aggressive Medien verwendet. Eine andere Möglichkeit besteht darin Metallfäden durch das Aufbringen eines Isolierlackes, z.B. Polyester, Polyamidimid, oder Polyurethan zu isolieren.
Als Datenübertragungs-Fäden können neben elektrisch leitfähigen Fasern auch Lichtwellenleiter aus Kunststoff oder Glas verwendet werden.
Das Grundgewebe der Textilgewebestruktur wird vorzugsweise in einer Dicke hergestellt, welche einer Dicke der zu integrierenden Mikroelektronikkomponenten, im Folgenden auch Mikroprozessormodule genannt, z.B. Sensoren, Leuchtdioden und/oder Mikroprozessoren angepasst ist. Ein Sensor kann z.B. ein Drucksensor, ein Wärmesensor, ein Rauchsensor, ein optischer Sensor oder ein Geräuschsensor sein. Vorzugsweise wird ein Abstand der optisch und/oder elektrisch leitfähigen Fasern so gewählt, dass es zu einem Anschlussraster des zu integrierenden Prozessorelements passt.
Auch wenn in den folgenden Ausführungsbeispielen Teppich- Prozessor-Anordnungen beschrieben sind, so ist die Erfindung nicht auf einen Teppich beschränkt, sondern ist auf jedes zur Flächenbedeckung bzw. Flächenverkleidung geeignete Element anwendbar, allgemein auf jede Prozessor-Anordnung, bei denen einem Prozessor ein Sensor und/oder ein Aktor zugeordnet ist.
Die erfindungsgemäße Textilgewebestruktur mit integrierter Mikroelektronik, Prozessoreinheiten und/oder Sensoren und/oder Aktoren, z.B. Anzeigelämpchen, ist für sich voll funktionsfähig und kann unter verschiedenartige Flächenverkleidungen fixiert werden. Hierbei sind zum Beispiel nicht leitende Textilien, Bodenbeläge aus Teppichboden, Parkett, Kunststoff, Gardinen, Rollos, Tapeten, Isoliermatten, Zeltdächer, Verputzschichten, Estrich und Textilbeton zu nennen. Vorzugsweise wird das Fixieren mittels Klebens, Laminierens, oder Vulkanisierens durchgeführt. Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert.
Gleiche Elemente sind in den Figuren mit gleichen Bezugszeichen versehen.
Es zeigen
Figur 1 eine Prozessor-Anordnung gemäß dem Stand der Technik;
Figur 2 eine andere Prozessor-Anordnung gemäß dem Stand der Technik;
Figur 3 eine Prozessor-Anordnung in einer Textilgewebestruktur gemäß einem Ausführungsbeispiel der Erfindung;
Figur 4 eine Skizze eines Prozessorelements der Prozessor- Anordnung mit einem Prozessor und einem dem Prozessor zugeordneten Sensor;
Figur 5 eine Prozessor-Anordnung gemäß einem zweiten Ausführungsbeispiel der Erfindung zu einem ersten Zeitpunkt des erfindungsgemäßen Verfahrens zum Übertragen elektronischer Nachrichten;
Figur 6 eine Prozessor-Anordnung gemäß dem zweiten Ausführungsbeispiel der Erfindung zu einem zweiten Zeitpunkt des erfindungsgemäßen Verfahrens zum Übertragen elektronischer Nachrichten;
Figur 7 eine Prozessor-Anordnung gemäß dem zweiten Ausführungsbeispiel der Erfindung zu einem dritten Zeitpunkt des erfindungsgemäßen Verfahrens zum Übertragen elektronischer Nachrichten. Figur 8 die Prozessor-Anordnung gemäß dem zweiten Ausführungsbeispiel der Erfindung zu einem vierten Zeitpunkt des erfindungsgemäßen Verfahrens zum Übertragen elektronischer Nachrichten.
Figur 9 die Prozessor-Anordnung gemäß dem zweiten Ausführungsbeispiel der Erfindung zu einem fünften Zeitpunkt des erfindungsgemäßen Verfahrens zum Übertragen elektronischer Nachrichten;
Figur 10 die Prozessor-Anordnung gemäß dem zweiten Ausführungsbeispiel der Erfindung zu einem sechsten Zeitpunkt des erfindungsgemäßen Verfahrens zum Übertragen elektronischer Nachrichten;
Figur 11 die Prozessor-Anordnung gemäß dem zweiten Ausführungsbeispiel der Erfindung zu einem siebten Zeitpunkt des erfindungsgemäßen Verfahrens zum Übertragen elektronischer Nachrichten;
Figur 12 die Prozessor-Anordnung gemäß dem zweiten Ausführungsbeispiel der Erfindung zu einem achten Zeitpunkt des erfindungsgemäßen Verfahrens zum Übertragen elektronischer Nachrichten;
Figur 13 die Prozessor-Anordnung gemäß dem zweiten Ausführungsbeispiel der Erfindung zu einem neunten Zeitpunkt des erfindungsgemäßen Verfahrens zum Übertragen elektronischer Nachrichten;
Figur 14 die Prozessor-Anordnung gemäß dem zweiten Ausführungsbeispiel der Erfindung zu einem zehnten Zeitpunkt des erfindungsgemäßen Verfahrens zum Übertragen elektronischer Nachrichten;
Figur 15 die Prozessor-Anordnung gemäß dem zweiten Ausführungsbeispiel der Erfindung zu einem elften Zeitpunkt des erfindungsgemäßen Verfahrens zum Übertragen elektronischer Nachrichten;
Figur 16 die Prozessor-Anordnung gemäß dem zweiten Ausführungsbeispiel der Erfindung zu einem zwölften Zeitpunkt des erfindungsgemäßen Verfahrens zum Übertragen elektronischer Nachrichten;
Figur 17 eine erfindungsgemäße Textilgewebestruktur, auf welche in Teilbereichen ein dunkler Teppich fixiert ist; und
Figur 18 eine Draufsicht auf die Prozessor-Anordnung der Textilgewebestruktur aus Figur 17 gemäß dem ersten Ausführungsbeispiel der Erfindung.
In Fig.3 ist eine schematische Darstellung einer Prozessor- Anordnung, eingebettet in einer Textilgewebestruktur 300 gemäß einem Ausführungsbeispiel der Erfindung gezeigt.
Die erfindungsgemäße Textilgewebestruktur 300 weist als Grundstruktur ein grobmaschiges Gewebe auf, welches aus nicht leitfähigen Fäden 301 ausgebildet ist. Ferner weist die Textilgewebestruktur 300 erste elektrisch leitfähige Fäden 302 und zweite elektrisch leitfähige Fäden 307 auf. Die ersten elektrisch leitfähigen Fäden 302 dienen als Erdung für in die Textilgewebestruktur 300 zu integrierenden Mikroelektronikkomponenten 303. Die zweiten elektrisch leitfähigen Fäden 307 werden für die Stromversorgung der in die Textilgewebestruktur 300 zu integrierenden Prozessorelemente 303 verwendet.
Ferner weist die Textilgewebestruktur 300 jeweils zwei leitfähige Datenübertragungs-Fäden 304 auf, welche zur Datenübertragung von und zu den integrierten Prozessorelementen 303 verwendet werden. Die elektrisch leitfähigen Fäden 302, 307 und die leitfähigen Datenübertragungs-Fäden 304 sind vorzugsweise im Gewebe in einem quadratischen Raster angelegt, so dass ein quadratisches Raster von Kreuzungspunkten 305 in der Textilgewebestruktur 300 gebildet wird.
Ein Bereich eines solchen Kreuzungspunktes ist in Fig.3 mit a) markiert.
Ferner sind in einem Bereich, welcher in Fig.3 mit b) markiert ist, eines Kreuzungspunktes 305 die elektrisch leitfähigen Fäden 302, 307 und die leitfähigen Datenübertragungs-Fäden 304 entfernt, wodurch eine Lücke in der Textilgewebestruktur 300 gebildet wird.
Im Bereich c) der Fig.3 ist in einer Lücke in der Textilgewebestruktur 300 ein Prozessorelement 303 angeordnet, wobei die elektrisch leitfähigen Fäden 302, 307 und die leitfähigen Datenübertragungs-Fäden 304 an das Prozessorelement 303 gekoppelt werden, um das
Prozessorelement 303 mit elektrischer Energie zu versorgen und eine Datenübertragungsleitung für das Prozessorelement
303 bereitzustellen.
Vorzugsweise wird in der erfindungsgemäßen
Textilgewebestruktur 300 jedes Prozessorelement 303 an einem jeweiligen Kreuzungspunkt 305 der elektrisch leitfähigen Fäden 302 und 307 und der leitfähigen Datenübertragungs-Fäden
304 angeordnet und nachfolgend an die elektrisch leitfähigen Fäden 302 und 307 und die leitfähigen Datenübertragungs-Fäden
304 gekoppelt, welche von vier Seiten an das Prozessorelement 303 heranführen.
Die Kopplung zwischen dem Prozessorelement 303 und den elektrisch leitfähigen Fäden 302 und 307 und den leitfähigen Datenübertragungs-Fäden 304 kann mittels Kontaktierung durch eine flexible Leiterplatte oder mittels sogenannten Drahtbondens realisiert sein.
Im Bereich d) der Fig.3 ist schematisch ein Prozessorelement 303 gezeigt, welches verkapselt ist, um den Kopplungsbereich (Kontaktstellen) zwischen Prozessorelement 303 und den elektrisch leitfähigen Fäden 302, 307 und den leitfähigen Datenübertragungs-Fäden 304 zu isolieren und ferner einen mechanisch robusten und wasserfesten Schutz 306 bereitzustellen.
Eine erfindungsgemäße Textilgewebestruktur 300 weist an einer Mehrzahl von Kreuzungspunkten 305 jeweils ein Prozessorelement 303 auf. Eine solche „intelligente" Textilgewebestruktur 300 kann als Basisschicht oder als
Zwischenlage einer Wand- oder Bodenverkleidung oder andere Arten von technischen Textilien bilden.
Sie kann z.B. auch als Schicht einer Textilbetonkonstruktion verwendet werden. Die Prozessorelemente 303 der
Textilgewebestruktur 300 können mit einer Vielzahl von verschiedenartigen Sensoren und/oder Aktoren gekoppelt sein. Zum Beispiel können dies LEDs (Leuchtdioden) , Anzeigeelemente oder Displays sein, um Informationen, welche zu den Prozessorelementen 303 übertragen werden anzuzeigen bzw. um erfasste Sensordaten von den Prozessorelementen 303 zu einem Auswertesystem hin über den Schnittstellenprozessor zu übertragen.
Fig.17 zeigt ein Ausführungsbeispiel eines so genannten intelligenten Teppichs mit einer erfindungsgemäßen Prozessor- Anordnung .
Im unteren rechten Teil der Fig.17 ist ein grobmaschiges Grundgewebe 1700 dargestellt, in welches leitfähige Fäden
302, 304 und 307 in einem quadratischen Raster eingewoben sind. An Kreuzungspunkten 305 der leitfähigen Fäden 302, 304 und 307 sind Prozessorelemente 303 in dem grobmaschigen Grundgewebe 1700 angeordnet. Somit entsteht ein regelmäßiges Raster aus Prozessorelementen 303, welche jeweils auf vier Seiten mit Versorgung- und Datenleitungen kontaktiert sind. Wobei die Prozessorelemente 303 zusätzlich mit einer Verkapselung und mit einer Leuchtdiode und/oder mit einem Drucksensor versehen sind. Ferner ist im linken und hinteren Teil der Fig.17 ein Teppichboden auf der Textilgewebestruktur 300 fixiert.
Die erfindungsgemäße Textilgewebestruktur 300 mit integrierter Mikroelektronik, insbesondere mit integrierten Prozessorelementen 303 mit Sensoren und/oder Aktoren, z.B. Anzeigelä pchen, ist für sich voll funktionsfähig und kann unter verschiedenartige Flächenverkleidungen fixiert werden. Hierbei sind zum Beispiel nicht leitende Textilien, Bodenbeläge aus Teppichboden, Parkett, Kunststoff, Gardinen, Tapeten, Isoliermatten, Zeltdächer, Verputzschichten, Estrich und Textilbeton zu nennen.
Vorzugsweise wird das Fixieren mittels Klebens, Laminierens, oder Vulkanisierens durchgeführt. Zur Vermeidung von „Elektrosmog" in der Umgebung von Menschen, kann über die erfindungsgemäße Textilgewebestruktur zur Abschirmung auch ein gleichförmig mit elektrisch leitfähigen Drähten durchzogenes Textil aufgebracht werden. Dabei ist jedoch zu beachten, dass gegebenenfalls bestimmte Bereiche, z.B. Bereiche über kapazitiven Sensoren, nicht von der Abschirmung überdeckt werden dürfen.
Die erfindungsgemäße Textilgewebestruktur mit integrierter Mikroelektronik wird vorzugsweise an einer Stelle am Rand der Textilgewebestruktur mit einer zentralen Steuereinheit, z.B. einem einfachen Personal Computer, gekoppelt.
Mit einfachen Algorithmen beginnen die Prozessorelemente, sich gemäß den in [1] beschriebenen Verfahren selbst zu organisieren. Wird eine Textilgewebestruktur, welche ein Netzwerk aus Prozessorelementen aufweist, angeschlossen, d.h. in Betrieb genommen, so beginnt eine Lernphase, nach der jedes Prozessorelement seine exakte physikalische Position im Raster kennt.
Ferner werden automatisch Wege für Datenströme durch das Raster hindurch konfiguriert, wodurch Sensor- oder Displayinformationen um defekte Bereiche der Textilgewebestruktur geleitet werden können. Durch die
Selbstorganisation des Netzwerkes, werden defekte Bereiche erkannt und umgangen. Dadurch ist das Netzwerk aus Mikroelektronikmodulen auch noch funktionsfähig, falls die Textilgewebestruktur 300 in eine Form geschnitten ist, welche durch den jeweiligen Verwendungszweck vorgegeben ist. Darüber hinaus bewirkt die Selbstorganisation, dass kein manueller Installationsaufwand für das Netzwerk von Mikroelektronikmodulen notwendig ist.
Fig.18 zeigt eine schematische Draufsicht auf eine Prozessor- Anordnung 1800 der Textilgewebestruktur 300 aus Fig.3 und Fig.17 mit einer Vielzahl von Prozessorelementen 303, welche in ein Textilelement, wie oben beschrieben, eingebettet sind.
Die Prozessorelemente 303 sind an jeweils einem
Kreuzungspunkt 305 von zwei im Wesentlichen im rechten Winkel zueinander angeordneten Textilfäden eingebracht, wie oben im Zusammenhang mit Fig.3 beschrieben.
Gemäß einer ersten alternativen Ausführungsform ist vorgesehen, dass die Textilfäden selbst elektrisch leitfähig sind. Sind sie es nicht, so ist es in einer anderen Ausgestaltung der Erfindung vorgesehen, wie oben beschrieben, dass in den Textilfäden elektrisch leitfähige Leitungen 302, 304, 307 vorhanden sind zum Übertragen elektrischer Signale. Mittels der elektrisch leitfähigen Textilfasern oder mittels der elektrischen Leitungen 302, 304, 307 sind die einander unmittelbar benachbarten Prozessorelemente 303 in dem Textilgewebe 300 miteinander zum Austausch elektronischer Nachrichten gekoppelt.
Ferner ist ein als Schnittstellenprozessor 1801 vorgesehener Portal-Prozessor bereitgestellt, welcher mit mindestens einem der Prozessorelemente 303 in dem Textilelement 300 verbunden ist zum Einspeisen bzw. Auslesen von Nachrichten in bzw. aus der Prozessor-Anordnung 1800. Ferner ist ein mit dem Schnittstellenprozessor 1801 gekoppeltes Auswertesystem 1802 vorgesehen, eingerichtet als Personal Computer, mit dem eine Auswertung der von den Sensoren 401 der Prozessorelemente 303 erfassten und aus der Prozessor-Anordnung 1800 über den Schnittstellenprozessor 1801 zu dem Auswertesystem 1802 übertragenen Sensordaten durchgeführt wird, beispielsweise eine statistische Überwachung der Daten, eine Schwellenwertüberprüfung, etc.
Die Prozessoren der Prozessorelemente 303 ermitteln in einem Verfahren, wie es in [1] beschrieben ist, im Rahmen einer Selbstorganisation ihre Position relativ zu dem oder den Schnittenstellenprozessoren 1802.
Die Prozessoren der Prozessor-Anordnung 1800 sind bezüglich des Schnittstellenprozessors 1801 in einer Baumstruktur mit unterschiedlichen Hierarchieebenen angeordnet. Unter Hierarchieebene ist in diesem Zusammenhang ein Abstand bezüglich des Nachrichtenflusses, definiert in einer Anzahl von zwischen dem betrachteten Prozessor und dem Portalprozessor liegenden anderen Prozessoren, zu verstehen.
Die Prozessoren der Prozessor-Anordnung 1800 sind mittels eines globalen synchronen Taktgebers (nicht gezeigt) synchron getaktet. Gemäß den folgenden Ausführungsbeispielen wird ein Protokoll dargestellt, mit dessen Hilfe die im Folgenden noch näher erläuterten elektronischen Nachrichten so lange in der Prozessor-Anordnung 1800 gepuffert werden, wie es notwendig ist.
Eine grundlegende Idee der Erfindung ist, dass jeder Prozessor zwar nur einen kleinen, ihm zugeordneten Pufferspeicher aufweist, aber dass durch die Größe des Netzwerkes, d.h. das durch die Anzahl der in der Prozessor- Anordnung 1800 enthaltenen Prozessoren, entstehende Datenproblem hinsichtlich einer Datenkollision auch durch die Größe des gesamten Pufferspeichers des Netzwerkes, gebildet durch die Summe der einzeln, den Prozessoren zugeordneten Pufferspeichern, gelöst wird.
Fig.4 zeigt ein Prozessorelement 303 mit einem Prozessor 400 gemäß einem Ausführungsbeispiel der Erfindung, wobei nach erfolgter Selbstorganisation innerhalb des Prozessors 400 den einzelnen vier Kommunikationsverbindungen, mittels welchen der Prozessor 400 mit benachbarten Prozessoren verbunden ist, schon eine Richtung bezüglich des Nachrichtenflusses zu bzw. weg von dem Schnittstellenprozessor 1801 zugeordnet ist.
Für jeden Prozessor 400 ist jeweils ein Pufferspeicher 401 vorgesehen der Puffergröße bmax.
Ferner ist gemäß dem vorliegenden Ausführungsbeispiel ein Drucksensor 402 bei zumindest einem Teil der Prozessoren 400 bzw. der Prozessorelemente 303 vorgesehen, welcher mittels einer elektrischen Leitung 403 mit dem Prozessor 400 verbunden ist und darüber dem Prozessor 400 Sensordaten 404 übermittelt.
Die Sensordaten 404 enthalten beispielsweise einen von dem Drucksensor 402 ermittelten Druckwert oder eine über eine vorgegebene Zeitdauer ermittelte Mehrzahl von Druckwerten. Durch die gemäß dem in [1] beschriebenen Verfahren durchgeführte Selbstorganisation ist nach erfolgter Durchführung eine Orientierung ermittelt und dem Prozessor 400 zugeordnet, wobei mit einer Orientierung insbesondere auch die Datenflussrichtung im Rahmen der Übertragung von Daten ermittelt wurden. Bei dem Prozessor 400 ist durch einen Pfeil 405 die Nachrichtenflussrichtung hin zu dem Schnittstellenprozessor 1801 der Prozessor-Anordnung 1800 beschrieben.
Die Datenflussrichtung hin zu dem Schnittstellenprozessor 1801 wird im Folgenden auch als Downlink bezeichnet, die Nachrichtenflussrichtung weg von dem Schnittstellenprozessor 1801 wird im Folgenden auch als Uplink bezeichnet.
Jede Kommunikationsverbindung 406 weist eine vorgegebene maximale Kapazität auf, d.h. eine maximal vorgegebene Anzahl zu einem Zeittakt oder in einem Zeitintervall maximal über eine Kommunikationsverbindung 406 übertragbare Anzahl von elektronischen Nachrichten.
Der Prozessor 400 besitzt somit erfindungsgemäß genau eine bidirektionale Kommunikationsverbindung 406 in Richtung der Baumwurzel, d.h. in Richtung des Schnittstellenprozessors 1801 (in Downlink-Richtung) und k E NQ bidirektionale
Kommunikationsverbindungen 406 zu Prozessoren, die weiter weg von dem Wurzel-Knoten, d.h. dem Schnittstellenprozessor 1801 liegen (in Uplink-Richtung) .
Bei einer orthogonalen Vermaschung, wie sie gemäß diesem Ausführungsbeispiel vorgesehen ist, ist k ε {θ, 1, 2, 3} und bei einer hexagonalen Vermaschung, wie sie gemäß einer alternativen Ausgestaltung der Erfindung vorgesehen ist, ist k ε {θ, 1, 2, 3,4, δ}. Im Folgenden werden die Voraussetzungen angenommen, wie sie in [1] hinsichtlich der Ausgestaltung der Prozessoren 400 innerhalb der Prozessor-Anordnung 1800 beschrieben sind, insbesondere die folgende Taktung der Prozessoren 400 der Prozessor-Anordnung 1800.
Innerhalb eines Zeittaktes führt jeder Prozessor 400 folgende Aktionen durch:
• Lesen von einer oder mehreren elektronischen Nachrichten, die an einer oder mehreren Kommunikationsverbindungen 406 des Prozessors 400 anliegen und die im zeitlich vorangegangenen Zeittakt von einem Nachbarprozessor versendet wurden.
Verarbeiten der empfangenen Nachrichten.
• Gegebenenfalls Versenden von einer elektronischen Nachricht oder mehreren elektronischen Nachrichten über eine Kommunikationsverbindung 406 oder über mehrere Kommunikationsverbindungen 406, die im zeitlich nächsten Zeittakt von einem Nachbarprozessor empfangen werden können .
Innerhalb eines Zeittaktes kann somit eine elektronische Nachricht 407 nur von einem Prozessor 400 zu einem diesem unmittelbar benachbarten Nachbarprozessor „wandern", d.h. übermittelt werden.
Gemäß einer alternativen Ausführungsform ist keine globale gemeinsame Taktung der Prozessoren 400 der Prozessor- Anordnung 1800 vorgesehen, was hinsichtlich der Realisierung jedoch keinen Unterschied macht.
Zur einfacheren Darstellung der Erfindung wird jedoch eine gemeinsame Taktung der Prozessoren 400 in der Prozessor- Anordnung 1800 angenommen . Die Anzahl der elektronischen Nachrichten, die in einem Zeittakt von einem Prozessor zum nächsten gesendet werden kann, wird durch die Kapazität c ε N der jeweiligen bidirektionalen Kommunikationsverbindung 406 beschrieben.
Zur Vereinfachung wird ohne Einschränkung der Allgemeingültigkeit im Folgenden die gleiche Kapazität c auf allen bidirektionalen Kommunikationsverbindungen 406 angenommen. Erweiterungen für unterschiedliche Kapazitäten der einzelnen Kommunikationsverbindungen 406 werden jedoch analog gehandhabt .
Ferner besitzt jeder Prozessor 400 einen Pufferspeicher zur Speicherung von bis zu bmax ε N elektronischen Nachrichten, wie oben erläutert.
Unterschieden wird im Folgenden zwischen Punkt-zu-Punkt- Nachrichten, die ein Prozessor 400 zu einem Nachbarprozessor übermittelt und die der Nachbarprozessor verarbeitet, anders ausgedrückt, konsumiert, und Routing-Nachrichten, welche Sensordaten und/oder Aktordaten enthalten, und die nicht von dem Nachbarprozessor verarbeitet werden, sondern zu dem in Downlink-Richtung nächsten Nachbarprozessor weiter versendet werden .
Als eine Punkt-zu-Punkt-Nachricht wird erfindungsgemäß eine Erlaubnis-Nachricht (Permit-Nachricht) verwendet, die einen oder mehrere ganzzahlige Parameterwerte enthält.
Bei Empfang einer Erlaubnis-Nachricht Permit(πQ, it±, 2> •••) aus der Downlink-Richtung in dem Prozessor 400 wird dem die Erlaubnis-Nachricht empfangenden Prozessor 400 gestattet, zum aktuellen Zeittakt %Q E {θ, ... , c} elektronische Nachrichten an den die Erlaubnis-Nachricht sendenden Nachbarprozessor zu schicken, zum zeitlich nächsten Zeittakt 7t]_ ε {θ, ... , c} elektronische Nachrichten, usw. Im einfachsten Fall enthält die Erlaubnis-Nachricht nur einen Parameterwert, d.h. eine Erlaubnis-Angabe, mit der angegeben wird, wie viele elektronische Nachrichten der die Erlaubnis- Nachricht empfangende Prozessor zum aktuellen Zeittakt an den die Erlaubnis-Nachricht sendenden Nachbarprozessor übermitteln darf (Permit(πg)) .
Jeder Prozessor 400 berechnet die Belegung seines Pufferspeichers, d.h. seinen Pufferfüllstand für zukünftige Zeittakte und sendet anschließend entsprechende Erlaubnis- Nachrichten in Uplink-Richtung zu den jeweils in Uplink- Richtung diesem Prozessor 400 unmittelbar benachbarten Nachbarprozessoren. Eine einmal gesendete Erlaubnis-Angabe kann durch eine nachfolgende Erlaubnis-Nachricht überschrieben werden.
Die Belegung des Pufferspeichers 401 des Prozessors 400 zu Beginn eines Zeittaktes wird durch b ε NQ b < bmax beschrieben, die erteilten Erlaubnis-Angaben des in Downlink- Richtung angeordneten Nachbarprozessors werden als po , Pi, ... verwaltet und die Erlaubnis-Angaben für die Nachbarprozessoren in Uplink-Richtung werden als pk, p^, ... mit
1 < i < k bezeichnet. Weist der Prozessor in Uplink-Richtung keine Nachbarprozessoren mehr auf, d.h., anders ausgedrückt, ist k = 0, so entfällt diese Verwaltung.
Im Folgenden wird die oben beschriebene Vorgehensweise für einen Zeittakt im Detail beschrieben:
1. Abfrage von elektronischen Nachrichten, welche von einem in Downlink-Richtung angeordneten Nachbarprozessor empfangen werden: Liegt eine neue Erlaubnis-Nachricht mit dem Parametern (πg, π]_, 2> •••) vor, so setze Pj := π-j, j ε N0. (1)
In diesem Zusammenhang ist hinsichtlich der Implementierung des Verfahrens auf einem Rechner anzumerken, dass für den Fall, dass beispielsweise als Parameter (#0,^) vorliegt, pg := π und pj_ := 7t]_ gesetzt werden und eventuell existierende Erlaubnis-Angaben P2 , P3 , ... auf den Wert Null gesetzt werden.
2. Pufferspeicher-Leerung:
Die Anzahl a der zu dem in Downlink-Richtung angeordneten Nachbarprozessor zu sendenden Puffernachrichten wird auf a := min(b, pg) (2) gesetzt .
Es werden a elektronische Nachrichten aus dem Pufferspeicher 401 des Prozessors 400 an den in Downlink- Richtung des Prozessors 400 angeordneten Nachbarprozessor gesendet und es wird b := b - a (3) gesetzt.
3. Durchschleifen von elektronischen Nachrichten: Falls a < pg gilt, so wird a := pg - a (4) als die Anzahl der noch versendbaren elektronischen Nachrichten 407 gesetzt. Es werden bis zu a elektronische Nachrichten 407 von den in Uplink-Richtung angeordneten Nachbarprozessoren abgefragt und diese elektronischen Nachrichten 407 werden an den in Downlink-Richtung angeordneten Nachbarprozessor versendet.
4. Füllen des Pufferspeichers (Puffer-Befüllung) :
Anschließend werden alle elektronischen Nachrichten 407, welche von in Uplink-Richtung benachbart angeordneten Nachbarprozessoren anliegen mit der Anzahl ai, ..., aj- abgefragt, wobei die gegebenenfalls durchgeschleiften elektronischen Nachrichten 407 bereits abgezogen sind.
Die abgefragten elektronischen Nachrichten 407 werden in dem Pufferspeicher 401 gespeichert, d.h. die neue Belegung des Pufferspeichers 401 ergibt sich gemäß folgender Vorschrift: b := b + ai + &2 + ••• + ak • (5)
5. Aktualisieren der Erlaubnis-Angaben (Permit-Update in Downlink) :
Die Downlink-Erlaubnis-Angaben werden gemäß folgender Vorschrift verschoben: pj := pj+1, j ε N (6) und die Erlaubnis-Angaben für die Uplink-Prozessoren werden gesetzt gemäß folgender Vorschrift:
Figure imgf000032_0001
Dies bedeutet, dass pi die maximale Zahl der im zeitlich nächsten Takt vom Uplink-Prozessor i erwarteten elektronischen Nachrichten ist.
Hinsichtlich einer einfachen Implementierung des erfindungsgemäßen Verfahrens ist anzumerken, dass für den Fall, dass beispielsweise nur pg und pi berücksichtigt bzw. verwendet werden, pg := ]_ und p]_ := 0 gesetzt werden. Wird nur pg verwendet, so wird konstant pg = 0 verwendet.
6. Prognose der Belegung der Pufferspeicher (Prognose der Pufferfüllstände) : Die Belegung des Pufferspeichers 401 bi d.h. der Pufferfüllstand i im zeitlich nächsten Takt berechnet sich gemäß folgender Vorschrift: bj_ = max(θ, b - pg + pj + p^ + ... + pj). (8)
Dann ist
PL := bmax - bi + pi (9) die maximale Anzahl an elektronischen Nachrichten, die im übernächsten Takt von den in Uplink-Richtung angeordneten Nachbarprozessoren geschickt werden darf.
Für j = 1, 2, ... werden folgende Verfahrensschritte durchgeführt: -- Es werden p 1-:,...,pk-j gemäß einer im Folgenden näher erläuterten Arbitrierungsstrategie so gewählt, dass pj + ... + p^ ≤ Pj und O ≤ Pj ≤ c, l ≤ i ≤ k. (10)
-- Anschließend wird der nächste Pufferfüllstand berechnet gemäß folgender Vorschrift: b-j+ι = max|p, bj - pj + p- + p- + ... + p- J. (11) -- Schließlich wird die nächste Nachrichtenzahl gemäß folgender Vorschrift berechnet: Pj+1 := bmax - b +i + pj+i . (12)
Im einfachsten Fall werden nur Erlaubnis-Angaben pJ berechnet. Für größere j wird Pj+i := Pj+i erwartet.
7. Versenden der Erlaubnis-Nachrichten:
An jeden in Uplink-Richtung mit dem Prozessor 400 gekoppelten Nachbarprozessor i (mit 1 < i < k) wird je eine Erlaubnis-Nachricht
Permit1 i- ϊ>2' gesendet. Es werden selbstverständlich nur die in der jeweiligen Implementierung vorgesehenen Erlaubnis-Angaben an den jeweiligen Nachbarprozessor in der Erlaubnis- Nachricht versendet, im einfachsten Fall also nur die Erlaubnis-Angabe p^" .
Damit ist die erfindungsgemäße Vorgehensweise vollständig mit Ausnahme der Arbitrierungsstrategie beschrieben. Die
Arbitrierungsstrategie beschreibt, wie die Anzahl Pj von vorgegebenen Erlaubnis-Angaben an die verschiedenen in Uplink-Richtung angeordneten Nachbarprozessoren verteilt wird.
Alternative Ausgestaltungen zur Realisierung einer solchen Arbitrierungsstrategie werden im Folgenden noch näher erläutert .
Zur Erläuterung der Arbitrierungsstrategie wird aus Gründen der Einfachheit eine Prozessor-Anordnung 500 gemäß einem zweiten Ausführungsbeispiel der Erfindung beschrieben, wie sie in Fig.5 dargestellt ist.
Es ist jedoch anzumerken, dass die Erfindung keineswegs auf die in Fig.5 dargestellte Prozessor-Anordnung 500 beschränkt ist, sondern sie ist selbstverständlich auf alle in einer Baumstruktur angeordneten Prozessoren in einer Prozessor- Anordnung anwendbar, insbesondere auch auf die Prozessor- Anordnung 1800 gemäß dem ersten Ausführungsbeispiel der Erfindung.
Die Prozessoren gemäß dem zweiten Ausführungsbeispiel der Erfindung sind hinsichtlich der oben beschriebenen Vorgehensweise zur Ermittlung und Versendung und Berechnung der Erlaubnis-Angaben in gleicher Weise ausgestaltet wie die Prozessoren gemäß dem ersten Ausführungsbeispiel der Erfindung .
Wiederum wird angenommen, dass Sensordaten 404 jedes Prozessors 400 zu einem bestimmten Zeitpunkt von dem jeweiligen Sensor 402 ermittelt werden und dann in einer Sensornachricht von dem Prozessor 400 in Richtung des Portals zu dem Schnittstellenprozessor 501 und von dort zu dem Auswertesystem 504 gesendet werden. Es handelt sich somit in der Regel um mehrere zeitlich äquidistante Abfragen von Sensorwerten .
Nach Ermittlung der Sensordaten, d.h. allgemein nach Erhebung des Datenmaterials, kann somit jeder Prozessor 400 automatisch (zeitgesteuert) mit dem Einsammeln von Daten, d.h. mit dem Einsammeln von elektronischen Daten-Nachrichten aus der Uplink-Richtung beginnen, d.h. der oben beschriebene Algorithmus (Schritte 1 bis 7) startet in allen Prozessoren 400 gleichzeitig zu einem Taktzeitpunkt.
In diesem Fall genügt es, wenn der Schnittstellenprozessor 501 Erlaubnis-Nachrichten vom Typ Permit(πg)
an die Nachbarprozessoren 400 des Schnittstellenprozessors 501 versendet, da die Datenlast der Prozessor-Anordnung von selbst in Richtung des Schnittstellenprozessors 501 „sackt", d.h. sich ausbreitet, und sich der maximale Datenfluss am Schnittstellenprozessor 501 in kurzer Zeit einstellt.
Damit werden also auch netzwerkweit, d.h. in der gesamten Prozessor-Anordnung 500 nur Erlaubnis-Nachrichten (Permit- Nachrichten) von diesem Typ versendet und die Abarbeitung des oben beschriebenen Algorithmus wird entsprechend vereinfacht.
Nach Abschluss eines Selbstorganisations-Verfahren, wie es in [1] beschrieben ist, liegt in jedem Prozessor 400 die Information vor, wie viele andere Prozessoren n in Richtung jeden Uplinks i liegen (Durchsatz) .
Daher wird gemäß diesem Ausführungsbeispiel der Erfindung folgende Arbitrierungsstrategie verwendet:
Für jeden Uplink-Prozessor 400 wird die Zahl
z < ni (13)
der tatsächlich eingetroffenen elektronischen Nachrichten 407 festgehalten. Wenn nun gemäß dem oben beschriebenen Algorithmus P]_ Permits zu vergeben sind, so werden die Uplinks in Schleife nacheinanderfolgend abgeprüft und es wird ein Permit erteilt bzw. um den Wert 1 erhöht, falls gilt:
zi < ni . (14)
Dabei ist der Startpunkt der Schleife der um einen Wert 1 versetzte Endpunkt der Schleife der letzten Erlaubnis- Angaben-Vergabe (Permit-Vergabe) . Als anschauliches Beispiel für die Durchführung des Verfahrens sind in den Fig.5 bis Fig.16 die einzelnen Schritte in der Prozessor-Anordnung 500 dargestellt.
In diesem Beispiel ist ohne Einschränkung der Allgemeingültigkeit die Kapazität einer bidirektionalen Kommunikationsverbindung 406 zwischen zwei Prozessoren 400 auf c = 2 festgelegt und die Pufferspeichergröße mit bmax - ^ begrenzt. Die zu übertragenden Daten sind in einer jeweiligen, dem Prozessor 400 zugeordneten Datennachricht 407 in den Fig.5 bis Fig.16 dargestellt, wobei mit der in der Datennachricht 407 angegebenen Zahl der jeweilige Prozessor, dem der jeweilige Sensor 401 eindeutig zugeordnet ist, eindeutig identifiziert wird.
Mit den Pfeilen sind jeweilige Erlaubnis-Nachrichten 502 bezeichnet und mit den jeweiligen den Pfeilen 502 zugeordneten Zahlen werden die Parameter der Erlaubnis- Nachricht bezeichnet. Gegebenenfalls werden an den Eingängen bzw. Ausgängen der bidirektionalen Kommunikationsverbindung 406 zwischen den Prozessoren 400 die Verwaltungsdaten PO/ Pl' - un<3- Po' J ••• als jeweilige Ziffern an den Prozessoren 400 dargestellt, d.h. die zu erwartenden elektronischen Nachrichten 407 aus Uplink-Richtung bzw. die erhaltenen Erlaubnis-Angaben (Permits) aus Downlink-Richtung. Zur Illustration der Verwendung von Permits höherer Ordnung werden diese von dem Schnittstellenprozessor 501 oder womöglich, beispielsweise von Knoten 10 in Fig.5, eingesetzt.
In den Fig.5 bis Fig.16 sind der Nachrichtenfluss sowie die Pufferbelegung und die Permits sowie die jeweiligen elektronischen Nachrichten zu den jeweiligen Taktzeitpunkten dargestellt . Wie in Fig.5 gezeigt ist, hat der Schnittstellenprozessor 501 eine maximale Pufferspeicherkapazität von vier elektronischen Nachrichten.
Da er von einem auch ihm zugeordneten Sensor eine
Sensornachricht 407 empfängt, kann er im nächsten Zeittakt noch drei andere elektronische Nachrichten 407 von in Uplink- Richtung ihm benachbarten Nachbarprozessoren 400 empfangen.
Somit schickt er an jeden seiner unmittelbar ihm benachbarten Nachbarprozessoren 400 (Prozessor 2, 10, 14) eine Erlaubnis- Nachricht 501, in der angegeben ist, dass diese ihm in Downlink-Richtung im nächsten Zeittakt eine elektronische Nachricht übermitteln dürfen.
In entsprechender Weise arbeiten auch die anderen Prozessoren 400, da auch dort jeweils angenommen wird aus Gründen der einfacheren Erläuterung, dass jeweils nur eine Sensornachricht 407 gebildet wird, und jeweils entsprechend Nachrichten in Uplink-Richtung benachbarten Prozessoren im nachfolgenden Zeittakt empfangen werden können.
Im Folgenden wird ohne Einschränkung der Allgemeingültigkeit angenommen, dass zu jedem Taktzeitpunkt von dem Schnittstellenprozessor 501 zwei elektronische Nachrichten 407 an das Auswertungssystem 504 ausgelesen werden können.
In der folgenden Beschreibung wird jeweils abhängig von den in den Fig.5 bis Fig.16 angegebenen Nummern der jeweilige Prozessor bzw. die jeweilige Nachricht 407 bezeichnet.
So wird beispielsweise eine neunte Sensornachricht 407 jeweils mit dem Zeichen „9" in der Sensornachricht 407 bezeichnet und die neunte Sensornachricht 407 wurde von dem Sensor 402 des neunten Prozessors „9" 400 aufgezeichnet und von dem neunten Prozessor 400 zwischengespeichert und in Richtung des Schnittstellenprozessors 501 gesendet. Die entsprechende Nomenklatur wird auch für die anderen Sensornachrichten und Prozessoren verwendet.
Die in den Fig.6 bis Fig.16 dargestellte Vorgehensweise ist derart, dass die Prozessoren 400 jeweils abhängig von den ihnen übermittelten Erlaubnis-Angaben 502 zu dem nächsten Taktzeitpunkt die gemäß der Erlaubnis-Angabe 502 entsprechende Anzahl von elektronischen Nachrichten in Richtung des Schnittstellenprozessors 501 zu dem ihm auf dem jeweiligen Nachrichtenpfad unmittelbar benachbarten Nachbarprozessor übermitteln.
Fig.5 zeigt somit den Zustand, zu dem die Sensornachrichten 407 noch alle in den Pufferspeichern 401 der einzelnen Prozessoren 400 gespeichert sind (erster TaktZeitpunkt) .
Fig.6 zeigt die Prozessor-Anordnung 500 zu dem zweiten Taktzeitpunkt, wobei die erste Sensornachricht 407 schon an das Auswertesystem 504 weitergeleitet wird und die zweite Sensornachricht 407, die zehnte Sensornachricht 407 und die vierzehnte Sensornachricht 407 zu dem Schnittstellenprozessor 501 übermittelt werden.
Die dritte Sensornachricht 407, die fünfte Sensornachricht 407 und die achte Sensornachricht 407 werden von den jeweiligen Prozessoren 400 dem zweiten Prozessor 400 zugeführt, die elfte Sensornachricht 407 wird von dem elften Prozessor 400 an den zehnten Prozessor 400 übertragen und die fünfzehnte Sensornachricht 407 und die achtzehnte Sensornachricht 407 werden von den jeweiligen Prozessoren an den vierzehnten Prozessor 400 übertragen.
Ferner werden die vierte Sensornachricht 407 von dem vierten Prozessor an den dritten Prozessor 400 übertragen, die sechste Sensornachricht 407 und die siebte Sensornachricht 407 werden an den fünften Prozessor 400 übertragen, die neunte Sensornachricht 407 wird an den achten Prozessor 400 übertragen, die zwölfte Sensornachricht 407 und die dreizehnte Sensornachricht 407 werden an den elften Prozessor 400 übertragen, die sechzehnte Sensornachricht 407 und die siebzehnte Sensornachricht 407 werden an den fünfzehnten Prozessor 400 übertragen und die neunzehnte Sensornachricht 407 und die zwanzigste Sensornachricht 407 werden an den achtzehnten Prozessor 400 übertragen.
Ferner werden auch zu diesem Taktzeitpunkt die entsprechenden Erlaubnis-Nachrichten 502 von den Prozessoren in Uplink- Richtung zu den jeweiligen Nachbarprozessoren übertragen, wobei in diesem Zusammenhang anzumerken ist, dass von dem Schnittstellenprozessor 501, da der gesamte Puf erspeicher dort leer ist, zwei Nachrichten von dem zweiten Prozessor 400 und zwei Nachrichten dem zehnten Prozessor 400 ermöglicht sind zur Übertragung in dem nächsten anschließenden Taktzeitpunkt sowie eine Nachricht von dem vierzehnten Prozessor 400.
Fig.7 zeigt die Prozessor-Anordnung zu dem dritten TaktZeitpunkt .
Wie Fig.7 zu entnehmen ist, werden die zweite Sensornachricht 407 und die zehnte Sensornachricht 407 aus der Prozessor- Anordnung 500 von dem Schnittstellenprozessor 501 in das
Auswertesystem 504 übertragen. Die vierzehnte Sensornachricht 407 wird in dem Pufferspeicher 401 des
Schnittstellenprozessors 501 gespeichert. Ferner werden die fünfte Sensornachricht 407 und die dritte Sensornachricht 407 von dem zweiten Prozessor 404 an den Schnittstellenprozessor 501 übertragen sowie die elfte Sensornachricht 407 von dem zehnten Prozessor 400 an den Schnittstellenprozessor 501 und die fünfzehnte Sensornachricht 407 von dem vierzehnten Prozessor 400 an den Schnittstellenprozessor 501.
Zu diesem Zeitpunkt ist die achte Sensornachricht 407 in dem Pufferspeicher 401 des zweiten Prozessors 400 gespeichert und die achtzehnte Sensornachricht 407 in dem Pufferspeicher 404 des vierzehnten Prozessors 400.
Die vierte Sensornachricht 407 wird von dem dritten Prozessor 400 an den zweiten Prozessor 400 übertragen sowie die zwölfte Sensornachricht 407 von dem elften Prozessor 400 an den zehnten Prozessor 400 und die neunzehnte Sensornachricht 407 von dem achtzehnten Prozessor 400 an den vierzehnten Prozessor 400.
Die siebte Sensornachricht 407 und die sechste Sensornachricht 407 sind in dem Pufferspeicher 401 des fünften Prozessors 400 gespeichert und die neunte Sensornachricht 407 ist in dem Pufferspeicher 401 des achten Prozessors 400 gespeichert. Ferner sind die dreizehnte
Sensornachricht 407 in dem Pufferspeicher 401 des elften Prozessors 400, die siebzehnte Sensornachricht 407 und die sechzehnte Sensornachricht 407 in dem Pufferspeicher 401 des fünfzehnten Prozessors 400 und die zwanzigste Sensornachricht 407 in dem Pufferspeicher 401 des achtzehnten Prozessor 400 gespeichert .
Ferner werden Erlaubnis-Nachrichten 502 von dem Schnittstellenprozessor 501 an den zweiten Prozessor 400 und an den vierzehnten Prozessor 400 übertragen, in welchen den beiden Prozessoren zu dem nächsten Taktzeitpunkt die Erlaubnis gegeben wird, jeweils eine Sensornachricht 407 zu dem Schnittstellenprozessor 501 zu übermitteln.
Der zweite Prozessor 400 übermittelt jeweils eine Erlaubnis- Nachricht 502 an den fünften Prozessor 400 und an den achten Prozessor 400, jeweils ebenfalls mit der Maßgabe, zu dem nächsten Taktzeitpunkt dem zweiten Prozessor 400 jeweils maximal eine Sensornachricht 407 zu übermitteln.
Gemäß einer von dem zehnten Prozessor 400 an den elften Prozessor 400 übermittelten Erlaubnis-Nachricht 502 darf der elfte Prozessor 400 zu dem nächsten Taktzeitpunkt maximal zwei Sensornachrichten 404 an den zehnten Prozessor 400 übermitteln.
Der vierzehnte Prozessor 400 übermittelt an den fünfzehnten Prozessor 400 und an den achtzehnten Prozessor 400 jeweils eine Erlaubnis-Nachricht 502, in der jeweils angegeben ist, dass die beiden Prozessoren 400 zu dem nächsten Taktzeitpunkt jeweils maximal eine Sensornachricht an den vierzehnten Prozessor 400 übermitteln dürfen.
Fig.8 zeigt die Prozessor-Anordnung 500 zu dem vierten TaktZeitpunkt .
Zu diesem Zeitpunkt werden zwei Sensornachrichten 404, nämlich die dritte Sensornachricht 407 und die vierzehnte Sensornachricht 407 von dem Schnittstellenprozessor 501 an das Auswertesystem 504 übertragen.
Der Schnittstellenprozessor 501 hat drei Sensornachrichten 404, nämlich die fünfzehnte Sensornachricht 407, die elfte Sensornachricht 407 und die fünfte Sensornachricht 407 in dessen Pufferspeicher 401 gespeichert.
Ferner werden die achte Sensornachricht 407 von dem zweiten Prozessor und die achtzehnte Sensornachricht von dem vierzehnten Prozessor an den Schnittstellenprozessor 501 übertragen .
In dem Pufferspeicher 401 des zweiten Prozessors 400 ist die vierte Sensornachricht 407 gespeichert, in dem Pufferspeicher 401 des zehnten Prozessors die zwölfte Sensornachricht 407 und in dem Pufferspeicher 401 des vierzehnten Prozessors 400 die neunzehnte Sensornachricht 407.
Von dem fünften Prozessor 400 wird gemäß der von ihm zuvor empfangenen Erlaubnis-Nachricht 502 eine, nämlich die sechste Sensornachricht 407 an den zweiten Prozessor 400 übermittelt, und der achte Prozessor 400 sendet die neunte Sensornachricht 407 an den zweiten Prozessor 400. Der elfte Prozessor 400 sendet die dreizehnte Sensornachricht 407 an den zehnten Prozessor 400, der fünfzehnte Prozessor 400 sendet die sechzehnte Sensornachricht 407 an den vierzehnten Prozessor 400 und der achtzehnte Prozessor 400 sendet die zwanzigste Sensornachricht 407 an den vierzehnten Prozessor 400.
In dem Pufferspeicher 401 des fünften Prozessors 400 ist noch die siebte Sensornachricht 407 gespeichert und in dem Pufferspeicher 401 des fünfzehnten Prozessors 400 ist die siebzehnte Sensornachricht 407 zwischengespeichert.
Gemäß der oben beschriebenen Arbitrierungsstrategie sendet zu dem vierten Taktzeitpunkt der Schnittstellenprozessor 501 drei Erlaubnis-Nachrichten 502 an seine Uplink-Nachbar- Prozessoren, jeweils eine an den zweiten Prozessor 400, den zehnten Prozessor 400 und den vierzehnten Prozessor 400, in denen angegeben ist, dass jeder der drei Prozessoren 400 zu dem nächsten Taktzeitpunkt jeweils maximal eine Sensornachricht 407 an den Schnittstellenprozessor 501 übermitteln darf.
Ferner übermittelt der zweite Schnittstellenprozessor 400 eine Erlaubnis-Nachricht 502 an den fünften Prozessor 500 mit der Maßgabe, dass der fünfte Prozessor 400 zu dem nächsten Taktzeitpunkt maximal eine Sensornachricht an den zweiten Prozessor übertragen darf. Der zehnte Prozessor 400 übermittelt dem elften Prozessor 400 eine Erlaubnis-Nachricht und erlaubt diesem, zu dem nächsten Taktzeitpunkt dem zehnten Prozessor 400 eine Sensornachricht zu übermitteln. Gemäß einer von dem vierzehnten Prozessor 400 an den fünfzehnten Prozessor 400 übermittelten Erlaubnis-Nachricht 502 ist es dem fünfzehnten Prozessor 400 ermöglicht, zu dem nächsten TaktZeitpunkt, der in Fig.9 dargestellt ist, maximal eine Sensornachricht 407 an den vierzehnten Prozessor 400 zu übermitteln.
Fig.9 zeigt die Prozessor-Anordnung 500 zu dem fünften Taktzeitpunkt .
Zu diesem TaktZeitpunkt werden zwei Sensornachrichten, nämlich die elfte Sensornachricht 407 und die fünfte Sensornachricht 407 aus dem Pufferspeicher 401 des Schnittstellenspeichers an das Auswertesystem 504 weitergeleitet .
In dem Pufferspeicher 401 des Schnittstellenprozessors 501 sind drei Sensornachrichten gespeichert, nämlich die achtzehnte Sensornachricht 407, die achte Sensornachricht 407 und die fünfzehnte Sensornachricht 407.
Von dem zweiten Prozessor 400 wird die vierte Sensornachricht 407 zu dem Schnittstellenprozessor 501 übertragen, von dem zehnten Prozessor 400 die zwölfte Sensornachricht 407 und von dem vierzehnten Prozessor 400 die neunzehnte Sensornachricht 407.
In dem Pufferspeicher 401 des zweiten Prozessors 400 sind die neunte Sensornachricht 407 und die sechste Sensornachricht 407 gespeichert, in dem Pufferspeicher 401 des zehnten Prozessors 400 die dreizehnte Sensornachricht 407 und in dem Pufferspeicher 401 des vierzehnten Prozessors 400 die zwanzigstes Sensornachricht 407 und die sechzehnte Sensornachricht 407.
Ferner wird zu dem fünften Taktzeitpunkt von dem fünften Prozessor 400 die siebte Sensornachricht 407 an den zweiten Prozessor 400 übertragen und die siebzehnte Sensornachricht 407 wird von dem fünfzehnten Prozessor 400 an den vierzehnten Prozessor 400 übertragen. Gemäß der oben beschriebenen Arbitrierungsstrategie sendet zu dem fünften Taktzeitpunkt der Schnittstellenprozessor 501 zwei Erlaubnis-Nachrichten 502 an seine Uplink-Nachbar- Prozessoren, eine Erlaubnis-Nachricht 502 an den zehnten Prozessor 400 und eine Erlaubnis-Nachricht 502 an den vierzehnten Prozessor 400, in denen jeweils angegeben ist, dass jeder der beiden Prozessoren zu dem nächsten Taktzeitpunkt jeweils maximal eine Sensornachricht 407 an den Schnittstellenprozessor 501 übermitteln darf.
Ferner übermittelt der zweite Schnittstellenprozessor 400 eine Erlaubnis-Nachricht 502 an den fünften Prozessor 500 mit der Maßgabe, dass der fünfte Prozessor 400 zu dem nächsten Taktzeitpunkt maximal eine Sensornachricht an den zweiten Prozessor übertragen darf. Gemäß einer von dem vierzehnten
Prozessor 400 an den fünfzehnten Prozessor 400 übermittelten Erlaubnis-Nachricht 502 ist es dem fünfzehnten Prozessor 400 ermöglicht, zu dem nächsten TaktZeitpunkt, der in Fig.10 dargestellt ist, maximal eine Sensornachricht 407 an den vierzehnten Prozessor 400 zu übermitteln.
Zu dem sechsten Taktzeitpunkt werden von dem Schnittstellenprozessor 501 an das Auswertesystem 504 wiederum zwei Sensornachrichten 404, nämlich die achte Sensornachricht 407 und die fünfzehnte Sensornachricht 407 übertragen (vergleiche Fig.10).
Ferner sind zu diesem Taktzeitpunkt die neunzehnte Sensornachricht 407, die zwölfte Sensornachricht 407, die vierte Sensornachricht 407 und die achtzehnte Sensornachricht 407 in dem Pufferspeicher 401 des Schnittstellenprozessors 501 gespeichert.
Von dem zehnten Prozessor 400 wird die dreizehnte Sensornachricht 407 und von dem vierzehnten Prozessor 400 die sechzehnte Sensornachricht 407 an den Schnittstellenprozessor 501 übertragen. In dem Pufferspeicher 401 des zweiten Prozessors 400 sind zu diesem Taktzeitpunkt die siebte Sensornachricht 407, die neunte Sensornachricht 407 und die sechste Sensornachricht 407 gespeichert.
In dem Pufferspeicher 401 des vierzehnten Prozessors 400 sind zu diesem Zeitpunkt die siebzehnte Sensornachricht 407 und die zwanzigste Sensornachricht gespeichert.
Gemäß der oben beschriebenen Arbitrierungsstrategie sendet zu dem sechsten Taktzeitpunkt der Schnittstellenprozessor 501 zwei Erlaubnis-Nachrichten 502 an seine Uplink-Nachbar- Prozessoren, eine Erlaubnis-Nachricht 502 an den zweiten Prozessor 400 und eine Erlaubnis-Nachricht 502 an den vierzehnten Prozessor 400, in denen jeweils angegeben ist, dass jeder der beiden Prozessoren zu dem nächsten Taktzeitpunkt jeweils maximal eine Sensornachricht 407 an den Schnittstellenprozessor 501 übermitteln darf.
Fig.11 zeigt die Prozessor-Anordnung 500 zu dem siebten Taktzeitpunkt des erfindungsgemäßen Verfahrens .
Zu diesem Taktzeitpunkt werden von dem Schnittstellenprozessor 501 die vierte Sensornachricht 407 und die achtzehnte Sensornachricht 407 aus dessen Pufferspeicher 401 ausgelesen und an das Auswertesystem 504 übermittelt .
In dem Pufferspeicher 401 des Schnittstellenprozessors 501 sind zu diesem Taktzeitpunkt die sechzehnte Sensornachricht 407, die dreizehnte Sensornachricht 407, die neunzehnte Sensornachricht 407 und die zwölfte Sensornachricht 407 gespeichert .
Von dem zweiten Prozessor 404 wird die sechste Sensornachricht 407 und von dem vierzehnten Prozessor 400 wird die zwanzigste Sensornachricht 407 zu dem Schnittstellenprozessor 501 übertragen.
Die siebte Sensornachricht 407 und die neunte Sensornachricht 407 sind in dem Pufferspeicher 401 des zweiten Prozessors 400 gespeichert und die siebzehnte Sensornachricht 407 ist zu diesem Taktzeitpunkt in dem Pufferspeicher 401 des vierzehnten Prozessors 400 gespeichert.
Gemäß der oben beschriebenen Arbitrierungsstrategie sendet zu dem siebten Taktzeitpunkt der Schnittstellenprozessor 501 zwei Erlaubnis-Nachrichten 502 an seine Uplink-Nachbar- Prozessoren, eine Erlaubnis-Nachricht 502 an den zweiten Prozessor 400 und eine Erlaubnis-Nachricht 502 an den vierzehnten Prozessor 400, in denen jeweils angegeben ist, dass jeder der beiden Prozessoren zu dem nächsten Taktzeitpunkt jeweils maximal eine Sensornachricht 407 an den Schnittstellenprozessor 501 übermitteln darf.
Fig.12 zeigt die Prozessor-Anordnung 500 zu dem achten
Taktzeitpunkt, zu dem die neunzehnte Sensornachricht 407 und die zwölfte Sensornachricht 407 an das Auswertesystem 504 übermittelt werden.
In dem Pufferspeicher 401 des Schnittstellenprozessors 501 sind zu diesem Taktzeitpunkt die zwanzigste Sensornachricht 407, die sechste Sensornachricht 407, die sechzehnte Sensornachricht 407 und die dreizehnte Sensornachricht 407 gespeichert.
Von dem zweiten Prozessor 400 wird die neunte Sensornachricht 407 und von dem vierzehnten Prozessor 400 wird die siebzehnte Sensornachricht 407 zu dem Schnittstellenprozessor 501 übertragen .
In dem Pufferspeicher 401 des zweiten Prozessors 400 ist die siebte Sensornachricht 407 zwischengespeichert. Gemäß der oben beschriebenen Arbitrierungsstrategie sendet zu dem achten Taktzeitpunkt der Schnittstellenprozessor 501 zwei Erlaubnis-Nachrichten 502 an seine Uplink-Nachbar- Prozessoren, eine Erlaubnis-Nachricht 502 an den zweiten Prozessor 400 und eine Erlaubnis-Nachricht 502 an den vierzehnten Prozessor 400, in denen jeweils angegeben ist, dass jeder der beiden Prozessoren zu dem nächsten Taktzeitpunkt jeweils maximal eine Sensornachricht 407 an den Schnittstellenprozessor 501 übermitteln darf.
Fig.13 zeigt die Prozessor-Anordnung 500 zu dem neunten Taktzeitpunkt des Verfahrens .
Zu diesem Taktzeitpunkt werden die sechzehnte Sensornachricht 407 und die dreizehnte Sensornachricht 407 von dem Schnittstellenprozessor 501 an das Auswertesystem übertragen.
In dem Pufferspeicher 401 des Schnittstellenprozessors 501 sind die neunte Sensornachricht 407, die siebzehnte
Sensornachricht 407, die zwanzigste Sensornachricht 407 und die sechste Sensornachricht 407 gespeichert.
Von dem zweiten Prozessor 400 wird die siebte Sensornachricht 407 an den Schnittstellenprozessor 501 übertragen.
Gemäß der oben beschriebenen Arbitrierungsstrategie sendet zu dem neunten Taktzeitpunkt der Schnittstellenprozessor 501 eine Erlaubnis-Nachricht 502 an den zweiten Prozessor 400, in der angegeben ist, dass der zweite Prozessor 400 zu dem nächsten Taktzeitpunkt maximal eine Sensornachricht 407 an den Schnittstellenprozessor 501 übermitteln darf.
Fig.14 zeigt die Prozessor-Anordnung 500 zu dem zehnten Taktzeitpunkt des Verfahrens. Zu diesem Zeitpunkt werden die zwanzigste Sensornachricht 407 und die sechste Sensornachricht 407 von dem Schnittstellenprozessor 501 an das Auswertesystem 504 übertragen.
In dem Pufferspeicher 401 des Schnittstellenprozessors 501 sind die siebzehnte Sensornachricht 407, die neunte Sensornachricht 407 und die siebzehnte Sensornachricht 407 gespeichert .
Die Pufferspeicher aller anderen Prozessoren 400 der Prozessor-Anordnung 500 sind nunmehr leer.
Fig.15 zeigt die Prozessor-Anordnung 500 zu dem elften TaktZeitpunkt, zu dem die neunzehnte Sensornachricht 407 und die siebzehnte Sensornachricht 407 von dem Schnittstellenprozessor 501 an das AuswerteSystem 504 übertragen werden.
In dem Pufferspeicher 401 des Schnittstellenprozessors 501 ist lediglich noch die siebte Sensornachricht 407 gespeichert, welche zu dem in Fig.16 dargestellten Taktzeitpunkt (zwölfter TaktZeitpunkt) an das Auswertesystem 504 übertragen wird.
Wie den Figuren zu entnehmen ist, ist der Datenstrom in Richtung des Schnittstellenprozessors 501 schon ab dem in Fig.7 dargestellten Taktzeitpunkt maximal, d.h. schon zu diesem Zeitpunkt werden immer zwei Sensornachrichten 404 von dem Schnittstellenprozessor 501 an das Auswertesystem 504 übertragen. Diese optimale Auslastung der Schnittstellen- Kommunikationsverbindung bleibt so lange aufrechterhalten, bis alle Sensornachrichten 407 aus der Prozessor-Anordnung 500 an das Auswertesystem 504 übertragen wurden. Die Daten, d.h. die Sensornachrichten 407 „sacken" so weit in Richtung des Schnittstellenprozessors 501 wie möglich und verlassen dann die Prozessor-Anordnung 500 in geordneter Weise und ohne Datenkollision.
Gemäß einem alternativen Ausführungsbeispiel der Erfindung ist es vorgesehen, dass die Sensornachrichten 407 und damit die Sensordaten, von dem Schnittstellenprozessor 501 aus abgefragt werden, d.h. jeder Prozessor 400 der Prozessor- Anordnung 500 beginnt erst dann mit dem Erfassen von Daten aus seinen mit ihm verbundenen Uplink-Nachbar-Prozessoren, wenn er die erste Erlaubnis-Nachricht 502 von einem in Downlink-Richtung mit dem Prozessor 400 gekoppelten Nachbarprozessor erhalten hat.
Je nach Anzahl der Verzweigungen in der Nähe des Schnittstellenprozessors 501 kann sich somit die Zeit verlängern, bis sich ein maximaler Datenfluss an dem Schnittstellenprozessor 501 einstellt, da räumlich entferntere Netzwerkteile erst nach Ablauf einer Latenzzeit, die sich aus der Entfernung ergibt, Daten transportieren.
Um diesem Effekt entgegenzuwirken, kann der
Schnittstellenprozessor 501 komplexere Erlaubnis-Nachrichten verschicken, beispielsweise vom Typ Permit(πg, 7t]_, 2) • Die
Nachbarprozessoren werden dann maximal Nachrichten vom Typ Permit(πg, π]_) und deren Nachbarprozessoren wieder Nachrichten vom einfachen Typ versenden. Der Effekt ist eine höhere Durchflussgeschwindigkeit in der Nähe des
Schnittstellenprozessors 501 zu Beginn der Datenabfrage und damit in der Regel ein schnelleres Erreichen des maximalen Daten-Durchflusses.
Im Beispiel von den Fig.5 bis Fig.16 wird von dem Schnittstellenprozessor 501 eine solche komplexe Erlaubnis- Nachricht verwendet (in den Figuren bezeichnet mit dem Bezugszeichen 503). Da bei dem Schnittstellenprozessor 501 drei Uplink-Rechner vorgesehen sind, ergibt sich in dem Beispiel bereits, dass nur Nachrichten vom einfachen Typ verwendet werden.
Bei einem Beispiel, bei dem der Schnittstellenprozessor 501 ein oder zwei Nachbarprozessoren in Uplink-Richtung aufweist, würde dieser Erlaubnis-Nachrichten des Typs Permit(πg, τi-_) versenden.
Die Arbitrierungsstrategie kann auch gemäß diesem
Ausführungsbeispiel identisch zum vorangegangenen Beispiel gewählt werden.
Gemäß einer alternativen Ausführungsform, im Folgenden auch bezeichnet als eine spontane (selektive) Datensammlung mit
Botschafternachrichten, werden Daten, d.h. Sensornachrichten nur dann gesammelt, wenn spezielle Ereignisse auftreten, beispielsweise eine Gewichtsänderung auf einen Drucksensor der Prozessor-Anordnung 500.
In diesem Fall kann eine Punkt-zu-Punkt-Nachricht in Downlink-Richtung geschickt werden, um den Dateneingang anzukündigen. Mehrere solcher Botschafternachrichten können zu einer Botschafternachricht zusammengefasst werden, die als Parameter die Anzahl solcher Nachrichten enthält. Jeder Uplink-Prozessor kann in diesem Fall mit der Zahl ni der Botschafternachricht versehen werden (mit eventuell späterer Änderung, wenn weitere Botschafternachrichten eintreffen) . Die Zahl ni ersetzt dann die Durchsatzzahl aus dem vorangegangen Beispiel, so dass die weitere Vorgehensweise dann identisch zu der oben beschriebenen ist.
Bei Verzicht auf Botschafternachrichten können spontan entstehende Nachrichten auch mittels einer anderen Arbitrierungsstrategie gesammelt werden. Dazu werden in jedem Prozessor 400 ständig Erlaubnis-Nachrichten an die Uplink- Nachbarprozessoren geschickt. So lange keine Nachrichten von diesen eintreffen, wird reihum jeweils eine Erlaubnis-Angabe weitergegeben. Etabliert sich ein Datenfluss von einem oder mehreren Uplink-Prozessoren, so erhalten diese häufiger ein Permit als die Uplink- Prozessoren, die keine Daten liefern (beispielsweise im Verhältnis 10:1) .
Die Vorteile der oben beschriebenen Vorgehensweise sind insbesondere die folgenden:
• Die in der Prozessor-Anordnung enthaltenen Sensornachrichten werden kollisionsfrei von den jeweiligen Prozessoren zu dem Schnittstellenprozessor geleitet . • Der Datenstrom bei dem Schnittstellenprozessor der Sensornachrichten wird nach einer kurzen Latenzzeit maximal, d.h. c Nachrichten pro Zeittakt. Daher ist die Geschwindigkeit des Datenauslesens aus der Prozessor- Anordnung bzw. die Auslesezeit minimal. • Zur Gewährleistung eines maximalen Datenstroms beim Schnittstellenprozessor genügt eine Puffergröße
-"max = 2c . Werden Erlaubnis-Angaben höherer Ordnung, d.h. pϊ, P3, ... vergeben, so lässt sich der Pufferspeicher sogar noch weiter verkleinern.
• Das Verfahren weist eine einfache Struktur auf und benötigt skalierbar wenig Speicherplatz . In diesem Dokument sind folgende Veröffentlichungen zitiert:
[1] WO 03/48953 A2
[2] J. M. Rabaey et al, Pico Radio Supports ad hoc ultra-low power wireless networking, I Triple E Computer 33 (7) , Seiten 42-48, 2000;
[3] J. M. Rabaey et al, Pico Radios for wireless sensor networks : The next challenge in ultra-low power design, ISSCC, 2002;
[4] S. Madden et al, Tag: A tiny aggregation service for at- hock sensor networks, Technical report, Inter research IRB-TR-02-011, August 2002
Bezugszeichenliste
100 Prozessor-Anordnung
101 Prozessor 102 Schnittstellenprozessor
103 Kommunikationsverbindung
104 Kommunikationsverbindung
105 Defekt
200 Prozessor-Anordnung
201 Prozessor
202 Schnittstellenprozessor
203 Kommunikationsverbindung 204 Kommunikationsverbindung
300 Textilgewebestruktur 301 Nicht leitfähiger Faden
302 Erster elektrisch leitfähiger Faden
303 Prozessorelement 304 Datenübertragungs-Faden
305 Kreuzungspunkt
306 Schutz
307 Zweiter elektrisch leitfähiger Faden
400 Prozessor
401 Pufferspeicher
402 Sensor
403 Elektrische Leitung
404 Sensordaten 405 Datenflussrichtung
406 Bidirektionale Kommunikationsverbindung
407 Sensornachricht
500 Prozessor-Anordnung 501 Schnittstellenprozessor
502 Erlaubnisnachricht
503 Komplexe Erlaubnisnachricht 504 Auswertesystem
1700 Grobmaschiges Grundgewebe
1800 Prozessor-Anordnung
1801 Schnittstellenprozessor
1802 Auswertesystem

Claims

Patentansprüche
1. Prozessor-Anordnung,
• mit mindestens einem Schnittstellen-Prozessor, der eine Nachrichtenschnittstelle der Prozessor-Anordnung bereitstellt,
• mit einer Vielzahl von Prozessoren, die in einer Baumstruktur miteinander gekoppelt sind und elektronische Nachrichten austauschen können, wobei zumindest teilweise nur die einander örtlich direkt benachbart angeordneten Prozessoren miteinander zum Austausch elektronischer Nachrichten gekoppelt sind,
• bei der jeder Prozessor der Vielzahl von Prozessoren einen ihm zugeordneten Pufferspeicher aufweist, in dem eine vorgegebene Anzahl von elektronischen Nachrichten zwischengespeichert werden können,
• bei der jedem Prozessor der Vielzahl von Prozessoren ein Sensor und/oder ein Aktor zugeordnet und mit dem jeweiligen Prozessor gekoppelt ist, wobei Sensordaten und/oder Aktordaten in den elektronischen Nachrichten von bzw. zu dem Schnittstellen-Prozessor übertragen werden,
• wobei jeder Prozessor der Vielzahl von Prozessoren derart eingerichtet ist, dass er von einem Nachbar-Prozessor eine Erlaubnis-Angabe verarbeitet, mit der angegeben wird, wie viele elektronische Nachrichten der Prozessor an den Nachbar-Prozessor zu einem vorgegebenen Zeitpunkt oder während eines vorgegebenen Zeitraums senden darf, und der Prozessor nur maximal so viele elektronische Nachrichten an den Nachbar-Prozessor zu dem vorgegebenen Zeitpunkt oder während des vorgegebenen Zeitraums sendet, wie in der Erlaubnis-Angabe vorgegeben.
2. Prozessor-Anordnung gemäß Anspruch 1, bei der die Prozessoren der Prozessor-Anordnung synchron getaktet werden hinsichtlich der Verarbeitung und
Weiterleitung einer oder mehrerer elektronischer Nachrichten.
3. Prozessor-Anordnung gemäß Anspruch 1 oder 2, bei der jeder Prozessor der Prozessor-Anordnung derart eingerichtet ist, dass in jedem Zeitintervall zwischen einem ersten Zeittakt und einem zweiten Zeittakt folgende Schritte durchführbar sind:
• es wird eine Erlaubnis-Angabe des ersten Zeittakts des jeweiligen Prozessors eingelesen,
• es wird die Belegung des Pufferspeichers des jeweiligen Prozessors für zumindest den zweiten Zeittakt berechnet, • es wird eine neue Erlaubnis-Angabe gebildet abhängig von der berechneten Belegung des Pufferspeichers des jeweiligen Prozessors und als neue elektronische Nachricht in Nachrichtenflussrichtung weg von der Schnittstellen-Prozessor zu einem Nachbar-Prozessor zu dem zweiten Zeittakt übertragen.
4. Prozessor-Anordnung gemäß Anspruch 1 oder 2, bei dem jeder Prozessor der Prozessor-Anordnung in jedem Zeitintervall zwischen einem ersten Zeittakt und einem zweiten Zeittakt folgende Schritte durchführt:
• es wird eine Erlaubnis-Angabe des ersten Zeittakts des jeweiligen Prozessors eingelesen,
• es wird die Belegung des Pufferspeichers des jeweiligen Prozessors für zumindest den zweiten Zeittakt berechnet, • es wird eine neue Erlaubnis-Angabe gebildet abhängig von der berechneten Belegung des Pufferspeichers des jeweiligen Prozessors und als neue elektronische Nachricht in Nachrichtenflussrichtung weg von der Schnittstellen-Prozessor zu einem Nachbar-Prozessor zu dem zweiten Zeittakt übertragen.
5. Textilgewebestruktur mit einer Prozessor-Anordnung gemäß einem der Ansprüche 1 bis 4,
• bei der die Prozessoren und/oder Sensoren und/oder Aktoren in der Textilgewebestruktur angeordnet sind,
• mit elektrisch leitfähigen Fäden, welche die Prozessoren miteinander koppeln, • mit leitfähigen Datenübertragungs-Fäden, welche die Prozessoren miteinander koppeln, und
• mit elektrisch nicht-leitfähigen Fäden.
6. Textilgewebestruktur gemäß Anspruch 5, bei der die elektrisch leitfähigen Fäden derart eingerichtet sind, dass sie zur Energieversorgung der Mehrzahl von Prozessoren und/oder Sensoren und/oder Aktoren verwendet werden können.
7. Textilgewebestruktur gemäß Anspruch 5 oder 6, bei der die leitfähigen Datenübertragungs-Fäden elektrisch leitfähig sind.
8. Textilgewebestruktur gemäß Anspruch 5 oder 6, bei der die leitfähigen Datenübertragungs-Fäden optisch leitfähig sind.
9. Textilgewebestruktur gemäß einem der Ansprüche 5 bis 8, bei der der Aktor als mindestens eines der folgenden Elemente eingerichtet ist:
• Bildgebendes Element, oder
• Schallwellen-Erzeugungselement, oder
• Vibrations-Erzeugungselement
10. Flächenverkleidungsstruktur, bei der auf einer Textilgewebestruktur gemäß einem der Ansprüche 6 bis 10 eine Flächenverkleidung fixiert ist.
11. Flächenverkleidungsstruktur gemäß Anspruch 10, bei der die Flächenverkleidung auf der Textilgewebestruktur aufgeklebt und/oder, auflaminiert und/oder vulkanisiert ist.
12. Flächenverkleidungsstruktur gemäß Anspruch 10 oder 11, bei der die Flächenverkleidungsstruktur ausgebildet ist als:
• Wand-VerkleidungsStruktur, oder
• Fußboden-Verkleidungstruktur, oder • Decken-Verkleidungstruktur.
13. Flächenverkleidungsstruktur gemäß einem der Ansprüche 10 bis 12, bei der zumindest über Teilbereichen der Textilgewebestruktur eine gleichförmig mit elektrisch leitfähigen Drähten durchzogene Textillage aufgebracht ist.
14. Verfahren zum Übertragen von elektronischen Nachrichten zwischen Prozessoren einer Prozessor-Anordnung, welche mindestens einen Schnittstellen-Prozessor aufweist, der eine Nachrichtenschnittstelle der Prozessor-Anordnung bereitstellt, sowie eine Vielzahl von Prozessoren, die in einer Baumstruktur miteinander gekoppelt sind und elektronische Nachrichten austauschen können, wobei zumindest teilweise nur die einander örtlich direkt benachbart angeordneten Prozessoren miteinander zum Austausch elektronischer Nachrichten gekoppelt sind, wobei jeder Prozessor der Vielzahl von Prozessoren einen ihm zugeordneten Pufferspeicher aufweist, in dem eine vorgegebene Anzahl von elektronischen Nachrichten zwischengespeichert werden können, und wobei jedem Prozessor der Vielzahl von Prozessoren ein Sensor und/oder ein Aktor zugeordnet und mit dem jeweiligen Prozessor gekoppelt ist, wobei Sensordaten und/oder Aktordaten in den elektronischen Nachrichten von bzw. zu dem Schnittstellen-Prozessor übertragen werden,
• bei dem jeder Prozessor der Vielzahl von Prozessoren von einem Nachbar-Prozessor eine Erlaubnis-Angabe verarbeitet, mit der angegeben wird, wie viele elektronische Nachrichten der Prozessor an den Nachbar- Prozessor zu einem vorgegebenen Zeitpunkt oder während eines vorgegebenen Zeitraums senden darf, und
• bei dem der Prozessor nur maximal so viele elektronische Nachrichten an den Nachbar-Prozessor zu dem vorgegebenen Zeitpunkt oder während des vorgegebenen Zeitraums sendet, wie in der Erlaubnis-Angabe vorgegeben.
15. Verfahren gemäß Anspruch 14, bei dem die Prozessoren der Prozessor-Anordnung synchron getaktet werden hinsichtlich der Verarbeitung und Weiterleitung einer oder mehrerer elektronischer Nachrichten,
PCT/DE2004/001751 2003-08-05 2004-08-04 Prozessor-anordnung, textilgewebestruktur, flächenverkleidungsstruktur und verfahren zum übertragen von elektronischen nachrichten zwischen prozessoren einer prozessor-anordnung WO2005015427A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP04762596A EP1652104B1 (de) 2003-08-05 2004-08-04 Prozessor-anordnung, textilgewebestruktur, flächenverkleidungsstruktur und verfahren zum übertragen von elektronischen nachrichten zwischen prozessoren einer prozessor-anordnung
DE502004007620T DE502004007620D1 (de) 2003-08-05 2004-08-04 Prozessor-anordnung, textilgewebestruktur, flächenverkleidungsstruktur und verfahren zum übertragen von elektronischen nachrichten zwischen prozessoren einer prozessor-anordnung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10335819A DE10335819A1 (de) 2003-08-05 2003-08-05 Prozessor-Anordnung, Textilgewebestruktur, Flächenverkleidungsstruktur und Verfahren zum Übertragen von elektronischen Nachrichten zwischen Prozessoren einer Prozessor-Anordnung
DE10335819.6 2003-08-05

Publications (1)

Publication Number Publication Date
WO2005015427A1 true WO2005015427A1 (de) 2005-02-17

Family

ID=34129489

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2004/001751 WO2005015427A1 (de) 2003-08-05 2004-08-04 Prozessor-anordnung, textilgewebestruktur, flächenverkleidungsstruktur und verfahren zum übertragen von elektronischen nachrichten zwischen prozessoren einer prozessor-anordnung

Country Status (3)

Country Link
EP (1) EP1652104B1 (de)
DE (2) DE10335819A1 (de)
WO (1) WO2005015427A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7725629B2 (en) 2005-10-31 2010-05-25 Infineon Technologies Ag Processor array arrangement controlled by control computer
AT519490A1 (de) * 2016-12-30 2018-07-15 Avl List Gmbh Kommunikation eines Netzwerkknotens in einem Datennetz
EP3909844A1 (de) * 2020-05-12 2021-11-17 Koninklijke Fabriek Inventum B.V. Teppich für intelligente kabine

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515586B1 (en) * 1998-12-18 2003-02-04 Intel Corporation Tactile tracking systems and methods
EP1308905A1 (de) * 2001-10-30 2003-05-07 Volume Contact SARL Vorrichtung zur Detektion von Überfahrt
WO2003048953A2 (de) * 2001-11-30 2003-06-12 Infineon Technologies Ag Verfahren zum bestimmen eines abstands von prozessoreinheiten zu mindestens einer referenzposition in einer prozessor-anordnung und prozessor-anordnung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515586B1 (en) * 1998-12-18 2003-02-04 Intel Corporation Tactile tracking systems and methods
EP1308905A1 (de) * 2001-10-30 2003-05-07 Volume Contact SARL Vorrichtung zur Detektion von Überfahrt
WO2003048953A2 (de) * 2001-11-30 2003-06-12 Infineon Technologies Ag Verfahren zum bestimmen eines abstands von prozessoreinheiten zu mindestens einer referenzposition in einer prozessor-anordnung und prozessor-anordnung

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
"QUANTUM FLOW CONTROL", QUANTUM FLOW CONTROL VERSION 2.0, XX, XX, 25 July 1995 (1995-07-25), pages COMPLETE, XP002919915 *
DANDAMUDI S P: "REDUCING HOT-SPOT CONTENTION IN SHARED-MEMORY MULTPROCESSOR SYSTEMS", IEEE CONCURRENCY, IEEE SERVICE CENTER, PISCATAWAY, NY, US, vol. 7, no. 1, January 1999 (1999-01-01), pages 48 - 59, XP000831488, ISSN: 1092-3063 *
KATEVENIS M ET AL: "Switching fabrics with internal backpressure using the ATLAS I single-chip ATM switch", GLOBAL TELECOMMUNICATIONS CONFERENCE, 1997. GLOBECOM '97., IEEE PHOENIX, AZ, USA 3-8 NOV. 1997, NEW YORK, NY, USA,IEEE, US, 3 November 1997 (1997-11-03), pages 242 - 246, XP010254639, ISBN: 0-7803-4198-8 *
POMBORTSIS A ET AL: "A NOVEL FLOW CONTROL AND SWITCHING STRATEGY FOR PREVENTING HOTSPOT CONGESTION IN MULTISTAGE NETWORKS", MICROPROCESSORS AND MICROSYSTEMS, IPC BUSINESS PRESS LTD. LONDON, GB, vol. 17, no. 7, 1 September 1993 (1993-09-01), pages 403 - 410, XP000397912, ISSN: 0141-9331 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7725629B2 (en) 2005-10-31 2010-05-25 Infineon Technologies Ag Processor array arrangement controlled by control computer
AT519490A1 (de) * 2016-12-30 2018-07-15 Avl List Gmbh Kommunikation eines Netzwerkknotens in einem Datennetz
AT519490B1 (de) * 2016-12-30 2020-01-15 Avl List Gmbh Kommunikation eines Netzwerkknotens in einem Datennetz
US11310667B2 (en) 2016-12-30 2022-04-19 Avl List Gmbh Communication by a network node in a data network
EP3909844A1 (de) * 2020-05-12 2021-11-17 Koninklijke Fabriek Inventum B.V. Teppich für intelligente kabine
US11393303B2 (en) 2020-05-12 2022-07-19 Koninklijke Fabriek Inventum B.V. Smart cabin carpet

Also Published As

Publication number Publication date
EP1652104B1 (de) 2008-07-16
EP1652104A1 (de) 2006-05-03
DE502004007620D1 (de) 2008-08-28
DE10335819A1 (de) 2005-03-17

Similar Documents

Publication Publication Date Title
DE10307505B4 (de) Textilgewebestruktur, Flächenverkleidungsstruktur und Verfahren zum Bestimmen eines Abstands von Mikroelektronikelementen der Textilgewebestruktur zu mindestens einer Referenzposition
EP1665005B1 (de) Prozessor-anordnung, textilgewebestruktur, flächenverkleidungsstruktur und verfahren zum weiterleiten von elektrischer energieversorgung zwischen einer vielzahl einander örtlich benachbart angeordneter prozessorelemente
WO2004053711A2 (de) Flächen-verkleidungsmodul, flächen-verkleidungsmodul-anordnung und verfahren zum bestimmen eines abstands von flächen-verkleidungsmodulen der flächen-verkleidungsmodul-anordnung zu mindestens einer referenzposition, prozessor-anordnung, textilgewebestruktur und flächen-verkleidungsstruktur
DE602004011201T2 (de) Paketkommunikation zwischen einer sammeleinheit und einer vielzahl von steuervorrichtungen über die stromversorgung
EP2735082B1 (de) Einrichtung zum betreiben von in einer eisenbahninfrastruktur angeordneten dezentralen funktionseinheiten
DE102011053883B4 (de) Notlichtbeleuchtungsanlage mit Datenkommunikationsfähigkeiten
EP2821313A2 (de) Einrichtung und Verfahren zum Betreiben von dezentral angeordneten Funktionseinheiten
AT501480B1 (de) Verfahren zum erstellen von kommunikationsplänen für ein verteiltes echtzeit-computersystem
DE112016006514T5 (de) Verfahren und Datenverarbeitungssystem zum Verwalten von Datenstromverarbeitungstasks einervordefinierten Anwendungstopologie
DE102013108346B4 (de) Betrieb im Schlafmodus bei vernetzten Endgeräten
WO2003048953A2 (de) Verfahren zum bestimmen eines abstands von prozessoreinheiten zu mindestens einer referenzposition in einer prozessor-anordnung und prozessor-anordnung
WO2005015427A1 (de) Prozessor-anordnung, textilgewebestruktur, flächenverkleidungsstruktur und verfahren zum übertragen von elektronischen nachrichten zwischen prozessoren einer prozessor-anordnung
DE102004005219A1 (de) Einrichtung zur Automatisierung der Gebäudetechnik
DE102017110000B4 (de) Verfahren zum Betreiben einer gebäudeseitigen installierbaren Kommunikationseinheit und eine gebäudeseitig installierbare Kommunikationseinheit
DE10337940A1 (de) Prozessor-Anordnung, Textilgewebestruktur und Flächenverkleidungsstruktur
DE102006049636B4 (de) Buskoppler sowie Kommunikationssystem mit Buskoppler
DE10158784B4 (de) Verfahren zum Bestimmen eines Abstands von Prozessoreinheiten zu mindestens einer Referenzposition in einer Prozessor-Anordnung und Prozessor-Anordnung
DE102019211908A1 (de) Verfahren und Vorrichtung zum Verteilen einer Anwendung
DE102018131303A1 (de) Verfahren zur Messung und/oder Verarbeitung von gemessenen Druck- und/oder Feuchtigkeitswerten
DE102005035383B4 (de) Prozessorelement, Verfahren zum Initialisieren einer Prozessor-Anordnung und Prozessor-Anordnung
DE102019214128A1 (de) Verfahren zur selbstinkrementierenden Kommunikation mit einer eine Verkettungsverbindungsstruktur aufweisenden, integrierten Schaltkreiskennung und integrierte Schaltkreiskommunikationsvorrichtung zur Durchführung des Verfahrens
DE10056469A1 (de) Koppeleinrichtung und Koppelverfahren zur Kopplung von lokalen und globalen Netzwerken
DE202021101626U1 (de) System zur Bereitstellung von Messdaten von Sensoreinrichtungen in einem Gebäude und Übertragungsmodul dafür
DE102019204709A1 (de) Vorrichtung und Verfahren zur Verbesserung der Kommunikation von modularen Fördersystemen
DE102014215078A1 (de) Überwachungsvorrichtung, netzwerk und fahrzeug

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004762596

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004762596

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 2004762596

Country of ref document: EP