WO2004109924A1 - Bascule de type t a jonctions josephson - Google Patents

Bascule de type t a jonctions josephson Download PDF

Info

Publication number
WO2004109924A1
WO2004109924A1 PCT/EP2004/051035 EP2004051035W WO2004109924A1 WO 2004109924 A1 WO2004109924 A1 WO 2004109924A1 EP 2004051035 W EP2004051035 W EP 2004051035W WO 2004109924 A1 WO2004109924 A1 WO 2004109924A1
Authority
WO
WIPO (PCT)
Prior art keywords
loop
junction
branch
junctions
input
Prior art date
Application number
PCT/EP2004/051035
Other languages
English (en)
Inventor
Denis Crete
Original Assignee
Thales
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales filed Critical Thales
Publication of WO2004109924A1 publication Critical patent/WO2004109924A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H03K19/1954—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices

Definitions

  • the present invention relates to an SFQ or RSFQ (Rapid Single Flux Quantum) logic circuit, more particularly, a T-type flip-flop.
  • SFQ or RSFQ Rapid Single Flux Quantum
  • SFQ logic is based on flow quantization and quantum transfer of individualized flows, and the basic element is the SQUID (Superconducting QUantum Interferometer Device) which uses the properties of Josephson junctions.
  • a Josephson junction is a junction between two superconducting materials in the immediate vicinity. These two superconductive materials on either side of the junction are coupled, so that they form two electrodes in weak electrical contact.
  • Josephson junctions are non-linear active elements, which have the properties of being able to work at very high frequencies and requiring very little energy.
  • the invention relates more particularly to a logic circuit of flip-flop type T (T for "toggle") comprising such a storage loop.
  • T flip-flop type
  • This type of flip-flop well known in the field of digital electronics has a control input T and two complementary data outputs g and Q (FIG. 1 a).
  • This flip-flop T changes state at each clock pulse.
  • the associated truth table is recalled in Figure 1b. A series of pulses applied to the input thus shows a pulse alternately on both of the data outputs.
  • This flip-flop is used in particular as a frequency divider by two.
  • such a flip-flop requires, to ensure the proper functioning of the flip-flop, two input branches, controlled by the control input T, and each comprising a Josephson junction.
  • An example of the structure of such a flip-flop T in SFQ logic is detailed in FIG. 2. It thus uses two Josephson junctions JJ3 and JJ4 in the input stage E, and two Josephson junctions JJ1 and JJ2 in the storage loop. 1.
  • the storage loop 1 comprises two branches connected in parallel between the ground and an internal node NO. Each branch of this loop includes a Josephson junction and an associated inductance, in series between the mass and this node NO, JJ1 and L1 in one branch, JJ2 and L2 in the other branch.
  • the loop 1 further comprises a polarization source tias, connected to the internal node NO, for polarizing the junctions
  • Points N1 and N2 represent the two outputs of the circuit.
  • An output stage associated with each branch comprising an inductance and a resistor in series, connected between the internal node of the branch and the ground, diagrams the impedance of a load circuit.
  • the load circuit associated with the branch (JJ1, L1) is connected to the node N1 and includes an inductance Ls1 and a resistor R1. In the example, it ensures the transfer of the data Q to the following logic circuit.
  • the load circuit associated with the branch (JJ2, L2) is connected to the node N2 and includes an inductance Ls2 and a resistor R2. It ensures the transfer of the complementary data Q to the next logic gate.
  • the input stage E of the flip-flop comprises a branch by junction of the storage loop 1.
  • Each branch of this stage comprises an inductance and a Josephson junction connected in series between the control input T and the connection midpoint between the junction and the associated inductance of a branch of the storage loop.
  • a branch of the input stage thus comprises an inductance L3 and a junction JJ3.
  • the junction JJ3 is connected to the node N1 between the junction JJ1 and the associated inductance L1.
  • the other branch of the input stage comprises an inductance L4 and a junction JJ4.
  • the JJ4 junction is connected to the node N2 between the JJ2 junction and the associated inductance L2.
  • this flip-flop structure maintains the internal state of the circuit by SQUID effect: a permanent current flows in this loop in a positive or negative direction.
  • the control input T receives current pulses from a lin generator. At each pulse emitted by this generator l in , a current is transmitted by the JJ3 and JJ4 junctions to the JJ1 and JJ2 junctions. This current is strong enough to switch that of JJ1 or JJ2 junctions which is crossed by the loop current flowing in the same direction as this current. It is low enough not to cause the switching of the other junction.
  • This switching of one of the two junctions of the storage loop or SQUID 1 loop causes the appearance of a pulse on one of the data outputs Q or ⁇ and a reversal of the direction of the current in the storage loop and which changes the internal state of the scale.
  • the initial state of the flip-flop is generally defined by providing a slight asymmetry in the current bias circuit of the loop, typically by choosing substantially different inductances L1 and L2.
  • a problem related to this type of logic circuit is the large number of Josephson junctions used, given the dispersion of their characteristics.
  • the four Josephson junctions of the structure are not equivalent in the role they play with regard to the maximum dispersion of the circuit.
  • the junctions JJ3 and JJ4 of the input branches are very critical from this point of view. It is these junctions which impose the maximum dispersion supported by the circuit.
  • An object of the invention is to propose a simplified structure of a flip-flop T in SFQ logic, and more particularly, a structure comprising a reduced number of Josephson junctions.
  • An object of the invention is to reduce the manufacturing constraints of such a circuit, and to improve the manufacturing yield.
  • the invention therefore relates to a logic circuit SFQ of flip-flop type T comprising a SQUID loop comprising a first branch with a first Josephson junction and a second branch with a second Josephson junction, said branches being connected in parallel between ground and an internal node of the loop, and an associated input stage for transmitting input pulses applied to a flip-flop control input.
  • the input stage comprises a single branch with a third Josephson junction connected between the control input of the scale and the internal node of the loop.
  • a junction among the first and second junctions of the SQUID loop is a ⁇ junction.
  • FIG. 3 shows a diagram of a flip-flop according to the invention
  • - Figure 4 shows simulation results obtained with such a structure
  • - Figure 5 shows a variant of the invention, using ⁇ -junctions.
  • a flip-flop T is produced with only 3 Josephson junctions, the JJ3 and JJ4 junctions of the input stage being replaced by a single Josephson JJ5 junction.
  • FIG. 3 there is a single input branch, which receives the command T and which is connected to the common point N0 of the two series inductors L1 and L2 of the loop SQUID 1.
  • This branch input includes a Josephson JJ5 junction and its associated inductance L5.
  • the polarization generator Ibias of the junctions JJ1 and JJ2 of the Squid loop 1 is connected to the node N0.
  • the same superconductive line S forms the inductances Ls1, L1, L2, Ls2 in series. The value of each inductor is determined by the line length S for each.
  • the Ibias polarization generator can be connected at any point on this line according to the values of the various elements of the structure to obtain an appropriate polarization of the loop.
  • the source of polarization Ibias may be connected at different points corresponding to nodes of the structure: N1, NO, N2, for example on NO as shown in solid lines in Figure 3, or on N1, as shown in dashes in Figure 3 or at an intermediate point on the inductors Ls1 or Ls2, for example on Ls1, as shown in dotted lines in FIG. 3.
  • a structure according to the invention comprises in the first branch of the loop, an inductor L1 connected between a connection node N1 with the first junction, and the internal node NO, in the second branch of the loop, an inductor L2 connected between a connection node N2 with the second junction, and the internal node NO.
  • An output choke Ls1, Ls2 is connected to each connection node N1, N2 of the branches, providing a respective data output Q, Q.
  • a current bias source Ibias of loop 1 is connected at a point on the superconductive line S forming the different inductances L1, L2, Ls1, Ls2.
  • connection point of the polarization source in the SQUID loop is such that the polarization of the loop is asymmetrical.
  • the input pulse is applied between the 2 junctions JJ1 and JJ2 through the junction JJ5 which provides isolation of the input T from each of the outputs Q and Q.
  • This pulse generates a current which divides in each of the 2 branches of the loop asymmetrically.
  • i2> i1 At the first pulse applied at input T, it is the junction JJ2 which emits a pulse at output.
  • FIG. 4 thus illustrates the simulation results obtained with a flip-flop structure corresponding to the diagram shown in FIG. 3.
  • the linear pulse transmitter circuit at the input T of the flip-flop is represented by a junction JJ6 and an inductance L6 (shown in dotted lines).
  • the upper curve represents the voltage measured at the input point T
  • the two lower curves the voltages measured at the terminals of the resistors Rs1 (data output Q) and Rs2 (output additional data Q).
  • the inductance L5 of the input branch will preferably have a value less than 4.5 pH, to avoid malfunctions linked to the deformation of the pulses. Indeed, in the case where the pulses are too distorted, they will no longer succeed in causing the junctions of the loop to switch.
  • the logic circuit structure according to the invention makes it possible to relax the constraints of the circuit, by comprising only one junction in the input stage.
  • the structure of the circuit according to the invention allows for less restrictive physical implantation.
  • two superconductive lines must be produced, which start from the same point, the entry point T, to arrive at two relatively close points: N1, N2 which is a constraint on the plan of the layout of these lines, which does not make it possible to minimize the parasitic inductances (L1, L2).
  • FIG 5 there is shown an improvement of a rocker T with three Josephson junctions according to the invention.
  • one of the two Josephson junctions JJ1 and JJ2 of the SQUID loop is a - ⁇ junction ( ⁇ -SQUID loop).
  • it is the junction JJ1, which one notes JJ1- ⁇ in figure 5.
  • the jnction JJ5 can be indifferently a conventional junction or a junction- ⁇ , without affecting the functioning of the structure.
  • An advantage of using these particular Josephson junctions in a flip-flop structure according to the invention is the appearance of a spontaneous loop current. Indeed, if we couple two Josephson junctions, one conventional junction and a ⁇ junction, thus forming a loop " ⁇ - SQUID" a phase shift of ⁇ rd appears along the loop, which causes a spontaneous current to appear.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)

Abstract

Un circuit logique SFQ de type bascule T comprend une boucle SQUID 1 comprenant une première branche et une deuxième branche connectées en parallèle entre la masse et un noeud interne N0 de la boucle. Chaque branche comprend une jonction Josephson JJ1, JJ2. L'étage d'entrée E de la bascule pour transmettre des impulsions d'entrée Iin appliquées sur l'entrée de commande T de la bascule comprend une seule branche avec une jonction Josephson JJ3, connectée entre l'entrée de commande T de la bascule et le noeud interne N0 de la boucle SQUID 1.

Description

BASCULE DETYPE TAJONCTIONS JOSEPHSON
La présente invention concerne un circuit logique SFQ ou RSFQ (Rapid Single Flux Quantum), plus particulièrement, une bascule de type T.
La logique SFQ est basée sur la quantification du flux et le transfert de quanta de flux individualisés, et l'élément de base en est le SQUID (Superconducting QUantum Interferometer Device) qui utilise les propriétés des jonctions Josephson. Une jonction Josephson est une jonction entre deux matériaux supraconducteurs à proximité immédiate. Ces deux matériaux supraconducteur de part et d'autre de la jonction sont couplés, en sorte qu'ils forment deux électrodes en faible contact électrique. Les jonctions Josephson sont des éléments actifs non linéaires, qui ont comme propriétés de pouvoir travailler à très haute fréquence et de nécessiter très peu d'énergie.
Différents circuits logiques ont été conçus, basés sur l'élément de base, le SQUID, comme boucle de mémorisation. L'invention concerne plus particulièrement un circuit logique de type bascule T (T pour "toggle") comprenant une telle boucle de mémorisation. Ce type de bascule bien connu dans le domaine de l'électronique numérique possède une entrée de commande T et deux sorties de données complémentaires g et Q (figure 1 a). Cette bascule T change d'état à chaque impulsion d'horloge. La table de vérité associée est rappelée en figure 1b. Une série d'impulsions appliquées en entrée fait ainsi apparaître une impulsion alternativement sur l'une et l'autre des sorties de données. Cette bascule est notamment utilisée comme diviseur de fréquence par deux.
En logique SFQ, une telle bascule nécessite pour assurer le fonctionnement correct de la bascule, deux branches d'entrée, commandées par l'entrée de commande T, et comprenant chacune une jonction Josephson. Un exemple de structure d'une telle bascule T en logique SFQ est détaillé sur la figure 2. Elle utilise ainsi deux jonctions Josephson JJ3 et JJ4 dans l'étage d'entrée E, et deux jonctions Josephson JJ1 et JJ2 dans la boucle de mémorisation 1. La boucle de mémorisation 1 comprend deux branches connectées en parallèle entre la masse et un nœud interne NO. Chaque branche de cette boucle comprend une jonction Josephson et une inductance associée, en série entre la masse et ce nœud NO, JJ1 et L1 dans une branche, JJ2 et L2 dans l'autre branche. La boucle 1 comprend en outre une source de polarisation tias, connectée au nœud interne NO, pour polariser les jonctions
Josephson de la boucle.
Les points N1 et N2 représentent les deux sorties du circuit. Un étage de sortie associé à chaque branche, comprenant une inductance et une résistance en série, connectées entre le nœud interne de la branche et la masse, schématise l'impédance d'un circuit de charge.
Dans l'exemple, le circuit de charge associé à la branche (JJ1 , L1) est connecté au nœud N1 et comprend une inductance Ls1 et une résistance R1. Dans l'exemple, il assure le transfert de la donnée Q au circuit logique suivant.
Le circuit de charge associé à la branche (JJ2, L2) est connecté au nœud N2 et comprend une inductance Ls2 et une résistance R2. Il assure le transfert de la donnée complémentaire Q à la porte logique suivante.
L'étage d'entrée E de la bascule comprend une branche par jonction de la boucle de mémorisation 1. Chaque branche de cet étage comprend une inductance et une jonction Josephson connectées en série entre l'entrée de commande T et le point milieu de connexion entre la jonction et l'inductance associée d'une branche de la boucle de mémorisation. Une branche de l'étage d'entrée comprend ainsi une inductance L3 et une jonction JJ3. La jonction JJ3 est connectée au nœud N1 entre la jonction JJ1 et l'inductance associée L1 . L'autre branche de l'étage d'entrée comprend une inductance L4 et une jonction JJ4. La jonction JJ4 est connectée au nœud N2 entre la jonction JJ2 et l'inductance associée L2.
Le fonctionnement interne de cette structure de bascule est le suivant : la boucle de mémorisation 1 maintient l'état interne du circuit par effet SQUID : un courant permanent circule dans cette boucle selon un sens positif ou négatif. L'entrée de commande T reçoit des impulsions de courant d'un générateur lin. A chaque impulsion émise par ce générateur lin, un courant est transmis par les jonctions JJ3 et JJ4 aux jonctions JJ1 et JJ2. Ce courant est suffisamment fort pour faire commuter celle des jonctions JJ1 ou JJ2 qui est traversée par le courant de boucle circulant dans le même sens que ce courant. Il est suffisamment faible pour ne pas provoquer la commutation de l'autre jonction. Cette commutation d'une des deux jonctions de la boucle de mémorisation ou boucle SQUID 1 provoque l'apparition d'une impulsion sur l'une des sorties de donnée Q ou βet un renversement du sens du courant dans la boucle de mémorisation et ce qui change l'état interne de la bascule.
L'état initial de la bascule est généralement défini en prévoyant une légère asymétrie dans le circuit de polarisation en courant de la boucle, typiquement en choisissant les inductances L1 et L2 sensiblement différentes.
Un problème lié à ce type de circuit logique est le nombre important de jonctions Josephson utilisées, en regard de la dispersion de leurs caractéristiques.
En outre, les quatre jonctions Josephson de la structure ne sont pas équivalentes dans le rôle qu'elles jouent vis à vis de la dispersion maximale du circuit. En effet, les jonctions JJ3 et JJ4 des branches d'entrée sont très critiques de ce point de vue. Ce sont ces jonctions qui imposent la dispersion maximale supportée par le circuit.
Un objet de l'invention est de proposer une structure simplifiée d'une bascule T en logique SFQ, et plus particulièrement, une structure comprenant un nombre réduit de jonctions Josephson. Un objet de l'invention est de réduire les contraintes de fabrication d'un tel circuit, et d'améliorer le rendement de fabrication.
L'invention concerne donc un circuit logique SFQ de type bascule T comprenant une boucle SQUID comprenant une première branche avec une première jonction Josephson et une deuxième branche avec une deuxième jonction Josephson, lesdites branches étant connectées en parallèle entre la masse et un nœud interne de la boucle, et un étage d'entrée associé pour transmettre des impulsions d'entrée appliquées sur une entrée de commande de la bascule. Selon l'invention, l'étage d'entrée comprend une seule branche avec une troisième jonction Josephson connectée entre l'entrée de commande de la bascule et le nœud interne de la boucle. Dans une variante, une jonction parmi les première et deuxième jonctions de la boucle SQUID est une jonction-π.
D'autres avantages et caractéristiques de l'invention apparaîtront plus clairement à la lecture de la description qui suit, faite à titre indicatif et non limitatif de l'invention et en référence aux dessins annexés, dans lesquels :
- les figures 1a et 1b déjà décrites représentent les entrée/sorties logiques et la table de vérité d'une bascule bistable T;
- la figure 2 déjà décrite est un schéma d'une telle bascule, réalisée avec des jonctions supraconductrice selon l'état de la technique;
- la figure 3 représente un schéma d'une bascule bistable selon l'invention;
- la figure 4 montre des résultats de simulation obtenus avec une telle structure; - la figure 5 montre une variante de l'invention, utilisant des jonctions-π.
Selon l'invention, on réalise une bascule T avec seulement 3 jonctions Josephson, les jonctions JJ3 et JJ4 de l'étage d'entrée étant remplacées par une seule jonction Josephson JJ5.
Une réalisation possible de cette structure est représentée sur la figure 3. Pour la simplification de l'exposé, les mêmes éléments sur les figures portent les mêmes références.
Dans la structure selon l'invention représentée sur la figure 3, on a une unique branche d'entrée, qui reçoit la commande T et qui est connectée au point commun N0 des deux inductances série L1 et L2 de la boucle SQUID 1. Cette branche d'entrée comprend une jonction Josephson JJ5 et son inductance associée L5. Dans l'exemple, et comme représenté sur la figure 3, le générateur de polarisation Ibias des jonctions JJ1 et JJ2 de la boucle Squid 1 est connecté au nœud N0. En pratique, une même ligne supraconductrice S forme les inductances Ls1 , L1 , L2, Ls2 en série. La valeur de chaque inductance est déterminée par la longueur de ligne S pour chacune. Le générateur de polarisation Ibias peut être connecté en tout point de cette ligne selon les valeurs des différents éléments de la structure pour obtenir une polarisation appropriée de la boucle. Notamment, la source de polarisation Ibias peut-être être connectée en différents points correspondants à des nœuds de la structure : N1 , NO, N2, par exemple sur NO comme représenté en trait plein sur la figure 3, ou sur N1 , comme représenté en tirets sur la figure 3 ou encore en un point intermédiaire sur les inductances Ls1 ou Ls2, par exemple sur Ls1 , comme représenté en pointillé sur la figure 3.
Ainsi, une structure selon l'invention comprend dans la première branche de la boucle, une inductance L1 connectée entre un nœud de connexion N1 avec la première jonction, et le nœud interne NO, dans la deuxième branche de la boucle, une inductance L2 connectée entre un nœud de connexion N2 avec la deuxième jonction, et le nœud interne NO. Une inductance de sortie Ls1 , Ls2 est connectée à chaque nœud de connexion N1 , N2 des branches, fournissant une sortie de donnée respective Q , Q . Une source de polarisation en courant Ibias de la boucle 1 est connectée en un point de la ligne supraconductrice S formant les différentes inductances L1 , L2, Ls1 , Ls2.
De préférence, le point de connexion de la source de polarisation dans la boucle SQUID est tel que la polarisation de la boucle est asymétrique. Avec cette structure selon l'invention, l'impulsion d'entrée est appliquée entre les 2 jonctions JJ1 et JJ2 à travers la jonction JJ5 qui assure une isolation de l'entrée T vis-à-vis de chacune des sorties Q et Q . Cette impulsion génère un courant qui se divise dans chacune des 2 branches de la boucle de façon asymétrique. Dans l'exemple, en prenant L1>L2, on a i2>i1 . A la première impulsion appliquée en entrée T, c'est la jonction JJ2 qui émet une impulsion en sortie.
Avec un dimensionnement convenable des différents composants, on obtient un fonctionnement conforme de la bascule.
La figure 4 illustre ainsi les résultats de simulation obtenus avec une structure de bascule correspondant au schéma représenté sur la figure 3.
Du point de vue de la simulation, le circuit émetteur d'impulsions lin à l'entrée T de la bascule est représenté par une jonction JJ6 et une inductance L6 (représentées en pointillé). En pratique cette inductance L6 peut être ignorée pour la simulation, car elle n'est pas critique (L6 = OpH). Cette simulation correspond à une structure de bascule avec des jonctions Josephson prises toutes identiques, avec les valeurs caractéristiques suivantes : lc= 350μA; Rπ= 10Ω; C= 20fF, où le est le courant critique de la jonction et où et G sont la résistance et la capacité du schéma électrique équivalent d'une jonction Josephson, et avec les valeurs suivantes pour les autres composants :
L1= 3pH; L2= 2pH; L5= 3pH; Ls1= 5pH; Ls2= 5pH; L6=0pH ; Rs1 =Rs2=10Ω; bas = 450 μA.
Il ne s'agit que d'un exemple pratique, non limitatif.
On notera la dissymétrie introduite dans la boucle de mémorisation en prenant L2 différent de L1, de façon à installer un état initial (sens du courant critique dans la boucle). Cette dissymétrie est ici assez forte avec une différence de 40% entre les inductances L1 et L2. En pratique, le courant de polarisation doit être appliqué de façon dissymétrique, suffisamment pour que l'état i nitial soit certain.
Sur la figure 4 qui représente les résultats de cette simulation, la courbe supérieure représente la tension mesurée au point d'entrée T, et les deux courbes inférieures, les tensions mesurées aux bornes des résistances Rs1 (sortie de donnée Q) et Rs2 (sortie de donnée complémentaire Q ).
Ces résultats montrent qu'en dépit de la forte valeur de l'inductance L5, même dans un cas défavorable avec une grande déformation des impulsions en entrée du circuit et avec des valeurs des inductances L2 et L5 qui diffèrent de 40% environ, on obtient un fonctionnement correct de la bascule T, conforme à sa table de vérité (figure 1 b) avec l'apparition d'impulsions en alternance sur les 2 sorties Q et Q .
On note sur la courbe T, une déformation des impulsions d'entrée une sur deux, ce qui peut s'expliquer compte-tenu de la forte dissymétrie de la polarisation de la boucle de mémorisation. En pratique, avec les valeurs choisies pour les autres composants, l'inductance L5 de la branche d'entrée aura de préférence une valeur inférieure à 4,5 pH, pour éviter les disfonctionnements liés à la déformation des impulsions. En effet, dans le cas où les impulsions seraient trop déformées, elles n'arriveraient plus à faire commuter les jonctions de la boucle. La structure de circuit logique selon l'invention permet de relaxer les contraintes du circuit, en ne comprenant plus qu'une jonction dans l'étage d'entrée.
En outre, sur le plan de la fabrication, la structure du circuit selon l'invention permet une implantation physique moins contraignante. En effet, dans l'état de la technique, il faut réaliser deux lignes supra conductrices, qui partent d'un même point, le point d'entrée T, pour arriver en deux points relativement proches : N1 , N2 ce qui est une contrainte sur le plan du tracé de ces lignes, qui ne permet pas de minimiser les inductances parasites (L1 , L2).
Dans l'invention, une seule ligne correspondant à JJ5 doit être réalisée ce qui permet une implantation physique de la structure avec des inductances parasites les plus faibles.
Sur la figure 5, on a représenté un perfectionnement d'une bascule T à trois jonctions Josephson selon l'invention. Dans cette structure perfectionnée, une des deux jonctions Josephson JJ1 et JJ2 de la boucle SQUID est une jonction-π (boucle π -SQUID). Dans l'exemple, c'est la jonction JJ1, que l'on note JJ1-π sur la figure 5. La bnction JJ5 peut être indifféremment une jonction conventionnelle ou une jonction-π , sans incidence sur le fonctionnement de la structure.
On rappelle que pour les jonctions-π , la relation courant-phase ne s'écrit plus Is (Φ)=Icsm(Φ) comme pour les jonctions Josephson conventionnelles, mais Is (Φ)=Icàn{Φ+π ), où Ic est le courant critique. Ces jonctions-π présentent ainsi un courant critique négatif. De telles jonctions sont notamment obtenues en utilisant au niveau de la jonction des orientations différentes des matériaux ayant une anisotropie du paramètre d'ordre supraconducteur.
On pourra utilement se reporter aux publications suivantes sur les jonctions-π et les boucles π -SQUID : « Realization of High-Tc De π - SQUIDs », de R.R. Schulz et Al, Physica C341 , 1651-1654 (2000) et « Y-Ba- Cu-O/Au/Nb ramp-type Josephson junctions » IEEE Transactions on Applied Superconductivity Vol. 11 , N° 1 , March 2001 , p 501-204, de Smilde et al.
Un avantage de l'utilisation de ces jonctions Josephson particulières dans une structure de bascule selon l'invention, est l'apparition d'un courant de boucle spontané. En effet, si on couple deux jonctions Josephson, une jonction conventionnelle et une jonction-π , formant ainsi une boucle « π - SQUID » un déphasage de π rd apparaît le long de la boucle, ce qui fait apparaître un courant spontané.
En pratique, on peut supprimer le générateur de courant Ibias de polarisation de la boucle SQUID 1 dans la structure de la bascule, comme représenté sur la figure 5, ce qui procure un avantage certain en termes de réalisation.
On notera que sur ce schéma simplifié on a omis de représenter l'inductance L5, qui est la somme des inductances de la connection entre JJ5 et NO d'une part et de l'entrée T à JJ5 d'autre part.

Claims

REVENDICATIONS
1. Circuit logique SFQ de type bascule T comprenant une boucle SQUID (1) comprenant une première branche avec une première jonction Josephson (JJ1) et une deuxième branche avec une deuxième jonction Josephson (JJ2), lesdites branches étant connectées en parallèle entre la masse et un nœud interne (NO) de la boucle, et un étage d'entrée (E) associé pour transmettre des impulsions d'entrée (lin) appliquées sur une entrée de commande (T) de la bascule, caractérisé en ce que l'étage d'entrée comprend une seule branche avec une troisième jonction Josephson (JJ3), connectée entre l'entrée de commande de la bascule et le nœud interne (NO) de la boucle (1).
2. Circuit logique selon la revendication 1 , la première branche de la boucle comprenant une inductance (L1) connectée entre un nœud de connexion (N1) avec la première jonction, et le nœud interne (NO), la deuxième branche de la boucle comprenant une inductance (L2) connectée entre un nœud de connexion (N2) avec la deuxième jonction, et le nœud interne (NO), et une inductance de sortie (Ls1 , Ls2) étant connectée à chaque nœud de connexion (N1 , N2) des branches, fournissant une sortie de donnée respective (Q, Q), caractérisé en ce qu'il comprend une source de polarisation en courant (Ibias) de la boucle 1 connecté en un point de la ligne supraconductrice S formant les différentes inductances (L1 , L2, Ls1 , Ls2).
3. Circuit logique selon la revendication 2, caractérisé en ce que le point de connexion de la source de polarisation dans la boucle SQUID est tel que la polarisation de la boucle est asymétrique.
4. Circuit logique selon la revendication 1 , caractérisé en ce qu'une jonction parmi les première et deuxième jonctions de la boucle SQUID est une jonction-π.
5. Circuit logique selon la revendication 1 ou 4, caractérisé en ce que la troisième jonction (JJ5) est une jonction π .
PCT/EP2004/051035 2003-06-06 2004-06-04 Bascule de type t a jonctions josephson WO2004109924A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0306881A FR2855921B1 (fr) 2003-06-06 2003-06-06 Bascule de type t a jonctions josephson
FR0306881 2003-06-06

Publications (1)

Publication Number Publication Date
WO2004109924A1 true WO2004109924A1 (fr) 2004-12-16

Family

ID=33443200

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2004/051035 WO2004109924A1 (fr) 2003-06-06 2004-06-04 Bascule de type t a jonctions josephson

Country Status (2)

Country Link
FR (1) FR2855921B1 (fr)
WO (1) WO2004109924A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012067663A1 (fr) * 2010-11-18 2012-05-24 Glaxo Group Limited Composés

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4489424A (en) * 1981-05-14 1984-12-18 Nippon Electric Co., Ltd. Frequency divider making use of Josephson junction circuits
US5309038A (en) * 1991-03-14 1994-05-03 Research Development Corporation Of Japan Superconducting toggle flip-flop circuit and counter circuit
US6486694B1 (en) * 2000-07-31 2002-11-26 Hypres, Inc. Universal delay-insensitive logic cell
US20030016069A1 (en) * 2001-06-15 2003-01-23 Hitachi, Ltd. Superconducting single flux quantum circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4489424A (en) * 1981-05-14 1984-12-18 Nippon Electric Co., Ltd. Frequency divider making use of Josephson junction circuits
US5309038A (en) * 1991-03-14 1994-05-03 Research Development Corporation Of Japan Superconducting toggle flip-flop circuit and counter circuit
US6486694B1 (en) * 2000-07-31 2002-11-26 Hypres, Inc. Universal delay-insensitive logic cell
US20030016069A1 (en) * 2001-06-15 2003-01-23 Hitachi, Ltd. Superconducting single flux quantum circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BASELMANS J J A ET AL: "CONTROLLABLE PI SQUID", APPLIED PHYSICS LETTERS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 79, no. 18, 29 October 2001 (2001-10-29), pages 2940 - 2942, XP001108120, ISSN: 0003-6951 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012067663A1 (fr) * 2010-11-18 2012-05-24 Glaxo Group Limited Composés

Also Published As

Publication number Publication date
FR2855921A1 (fr) 2004-12-10
FR2855921B1 (fr) 2005-08-05

Similar Documents

Publication Publication Date Title
EP0130645B1 (fr) Diviseur de fréquence par deux
FR2930386A1 (fr) Dispositif magnetique pour la realisation d'une "fonction logique".
EP0660512B1 (fr) Amplificateur déphaseur et son application à un circuit recombineur
FR2558659A1 (fr) Circuit de polarisation d'un transistor a effet de champ
EP0194195B1 (fr) Bascule bistable statique en technologie CMOS
EP0237094A1 (fr) Dispositif semi-conducteur du type réseau de portes prédiffusé pour circuits à la demande
WO2020136267A1 (fr) Dispositif électronique, porte numérique, composant analogique et procédé de génération d'une tension
WO2004109924A1 (fr) Bascule de type t a jonctions josephson
FR2484173A1 (fr) Circuit logique supraconducteur
CA2057824C (fr) Dispositif de retard reglable
FR2549314A1 (fr) Quadrupole d'adaptation, independante de la frequence de fonctionnement, d'une reactance, et amplificateur a ondes progressives utilisant un tel quadrupole
EP0347985A1 (fr) Circuit actif hyperfréquences du type passe-tout
FR3069389A1 (fr) Dispositif de controle de flux de puissance pour controler la repartition des courants dans un reseau maille
EP0915562A2 (fr) Amplificateur différentiel à transistor MOS
CA2146196A1 (fr) Circuit a retard reglable
FR2572574A1 (fr) Cellule de memoire de registre a decalage
EP3427383B1 (fr) Communications asynchrones résistant aux rayonnements
EP0762259B1 (fr) Circuit de polarisation destiné à fixer le niveau moyen d'une tension alternative
FR2618962A1 (fr) Porte " ou exclusif " en technologie cmos
EP0187584A1 (fr) Porte logique à coîncidence, et circuits logiques séquentiels mettant en oeuvre cette porte à coîncidence
FR2573591A1 (fr) Circuit logique a semi-conducteurs a transistors fet a couplage direct
WO2003103133A2 (fr) Amplificateur haute frequence en circuit integre
FR2573939A1 (fr) Circuit multiplexeur de signaux integre a quatre voies d'entree
FR2503486A1 (fr) Circuit de commutation a basculeur
EP0027884B1 (fr) Circuit comportant au moins deux dispositifs semi-conducteurs en technologie MTL présentant des temps de montée différents et circuits logiques en dérivant

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase