WO2004086444A1 - プラズマディスプレイパネル - Google Patents

プラズマディスプレイパネル Download PDF

Info

Publication number
WO2004086444A1
WO2004086444A1 PCT/JP2004/003941 JP2004003941W WO2004086444A1 WO 2004086444 A1 WO2004086444 A1 WO 2004086444A1 JP 2004003941 W JP2004003941 W JP 2004003941W WO 2004086444 A1 WO2004086444 A1 WO 2004086444A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
discharge
electrodes
priming
scan
Prior art date
Application number
PCT/JP2004/003941
Other languages
English (en)
French (fr)
Inventor
Hiroyuki TACHIBANA
Naoki KOSUGI
Toshikazu WAKABAYASHI
Original Assignee
Matsushita Electric Industrial Co. Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co. Ltd. filed Critical Matsushita Electric Industrial Co. Ltd.
Priority to EP04722687A priority Critical patent/EP1507277A4/en
Priority to KR1020047020585A priority patent/KR100661686B1/ko
Priority to US10/512,690 priority patent/US7176852B2/en
Publication of WO2004086444A1 publication Critical patent/WO2004086444A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/28—Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space

Definitions

  • the present invention relates to an AC type plasma display panel. Background art
  • a plasma display panel (hereinafter abbreviated as PDP or panel) is a display device that has a large screen, is thin, and is lightweight and has excellent visibility.
  • PDP discharge methods There are two types of PDP discharge methods: AC type and DC type.
  • the electrode structure includes three-electrode surface discharge type and counter discharge type.
  • the AC type and surface discharge type AC type three-electrode PDP are mainly used because they are suitable for high definition and are easy to manufacture.
  • the AC type three-electrode PDP is formed by forming a large number of discharge cells between a front plate and a rear plate which are arranged to face each other.
  • a plurality of pairs of display electrodes each composed of a scan electrode and a sustain electrode are formed on a front glass substrate in parallel with each other, and a dielectric layer and a protective layer are formed so as to cover the display electrodes.
  • the back plate has a plurality of parallel data electrodes on a back glass substrate, a dielectric layer covering them, and a plurality of partitions formed thereon in parallel with the data electrodes.
  • Phosphor layers are formed on the side surfaces of the partition walls.
  • the front plate and the back plate are opposed to each other and sealed so that the display electrodes and the data electrodes cross three-dimensionally, and a discharge gas is sealed in an internal discharge space.
  • ultraviolet light is generated by gas discharge in each discharge cell, and the ultraviolet light excites and emits phosphors of R, G, and B colors to perform color display.
  • each subfield has an initialization period, a write period, and a sustain period.
  • a scanning pulse is sequentially applied to the scanning electrodes, an address pulse corresponding to an image signal to be displayed is applied to the data electrodes, and writing discharge is selectively performed between the scanning electrodes and the data electrodes. And perform selective wall charge formation.
  • a predetermined number of sustain pulses are applied between the scan electrode and the sustain electrode, and the discharge cells in which the wall charges have been formed by the write discharge are selectively discharged to emit light.
  • the priming caused by the discharge decreases rapidly over time. Therefore, in the above-described panel driving method, the priming generated by the initialization discharge is insufficient for the address discharge after a long time has elapsed since the initialization discharge, the discharge delay is increased, and the address operation becomes unstable, and the image operation becomes unstable. There was a problem that the display quality deteriorated. Alternatively, there has been a problem that a long writing time is set to stably perform a writing operation, and as a result, a time spent in a writing period becomes too long.
  • the present invention has been made in view of the above problems, and has as its object to provide a plasma display panel capable of performing a writing operation stably and at high speed. Disclosure of the invention
  • the plasma display panel of the present invention is characterized in that a discharge is generated between an auxiliary scanning electrode arranged on the first substrate in parallel with the scanning electrode and an auxiliary scanning electrode arranged on the second substrate in parallel with the scanning electrode.
  • a priming electrode that causes Brief description of the drawings,
  • FIG. 1 is a sectional view showing a panel according to Embodiment 1 of the present invention.
  • FIG. 2 is a perspective view schematically showing the structure of the panel on the rear substrate side.
  • FIG. 3 is an electrode arrangement diagram of the panel.
  • FIG. 4 is a driving waveform diagram of the panel.
  • FIG. 5 is a cross-sectional view showing a panel according to Embodiment 2 of the present invention.
  • FIG. 6 is an electrode arrangement diagram of the panel.
  • FIG. 7 is a driving waveform diagram of the panel.
  • FIG. 8 is a diagram showing an example of a circuit block of the panel drive device according to the first and second embodiments.
  • FIG. 1 is a cross-sectional view showing a panel according to Embodiment 1 of the present invention
  • FIG. 2 is a perspective view schematically showing a structure of a rear substrate which is a second substrate of the panel.
  • a mixed gas of radiated neon and xenon is sealed.
  • a plurality of scan electrodes 6, sustain electrodes 7, and auxiliary scan electrodes 20 are formed in pairs in parallel with each other.
  • the scanning electrode 6 and the sustaining electrode 7 are respectively composed of transparent electrodes 6a and 7a, and metal busbars 6b and 7b formed on the transparent electrodes 6a and 7a.
  • a light absorbing layer 8 made of a black material is provided between the scanning electrode 6 and the sustaining electrode 7 on the side where the metal busbars 6b and 7b are formed.
  • an auxiliary scanning electrode 20 composed of a metal bus is formed.
  • a dielectric layer 4 and a protective layer 5 are formed so as to cover these scan electrodes 6, sustain electrodes 7 and auxiliary scan electrodes 20.
  • a plurality of data electrodes 9 are formed on the rear substrate 2 in parallel with each other, a dielectric layer 15 is formed so as to cover the data electrodes 9, and further, a discharge cell 11 is formed thereon.
  • Partition walls 10 are formed. As shown in FIG. 2, the partition wall 10 forms a vertical wall portion 10 a parallel to the electrode 9, a discharge cell 11, and a gap 13 between the discharge cell 11.
  • the side wall is composed of 1 Ob.
  • a priming electrode 14 is formed in a direction orthogonal to the data electrode 9, and forms a priming space 13 a.
  • the phosphor layer 12 is provided on the surface of the dielectric layer 15 corresponding to the discharge cell 11 partitioned by the partition wall 10 and on the side surface of the partition wall 10. However, the phosphor layer 12 is not provided on the gap 13 side.
  • the priming space is formed so that the auxiliary scanning electrodes 20 formed on the front substrate 1 are parallel to the priming electrodes 14 formed on the rear substrate 2. Position them so that they face each other across 13 a. That is, the panels shown in FIGS. 1 and 2 perform a priming discharge between the auxiliary scanning electrode 20 formed on the front substrate 1 and the priming electrode 14 formed on the back substrate 2. Has become.
  • FIGS. 1 and 2 further show a dielectric layer 16 covering the priming electrode 14.
  • the dielectric layer 16 need not be formed.
  • FIG. 3 is an electrode array diagram of the panel according to Embodiment 1 of the present invention.
  • M in column direction Data electrodes 9 in FIG. 1 are arranged, and n rows of auxiliary scan electrodes PF] L to PF n (scan electrodes 20 in FIG. 1) and scan electrodes SC SCn (scan electrodes 6 in FIG. 1) are arranged in the row direction.
  • the n-th sustain electrode SUi SUn (sustain electrode 7 in FIG. 1) are arranged in order.
  • the auxiliary scanning electrodes PF 2 scanning electrodes (: connected 1, the auxiliary scanning electrodes PF 3 is connected to the scan electrodes SC 2, ⁇ ⁇ ⁇ , the auxiliary scanning electrodes PF n is connected to the scanning electrodes SCw .
  • FIG. 4 is a driving waveform diagram of the panel according to the first embodiment of the present invention.
  • one field period is composed of a plurality of subfields having an initialization period, a writing period, and a sustain period, but each subfield has a different number of sustain pulses in the sustain period.
  • the same operation is performed, and the operation in one subfield will be described below.
  • the sustain electrode SUi SUn and priming electrode PRi ⁇ PR n respectively kept 0 (V), the scan electrode SCi SC n and the auxiliary scanning electrodes P Fx ⁇ PF n, the sustain electrodes S! ⁇ From the discharge start voltage or less voltage Vii against ⁇ U n, applying a ramp waveform voltage gradually rises toward the voltage V i2 that exceeds the discharge start voltage.
  • the scan electrodes SC ⁇ SC n and the auxiliary scanning electrodes PF i to PF n holds to an Dan voltage V c, priming electrode At the voltage VQ.
  • a scanning pulse voltage Va is applied to the first row of auxiliary scanning electrodes PF];
  • a priming discharge is generated between the priming electrode P Ri and the auxiliary scanning electrode P, and the priming is diffused into the first row of discharge cells corresponding to the first row scanning electrode S Ci. .
  • a scan pulse voltage Va is applied to the scan electrodes S on the first row, and the data electrodes D k (k is l) corresponding to the image signal to be displayed on the first row among the data electrodes D i Dm.
  • a positive write pulse voltage Vd is applied to At this time, a discharge occurs at the intersection of the scan electrode S and the data electrode Dk to which the address pulse voltage Vd is applied, and the discharge between the sustain electrode S and the scan electrode SCi of the corresponding discharge cell C occurs. Evolve. Then, a positive wall voltage accumulates above the scan electrode S Ci of the discharge cell C 1> k , and a negative wall voltage accumulates above the sustain electrode, thereby completing the address operation.
  • the discharge of the discharge cell C in the first row including the scan electrode S ⁇ in the first row is sufficiently primed from the priming discharge generated immediately before between the auxiliary scanning electrode P and the priming electrode P Ri. Since the discharge occurs in the supplied state, the discharge delay is very small, and therefore, the discharge is fast and stable.
  • the second row of auxiliary scan electrodes connected to the first row of scan electrodes Sd The scan pulse voltage Va is also applied to the PF 2 and a priming discharge occurs between the priming discharge PR 2 and the second row of the priming electrodes PR 2, and the discharge cell C of the second row corresponding to the scan electrode SC 2 of the second row Priming diffuses inside 1 to C 2 , m .
  • the same address operation is performed up to the discharge cells C n , k in the n- th row, and the address operation is completed.
  • the address discharge in the panel of the present invention is different from the address discharge depending only on the priming of the initialization discharge in the conventional panel, and is different from the priming discharge generated immediately before the address operation of each discharge cell. It is performed with sufficient priming supplied. Therefore, a high-speed and stable address discharge with a small discharge delay can be realized, and a high-quality image can be displayed.
  • FIG. 5 is a cross-sectional view showing a panel according to Embodiment 2 of the present invention
  • FIG. 6 is an electrode arrangement diagram of the panel.
  • the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • the difference between the present embodiment and the first embodiment is that sustain electrode S Ui
  • the point is that two scan electrodes 6 and sustain electrodes 7 are alternately arranged so that one scan electrode S d—scan electrode sc 2 —sustain electrode su 2 —.
  • the priming electrode 14 and the auxiliary scanning electrode 20 are formed only in the gap 13 corresponding to the portion where the scanning electrodes 6 are adjacent to each other, and constitute a priming space 13a.
  • n rows of auxiliary scanning electrodes 20 and n rows of priming electrodes 14 are provided in each gap 13, whereas in Embodiment 2, n Auxiliary scanning electrodes 20 in Z 2 rows and priming electrodes 14 in nZ 2 rows are provided at every other gap 13. Then, priming discharge is performed between the auxiliary scanning electrode 20 formed on the front substrate 1 side and the priming electrode 14 formed on the rear substrate 2 side.
  • the priming space 13a for one row supplies priming to the discharge cells for two rows.
  • FIG. 7 is a driving waveform diagram of the panel according to the second embodiment of the present invention.
  • the operation in one subfield will be described.
  • the operation during the initialization period is the same as in the first embodiment, and a description thereof will be omitted.
  • the scan pulse voltage Va is applied to the scan electrodes S Ci in the first row
  • the write pulse voltage V d corresponding to the image signal is applied to the data electrodes D k
  • the write operation of the discharge cells is performed. I do.
  • a scan pulse voltage V a is applied to the scan electrode SC 2 in the second row
  • a write pulse voltage V d corresponding to the image signal is applied to the data electrode D k
  • the discharge cells C 2 , k in the second row are applied.
  • the second line of the scanning electrodes SC 2 to the connected third row scan pulse voltage V a to the auxiliary scanning electrodes PF 3 of is applied between the priming electrodes PR 3 in the third row
  • Priming discharge occurs in the third row of discharge cells C 3> 1 to C 3 , m corresponding to the third row scan electrode SC 3 and the fourth row corresponding to the fourth row scan electrode SC 4
  • the priming diffuses inside the discharge cell C ⁇ C ⁇ m.
  • the same address operation is performed up to the discharge cells in the n-th row, and the address operation ends.
  • the operation during the sustain period is the same as that in the first embodiment, and thus will not be described.
  • the address discharge in the panel of the present invention is performed in a state where sufficient priming is supplied from the priming discharge generated immediately before the address operation of each discharge cell, as in the first embodiment.
  • the delay is small, and the discharge is fast and stable.
  • priming electrode 14 and scanning electrode 6 so that priming discharge includes other unnecessary discharges, for example, including sustain electrode 7.
  • sustain electrode 7 There is also an advantage that the operation of the priming discharge itself is stable without causing a discharge or the like.
  • each electrode of the AC PDP is surrounded by a dielectric layer and is insulated from the discharge space, the DC component does not contribute to the discharge itself. Therefore, it is needless to say that the same effect can be obtained by using the waveform obtained by adding the DC component to the drive waveform described in the first and second embodiments.
  • the discharge cells C w in the first row Although the auxiliary scan electrode PF i corresponding to the above is provided, the address operation can be performed before the priming generated by the initializing discharge disappears in the discharge cells Cw C ⁇ in the first row. Auxiliary scanning electrode PF! May be omitted.
  • FIG. 8 is a diagram illustrating an example of a circuit block of a panel driving device according to the first and second embodiments.
  • the driving device 100 includes an image signal processing circuit 101, a data electrode driving circuit 102, an evening imaging control circuit 103, a scanning electrode driving circuit 104, and a sustain electrode driving circuit. 105 and a priming electrode drive circuit 106.
  • the image signal and the synchronization signal are input to the image signal processing circuit 101.
  • the image signal processing circuit 101 outputs a subfield signal for controlling whether or not to light each subfield to the data electrode driving circuit 102 based on the image signal and the synchronization signal.
  • the synchronization signal is also input to the timing control circuit 103.
  • the timing control circuit 103 controls the timing of the data electrode drive circuit 102, scan electrode drive circuit 104, sustain electrode drive circuit 105, and lighting electrode drive circuit 106 based on the synchronization signal. Output a signal.
  • the data electrode drive circuit 102 applies a predetermined drive waveform to the data electrode 9 of the panel (the data electrode Di Dj in FIG. 3 according to the subfield signal and the timing control signal.
  • the scan electrode drive circuit 10 2 Reference numeral 4 denotes a scan electrode 6 (scan electrode SC ⁇ S Cn in FIG. 3) and an auxiliary scan electrode 20 (an auxiliary scan electrode PF i P in FIG. 3) of the panel according to the timing control signal.
  • a predetermined drive waveform is applied to the sustain electrode driving circuit 105, and the sustain electrode driving circuit 105 responds to the timing control signal to maintain the sustain electrode 7 (the sustain electrode S in FIG. S
  • a predetermined drive waveform is applied to U n ).
  • the priming electrode drive circuit 106 applies a predetermined drive waveform to the priming electrode 14 of the panel according to the timing control signal (the priming electrode P RiP Rn- in FIG. 3 applies a predetermined drive waveform.
  • the data electrode drive circuit 102, scan The electrode drive circuit 104, the sustain electrode drive circuit 105, and the priming electrode drive circuit 106 are supplied with necessary power from a power supply circuit (not shown).
  • a driving device using the plasma display panel according to the embodiment of the present invention can be configured.
  • the plasma display panel according to the present invention can perform a writing operation stably and at high speed, and is therefore useful as a plasma display device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

前面基板（１）上には、複数の走査電極（６）と維持電極（７）とを２本ずつ交互に配列し、さらに走査電極（６）と平行に複数の補助走査電極（２０）を配列し、背面基板（２）上には、走査電極（６）と平行に複数のプライミング電極（１４）を配置し、補助走査電極（２０）は、隣接する走査電極よりも以前に走査する走査電極と電気的に接続され、補助走査電極（２０）とプライミング電極（１４）との間でプライミング放電を生じさせる構成とした。

Description

明細書
技術分野
本発明は、 A C型プラズマディスプレイパネルに関する。 背景技術
プラズマディスプレイパネル （以下、 P D Pまたはパネルと略記する） は、 大 画面、 薄型、 軽量であることを特徴とする視認性に優れた表示デバイスである。 P D Pの放電方式としては A C型と D C型とがあり、 電極構造としては 3電極面 放電型と対向放電型とがある。 しかし現在は、 高精細化に適し、 しかも製造の容 易なことから A C型かつ面放電型である A C型 3電極 P D Pが主流となっている。
A C型 3電極 P D Pは、 一般に、 対向配置された前面板と背面板との間に多数 の放電セルを形成してなる。 前面板は、 走査電極と維持電極とからなる表示電極 が前面ガラス基板上に互いに平行に複数対形成され、 それら表示電極を覆うよう に誘電体層および保護層が形成されている。 背面板は、 背面ガラス基板上に複数 の平行なデータ電極と、 それらを覆うように誘電体層と、 さらにその上にデータ 電極と平行に複数の隔壁がそれぞれ形成され、 誘電体層の表面と隔壁の側面とに 蛍光体層が形成されている。 そして、 表示電極とデータ電極とが立体交差するよ うに前面板と背面板とが対向されて密封され、 内部の放電空間には放電ガスが封 入されている。 このような構成のパネルにおいて、 各放電セル内でガス放電によ り紫外線を発生させ、 この紫外線で R G B各色の蛍光体を励起発光させてカラー 表示を行っている。
パネルを駆動する方法としては、 1フィールド期間を複数のサブフィールドに 分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う、 いわゆるサブフィールド法が一般的である。 ここで、 各サブフィールドは初期化 期間、 書込み期間および維持期間をもつ。
初期化期間では、すべての放電セルで一斉に初期化放電を行い、それ以前の個々 の放電セルに対する壁電荷の履歴を消すとともに、 続く書込み動作のために必要 な壁電荷を形成する。 加えて、 書込み放電を安定に発生させるためのプライミン グ （放電のための起爆剤 =励起粒子） を発生させるという働きをもつ。
書込み期間では、 走査電極に順次走査パルスを印加するとともに、 データ電極 には表示すベき画像信号に対応した書込みパルスを印加し、 走査電極とデータ電 極との間で選択的に書込み放電を起こし、 選択的な壁電荷形成を行う。
続く維持期間では、 走査電極と維持電極との間に所定の回数の維持パルスを印 加し、 書込み放電による壁電荷形成を行った放電セルを選択的に放電させ発光さ せる。
このように、 画像を正しく表示するためには書込み期間における選択的な書込 み放電を確実に行うことが重要であるが、 回路構成上の制約から書込みパルスに 高い電圧が使えないこと、 データ電極上に形成された蛍光体層が放電を起こり難 くしていることなど、 書込み放電に関しては放電遅れを大きくする要因が多い。 したがって、 書込み放電を安定に発生させるためのプライミングが非常に重要と なる。
しかしながら、 放電によって生じるプライミングは時間の経過とともに急速に 減少する。 そのため、 上述したパネルの駆動方法において、 初期化放電から長い 時間が経過した書込み放電に対しては初期化放電で生じたプライミングが不足し 放電遅れが大きくなり、 書込み動作が不安定になって画像表示品質が低下すると いった問題があった。 あるいは、 書込み動作を安定に行うために書込み時間を長 く設定し、 その結果、 書込み期間に費やす時間が大きくなりすぎるといった問題 があった。
これらの問題を解決するために、 パネルに補助放電電極を設け補助放電によつ て生じたプライミングを用いて放電遅れを小さくするパネルとその駆動方法が提 案されている （たとえば特開 2 0 0 2 - 2 9 7 0 9 1号公報参照)。
しかしながら、 これらのパネルにおいては、 補助放電自体の放電遅れが大きい ため書込み放電の放電遅れを十分に短縮できなかったり、 あるいは補助放電の動 作マージンが小さく、 パネルによっては誤放電を誘発する場合があるといった問 題があった。 さらに、 書込み放電の放電遅れを十分に短縮しないまま走査電極数を増やして 高精細化を図ると、 書込み期間に費やす時間が長くなり維持期間に費やす時間 不足するので結果的に輝度が低下するといつた問題を生じてしまう。また、輝度' 効率を上げるためにキセノン分圧を上げると、 さらに放電遅れが大きくなつて書 込み動作が不安定になるという問題もある。
本発明は、 上述した課題に鑑みなされたものであり、 書込み動作を安定にかつ 高速に行うことができるプラズマディスプレイパネルを提供することを目的とす る。 発明の開示
本発明のプラズマディスプレイパネルは、 第 1の基板上に走査電極と平行に配 置した補助走査電極と、 第 2の基板上に走査電極と平行に配置しかつ補助走査電 極との間で放電を生じさせるプライミング電極とを備えたことを特徴とする。 図面の簡単な説明 ，
図 1は本発明の実施の形態 1におけるパネルを示す断面図である。
図 2は同パネルの背面基板側の構造を模式的に示す斜視図である。
図 3は同パネルの電極配列図である。
図 4は同パネルの駆動波形図である。
図 5は本発明の実施の形態 2におけるパネルを示す断面図である。
図 6は同パネルの電極配列図である。
図 7は同パネルの駆動波形図である。
図 8は実施の形態 1および実施の形態 2におけるパネルの駆動装置の回路ブ'口 ックの一例を示す図である。 発明を実施するための最良の形態
以下、 本発明の実施の形態におけるプラズマディスプレイパネルについて、 図 面を用いて説明する。
(実施の形態 1 ) 図 1は本発明の実施の形態 1におけるパネルを示す断面図であり、 図 2は同パ ネルの第 2の基板である背面基板側の構造を模式的に示す斜視図である。
図 1に示すように、 第 1の基板であるガラス製の前面基板 1と第 2の基板であ る背面基板 2とが放電空間を挟んで対向配置され、 放電空間には放電によって紫 外線を放射するネオンとキセノンとの混合ガスが封入されている。
前面基板 1上には、 走査電極 6と維持電極 7および補助走査電極 2 0とが互い に平行に対をなして複数形成されている。 走査電極 6と維持電極 7はそれぞれ透 明電極 6 a、 7 aと、 透明電極 6 a、 7 a上に形成された金属母線 6 b、 7 bと から構成されている。 ここで、 金属母線 6 b、 7 bが形成されている側の走査電 極 6—維持電極 7間には黒色材料からなる光吸収層 8が設けられている。 光吸収 層 8上には金属母線で構成された補助走査電極 2 0が形成されている。 そして、 これらの走査電極 6、 維持電極 7および補助走査電極 2 0とを覆うように誘電体 層 4および保護層 5が形成されている。
背面基板 2上には、 デ一タ電極 9が互いに平行に複数形成され、 このデータ電 極 9を覆うように誘電体層 1 5が形成され、 さらにその上に放電セル 1 1を区画 するための隔壁 1 0が形成されている。 隔壁 1 0は、 図 2に示すように、 デ一夕 電極 9に平行な縦壁部 1 0 aと、 放電セル 1 1を形成しかつ放電セル 1 1の間に 隙間部 1 3を形成する横壁部 1 O bとで構成されている。 そして、 隙間部 1 3に はプライミング電極 1 4がデ一夕電極 9と直交する方向に形成され、 プライミン グ空間 1 3 aを構成している。 そして、 隔壁 1 0により区画された放電セル 1 1 に対応する誘電体層 1 5の表面と隔壁 1 0の側面とに蛍光体層 1 2が設けられて いる。 ただし、 隙間部 1 3側には蛍光体層 1 2は設けていない。
前面基板 1と背面基板 2を対向配置し封着する際、 前面基板 1上に形成された 捕助走査電極 2 0が背面基板 2上に形成されたプライミング電極 1 4と平行にか つプライミング空間 1 3 aを挟んで対向するように位置合わせする。 すなわち、 図 1、 図 2に示したパネルは、 前面基板 1側に形成された補助走査電極 2 0と背 面基板 2側に形成されたプライミング電極 1 4との間でプライミング放電を行う 構成となっている。
なお、 図 1、 図 2にはプライミング電極 1 4を覆うようにさらに誘電体層 1 6 が形成されているが、 この誘電体層 16は形成しなくてもよい。
図 3は本発明の実施の形態 1におけるパネルの電極配列図である。 列方向に m
Figure imgf000007_0001
(図 1のデ一タ電極 9) が配列され、 行方向に n行の補 助走査電極 PF]L〜PFn (図 1の走査電極 20)、 走査電極 SC SCn (図 1の 走査電極 6) および n行の維持電極 SUi SUn (図 1の維持電極 7) とが順に 配列されている。 そして、 補助走査電極 PF2は走査電極 （：1と接続され、 補助 走査電極 PF3は走査電極 SC2と接続され、 · · ·、 補助走査電極 PFnは走査電 極 SCwと接続されている。 さらに、 補助走査電極 PFi PFnと対向するよう に n行のプライミング電極 PRi〜PRnが配列されている。 そして、 1対の走査 電極 SCi、 維持電極 SUi (i = l〜n) と 1つのデータ電極 Dj ( j = 1〜m) とを含む放電セル Ci,j (図 1の放電セル 11) が放電空間内に mxn個形成され、 隙間部 13には補助走査電極 P Fiとプライミング電極 P Riとを含むプライミン グ空間 P Si (図 1のプライミング空間 13 a) が n行形成されている。
次に、 パネルを駆動するための駆動波形とそのタイミングについて説明する。 図 4は、 本発明の実施の形態 1におけるパネルの駆動波形図である。 なお本実施 の形態においては、 1フィールド期間が初期化期間、 書込み期間、 維持期間を有 する複数のサブフィールドから構成されているが、 それぞれのサブフィ一ルドは 維持期間における維持パルスの数が異なる以外は同様の動作を行うため、 1つの サブフィールドにおける動作について以下に説明する。
初期化期間前半部では、
Figure imgf000007_0002
維持電極 SUi SUnおよびプ ライミング電極 PRi〜PRnをそれぞれ 0 (V) に保持し、 走査電極 SCi SC nと補助走査電極 P Fx~PFnには、維持電極 S！^〜 Unに対して放電開始電圧 以下の電圧 Viiから、放電開始電圧を超える電圧 Vi2に向かって緩やかに上昇する 傾斜波形電圧を印加する。 この傾斜波形電圧が上昇する間に、走査電極 SCi S Cnと維持電極 SUi SUn,
Figure imgf000007_0003
プライミング電極 PR]L〜P Rnとの間でそれぞれ一回目の微弱な初期化放電が起こり、走査電極 S C ^S Cn 上部に負の壁電圧が蓄積されるとともに、
Figure imgf000007_0004
上部、 維持電極 S U i〜 S Un上部およびプライミング電極 P R〜 P R n上部には正の壁電圧が蓄積 される。 ここで、 電極上部の壁電圧とは電極を覆う誘電体上に蓄積された壁電荷 により生じる電圧をあらわす。
初期化期間後半部では、 維持電極
Figure imgf000008_0001
を正電圧 V eに保ち、 走査電極 S C i〜S Cnと補助走査電極 P F2には、維持電極 S！^〜 Unに対して放電開始 電圧以下となる電圧 Vi3から放電開始電圧を超える電圧 Vi4に向かって緩やかに 下降する傾斜波形電圧を印加する。 この間に、 走査電極 S Ci S Cnと維持電極
Figure imgf000008_0002
データ電極 D1〜Dm、 プライミング電極 P Ri P Rnとの間でそ れぞれ二回目の微弱な初期化放電が起こる。 そして、 走査電極
Figure imgf000008_0003
上部 の負の壁電圧および維持電極 S！^〜 S Un上部の正の壁電圧が弱められ、 データ
Figure imgf000008_0004
上部の正の壁電圧は書込み動作に適した値に調整され、 プライミン グ電極 P R]L〜P Rn上部の正の壁電圧もプライミング動作に適した値に調整され る。 以上により初期化動作が終了する。
書込み期間では、 走査電極 S C〜 S C nおよび補助走査電極 P F i〜 P F nを一 旦電圧 V cに保持し、 プライミング電極
Figure imgf000008_0005
を電圧 V Qに保持する。 そ して、 1行目の補助走査電極 P F ];に走査パルス電圧 V aを印加する。 すると、 プライミング電極 P Riと補助走査電極 P との間でプライミング放電が発生し、 1行目の走査電極 S Ciに対応する 1行目の放電セルじ^〜じ^内部にプライミ ングが拡散する。
次に、 1行目の走査電極 S に走査パルス電圧 V aを印加するとともに、 デ —タ電極 D i Dmのうち 1行目に表示すべき画像信号に対応するデータ電極 Dk ( kは l〜mの整数をあらわす） に正の書込みパルス電圧 V dを印加する。 この とき書込みパルス電圧 V dを印加したデ一夕電極 Dkと走査電極 S との交差部 で放電が発生し、対応する放電セル C の維持電極 S と走査電極 S C iとの間 の放電に進展する。 そして、 放電セル C1>kの走査電極 S Ci上部に正の壁電圧が 蓄積され、維持電極 上部に負の壁電圧が蓄積され、書込み動作が終了する。 ここで、 1行目の走査電極 S ^を含む 1行目の放電セル C の放電は、 その直 前に補助走査電極 P とプライミング電極 P Riとの間で発生したプライミング 放電から十分なプライミングが供給された状態で発生するため放電遅れが非常に 小さく、 したがって高速かつ安定な放電となる。
このとき同時に、 1行目の走査電極 S dに接続された 2行目の補助走査電極 P F2にも走査パルス電圧 V aが印加され、 2行目のブライミング電極 P R2との 間でプライミング放電が発生し、 2行目の走査電極 S C2に対応する 2行目の放 電セル C 1〜C2,m内部にプライミングが拡散する。
以下同様に、 2行目の走査電極 S C2に走査パルス電圧 V aを印加して 2行目 の書込み放電を行うとともに、 2行目の走査電極 S C2に接続された 3行目の補 助走査電極 P F3と 3行目のプライミング電極 P R3との間でプライミング放電を 発生させる。 このときの一連の書込み放電はその直前に発生したプライミング放 電から十分なプライミングが供給された状態で発生するため放電遅れが小さく、 したがって高速かつ安定な放電となる。
同様の書込み動作を n行目の放電セル Cn,kに至るまで行い、書込み動作が終了 する。
維持期間においては、 走査電極 S (^〜 S Cnおよび維持電極 S！^〜 S Unを 0 (V) に一旦戻した後、 走査電極 S (^〜 Cnに正の維持パルス電圧 V sを印加 する。 このとき、 書込み放電を起こした放電セル Cijにおける走査電極 S Ci上部 と維持電極 S Ui上部との間の電圧は、 書込み期間において走査電極 S Ci上部お よび維持電極 S Ui上部に蓄積された壁電圧に維持パルス電圧 V sが加算される ので、 放電開始電圧を超え維持放電が発生する。 以降同様に、 走査電極 S Ci S Cnと維持電極 S U ^ S Unとに維持パルス電圧を交互に印加することにより、 書込み放電を起こした放電セル Cijに対して維持パルスの回数だけ維持放電が継 続して行われる。
以上説明したように、 本発明のパネルにおける書込み放電は、 従来のパネルに おける初期化放電のプライミングのみに依存した書込み放電とは異なり、 各放電 セルの書込み動作の直前に発生させたプライミング放電から十分なプライミング が供給された状態で行うものである。 したがって、 放電遅れが小さく、 高速かつ 安定な書込み放電が実現でき、 品質の高い画像を表示することができる。
(実施の形態 2 )
図 5は本発明の実施の形態 2におけるパネルを示す断面図、 図 6は同パネルの 電極配列図である。 実施の形態 1と同一の構成要素には同一の符号をつけ説明を 省略する。本実施の形態において実施の形態 1と異なるところは、維持電極 S Ui 一走査電極 S d—走査電極 s c2—維持電極 s u2— · · ·となるように走査電極 6と維持電極 7とが 2本ずつ交互に配列されている点である。 それに伴って、 プ ライミング電極 1 4および補助走査電極 2 0は、 走査電極 6同士が隣り合う部分 に対応する隙間部 1 3にのみ形成されプライミング空間 1 3 aを構成する。 した がって、 実施の形態 1においては n行の補助走査電極 2 0と n行のプライミング 電極 1 4とが各隙間部 1 3に設けられていたのに対し、 実施の形態 2においては n Z 2行の補助走査電極 2 0と nZ 2行のプライミング電極 1 4とが隙間部 1 3 のうち 1つおきに設けられている。 そして前面基板 1側に形成された補助走査電 極 2 0と背面基板 2側に形成されたプライミング電極 1 4との間でプライミング 放電が行われる。 このように実施の形態 2に用いられるパネルにおいては、 1行 分のプライミング空間 1 3 aが 2行分の放電セルにプライミングを供給する構成 となっている。
次に、 上述のパネルを駆動するための駆動波形とそのタイミングについて説明 する。
図 7は、 本発明の実施の形態 2におけるパネルの駆動波形図である。 なお本実 施の形態においても 1つのサブフィールドにおける動作について説明する。 初期 化期間の動作については実施の形態 1と同様であるため省略する。
書込み期間では、 走査電極 S Ci~ S C„および補助走査電極 P Fi〜P
Figure imgf000010_0001
を 一旦電圧 V cに保持し、プライミング電極 P Ri〜 P
Figure imgf000010_0002
を電圧 V qに保持する。 そして、 1行目の補助走査電極 P F iに走査パルス電圧 V aを印加する。すると、 補助走査電極 P とプライミング電極 P との間でプライミング放電が発生し、 走査電極 S C iに対応する 1行目の放電セル C w C ^内部にプライミングが拡 散すると同時に走査電極 S C2に対応する 2行目の放電セル Cw C^内部にも プライミングが拡散する。
次に、 1行目の走査電極 S Ciに走査パルス電圧 V aを印加し、 データ電極 Dk に画像信号に対応する書込みパルス電圧 V dを印加し 1行目の放電セル (： の 書込み動作を行う。
次に、 2行目の走査電極 S C2に走査パルス電圧 V aを印加し、 データ電極 Dk に画像信号に対応する書込みパルス電圧 V dを印加し、 2行目の放電セル C2,kの 書込み動作を行う。 こ'のとき、 2行目の走査電極 S C2に接続された 3行目の補 助走査電極 P F3にも走査パルス電圧 V aが印加され、 3行目のプライミング電 極 P R3との間でプライミング放電が発生し、 3行目の走査電極 S C3に対応する 3行目の放電セル C3>1〜C3,m内部と、 4行目の走査電極 S C4に対応する 4行目 の放電セル C^ ^ C^m内部にプライミングが拡散する。
以下同様に、 順次書込み動作を行うが、 奇数行目の放電セル Cpj Cp ( p = 1 , 3 , 5， · · ·）の書込み動作時においてはプライミング放電は発生しないが、 偶数行目の放電セル ( 〜じ ( q = 2 , 4 , 6， · · ·） の書込み動作時にお いては QL行目の走査電極 S C ¾に接続された q + 1行目の補助走査電極 P F q+1に も走査パルス電圧 V aが印加され、 q + 1行目のプライミング電極 P Rq+iとの間 でプライミング放電が発生し、 q + 1行目の放電セル Cq+W
Figure imgf000011_0001
内部と、 Q
+ 2行目の放電セル( <1+2,1〜(：(1+2，1„内部にプライミングを拡散させる。
同様の書込み動作を n行目の放電セルに至るまで行い、書込み動作が終了する。 維持期間の動作については実施の形態 1と同様であるため省略する。
以上説明したように、 本発明のパネルにおける書込み放電は、 実施の形態 1と 同様、 各放電セルの書込み動作の直前に発生させたプライミング放電から十分な プライミングが供給された状態で行うため、 放電遅れが小さく、 したがって高速 かつ安定な放電となる。
さらに、 実施の形態 2においては、 プライミング空間 1 3 a近傍に存在する電 極はプライミング電極 1 4と走査電極 6だけであるため、 プライミング放電が他 の不要な放電、 たとえば維持電極 7を含む誤放電などを引き起こす恐れがなく、 プライミング放電そのものの動作が安定するという利点もある。
なお、 A C型 P D Pの各電極は誘電体層に囲まれており放電空間と絶縁されて いるため直流成分は放電そのものには何ら寄与しない。 したがって、 実施の形態 1および実施の形態 2で説明した駆動波形に直流成分を加えた波形を用いても同 様の効果が得られることはいうまでもない。
なお、 実施の形態 1、 2においては、 1行目の放電セル C w
Figure imgf000011_0002
に対応する 補助走査電極 P F iを設けたが、 1行目の放電セル Cw C ^においては初期化 放電で生じたプライミングが消滅する前に書込み動作を行うことができるため、 補助走査電極 P F！は省略してもよい。
図 8は、 実施の形態 1およびは実施の形態 2におけるパネルの駆動装置の回路 ブロックの一例を示す図である。本発明の実施の形態における駆動装置 1 0 0は、 画像信号処理回路 1 0 1、 データ電極駆動回路 1 0 2、 夕イミング制御回路 1 0 3、 走査電極駆動回路 1 0 4、 維持電極駆動回路 1 0 5およびプライミング電極 駆動回路 1 0 6を有している。 画像信号および同期信号は、 画像信号処理回路 1 0 1に入力される。 画像信号処理回路 1 0 1は、 画像信号および同期信号に基づ いて、 各サブフィ一ルドを点灯するか否かを制御するサブフィ一ルド信号をデー 夕電極駆動回路 1 0 2に出力する。 また、 同期信号はタイミング制御回路 1 0 3 にも入力される。 タイミング制御回路 1 0 3は同期信号に基づいて、 デ一夕電極 駆動回路 1 0 2、 走査電極駆動回路 1 0 4、 維持電極駆動回路 1 0 5、 ブライミ ング電極駆動回路 1 0 6にタイミング制御信号を出力する。
データ電極駆動回路 1 0 2は、 サブフィールド信号およびタイミング制御信号 に応じて、 パネルのデータ電極 9 (図 3のデータ電極 D i Dj に所定の駆動波 形を印加する。 走査電極駆動回路 1 0 4はタイミング制御信号に応じてパネルの 走査電極 6 (図 3の走査電極 S C ^ S Cn) および補助走査電極 2 0 (図 3の補 助走査電極 P F i P
Figure imgf000012_0001
に所定の駆動波形を印加し、 維持電極駆動回路 1 0 5はタイミング制御信号に応じてパネルの維持電極 7 (図 3の維持電極 S
Figure imgf000012_0002
S
Un) に所定の駆動波形を印加する。プライミング電極駆動回路 1 0 6はタイミン グ制御信号に応じてパネルのプライミング電極 1 4 (図 3のプライミング電極 P Ri P Rn- に所定の駆動波形を印加する。 データ電極駆動回路 1 0 2、 走査 電極駆動回路 1 0 4、 維持電極駆動回路 1 0 5、 プライミング電極駆動回路 1 0 6には電源回路 （図示せず） から必要な電力が供給されている。
以上の回路ブロックを備えることによって本発明の実施の形態におけるプラズ マディスプレイパネルを用いた駆動装置を構成することができる。
以上のように本発明によれば、 書込み動作を安定にかつ高速に行うことができ るプラズマディスプレイパネルを提供することができる。 産業上の利用可能性 本発明におけるプラズマディスプレイパネルは、 書込み動作を安定にかつ高速 に行うことができるので、 プラズマディスプレイ装置として有用である。

Claims

請求 の 範囲
1 . 第 1の基板上に互いに平行に配置しかつ誘電体層で覆つた複数の走査電極 および維持電極と、
前記第 1の基板上に前記走査電極と平行に配置した複数の補助走査電極と、 前記第 1の基板に放電空間を挟んで対向配置される第 2の基板上に前記走査電 極と交差する方向に配置した複数のデータ電極と、
前記第 2の基板上に前記走査電極と平行に配置しかつ前記補助走査電極との間 で放電を生じさせる複数のプライミング電極と
を備えたことを特徴とするプラズマディスプレイパネル。
2 . 前記補助走査電極は当該補助走査電極に隣接する走査電極よりも以前に走 査する走査電極と電気的に接続されていることを特徴とする請求項 1に記載のプ
Figure imgf000014_0001
3 . 前記走査電極と前記維持電極とは 2本ずつ交互に配列されていることを特 徵とする請求項 1または請求項 2に記載
PCT/JP2004/003941 2003-03-24 2004-03-23 プラズマディスプレイパネル WO2004086444A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP04722687A EP1507277A4 (en) 2003-03-24 2004-03-23 PLASMA SCREEN
KR1020047020585A KR100661686B1 (ko) 2003-03-24 2004-03-23 플라즈마 디스플레이 패널
US10/512,690 US7176852B2 (en) 2003-03-24 2004-03-23 Plasma display panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-080304 2003-03-24
JP2003080304A JP4325237B2 (ja) 2003-03-24 2003-03-24 プラズマディスプレイパネル

Publications (1)

Publication Number Publication Date
WO2004086444A1 true WO2004086444A1 (ja) 2004-10-07

Family

ID=33094870

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/003941 WO2004086444A1 (ja) 2003-03-24 2004-03-23 プラズマディスプレイパネル

Country Status (6)

Country Link
US (1) US7176852B2 (ja)
EP (1) EP1507277A4 (ja)
JP (1) JP4325237B2 (ja)
KR (1) KR100661686B1 (ja)
CN (1) CN100341101C (ja)
WO (1) WO2004086444A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4325244B2 (ja) * 2003-03-27 2009-09-02 パナソニック株式会社 プラズマディスプレイパネル
KR100766747B1 (ko) * 2006-03-23 2007-10-12 한국과학기술원 4전극 구조를 갖는 교류 플라즈마 디스플레이 패널의구동방법 및 이를 이용한 플라즈마 디스플레이 패널
JP2007286192A (ja) * 2006-04-13 2007-11-01 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法
KR100762252B1 (ko) 2006-05-30 2007-10-01 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20110023084A (ko) * 2009-08-28 2011-03-08 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
CN101664480B (zh) * 2009-10-10 2011-04-13 吴理靖 一种治疗骨质增生症的中草药剂

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297211A (ja) * 1998-04-14 1999-10-29 Nec Corp 交流放電型プラズマディスプレイパネル及びその駆動方法
JP2002169507A (ja) * 2000-11-30 2002-06-14 Fujitsu Ltd プラズマディスプレイパネル及びその駆動方法
JP2002297091A (ja) * 2000-08-28 2002-10-09 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル、その駆動方法、及びプラズマディスプレイ装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1585709A (en) * 1978-01-17 1981-03-11 Philips Electronic Associated Gas discharge display and panel therefor
FR2611295B1 (fr) * 1987-02-20 1989-04-07 Thomson Csf Panneau a plasma a quatre electrodes par point elementaire d'image et procede de commande d'un tel panneau a plasma
US6411035B1 (en) * 1999-05-12 2002-06-25 Robert G. Marcotte AC plasma display with apertured electrode patterns
KR100335103B1 (ko) * 1999-08-09 2002-05-04 구자홍 플라즈마 디스플레이 패널의 구조와 구동방법
KR100330030B1 (ko) * 1999-12-28 2002-03-27 구자홍 플라즈마 디스플레이 패널 및 그 구동방법
TW518539B (en) * 2000-08-28 2003-01-21 Matsushita Electric Ind Co Ltd Plasma display panel with superior luminous characteristics
US6720736B2 (en) * 2000-12-22 2004-04-13 Lg Electronics Inc. Plasma display panel
JP2003058105A (ja) * 2001-08-14 2003-02-28 Sony Corp プラズマ表示装置の駆動方法
JP3695746B2 (ja) * 2001-12-27 2005-09-14 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
TWI285389B (en) * 2002-11-05 2007-08-11 Matsushita Electric Ind Co Ltd Plasma display panel

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297211A (ja) * 1998-04-14 1999-10-29 Nec Corp 交流放電型プラズマディスプレイパネル及びその駆動方法
JP2002297091A (ja) * 2000-08-28 2002-10-09 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル、その駆動方法、及びプラズマディスプレイ装置
JP2002169507A (ja) * 2000-11-30 2002-06-14 Fujitsu Ltd プラズマディスプレイパネル及びその駆動方法

Also Published As

Publication number Publication date
CN100341101C (zh) 2007-10-03
JP2004288514A (ja) 2004-10-14
EP1507277A1 (en) 2005-02-16
KR20050005564A (ko) 2005-01-13
US20050219160A1 (en) 2005-10-06
EP1507277A4 (en) 2008-08-27
CN1698163A (zh) 2005-11-16
KR100661686B1 (ko) 2006-12-26
JP4325237B2 (ja) 2009-09-02
US7176852B2 (en) 2007-02-13

Similar Documents

Publication Publication Date Title
WO2005114626A1 (ja) プラズマディスプレイパネルの駆動方法
WO2005069263A1 (ja) プラズマディスプレイパネルの駆動方法
KR100805496B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
JP3888322B2 (ja) プラズマディスプレイパネルの駆動方法
KR100700407B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
WO2004086444A1 (ja) プラズマディスプレイパネル
JP3888321B2 (ja) プラズマディスプレイパネルの駆動方法
JP3988667B2 (ja) プラズマディスプレイパネルの駆動方法
JP2001282182A (ja) Ａｃ型プラズマディスプレイパネルの駆動方法
JP2002132206A (ja) プラズマディスプレイ
JP4239779B2 (ja) プラズマディスプレイパネル
KR100359017B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
JP2007133291A (ja) プラズマディスプレイパネルの駆動方法
JP4258351B2 (ja) プラズマディスプレイパネル
JP4211579B2 (ja) プラズマディスプレイパネル
JP4507709B2 (ja) プラズマディスプレイパネルの駆動方法
JP2009175201A (ja) プラズマディスプレイの駆動方法及びプラズマディスプレイ装置
JP4461733B2 (ja) プラズマディスプレイパネルの駆動方法
JP2005338458A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2005100737A (ja) プラズマディスプレイパネル

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 2004722687

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10512690

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020047020585

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20048003841

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020047020585

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004722687

Country of ref document: EP