WO2004079381A1 - Circuit arrangement for detecting a fault in a circuit logic - Google Patents

Circuit arrangement for detecting a fault in a circuit logic Download PDF

Info

Publication number
WO2004079381A1
WO2004079381A1 PCT/DE2004/000425 DE2004000425W WO2004079381A1 WO 2004079381 A1 WO2004079381 A1 WO 2004079381A1 DE 2004000425 W DE2004000425 W DE 2004000425W WO 2004079381 A1 WO2004079381 A1 WO 2004079381A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit logic
circuit
detection device
programming
logic
Prior art date
Application number
PCT/DE2004/000425
Other languages
German (de)
French (fr)
Inventor
Karl-Harald Hewel
Manfred Roth
Stefan RÜPING
Thomas Schweizer
Jean-Pierre Seifert
Dominik Wegertseder
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2004079381A1 publication Critical patent/WO2004079381A1/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory

Definitions

  • Circuit arrangement for the detection of a fault in a circuit logic
  • the invention relates to a circuit arrangement with at least one programmable circuit logic, which has a detection device for recognizing a hardware error of this circuit logic.
  • ASIC Application Specific Integrated Circuits
  • Typical examples are ASICs on chip cards for storing data or for implementing algorithms, for example for encryption.
  • Such a chip is usually manufactured according to the specifications of a customer, with the manufacturer first designing and then producing the integrated component in accordance with the mode of action which the chip is to have later.
  • a second programmable, but unprogrammed circuit logic is provided, which takes over the function of the first circuit logic in whole or in part after programming.
  • unprogrammed circuit logic characterizes circuit logic, the individual elements of which can be configured, but the circuit logic or parts thereof are not used during normal operation. The area marked as unprogrammed is not used and is therefore designed as a reserve.
  • An advantageous development of the invention is to provide a detection device which is at least connected to the first circuit logic and can detect a hardware fault thereof.
  • An embodiment of this invention is when the first circuit logic is designed as hard-wired circuit logic, the detection device being connected to the same for detecting errors.
  • a connection can be provided between the first and the second circuit logic, in order to enable the second programmed circuit logic to be connected to the communication interface.
  • the circuit arrangement has a programming device which is connected to the programmable circuit logic.
  • This programming device can advantageously have an interface for loading a data stream for programming the circuit logic.
  • the programming device is activated by the detection of a hardware error.
  • the programming interface of the programming device can be enabled by the detection device.
  • An advantageous embodiment of the invention is to provide the detection device for detecting a manipulation attempt on the circuit logic. Furthermore, it is expedient to connect the detection device to an erasing device which erases the programmed part of the circuit logic in the event of a manipulation attempt.
  • FIG. 1 shows a first exemplary embodiment of the invention
  • FIG. 2 shows a second exemplary embodiment of the invention
  • FIG. 3 shows a third exemplary embodiment
  • the circuit arrangement 1 according to the invention in FIG. 1 has two circuit logics S1 and S2 which can exchange data with one another via a connection V.
  • the circuit arrangement S2 can be coupled to external devices via an interface K. In normal operation, external devices communicate via the K interface exclusively with circuit logic S2.
  • the unprogrammed circuit logic S1 and the connection V remain inactive.
  • circuit logic S1 is programmed, it is connected to the circuit logic S2 via the now active connection V. Some functions that were previously performed by S2 are now performed by the circuit logic S1.
  • the circuit logic S1 has a connection to the external devices via the circuit logic S2 and the interface K. A selection of the functions to be taken over by the circuit logic S1 depends on the behavior of the circuit logic S2.
  • circuit logic S2 If, for example, during operation it is found that algorithms of the circuit logic S2 have to be expanded, this can be done by programming the circuit logic S1 accordingly. If parts of circuit logic S2 fail during operation, these can be replaced via circuit logic S1.
  • the circuit logic is not limited to one type.
  • FIG. 2 An advantageous further development of the invention for recognizing a failure of the circuit logic S2 is shown in FIG. 2.
  • the same devices have the same reference numbers. A re-explanation of already known elements is therefore omitted.
  • the circuit arrangement 1 For the detection of an error in circuit logic S2, which represents a failure of parts of this circuit logic, the circuit arrangement 1 has a detection device D1. In the present case, this is connected both to circuit logic S2 and to circuit logic S1.
  • the connection U2 or Ul is used to detect an error in the circuit logic.
  • the detection device monitors individual areas of the circuit logic S2 or the complete function of S2 via the connection U2.
  • the connections Ul, U2 can be used as monitoring Interface be formed or also have means for monitoring the individual areas.
  • the detection device for a function test sends a data stream to the circuit logic S2 via the connection U2, the result of which is known to the detection device.
  • the circuit logic S2 processes this data stream and sends a result back to the detection device D1, which compares it with the known result. This is done in Figure 2 via the connecting line U2 or Ul.
  • the detection device it is also possible for the detection device to carry out a function test via the interface K.
  • the detection device D1 In addition to a function test that always tests the complete circuit logic, it is possible to use the detection device D1 to test parts of the circuit logic connected to it via the connecting lines U2 or U1 in order to obtain more specific statements. This enables the affected area to be narrowed down if part of the circuit logic fails.
  • the detection device tests the individual logic blocks of the circuit logic S2. If a logic block fails, the circuit logic S1 takes over the function of the failed block via the connection V. As a result, the circuit logic S1 can be made significantly smaller and thus more cost-effective.
  • FIG. 4A and FIG. 4B A further development of the invention is shown in FIG. 4A and FIG. 4B.
  • the circuit arrangement 1 has a hard-wired circuit logic S2 and the associated circuitry Interface K and the programmable circuit logic S1 and the non-active connection K '.
  • the detection device D1 monitors the function of the circuit logic S2 via the connection U2.
  • the detection device Dl also contains an inactive connection U1 for monitoring the circuit logic S1 and a connection P1 to a programming device P.
  • the programming device P is connected to the programmable circuit logic S1 and a programming interface PS.
  • a data stream can be loaded into the programming device P via the programming interface PS, with the aid of which the circuit logic S1 is configured. If an error has been detected in the circuit logic S2, the detection device D1 communicates the type of the error to the programming device via the connection P1. This enables the programming device P to request a corresponding data stream for the configuration of the circuit logic S1.
  • the programming device can be designed in such a way that, with the aid of the information supplied by the detection device, the components necessary for programming are taken from a data stream.
  • the detection device can communicate the beginning and end of the sequence of a data stream, the programming device using only this sequence for programming.
  • connection K 'between the circuit logic S1 and S2 is active, and the circuit logic S1 replaces the failed functions of the circuit logic S2.
  • the detection device Dl now continues to monitor the still active areas of the circuit logic S2 and the programmed parts of the circuit logic S1.
  • the programming interface PS described in FIG. 4 is designed as a second special interface via which a Configuration data stream is loaded into the programming device P. However, it is possible to provide a connection between the programming device P and the interface K, so that a configuration data stream is loaded into the programming device P via the interface K. If the circuit logic is part of a chip card, it is easy to reprogram a normal chip card reader without having to provide special interfaces.
  • a switch P2 is provided, which is connected to the detection device D1 and separates the programming interface PS from the programming device P.
  • the programming device P is inactive and is only activated when a fault is detected by the detection device D1.
  • the circuit logic S1 and S2 are designed as programmable circuit logic. Both can be monitored by the detection device D1 and configured by the programming device P.
  • the switching means K1 or K2 make it possible for the programming device D1 to connect the respective circuit logic to the communication interface KS.
  • the detection device D1 activates the respective other circuit logic via the switches and simultaneously sends the signal for reprogramming the faulty circuit logic to the programming device P and the switch P2.
  • This means that continuous operation can also be achieved during the reconfiguration phase.
  • the programming device reprograms a circuit logic with the new algorithm and activates it again after the reprogramming.
  • an external signal can be sent to the detection device, so that the detection device is thereby shown an error in the monitored circuit logic. This can be done by the detection device monitoring the data sent by the circuit logic and evaluating a specific data sequence of the circuit logic as an error.
  • FIG. 3 shows a corresponding arrangement in which a programmable circuit logic S1 is connected to a communication interface KS.
  • a detection device M1 tests the communication data stream for manipulation attempts via a connection UM. Such a test can consist, for example, of evaluating the data sent to or coming from the circuit logic S1. If the data is outside a predetermined set of values, there has been a manipulation attempt. The detection device M1 then sends a signal to an erase device L, which erases the circuit logic S1 via the connection Ll.
  • a corresponding circuit arrangement which in addition to hard-wired circuit logic has at least one freely programmable circuit logic, is furthermore not limited to the mere replacement of a failed area of the hard-wired circuit logic.
  • the arrangement according to the invention can also be used for a functional expansion of the hard-wired circuit logic in a circuit arrangement.
  • circuit arrangements on a chip card should be mentioned here.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

The invention relates to a circuit arrangement comprising a first circuit logic (S2), a communications interface (KS) and a freely programmable, unused circuit logic (S1), which is connected to the first circuit logic (S2) or to the communications interface (KS) and which, after a programming, can completely or partially take over the functions of the first control logic (S2).

Description

Beschreibungdescription
Schaltungsanordnung zur Detektion eines Fehlers in einer SchaltungslogikCircuit arrangement for the detection of a fault in a circuit logic
Die Erfindung betrifft eine Schaltungsanordnung mit zumindest einer programmierbaren Schaltungslogik, die eine Detektion- seinrichtung zum Erkennen eines Hardwarefehlers dieser Schaltungslogik aufweist.The invention relates to a circuit arrangement with at least one programmable circuit logic, which has a detection device for recognizing a hardware error of this circuit logic.
In vielen Anwendungen werden heutzutage aus Kostengründen für die Implementierung von Algorithmen sogenannte anwendungsbe- zogene, integrierte Bausteine (ASIC Application Specific In- tegrated Circuits) eingesetzt. Typische Beispiele sind ASICs auf Chipkarten zur Speicherung von Daten oder zur Implementierung von Algorithmen, beispielsweise zur Verschlüsselung. Ein solcher Chip ist meist nach Vorgaben eines Kunden gefertigt, wobei der Hersteller den integrierten Baustein gemäß der Wirkungsweise, die der Chip später haben soll, erst ent- wirft und dann fertigt.In many applications, so-called application-related, integrated modules (ASIC Application Specific Integrated Circuits) are used for the implementation of algorithms for cost reasons. Typical examples are ASICs on chip cards for storing data or for implementing algorithms, for example for encryption. Such a chip is usually manufactured according to the specifications of a customer, with the manufacturer first designing and then producing the integrated component in accordance with the mode of action which the chip is to have later.
Ergeben sich im anschließenden Gebrauch des integrierten Bausteins weitere, bisher nicht berücksichtigte Aspekte oder ist der integrierte Baustein gar fehlerhaft, so ist dies mit deutlich hohen Reparaturkosten verbunden. Im ungünstigstenIf the subsequent use of the integrated module reveals further aspects that have not previously been taken into account, or if the integrated module is even faulty, this is associated with significantly high repair costs. In the worst
Fall muß ein solch falsch entworfener oder gefertigter integrierter Baustein vollständig vom Markt genommen werden. Zusätzlich kann ein funktionsfähiger Chip durch unsachgemäße Behandlung oder anderer äußerer Einflüsse beschädigt werden, so daß Teilbereiche nicht mehr vollständig funktionieren.In such a case, such an incorrectly designed or manufactured integrated module must be completely withdrawn from the market. In addition, a functional chip can be damaged by improper handling or other external influences, so that partial areas no longer function completely.
Es ist daher Aufgabe der vorliegenden Erfindung, eine Anordnung zur Verhinderung eines Funktionsausfalls eines Chips vorzusehen.It is therefore an object of the present invention to provide an arrangement for preventing a chip from failing.
Diese Aufgabe wird mit den Merkmalen des Patentanspruchs 1 dadurch gelöst, daß in einer Schaltungsanordnung mit einer ersten Schaltungslogik, einer Schnittstelle zwischen der Schaltungslogik und externen Einrichtungen eine zweite programmierbare, jedoch unprogrammierte Schaltungslogik vorgesehen ist, die nach einer Programmierung die Funktion der ers- ten Schaltungslogik ganz oder teilweise übernimmt. Dadurch läßt sich nach Erkennen eines Hardwarefehlers der ersten Schaltungslogik die gewünschte Funktion der Schaltungsanordnung dennoch wiederherstellen, ohne die gesamte Schaltungsanordnung neu entwerfen zu müssen. Der Begriff unprogrammierte Schaltungslogik charakterisiert in diesem Zusammenhang eine Schaltungslogik, deren einzelne Elemtente zwar konfiguriert sein können, die Schaltungslogik oder der Teile davon jedoch während des normalen Betriebs nicht benutzt wird. Der als un- programmiert gekennzeichnete Bereich ist unbenutzt und somit als Reserve ausgebildet.This object is achieved with the features of claim 1 in that in a circuit arrangement with a First circuit logic, an interface between the circuit logic and external devices, a second programmable, but unprogrammed circuit logic is provided, which takes over the function of the first circuit logic in whole or in part after programming. As a result, once a hardware fault has been identified in the first circuit logic, the desired function of the circuit arrangement can still be restored without having to redesign the entire circuit arrangement. In this context, the term unprogrammed circuit logic characterizes circuit logic, the individual elements of which can be configured, but the circuit logic or parts thereof are not used during normal operation. The area marked as unprogrammed is not used and is therefore designed as a reserve.
Eine vorteilhafte Weiterbildung der Erfindung ist es, eine Detektionseinrichtung vorzusehen, die zumindest mit der ersten Schaltungslogik verbunden ist und einen Hardwarefehler dieser erkennen kann. Eine Ausgestaltung dieser Erfindung ist es, wenn die erste Schaltungslogik als fest verdrahtete Schaltungslogik ausgebildet ist, wobei die Detektionseinrichtung zum Erkennen von Fehlern mit eben dieser verbunden ist .An advantageous development of the invention is to provide a detection device which is at least connected to the first circuit logic and can detect a hardware fault thereof. An embodiment of this invention is when the first circuit logic is designed as hard-wired circuit logic, the detection device being connected to the same for detecting errors.
Weiterbildend kann eine Verbindung zwischen der ersten und der zweiten Schaltungslogik vorgesehen sein, um somit gegebenenfalls der zweiten programmierten Schaltungslogik eine Verbindung zur Kommunikationsschnittstelle zu ermöglichen.In a further development, a connection can be provided between the first and the second circuit logic, in order to enable the second programmed circuit logic to be connected to the communication interface.
Eine vorteilhafte Weitergestaltung der Erfindung ist es außerdem, wenn die Schaltungsanordnung eine Programmiereinrichtung aufweist, die mit der programmierbaren Schaltungslogik verbunden ist. Diese Programmiereinrichtung kann vorteilhaft eine Schnittstelle zum Laden eines Datenstroms zur Program- mierung der Schaltungslogik aufweisen. In diesem Zusammenhang ist es zweckmäßig, wenn eine Aktivierung der Programmiereinrichtung durch die Detektion eines Hardwarefehlers vorgesehen ist . Alternativ kann die Programmierschnittstelle der Programmiereinrichtung durch die Detek- tionseinrichtung freischaltbar sein.It is also an advantageous further development of the invention if the circuit arrangement has a programming device which is connected to the programmable circuit logic. This programming device can advantageously have an interface for loading a data stream for programming the circuit logic. In this context, it is expedient if the programming device is activated by the detection of a hardware error. Alternatively, the programming interface of the programming device can be enabled by the detection device.
Eine vorteilhafte Ausgestaltung der Erfindung ist es, die De- tektionseinrichtung zur Erkennung eines Manipulationsversuchs an der Schaltungslogik vorzusehen. Desweiteren ist es zweck- mäßig, die Detektionseinrichtung mit einer Löscheinrichtung zu verbinden, die bei einem Manipulationsversuch den programmierten Teil der Schaltungslogik löscht.An advantageous embodiment of the invention is to provide the detection device for detecting a manipulation attempt on the circuit logic. Furthermore, it is expedient to connect the detection device to an erasing device which erases the programmed part of the circuit logic in the event of a manipulation attempt.
Weitere vorteilhafte Ausgestaltungen der Erfindung sind Ge- genstand der Unteransprüche.Further advantageous embodiments of the invention are the subject of the dependent claims.
Zum vollständigen Verständnis wird die Erfindung im Folgenden unter Berücksichtigung der Zeichnung im Detail erläutert. Es zeigen:For a complete understanding, the invention is explained in detail below taking the drawing into account. Show it:
Figur 1 ein erstes Ausführungsbeispiel der Erfindung,FIG. 1 shows a first exemplary embodiment of the invention,
Figur 2 ein zweites Ausführungsbeispiel der Erfindung,FIG. 2 shows a second exemplary embodiment of the invention,
Figur 3 ein drittes Ausführungsbeispiel,FIG. 3 shows a third exemplary embodiment,
Figur 4 eine Weiterbildung des zweiten AusführungsbeiSpielsFigure 4 is a further development of the second exemplary embodiment
Figur 5 eine Weiterbildung des zweiten AusführungsbeispielsFigure 5 is a development of the second embodiment
Die erfindungsgemäße Schaltungsanordnung 1 in Figur 1 weist zwei Schaltungslogiken Sl und S2 auf, die über eine Verbindung V miteinander Daten austauschen können. Die Schaltungs- anordnung S2 kann über eine Schnittstelle K mit externen Ein- richtungen gekoppelt werden. Im normalen Betrieb erfolgt eine Kommunikation externer Einrichtungen über die Schnittstelle K ausschließlich mit der Schaltungslogik S2. Die unprogrammierte Schaltungslogik Sl und die Verbindung V bleiben inaktiv.The circuit arrangement 1 according to the invention in FIG. 1 has two circuit logics S1 and S2 which can exchange data with one another via a connection V. The circuit arrangement S2 can be coupled to external devices via an interface K. In normal operation, external devices communicate via the K interface exclusively with circuit logic S2. The unprogrammed circuit logic S1 and the connection V remain inactive.
Ist jedoch die Schaltungslogik Sl programmiert, so steht die- se über die nun aktive Verbindung V mit der Schaltungslogik S2 in Verbindung. Manche Funktionen, die vormals von S2 ausgeführt wurden, werden jetzt von der Schaltungslogik Sl durchgeführt . Dazu weist die Schaltungslogik Sl über die Schaltungslogik S2 und der Schnittstelle K mit den externen Einrichtungen eine Verbindung auf. Eine Auswahl der von der Schaltungslogik Sl zu übernehmenden Funktionen ist abhängig von dem Verhalten der Schaltungslogik S2.However, if the circuit logic S1 is programmed, it is connected to the circuit logic S2 via the now active connection V. Some functions that were previously performed by S2 are now performed by the circuit logic S1. For this purpose, the circuit logic S1 has a connection to the external devices via the circuit logic S2 and the interface K. A selection of the functions to be taken over by the circuit logic S1 depends on the behavior of the circuit logic S2.
Ergibt sich beispielsweise im laufenden Betrieb, daß Algo- rithmen der Schaltungslogik S2 erweitert werden müssen, so kann dies über eine entsprechende Programmierung der Schaltungslogik Sl erfolgen. Fallen während des laufenden Betriebs Teile der Schaltungslogik S2 aus, so können diese über die Schaltungslogik Sl ersetzt werden. Die Schaltungslogik ist hierbei nicht auf einen Typ beschränkt.If, for example, during operation it is found that algorithms of the circuit logic S2 have to be expanded, this can be done by programming the circuit logic S1 accordingly. If parts of circuit logic S2 fail during operation, these can be replaced via circuit logic S1. The circuit logic is not limited to one type.
Eine vorteilhafte Weitergestaltung der Erfindung zum Erkennen eines Ausfalls der Schaltungslogik S2 ist in Figur 2 dargestellt. Gleiche Einrichtungen tragen dabei gleiche Bezugszei- chen. Auf eine erneute Erläuterung bereits bekannter Elemente wird daher verzichtet .An advantageous further development of the invention for recognizing a failure of the circuit logic S2 is shown in FIG. 2. The same devices have the same reference numbers. A re-explanation of already known elements is therefore omitted.
Für die Detektion eines Fehlers in Schaltungslogik S2 , der einen Ausfall von Teilen dieser Schaltungslogik repräsen- tiert, weist die Schaltungsanordnung 1 eine Detektionsein- richtung Dl auf. Diese ist im vorliegenden Fall sowohl mit der Schaltungslogik S2 als auch mit der Schaltungslogik Sl verbunden. Die Verbindung U2 bzw. Ul wird dazu genutzt, einen Fehler in den Schaltungslogiken zu erkennen. Dazu überwacht die Detektionseinrichtung über die Verbindung U2 einzelne Bereiche der Schaltungslogik S2 oder die vollständige Funktion von S2. Die Verbindungen Ul, U2 können als Überwachungs- Schnittstelle ausgebildet sein oder auch Mittel zur Überwachung der einzelnen Bereiche aufweisen.For the detection of an error in circuit logic S2, which represents a failure of parts of this circuit logic, the circuit arrangement 1 has a detection device D1. In the present case, this is connected both to circuit logic S2 and to circuit logic S1. The connection U2 or Ul is used to detect an error in the circuit logic. For this purpose, the detection device monitors individual areas of the circuit logic S2 or the complete function of S2 via the connection U2. The connections Ul, U2 can be used as monitoring Interface be formed or also have means for monitoring the individual areas.
Beispielsweise sendet die Detektionseinrichtung für einen Funktionstest über die Verbindung U2 an die Schaltungslogik S2 einen Datenstrom, dessen Ergebnis der Detektionseinrichtung bekannt ist. Die Schaltungslogik S2 verarbeitet diesen Datenstrom und sendet ein Ergebnis an die Detektionseinrichtung Dl zurück, die diesen mit dem bekannten Ergebnis ver- gleicht. Dies erfolgt in Figur 2 über die Verbindungsleitung U2 bzw. Ul . Es ist jedoch auch möglich, daß die Detektionseinrichtung einen Funktionstest über die Schnittstelle K durchführt .For example, the detection device for a function test sends a data stream to the circuit logic S2 via the connection U2, the result of which is known to the detection device. The circuit logic S2 processes this data stream and sends a result back to the detection device D1, which compares it with the known result. This is done in Figure 2 via the connecting line U2 or Ul. However, it is also possible for the detection device to carry out a function test via the interface K.
Die Entscheidung darüber, ob ein Fehler der SchaltungslogikDeciding whether an error in the circuit logic
S2 vorliegt, kann somit über einen Funktionstest einer Detektionseinrichtung durchgeführt werden, die nicht Bestandteil der Schaltungsanordnung 1 ist.S2 is present, it can thus be carried out via a functional test of a detection device which is not part of the circuit arrangement 1.
Neben einem Funktionstest, der immer die vollständige Schaltungslogik testet, ist es möglich, mit der Detektionseinrichtung Dl über die Verbindungsleitungen U2 bzw. Ul Teile der damit verbundenen Schaltungslogiken zu testen, um somit spezifischere Aussagen zu erhalten. Das ermöglicht bei einem Ausfall eines Teils der Schaltungslogik den betroffenen Bereich einzugrenzen.In addition to a function test that always tests the complete circuit logic, it is possible to use the detection device D1 to test parts of the circuit logic connected to it via the connecting lines U2 or U1 in order to obtain more specific statements. This enables the affected area to be narrowed down if part of the circuit logic fails.
Dazu testet die Detektionseinrichtung die einzelnen logischen Blöcke der Schaltungslogik S2. Bei einem Ausfall eines logi- sehen Blocks übernimmt die Schaltungslogik Sl über die Verbindung V die Funktion des ausgefallenen Blocks. Dadurch läßt sich die Schaltungslogik Sl deutlich kleiner und damit kostengünstiger ausbilden.For this purpose, the detection device tests the individual logic blocks of the circuit logic S2. If a logic block fails, the circuit logic S1 takes over the function of the failed block via the connection V. As a result, the circuit logic S1 can be made significantly smaller and thus more cost-effective.
Eine Weitergestaltung der Erfindung ist in Figur 4A bzw. Figur 4B gezeigt. Die Schaltungsanordnung 1 weist eine fest verdrahtete Schaltungslogik S2 und die damit verbundene Schnittstelle K sowie die programmierbare Schaltungslogik Sl und die nicht aktive Verbindung K' auf. Die Detektionseinrichtung Dl überwacht über die Verbindung U2 die Funktion der Schaltungslogik S2. Die Detektionseinrichtung Dl enthält ferner eine inaktive Verbindung Ul zur Überwachung der Schaltungslogik Sl sowie eine Verbindung Pl zu einer Programmiereinrichtung P. Die Programmiereinrichtung P ist mit der programmierbaren Schaltungslogik Sl sowie einer Programmierschnittstelle PS verbunden.A further development of the invention is shown in FIG. 4A and FIG. 4B. The circuit arrangement 1 has a hard-wired circuit logic S2 and the associated circuitry Interface K and the programmable circuit logic S1 and the non-active connection K '. The detection device D1 monitors the function of the circuit logic S2 via the connection U2. The detection device Dl also contains an inactive connection U1 for monitoring the circuit logic S1 and a connection P1 to a programming device P. The programming device P is connected to the programmable circuit logic S1 and a programming interface PS.
Über die Programmierschnittstelle PS läßt sich ein Datenstrom in die Programmiereinrichtung P laden, mit deren Hilfe die Schaltungslogik Sl konfiguriert wird. Ist ein Fehler in der Schaltungslogik S2 detektiert worden, so teilt die Detektion- seinrichtung Dl über die Verbindung Pl der Programmiereinrichtung die Art des Fehlers mit . Dadurch ist es der Programmiereinrichtung P möglich, einen entsprechenden Datenstrom zur Konfiguration der Schaltungslogik Sl anzufordern.A data stream can be loaded into the programming device P via the programming interface PS, with the aid of which the circuit logic S1 is configured. If an error has been detected in the circuit logic S2, the detection device D1 communicates the type of the error to the programming device via the connection P1. This enables the programming device P to request a corresponding data stream for the configuration of the circuit logic S1.
Alternativ kann die Programmiereinrichtung derart ausgebildet sein, daß mit Hilfe der von der Detektionseinrichtung gelieferten Information aus einem Datenstrom die zur Programmierung notwendigen Bestandteile entnimmt. Beispielsweise kann die Detektionseinrichtung den Beginn und das Ende der Sequenz eines Datenstroms mitteilen, wobei die Programmiereinrichtung nur diese Sequenz zur Programmierung verwendet .Alternatively, the programming device can be designed in such a way that, with the aid of the information supplied by the detection device, the components necessary for programming are taken from a data stream. For example, the detection device can communicate the beginning and end of the sequence of a data stream, the programming device using only this sequence for programming.
Nach einer erfolgten Reprogrammierung ist, wie in Figur 4B gezeigt, die Verbindung K' zwischen der Schaltungslogik Sl und S2 aktiv, und die Schaltungslogik Sl ersetzt die ausgefallenen Funktionen der Schaltungslogik S2. Die Detektionseinrichtung Dl überwacht nun weiterhin die noch aktiven Bereiche der Schaltungslogik S2 sowie die programmierten Teile der Schaltungslogik Sl.After reprogramming has taken place, as shown in FIG. 4B, the connection K 'between the circuit logic S1 and S2 is active, and the circuit logic S1 replaces the failed functions of the circuit logic S2. The detection device Dl now continues to monitor the still active areas of the circuit logic S2 and the programmed parts of the circuit logic S1.
Die in Figur 4 beschriebene Programmierschnittstelle PS ist als zweite spezielle Schnittstelle ausgebildet, über die ein Konfigurationsdatenstrom in die Programmiereinrichtung P geladen wird. Es ist jedoch möglich, eine Verbindung zwischen der Programmiereinrichtung P und der Schnittstelle K vorzusehen, so daß ein Konfigurationsdatenstrom über die Schnittstelle K in die Programmiereinrichtung P geladen wird. Ist die Schaltungslogik Bestandteil einer Chipkarte, läßt sich in einfacher Weise eine Reprogrammierung von einem normalen Chipkartenleser erreichen, ohne dafür spezielle Schnittstellen vorzusehen.The programming interface PS described in FIG. 4 is designed as a second special interface via which a Configuration data stream is loaded into the programming device P. However, it is possible to provide a connection between the programming device P and the interface K, so that a configuration data stream is loaded into the programming device P via the interface K. If the circuit logic is part of a chip card, it is easy to reprogram a normal chip card reader without having to provide special interfaces.
Ein Manipulationsschutz läßt sich mit den in Figur 5 gezeigten Maßnahmen einer Weiterbildung der Erfindung erreichen. Dabei ist ein Schalter P2 vorgesehen, der mit der Detektionseinrichtung Dl verbunden ist und die Programmierschnittstel- le PS von der Programmiereinrichtung P trennt. Die Programmiereinrichtung P ist inaktiv und wird erst bei Detektion eines Fehlers durch die Detektionseinrichtung Dl aktiviert .Protection against manipulation can be achieved with the measures of a further development of the invention shown in FIG. A switch P2 is provided, which is connected to the detection device D1 and separates the programming interface PS from the programming device P. The programming device P is inactive and is only activated when a fault is detected by the detection device D1.
In dieser Ausführungsform sind die Schaltungslogiken Sl und S2 als programmierbare Schaltungslogiken ausgeführt. Beide können von der Detektionseinrichtung Dl überwacht und von Programmiereinrichtung P konfiguriert werden. Durch die Schaltmittel Kl bzw. K2 ist es der Programmiereinrichtung Dl möglich, die jeweiligen Schaltungslogiken mit der Kommunika- tionsschnittstelle KS zu verbinden. Im Fall eines Fehlers in der aktiven Schaltungslogik aktiviert die Detektionseinrichtung Dl über die Schalter die jeweils andere Schaltungslogik und sendet gleichzeitig an die Programmiereinrichtung P und den Schalter P2 das Signal zur Reprogrammierung der fehler- haften Schaltungslogik. Dadurch läßt sich ein kontinuierlicher Betrieb auch während der Phase einer Rekonfiguration erreichen. Mit dieser Anordnung ist ebenso eine Verbesserung des auf der Schaltungslogik vorhandenen Algorithmus möglich, ohne den Betrieb unterbrechen zu müssen. Dazu reprogrammiert die Programmiervorrichtung eine Schaltungslogik mit dem neuen Algorithmus und aktiviert diese nach der Reprogrammierung wieder. In diesem Zusammenhang ist es zweckmäßig, wenn ein externes Signal an die Detektionseinrichtung gesendet werden kann, so daß der Detektionseinrichtung dadurch ein Fehler in der über- wachten Schaltungslogik angezeigt wird. Dies kann dadurch geschehen, daß die Detektionseinrichtung die von der Schaltungslogik gesendeten Daten überwacht und eine bestimmte Datenfolge der Schaltungslogik als Fehler wertet.In this embodiment, the circuit logic S1 and S2 are designed as programmable circuit logic. Both can be monitored by the detection device D1 and configured by the programming device P. The switching means K1 or K2 make it possible for the programming device D1 to connect the respective circuit logic to the communication interface KS. In the event of a fault in the active circuit logic, the detection device D1 activates the respective other circuit logic via the switches and simultaneously sends the signal for reprogramming the faulty circuit logic to the programming device P and the switch P2. This means that continuous operation can also be achieved during the reconfiguration phase. With this arrangement it is also possible to improve the algorithm present on the circuit logic without having to interrupt the operation. For this purpose, the programming device reprograms a circuit logic with the new algorithm and activates it again after the reprogramming. In this context, it is expedient if an external signal can be sent to the detection device, so that the detection device is thereby shown an error in the monitored circuit logic. This can be done by the detection device monitoring the data sent by the circuit logic and evaluating a specific data sequence of the circuit logic as an error.
Eine andere Weiterbildung der Erfindung ist die Verwendung einer Detektionseinrichtung zur Erkennung eines Manipulationsversuchs. Figur 3 zeigt eine entsprechende Anordnung, bei der eine programmierbare Schaltungslogik Sl mit einer Kommunikationsschnittstelle KS verbunden ist . Eine Detektionsein- richtung Ml testet den Kommunikationsdatenstrom über eine Verbindung UM auf Manipulationsversuche. Ein solcher Test kann beispielsweise darin bestehen, daß die an die Schaltungslogik Sl gesandten oder von ihr kommenden Daten ausgewertet werden. Liegen die Daten außerhalb einer vorbestimmten Wertemenge, so liegt ein Manipulationsversuch vor. Die Detektionseinrichtung Ml sendet daraufhin ein Signal an eine Löscheinrichtung L, die die Schaltungslogik Sl über die Verbindung Ll löscht .Another development of the invention is the use of a detection device for detecting a manipulation attempt. FIG. 3 shows a corresponding arrangement in which a programmable circuit logic S1 is connected to a communication interface KS. A detection device M1 tests the communication data stream for manipulation attempts via a connection UM. Such a test can consist, for example, of evaluating the data sent to or coming from the circuit logic S1. If the data is outside a predetermined set of values, there has been a manipulation attempt. The detection device M1 then sends a signal to an erase device L, which erases the circuit logic S1 via the connection Ll.
Die beschriebenen Ausgestaltungen der Erfindung lassen sich beliebig kombinieren, ohne daß dies dem Kerngedanken der Erfindung einer frei programmierbaren, jedoch unprogrammierten Schaltungslogik zuwider läuft. Eine entsprechende Schaltungsanordnung, die neben fest verdrahteten Schaltungslogiken min- destens eine frei programmierbare Schaltungslogik aufweist, ist des weiteren auch nicht auf den bloßen Ersatz eines ausgefallenen Bereichs der fest verdrahteten Schaltungslogik beschränkt . Die erfindungsgemäße Anordnung läßt sich ebenso für eine funktionale Erweiterung der fest verdrahteten Schal- tungslogik in einer Schaltungsanordnung verwenden. Insbesondere sind hier Schaltungsanordnungen auf einer Chipkarte zu nennen. Bezugszeichenliste :The described embodiments of the invention can be combined as desired, without this running counter to the core idea of the invention of a freely programmable, but unprogrammed circuit logic. A corresponding circuit arrangement, which in addition to hard-wired circuit logic has at least one freely programmable circuit logic, is furthermore not limited to the mere replacement of a failed area of the hard-wired circuit logic. The arrangement according to the invention can also be used for a functional expansion of the hard-wired circuit logic in a circuit arrangement. In particular, circuit arrangements on a chip card should be mentioned here. Reference symbol list:
(1) : Schaltungsanordnung(1): circuit arrangement
(Sl, S2) : Schaltunglogik(Sl, S2): circuit logic
(Dl, Ml) : Detektionseinrichtung(Dl, Ml): detection device
(P) : Programmiereinrichtung(P): programming device
(Pl) : Verbindung(Pl): connection
(P2) : Schaltmittel(P2): switching means
(PS) : Programmierschnittstelle(PS): programming interface
(KS) : Kommunikationsschnittstelle(KS): communication interface
(K) : Kommunikationsverbindung(K): communication link
(K1,K2) : Schaltmittel(K1, K2): switching means
(Ul , U2 ) : Überwachungsverbindung (Ul, U2): monitoring connection

Claims

Patentansprüche claims
1. Schaltungsanordnung mit einer ersten Schaltungslogik (S2) , einer Kommunikationsschnittstelle (KS) und einer frei programmierbaren, unbenutzten Schaltungslogik (Sl) , die mit der ersten Schaltungslogik (S2) oder der Kommunikations- schnittsteile (KS) verbunden ist und die nach einer Programmierung Funktionen der ersten Schaltungslogik (S2) ganz oder teilweise übernimmt.1. Circuit arrangement with a first circuit logic (S2), a communication interface (KS) and a freely programmable, unused circuit logic (Sl), which is connected to the first circuit logic (S2) or the communication interface parts (KS) and which after programming Functions of the first circuit logic (S2) takes over in whole or in part.
2. Schaltungsanordnung nach Anspruch 1, g e k e n n z e i c h n e t d u r c h eine Detektionseinrichtung (Dl) zum Erkennen von Hardwarefehlern, die zumindest mit der ersten Schaltungslogik (S2) verbunden ist.2. Circuit arrangement according to claim 1, g e k e n n z e i c h n e t d u r c h a detection device (Dl) for detecting hardware errors, which is at least connected to the first circuit logic (S2).
3. Schaltungsanordnung nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , d a ß die erste Schaltungslogik (S2) als eine fest verdrahtete Schaltungslogik ausgebildet ist, die mit der Detektionseinrichtung (Dl) verbunden ist, wobei die Detektionseinrichtung (Dl) zum Erkennen von Fehlern der fest verdrahtete Schaltungslogik ausgebildet ist.3. Circuit arrangement according to claim 2, characterized in that the first circuit logic (S2) is designed as a hard-wired circuit logic which is connected to the detection device (Dl), the detection device (Dl) being designed to detect errors in the hard-wired circuit logic is.
4. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , d a ß die Detektionseinrichtung (Ml) zur Detektion von Manipulationsversuchen an der Schaltungslogik ausgebildet ist.4. Circuit arrangement according to claim 1, d a d u r c h g e k e n n z e i c h n e t, that the detection device (Ml) is designed to detect attempts at manipulation of the circuit logic.
5. Anordnung nach Anspruch 1, g e k e n n z e i c h n e t d u r c h eine Programmiereinrichtung (P) , die mit der Detektionseinrichtung (Dl) und der programmierbaren Schaltungslogik (Sl) verbunden ist.5. Arrangement according to claim 1, a programming device (P) which is connected to the detection device (Dl) and the programmable circuit logic (Sl).
6. Anordnung nach Anspruch 4 , d a d u r c h g e k e n n z e i c h n e t , d a ß die Detektionseinrichtung (Ml) mit einer Löscheinrichtung (L) verbunden ist, die bei einem Manipulationsversuch an zumindest einer Schaltungslogik die programmierbare Schaltungslogik (Sl) löscht.6. Arrangement according to claim 4, characterized in that ß the detection device (M1) is connected to a deletion device (L) which deletes the programmable circuit logic (S1) in the event of a manipulation attempt on at least one circuit logic.
7. Anordnung nach Anspruch 1 oder 2 , d a d u r c h g e k e n n z e i c h n e t , d a ß die Programmiereinrichtung (P) eine Programmierschnittstelle (PS) aufweist, über die ein Datenstrom zur Re- Programmierung der programmierbaren Schaltungslogik (Sl) ladbar ist .7. Arrangement according to claim 1 or 2, d a d u r c h g e k e n n z e i c h n e t, d a ß the programming device (P) has a programming interface (PS) through which a data stream for re-programming the programmable circuit logic (Sl) can be loaded.
8. Anordnung nach Anspruch 1 oder 2 , d a d u r c h g e k e n n z e i c h n e t , d a ß ein Mittel (Pl) zu einer Aktivierung der Programmiereinrichtung (P) durch die Detektionseinrichtung (Dl) bei Detektion eines Hardwarefehlers vorgesehen ist.8. Arrangement according to claim 1 or 2, d a d u r c h g e k e n e z e i c h n e t, d a ß a means (Pl) for activating the programming device (P) by the detection device (Dl) is provided upon detection of a hardware error.
9. Anordnung nach Anspruch 1 oder 2 , d a d u r c h g e k e n n z e i c h n e t , d a ß ein Mittel (P2) zur Freischaltung der Programmierschnittstelle (PS) der Programmiereinrichtung (P) durch die Detektionseinrichtung (Dl) vorgesehen ist.9. Arrangement according to claim 1 or 2, d a d u r c h g e k e n e z e i c h n e t, d a ß means (P2) for enabling the programming interface (PS) of the programming device (P) by the detection device (Dl) is provided.
10. Anordnung nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , d a ß die Kommunikationsschnittstelle (KS) durch die Detektionseinrichtung (Dl) nach der Detektion eines Hardwarefehlers oder eines Manipulationsversuches abschaltbar ist . 10. Arrangement according to claim 1 or 2, d a d u r c h g e k e n n z e i c h n e t, that the communication interface (KS) can be switched off by the detection device (Dl) after the detection of a hardware error or a manipulation attempt.
PCT/DE2004/000425 2003-03-04 2004-03-04 Circuit arrangement for detecting a fault in a circuit logic WO2004079381A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2003109313 DE10309313B4 (en) 2003-03-04 2003-03-04 Circuit arrangement for detecting an error in a circuit logic
DE10309313.3 2003-03-04

Publications (1)

Publication Number Publication Date
WO2004079381A1 true WO2004079381A1 (en) 2004-09-16

Family

ID=32891839

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2004/000425 WO2004079381A1 (en) 2003-03-04 2004-03-04 Circuit arrangement for detecting a fault in a circuit logic

Country Status (2)

Country Link
DE (1) DE10309313B4 (en)
WO (1) WO2004079381A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8136156B2 (en) 2006-09-28 2012-03-13 Infineon Technologies Ag Module with a controller for a chip card

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3738644A1 (en) * 1987-11-13 1989-05-24 Siemens Ag Digital circuit arrangement
EP1020797A2 (en) * 1999-01-11 2000-07-19 Koken Co., Ltd. Fault tolerant computer system
FR2824648A1 (en) * 2001-05-14 2002-11-15 Gemplus Card Int Protection of chip cards against external attack such as those made using simple or differential power analysis by use of a programmable logic unit that can be given one of a number of different configurations after production

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777887A (en) * 1995-05-12 1998-07-07 Crosspoint Solutions, Inc. FPGA redundancy
US6209118B1 (en) * 1998-01-21 2001-03-27 Micron Technology, Inc. Method for modifying an integrated circuit
DE10101268A1 (en) * 2001-01-12 2002-07-25 Infineon Technologies Ag Integrated semiconductor circuit for executing a built-in function redundant to a function block and a built-in function for a semiconductor circuit has function and redundancy blocks switched on for a failed function block.
DE10149930A1 (en) * 2001-01-19 2002-08-08 Continental Teves Ag & Co Ohg Procedure for separating redundant systems during the design of customized circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3738644A1 (en) * 1987-11-13 1989-05-24 Siemens Ag Digital circuit arrangement
EP1020797A2 (en) * 1999-01-11 2000-07-19 Koken Co., Ltd. Fault tolerant computer system
FR2824648A1 (en) * 2001-05-14 2002-11-15 Gemplus Card Int Protection of chip cards against external attack such as those made using simple or differential power analysis by use of a programmable logic unit that can be given one of a number of different configurations after production

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8136156B2 (en) 2006-09-28 2012-03-13 Infineon Technologies Ag Module with a controller for a chip card

Also Published As

Publication number Publication date
DE10309313B4 (en) 2006-03-09
DE10309313A1 (en) 2004-09-23

Similar Documents

Publication Publication Date Title
DE19819265C1 (en) Method of parameterising an integrated circuit with supply voltage, reference potential and output connectors; parameterising signal is formed by code with edge change after each bit
DE4012109C2 (en) Device for monitoring the function of an electrical / electronic switching device, its connected consumer, a control and its connecting line
DE2359776C2 (en) Memory module
EP1116042B1 (en) Circuit configuration with a scan path that can be deactivated
DE2225841C3 (en) Method and arrangement for systematic error checking of a monolithic semiconductor memory
EP0766092A1 (en) Testable circuit with multiple identical circuit blocks
EP1055238B1 (en) Circuit and method for testing a digital semi-conductor circuit
EP3378006B1 (en) Method for loading of a secure memory image of a microcontroler and arrangement with a microcontroller
DE10257337A1 (en) System and method for storing parity information in backups
EP1226500B1 (en) Integrated circuit with doubled synchronous and asynchronous components
WO2004079381A1 (en) Circuit arrangement for detecting a fault in a circuit logic
DE102004043063B4 (en) Method for operating a semiconductor device with a test module
EP1224547B1 (en) Integrated electronic component with a duplicate core logic and hardware fault injector for test purposes
EP1178321B1 (en) Method of operating a component having a logic and a memory portion
DE10318771B4 (en) Integrated memory circuit with a redundancy circuit and a method for replacing a memory area
DE4413257A1 (en) Integrated circuit arrangement with an EEPROM, semiconductor wafer with such integrated circuits and method for using such a semiconductor wafer
DE10303654A1 (en) Integrated semiconductor circuit with built-in self-test function and associated system
DE102017115056B3 (en) Method for checking safety-relevant register or memory cells for stuck at fault during operation
DE102017115057B4 (en) Method for checking security-relevant register or memory cells for stuck-at errors during operation by comparing two write processes with different inversion states
EP2002446B1 (en) Method for operating a memory unit comprising the marking of memory blocks that are identified as defective
WO1998038577A1 (en) Redundant electronic device with certified and non-certified channels
EP1019824B1 (en) Method for generating an error identification signal in the data inventory of a memory, and device designed for that purpose
DE10211571B4 (en) Device and method for monitoring a state of an electronic component, in particular a fuse
WO2005048270A1 (en) Integrated circuit, test system and method for reading out error data from said integrated circuit
DE4200667C2 (en) Circuit arrangement for error monitoring of a buffer memory

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase