WO2004066497A1 - Comparator circuit, power supply circuit, integrated circuit, dc-dc converter, and flat display - Google Patents

Comparator circuit, power supply circuit, integrated circuit, dc-dc converter, and flat display Download PDF

Info

Publication number
WO2004066497A1
WO2004066497A1 PCT/JP2003/016866 JP0316866W WO2004066497A1 WO 2004066497 A1 WO2004066497 A1 WO 2004066497A1 JP 0316866 W JP0316866 W JP 0316866W WO 2004066497 A1 WO2004066497 A1 WO 2004066497A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
power supply
capacitor
comparison
switch circuit
Prior art date
Application number
PCT/JP2003/016866
Other languages
French (fr)
Japanese (ja)
Inventor
Hideto Mori
Yoshiharu Nakajima
Noboru Toyozawa
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003015507A external-priority patent/JP2004229434A/en
Priority claimed from JP2003015505A external-priority patent/JP2004229027A/en
Application filed by Sony Corporation filed Critical Sony Corporation
Publication of WO2004066497A1 publication Critical patent/WO2004066497A1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Definitions

  • the present invention relates to a comparison circuit, a power supply circuit, an integrated circuit, and a flat display device.
  • the present invention is applied to a flat display device in which a display unit and a drive circuit are integrally formed on an insulating substrate. By supplying the power, power consumption is reduced as compared with the conventional case.
  • the present invention also relates to a DC-DC converter, an integrated circuit and a flat display device, and more particularly to a charge pump type DC-DC converter, an integrated circuit using the DC-DC converter, etc., for charging a capacitor. Or, by switching on / off the switching circuit that discharges and the switching circuit that outputs the terminal voltage of the biased capacitor at different timings, the use of a charge-pump type DC-DC converter is higher than in the past. Thus, conversion efficiency can be improved and ripples can be reduced.
  • a driving circuit for the liquid crystal display panel is provided on a glass substrate, which is an insulating substrate constituting the liquid crystal display panel. It is designed to be provided as an integral component.
  • a power supply circuit is formed using a charge pump type DC-DC converter as disclosed in Japanese Patent Application Laid-Open No. 2002-191168, for example.
  • a charge pump type DC-DC converter as disclosed in Japanese Patent Application Laid-Open No. 2002-191168, for example.
  • Fig. 1 is a connection diagram showing the basic configuration of this type of DC-DC converter.
  • the DC-DC converter 1 transmits a bombing pulse PP whose signal level switches at a predetermined cycle through an inverter circuit 2 to a buffer circuit.
  • the output of the buffer circuit 3 changes the potential at one end of the main capacitor 4.
  • the charge switch circuit 5 including a MOS (Metal Oxide Semiconductor) transistor or the like is controlled to be turned on / off by the pumping pulse PP, and the potential at the other end of the main capacitor 4 is set by the power supply voltage VDD.
  • MOS Metal Oxide Semiconductor
  • the DC-DC converter 1 sets one end of the main capacitor 4 to the potential of the voltage 0 D, and biases this potential by driving the buffer circuit 3, thereby increasing the power supply voltage VDD by the main capacitor 4.
  • the art switch circuit 6 constituted by a MOS transistor or the like is switched to the ON state, and the voltage V 0 boosted by the main capacitor 4 is changed. The output has been made. Further, the output voltage V 0 obtained through the art switch circuit 6 is determined, and the supply of the pumping pulse PP is controlled to maintain the output voltage V 0 at a predetermined voltage.
  • the power supply circuit compares the output voltage of the DC-DC converter by comparing the predetermined reference voltage with the output voltage of the DC-DC converter using a comparison circuit and controlling the operation of the DC-DC converter based on the comparison result. It is designed to maintain the specified voltage.
  • switch circuits 7B to 7D are provided on the input line and the output line of the comparison circuit main body 7A constituting the comparison circuit 7, and the switch circuits 7B to 7D are controlled by control signals.
  • the switch circuits 7B to 7D are controlled by control signals.
  • the potential VB which is the target, is compared with the comparison circuit 7, and the comparison result can be latched and held by the subsequent latch 8.
  • the power supply voltage can be controlled by controlling the DC-DC converter 1 based on the latch result of the latch 8 and operating the comparison circuit 7 intermittently.
  • the charge switch circuit 5 and the gate switch circuit 6 are complementarily turned on and off by a common pumping pulse PP, so that these switch circuits 5, 6 During the transition period of the transistor constituting the transistor, both are temporarily held in the ON state, thereby causing a transient short-circuit state.
  • the present invention has been made in consideration of the above points.
  • a comparison circuit capable of reducing power consumption as compared with the related art, a power supply circuit using the comparison circuit, an integrated circuit, and a flat display device It is intended to propose.
  • the present invention is applied to a comparison circuit, and has a switch circuit for switching the operation by a control signal and stopping the supply of power to the comparison circuit body.
  • the switch is applied to the comparison circuit and switches the operation by the control signal to stop the supply of power to the comparison circuit main body, so that the switch is provided only when the comparison result is required. Power can be supplied through a circuit to reduce power consumption.
  • a DC-DC converter main body that generates a predetermined operation power supply from an input power supply by applying to a power supply circuit, and a comparison result between the operation power supply and a predetermined reference voltage at regular time intervals.
  • a comparison circuit that outputs the signal and a control circuit that holds the operation power supply at a voltage determined by the reference voltage by stopping or operating the DC-DC converter for a time interval based on the comparison result of the comparison circuit.
  • a switch circuit for supplying power to the main body.
  • the present invention is applied to an integrated circuit that switches the operation of each part based on the comparison result by the comparison circuit, and the comparison circuit outputs the comparison result between the comparison target and the reference voltage at a fixed time interval. During this period, a switch circuit for supplying power to the comparison circuit body is provided.
  • a power supply circuit when applied to a flat display device, operates by a predetermined drive pulse to generate an operation power supply from an input power supply.
  • a C-converter a comparison circuit that outputs a comparison result between the operating power supply and a predetermined reference voltage at fixed time intervals, and a DC-DC converter during the time interval based on the comparison result of the comparison circuit
  • a control circuit for holding the operation power supply at a voltage determined by the reference voltage by stopping the supply of the drive pulse.
  • the voltage of the operating power supply is monitored at regular time intervals and the operation of the DC-DC converter is stopped and controlled, so that the voltage of the constantly operating power supply is monitored.
  • the present invention is applied to a DC-DC converter, and after setting the second switch circuit to the off state by setting the first to third control clocks, the bias of the capacitor by the drive circuit is stopped. Then, the first switch circuit is turned on, the first switch circuit is turned off, then the capacitor bias is started by the drive circuit, and then the second switch circuit is turned on.
  • the first switch circuit for charging a capacitor and the second switch circuit for outputting a terminal voltage of a biased capacitor are applied to a DC-DC converter by shifting the timing.
  • By performing on / off control it is possible to effectively avoid a transient short-circuit state of the first and second switch circuits.
  • conversion efficiency can be improved and ripples can be reduced as compared with the conventional case.
  • the DC-DC converter is applied to an integrated circuit that generates a power supply for internal operation from an input power supplied from the outside by a built-in DC-DC converter, and the first to third control units are controlled.
  • the second switch circuit is set to the off state by the clock setting, the bias of the capacitor by the drive circuit is stopped, then the first switch circuit is turned on, and the first switch circuit is turned off.
  • the bias of the capacitor is started by the drive circuit, and then the second switch circuit is set to the ON state.
  • the present invention is applied to an integrated circuit that generates power for internal operation from input power supplied from the outside by a built-in DC-DC converter.
  • the conversion efficiency of the DC converter can be improved to reduce the power consumption, and the ripple can be reduced to improve the performance.
  • a display unit having pixels arranged in a matrix and a drive circuit for driving the pixels of the display unit are applied to a flat display device integrally formed on a substrate, and the drive circuit Generates the power for internal operation from the input power supplied from outside by the built-in DC-DC converter, and sets the second switch circuit by the setting of the DC-DC converter power first to third control clocks. After setting to the OFF state, the bias of the capacitor by the drive circuit is stopped, and then the first switch is After the switch circuit is turned on and the first switch circuit is turned off, the bias of the capacitor is started by the drive circuit, and then the second switch circuit is set on.
  • the present invention is applied to a flat display device in which a display unit having pixels arranged in a matrix and a drive circuit for driving the pixels of the display unit are integrally formed on a substrate.
  • the conversion efficiency of the DC-DC converter can be improved, the power consumption can be reduced, and the ripple can be reduced, and the performance can be improved.
  • FIG. 1 is a connection diagram showing a conventional DC-DC converter.
  • FIG. 2 is a time chart for explaining the DC-DC converter of FIG.
  • FIG. 3 is a connection diagram showing a comparison circuit provided with a switch circuit on an input / output line.
  • FIG. 4 is a block diagram showing a portable terminal device according to the first embodiment of the present invention.
  • 5 is a connection diagram showing a DC-DC converter in the portable terminal device of FIG.
  • FIG. 6 is a connection diagram showing a comparison circuit in the DC-DC converter of FIG.
  • FIG. 7 is a time chart for explaining the operation of the comparison circuit in FIG. 6;
  • FIG. 8 is a time chart for explaining the operation of the DC-DC converter in FIG.
  • FIG. 9 is a connection diagram showing a converter section in the DC-DC converter of FIG.
  • FIG. 10 is a time chart for explaining the operation of the converter section of FIG.
  • FIG. 11 is a block diagram showing various operation reference signals for the DC-DC converter shown in Fig. 5.
  • FIG. 2 is a block diagram illustrating a configuration of an imaging generator.
  • FIG. 12 is a time chart for explaining the operation of the timing generator of FIG.
  • FIG. 13 is a connection diagram showing a converter section in a DC-DC converter of a portable terminal device according to a second embodiment of the present invention.
  • FIG. 4 is a block diagram showing an image display unit of the mobile terminal device according to the embodiment of the present invention.
  • the mobile terminal device is, for example, a mobile phone, a PDA, or the like, and displays a desired image on the image display unit 11. Therefore, in the image display unit 11, the image data D1 is stored in the image memory built in the image processing circuit 12, and the image data D1 is sequentially output to the liquid crystal display device 13.
  • a master clock MCK In synchronization with the output of the image data D1, a master clock MCK :, a vertical synchronization signal V SYNC, and a horizontal synchronization signal H SYNC are output.
  • the portable terminal device inputs the image data Dl, the master clock MCK, the vertical synchronization signal VSYNC, and the horizontal synchronization signal HSYNC to a built-in liquid crystal display device 13 and displays an image on the liquid crystal display device 13.
  • the liquid crystal display device 13 is a flat display formed by integrally forming a display section 14 having pixels arranged in a matrix and a drive circuit 15 for driving the pixels of the display section 14 on a glass substrate. It is a display device.
  • the pixels of the display section 14 are composed of a liquid crystal cell, a polysilicon TFT for switching the liquid crystal cell, and an auxiliary capacitor.
  • the drive circuit 15 inputs the master clock MCK :, the vertical synchronization signal VSYNC, and the horizontal synchronization signal HSYNC to the timing generator (TG) 17 via the interface (IF) 16 and performs various operations here. Generate a reference timing signal.
  • the DC-DC converter (DDC) 21 operates according to a predetermined timing signal generated by the timing generator 17 to generate the liquid crystal display device 1.
  • the vertical drive circuit 18 is operated by a predetermined timing signal generated by the timing generator 17, and outputs a selection signal for selecting a line of the display unit 14.
  • the reference voltage generation circuit 19 generates a reference voltage necessary for the processing of the horizontal drive circuit 20, and the horizontal drive circuit 20 generates a reference voltage based on gradation data based on the image data D1.
  • FIG. 5 is a connection diagram showing a configuration related to one power supply VDD 2 of the DC-DC converter 21.
  • the converter section 31 is a charge pump type DC-DC converter, which operates on the basis of the bombing pulse PP to output a predetermined power supply VDD2.
  • the comparison circuit 32 is connected to the power supply V output from the converter 31.
  • the comparison result between the potential VA of DD2 and the predetermined reference potential VB is output to the latch 33, and the latch 33 latches the comparison result and outputs the result to the AND circuit 34.
  • the DC-DC converter 21 is controlled by the feedback control based on the comparison result of the comparison circuit 32.
  • the output voltage VDD 2 is maintained at a predetermined voltage.
  • the comparison circuit 32 is configured so that the input lines and the output lines of the comparison circuit body 47 can be cut off by the switch circuits 41, 42, and 43 operated by the control signal SCC.
  • the supply of the power supplies VDD and VSS to the comparison circuit main body 47 is stopped by the switch circuits 44 and 45 operated by the power supply control signal SC.
  • the comparison circuit 32 is set so that the signal levels of the power supply control signal SC and the control signal SCC are switched in conjunction with each other, whereby the switch circuits 4 :! to 43 are switched to the OFF state, and the potentials VA and VB are reduced. During a period in which no comparison is made, the switch circuits 44 and 45 are switched off so that no power is supplied, thereby further reducing power consumption.
  • FIG. 7 is a time chart showing the power supply control signal SC and the control signal SCC.
  • the switch circuits 44 and 45 are switched to the ON state.
  • the switch circuits 44 and 45 are switched to the OFF state, so that the potentials VA and VB can be reliably compared and the comparison result can be output.
  • the comparison result by the comparison circuit 32 is latched by the latch 33 and input to the AND circuit 34.
  • the AND circuit 34 gates the pumping pulse PP, and the converter section 3
  • the first output voltage VDD 2 is maintained at a predetermined voltage.
  • the converter section 31 operates by the pumping pulse PP to gradually increase the output voltage VDD 2 (see FIG. 8 (A) and FIG. ⁇ (B)).
  • the power supply control signal s C and the control signal SCC rise at regular time intervals, and the comparison result is obtained by the comparison circuit 32 (FIGS. 8 (C) and (D)).
  • the comparison result is latched by the latch 33, whereby the control signal SD of the comparator 31 that gates the AND circuit 34 rises (FIG. 8 (E)). This gives DC—D
  • the operation is stopped and the output voltage VDD2 gradually decreases.
  • the control signal SD falls due to the rise of the power supply control signal SC and the control signal SCC after a fixed time interval, which starts the converter section 31 and prevents the output voltage VDD 2 from lowering. Is done.
  • the power consumption can be reduced compared to the case where the voltage of the operating power supply is monitored by operating the comparison circuit constantly.
  • FIG. 9 is a connection diagram showing the configuration of converter section 31 in comparison with FIG. In the configuration shown in FIG. 1, the same components as those in FIG. 1 are denoted by the corresponding reference numerals, and redundant description will be omitted.
  • the converter unit 31 controls the charge switch circuit 5 and the out-switch circuit 6 using transistors by using control clocks CCK and OCK different from the bonding pulse PP as an operation reference.
  • the control clock OCK used for controlling the fault switch circuit 6 rises before the pumping pulse PP, and falls after being delayed with respect to the pumping pulse PP.
  • the control clock CCK used for controlling the charge switch circuit 5 is set so as to rise with a delay with respect to the pumping pulse PP and to fall before the pumping pulse PP (see FIG. 10 ( A) and (B)) 0
  • the bombing pulse PP rises to lower the potential at both ends of the main capacitor 4, and then, at the time t3, the charge switch The circuit 5 is set to the ON state, the end of the main capacitor 4 on the charge switch circuit 5 side is charged by the power supply VDD, and a potential difference between the power supply VSS and VDD is formed at both ends of the main capacitor 4. I have. .
  • a potential difference is formed in this way, and at time t4, the charge switch circuit 5 is set to the off state, and then, at time t5, the bombing pulse PP falls to supply the potential difference of the main capacitor 4 to the power supply.
  • the high-potential side terminal voltage of the main capacitor 4 which is thus biased is output, thereby the power supply voltage
  • the power supply voltage VDD2 which is obtained by boosting VDD, is output.
  • the converter section 31 sets the out-switch circuit 6 to the off state by switching the signal levels of the control clocks OCK: and CCK ahead and behind the bombing pulse PP, Charge switch circuit 5 After setting the charge switch circuit 5 to the off state and then setting the out switch circuit 6 to the on state, the transient state of the two switch circuits 5 and 6 can be reduced. A short circuit state can be prevented, the conversion port can be reduced, the conversion efficiency can be increased, and the occurrence of ripple can be prevented.
  • a predetermined reference signal S 1 is delayed by a delay circuit (D) 51 in a timing generator 17.
  • a delay reference signal S 2 is generated, and the reference signal S 1 and the delay reference signal S 2 are processed by the OR circuit 52 and the AND circuit 53.
  • the master clock MCK is sequentially delayed by the delay circuits (D) 55 and 56, and the output of the delay circuit 55 is subjected to the bombing pulse PP.
  • the outputs of the delay circuit 56 and the master clock MCK are processed by an OR circuit 57 and an AND circuit 58, so that clocks OCK: and CCK are generated.
  • the switch circuit 5 is turned on by a clock CCK, which is a first control clock, and includes a first switch circuit that sets one end of the capacitor 4 to a predetermined potential by charging or discharging.
  • the buffer circuit 3 changes the voltage at the other end of the capacitor 4 according to the pumping pulse PP which is the second control capacitor, and sets the capacitor set to a predetermined potential by the first switch circuit.
  • a drive circuit for biasing the potential of the other end of 4 is formed.
  • the switch circuit 6 is turned on by a clock OCK as a third control clock, and constitutes a second switch circuit that outputs the potential of the other end of the capacitor 4 biased by the drive circuit. Has been done.
  • the image data D1 relating to the image acquired by accessing the homepage and the image data D1 acquired through the imaging means are processed by the image processing circuit.
  • the image data D 1 held in an image memory built in the image memory 12 is input to the liquid crystal display device 13 together with a synchronization signal and the like. Further, the image data D 1 is converted into a drive signal corresponding to the gradation of each pixel by the horizontal drive circuit 20 and output to the display unit 14, and the drive is selected by the vertical drive circuit 18 by selecting a line.
  • the signal is supplied to the pixels of the corresponding line, whereby an image based on the image data D1 is displayed on the display unit 14.
  • an operation power supply V DD 2 and the like necessary for the operation of the drive circuit are generated from the input power supply VDD by the DC-DC converter 21 which is a power supply circuit.
  • the converter section 31 operates by the bombing pulse PP to generate the operation power supply VDD 2 from the input power supply VDD, and to operate the power supply at fixed time intervals.
  • the voltage VA of the power supply VDD 2 and a predetermined reference voltage VB are compared by the comparison circuit 32 and are held in the latch 33.
  • the DC—DC converter 21 gates the pumping pulse PP according to the latch result to generate the pumping pulse PP to the converter unit 31.
  • the supply is controlled to be stopped, thereby preventing the voltage of the operating power supply VDD 2 from rising.
  • the converter section 31 is supplied by the gate of the pumping pulse PP based on the latch result, and the converter section 31 is operated. As a result, the voltage drop of the operating power supply VDD 2 is prevented.
  • the power consumption can be reduced as compared with the case where the voltage of the operating power supply is constantly monitored by the comparison circuit.
  • the comparison result can be obtained sufficiently stably and reliably only when the comparison result is obtained and output.
  • power is supplied to the comparison circuit body 47 by the switch circuits 44 and 45 with sufficient time. As a result, in the comparison circuit 32, power consumption can be reduced as compared with the related art.
  • the charge switch circuit 5 switches to the ON state, and the other end of the capacitor 4 is charged by the power supply VDD and the capacitor 4 is turned on. Is set to the potential of the power supply VDD, and then the charge switch circuit 5 switches to the off state, When the voltage at the other end of the capacitor 4 is raised by the buffer circuit 3, the voltage at the other end charged by the power supply VDD is biased, and this biased voltage is output through the art switch circuit 6, thereby The power supply VDD 2 is generated by boosting the power supply VDD.
  • the converter section 31 is set so as to switch the operation by shifting the timing by the switch circuits 5 and 6 S and the control clocks CCK: and OCK, respectively, whereby the transient state of the two switch circuits 5 and 6 is set.
  • the effective short-circuit condition is effectively avoided, thereby improving the conversion efficiency and further reducing the ripple.
  • the power consumption is reduced and the performance is improved.
  • timing of these two switch circuits 5 and 6 is set so that the timing is also different in the buffer circuit 3 that is used for biasing the capacitor 4. Outflow can be prevented, and the conversion efficiency can be improved accordingly.
  • the driving frequency can be increased, and accordingly, the DC-DC converter can be reduced in size and weight, and further, the liquid crystal display device can be reduced in size and weight.
  • the driving frequency can be increased, and accordingly, the DC-DC converter can be reduced in size and weight, and further, the liquid crystal display device can be reduced in size and weight.
  • FIG. 13 is a connection diagram showing a converter section applied to the second embodiment of the present invention.
  • the converter section 61 employs a series circuit of four-stage CMOS inverter circuits 62 to 65 each including an NMOS transistor and a PMOS transistor, instead of the inverter circuit 2 and the buffer circuit 3 described above with reference to FIG. .
  • the converter section 61 also inputs a master clock MCK to a built-in reference signal generation circuit 67, and generates a pumping pulse XPP and clocks OCK: and CCK required for the operation of each section by the master clock MCK.
  • the reference signal generation circuit 67 delays the master clock MCK sequentially by the delay circuits (D) 68 and 69, outputs the output of the delay circuit 68 as the bombing pulse XPP through the inverter circuit 72, and The output of the delay circuit 69 and the master clock MCK are processed by the OR circuit 70 and the AND circuit 71 to generate the clocks OCK and CCK.
  • the internal reference signal generation circuit generates the clock necessary for the operation of each section. Also, the same effect as in the first embodiment can be obtained.
  • the present invention is not limited to this.
  • the present invention can be widely applied to a case where one end of a capacitor is set to a predetermined voltage by discharging, and the predetermined voltage falls by a bias.
  • the present invention is applied to the power supply circuit using the charge pump type DC-DC converter.
  • the present invention is not limited to this. It can be widely applied to power supply circuits and the like.
  • the case where the present invention is applied to control of the power supply circuit has been described.
  • the present invention is not limited to this. Control the behavior of It can be widely applied to an integrated circuit having a configuration.
  • the present invention is not limited to this, and can be widely applied to a flat display device including pixels by various display means.
  • the present invention is not limited to this. It can be widely applied to an integrated circuit that generates a power supply for internal operation. As described above, according to the present invention, power is supplied to the entire comparison circuit only at the time of comparison, so that power consumption can be reduced as compared with the related art. Further, according to the present invention, a charge pump type DC-DC converter is used by performing on / off control of a switch circuit for charging a capacitor and a switch circuit for outputting a terminal voltage of a biased capacitor at a shifted timing. In this case, the conversion efficiency can be improved and the ripple can be reduced as compared with the related art. Industrial applicability
  • the present invention relates to a comparison circuit, a power supply circuit, an integrated circuit, and a flat display device, and can be applied to, for example, a flat display device in which a display unit and a drive circuit are integrally formed on an insulating substrate.
  • the present invention also relates to a DC-DC converter, an integrated circuit, and a flat display device, and is particularly applicable to a charge pump type DC-DC converter, an integrated circuit using the DC-DC converter, and the like.

Abstract

A flat display in which, for example, a display part and a driver circuit are integrally fabricated on an insulating substrate. The flat display has a structure (44, 45) for supplying power only during comparison. Particularly the invention is applied to a charge-pump DC-DC converter and an integrated circuit using the charge-pump DC-DC converter. A switch circuit (5) for charging a capacitor (4) and a switch circuit (6) for outputting the terminal voltage of the biased capacitor (4) are on/off controlled at different times.

Description

明細書  Specification
比較回路、 電源回路、 集積回路、 DC— DCコンバータ及びフラットディスプ レイ装置 発明の背景  Background of the Invention Comparison circuit, power supply circuit, integrated circuit, DC-DC converter and flat display device
技術分野  Technical field
本発明は、 比較回路、 電源回路、 集積回路及びフラットディスプレイ装置に関 し、 例えば表示部と駆動回路とを絶縁基板上に一体に形成したフラットディスプ レイ装置に適用して、 比較時のみ、 電源を供給するように構成することにより、 従来に比して消費電力を少なくする。  The present invention relates to a comparison circuit, a power supply circuit, an integrated circuit, and a flat display device. For example, the present invention is applied to a flat display device in which a display unit and a drive circuit are integrally formed on an insulating substrate. By supplying the power, power consumption is reduced as compared with the conventional case.
また本発明は、 DC— DCコンバータ、 集積回路及ぴフラットディスプレイ装 置に関し、 特にチャージポンプ型 DC— DCコンバータ、 この DC— DCコンパ ータを使用した集積回路等に適用して、 キャパシタを充電又は放電するスィツチ 回路と、 バイアスされたキャパシタの端子電圧を出力するスィツチ回路とをタイ ミングをずらしてオンオフ制御することにより、 チャージポンプ式の DC— DC コンバータを使用する上で、 従来に比して、 変換効率を向上し、 リップルを少な くすることができる。  The present invention also relates to a DC-DC converter, an integrated circuit and a flat display device, and more particularly to a charge pump type DC-DC converter, an integrated circuit using the DC-DC converter, etc., for charging a capacitor. Or, by switching on / off the switching circuit that discharges and the switching circuit that outputs the terminal voltage of the biased capacitor at different timings, the use of a charge-pump type DC-DC converter is higher than in the past. Thus, conversion efficiency can be improved and ripples can be reduced.
背景技術  Background art
近年、 例えば PDA、 携帯電話等の携帯端末装置に適用されるフラットデイス プレイ装置である液晶表示装置においては、 液晶表示パネルを構成する絶縁基板 であるガラス基板上に、 液晶表示パネルの駆動回路を一体に構成するものが提供 されるようになされている。  In recent years, for example, in a liquid crystal display device, which is a flat display device applied to a portable terminal device such as a PDA or a mobile phone, a driving circuit for the liquid crystal display panel is provided on a glass substrate, which is an insulating substrate constituting the liquid crystal display panel. It is designed to be provided as an integral component.
このような液晶表示装置においては、 例えば特開 2002— 1 9 1 1 68号公 報に開示されているようなチャージポンプ式の DC— DCコンバータを用いて電 源回路が形成され、 この電源回路により、 駆動回路の各部で必要な電源を生成す るようになされている。  In such a liquid crystal display device, a power supply circuit is formed using a charge pump type DC-DC converter as disclosed in Japanese Patent Application Laid-Open No. 2002-191168, for example. Thus, each part of the drive circuit generates necessary power.
第 1図は、 この種の DC— DCコンバータの基本的な構成を示す接続図である 。 この DC— DCコンバータ 1は、 第 2図に示すように、 所定周期により信号レ ベルが切り換わるボンビングパルス P Pをィンバータ回路 2を介してバッファ回 路 3に入力し、 このバッファ回路 3の出力によりメインキャパシタ 4の一端の電 位を変化させる。 またこのポンビングパルス P Pにより MO S (Metal Oxide Se miconductor ) トランジスタ等によるチャージスィッチ回路 5をオンオフ制御し 、 電源電圧 V D Dによりメインキャパシタ 4の他端の電位を設定する。 Fig. 1 is a connection diagram showing the basic configuration of this type of DC-DC converter. As shown in FIG. 2, the DC-DC converter 1 transmits a bombing pulse PP whose signal level switches at a predetermined cycle through an inverter circuit 2 to a buffer circuit. The output of the buffer circuit 3 changes the potential at one end of the main capacitor 4. Further, the charge switch circuit 5 including a MOS (Metal Oxide Semiconductor) transistor or the like is controlled to be turned on / off by the pumping pulse PP, and the potential at the other end of the main capacitor 4 is set by the power supply voltage VDD.
これにより D C— D Cコンバータ 1は、 メインキャパシタ 4の一端を電¾ 0 Dの電位に設定し、 この電位をバッファ回路 3の駆動によりバイアスすることに より、 メインキャパシタ 4により電源電圧 V D Dを昇圧させるようになされ、 チ ヤージスィツチ回路 5によりメインキャパシタ 4の他端を充電していない期間の 間、 MO S トランジスタ等によるァゥトスィツチ回路 6をオン状態に切り換えて 、 メインキャパシタ 4で昇圧された電圧 V 0を出力するようになされている。 またこのァゥトスイッチ回路 6を介して得られる出力電圧 V 0を判定して、 ポ ンビングパルス P Pの供給を制御することにより、 出力電圧 V 0を所定電圧に保 持するようになされている。 このため電源回路では、 所定の基準電圧と D C— D Cコンバータの出力電圧とを比較回路で比較し、 その比較結果により D C— D C コンバータの動作を制御することにより、 D C— D Cコンバータの出力電圧を所 定電圧に保持するようになされている。  As a result, the DC-DC converter 1 sets one end of the main capacitor 4 to the potential of the voltage 0 D, and biases this potential by driving the buffer circuit 3, thereby increasing the power supply voltage VDD by the main capacitor 4. During the period in which the other end of the main capacitor 4 is not charged by the charge switch circuit 5, the art switch circuit 6 constituted by a MOS transistor or the like is switched to the ON state, and the voltage V 0 boosted by the main capacitor 4 is changed. The output has been made. Further, the output voltage V 0 obtained through the art switch circuit 6 is determined, and the supply of the pumping pulse PP is controlled to maintain the output voltage V 0 at a predetermined voltage. For this reason, the power supply circuit compares the output voltage of the DC-DC converter by comparing the predetermined reference voltage with the output voltage of the DC-DC converter using a comparison circuit and controlling the operation of the DC-DC converter based on the comparison result. It is designed to maintain the specified voltage.
ところでこの種のガラス基板上に作成されるトランジスタにおいては、 通常の シリコン基板等に作成されるトランジスタに比して消費電力が大きい傾向がある 。 これによりこのような比較回路を用いた D C— D Cコンバータの制御において 、 常時比較結果を得る構成に代えて、 間欠的に比較結果を得るようにすれば、 そ の分、 消費電力を少なくすることができると考えられる。 因みに、 この種の電源 回路においては、 このように間欠的に比較結果を得るようにしても、 この間欠的 な比較結果に係る時間間隔を適切に設定すれば、 '電圧変動を実用上十分な範囲に 抑圧し得る。  By the way, power consumption of a transistor formed on a glass substrate of this type tends to be larger than that of a transistor formed on a normal silicon substrate or the like. As a result, in the control of the DC-DC converter using such a comparison circuit, if the comparison result is obtained intermittently instead of the configuration that always obtains the comparison result, the power consumption can be reduced accordingly. It is thought that it is possible. By the way, in this kind of power supply circuit, even if the comparison result is obtained intermittently as described above, if the time interval related to the intermittent comparison result is set appropriately, the voltage fluctuation can be sufficiently reduced for practical use. Can be suppressed to a range.
すなわち第 3図に示すように、 比較回路 7を構成する比較回路本体 7 Aの入力 ライン、 出力ラインにそれぞれスィッチ回路 7 B〜7 Dを設け、 このスィッチ回 路 7 B〜 7 Dを制御信号 S C Cによりオンオフ制御することにより、 これらのス ィツチ回路 7 B〜 7 Dがオン状態に保持されている期間の間だけ、 例えば D C— That is, as shown in FIG. 3, switch circuits 7B to 7D are provided on the input line and the output line of the comparison circuit main body 7A constituting the comparison circuit 7, and the switch circuits 7B to 7D are controlled by control signals. By performing on / off control by the SCC, only during a period in which these switch circuits 7B to 7D are kept on, for example, DC-
D Cコンバータから出力される電源の電位 V A (V 0 ) と、 この電位 V Aの制御 目標である電位 V Bとを比較回路 7で比較し、 この比較結果を続くラッチ 8でラ ツチして保持することができる。 これによりラツチ 8のラッチ結果で D C— D C コンバータ 1を制御して、 間欠的に比較回路 7を動作させて電源電圧を制御でき ると考えられる。 Power supply potential VA (V 0) output from DC converter and control of this potential VA The potential VB, which is the target, is compared with the comparison circuit 7, and the comparison result can be latched and held by the subsequent latch 8. Thus, it is considered that the power supply voltage can be controlled by controlling the DC-DC converter 1 based on the latch result of the latch 8 and operating the comparison circuit 7 intermittently.
しかしながらこのように間欠的に比較回路 7を動作させる場合、 比較回路 7が 電位 V A及び V Bを比較していない場合にも、 電源 V D Dによるノード側から電 源 V S Sによるノード側に常に微量の電流が流れ、 その分、 無駄に電力が消費さ れる問題がある。  However, when the comparison circuit 7 is operated intermittently in this way, even when the comparison circuit 7 does not compare the potentials VA and VB, a small amount of current always flows from the node side by the power supply VDD to the node side by the power supply VSS. There is a problem that power is wasted due to the flow.
また第 1図に示す D C— D Cコンバータにおいては、 共通のポンビングパルス P Pによりチャージスィッチ回路 5及ぴァゥトスイッチ回路 6を相補的にオンォ フ制御していることにより、 これらのスィッチ回路 5、 6を構成するトランジス タの遷移期間において、 一時的に双方がオン状態に保持され、 これにより過渡的 に短絡の状態が発生する。  In the DC-DC converter shown in FIG. 1, the charge switch circuit 5 and the gate switch circuit 6 are complementarily turned on and off by a common pumping pulse PP, so that these switch circuits 5, 6 During the transition period of the transistor constituting the transistor, both are temporarily held in the ON state, thereby causing a transient short-circuit state.
これによりこの種の D C— D Cコンバータにおいては、 変換ロスが発生し、 装 置全体として見たとき、 消費電力が増大する問題がある。 またこのような過渡的 な短絡の状態により、 出力電圧 V 0にリップルが発生する問題があり、 このリツ プルにあっては、 他の回路の動作に悪影響を与える恐れもある。 発明の開示  As a result, in this type of DC-DC converter, conversion loss occurs, and there is a problem that power consumption increases when viewed as a whole device. In addition, there is a problem that a ripple occurs in the output voltage V 0 due to such a transient short-circuit state, and this ripple may adversely affect the operation of other circuits. Disclosure of the invention
本発明は以上の点を考慮してなされたもので、 第 1に、 従来に比して消費電力 を少なくすることができる比較回路、 この比較回路を用いた電源回路、 集積回路 、 フラットディスプレイ装置を提案しょうとするものである。  The present invention has been made in consideration of the above points. First, a comparison circuit capable of reducing power consumption as compared with the related art, a power supply circuit using the comparison circuit, an integrated circuit, and a flat display device It is intended to propose.
また第 2に、 チャージポンプ式の D C— D Cコンバータを使用する上で、 従来 に比して、 変換効率を向上し、 リップルを少なくすることができる D C— D Cコ ンバータ、 この D C— D Cコンバータを用いた集積回路及ぴフラットディスプレ ィ装置を提案しょうとするものである。  Second, when using a charge-pump DC-DC converter, a DC-DC converter that can improve conversion efficiency and reduce ripple compared to conventional DC-DC converters It is intended to propose an integrated circuit and a flat display device used.
力、かる課題を解決するため本発明においては、 比較回路に適用して、 制御信号 により動作を切り換えて比較回路本体への電源の供給を停止するスィツチ回路を 有するようにする。 本発明の構成によれば、 比較回路に適用して、 制御信号により動作を切り換え て比較回路本体への電源の供給を停止するスィツチ回路を有することにより、 比 較結果を必要とするときだけスィツチ回路を介して電源を供給し、 消費電力を低 減することができる。 In order to solve the above problem, the present invention is applied to a comparison circuit, and has a switch circuit for switching the operation by a control signal and stopping the supply of power to the comparison circuit body. According to the configuration of the present invention, the switch is applied to the comparison circuit and switches the operation by the control signal to stop the supply of power to the comparison circuit main body, so that the switch is provided only when the comparison result is required. Power can be supplied through a circuit to reduce power consumption.
また本発明においては、 電源回路に適用して、 入力電源より所定の動作用電源 を生成する D C— D Cコンバータ本体と、 一定の時間間隔で、 動作用電源と所定 の基準電圧との比較結果を出力する比較回路と、 比較回路の比較結果に基づいて 、 D C— D Cコンバータ本体を、 時間間隔の間、 停止又は動作させることにより 、 動作用電源を基準電圧で決まる電圧に保持する制御回路とを備え、 比較回路が 、 動作用電源と基準電圧との比較結果を出力する比較回路本体と、 一定の時間間 隔で、 動作用電源と所定の基準電圧との比較結果を出力する期間の間、 比較回路 本体へ電源を供給するスィツチ回路とを有するようにする。  Also, in the present invention, a DC-DC converter main body that generates a predetermined operation power supply from an input power supply by applying to a power supply circuit, and a comparison result between the operation power supply and a predetermined reference voltage at regular time intervals. A comparison circuit that outputs the signal and a control circuit that holds the operation power supply at a voltage determined by the reference voltage by stopping or operating the DC-DC converter for a time interval based on the comparison result of the comparison circuit. A comparison circuit for outputting a comparison result between the operation power supply and the reference voltage, and a comparison circuit for outputting a comparison result between the operation power supply and the predetermined reference voltage at a fixed time interval. And a switch circuit for supplying power to the main body.
これにより本発明の構成によれば、 従来に比して電源回路における消費電力を 低減することができる。  Thus, according to the configuration of the present invention, power consumption in the power supply circuit can be reduced as compared with the related art.
また本発明においては、 比較回路による比較結果に基づいて、 各部の動作を切 り換える集積回路に適用して、 比較回路が、 一定の時間間隔で、 比較対象と基準 電圧との比較結果を出力する期間の間、 比較回路本体へ電源を供給するスィツチ 回路を有するようにする。  Also, in the present invention, the present invention is applied to an integrated circuit that switches the operation of each part based on the comparison result by the comparison circuit, and the comparison circuit outputs the comparison result between the comparison target and the reference voltage at a fixed time interval. During this period, a switch circuit for supplying power to the comparison circuit body is provided.
これにより本発明の構成によれば、 従来に比して集積回路における消費電力を 低減することができる。  Thus, according to the configuration of the present invention, power consumption in the integrated circuit can be reduced as compared with the related art.
また本発明においては、 フラットディスプレイ装置に適用して、 電源回路が、 所定の駆動パルスにより動作して、 入力電源より動作用電源を生成する D C— D Further, in the present invention, when applied to a flat display device, a power supply circuit operates by a predetermined drive pulse to generate an operation power supply from an input power supply.
Cコンバータ本体と、 一定の時間間隔で、 動作用電源と所定の基準電圧との比較 結果を出力する比較回路と、 比較回路の比較結果に基づいて、 時間間隔の間、 D C一 D Cコンバータ本体への駆動パルスの供給を停止することにより、 動作用電 源を基準電圧で決まる電圧に保持する制御回路とを備えるようにする。 A C-converter, a comparison circuit that outputs a comparison result between the operating power supply and a predetermined reference voltage at fixed time intervals, and a DC-DC converter during the time interval based on the comparison result of the comparison circuit And a control circuit for holding the operation power supply at a voltage determined by the reference voltage by stopping the supply of the drive pulse.
これにより本発明の構成によれば、 一定の時間間隔により動作用電源の電圧を モニタして D C— D Cコンバータ本体の動作を停止制御することにより、 常時動 作用電源の電圧をモニタする場合に比して、 消費電力を低減することができる。 また本発明においては、 D C— D Cコンバータに適用して、 第 1〜第 3の制御 クロックの設定により、 第 2のスィッチ回路を^フ状態に設定した後、 駆動回路 によるキャパシタのバイアスを中止し、 続いて第 1のスィツチ回路をオン状態に 切り換え、 第 1のスィッチ回路をオフ状態に切り換えた後、 駆動回路によりキヤ パシタのバイアスを開始させ、 続いて第 2のスィッチ回路をオン状態に設定する 本発明の構成によれば、 D C— D Cコンバータに適用して、 キャパシタを充電 する第 1のスィツチ回路と、 バイアスされたキャパシタの端子電圧を出力する第 2のスィツチ回路とをタイミングをずらしてオンオフ制御することにより、 これ ら第 1及ぴ第 2のスィッチ回路の過渡的な短絡状態を有効に回避し得、 これによ りチャージポンプ式の D C— D Cコンバータを使用する上で、 従来に比して、 変 換効率を向上し、 リップルを少なくすることができる。 Thus, according to the configuration of the present invention, the voltage of the operating power supply is monitored at regular time intervals and the operation of the DC-DC converter is stopped and controlled, so that the voltage of the constantly operating power supply is monitored. Thus, power consumption can be reduced. Also, in the present invention, the present invention is applied to a DC-DC converter, and after setting the second switch circuit to the off state by setting the first to third control clocks, the bias of the capacitor by the drive circuit is stopped. Then, the first switch circuit is turned on, the first switch circuit is turned off, then the capacitor bias is started by the drive circuit, and then the second switch circuit is turned on. According to the configuration of the present invention, the first switch circuit for charging a capacitor and the second switch circuit for outputting a terminal voltage of a biased capacitor are applied to a DC-DC converter by shifting the timing. By performing on / off control, it is possible to effectively avoid a transient short-circuit state of the first and second switch circuits. When using a converter, conversion efficiency can be improved and ripples can be reduced as compared with the conventional case.
また本発明においては、 内蔵の D C— D Cコンバータにより外部から供給され る入力電源から内部動作用の電源を生成する集積回路に適用して、 D C— D Cコ ンパータが、 第 1〜第 3の制御クロックの設定により、 第 2のスィッチ回路をォ フ状態に設定した後、 駆動回路によるキャパシタのバイアスを中止し、 続いて第 ュのスィツチ回路をオン状態に切り換え、 第 1のスィツチ回路をオフ状態に切り 換えた後、 駆動回路によりキャパシタのバイアスを開始させ、 続いて第 2のスィ ツチ回路をオン状態に設定する。  Further, in the present invention, the DC-DC converter is applied to an integrated circuit that generates a power supply for internal operation from an input power supplied from the outside by a built-in DC-DC converter, and the first to third control units are controlled. After the second switch circuit is set to the off state by the clock setting, the bias of the capacitor by the drive circuit is stopped, then the first switch circuit is turned on, and the first switch circuit is turned off. After switching to, the bias of the capacitor is started by the drive circuit, and then the second switch circuit is set to the ON state.
これにより本発明の構成によれば、 内蔵の D C— D Cコンバータにより外部か ら供給される入力電源から内部動作用の電源を生成する集積回路に適用して、 従 来に比して、 D C— D Cコンバータの変換効率を向上して消費電力を少なくし得 、 リップルを少なくして性能を向上することができる。  Thus, according to the configuration of the present invention, the present invention is applied to an integrated circuit that generates power for internal operation from input power supplied from the outside by a built-in DC-DC converter. The conversion efficiency of the DC converter can be improved to reduce the power consumption, and the ripple can be reduced to improve the performance.
また本発明においては、 マトリックス状に画素を配置してなる表示部と、 表示 部の画素を駆動する駆動回路とを基板上に一体に形成してなるフラットディスプ レイ装置に適用して、 駆動回路が、 内蔵の D C— D Cコンパーダにより外部から 供給される入力電源から内部動作用の電源を生成し、 この D C— D Cコンバータ 力 第 1〜第 3の制御クロックの設定により、 第 2のスィッチ回路をオフ状態に 設定した後、 駆動回路によるキャパシタのバイアスを中止し、 続いて第 1のスィ ツチ回路をオン状態に切り換え、 第 1のスィツチ回路をオフ状態に切り換えた後 、 駆動回路によりキャパシタのバイアスを開始させ、 続いて第 2のスィッチ回路 をオン状態に設定する。 Also, in the present invention, a display unit having pixels arranged in a matrix and a drive circuit for driving the pixels of the display unit are applied to a flat display device integrally formed on a substrate, and the drive circuit Generates the power for internal operation from the input power supplied from outside by the built-in DC-DC converter, and sets the second switch circuit by the setting of the DC-DC converter power first to third control clocks. After setting to the OFF state, the bias of the capacitor by the drive circuit is stopped, and then the first switch is After the switch circuit is turned on and the first switch circuit is turned off, the bias of the capacitor is started by the drive circuit, and then the second switch circuit is set on.
これにより本発明の構成によれば、 マトリックス状に画素を配置してなる表示 部と、 表示部の画素を駆動する駆動回路とを基板上に一体に形成してなるフラッ トディスプレイ装置に適用して、 従来に比して、 D C— D Cコンバータの変換効 率を向上して消費電力を少なくし得、 リップルを少なくして性能を向上すること ができる。 図面の簡単な説明  Thus, according to the configuration of the present invention, the present invention is applied to a flat display device in which a display unit having pixels arranged in a matrix and a drive circuit for driving the pixels of the display unit are integrally formed on a substrate. As a result, the conversion efficiency of the DC-DC converter can be improved, the power consumption can be reduced, and the ripple can be reduced, and the performance can be improved. BRIEF DESCRIPTION OF THE FIGURES
第 1図は、 従来の D C— D Cコンバータを示す接続図である。  FIG. 1 is a connection diagram showing a conventional DC-DC converter.
第 2図は、 第 1図の D C— D Cコンバータの説明に供するタイムチャートであ る。  FIG. 2 is a time chart for explaining the DC-DC converter of FIG.
第 3図は、 入出力ラインにスィツチ回路を設けた比較回路を示す接続図である 第 4図は、 本発明の第 1の実施例に係る携帯端末装置を示すプロック図である 第 5図は、 第 4図の携帯端末装置における D C— D Cコンバータを示す接続図 である。  FIG. 3 is a connection diagram showing a comparison circuit provided with a switch circuit on an input / output line. FIG. 4 is a block diagram showing a portable terminal device according to the first embodiment of the present invention. 5 is a connection diagram showing a DC-DC converter in the portable terminal device of FIG.
第 6図は、 第 5図の D C— D Cコンパータにおける比較回路を示す接続図であ る。  FIG. 6 is a connection diagram showing a comparison circuit in the DC-DC converter of FIG.
第 7図は、 第 6図の比較回路の動作の説明に供するタイムチャートである。 第 8図は、 第 5図の D C— D Cコンバータの動作の説明に供するタイムチヤ一 トである。  FIG. 7 is a time chart for explaining the operation of the comparison circuit in FIG. 6; FIG. 8 is a time chart for explaining the operation of the DC-DC converter in FIG.
第 9図は、 第 5図の D C— D Cコンバータにおけるコンバータ部を示す接続図 である。  FIG. 9 is a connection diagram showing a converter section in the DC-DC converter of FIG.
第 1 0図は、 第 9図のコンバータ部の動作の説明に供するタイムチヤ一トであ る。  FIG. 10 is a time chart for explaining the operation of the converter section of FIG.
第 1 1図は、 第 5図の D C— D Cコンバータの各種動作基準信号を生成するタ ィミングジエネレータの構成を示すプロック図である。 Fig. 11 is a block diagram showing various operation reference signals for the DC-DC converter shown in Fig. 5. FIG. 2 is a block diagram illustrating a configuration of an imaging generator.
第 1 2図は、 第 1 1図のタイミングジェネレータの動作の説明に供するタイム チャートである。  FIG. 12 is a time chart for explaining the operation of the timing generator of FIG.
第 1 3図は、 本発明の第 2の実施例に係る携帯端末装置の DC— DCコンパ一 タにおけるコンバータ部を示す接続図である。 発明を実施するための最良の形態  FIG. 13 is a connection diagram showing a converter section in a DC-DC converter of a portable terminal device according to a second embodiment of the present invention. BEST MODE FOR CARRYING OUT THE INVENTION
以下、 適宜図面を参照しながら本発明の実施例を詳述する。  Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings as appropriate.
(1) 第 1の実施例の構成  (1) Configuration of the first embodiment
第 4図は、 本発明の実施例に係る携帯端末装置に係る画像表示部を示すブロッ ク図である。 この携帯端末装置は、 例えば携帯電話、 PDA等であり、 この画像 表示部 1 1により所望の画像を表示する。 このためこの画像表示部 1 1において は、 画像処理回路 1 2に内蔵の画像メモリに画像データ D 1を格納し、 この画像 データ D 1を順次液晶表示装置 1 3に出力する。 またこの画像データ D 1の出力 に同期して、 マスタクロック MCK：、 垂直同期信号 V SYNC、 水平同期信号 H SYNCを出力する。  FIG. 4 is a block diagram showing an image display unit of the mobile terminal device according to the embodiment of the present invention. The mobile terminal device is, for example, a mobile phone, a PDA, or the like, and displays a desired image on the image display unit 11. Therefore, in the image display unit 11, the image data D1 is stored in the image memory built in the image processing circuit 12, and the image data D1 is sequentially output to the liquid crystal display device 13. In synchronization with the output of the image data D1, a master clock MCK :, a vertical synchronization signal V SYNC, and a horizontal synchronization signal H SYNC are output.
この携帯端末装置は、 内蔵の液晶表示装置 1 3にこれら画像データ D l、 マス タクロック MCK、 垂直同期信号 VSYNC、 水平同期信号 H SYNCを入力し 、 この液晶表示装置 1 3により画像を表示する。 ここでこの液晶表示装置 1 3は 、 マトリックス状に画素を配置してなる表示部 14と、 この表示部 14の画素を 駆動する駆動回路 1 5とをガラス基板上に一体に形成してなるフラットディスプ レイ装置である。 この実施例では、 この表示部 14の画素が、 液晶セル、 この液 晶セルをスィツチングするポリシリコン TFT、 補助容量とにより構成される。 これに対して駆動回路 1 5は、 インターフェース （I F) 1 6を介してマスタ クロック MCK：、 垂直同期信号 VSYNC、 水平同期信号 H S Y N Cをタイミン グジェネレータ （TG) 1 7に入力し、 ここで各種動作基準のタイミング信号を 生成する。 DC— DCコンバータ （DDC) 2 1は、 このタイミングジエネレー タ 1 7で生成される所定のタイミング信号により動作して、 この液晶表示装置 1 The portable terminal device inputs the image data Dl, the master clock MCK, the vertical synchronization signal VSYNC, and the horizontal synchronization signal HSYNC to a built-in liquid crystal display device 13 and displays an image on the liquid crystal display device 13. Here, the liquid crystal display device 13 is a flat display formed by integrally forming a display section 14 having pixels arranged in a matrix and a drive circuit 15 for driving the pixels of the display section 14 on a glass substrate. It is a display device. In this embodiment, the pixels of the display section 14 are composed of a liquid crystal cell, a polysilicon TFT for switching the liquid crystal cell, and an auxiliary capacitor. On the other hand, the drive circuit 15 inputs the master clock MCK :, the vertical synchronization signal VSYNC, and the horizontal synchronization signal HSYNC to the timing generator (TG) 17 via the interface (IF) 16 and performs various operations here. Generate a reference timing signal. The DC-DC converter (DDC) 21 operates according to a predetermined timing signal generated by the timing generator 17 to generate the liquid crystal display device 1.
3に供給される電源 VDDから各部の動作に必要な電源 VDD 2、 VVS S 2、 HVS S 2等を生成する。 3 Power supply required for operation of each part from power supply VDD supplied to VDD 2, VVS S 2, Generate HVS S 2 etc.
垂直駆動回路 18は、 同様に、 タイミングジェネレータ 1 7で生成される所定 のタイミング信号により動作して、 表示部 14のラインを選択する選択信号を出 力する。 基準電圧発生回路 1 9は、 水平駆動回路 20の処理に必要な基準電圧を 生成し、 水平駆動回路 20は、 画像データ D 1による階調デーダにより表示部 1 Similarly, the vertical drive circuit 18 is operated by a predetermined timing signal generated by the timing generator 17, and outputs a selection signal for selecting a line of the display unit 14. The reference voltage generation circuit 19 generates a reference voltage necessary for the processing of the horizontal drive circuit 20, and the horizontal drive circuit 20 generates a reference voltage based on gradation data based on the image data D1.
4の対応する画素の階調を設定する。 4. Set the gradation of the corresponding pixel.
第 5図は、 この DC— DCコンバータ 21の 1つの電源 VDD 2に係る構成を 示す接続図である。 ここでコンバータ部 3 1は、 チャージポンプ式の DC— DC コンバータであり、 ボンビングパルス P Pを基準にして動作して所定の電源 VD D 2を出力する。 比較回路 32は、 このコンバータ部 3 1から出力される電源 V FIG. 5 is a connection diagram showing a configuration related to one power supply VDD 2 of the DC-DC converter 21. Here, the converter section 31 is a charge pump type DC-DC converter, which operates on the basis of the bombing pulse PP to output a predetermined power supply VDD2. The comparison circuit 32 is connected to the power supply V output from the converter 31.
DD 2の電位 VAと所定の基準電位 VBとの比較結果をラッチ 33に出力し、 ラ ツチ 33は、 この比較結果をラッチしてアンド回路 34に出力する。 アンド回路The comparison result between the potential VA of DD2 and the predetermined reference potential VB is output to the latch 33, and the latch 33 latches the comparison result and outputs the result to the AND circuit 34. AND circuit
34は、 このラッチ 33のラッチ結果によりポンビングパルス P Pをゲートする ことにより、 コンバータ部 3 1の動作をオンオフ制御する。 これにより DC— D Cコンバータ 2 1は、 比較回路 32の比較結果によるフィードバック制御により34 gates the pumping pulse PP based on the latch result of the latch 33 to control the operation of the converter unit 31 on and off. As a result, the DC-DC converter 21 is controlled by the feedback control based on the comparison result of the comparison circuit 32.
、 出力電圧 VDD 2を所定電圧に保持するようになされている。 The output voltage VDD 2 is maintained at a predetermined voltage.
ここで比較回路 32は、 第 6図に示すように、 制御信号 S CCにより動作する スィッチ回路 4 1、 42、 43により比較回路本体 47の入力ライン、 出力ライ ンを切断し得るように構成され、 また電源制御信号 S Cにより動作するスィツチ 回路 44、 45により比較回路本体 47への電源 VDD、 VS Sの供給が停止さ れるようになされている。  Here, as shown in FIG. 6, the comparison circuit 32 is configured so that the input lines and the output lines of the comparison circuit body 47 can be cut off by the switch circuits 41, 42, and 43 operated by the control signal SCC. The supply of the power supplies VDD and VSS to the comparison circuit main body 47 is stopped by the switch circuits 44 and 45 operated by the power supply control signal SC.
比較回路 32は、 これら電源制御信号 S C及び制御信号 S C Cの信号レベルが 連動して切り換わるように設定され、 これによりスィッチ回路 4：!〜 43がオフ 状態に切り換わって電位 V A及ぴ VBを比較していない期間の間、 スィツチ回路 44、 45がオフ状態に切り換わって電源を供給しないようになされ、 これによ り一段と消費電力を低減するようになされている。  The comparison circuit 32 is set so that the signal levels of the power supply control signal SC and the control signal SCC are switched in conjunction with each other, whereby the switch circuits 4 :! to 43 are switched to the OFF state, and the potentials VA and VB are reduced. During a period in which no comparison is made, the switch circuits 44 and 45 are switched off so that no power is supplied, thereby further reducing power consumption.
第 7図は、 これら電源制御信号 S C及ぴ制御信号 S C Cを示すタイムチャート である。 この実施例では、 スィッチ回路 41〜43のオン状態への切り換えに先 立ってスィッチ回路 44、 45をオン状態に切り換え、 またスィッチ回路 41〜 43のオフ状態へ切り換えた後、 スィッチ回路 44、 45をオフ状態に切り換え 、 これにより確実に電位 VA、 VBを比較して比較結果を出力できるようになさ れている。 FIG. 7 is a time chart showing the power supply control signal SC and the control signal SCC. In this embodiment, prior to switching of the switch circuits 41 to 43 to the ON state, the switch circuits 44 and 45 are switched to the ON state. After switching to the OFF state of 43, the switch circuits 44 and 45 are switched to the OFF state, so that the potentials VA and VB can be reliably compared and the comparison result can be output.
すなわち電源制御信号 S Cが時点 t 1で立ち上がると、 比較回路 32において は、 スィッチ回路 44、 45がオン状態に切り換わって比較回路本体 47に電源 の供給が開始される。 その後、 比較回路本体 47が安定動作可能になると、 時点 t 2で制御信号 S CCが立ち上がり、 スィッチ回路 41〜43がオン状態に切り 換わって比較回路本体 47に比較対象の電位 VA、 基準電位 VBが入力され、 こ れによりこの電位 VA、 VBの比較結果が得られ、 ラツチ 33でラツチされる。 比較結果がラッチ 33でラッチされると、 時点 t 3で制御信号 S CCが立ち下が り、 スィツチ回路 4：!〜 43がオフ状態に切り換わって比較回路本体 47への比 較対象の電位 VA、 基準電位 VBの供給が停止される。 また続いて時点 t 4で電 源制御信号 S Cが立ち下がり、 スィッチ回路 44、 45がオフ状態に切り換わつ て比較回路本体 47への電源の供給が停止される。  That is, when the power supply control signal SC rises at time t1, in the comparison circuit 32, the switch circuits 44 and 45 are switched to the ON state, and the supply of power to the comparison circuit main body 47 is started. After that, when the comparison circuit 47 becomes stable, the control signal S CC rises at time t2, and the switch circuits 41 to 43 switch to the ON state, and the comparison target 47 has the comparison target potential VA and the reference potential VB. Is input, whereby a comparison result between the potentials VA and VB is obtained. When the comparison result is latched by the latch 33, the control signal SCC falls at time t3, and the switch circuit 4:! To 43 switches to the off state, and the potential of the comparison target to the comparison circuit main body 47 is supplied to the comparison circuit 47. Supply of VA and reference potential VB is stopped. Subsequently, at time t4, the power control signal SC falls, the switch circuits 44 and 45 are switched to the off state, and the supply of power to the comparison circuit main body 47 is stopped.
DC— DCコンバータ 21は （第 5図） 、 この比較回路 32による比較結果が ラッチ 33によりラッチされてアンド回路 34に入力され、 このアンド回路 34 によりポンビングパルス P Pをゲートして、 コンバータ部 3 1の出力電圧 VDD 2を所定電圧に保持するようになされている。  In the DC-DC converter 21 (FIG. 5), the comparison result by the comparison circuit 32 is latched by the latch 33 and input to the AND circuit 34. The AND circuit 34 gates the pumping pulse PP, and the converter section 3 The first output voltage VDD 2 is maintained at a predetermined voltage.
すなわち第 8図に示すように、 DC— DCコンバータ 21においては、 コンパ ータ部 3 1がボンピングパルス P Pにより動作して出力電圧 VDD 2を徐々に上 昇させる （第 8図 （A) 及ぴ （B) ) 。 DC— DCコンバータ 2 1においては、 一定の時間間隔により、 電源制御信号 s C及び制御信号 S C Cが立ち上がって比 較回路 32により比較結果が得られ （第 8図 （C) 及び （D) ) 、 この比較結果 がラツチ 33によりラツチされ、 これによりアンド回路 34をゲートするコンパ ータ部 3 1の制御信号 SDが立ち上がる （第 8図 （E) ) 。 これにより DC— D That is, as shown in FIG. 8, in the DC-DC converter 21, the converter section 31 operates by the pumping pulse PP to gradually increase the output voltage VDD 2 (see FIG. 8 (A) and FIG.ぴ (B)). In the DC-DC converter 21, the power supply control signal s C and the control signal SCC rise at regular time intervals, and the comparison result is obtained by the comparison circuit 32 (FIGS. 8 (C) and (D)). The comparison result is latched by the latch 33, whereby the control signal SD of the comparator 31 that gates the AND circuit 34 rises (FIG. 8 (E)). This gives DC—D
Cコンバータ 21においては、 動作を停止して出力電圧 VDD 2が徐々に低下す る。 また一定の時間間隔だけ経過して電源制御信号 S C及び制御信号 S C Cの立 ち上りにより、 制御信号 SDが立ち下がり、 これによりコンバータ部 3 1が動作 を開始して出力電圧 VDD 2の低下が防止される。 これによりこの実施例では、 常時比較回路を動作させて動作用電源の電圧をモニタする場合に比して、 消費電 力を低減することができるようになされている。 In the C converter 21, the operation is stopped and the output voltage VDD2 gradually decreases. In addition, the control signal SD falls due to the rise of the power supply control signal SC and the control signal SCC after a fixed time interval, which starts the converter section 31 and prevents the output voltage VDD 2 from lowering. Is done. Thus, in this embodiment, The power consumption can be reduced compared to the case where the voltage of the operating power supply is monitored by operating the comparison circuit constantly.
第 9図は、 第 1図との対比によりコンバータ部 3 1の構成を示す接続図である 。 この第 1図に示す構成において、 第 1図と同一の構成は、 対応する符号を付し て示し、 重複した説明は省略する。 このコンバータ部 3 1は、 トランジスタによ るチャージスィッチ回路 5、 アウトスィッチ回路 6を、 動作基準であるボンピン グパルス P Pとは異なる制御クロック C C K及び O C Kにより制御する。  FIG. 9 is a connection diagram showing the configuration of converter section 31 in comparison with FIG. In the configuration shown in FIG. 1, the same components as those in FIG. 1 are denoted by the corresponding reference numerals, and redundant description will be omitted. The converter unit 31 controls the charge switch circuit 5 and the out-switch circuit 6 using transistors by using control clocks CCK and OCK different from the bonding pulse PP as an operation reference.
ここで第 1 0図に示すように、 ァゥトスイッチ回路 6の制御に供する制御クロ ック O C Kは、 ポンビングパルス P Pに対して先行して立ち上がり、 またポンピ ングパルス P Pに対して遅延して立ち下がるように設定される （第 1 0図 （A) 及び （C ) ) 。 またチャージスィッチ回路 5の制御に供する制御クロック C C K は、 ポンビングパルス P Pに対して遅延して立ち上がり、 またポンビングパルス P Pに対して先行して立ち下がるように設定される （第 1 0図 （A) 及び （B ) ) 0 Here, as shown in FIG. 10, the control clock OCK used for controlling the fault switch circuit 6 rises before the pumping pulse PP, and falls after being delayed with respect to the pumping pulse PP. (FIGS. 10 (A) and (C)). The control clock CCK used for controlling the charge switch circuit 5 is set so as to rise with a delay with respect to the pumping pulse PP and to fall before the pumping pulse PP (see FIG. 10 ( A) and (B)) 0
これによりこの実施例では、 時点 t 1でアウトスィッチ回路 6をオフ状態に設 定した後、 ボンビングパルス P Pを立ち上げてメインキャパシタ 4の両端電位を 立ち下げ、 その後、 時点 t 3でチャージスィッチ回路 5をオン状態に設定してメ インキャパシタ 4のチャージスィツチ回路 5側端を電源 V D Dにより充電し、 メ インキャパシタ 4の両端に、 電源 V S Sと V D Dとの電位差を形成するようにな されている。 .  As a result, in this embodiment, after the out-switch circuit 6 is turned off at the time t1, the bombing pulse PP rises to lower the potential at both ends of the main capacitor 4, and then, at the time t3, the charge switch The circuit 5 is set to the ON state, the end of the main capacitor 4 on the charge switch circuit 5 side is charged by the power supply VDD, and a potential difference between the power supply VSS and VDD is formed at both ends of the main capacitor 4. I have. .
またこのようにして電位差を形成して、 時点 t 4でチャージスィツチ回路 5を オフ状態に設定した後、 時点 t 5でボンビングパルス P Pを立ち下げることによ り、 メインキャパシタ 4の電位差を電源 V D Dによりバイアスし、 続く時点 t 6 でァゥトスイッチ回路 6をオン状態に設定することにより、 このようにしてパイ ァスされてなるメインキャパシタ 4の高電位側端子電圧が出力され、 これにより 電源電圧 V D Dを昇圧してなる電源電圧 V D D 2が出力される。  In addition, a potential difference is formed in this way, and at time t4, the charge switch circuit 5 is set to the off state, and then, at time t5, the bombing pulse PP falls to supply the potential difference of the main capacitor 4 to the power supply. By biasing with the VDD and setting the fault switch circuit 6 to the ON state at the subsequent time t6, the high-potential side terminal voltage of the main capacitor 4 which is thus biased is output, thereby the power supply voltage The power supply voltage VDD2, which is obtained by boosting VDD, is output.
このときコンバータ部 3 1においては、 ボンビングパルス P Pに対して、 先行 及び後行して制御クロック O C K：、 C C Kの信号レベルが切り換わることにより 、 アウトスィッチ回路 6をオフ状態に設定した後、 チャージスィッチ回路 5をォ ン状態に設定し、 またこれとは逆に、 チャージスィッチ回路 5をオフ状態に設定 した後、 アウトスィッチ回路 6をオン状態に設定し得、 これによりこれら 2つの スィッチ回路 5、 6の過渡的な短絡状態を防止することができ、 その分、 変換口 スを低減して変換効率を増大し得、 またリップルの発生を防止し得るようになさ れている。 At this time, the converter section 31 sets the out-switch circuit 6 to the off state by switching the signal levels of the control clocks OCK: and CCK ahead and behind the bombing pulse PP, Charge switch circuit 5 After setting the charge switch circuit 5 to the off state and then setting the out switch circuit 6 to the on state, the transient state of the two switch circuits 5 and 6 can be reduced. A short circuit state can be prevented, the conversion port can be reduced, the conversion efficiency can be increased, and the occurrence of ripple can be prevented.
なおこれら電源制御信号 S C、 制御信号 SCCにおいては、 第 1 1図及ぴ第 1 2図に示すように、 タイミングジェネレータ 1 7において、 所定の基準信号 S 1 を遅延回路 （D) 5 1により遅延させて遅延基準信号 S 2を生成し、 この基準信 号 S 1及び遅延基準信号 S 2をオア回路 52、 アンド回路 53で処理することに より生成される。 またポンビングパルス P P及ぴクロック CCK、 OCKにおい ては、 同様に、 タイミングジェネレータ 1 7において、 マスタクロック MCKを 遅延回路 （D) 55、 56により順次遅延し、 遅延回路 55の出力をボンビング パルス PPとして出力し、 また遅延回路 56の出力とマスタクロック MCKとを オア回路 57、 アンド回路 58で処理することによりクロック OCK：、 CCKが 生成されるようになされている。  As shown in FIGS. 11 and 12, in the power supply control signal SC and the control signal SCC, a predetermined reference signal S 1 is delayed by a delay circuit (D) 51 in a timing generator 17. As a result, a delay reference signal S 2 is generated, and the reference signal S 1 and the delay reference signal S 2 are processed by the OR circuit 52 and the AND circuit 53. Similarly, in the case of the pumping pulse PP and the clocks CCK and OCK, similarly, in the timing generator 17, the master clock MCK is sequentially delayed by the delay circuits (D) 55 and 56, and the output of the delay circuit 55 is subjected to the bombing pulse PP. The outputs of the delay circuit 56 and the master clock MCK are processed by an OR circuit 57 and an AND circuit 58, so that clocks OCK: and CCK are generated.
これらにより、 この実施例において、 スィッチ回路 5は、 第 1の制御クロック であるクロック CCKによりオン状態に切り換わり、 充電又は放電によりキャパ シタ 4の一端を所定電位に設定する第 1のスィツチ回路を構成し、 バッファ回路 3は、 第 2の制御ク口ックであるポンビングパルス P Pに応じてキャパシタ 4の 他端の電圧を変化させ、 第 1のスィッチ回路により所定電位に設定されたキャパ シタ 4の他端の電位をバイアスさせる駆動回路を構成する。 またスィツチ回路 6 は、 第 3の制御クロックであるクロック OCKによりオン状態に切り換わり、 駆 動回路によりバイアスされたキャパシタ 4の他端の電位を出力する第 2のスィッ チ回路を構成するようになされている。  As a result, in this embodiment, the switch circuit 5 is turned on by a clock CCK, which is a first control clock, and includes a first switch circuit that sets one end of the capacitor 4 to a predetermined potential by charging or discharging. The buffer circuit 3 changes the voltage at the other end of the capacitor 4 according to the pumping pulse PP which is the second control capacitor, and sets the capacitor set to a predetermined potential by the first switch circuit. A drive circuit for biasing the potential of the other end of 4 is formed. The switch circuit 6 is turned on by a clock OCK as a third control clock, and constitutes a second switch circuit that outputs the potential of the other end of the capacitor 4 biased by the drive circuit. Has been done.
(2) 第 1の実施例の動作  (2) Operation of the first embodiment
以上の構成において、 この携帯端末装置では （第 4図） 、 ホームページをァク セスして取得した画像に係る画像データ D 1、 撮像手段を介して取得した画像デ ータ D 1が画像処理回路 1 2に内蔵の画像メモリに保持され、 この画像メモリに 保持された画像データ D 1が液晶表示装置 1 3に同期信号等と共に入力される。 さらにこの画像データ D 1が水平駆動回路 2 0により各画素の階調に対応する駆 動信号に変換されて表示部 1 4に出力され、 垂直駆動回路 1 8によるラインの選 択により、 この駆動信号が対応するラインの画素に供給され、 これによりこの画 像データ D 1による画像が表示部 1 4で表示される。 In the above configuration, in this portable terminal device (FIG. 4), the image data D1 relating to the image acquired by accessing the homepage and the image data D1 acquired through the imaging means are processed by the image processing circuit. The image data D 1 held in an image memory built in the image memory 12 is input to the liquid crystal display device 13 together with a synchronization signal and the like. Further, the image data D 1 is converted into a drive signal corresponding to the gradation of each pixel by the horizontal drive circuit 20 and output to the display unit 14, and the drive is selected by the vertical drive circuit 18 by selecting a line. The signal is supplied to the pixels of the corresponding line, whereby an image based on the image data D1 is displayed on the display unit 14.
このようにして画像データ D 1による画像を表示するにつき、 電源回路である D C— D Cコンバータ 2 1により入力電源 V D Dから駆動回路の動作に必要な動 作用電源 V D D 2等が生成される。 すなわち D C— D Cコンバータ 2 1において は （第 5図） 、 コンバータ部 3 1がボンビングパルス P Pにより動作して、 入力 電源 V D Dより動作用電源 V D D 2を生成し、 一定の時間間隔で、 動作用電源 V D D 2の電圧 V Aと所定の基準電圧 V Bとが比較回路 3 2により比較されてラッ チ 3 3に保持される。 D C— D Cコンバータ 2 1では、 この比較結果により、 動 作用電源 V D D 2の電圧が高くなつている場合には、 ラツチ結果によりボンピン グパルス P Pをゲートしてコンバータ部 3 1へのポンビングパルス P Pの供給が 停止制御され、 これにより動作用電源 V D D 2の電圧上昇が防止される。 またこ れとは逆に、 動作用電源 V D D 2の電圧が低い場合には、 ラッチ結果によるポン ビングパルス P Pのゲートにより、 コンバータ部 3 1ヘボンビングパルス P Pが 供給されてコンバータ部 3 1が動作し、 これにより動作用電源 V D D 2の電圧降 下が防止される。  In displaying an image based on the image data D 1 in this manner, an operation power supply V DD 2 and the like necessary for the operation of the drive circuit are generated from the input power supply VDD by the DC-DC converter 21 which is a power supply circuit. In other words, in the DC-DC converter 21 (FIG. 5), the converter section 31 operates by the bombing pulse PP to generate the operation power supply VDD 2 from the input power supply VDD, and to operate the power supply at fixed time intervals. The voltage VA of the power supply VDD 2 and a predetermined reference voltage VB are compared by the comparison circuit 32 and are held in the latch 33. According to the comparison result, when the voltage of the operating power supply VDD 2 is high, the DC—DC converter 21 gates the pumping pulse PP according to the latch result to generate the pumping pulse PP to the converter unit 31. The supply is controlled to be stopped, thereby preventing the voltage of the operating power supply VDD 2 from rising. Conversely, when the voltage of the operation power supply VDD 2 is low, the converter section 31 is supplied by the gate of the pumping pulse PP based on the latch result, and the converter section 31 is operated. As a result, the voltage drop of the operating power supply VDD 2 is prevented.
これによりこの実施例では、 常時、 動作用電源の電圧を比較回路によりモニタ する場合に比して消費電力を低減することができるようになされている。  Thus, in this embodiment, the power consumption can be reduced as compared with the case where the voltage of the operating power supply is constantly monitored by the comparison circuit.
またこのようにして間欠的に比較結果を出力する比較回路 3 2においては （第 6図） 、 比較結果を取得して出力する場合にだけ、 十分に安定かつ確実に比較結 果を取得できるように、 時間的な余裕を持って、 スィッチ回路 4 4、 4 5により 比較回路本体 4 7に電源が供給される。 これによりこの比較回路 3 2においては 、 従来に比して消費電力を低減することができる。  In addition, in the comparison circuit 32 that intermittently outputs the comparison result in this manner (FIG. 6), the comparison result can be obtained sufficiently stably and reliably only when the comparison result is obtained and output. In addition, power is supplied to the comparison circuit body 47 by the switch circuits 44 and 45 with sufficient time. As a result, in the comparison circuit 32, power consumption can be reduced as compared with the related art.
このようにしてポンピングパルス P Pにより動作するコンバータ部 3 1におい ては （第 9図） 、 チャージスィッチ回路 5がオン状態に切り換わって、 キャパシ タ 4の他端を電源 V D Dにより充電してキャパシタ 4の一端が電源 V D Dの電位 に設定され、 その後、 このチャージスィッチ回路 5がオフ状態に切り換わり、 バ ッファ回路 3によりキャパシタ 4の他端の電圧が立ち上げられることにより、 電 源 V D Dにより充電された他端の電圧がバイアスされ、 このバイアスされた電圧 がァゥトスィツチ回路 6を介して出力され、 これにより電源 V D Dを昇圧してな る電源 V D D 2が生成される。 In this way, in the converter section 31 operated by the pumping pulse PP (FIG. 9), the charge switch circuit 5 switches to the ON state, and the other end of the capacitor 4 is charged by the power supply VDD and the capacitor 4 is turned on. Is set to the potential of the power supply VDD, and then the charge switch circuit 5 switches to the off state, When the voltage at the other end of the capacitor 4 is raised by the buffer circuit 3, the voltage at the other end charged by the power supply VDD is biased, and this biased voltage is output through the art switch circuit 6, thereby The power supply VDD 2 is generated by boosting the power supply VDD.
コンバータ部 3 1においては、 これらスィッチ回路 5及ぴ 6力 S、 それぞれ制御 クロック C C K：、 O C Kによりタイミングをずらして動作を切り換えるように設 定され、 これによりこれら 2つのスィッチ回路 5、 6の過渡的な短絡状態が有効 に回避され、 その分、 変換効率が向上され、 さらにリップルが低減される。 その 結果、 この液晶表示装置 1 3全体として見た場合、 消費電力が低減され、 性能が 向上される。  The converter section 31 is set so as to switch the operation by shifting the timing by the switch circuits 5 and 6 S and the control clocks CCK: and OCK, respectively, whereby the transient state of the two switch circuits 5 and 6 is set. The effective short-circuit condition is effectively avoided, thereby improving the conversion efficiency and further reducing the ripple. As a result, when viewed as a whole of the liquid crystal display device 13, the power consumption is reduced and the performance is improved.
またこれら 2つのスィッチ回路 5、 6のタイミングに対して、 キャパシタ 4の バイアスに供するバッファ回路 3においても、 タイミングを異ならせるように設 定され、 これによつても、 過渡的な異常な電流の流出等を防止し得、 その分、 変 換効率を向上することができる。  In addition, the timing of these two switch circuits 5 and 6 is set so that the timing is also different in the buffer circuit 3 that is used for biasing the capacitor 4. Outflow can be prevented, and the conversion efficiency can be improved accordingly.
( 3 ) 第 1の実施例の効果  (3) Effects of the first embodiment
以上の構成によれば、 比較時のみ、 電源を供給するように構成することにより 、 従来に比して消費電力を少なくすることができる。  According to the above configuration, power is supplied only at the time of comparison, so that power consumption can be reduced as compared with the related art.
またこのような比較回路を用いた構成において、 一定の時間間隔で比較結果を 取得して電源を制御することにより、 従来に比して消費電力を少なくすることが できる。  Also, in a configuration using such a comparison circuit, power consumption can be reduced as compared with the related art by obtaining a comparison result at regular time intervals and controlling the power supply.
またキャパシタを充電するスィツチ回路と、 バイアスされたキャパシタの端子 電圧を出力するスィツチ回路とをタイミングをずらしてオンオフ制御することに より、 チャージポンプ式の D C— D Cコンバータを使用する上で、 従来に比して 、 変換効率を向上し、 リップルを少なくすることができる。  In addition, by switching the switch circuit that charges the capacitor and the switch circuit that outputs the terminal voltage of the biased capacitor at different timings, it is possible to use a charge-pump DC-DC converter. In comparison, the conversion efficiency can be improved and the ripple can be reduced.
これによりこの液晶表示装置においては、 消費電力を少なくし、 性能を向上す ることができる。  As a result, in this liquid crystal display device, power consumption can be reduced and performance can be improved.
また過渡的な短絡状態を防止し得ることにより、 駆動周波数を高くすることが でき、 その分、 D C— D Cコンバータを小型化、 軽量化し、 さらには液晶表示装 置を小型化、 軽量化することができる。 (4) 第 2の実施例 In addition, by being able to prevent a transient short-circuit condition, the driving frequency can be increased, and accordingly, the DC-DC converter can be reduced in size and weight, and further, the liquid crystal display device can be reduced in size and weight. Can be. (4) Second embodiment
第 1 3図は、 本発明の第 2の実施例に適用されるコンバータ部を示す接続図で ある。 このコンバータ部 6 1は、 第 1図について上述したインバータ回路 2、 パ ッファ回路 3に代えて、 それぞれ NMOSトランジスタ及び PMOSトランジス タからなる 4段の CMOSインバータ回路 62〜65による直列回路が適用され る。 またこのコンバータ部 6 1は、 内蔵の基準信号発生回路 6 7にマスタクロッ ク MCKを入力し、 このマスタクロック MCKにより各部の動作に必要なポンピ ングパルス XP P及びクロック OCK：、 C CKを生成する。  FIG. 13 is a connection diagram showing a converter section applied to the second embodiment of the present invention. The converter section 61 employs a series circuit of four-stage CMOS inverter circuits 62 to 65 each including an NMOS transistor and a PMOS transistor, instead of the inverter circuit 2 and the buffer circuit 3 described above with reference to FIG. . The converter section 61 also inputs a master clock MCK to a built-in reference signal generation circuit 67, and generates a pumping pulse XPP and clocks OCK: and CCK required for the operation of each section by the master clock MCK.
すなわち基準信号発生回路 6 7は、 マスタクロック MCKを遅延回路 （D) 6 8、 69により順次遅延し、 遅延回路 68の出力をボンビングパルス XP Pとし てインバータ回路 72を介して出力し、 また遅延回路 69の出力とマスタクロッ ク MCKとをオア回路 70、 アンド回路 7 1で処理することによりクロック OC K、 CCKを生成する。  That is, the reference signal generation circuit 67 delays the master clock MCK sequentially by the delay circuits (D) 68 and 69, outputs the output of the delay circuit 68 as the bombing pulse XPP through the inverter circuit 72, and The output of the delay circuit 69 and the master clock MCK are processed by the OR circuit 70 and the AND circuit 71 to generate the clocks OCK and CCK.
この実施例のようにィンバータ回路を偶数段接続してバッファ回路構成により キャパシタ 4を駆動するようにしても、 また内蔵の基準信号発生回路で各部の動 作に必要なクロックを生成するようにしても、 第 1の実施例と同様の効果を得る ことができる。  Even if the inverter circuit is connected in an even number of stages as in this embodiment and the capacitor 4 is driven by the buffer circuit configuration, the internal reference signal generation circuit generates the clock necessary for the operation of each section. Also, the same effect as in the first embodiment can be obtained.
(5) 他の実施例  (5) Other embodiments
なお上述の実施例においては、 コンデンサの一端を充電により所定電圧に設定 し、 バイアスによりこの所定電位を昇圧させる場合について述べたが、 本発明は これに限らず、 例えば負側電源を生成する場合のように、 放電によりコンデンサ の一端を所定電圧に設定し、 この所定電圧をバイアスにより立ち下げる場合等に も広く適用することができる。  In the above-described embodiment, the case where one end of the capacitor is set to a predetermined voltage by charging and the predetermined potential is boosted by bias has been described. However, the present invention is not limited to this. For example, when a negative power supply is generated. As described above, the present invention can be widely applied to a case where one end of a capacitor is set to a predetermined voltage by discharging, and the predetermined voltage falls by a bias.
また上述の実施例においては、 チャージポンプ式の D C— D Cコンバータによ る電源回路に本発明を適用する場合について述べたが、 本発明はこれに限らず、 他の方式の D C— D Cコンバータによる電源回路等に広く適用することができる さらに上述の実施例においては、 電源回路の制御に本発明を適用する場合につ いて述べたが、 本発明はこれに限らず、 比較回路を用いて各部の動作を制御する 構成の集積回路に広く適用することができる。 Further, in the above-described embodiment, the case where the present invention is applied to the power supply circuit using the charge pump type DC-DC converter has been described. However, the present invention is not limited to this. It can be widely applied to power supply circuits and the like. Further, in the above-described embodiment, the case where the present invention is applied to control of the power supply circuit has been described. However, the present invention is not limited to this. Control the behavior of It can be widely applied to an integrated circuit having a configuration.
また上述の実施例においては、 液晶セルによる画素を駆動する場合について述 ベたが、 本発明はこれに限らず、 種々の表示手段により画素を構成するフラット ディスプレイ装置に広く適用することができる。  Further, in the above embodiments, the case where the pixels are driven by the liquid crystal cell has been described. However, the present invention is not limited to this, and can be widely applied to a flat display device including pixels by various display means.
また上述の実施例においては、 液晶による表示部と駆動回路とを基板上に形成 してなる表示装置に本発明を適用する場合について述べたが、 本発明はこれに限 らず、 入力電源より内部動作用の電源を生成してなる集積回路にあっても広く適 用することができる。 上述のように本発明によれば、 比較時のみ、 比較回路全体に電源を供給するよ うに構成することにより、 従来に比して消費電力を少なくすることができる。 また本発明によれば、 キャパシタを充電するスィッチ回路と、 バイアスされた キャパシタの端子電圧を出力するスィツチ回路とをタイミングをずらしてオンォ フ制御することにより、 チャージポンプ式の D C— D Cコンバータを使用する上 で、 従来に比して、 変換効率を向上し、 リップルを少なくすることができる。 産業上の利用可能性  Further, in the above-described embodiment, the case where the present invention is applied to the display device in which the display unit and the drive circuit formed of the liquid crystal are formed on the substrate has been described. However, the present invention is not limited to this. It can be widely applied to an integrated circuit that generates a power supply for internal operation. As described above, according to the present invention, power is supplied to the entire comparison circuit only at the time of comparison, so that power consumption can be reduced as compared with the related art. Further, according to the present invention, a charge pump type DC-DC converter is used by performing on / off control of a switch circuit for charging a capacitor and a switch circuit for outputting a terminal voltage of a biased capacitor at a shifted timing. In this case, the conversion efficiency can be improved and the ripple can be reduced as compared with the related art. Industrial applicability
本発明は、 比較回路、 電源回路、 集積回路及びフラットディスプレイ装置に関 し、 例えば表示部と駆動回路とを絶縁基板上に一体に形成したフラットディスプ レイ装置に適用することができる。 また本発明は、 D C— D Cコンバータ、 集積 回路及びフラットディスプレイ装置に関し、 特にチャージポンプ型 D C— D Cコ ンバータ、 この D C— D Cコンバータを使用した集積回路等に適用することがで ぎる。  The present invention relates to a comparison circuit, a power supply circuit, an integrated circuit, and a flat display device, and can be applied to, for example, a flat display device in which a display unit and a drive circuit are integrally formed on an insulating substrate. The present invention also relates to a DC-DC converter, an integrated circuit, and a flat display device, and is particularly applicable to a charge pump type DC-DC converter, an integrated circuit using the DC-DC converter, and the like.

Claims

請求の範囲 The scope of the claims
1 . 入力信号の比較結果を出力する比較回路本体と、 1. A comparison circuit that outputs a comparison result of the input signal;
制御信号により動作を切り換えて前記比較回路本体への電源の供給を停止する スィツチ回路と  A switch circuit for switching operation by a control signal to stop supplying power to the comparison circuit body;
を備えることを特徴とする比較回路。  A comparison circuit comprising:
2 . 入力電源より所定の動作用電源を生成する D C— D Cコンバータ本体と、 一定の時間間隔で、 前記動作用電源と所定の基準電圧との比較結果を出力する 比較回路と、 2. A DC-DC converter body for generating a predetermined operation power supply from the input power supply, a comparison circuit for outputting a comparison result between the operation power supply and a predetermined reference voltage at predetermined time intervals,
前記比較回路の比較結果に基づいて、 前記 D C— D Cコンバータ本体を、 前記 時間間隔の間、 停止又は動作させることにより、 前記動作用電源を前記基準電圧 で決まる電圧に保持する制御回路とを備え、  A control circuit that stops or operates the DC-DC converter body during the time interval based on a comparison result of the comparison circuit, thereby holding the operation power supply at a voltage determined by the reference voltage. ,
前記比較回路が、  The comparison circuit includes:
前記動作用電源と前記基準電圧との比較結果を出力する比較回路本体と、 前記一定の時間間隔の、 前記動作用電源と所定の基準電圧との比較結果を出力 する所定期間の間、 前記比較回路本体へ電源を供給するスィツチ回路とを有する ことを特徴とする電源回路。  A comparison circuit main body that outputs a comparison result between the operation power supply and the reference voltage; and a predetermined period during which the comparison result between the operation power supply and a predetermined reference voltage is output at the predetermined time interval. A power supply circuit comprising: a switch circuit that supplies power to a circuit body.
3 . 比較回路による比較結果に基づいて、 各部の動作を切り換える集積回路にお いて、 3. In an integrated circuit that switches the operation of each part based on the comparison result by the comparison circuit,
前記比較回路が、  The comparison circuit includes:
比較対象と前記基準電圧との比較結果を出力する比較回路本体と、  A comparison circuit main body that outputs a comparison result between the comparison target and the reference voltage,
前記比較対象と基準電圧との比較結果を出力する所定期間の間、 前記比較回路 本体へ電源を供給するスィッチ回路とを有する  A switch circuit for supplying power to the comparison circuit body during a predetermined period for outputting a comparison result between the comparison target and a reference voltage.
ことを特徴とする集積回路。  An integrated circuit characterized by the above.
4 . マトリ ックス状に画素を配置してなる表示部と、 前記表示部の画素を駆動す る駆動回路とを基板上に一体に形成してなるフラットディスプレイ装置において 所定の電源回路により、 入力電源から前記駆動回路の動作に必要な動作用電源 を生成し、 4. In a flat display device in which a display unit having pixels arranged in a matrix and a drive circuit for driving the pixels of the display unit are integrally formed on a substrate. A predetermined power supply circuit generates an operation power supply required for the operation of the drive circuit from an input power supply,
前記電源回路が、  The power supply circuit,
所定の駆動パルスにより動作して、 前記入力電源より前記動作用電源を生成す る D C— D Cコンバータ本体と、  A DC-DC converter main body that operates by a predetermined drive pulse and generates the operation power supply from the input power supply;
一定の時間間隔で、 前記動作用電源と所定の基準電圧との比較結果を出力する 比較回路と、  At a constant time interval, a comparison circuit that outputs a comparison result between the operation power supply and a predetermined reference voltage;
前記比較回路の比較結果に基づいて、 前記時間間隔の間、 前記 D C— D Cコン バータ本体への前記駆動パルスの供給を停止することにより、 前記動作用電源を 前記基準電圧で決まる電圧に保持する制御回路とを備える  By stopping the supply of the drive pulse to the DC-DC converter body during the time interval based on the comparison result of the comparison circuit, the operation power supply is maintained at a voltage determined by the reference voltage. Control circuit
ことを特徴とするフラットディスプレイ装置。  A flat display device characterized by the above-mentioned.
5 . 前記比較回路が、 5. The comparison circuit
前記動作用電源と前記基準電圧との比較結果を出力する比較回路本体と、 前記一定の時間間隔の、 前記動作用電源と所定の基準電圧との比較結果を出力 する所定期間の間、 前記比較回路本体へ動作用の電源を供給するスィツチ回路と を有する  A comparison circuit main body that outputs a comparison result between the operation power supply and the reference voltage; and And a switch circuit for supplying power for operation to the circuit body.
ことを特徴とする請求の範囲第 4項に記載のフラットディスプレイ装置。  5. The flat display device according to claim 4, wherein:
6 . キャパシタと、 6. Capacitor and
第 1の制御クロックによりオン状態に切り換わり、 充電又は放電により前記キ ャパシタの一端を所定電位に設定する第 1のスィツチ回路と、  A first switch circuit that is turned on by a first control clock and sets one end of the capacitor to a predetermined potential by charging or discharging;
第 2の制御ク口ックに応じて前記キャパシタの他端の電圧を変化させ、 前記第 1のスィツチ回路により前記所定電位に設定された前記キャパシタの他端の電位 をバイアスさせる駆動回路と、  A drive circuit that changes the voltage at the other end of the capacitor according to a second control threshold, and biases the potential at the other end of the capacitor set to the predetermined potential by the first switch circuit;
第 3の制御クロックによりオン状態に切り換わり、 前記駆動回路によりバイァ スされた前記キャパシタの他端の電位を出力する第 2のスィツチ回路とを備え、 前記第 1〜第 3の制御クロックの設定により、 . 前記第 2のスィツチ回路をオフ状態に設定した後、 前記駆動回路による前記キ ャパシタのバイアスを中止し、 続いて前記第 1のスィツチ回路をオン状態に切り 換え、 A second switch circuit that is turned on by a third control clock and outputs a potential at the other end of the capacitor biased by the drive circuit; and setting the first to third control clocks. By. After setting the second switch circuit to the OFF state, stopping the bias of the capacitor by the drive circuit, and subsequently switching the first switch circuit to the ON state,
前記第 1のスィツチ回路をオフ状態に切り換えた後、 前記駆動回路により前記 キャパシタのバイアスを開始させ、 続いて前記第 2のスィッチ回路をオン状態に 設定する  After switching the first switch circuit to the off state, the drive circuit starts biasing the capacitor, and then sets the second switch circuit to the on state
ことを特徴とする D C— D Cコンバータ。  DC-DC converter characterized by the following:
7 . 内蔵の D C— D Cコンバータにより外部から供給される入力電源から内部動 作用の電源を生成する集積回路において、 7. An integrated circuit that generates power for internal operation from input power supplied externally by a built-in DC-DC converter,
前記 D C— D Cコンバータは、  The DC-DC converter is:
キャパシタと、  A capacitor,
第 1の制御クロックによりオン状態に切り換わり、 充電又は放電により前記キ ャパシタの一端を所定電位に設定する第 1のスィツチ回路と、  A first switch circuit that is turned on by a first control clock and sets one end of the capacitor to a predetermined potential by charging or discharging;
第 2の制御クロックに応じて前記キャパシタの他端の電圧を変化させ、 前記第 1のスィツチ回路により前記所定電位に設定された前記キャパシタの他端の電位 をバイアスさせる駆動回路と、  A drive circuit that changes the voltage at the other end of the capacitor according to a second control clock, and biases the potential at the other end of the capacitor set to the predetermined potential by the first switch circuit;
第 3の制御クロックによりオン状態に切り換わり、 前記駆動回路によりバイァ スされた前記キャパシタの他端の電位を出力する第 2のスィツチ回路とを備え、 前記第 1〜第 3の制御クロックの設定により、  A second switch circuit that is turned on by a third control clock and outputs a potential at the other end of the capacitor biased by the drive circuit; and setting the first to third control clocks. By
前記第 2のスィツチ回路をオフ状態に設定した後、 前記駆動回路による前記キ ャパシタのバイアスを中止し、 続いて前記第 1のスィツチ回路をオン状態に切り 換え、  After the second switch circuit is set to the off state, the bias of the capacitor by the drive circuit is stopped, and then the first switch circuit is switched to the on state.
前記第 1のスィツチ回路をオフ状態に切り換えた後、 前記駆動回路により前記 キャパシタのバイアスを開始させ、 続いて前記第 2のスィッチ回路をオン状態に 設定する  After switching the first switch circuit to the off state, the drive circuit starts biasing the capacitor, and then sets the second switch circuit to the on state
ことを特徴とする集積回路。  An integrated circuit characterized by the above.
8 . マトリックス状に画素を配置してなる表示部と、 前記表示部の画素を駆動す る駆動回路とを基板上に一体に形成してなるフラットディスプレイ装置において 前記駆動回路は、 8. A display unit having pixels arranged in a matrix, and driving the pixels of the display unit A flat display device formed integrally with a driving circuit on a substrate.
内蔵の D C— D Cコンバータにより外部から供給される入力電源から内部動作 用の電源を生成し、  The internal DC-DC converter generates power for internal operation from the input power supplied externally,
前記 D C— D Cコンバータは、  The DC-DC converter is:
キャパシタと、  A capacitor,
第 1の制御クロックによりオン状態に切り換わり、 充電又は放電により前記キ ャパシタの一端を所定電位に設定する第 1のスィツチ回路と、  A first switch circuit that is turned on by a first control clock and sets one end of the capacitor to a predetermined potential by charging or discharging;
第 2の制御クロックに応じて前記キャパシタの他端の電圧を変化させ、 前記第 1のスィツチ回路により前記所定電位に設定された前記キャパシタの他端の電位 をバイアスさせる駆動回路と、  A drive circuit that changes the voltage at the other end of the capacitor according to a second control clock, and biases the potential at the other end of the capacitor set to the predetermined potential by the first switch circuit;
第 3の制御クロックによりオン状態に切り換わり、 前記駆動回路によりバイァ スされた前記キャパシタの他端の電位を出力する第 2のスィツチ回路とを備え、 前記第 1〜第 3の制御クロックの設定により、  A second switch circuit that is turned on by a third control clock and outputs a potential at the other end of the capacitor biased by the drive circuit; and setting the first to third control clocks. By
前記第 2のスィツチ回路をオフ状態に設定した後、 前記駆動回路による前記キ ャパシタのバイアスを中止し、 続いて前記第 1のスィツチ回路をオン状態に切り 換え、  After the second switch circuit is set to the off state, the bias of the capacitor by the drive circuit is stopped, and then the first switch circuit is switched to the on state.
前記第 1のスィツチ回路をオフ状態に切り換えた後、 前記駆動回路により前記 キャパシタのバイアスを開始させ、 続いて前記第 2のスィッチ回路をオン状態に gk¾=. る  After the first switch circuit is turned off, the bias of the capacitor is started by the drive circuit, and then the second switch circuit is turned on gk¾ =.
ことを特徴とするフラットディスプレイ装置。  A flat display device characterized by the above-mentioned.
PCT/JP2003/016866 2003-01-24 2003-12-26 Comparator circuit, power supply circuit, integrated circuit, dc-dc converter, and flat display WO2004066497A1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003015507A JP2004229434A (en) 2003-01-24 2003-01-24 Dc-dc converter, integrated circuit and flat display device
JP2003-15507 2003-01-24
JP2003015505A JP2004229027A (en) 2003-01-24 2003-01-24 Comparator, power supply circuit, integrated circuit, and flat display unit
JP2003-15505 2003-01-24

Publications (1)

Publication Number Publication Date
WO2004066497A1 true WO2004066497A1 (en) 2004-08-05

Family

ID=32775186

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/016866 WO2004066497A1 (en) 2003-01-24 2003-12-26 Comparator circuit, power supply circuit, integrated circuit, dc-dc converter, and flat display

Country Status (1)

Country Link
WO (1) WO2004066497A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794561A (en) * 2008-12-26 2010-08-04 东部高科股份有限公司 AMP output protective circuit for LCD panel source driver and method thereof
CN103472283A (en) * 2013-09-25 2013-12-25 矽力杰半导体技术(杭州)有限公司 Voltage detection method and circuit and switching power supply with voltage detection circuit

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0385013A (en) * 1989-08-28 1991-04-10 Oki Electric Ind Co Ltd Chopper type comparator
JPH11340800A (en) * 1998-05-25 1999-12-10 Seiko Instruments Inc Comparator circuit with on and off function
JP2001078437A (en) * 1999-06-30 2001-03-23 Toshiba Corp Pump circuit
JP2001092345A (en) * 1999-09-21 2001-04-06 Fumitada Tagawa Learning system for music appreciation
JP2002191168A (en) * 2000-12-19 2002-07-05 Mitsumi Electric Co Ltd Dc-dc converter of charge pump type
JP2003249076A (en) * 2002-02-21 2003-09-05 Elpida Memory Inc Boosting potential generating circuit and control method
JP2004080895A (en) * 2002-08-16 2004-03-11 Citizen Watch Co Ltd Power generating circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0385013A (en) * 1989-08-28 1991-04-10 Oki Electric Ind Co Ltd Chopper type comparator
JPH11340800A (en) * 1998-05-25 1999-12-10 Seiko Instruments Inc Comparator circuit with on and off function
JP2001078437A (en) * 1999-06-30 2001-03-23 Toshiba Corp Pump circuit
JP2001092345A (en) * 1999-09-21 2001-04-06 Fumitada Tagawa Learning system for music appreciation
JP2002191168A (en) * 2000-12-19 2002-07-05 Mitsumi Electric Co Ltd Dc-dc converter of charge pump type
JP2003249076A (en) * 2002-02-21 2003-09-05 Elpida Memory Inc Boosting potential generating circuit and control method
JP2004080895A (en) * 2002-08-16 2004-03-11 Citizen Watch Co Ltd Power generating circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794561A (en) * 2008-12-26 2010-08-04 东部高科股份有限公司 AMP output protective circuit for LCD panel source driver and method thereof
CN103472283A (en) * 2013-09-25 2013-12-25 矽力杰半导体技术(杭州)有限公司 Voltage detection method and circuit and switching power supply with voltage detection circuit

Similar Documents

Publication Publication Date Title
US6278318B1 (en) Booster circuit associated with low-voltage power source
US10043432B2 (en) Emission driver and display device including the same
JP2002313925A (en) Semiconductor integrated circuit incorporating power supply circuit, liquid crystal display controller and portable electronic apparatus
JP2006338139A (en) Reference clock generation circuit, power supply circuit, driving circuit and electrooptical device
US20070019775A1 (en) Shift register circuit with high stability
WO2019080600A1 (en) Shutdown discharge circuit and related method, driving circuit and display device
JP2006513686A (en) Charge pump circuit
US20060071896A1 (en) Method of supplying power to scan line driving circuit, and power supply circuit
JP2007228679A (en) Charge pump circuit
JP2016526247A (en) Shift register unit and display device
US6650172B1 (en) Boost circuit with sequentially delayed activation of pump circuit stages
US7504869B2 (en) Frequency dividing circuit, power supply circuit and display device
JP6677383B2 (en) Electronic circuit, scanning circuit, display device, and method for extending life of electronic circuit
JP2001292563A (en) Charge-pump circuit
JP4969322B2 (en) Voltage generating circuit and image display device including the same
US7099166B2 (en) Voltage boosting circuit and method
US20050012542A1 (en) Power supply
US11263988B2 (en) Gate driving circuit and display device using the same
US20050200622A1 (en) Power supply circuit, driver IC using the power supply circuit, liquid crystal display device, and electronic instrument
US8072257B2 (en) Charge pump-type voltage booster circuit and semiconductor integrated circuit device
JP2004229434A (en) Dc-dc converter, integrated circuit and flat display device
US20050156923A1 (en) Voltage booster circuit, power supply circuit, and liquid crystal driver
JP2009017546A (en) Level shifter, interface drive circuit and video display system
WO2004066497A1 (en) Comparator circuit, power supply circuit, integrated circuit, dc-dc converter, and flat display
JP2007129828A (en) Charge pump circuit

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR SG US