WO2004026760A2 - Device and method - Google Patents

Device and method Download PDF

Info

Publication number
WO2004026760A2
WO2004026760A2 PCT/DE2003/000629 DE0300629W WO2004026760A2 WO 2004026760 A2 WO2004026760 A2 WO 2004026760A2 DE 0300629 W DE0300629 W DE 0300629W WO 2004026760 A2 WO2004026760 A2 WO 2004026760A2
Authority
WO
WIPO (PCT)
Prior art keywords
walls
etching
layer
cover layer
substrate
Prior art date
Application number
PCT/DE2003/000629
Other languages
German (de)
French (fr)
Other versions
WO2004026760A3 (en
Inventor
Lars Metzger
Frank Fischer
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO2004026760A2 publication Critical patent/WO2004026760A2/en
Publication of WO2004026760A3 publication Critical patent/WO2004026760A3/en

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00611—Processes for the planarisation of structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/033—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111—Bulk micromachining
    • B81C2201/0112—Bosch process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118—Processes for the planarization of structures
    • B81C2201/0119—Processes for the planarization of structures involving only addition of materials, i.e. additive planarization

Definitions

  • the invention is based on a device and a method according to the type of the independent claims.
  • niromechrome structures in particular in a silicon substrate, which have almost vertical edges, mainly physical-chemical dry etching processes, for example deep reactive ion etching, DRTE, are used.
  • An etching and a passivation cycle are carried out alternately. This results in a disturbing roughness of the surface in the form of so-called etching grooves.
  • This surface roughness is removed in accordance with generally known methods by means of high temperatures by thermal oxidation and subsequent etching of the oxide. The high temperatures are a disadvantage here.
  • the device according to the invention and the method according to the invention with the features of the independent claims have the advantage over the fact that a simple and inexpensive method for smoothing etching grooves is proposed.
  • the smoothing is done by the deposition of an Abdec layer, which in particular as
  • TEOS ozone layer is carried out at about 400 ° C. This has the advantage that on the one hand only one process step is required to smooth the etching grooves and on the other hand this process step can be carried out at a comparatively low temperature. This low deposition temperature makes it possible to use the method according to the invention in connection with CMOS technology, ie it is possible to To produce or provide CMOS structures and materials on the same substrate as the device according to the invention with the micromechanical structure.
  • the walls have etched grooves. This makes it possible to produce particularly deep walls in the substrate by means of deep etching processes, such as, for example, the DRIE process. It is also advantageous that the cover layer is provided as a TEOS ozone layer. This makes it possible to smooth the etching grooves in a particularly simple and cost-effective manner.
  • the cover layer smoothes its surface with respect to the interface with the walls. This makes it possible to smooth the surface roughness caused by the etching process, which is disruptive for optical microelectromechanical systems or also for microelectromechanical systems to be used in biology or in biological processes.
  • the walls have a high aspect ratio. This makes it possible to provide the micromechanical structure on the one hand with a smooth surface and on the other hand with deeply structured components that have small distances or deep, narrow trenches.
  • FIG. 1 shows the two steps of a known dry etching process
  • FIG. 2 the result of the known dry etching process
  • Figure 3 shows a known from the prior art possibility of smoothing etching grooves
  • Figure 4 shows an inventive device with a cover layer for smoothing the etching grooves.
  • FIG. 1 shows a substrate 10, into which a trench provided with the reference symbol 40 is to be made by means of a physico-chemical dry etching process.
  • a dry etching process alternately has an etching cycle and a passivation cycle.
  • the etching cycle is shown in the left part of FIG. 1.
  • an etching medium which is shown in the right part in FIG. 1 by means of various arrows and the reference number 34, acts on the substrate 10 in its areas not covered by the mask 32 and thus digs the trench 40 to a certain extent the depth of the
  • the etching step or the etching cycle is provided as an isotropic process, which is why the masking layer 32 is undercut a little.
  • a certain anisotropy of the etching process can be seen in the fact that the bottom surface of the trench 40, which is located parallel to the surface of the substrate 10 and is provided with the reference number 41 in FIG. 1, is attacked particularly strongly during the etching cycle.
  • the passivation process of the dry etching process is shown in the right part of FIG.
  • a passivating medium which is shown in the right part of FIG. 1 by means of several arrows and the reference number 36, is provided with the reference number 42 in the right part of FIG.
  • Passivation layer is introduced into the trench 40. Again, the coating layer 32 is provided unchanged to define the areas that are exposed to the dry etching process.
  • Substrate 10 acted on several etching cycles and passivation cycles of the dry etching method, as a result of which an almost vertical wall 20 was created in substrate 10.
  • the wall 20 has so-called etching grooves 22, which have arisen as a result of the alternating etching and passivation cycles of the dry etching process.
  • the trench 40 has formed in the substrate 10.
  • the Wall 20 is provided perpendicular to a main substrate plane, also indicated in FIG. 2 and provided with reference number 12. Again, the coating layer 32 serves to define the areas which are to be attacked by the etching process.
  • the vertical walls 20 with their etching grooves 22 are also referred to below as an etching profile.
  • a DRTE method ie a deep reactive loh etching method
  • the substrate 10 is provided in particular as a silicon substrate.
  • the cyclic repetition of the etching step forms the etching grooves 22. This results in a certain roughness of the side wall 20 of the trench 40. This roughness is disruptive for microelectromechanical components, such as, for example, optical micromechanical electrical components and microelectromechanical components to be used in biological processes, and must be smoothed according to the invention become.
  • the surface can be smoothed in accordance with a method which is generally known from the prior art, for example by thermal oxidation of the walls 20 and the silicon substrate 10 and a subsequent etching back step, i.e. removal of the oxide with media containing hydrofluoric acid.
  • a method which is generally known from the prior art, for example by thermal oxidation of the walls 20 and the silicon substrate 10 and a subsequent etching back step, i.e. removal of the oxide with media containing hydrofluoric acid.
  • FIG. 3 The substrate 10 and the etching grooves 22 are again shown in the left part of FIG. 3.
  • the etching grooves 22 and the surface of the silicon substrate 10 are shown superficially oxidized in the left part of FIG. 3, for which purpose an oxide layer is shown by reference number 100.
  • the components or the devices must be exposed to high temperatures of over 900 ° C.
  • the surface oxide layer 100 is then removed by means of a wet chemical process. This is shown in the right part of FIG. 3.
  • a disadvantage of the prior art is that the devices are exposed to a high temperature load and that two process steps, namely the generation of the surface oxide layer 100 and its wet chemical removal, must be provided for smoothing the etching grooves 22.
  • FIG. 4 shows the simple and inexpensive method according to the invention for smoothing the etching grooves 22.
  • the smoothing takes place here by the deposition of a TEOS ozone layer and can be carried out at 400 ° C. or below.
  • the TEOS ozone layer is also designated in FIG. 4 with the reference symbol 50 and in the following also in general referred to as cover layer 50.
  • the cover layer 50 has a surface 60 which is considerably smoother than the etching grooves 22. According to the invention, it is thus possible to smooth the etching grooves 22 with only a single process step. Another advantage is the low deposition temperature, which makes the process compatible with the materials used in CMOS technology. In Figure 4 is still
  • the substrate 10 and the trench 40 are shown.
  • the trench 40 has a wall 20 which carries the etching grooves 22.
  • the covering layer 50 according to the invention is provided on the silicon substrate 10, in particular in the area of the trench 40, ie in particular in the area of the walls 20, the smoothing of the surface 60 of the covering layer 50 being brought about by the fact that in the raised areas provided with the reference numeral 24 of the etching groove structure 22, less material of the covering layer 50 is deposited than in the areas of the etching groove structure 22 which are provided with the reference numeral 23 and are not raised a covering layer 50 is deposited on the walls 20, in particular by means of a TEOS ozone layer 50, the deposition of the covering layer 50 having a very conformal deposition behavior.
  • the deposition of the cover layer 50 results in an interface 21 on the wall 20 between the etched material and the cover layer 50.
  • the interface 21 corresponds to the surface of the substrate 10 having the etching grooves 22 directly after the etching process.
  • the conformal layer deposition of the covering layer 50 is determined by the reaction-determined process, in which a sufficient supply of realdione gases is ensured even in places that are difficult to access. Furthermore have the Realctionsmolelcüle after they have come to the substrate 10 in the ⁇ tzrillen Design or the ⁇ tzrillen Design 22 in Beriihrung, still enough energy to continue walking (surface diffusion) before they connect with the underlying silicon.
  • the trenches 40 not into the substrate 10, but into a layer applied above the substrate 10, for example, an epitaxially grown polysilicon layer or single-crystal silicon layer.
  • a layer can be provided, for example, above the substrate 10 on a sacrificial layer, so that the funnelion layer provided above the sacrificial layer is structured by the trenches 40.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

The invention relates to a device provided with a micromechanical structure and a method, wherein a relatively flat surface (60) of a covering layer is provided with walls (20) of the structure which have etching grooves adhering thereto.

Description

Vorrichtung und VerfahrenDevice and method
Stand der TechnikState of the art
Die Erfindung geht aus von einer Vorrichtung und einem Verfahren nach der Gattung der nebengeordneten Ansprüche. Zur Erzeugung von niikromechanischen Strukturen, insbesondere in einem Siliziumsubstrat, welche nahezu senkrechte Kanten aufweisen, werden überwiegend physikalisch-chemische Trockenätzverfahren, beispielsweise Deep Reactive Ion Etching, DRTE, verwendet. Hierbei wird alternierend ein Ätz- und ein Passivierungszyldus durchgeführt. Hierbei ergibt sich eine störende Rauhigkeit der Oberfläche in Form von sog. Ätzrillen. Diese Oberfläc enrauhigkeit wird gemäß allgemein bekannten Methoden mittels hohen Temperaturen durch thermische Oxidation und anschließendem Ätzen des Oxids entfernt. Die hohen Temperaturen sind hierbei von Nachteil.The invention is based on a device and a method according to the type of the independent claims. For the production of niromechrome structures, in particular in a silicon substrate, which have almost vertical edges, mainly physical-chemical dry etching processes, for example deep reactive ion etching, DRTE, are used. An etching and a passivation cycle are carried out alternately. This results in a disturbing roughness of the surface in the form of so-called etching grooves. This surface roughness is removed in accordance with generally known methods by means of high temperatures by thermal oxidation and subsequent etching of the oxide. The high temperatures are a disadvantage here.
Vorteile der ErfindungAdvantages of the invention
Die erfindungsgemäße Vorrichtung und das erfindungsgemäße Verfahren mit den Merkmalen der nebengeordneten Ansprüche haben dem gegenüber den Vorteil, dass ein einfaches und kostengünstiges Verfahren zur Glättung von Ätzrillen vorgeschlagen wird. Die Glättung erfolgt durch die Abscheidung einer Abdec schicht, die insbesondere alsThe device according to the invention and the method according to the invention with the features of the independent claims have the advantage over the fact that a simple and inexpensive method for smoothing etching grooves is proposed. The smoothing is done by the deposition of an Abdec layer, which in particular as
TEOS-Ozon-Schicht bei etwa 400°C durchgefiihrt wird. Dies hat den Vorteil, dass zum einen nur ein PiOzessschritt zur Glättung der Ätzrillen notwendig ist und das zum anderen dieser Prozessschritt bei einer vergleichsweise geringen Temperatur durchgeführt werden kann. Diese niedrige Abscheidetemperatur macht es möglich, das erfindungsgemäße Verfahren in Verbindung mit der CMOS-Technologie zu verwenden, d.h. es ist möglich, CMOS-Strukturen und -Materialien auf demselben Substrat wie die erfindungsgemäße Vorrichtung mit der mikromechanischen Struktur herzustellen bzw. vorzusehen.TEOS ozone layer is carried out at about 400 ° C. This has the advantage that on the one hand only one process step is required to smooth the etching grooves and on the other hand this process step can be carried out at a comparatively low temperature. This low deposition temperature makes it possible to use the method according to the invention in connection with CMOS technology, ie it is possible to To produce or provide CMOS structures and materials on the same substrate as the device according to the invention with the micromechanical structure.
Durch die in den Unteransprüchen angegebenen Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des in den nebengeordneten Ansprüchen angegebenen Verfahrens und der Vorrichtung möglich. Besonders vorteilhaft ist, dass die Wände Ätzrillen aufweisen. Hierdurch ist es möglich, mittels Tiefenätzverfahren, wie beispielsweise DRIE-Verfahren, besonders tiefe Wände im Substrat herzustellen. Weiterhin ist es von Vorteil, dass die Abdeckschicht als TEOS-Ozon-Schicht vorgesehen ist. Dadurch ist besonders einfach und kostengünstig eine Glättung der Ätzrillen möglich.The measures specified in the subclaims allow advantageous developments and improvements of the method and the device specified in the independent claims. It is particularly advantageous that the walls have etched grooves. This makes it possible to produce particularly deep walls in the substrate by means of deep etching processes, such as, for example, the DRIE process. It is also advantageous that the cover layer is provided as a TEOS ozone layer. This makes it possible to smooth the etching grooves in a particularly simple and cost-effective manner.
Weiterhin ist von Vorteil, dass die Abdeckschicht eine Glättung ihrer Oberfläche gegenüber der Grenzfläche zu den Wänden bewirkt. Dadurch ist es möglich, die durch den Ätzprozess hervorgerufene Oberflächenrauhigkeit, die für optische mikroelektromechanische Systeme oder auch für in der Biologie bzw. in biologischen Verfahren einzusetzende mikroelektromechanische Systeme störend ist, geglättet werden kann.It is also advantageous that the cover layer smoothes its surface with respect to the interface with the walls. This makes it possible to smooth the surface roughness caused by the etching process, which is disruptive for optical microelectromechanical systems or also for microelectromechanical systems to be used in biology or in biological processes.
Weiterhin ist es von Vorteil, dass die Wände ein hohes Aspektverhältnis aufweisen. Dadurch ist es möglich, die mikromechanische Struktur zum einen mit einer glatten Oberfläche und zum anderen mit tief stmkturierten Komponenten vorzusehen, die geringe Abstände bzw. tiefe schmale Gräben aufweisen.It is also advantageous that the walls have a high aspect ratio. This makes it possible to provide the micromechanical structure on the one hand with a smooth surface and on the other hand with deeply structured components that have small distances or deep, narrow trenches.
Zeichnungdrawing
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert.Embodiments of the invention are shown in the drawing and explained in more detail in the following description.
Es zeigen:Show it:
Figur 1 die beiden Schritte eines bekannten Trockenätzverfahrens,FIG. 1 shows the two steps of a known dry etching process,
Figur 2 das Resultat des bekannten Trockenätzprozesses,FIG. 2 the result of the known dry etching process,
Figur 3 eine aus dem Stand der Technik bekannte Möglichkeit der Glättung von Ätzrillen und Figur 4 eine erfindungsgemäße Vorrichtung mit einer Abdeckschicht zur Glättung der Ätzrillen.Figure 3 shows a known from the prior art possibility of smoothing etching grooves Figure 4 shows an inventive device with a cover layer for smoothing the etching grooves.
In Figur 1 ist ein Substrat 10 dargestellt, in welches mittels eines physikalischchemischen Trockenätzverfahrens ein mit dem Bezugszeichen 40 versehener Graben eingebracht werden soll. Ein solches Trockenätzverfahren weist alternierend einen Ätzzyklus auf und einen Passivierungszyklus auf. Der Ätzzyklus ist im linken Teil der Figur 1 dargestellt. Auf dem Substrat 10 befindet sich eine Maskierungsschicht 32, die solche Bereiche abdeckt, die nicht durch das Trockenätzverfahren geätzt werden sollen, welche also keine Gräben 40 aufweisen sollen. Während des Ätzzyklus ist vorgesehen, dass ein Ätzmedium, welches in Figur 1 im rechten Teil mittels verschiedener Pfeile und dem Bezugszeichen 34 dargestellt ist, auf das Substrat 10 in seinen nicht durch die Maske 32 abgedeckten Bereichen einwirkt und so den Graben 40 ein Stück weit in die Tiefe desFIG. 1 shows a substrate 10, into which a trench provided with the reference symbol 40 is to be made by means of a physico-chemical dry etching process. Such a dry etching process alternately has an etching cycle and a passivation cycle. The etching cycle is shown in the left part of FIG. 1. There is a masking layer 32 on the substrate 10, which covers those areas which should not be etched by the dry etching process and which should therefore not have any trenches 40. During the etching cycle, it is provided that an etching medium, which is shown in the right part in FIG. 1 by means of various arrows and the reference number 34, acts on the substrate 10 in its areas not covered by the mask 32 and thus digs the trench 40 to a certain extent the depth of the
Substrates 10 hineintreibt. Hierbei ist bei dem bekannten Trockenätzverfahren der Ätzschritt bzw. der Ätzzyklus als ein isotropes Verfahren vorgesehen, weshalb die Maskierungsschicht 32 ein Stück unterätzt wird. Es ist jedoch bei dem Ätzschritt so, dass eine gewisse Anisotropie des Ätzverfahrens darin zu sehen ist, dass die parallel zur Oberfläche des Substrats 10 befindliche und in Figur 1 mit dem Bezugszeichen 41 versehene Bodenfläche des Grabens 40 besonders stark während des Ätzzyklusses angegriffen wird. Im rechten Teil der Figur 1 ist der Passivierungsprozess des Trockenätzverfahrens dargestellt. Hierbei wird mittels eines Passivieningsmediums, welches im rechten Teil der Figur 1 mittels mehrerer Pfeile und dem Bezugszeichen 36 dargestellt ist, eine im rechten Teil der Figur 1 mit dem Bezugszeichen 42 verseheneDrives substrate 10. In the known dry etching process, the etching step or the etching cycle is provided as an isotropic process, which is why the masking layer 32 is undercut a little. However, it is the case with the etching step that a certain anisotropy of the etching process can be seen in the fact that the bottom surface of the trench 40, which is located parallel to the surface of the substrate 10 and is provided with the reference number 41 in FIG. 1, is attacked particularly strongly during the etching cycle. The passivation process of the dry etching process is shown in the right part of FIG. In this case, a passivating medium, which is shown in the right part of FIG. 1 by means of several arrows and the reference number 36, is provided with the reference number 42 in the right part of FIG
Passivierungsschicht in den Graben 40 eingebracht wird. Wiederum ist die Maslderungsschicht 32 unverändert zur Definition der Bereiche vorgesehen, die dem Trockenätzverfahren ausgesetzt sind.Passivation layer is introduced into the trench 40. Again, the coating layer 32 is provided unchanged to define the areas that are exposed to the dry etching process.
In Figur 2 ist das Resultat eines solchen Trockenätzverfahrens dargestellt. Auf dasThe result of such a dry etching process is shown in FIG. On the
Substrat 10 wirkten mehrere Ätzzyklen und Passivierungszyklen des Trockenätzverfahrens ein, wodurch eine nahezu senkrechte Wand 20 in dem Substrat 10 entstanden ist. Die Wand 20 trägt sog. Ätzrillen 22, welche durch die alternierend durchgeführten Ätz- und Passivierungszyklen des Trockenätzverfahrens entstanden sind. Als Resultat des Trockenätzverfahrens ist der Graben 40 im Substrat 10 entstanden. Die Wand 20 ist relativ zu einer ebenfalls in Figur 2 angedeuteten und mit dem Bezugszeichen 12 versehenen Hauptsubstratebene senkrecht vorgesehen. Wiederum dient die Maslderungsschicht 32 der Definition der Bereiche, welche durch das Ätzverfalrren angegriffen werden sollen. Die senkrechten Wände 20 mit ihren Ätzrillen 22 werden im Folgenden auch als Ätzprofil bezeichnet. Erfindungsgemäß wird als Trockenätzverfahren insbesondere ein DRTE-Verfahren, d.h. ein Deep Reactive loh Etching-Verfahren, eingesetzt. Hierbei handelt es sich während des Ätzzykluses um einen isotropen Silizium- Ätzprozess. Das Substrat 10 ist insbesondere als Siliziumsubstrat vorgesehen. Durch die zyklische Wiederholung des Ätzschrittes bilden sich die Ätzrillen 22. Hierdurch ergibt sich eine gewisse Rauhigkeit der Seitenwand 20 des Grabens 40. Diese Rauhigkeit ist für mikroelelctromechanische Bauelemente, wie z.B. optische mikromechanische elektrische Bauelemente und in biologischen Verfahren einzusetzende mikroelelctromechanische Bauelemente störend und muss erfindungsgemäß geglättet werden.Substrate 10 acted on several etching cycles and passivation cycles of the dry etching method, as a result of which an almost vertical wall 20 was created in substrate 10. The wall 20 has so-called etching grooves 22, which have arisen as a result of the alternating etching and passivation cycles of the dry etching process. As a result of the dry etching process, the trench 40 has formed in the substrate 10. The Wall 20 is provided perpendicular to a main substrate plane, also indicated in FIG. 2 and provided with reference number 12. Again, the coating layer 32 serves to define the areas which are to be attacked by the etching process. The vertical walls 20 with their etching grooves 22 are also referred to below as an etching profile. According to the invention, a DRTE method, ie a deep reactive loh etching method, is used in particular as the dry etching method. This is an isotropic silicon etching process during the etching cycle. The substrate 10 is provided in particular as a silicon substrate. The cyclic repetition of the etching step forms the etching grooves 22. This results in a certain roughness of the side wall 20 of the trench 40. This roughness is disruptive for microelectromechanical components, such as, for example, optical micromechanical electrical components and microelectromechanical components to be used in biological processes, and must be smoothed according to the invention become.
Die Glättung der Oberfläche kann gemäß einem aus dem Stand der Technik allgemein bekannten Verfahren, beispielsweise durch eine thermische Oxidation der Wände 20 und des Siliziumsubstrats 10 und einem anschließenden Rückätzschritt, d.h. einer Entfernung des Oxides mit flusssäurehaltigen Medien erfolgen. Dies ist in Figur 3 dargestellt. Im linken Teil der Figur 3 ist wiederum das Substrat 10 und die Ätzrillen 22 dargestellt. Die Ätzrillen 22 und die Oberfläche des Siliziumsubstrates 10 sind im linken Teil der Figur 3 oberflächlich oxidiert dargestellt, wozu mittels des Bezugszeichens 100 eine Oxidschicht dargestellt ist. Zur Erzeugung dieser oberflächlichen Oxidschicht 100 müssen die Bauelemente bzw. die Vorrichtungen hohen Temperaturen von über 900°C ausgesetzt werden. Im Anschluss daran wird die oberflächliche Oxidschicht 100 mittels eines nasschemischen Prozesses entfernt. Dies ist in dem rechten Teil der Figur 3 dargestellt.The surface can be smoothed in accordance with a method which is generally known from the prior art, for example by thermal oxidation of the walls 20 and the silicon substrate 10 and a subsequent etching back step, i.e. removal of the oxide with media containing hydrofluoric acid. This is shown in Figure 3. The substrate 10 and the etching grooves 22 are again shown in the left part of FIG. 3. The etching grooves 22 and the surface of the silicon substrate 10 are shown superficially oxidized in the left part of FIG. 3, for which purpose an oxide layer is shown by reference number 100. To produce this superficial oxide layer 100, the components or the devices must be exposed to high temperatures of over 900 ° C. The surface oxide layer 100 is then removed by means of a wet chemical process. This is shown in the right part of FIG. 3.
Dort ist lediglich das Substrat 10 und eine glatte Oberfläche 110 dargestellt, wobei die Ätzrillen 22 entfernt sind. Nachteilig beim Stand der Technik ist, dass die Voirichtungen einer hohen Temperaturbelastung ausgesetzt sind und dass zur Glättung der Ätzrillen 22 zwei Verfahrensschritte, nämlich die Erzeugung der oberflächlichen Oxidschicht 100 und deren nasschemische Entfernung vorgesehen sein muss.Only the substrate 10 and a smooth surface 110 are shown there, the etching grooves 22 being removed. A disadvantage of the prior art is that the devices are exposed to a high temperature load and that two process steps, namely the generation of the surface oxide layer 100 and its wet chemical removal, must be provided for smoothing the etching grooves 22.
hi Figur 4 ist das erfindungsgemäße einfache und kostengünstige Verfahren zur Glättung der Ätzrillen 22 dargestellt. Die Glättung erfolgt hier durch die Abscheidung einer TEOS- Ozon-Schicht und kann bei 400°C oder darunter erfolgen. Die TEOS-Ozon-Schicht wird in Figur 4 auch mit dem Bezugszeichen 50 bezeichnet und im Folgenden auch allgemein als Abdeckschicht 50 bezeiclmet. Die Abdeckschicht 50 weist eine Oberfläche 60 auf, die wesentlich glatter ist als die Ätzrillen 22. Damit ist es erfmdungsgemäß möglich, eine Glättung der Ätzrillen 22 mit lediglich einem einzigen Prozessschritt durchzuführen. Ein weiterer Vorteil ist die niedrige Abscheidetemperatur, wodurch das Verfahren zu den in der CMOS-Technologie verwendeten Materialien kompatibel ist. In Figur 4 ist weiterhinFIG. 4 shows the simple and inexpensive method according to the invention for smoothing the etching grooves 22. The smoothing takes place here by the deposition of a TEOS ozone layer and can be carried out at 400 ° C. or below. The TEOS ozone layer is also designated in FIG. 4 with the reference symbol 50 and in the following also in general referred to as cover layer 50. The cover layer 50 has a surface 60 which is considerably smoother than the etching grooves 22. According to the invention, it is thus possible to smooth the etching grooves 22 with only a single process step. Another advantage is the low deposition temperature, which makes the process compatible with the materials used in CMOS technology. In Figure 4 is still
•das Substrat 10 und der Graben 40 dargestellt. Der Graben 40 weist eine Wand 20 auf, welche die Ätzrillen 22 trägt. Auf dem Siliziumsubstrat 10 ist insbesondere im Bereich des Grabens 40, d.h. insbesondere im Bereich der Wände 20, die erfindungsgemäße Abdeckschicht 50 vorgesehen, wobei die Glättung der Oberfläche 60 der Abdeckschicht 50 dadurch hervorgerufen wird, dass in den mit dem Bezugszeichen 24 versehenen, erhabenen Bereichen der Ätzrillen Struktur 22 sich weniger Material der Abdeckschicht 50 abscheidet als in den mit dem Bezugszeichen 23 versehenen, nicht erhabenen Bereichen der Ätzrillenstruktur 22. Bei dem erfϊndungsgemäßen Verfahren und entsprechend der erfindungsgemäßen Vorrichtung wird zur Glättung der Ätzrillen 22 über den geätzten Strukturen, d.h. insbesondere über den Wänden 20 eine Abdeckschicht 50, insbesondere mittels einer TEOS-Ozon-Schicht 50, abgeschieden, wobei die Abscheidung der Abdeckschicht 50 ein sehr konformes Abscheideverhalten aufweist. Durch die Abscheidung der Abdeckschicht 50 ergibt sich an der Wand 20 eine Grenzfläche 21 zwischen dem geätzten Material und der Abdeckschicht 50. Die Grenzfläche 21 entspricht der die Ätzrillen 22 aufweisende Oberfläche des Substrats 10 direld nach dem Ätzvorgang. Die konforme Schichtabscheidung der Abdeckschicht 50 wird durch den reaktionsbestimmten Prozess, bei dem eine ausreichende Zufuhr von Realdionsgasen auch an schwer zugänglichen Stellen gewährleistet ist, bestimmt. Desweiteren besitzen die Realctionsmolelcüle, nachdem sie mit dem Substrat 10 in der Ätzrillenstruktur oder an der Ätzrillenstruktur 22 in Beriihrung gekommen sind, noch genügend Energie, um weiter zu wandern (Oberflächendiffusion),, bevor sie sich mit dem darunter liegenden Silizium verbinden. Aufgrund der vermehrten Ablagerung der Reaktanten in der Ätzrille, d.h. in dem mit dem Bezugszeichen 23 bezeichneten, nicht erhabenen Bereich der Ätzrille, wird eine Glättung erzielt, so dass die Oberfläche 60 der Abdeckschicht besonders glatt gegenüber den Ätzrillen 22 vorgesehen ist. • The substrate 10 and the trench 40 are shown. The trench 40 has a wall 20 which carries the etching grooves 22. The covering layer 50 according to the invention is provided on the silicon substrate 10, in particular in the area of the trench 40, ie in particular in the area of the walls 20, the smoothing of the surface 60 of the covering layer 50 being brought about by the fact that in the raised areas provided with the reference numeral 24 of the etching groove structure 22, less material of the covering layer 50 is deposited than in the areas of the etching groove structure 22 which are provided with the reference numeral 23 and are not raised a covering layer 50 is deposited on the walls 20, in particular by means of a TEOS ozone layer 50, the deposition of the covering layer 50 having a very conformal deposition behavior. The deposition of the cover layer 50 results in an interface 21 on the wall 20 between the etched material and the cover layer 50. The interface 21 corresponds to the surface of the substrate 10 having the etching grooves 22 directly after the etching process. The conformal layer deposition of the covering layer 50 is determined by the reaction-determined process, in which a sufficient supply of realdione gases is ensured even in places that are difficult to access. Furthermore have the Realctionsmolelcüle after they have come to the substrate 10 in the Ätzrillenstruktur or the Ätzrillenstruktur 22 in Beriihrung, still enough energy to continue walking (surface diffusion) before they connect with the underlying silicon. Due to the increased deposition of the reactants in the etching groove, ie in the non-raised area of the etching groove denoted by reference numeral 23, smoothing is achieved, so that the surface 60 of the cover layer is provided particularly smoothly with respect to the etching grooves 22.
Erfindungsgemäß ist es vorteilhaft, dass dadurch besonders hohe Aspektverhältnisse von mikromechanischen Strukturen auf einem Substrat 10 vorgesehen sein können. Erfindungsgemäß ist es durchaus auch vorgesehen, dass die Gräben 40 nicht in das Substrat 10, sondern in eine, oberhalb des Substrates 10 aufgebrachte Schicht, beispielsweise eine epitaktisch aufgewachsene Polysiliziumschicht oder einkristalline Siliziumschicht, eingebracht werden. Eine solche Schicht kann beispielsweise oberhalb des Substrats 10 auf einer Opferschicht vorgesehen sein, so dass durch die Gräben 40 die oberhalb der Opferschicht vorgesehene Funldionsschicht strukturiert wird. Hierdurch ist es möglich, erfindungsgemäß verschiedenste mikromechanische Vorrichtungen, wie beispielsweise Beschleunigungssensoren, Drehratensensoren o.a. herzustellen, wobei die Wände 20 aufgrund der aufliegenden abgeschiedenen Abdeckschicht 50 eine besonders glatte Oberfläche 60 aufweisen. According to the invention, it is advantageous that particularly high aspect ratios of micromechanical structures can be provided on a substrate 10. According to the invention, there is also provision for the trenches 40 not into the substrate 10, but into a layer applied above the substrate 10, for example, an epitaxially grown polysilicon layer or single-crystal silicon layer. Such a layer can be provided, for example, above the substrate 10 on a sacrificial layer, so that the funnelion layer provided above the sacrificial layer is structured by the trenches 40. This makes it possible, according to the invention, to produce a wide variety of micromechanical devices, such as, for example, acceleration sensors, rotation rate sensors or the like, the walls 20 having a particularly smooth surface 60 due to the deposited covering layer 50.

Claims

Ansprüche Expectations
1. Vomchtung mit einer milσomechanischen Stnüctur auf einem Substrat (10), wobei die Struktur nahezu senkrechte Wände (20) relativ zur Hauptsubstratebene (12) aufweist, dadurch gekennzeichnet, dass eine Abdeckschicht (50) auf den Wänden (20) eine vergleichsweise glatte Oberfläche (60) aufweist und dass eine, gegenüber der Abdeckschicht (50) tiefer gelegene Grenzfläche (21) zwischen der Abdeckschicht und den Wänden (20) weniger glatt vorgesehen ist.1. With a milσomechanical structure on a substrate (10), the structure having almost vertical walls (20) relative to the main substrate plane (12), characterized in that a covering layer (50) on the walls (20) has a comparatively smooth surface (60) and that an interface (21) located lower than the cover layer (50) between the cover layer and the walls (20) is provided less smoothly.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Wände (20) Ätzrillen (22) aufweisen.2. Device according to claim 1, characterized in that the walls (20) have etching grooves (22).
3. Vomchtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Abdeckschicht (50) als TEOS-Ozon-Schicht vorgesehen ist.3. Device according to one of the preceding claims, characterized in that the cover layer (50) is provided as a TEOS ozone layer.
4. Vomchtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Abdeckschicht eine Glättung ihrer Oberfläche (60) gegenüber der Grenzfläche (21) zu den Wänden (20) bewirld.4. Device according to one of the preceding claims, characterized in that the cover layer smoothes its surface (60) with respect to the interface (21) to the walls (20).
5. Vorrichtung nach einem der vorhergehenden Anspräche, dadurch gekennzeichnet, dass die Wände (20) ein hohes Aspektverhältnis aufweisen.5. Device according to one of the preceding claims, characterized in that the walls (20) have a high aspect ratio.
6. Verfahren zur Herstellung einer mikromechanischen Struktur auf einem Substrat (10), wobei die Struktur nahezu senkrechte Wände (20) relativ zur Hauptsubstratebene (12) aufweist, dadurch gekennzeichnet, dass die Wände (20) mit einer Abdeckschicht (50) versehen werden, wobei die Abdeckschicht (50) eine glattere Oberfläche (60) aufweist als die Grenzfläche (21) zwischen der Abdeckschicht (50) und den Wänden (20).6. A method for producing a micromechanical structure on a substrate (10), the structure having almost vertical walls (20) relative to the main substrate plane (12), characterized in that the walls (20) are provided with a cover layer (50), wherein the cover layer (50) is a Smoother surface (60) than the interface (21) between the cover layer (50) and the walls (20).
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Wände (20) mittels eines Ätzrillen (22) erzeugenden Ätzverfahrens, insbesondere ein7. The method according to claim 6, characterized in that the walls (20) by means of an etching process, in particular an etching grooves (22)
Trockenätzverfahren, hergestellt werden.Dry etching process.
8. Verfaliren nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die Abdeckschicht (50) mittels eines Niedertemperaturverfahrens abgeschieden wird und insbesondere eine TEOS-Ozon-Schicht ist. ' 8. Verfaliren according to claim 6 or 7, characterized in that the cover layer (50) is deposited by means of a low temperature process and in particular is a TEOS ozone layer. '
PCT/DE2003/000629 2002-09-17 2003-02-27 Device and method WO2004026760A2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2002143010 DE10243010A1 (en) 2002-09-17 2002-09-17 Device used as an acceleration sensor or rotary sensor has a covering layer with a smooth surface formed on the walls of the structure
DE10243010.1 2002-09-17

Publications (2)

Publication Number Publication Date
WO2004026760A2 true WO2004026760A2 (en) 2004-04-01
WO2004026760A3 WO2004026760A3 (en) 2005-01-27

Family

ID=31896064

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/000629 WO2004026760A2 (en) 2002-09-17 2003-02-27 Device and method

Country Status (2)

Country Link
DE (1) DE10243010A1 (en)
WO (1) WO2004026760A2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220230886A1 (en) * 2021-01-19 2022-07-21 Robert Bosch Gmbh Method for forming a trench in a first semiconductor layer of a multi-layer system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397420A (en) * 1991-03-03 1995-03-14 Nippondenso Co., Ltd. Fine structure forming device
US20020072163A1 (en) * 2000-08-24 2002-06-13 Ark-Chew Wong Module and method of making same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397420A (en) * 1991-03-03 1995-03-14 Nippondenso Co., Ltd. Fine structure forming device
US20020072163A1 (en) * 2000-08-24 2002-06-13 Ark-Chew Wong Module and method of making same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MULLER L ET AL: "Electrical isolation process for molded, high-aspect-ratio polysilicon microstructures" PROCEEDINGS IEEE THIRTEENTH ANNUAL INTERNATIONAL CONFERENCE ON MICRO ELECTRO MECHANICAL SYSTEMS JAPAN, 23. Januar 2000 (2000-01-23), Seiten 590-595, XP010377194 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220230886A1 (en) * 2021-01-19 2022-07-21 Robert Bosch Gmbh Method for forming a trench in a first semiconductor layer of a multi-layer system
US12094717B2 (en) * 2021-01-19 2024-09-17 Robert Bosch Gmbh Method for forming a trench in a first semiconductor layer of a multi-layer system

Also Published As

Publication number Publication date
DE10243010A1 (en) 2004-03-25
WO2004026760A3 (en) 2005-01-27

Similar Documents

Publication Publication Date Title
DE69423010T2 (en) METHOD FOR GENERATING CAVITY STRUCTURES
DE19680590B4 (en) Method for producing acceleration sensors
DE102011080978B4 (en) Method for producing a micromechanical structure
EP1169650B1 (en) Different sacrificial layer thickness under fixed and movable electrodes (capacitive acceleration sensor)
DE102008027193A1 (en) A method of manufacturing a semiconductor device including a trench-forming method
DE102005010080A1 (en) Method for producing a thin-film structure
DE102019210285B4 (en) Creating a buried cavity in a semiconductor substrate
DE19922257A1 (en) Process for building in slits in silicon wafers comprises producing hole structures longitudinal to the slits by pore etching, and connecting the hole structures to the slits by chemical etching
EP0166893B1 (en) Dry-etching process
DE10161202C1 (en) Reducing the thickness of a silicon substrate which has been made porous comprises making porous the rear side of the substrate lying opposite a front side which has been made porous, then removing the porous material formed
EP0282820A1 (en) Method for producing contact holes with sloping walls in intermediate oxide layers
DE10146574A1 (en) Manufacturing process of a micro material piece
DE102004043357B4 (en) Method for producing a micromechanical sensor element
WO2004026760A2 (en) Device and method
DE10222499A1 (en) Production of a component used as a temperature or flow sensor comprises forming a layer covering the surface region in a carrier material to form a planar topography of the component
DE10318568A1 (en) Silicon substrate with positive etching profiles with a defined angle of repose and method of production
EP3790839B1 (en) Method for producing a sequencing unit for sequencing a biochemical material
DE102008024949B3 (en) A method of fabricating a field plate in a trench of a power transistor
EP1360143A2 (en) Method for producing surface micromechanical structures, and sensor
EP2217526B1 (en) Method for producing micromechanical structures having a protruding lateral wall progression or an adjustable angle of inclination
DE10102993A1 (en) Production of a micromechanical component comprises preparing a substrate, structuring the front side and partially covering the structured front side with a protective layer
EP1966076A1 (en) Method for producing a membrane on a semiconductor substrate and micromechanical component with such a membrane
DE102009027321A1 (en) Method for producing electrical interlayer connection in substrate of micro-component or sensor, involves opening mask layer over substrate area provided for electrical interlayer connection, where mask layer is applied on substrate
DE4336774A1 (en) Method for producing structures
DE10333995B4 (en) Method for etching a semiconductor material

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP