WO2004024619A1

WO2004024619A1 - 基板処理方法

Info

Publication number: WO2004024619A1
Application number: PCT/JP2003/011627
Authority: WO
Inventors: Mitsuhiro Yuasa; Keiichi Enjoji
Original assignee: Tokyo Electron Limited
Priority date: 2002-09-11
Filing date: 2003-09-11
Publication date: 2004-03-25
Also published as: AU2003268637A1; JP2004098245A

Abstract

MEMSデバイスを構成する複数の構造体(101')が表面に形成された基板(100)上に、有機レジスト材料を滴下ノズルから滴下すると共に、滴下ノズルと基板(100)とを相対的に移動させ、液状膜を形成する。さらに、この液状膜を熱処理してレジスト膜(120)を形成する。次いで、レジスト膜(120)を露光・現像して所定のパターンが構成されるようにパターニングした後、基板(100)を、それぞれが構造体(101')を有する複数の部分に分割するようにドライエッチングする。

Description

明細書

基板処理方法技術分野

本発明は、表面に微細構造体が形成された素子基板を処理する基板処理方法に関する。背景技術

近年、 MEM S (Micro Electro Mechanical System) と呼ばれる微細な 3次元構造を有する電子デバイスが開発されている。このような MEM Sデバイスとして、例えば、 R Fスィッチ、光スィッチ、加速度センサ、圧力センサ、レゾネータ、ァクチユエータ等のデバイスが開発されている。

例えば、 MEM Sデバイスは、自由端を有する片持梁構造、いわゆるカンチレバーを備える。例えば、図 1に示すような、 2本の R F信号線の間の接続を切り替える R Fスィッチは、 R F信号線の一方に接続され、他方の信号線の上方まで延びる、導体から成るカンチレバーを備える。

例えば、他方の信号線に正電圧が印加されたときに、その表面に発生する正電荷によって、カンチレバー先端の表面には負電荷が発生し、両者の間に静電吸引力が発生する。この力により、カンチレバーは下方に湾曲する。カンチレバーの先端には絶縁体が設けられており、絶縁体と他方の信号線とが接触すると、容量 '結合により 2本の R F信号線は高周波的に接続される。電圧印加が停止されると静電力は消失し、カンチレバーはその弾性により他方の R F信号線から離間する。このように、 R Fスィッチは、 2本の R F信号線の間の高周波接続のオン'オフを切り替える。

上記のような MEM Sデバイスの製造においては、下記（1 ) および（2 ) に示すような問題がある。

( 1 ) ME M Sデバイスの製造工程では、カンチレバー等の微細構造体を基板表面に形成した後に、さらに、成膜、エッチング等を行う場合がある。例えば、図 1に示すような R Fスィッチでは、カンチレバーを形成した後、基板にトレンチを形成し、該トレンチ内に金属を埋め込み、電極パッドを形成する。

トレンチの形成は、通常、以下のように行われる。まず、基板表面上に S O G (Spin On Glass) 膜をスピン塗布し、次いで、 S O G膜上にレジスト膜をスピ. ン塗布する。次いで、レジスト膜を露光 '現像してパターニングする。さらに、 . レジスト膜をマスクとして S O G膜をエッチングする。最後に、 S O Gfl莫をハードマスクとして基板表面をエッチングし、トレンチを形成する。

上記のように、 S O G膜およびレジスト膜は、スピン塗布によって形成する。しかし、基板を高速回転させながら膜形成剤を塗布するスピン塗布工程において、回転に伴う遠心力により基板表面の微細構造体が損傷を受ける場合がある。このため、工程歩留まりが低下し、製造コストが増大する虞がある。

このようなスピン塗布時の微細構造体の損傷を防止するために、例えば、日本国特開平 7— 2 4 0 3 9 5号公報に開示されているように、保護構造あるいは支持構造を設けて、カンチレバー等の微細構造を保護あるいは支持する方法が提案されている。し力し、このような保護/支持構造を形成し、その後、これらを除去する工程により、工程数が增カ卩し、製造コストが増大する。

また、ハードマスクとしての膜形成に限定されず、上記のように微細構造体を形成した後に、絶縁膜を成膜する場合にも同様の問題が生じる。すなわち、微細構造体を基板表面に形成した後に、例えば、カンチレバーの下側に形成された溝を埋め込むように絶縁膜を形成する場合、溝内に均一に成膜できないことがある。何故なら、例えば、 P V Dを用いた場合には、カンチレバーの陰になる部分に成膜できず、また、 C V Dを用いた場合には、原料ガスがカンチレバーの裏側に回り込み難く、ボイドが形成され易いからである。従って、このような絶縁膜を形成する場合には、カンチレバーの下方にも均一に成膜されるように、スピン塗布法を使用することになる。し力し、上記のように、スピン塗布法を用いた場合には、基板表面の微細構造体が損傷を受け易い。

このように、表面に微細構造体を有する MEM Sデバイス等の半導体デバイスの製造には、スピン塗布工程において微細構造体が損傷を受け易く、製品コストが増大する虞があった。

( 2 ) MEM Sデバイスチップの基板からの切り出し（ダイシング）は、通常、ダイシングソーを用いた切削加工により行われる。

通常、ダイシングは、基板表面を膜等で保護した状態で行われるので、切削粉の付着は防止可能である。し力し、表面に微細構造体を有する MEM Sデバイスでは、この方法は採用できず、微細構造体が基板表面に露出した状態でダイシングする場合がある。この場合、通常と同様の処理を行うと、切削粉が微細構造体に付着し易いので、付着した切削粉による微細構造体の汚染あるいは損傷等により歩留まりが低下し、製造コストの増大を招く。

このように、表面に微細構造体を有する MEM Sデバイス等の半導体デバイスの製造では、ダイシング工程において高い歩留まりが得られず、製造コストが増大する虞があった。発明の開示

上記実状に鑑みて、本発明は、製造コストの低減が可能な、表面に微細構造体が形成された素子基板を処理する基板処理方法を提供することを目的とする。また、本発明は、表面に微細構造体が形成された素子基板の表面に、高い信頼性で塗布膜を形成可能な基板処理方法を提供することを別の目的とする。

さらに、本発明は、表面に微細構造体が形成された素子基板を、高い信頼性で分割可能な基板処理方法を提供することを他の目的とする。

上記目的を達成するため、本発明の第 1の観点に係る基板処理方法は、表面に微細構造体を備える素子基板を用意する工程と、

前記素子基板の表面に所定の膜形成剤を含有する液体を滴下ノズルから滴下する工程と、

前記素子基板と前記滴下ノズルとを相対的に移動させて、前記素子基板の表面に液状膜を形成する工程と、

前記液状膜に熱処理を施し、塗布膜を形成する工程と、

を備える、ことを特 ί敷とする。上記方法において、例えば、前記塗布膜は有機レジスト材料から構成され、前記塗布膜をレジストマスクとして用いて前記素子基板の表面をドライエッチングする工程をさらに備えてもよい。

前記エッチング工程にて、前記素子基板が複数の部分に分割されるようにエツチングするようにしてもよい。

上記方法において、例えば、前記塗布膜は絶縁膜を構成してもよい。

上記方法において、例えば、前記塗布膜は無機絶縁材料から構成され、前記塗布膜をハードマスクとして用いて前記素子基板の表面をドライエツチングする工程をさらに備えてもよい。

上記方法において、前記液状膜形成工程では、前記素子基板に発生する応力が少なくとも微細構造体の破壊応力より小さくなるように、好ましくは微細構造体の降伏応力よりも小さくなるように、前記素子基板を移動させるようにしてもよレ、。

上記目的を達成するため、本発明の第 2の観点に係る基板処理方法は、表面に複数の微細構造体を備える素子基板を用意する工程と、

前記素子基板上にレジスト膜を形成する工程と、

前記レジスト膜を所定のパターンが構成されるようにパターユングする工程と、パターニングされた前記レジスト膜をマスクとして、前記素子基板を、それぞれが微細構造体を有する複数の部分に分割するようにドライエッチングする工程と、

を備える、ことを特徴とする。

上記方法において、前記レジスト膜形成工程は、前記素子基板上に有機レジスト材料を滴下ノズルから滴下すると共に、当該滴下ノズルと前記素子基板とを相対的に移動させる工程を含むようにしてもよい。

前記移動工程にて、前記素子基板を所定方向に移動させると共に、前記滴下ノズルを前記素子基板の移動方向と直角方向にトラバースさせるようにしてもよい。上記目的を達成するため、本発明の第 3の観点に係る基板処理方法は、表面に複数の微細構造体を備える素子基板を用意する工程と、前記素子基板上に絶縁膜を形成する工程と、

前記素子基板上にレジスト β莫を形成する工程と、

前記レジスト膜を所定のパターンが構成されるようにパターニングする工程と、前記絶縁膜をハードマスクとして、前記素子基板の表面をドライエッチングする工程と、

パターユングされた前記レジスト膜をマスクとして、前記素子基板を、それぞれが微細構造体を有する複数の部分に分割するようにドライエッチングする工程と、

を備える、ことを特 ί敫とする。

上記方法において、前記絶縁膜形成工程及び前記レジスト膜形成工程は、それぞれ、前記素子基板上に有機レジスト材料若しくは無機絶縁材料を滴下ノズルから滴下すると共に、当該滴下ノズルと前記素子基板とを相対的に移動させる工程を含むようにしてもよレ、。

図面の簡単な説明

図 1は、微細電気機械 (MEM S ) R Fスィッチの構成を示す概略図である。図 2 A〜Hは、本発明の第 1の実施形態にかかる基板処理方法の主要な工程に対応する基板の断面図である。

図 3は、スキャン塗布法の一例を示す模式図である。

図 4 A〜 Fは、本発明の第 2の実施形態にかかる基板処理方法の主要な工程に対応する基板の断面図である。

図 5は、スキャン塗布法の別の例を示す模式図である。

発明を実施するための最良の形態

(第 1の実施形態）

本発明の第 1の実施形態にかかる基板処理方法について、以下、図面を参照して説明する。

第 1の実施形態では、 MEM S (Micro Electro Mechanical System) デバイスが形成された基板を製造する場合について説明する。

第 1の実施形態にかかる MEMSデバイスは、シリコン単結晶から成る基板 1 00に、例えば、図 1に示すような RFスィッチ, 101が形成されて構成されてレ、る。 RFスィッチ 101は、シリコン窒化膜等から成る絶縁膜 102を介して形成されている。

図 1に示す RFスィッチ 101は、絶縁膜 102上に形成された導体層から成る 2本の RF信号線 103 a， 103 bを隔てる位置に設けられ、これらの接続のオン ·オフを切り替える。 RFスィッチ 101は、一方の RF信号線 103 a に接続され、他方の RF信号線 103 bの上方まで延びるカンチレバー 104を備える。カンチレバー 104は、所定の弾性を有する導体材料から構成されている。また、カンチレバー 104の先端の他方の RF信号線 103 bと対向する部分には、絶縁体 105が配置されている。

また、カンチレバー 104の近傍には、絶縁膜 102を貫通し、基板 100の表面に形成されたトレンチ 106に、導体が埋め込まれて構成されたパッド電極 107が設けられている。パッド電極 107は、 RFスィッチ 101の動作用制御信号を入力するための外部入力端を構成し、 RF信号線 103 a, 103 bのレヽずれか一方に接続されている。

RFスィッチ 101は、以下のように動作する。まず、他方の RF信号線 10 3 bに、例えば、正電圧が印加されると、その表面には正電荷が発生する。このとき、カンチレバー 104の表面には負電荷が誘起され、両者の間に静電吸引力が発生する。この力により、カンチレバー 104は下方に湾曲する。カンチレバ -104の先端の絶縁体 105と、他方の R F信号線 103 bとが接触すると、容量結合により 2本の RF信号線 103 a, 103 bは高周波的に接続される。電圧印加が停止されると静電力は消失し、カンチレバー 104は、その弾性により他方の RF信号線 103 bから離間する。このようにして、 RFスィッチ 10 1は、 2本の RF信号線 103 a， 103 bの間の高周波接続のオン 'オフを切り替える。

以下、上記 RFスィツチ 101のような MEMSデバイスを構成する基板 10 0に、トレンチ 106を形成する方法について説明する。図 2 A乃至図 2 Hに、主要な製造工程に対応する基板 100の断面図を示す。

まず、図 2 Aに示すように、図 1に示した RFスィッチのような 3次元の構造体 10 が表面に形成された基板 100を用意する。なお、理解を容易にするため、図 2 A乃至図 2Hにおいて、構造体 101' は、網掛け部を以て表す。次いで、図 2Bに示すように、用意した構造体 101 ' が表面に形成された基板 100上に、 SOG (Spin On Glass) 膜 1 10を形成する。ここで、 SOG 膜 1 10は、以下に述べるスキャン塗布法を用いて形成される。

図 3を参照して、スキャン塗布法では、シラノール（S i (OH)₄) 等の膜形成剤を含有する公知の SOG材料から成る液体を滴下ノズル 1 1 1から基板 10 0に滴下する。図示するように、滴下ノズル 1 11は、基板 100に対して、所定の移動パターン及び所定の速度で相対的に移動される。より詳細には、滴下ノズル 1 1 1は、例えば、 X方向に移動されると共に、 X方向と直角な Y方向にトラバースされて、基板 100の表面全体に、所定厚さの液状膜 1 10' を形成する。このようにして、スキャン塗布法により、基板 100の表面上には、液状膜 1 10，が形成され、弓 Iき続いて熱処理を行うことにより、溶剤が除去されて膜形成成分が重合して SO G膜 1 10が形成される。ここで、 SOG材料としては、公知の SO G材料が任意に使用可能であるが、好ましくは、膜構造が無機絶縁材料から構成されるように選択される。

上記スキャン塗布法を用いた SOG膜 1 10の形成では、一般的なスピン塗布法を用いる場合と異なり、基板 100を高速で回転させることなく SOG膜 1 1 0を形成することができる。すなわち、スキャン塗布法では、滴下ノズル 1 1 1 のみを移動させ、基板 100を移動しないで、 SOG膜 1 10を形成することができる。また、基板 100を移動させる場合においても、過大な応力が基板に発生するような移動を避けることができる。

このため、基板 100の表面に形成された構造体 10 力基板 100の高速回転に伴う遠心力により、あるいは、移動の加減速時に発生する応力により、損傷を受けることは、実質的に防止される。よって、液状の SOG膜 1 10' の形成工程における歩留まりの低下が抑制される。

SOG膜 110の形成後、図 2 Cに示すように、 SOG膜 110の上にレジスト膜 1 12を形成する。レジスト膜 112の形成は、スキャン塗布法を用いたレジスト液の液状膜の形成工程と、これに続く熱処理工程と、によって行われる。

SOGfl l 10と同様に、液状膜の形成をスキャン塗布法を用いて行うことにより、スピン塗布法を用いた場合の遠心力による基板 100の構造体 10 の損傷は回避され、レジスト液状膜の形成工程における歩留まりの低下は防止される。ここで、レジスト膜を形成するためのレジスト材料としては、公知のレジスト材料が使用可能であるが、好ましくは、有機レジスト材料から構成される。次いで、図 2Dに示すように、レジスト膜 112を露光'現像して、パター二ングし、開口 112 aを形成する。

次に、図 2 Eに示すように、パター-ングしたレジスト膜 112をマスクとして、 SOG膜 110をドライエッチングし、開口 1 10 aを形成する。ドライエツチングは、例えば、 CHF₃、 CF₄等の CF系ガスを用いた反応性イオンエツチング（R I E， Reactive Ion Etching) によって行われる。

SOG膜 110のエッチング後、図 2 Fに示すように、レジスト膜 112をァッシングにより除去する。アツシングは、酸素ガスを用いてプラズマエッチングにより行う。

ここで、アツシングの後、クリーニングを行ってもよレ、。

続いて、パターエングされた SOG膜 110をハードマスクとして、図 2Gに示すように、基板 100の表面に絶縁膜 102を貫通するトレンチ 106をドラィエッチングにより形成する。ドライエッチングは、 NF₃、 SF₆等のガスを用いた R I Eによって行う。エッチングにより、所定深さのトレンチ 106が形成される。

次いで、図 2 Hに示すように、ハードマスクとしての SOG膜 110をドライエッチングにより除去する。エッチングには、例えば、 CHF₃、 CF₄等の CF 系ガスが用いられる。

ハードマスクの除去後、純水によるクリーニングと、引き続く、超臨界 co₂ を用いた乾燥を行う。

トレンチ 1 0 6内には、その後、導体が埋め込まれ、これによりパッド電極 1 0 7が形成される。以上のようにして、図 1に示すような、 R Fスィッチが形成される。

以上説明したように、第 1の実施形態では、 S O G膜 1 1 0およびレジスト膜 1 1 2の形成工程において、スキャン塗布法を用いて液状膜を形成している。このようにスピン塗布によらず、基板 1 0 0に過大な応力を発生させることなく成膜できるので、基板 1 0 0の表面に形成された構造体 1 0 1 ' への損傷は防止され得る。

また、勿論、基板 1 0 0表面の構造体 1 0 1，への損傷が回避可能であることから、構造体 1 0 1 ' の保護支持構造は必要とされず、従って、実質的に少ない工程数での製造が可能となる。このように、実質的に高い歩留まりで、且つ、実質的に低レ、製造コストで M E M Sデバイスを製造することが可能となる。

上記第 1の実施形態では、基板 1 0 0の表面にハードマスクあるいはレジストマスクを形成する例について説明した。し力、し、上記例に限定されず、本発明の方法は、微細構造体が形成された基板 1 0 0の表面に膜を形成するどのような場合にも適用可能である。

例えば、被処理基板の表面に、カンチレバーのような構造体の下方に形成された溝を埋め込むように絶縁膜を形成する場合にも有効に適用され得る。この場合、基板表面の構造体への損傷を回避して、成膜され難い上記のような溝内にも、液状の塗布膜が回り込み、ボイド等の少ない均一な絶縁膜を形成できる。

(第 2の実施形態）

以下、本発明の第 2の実施形態にかかる基板処理方法について、図面を参照して説明する。

第 2の実施形態では、複数の MEM Sデバイスが形成された基板を、それぞれが MEM Sデバイスを有するように複数の部分に分割する、すなわち、ダイシングする場合を例として説明する。 MEM Sデバイスは、例えば、図 1に示すような R Fスィツチ 1 0 1が基板 1 0 0に形成されて構成される。図 4 A乃至図 4 Fに、第 2の実施形態にかかる基板処理方法に対応する主要な製造工程における基板 1 0 0の断面図を示す。なお、理解を容易にするため、図 4 A乃至図 4 Fにおいて、図 1と同一部分には同一の符号を付し、説明を省略する。

まず、図 4 Aに示すような、 MEM Sデバイスを構成する構造体 1 0 1 ' が表面に形成された基板 1 0 0を用意する。基板 1 0 0は、シリコン単結晶基板から構成されている。

次いで、図 4 Bに示すように、基板 1◦ 0の表面にレジスト膜 1 2 0を、液状膜の形成および引き続く熱処理によって形成する。ここで、液状膜の形成は、第 1の実施形態と同様に、スキャン塗布法を用いて行う。このため、基板 1 0 0表面の構造体 1 0 1，への損傷は回避され、レジスト膜 1 2 0の形成工程における歩留まりの低下は抑制される。

次に、. レジスト膜 1 2 0を露光 ·現像し、パターユングして、図 4 Cに示すような開口 1 2 0 aを形成する。レジスト莫 1 2 0のパターエングの後、図 4 Dに示すように、基板 1 0 0は、粘着シート 1 2 1に粘着される。粘着シート 1 2 1 の外周は、図示しないフレームに支持される。

続いて、基板 1 0 0を粘着シート 1 2 1に貼り付けた状態で、レジスト膜 1 2 0をマスクとして、基板 1 0 0をエッチングにより複数の部分に分割する（ダイシングする）。エッチングは、例えば、 S F ₆を用いたプラズマドライエッチングによつて行う。

図 4 Eに示すように、基板 1 0 0の分割は、その全厚を切断するように、いわゆるフルカツトで行われる。粘着シート 1 2 1は、ダイシングに通常用いられる、エッチングガスに不活性な樹脂材料から構成され、ダイシング後においても、基板 1 0 0をダイシングされた状態に保持する。

このように、基板 1 0 0の分割処理（ダイシング）は、ドライエッチングによつて行われる。従って、ダイシングソ一で切削処理する場合のように切削粉が発生しないので、切削粉による構造体 1 0 1 ' の汚染あるいは損傷等を防止して、分割処理を行うことができる。このため、基板 1 0 0の分割処理を、高い歩留まりで行うことができる。

エッチングの後、図 4 Fに示すように、基板 1 0 0表面のレジスト膜 1 2 0を酸素ガスでアツシングする。アツシングの後、粘着シート 1 2 1に粘着された基板 1 0 0は純水で洗浄される。

乾燥後、分割された基板 1 0 0の断片（ダイス）は、粘着シート 1 2 1の粘着力が除去された後、断片毎にピックアップされる。以上で、基板の分割工程（ダイシング工程）は終了する。

以上説明したように、第 2の実施形態では、ドライエッチングにより、基板 1 0 0の分割処理を行っている。このため、ダイシングソーを用いた切削処理によつてダイシングした場合とは異なり、切削粉は発生しない。よって、基板表面に形成された微細構造体への切削粉の付着による歩留まりの低下を実質的に抑制し、製造コストの低減を図ることができる。

また、エッチングマスクとして使用するレジスト膜 1 2 0を、スキャン塗布法を用いて形成するので、レジスト膜 1 2 0の形成工程における構造体 1 0 1 ， . への損傷を回避することが可能で、歩留まりの低下は防止される。

なお、第 2の実施形態を第 1の実施形態と組み合わせて実行することもできる。例えば、まず、基板 1 0 0表面に S O G膜およびレジスト膜を形成し、続いて、パッド電極を配置するためのトレンチを形成するように、且つ、基板 1 0 0を所定の部分に分割するように、レジスト膜をパターユングし、次いで、 S O GB莫をハードマスクとしてドライエッチングによりトレンチを形成し、最後に、レジスト膜をマスクとして、ドライエッチングにより基板 1 0 0を所定の部分に分割するようにしてもよい。

本発明は、上記の実施形態に限定されず、種々の変形および応用等が可能である。

例えば、上記の実施形態では、スキャン塗布法において、 1本の滴下ノズルを、 X方向及び Y方向に移動させて、基板上に塗布膜を形成すると説明したが、滴下ノズルの構成（ノズル形状、ノズル配置、ノズル本数等を含む）、並びに、滴下ノズルと基板とを相対的に移動させる方法は、任意である。例えば、図 5に示すように、基板を X方向に移動させると共に、 X方向に垂直な Y方向に滴下ノズルをトラバースさせるようにしてもよレ、。また、基板を移動させる場合には、基板に過大な応力が発生しないように、基板の移動を制御することが望ましい。基板に発生する応力は、加減速時に基板にかかる力によるので、公知の加速度センサ等を用いて、基板に発生する応力力微細構造体の破壊応力より小さくなるように、好ましくは、微細構造体の降伏応力より小さくなるように、基板移動時の加速度を制御するようにしてもよい。

上記の実施形態では、 MEMS素子として RFスィツチを有するシリコン半導体基板の処理方法について説明した。し力し、本発明は、 RFスィッチに限定されず、光スィッチ、加速度センサ、圧力センサ、レゾネータ、ァクチユエータ等の任意の MEMS素子を有する半導体基板について適用可能である。さらに、本発明は、 MEMS素子以外の素子が形成された任意の基板にも適用することができる。特に、表面に微細構造が形成された基板の処理に好適に適用され得る。また、上記例では、基板は、半導体基板であり、より詳細には、単結晶シリコンから構成されるものとした。し力し、本発明は、これに限らず、多結晶基板や、 S i Ge、 Ga P、 I nP、 GaAs、 A 1 N、 Zn S e、 CdTe等の化合物半導体基板や、また、上記半導体材料と、絶縁材料と、を積層した、いわゆる S O I (Silicon On Insulator) 基板、多層 S O I基板にも適用可能である。

さらに、本発明は、半導体基板に限定されず、ガラス基板等の他の基板の処理にも、好適に適用可能である。

上記の実施形態では、エッチングガスとして、 CF系ガスを用いるものとした。し力し、使用するエッチングガスは、上記例に限定されない。エッチングガスとしては、例えば、 SF₆、 NF₃、 F₂、 CF₄、 C₂F₆等の弗素系ガス、または、 C 1₂、 BC 1₄等の塩素系ガス、あるいはこれらの混合ガスを使用することができる。また、上記ハロゲン系ガスに、 O₂、 0₃、 N〇₂、 N₂0、 H₂0、 CO等を添カ卩してもよレ、。また、勿論、 Ar、 Ne、 Xe、 He等を添加することもでさる。

本発明の思想及び範囲を逸脱することなく、当業者により上記の実施形態に種々の改良等が加えられるであろう。上記の実施形態は、図解目的であり、本発明の範囲を限定するものではなレ、。従って、本発明の範囲は、上記記載を参照するのではなく、下記のクレームが権利を与えられる均等の全範囲に沿って決定されるべきである。

本出願は、日本国特許出願 2 0 0 2 _ 2 6 5 6 5 0 ( 2 0 0 2年 9月 1 1日受理）を基礎とするものであり、その明細書、請求の範囲、図面及び要約書の内容を含む。この出願の全ての内容は、ここで、援用される。産業上の利用の可能性

本発明によれば、製造コストの低減が可能な、表面に微細構造体が形成された素子基板を処理する基板処理方法が提供される。

また、本発明によれば、表面に微細構造体が形成された素子基板の表面に、高レヽ信頼性で塗布膜を形成可能な基板処理方法が提供される。

さらに、本発明によれば、表面に微細構造体が形成された素子基板を、高い信頼性で分割可能な基板処理方法が提供される。

Claims

請求の範囲

1.表面に微細構造体（101')を備える素子基板（100)を用意する工程と、前記素子基板（100) の表面に膜形成剤を含有する液体を滴下ノズノレ（11 1) から滴下する工程と、

前記素子基板（100) と前記滴下ノズル（111) とを相対的に移動させて、前記素子基板（100) の表面に液状膜を形成する工程と、

前記液状膜を熱処理して塗布膜（110， 112， 120)を形成する工程と、を備える、ことを特徴とする基板処理方法。

2. 前記塗布膜（112， 120) は有機レジスト材料から構成され、

前記塗布膜（1 12， 120)をレジストマスクとして用いて前記素子基板（1 00) の表面をドライエッチングする工程を、さらに備える、

ことを特徴とする請求項 1に記載の基板処理方法。

3. 前記エッチング工程にて、前記素子基板（100) が複数の部分に分割されるようにエッチングする、ことを特徴とする請求項 2に記載の基板処理方法。

4. 前記塗布膜は、絶縁膜を構成する、ことを特徴とする請求項 1に記載の基板処理方法。

5. 前記塗布膜（110) は無機絶縁材料から構成され、

前記塗布膜（1 10) をハードマスクとして用いて前記素子基板（100) の表面をドライエッチングする工程を、さらに備える、 .

ことを特徴とする請求項 1に記載の基板処理方法。

6. 前記液状膜形成工程では、前記素子基板（100) に発生する応力が少なくとも微細構造体（101') の破壊応力よりも小さくなるように、好ましくは、微細構造体（101')の降伏応力よりも小さくなるように、前記素子基板（100) を移動させる、

ことを特徴とする請求項 1に記載の基板処理方法。

7. 表面に複数の微細構造体（10 ) を備える素子基板 (100) を用意する工程と、前記素子基板 (1.00) 上にレジスト膜（120) を形成する工程と、前記レジスト膜（120) を所定のパダーンが形成されるようにパターニングする工程と、

パターニングされた前記レジスト膜（120) をマスクとして、前記素子基板 (100) を、それぞれが微細構造体（101 ') を有する複数の部分に分割するようにドライエッチングする工程と、

を備える、ことを特徴とする基板処理方法。

8. 前記レジスト膜形成工程は、前記素子基板（100) 上に有機レジスト材料を滴下ノズル（111) から滴下すると共に、当該滴下ノズル（111) と前記素子基板（100) とを相対的に移動させる工程を含む、

ことを特徴とする請求項 7に記載の基板処理方法。

9.前記移動工程にて、前記素子基板（100)を所定方向に移動させると共に、前記滴下ノズノレ（111) を前記素子基板（100) の移動方向と直角方向にトラバースさせる、

ことを特徴とする請求項 8に記載の基板処理方法。

10. 表面に複数の微細構造体（10 ) を備える素子基板 (100) を用意する工程と、

前記素子基板 (100) 上に絶縁膜（110) を形成する工程と、

前記素子基板 (100)上にレジスト膜（1 12， 120) を形成する工程と、前記レジスト膜（112， 120) を所定のパターンが構成されるようにパタ一二ングする工程と、

前記絶縁莫（110) をハードマスクとして、前記素子基板（100) の表面をドライエッチングする工程と、

パターユングされた前記レジスト膜（120) をマスクとして、前記素子基板 (100) を、それぞれが微細構造体（101 ') を有する複数の部分に分割するようにドライエッチングする工程と、

を備える、ことを特徴とする基板処理方法。

1 1. 前記絶縁膜形成工程及び前記レジスト膜形成工程は、それぞれ、前記素子基板 (100).上に有機レジスト材料若しくは無機絶縁材料を滴下ノズル (11 1) から滴下すると共に、当該滴下ノズノレ（111) と前記素子基板（100) とを相対的に移動させる工程を含む、

ことを特徴とする請求項 10に記載の基板処理方法。