WO2003104989A1 - Procede de changement de taches de codage d'image - Google Patents

Procede de changement de taches de codage d'image Download PDF

Info

Publication number
WO2003104989A1
WO2003104989A1 PCT/FR2003/001711 FR0301711W WO03104989A1 WO 2003104989 A1 WO2003104989 A1 WO 2003104989A1 FR 0301711 W FR0301711 W FR 0301711W WO 03104989 A1 WO03104989 A1 WO 03104989A1
Authority
WO
WIPO (PCT)
Prior art keywords
task
context
internal memory
memory
data
Prior art date
Application number
PCT/FR2003/001711
Other languages
English (en)
Inventor
Jean-Paul Verniere
Philippe Gautier
Bruno Paucard
David Fresneau
Original Assignee
Tak'asic
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tak'asic filed Critical Tak'asic
Priority to AU2003255649A priority Critical patent/AU2003255649A1/en
Publication of WO2003104989A1 publication Critical patent/WO2003104989A1/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/461—Saving or restoring of program or task context
    • G06F9/462—Saving or restoring of program or task context with multiple register sets

Definitions

  • the present invention relates to the field of memory management for the calculation of parallel tasks.
  • the present invention relates more particularly to the establishment of a backup / restore system (“save / restore”) making it possible to change the context as quickly as possible (a stroke of the clock for the backup of the context).
  • the present invention relates to the management of backup / restore in parallel image processing. It therefore uses properties of this technique such as the use of coding and decoding information (“coded”).
  • Context switching System and method a context change system for saving, restoring or permuting tasks intended for use in a multitasking processor coupled to an external memory or a system memory.
  • the processor has one or more function blocks that perform the tasks.
  • Said functional blocks include registers storing state data which, at certain times, represent the context of the system.
  • the system includes a stage manager who receives a save or change command and generates a save context instruction in response thereto.
  • the controller is configured so as to transfer the instruction for saving the context to the functional blocks generating a state program which comprises one or more instructions for loading the register, the state data representing the context of the system so that the latter can be restored later.
  • the state program is stored in external memory or system memory. Saving the context as well as state programs allows the system to quickly switch from one context to another without losing important information. In this known method, it is necessary to copy the entire context to an external memory in order to change the context. This method therefore requires too much time for the task change.
  • an invention is proposed concerning a method for changing the context from a first task to a second task in a data processing unit provided with a register file comprising several unmarked registers and a register of change of context, a memory comprising a previous context saving zone and an unused context saving zone.
  • the memory is coupled to the register file and an instruction control unit, an instruction address register and a program status word register being coupled to the memory and the register file.
  • the method consists in acquiring a new backup area in the unused backup area, in memorizing the context of the first task in the new area and in connecting the new area with the backup context of the previous context.
  • This prior art document proposes a solution which requires the search for a free area in a predefined memory space. This research induces additional time in the passage from one task to another.
  • the prior art also knows, from European patent application EP 1 115 060 (Motorola), a device and a method for performing context changes at high speed with little "overhead", and particularly for processors which process multi-level tasks nested.
  • the device processes requests in advance and requests in return.
  • the device is coupled to a CPU and has a plurality of register files and a direct memory access mechanism which allows the processor to respond to the forward request by starting to process a higher priority task using a file register that transfers the interrupted task context to the context backup domain in a memory module.
  • the processor responds to the return request using a context which is stored in a first registry file, while transferring a lower priority task context to a second registry file.
  • a wireless communication system hosts a plurality of processes according to a communication protocol.
  • the system includes Application Specific Instruction Set (ASISP) processors providing computational support for the process.
  • ASISP Application Specific Instruction Set
  • Each ASISP is capable of performing a subset of the functions of a communication protocol.
  • a scheduler is used to program the ASISPs in a time-sharing algorithm so that each ASISP supports multiple processes.
  • ASISP actively performs calculations for one of the supported processes (active process) at any given time.
  • the state information of each process supported by a particular ASISP is stored in a memory block, which is uniquely associated with the ASISP.
  • the present invention intends to remedy the drawbacks of the prior art by implementing a system allowing the context to be changed quickly (loading of a context in a clock stroke).
  • the system sets up a set of memories internal to the processor intended to contain the context data of two tasks and the coding and decoding (coded) data of a task.
  • a task change instruction is sent to the processor, the latter loads the context of the second task while the processing of the first task is carried out, stops the processing of the first task, saves it in an external memory. of the current task, accesses the data of the incoming task already loaded in the internal memory and loads from an external memory the coded code corresponding to the incoming task.
  • the time during which the calculation system is stopped is limited to the steps of unloading the codec of the first task and of loading the codec of the second task.
  • the present invention is of the type described above and it is remarkable, in its broadest sense, in that it implements a method for changing image processing tasks using an architecture comprising a first internal memory for storing a first context, a second internal memory for storing a second context and a third internal memory for storing information allowing coding and decoding as well as means for processing said contexts and a means of communication with at least one external element, and intended to pass from a first coding or decoding task using said first context to a second coding or decoding task using said second context comprising the following steps: a) A first step where the architecture processes said first task using coding and decoding data contained in said third internal memory and data from said first context contained in said first internal memory; b) a second step of copying the data of said second context from an external memory to said second internal memory through said means of communication; where said second step is performed while said first task is being processed.
  • a third coding or decoding task using a third context the data of said third context being contained in said second internal memory and in that the method comprises an additional step preceding the step a): c) A step of copying the data of said third context from said second internal memory to an external memory through said means of communication. Said step c) being carried out during the processing of said first task
  • the method further comprises the additional steps consecutive to step b): d) a step of stopping the processing of said first task; e) a step of copying the data allowing the coding or decoding of said first [coded] task from said third internal memory to an external memory by said means of communication; f) a step of copying the data allowing the coding or decoding of said second [coded] task from an external memory to said third internal memory by said means of communication; g) a step of changing memory addressing from said first internal memory to said second internal memory; h) a step of starting the processing of said second task;
  • the method comprises additional steps preceding step a): i) a step of copying the data of said first context from an external memory to said first internal memory through said means of communication; j) a step of copying the data allowing the coding or decoding of said first [coded] task from an external memory to said third internal memory by said means of communication; k) a step of starting the processing of said first task.
  • the method can advantageously include additional steps preceding step c): i) a step of copying the data of said first context from an external memory to said first internal memory through said means of communication; j) a step of copying the data allowing the coding or decoding of said first [coded] task from an external memory to said third internal memory by said means of communication; k) a step of copying the data of said third context from an external memory to said first internal memory through said means of communication; 1) a step of starting the processing of said first task.
  • the architecture used also comprises a fourth internal memory for storing information allowing coding and decoding and the method comprises an additional step following step b): m) a step of copying the data allowing the coding or decoding of said second task
  • step m) being carried out during the processing of said first task.
  • Figure 1 illustrates the composition of a processor implemented in the backup / restore procedure
  • the architecture used by the method according to the invention, illustrated in FIG. 1, is an image processing processor architecture comprising a calculation unit (1), an internal memory (2) which can contain the code of the task in progress , that is to say the information necessary for coding and / or decoding the image data received by the architecture.
  • the architecture also includes two internal memories (3) and (4) called context.
  • Each context memory is capable of containing a set of data necessary for the calculation unit.
  • a context memory can contain one or more lines of the image to be coded as well as input and output queues on these lines.
  • the internal memories (2), (3) and (4) are connected by a link (5) to external elements which can be another processor or a memory for example.
  • An embodiment of the simplest task change method that is to say between two already launched tasks, consists of the following steps, with reference to FIG. 1: a) an activation step backup / restore mode by modifying the value of a register intended for this use; b) the activation step stops processing of the first task; c) a step of reading the codec of the first task registered in the appropriate register (2) in order to save it in an external memory; d) a step where a switch is set to 1 to signify the end of the code save procedure; e) a step of passing from the memory area containing the context of the first task (3) to the memory area containing the context of the second task (4); f) a step of writing the codec of the second task from an external memory in the appropriate register (2); g) a step where a switch is set to 1 to signify the end of the code restoration procedure; h) a step of deactivating the rescue / restoration mode by modifying the value of a register intended for this use; i) the start
  • the method allows the task to be changed between more than two tasks.
  • the method comprises the additional steps: j) a step of reading the context information of the first task in the internal memory (3) in order to save this information in an external memory; k) a step of writing the context information of a third task in the internal memory (3) from an external memory; 1) the method from step a) where the second task and the third task replace the first task and the second task respectively; So on, it is possible to change tasks with an unlimited number of tasks.
  • the method according to the invention uses an architecture containing an additional internal memory intended to store the data of a second coded .
  • the context and code memories of the second task are loaded from an external memory.
  • the processor is then stopped for the time necessary to change the addressing of the memories: the processor calculation module changes its memory pointer and directs it to the context and coded memories of the second task. This change of address takes very little time.

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

La présente invention concerne un procédé de changement de tâches dans le domaine du codage d'images. Pour l'exécution d'une tâche, il est nécessaire de disposer des informations de contexte (lignes) et des informations de codage (codec). Ces informations sont stockées dans la mémoire interne d'un processeur. Pour le changement de tâches, une partie de la mémoire interne du processeur est laissée libre pour permettre le stockage d'informations de contexte d'un deuxième tâche. Ce stockage se déroule pendant le traitement de la première tâche. Ainsi, le processeur n'est arrêté que le temps de décharger le codec de la première tâcher et de charger le codec de la deuxième tâche.

Description

PROCÉDÉ DE CHANGEMENT DE TÂCHES DE CODAGE D'IMAGE
La présente invention se rapporte au domaine de la gestion de la mémoire pour le calcul de tâches en parallèles. Dans cette optique, la présente invention se rapporte plus particulièrement à la mise en place d'un système de sauvegarde/restauration (« save/restore ») permettant de changer de contexte le plus rapidement possible (un coup d'horloge pour la sauvegarde du contexte). En particulier, la présente invention concerne la gestion de la sauvegarde/restauration dans le traitement d'images en parallèle. Elle utilise donc des propriétés de cette technique telles que l'utilisation d'informations de codage et de décodage ( « codées » ) .
L'art antérieur connaît déjà par le document W09411816 : « Context switching System and method », un système de changement de contexte pour la sauvegarde, la restauration ou la permutation de tâches destiné à être utilisé dans un processeur multitâche couplé à une mémoire externe ou une mémoire du système. Le processeur comporte un ou plusieurs blocs fonctionnels qui exécutent les tâches. Lesdits blocs fonctionnels comprennent des registres stockant des données d'états qui représentent, à certains moments, le contexte du système. Ledit système comprend un régisseur qui reçoit une commande de sauvegarde ou de changement et génère une instruction de sauvegarde du contexte en réponse à cette dernière. Le régisseur est configuré de manière à transférer l'instruction de sauvegarde du contexte aux blocs fonctionnels générant un programme d'états qui comporte une ou plusieurs instructions de chargement de registre, les données d'états représentant le contexte du système de façon que ce dernier puisse être restauré ultérieurement. Le programme d'états est stocké dans une mémoire externe ou une mémoire du système . La sauvegarde du contexte comme des programmes d'états permet au système de passer rapidement d'un contexte à l'autre sans perdre d'informations importantes. Dans ce procédé connu, il est nécessaire de copier tout le contexte dans une mémoire externe afin de changer de contexte. Cette méthode demande par conséquent un temps trop important pour le changement de tâche.
Il est proposé, dans la demande de brevet internationale 09914671 une invention concernant un procédé de changement de contexte d'une première tâche à une deuxième tâche dans une unité de traitement de données dotée d'un fichier registre comportant plusieurs registres banalisés et un registre de changement de contexte, une mémoire comprenant une zone de sauvegarde de contexte antérieure et une zone de sauvegarde de contexte inutilisée. La mémoire est couplée au fichier registre et à une unité de commande d'instructions, un registre d'adresse d'instruction et un registre de mot d'état programme étant couplés à la mémoire et au fichier registre. Le procédé consiste à acquérir une nouvelle zone de sauvegarde dans la zone de sauvegarde non utilisée, à mémoriser le contexte de la première tâche dans la nouvelle zone et à relier la nouvelle zone avec la zone de sauvegarde de contexte antérieure. Ce document de l'art antérieur propose une solution qui nécessite la recherche d'une zone libre dans un espace mémoire prédéfini. Cette recherche induit un temps supplémentaire dans le passage d'une tâche à l'autre.
L'art antérieur connaît également, par la demande de brevet européen EP 1 115 060 (Motorola), un dispositif et un procédé pour réaliser des changements de contexte à haute vitesse avec peu d' « overhead », et particulièrement pour des processeurs qui traitent des tâches multi-niveaux imbriquées. Le dispositif traite des requêtes en avant et des requêtes en retour. Le dispositif est couplé à un CPU et possède une pluralité de fichiers de registres et un mécanisme d'accès direct à la mémoire qui permet au processeur de répondre à la requête en avant en commençant à traiter une tâche de plus haute priorité en utilisant un fichier de registre qui transfert le contexte de tâche interrompue en domaine de sauvegarde de contexte dans un module de mémoire. Le processeur répond à la requête en retour en utilisant un contexte qui est stocké dans un premier fichier de registre, tout en transférant à un deuxième fichier de registre un contexte de tâche de plus basse priorité.
L'art antérieur connaît également, par la demande de brevet américain US 2002/065116 (Morphics Technology), une architecture de processeur pour le traitement du signal. Un système de communication sans fil héberge une pluralité de processus selon un protocole de communication. Le système comprend des processeurs d'ensembles d'instructions spécifiques à des applications (ASISP) procurant un soutien de calcul pour le processus. Chaque ASISP est capable d'exécuter un sous-ensemble des fonctions d'un protocole de communication. Un programmateur est utilisé pour programmer les ASISP en un algorithme à temps partagé de manière que chaque ASISP prenne en charge plusieurs processus. Dans cette architecture, l' ASISP exécute activement des calculs pour un des processus pris en charge (processus actif) à n'importe quel moment donné. Les informations d'état de chaque processus prises en charge par un ASISP particulier sont stockées dans un bloc mémoire, lequel est associé de manière unique à l' ASISP. Lorsqu'un programmateur donne à un ASISP l'instruction de changer le processus qui est le processus actif, les informations d'état pour le processus inactivé sont stockées dans le bloc mémoire et les informations d'état du processus nouvellement activé sont extraites du bloc mémoire.
La présente invention entend remédier aux inconvénients de l'art antérieur en mettant en œuvre un système permettant de changer de contexte de manière rapide (chargement d'un contexte en un coup d'horloge). Pour cela, le système selon l'invention met en place un ensemble de mémoires internes au processeur destinées à contenir les données de contexte de deux tâches et les données de codage et de décodage (codée) d'une tâche. Lorsqu'une instruction de changement de tâche est envoyée au processeur, celui-ci charge le contexte de la deuxième tâche pendant que le traitement de la première tâche s'effectue, arrête le traitement de la première tâche, sauve dans une mémoire externe le codée de la tâche courante, accède aux données de la tâche arrivante déjà chargées dans la mémoire interne et charge à partir d'une mémoire externe le codée correspondant à la tâche arrivante. Ainsi le temps pendant lequel le système de calcul est arrêté est limité aux étapes de déchargement du codée de la première tâche et de chargement du codée de la deuxième tâche.
Pour ce faire, la présente invention est du type décrit ci-dessus et elle est remarquable, dans son acception la plus large, en ce qu'elle met en œuvre un procédé de changement de tâches de traitement d'image utilisant une architecture comportant une première mémoire interne pour stocker un premier contexte, une deuxième mémoire interne pour stocker un deuxième contexte et une troisième mémoire interne pour stocker des informations permettant le codage et le décodage ainsi que des moyens de traitement desdits contextes et un moyen de communication avec au moins un élément extérieur, et destiné à passer d'une première tâche de codage ou de décodage utilisant ledit premier contexte à une deuxième tâche de codage ou de décodage utilisant ledit deuxième contexte comprenant les étapes suivantes : a) Une première étape où l'architecture traite ladite première tâche en utilisant des données de codage et de décodage contenues dans ladite troisième mémoire interne et des données dudit premier contexte contenues dans ladite première mémoire interne ; b) une deuxième étape de copie des données dudit deuxième contexte depuis une mémoire externe vers ladite deuxième mémoire interne à travers ledit moyen de communication ; où ladite deuxième étape s'effectue pendant que ladite première tâche est en cours de traitement.
Selon un autre mode de réalisation de ce procédé, il existe une troisième tâche de codage ou de décodage utilisant un troisième contexte, les données dudit troisième contexte étant contenues dans ladite deuxième mémoire interne et en ce que le procédé comprend une étape additionnelle précédant l'étape a) : c) Une étape de copie des données dudit troisième contexte depuis ladite deuxième mémoire interne vers une mémoire externe à travers ledit moyen de communication. Ladite étape c) étant effectuée pendant le traitement de ladite première tâche
Avantageusement , le procédé comprend en outre les étapes additionnelles consécutives à l ' étape b ) : d ) une étape d ' arrêt du traitement de ladite première tâche ; e) une étape de copie des données permettant le codage ou le décodage de ladite première tâche [codée] depuis ladite troisième mémoire interne vers une mémoire externe par ledit moyen de communication ; f) une étape de copie des données permettant le codage ou le décodage de ladite deuxième tâche [codée] à partir d'une mémoire externe vers ladite troisième mémoire interne par ledit moyen de communication ; g) une étape de changement d'adressage de mémoire depuis ladite première mémoire interne vers ladite deuxième mémoire interne ; h) une étape de démarrage du traitement de ladite deuxième tâche ;
Avantageusement, le procédé comprend des étapes additionnelles précédant l'étape a) : i) une étape de copie des données dudit premier contexte depuis une mémoire externe vers ladite première mémoire interne à travers ledit moyen de communication ; j ) une étape de copie des données permettant le codage ou le décodage de ladite première tâche [codée] à partir d'une mémoire externe vers ladite troisième mémoire interne par ledit moyen de communication ; k) une étape de démarrage du traitement de ladite première tâche.
Si l'autre mode de réalisation déjà décrit est mis en œuvre, le procédé peut avantageusement comprendre des étapes additionnelles précédant l'étape c) : i) une étape de copie des données dudit premier contexte depuis une mémoire externe vers ladite première mémoire interne à travers ledit moyen de communication ; j ) une étape de copie des données permettant le codage ou le décodage de ladite première tâche [codée] à partir d'une mémoire externe vers ladite troisième mémoire interne par ledit moyen de communication ; k) une étape de copie des données dudit troisième contexte depuis une mémoire externe vers ladite première mémoire interne à travers ledit moyen de communication ; 1) une étape de démarrage du traitement de ladite première tâche.
Selon un mode de mise en œuvre de l'invention, l'architecture utilisée comprend en outre une quatrième mémoire interne pour stocker des informations permettant le codage et le décodage et le procédé comprend une étape additionnelle à la suite de l'étape b) : m) une étape de copie des données permettant le codage ou le décodage de ladite deuxième tâche
[codée] à partir d'une mémoire externe vers ladite quatrième mémoire interne par ledit moyen de communication ; ladite étape m) étant effectuée pendant le traitement de ladite première tâche.
On comprendra mieux l'invention à l'aide de la description, faite ci-après à titre purement explicatif, d'un mode de réalisation de l'invention, en référence à la figure annexée : la figure 1 illustre la composition d'un processeur mis en place dans la procédure de sauvegarde/restauration ;
L'architecture utilisée par le procédé selon l'invention, illustrée figure 1, est une architecture de processeur de traitement d'images comprenant une unité de calcul (1), une mémoire interne (2) pouvant contenir le codée de la tâche en cours, c'est-à-dire les informations nécessaires au codage et/ou au décodage des données d'image reçues par l'architecture. L'architecture comprend également deux mémoires internes ( 3 ) et ( 4 ) dites de contexte . Chaque mémoire de contexte est susceptible de contenir un jeu de données nécessaires à l'unité de calcul. Par exemple, une mémoire de contexte peut contenir une ou plusieurs lignes de l'image à coder ainsi que des files d'attente d'entrée et de sortie à ces lignes. Les mémoires internes (2), (3) et (4) sont reliés par une liaison (5) à des éléments extérieurs qui peuvent être un autre processeur ou une mémoire par exemple.
Une réalisation du procédé de changement de tâche selon l'invention le plus simple, c'est-à-dire entre deux tâches déjà lancées, est constitué des étapes suivantes, en faisant référence à la figure 1 : a) une étape d'activation du mode sauvegarde/restauration en modifiant la valeur d'un registre destiné à cette utilisation ; b) l'étape d'activation entraîne l'arrêt du traitement de la première tâche ; c ) une étape de lecture du codée de la première tâche inscrit dans le registre approprié (2) afin de le sauvegarder dans une mémoire extérieure ; d) une étape où un interrupteur est mis à 1 pour signifier la fin de la procédure de sauvegarde du codée ; e) une étape de passage de la zone mémoire contenant le contexte de la première tâche (3) à la zone mémoire contenant le contexte de la deuxième tâche (4) ; f) une étape d'écriture du codée de la deuxième tâche à partir d'une mémoire externe dans le registre approprié (2) ; g) une étape où un interrupteur est mis à 1 pour signifier la fin de la procédure de restauration du codée ; h) une étape de désactivation du mode sauvetage/restauration en modifiant la valeur d'un registre destiné à cette utilisation ; i) le lancement du traitement de la deuxième tâche.
Selon un autre mode de réalisation, le procédé permet le changement de tâche entre plus de deux tâches. Dans ce cas , le procédé comporte les étapes supplémentaires : j ) une étape de lecture des informations de contexte de la première tâche dans la mémoire interne (3) afin de sauvegarder ces informations dans une mémoire externe ; k) une étape d'écriture des informations de contexte d'une troisième tâche dans la mémoire interne ( 3 ) à partir d'une mémoire externe ; 1) le procédé depuis l'étape a) où la deuxième tâche et la troisième tâche remplacent respectivement la première tâche et la deuxième tâche ; Ainsi de suite, il est possible de procéder à des changements de tâches avec un nombre illimité de tâches.
Il est de plus possible de mettre en œuvre un procédé permettant de réduire encore le temps de changement entre deux tâches : pour cela, le procédé selon l'invention utilise une architecture contenant une mémoire interne supplémentaire destinée à stocker les données d'un deuxième codée. Ainsi, pendant le traitement de la première tâche, les mémoires de contexte et de codée de la deuxième tâche sont chargées depuis une mémoire externe. Le processeur est alors arrêté le temps nécessaire pour changer l'adressage des mémoires : le module de calcul du processeur change son pointeur de mémoire et le dirige vers les mémoires de contexte et de codée de la deuxième tâche. Ce changement d'adressage prend très peu de temps.
L'invention est décrite dans ce qui précède à titre d'exemple. Il est entendu que l'homme du métier est à même de réaliser différentes variantes de l'invention sans pour autant sortir du cadre du brevet.

Claims

REVENDICATIONS
1. Procédé de changement de tâches de traitement d'image utilisant une architecture comportant une première mémoire interne pour stocker un premier contexte, une deuxième mémoire interne pour stocker un deuxième contexte et une troisième mémoire interne pour stocker des informations permettant le codage et le décodage ainsi que des moyens de traitement desdits contextes et un moyen de communication avec au moins un élément extérieur, et destiné à passer d'une première tâche de codage ou de décodage utilisant ledit premier contexte à une deuxième tâche de codage ou de décodage utilisant ledit deuxième contexte comprenant les étapes suivantes : a) une première étape où l'architecture traite ladite première tâche en utilisant des données de codage et de décodage contenues dans ladite troisième mémoire interne et des données dudit premier contexte contenues dans ladite première mémoire interne ; b) une deuxième étape de copie des données dudit deuxième contexte depuis une mémoire externe vers ladite deuxième mémoire interne à travers ledit moyen de communication ; caractérisé en ce que ladite deuxième étape s'effectue pendant que ladite première tâche est en cours de traitement.
2. Procédé de changement de tâches de traitement d'image selon la revendication 1, caractérisé en ce qu'il existe une troisième tâche de codage ou de décodage utilisant un troisième contexte, les données dudit troisième contexte étant contenues dans ladite deuxième mémoire interne et en ce que le procédé comprend une étape additionnelle précédant l'étape a) : c ) une étape de copie des données dudit troisième contexte depuis ladite deuxième mémoire interne vers une mémoire externe à travers ledit moyen de communication ; ladite étape c) étant effectuée pendant le traitement de ladite première tâche.
3. Procédé de changement de tâches de traitement d'image selon la revendication 1 ou la revendication 2, caractérisé en ce qu'il comprend en outre les étapes additionnelles consécutives à l'étape b) : d) une étape d'arrêt du traitement de ladite première tâche ; e) une étape de copie des données permettant le codage ou le décodage de ladite première tâche [codée] depuis ladite troisième mémoire interne vers une mémoire externe par ledit moyen de communication ; f) une étape de copie des données permettant le codage ou le décodage de ladite deuxième tâche [codée] à partir d'une mémoire externe vers ladite troisième mémoire interne par ledit moyen de communication ; g) une étape de changement d'adressage de mémoire depuis ladite première mémoire interne vers ladite deuxième mémoire interne ; h) une étape de démarrage du traitement de ladite deuxième tâche.
4. Procédé de changement de tâches de traitement d'image selon la revendication 1, caractérisé en ce qu'il comprend des étapes additionnelles précédant l'étape a) : i) une étape de copie des données dudit premier contexte depuis une mémoire externe vers ladite première mémoire interne à travers ledit moyen de communication ; j ) une étape de copie des données permettant le codage ou le décodage de ladite première tâche [codée] à partir d'une mémoire externe vers ladite troisième mémoire interne par ledit moyen de communication ; k) une étape de démarrage du traitement de ladite première tâche.
5. Procédé de changement de tâches de traitement d'images selon la revendication 2, caractérisé en ce qu'il comprend des étapes additionnelles précédant l'étape c) : i) une étape de copie des données dudit premier contexte depuis une mémoire externe vers ladite première mémoire interne à travers ledit moyen de communication ; j) une étape de copie des données permettant le codage ou le décodage de ladite première tâche [codée] à partir d'une mémoire externe vers ladite troisième mémoire interne par ledit moyen de communication ; k) une étape de copie des données dudit troisième contexte depuis une mémoire externe vers ladite première mémoire interne à travers ledit moyen de communication ; 1) une étape de démarrage du traitement de ladite première tâche.
6. Procédé de changement de tâches selon la revendication 1, caractérisé en ce que l'architecture utilisée comprend en outre une quatrième mémoire interne pour stocker des informations permettant le codage et le décodage et qu'il comprend une étape additionnelle à la suite de l'étape b) : m) une étape de copie des données permettant le codage ou le décodage de ladite deuxième tâche
[codée] à partir d'une mémoire externe vers ladite quatrième mémoire interne par ledit moyen de communication ; ladite étape m) étant effectuée pendant le traitement de ladite première tâche.
PCT/FR2003/001711 2002-06-06 2003-06-06 Procede de changement de taches de codage d'image WO2003104989A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU2003255649A AU2003255649A1 (en) 2002-06-06 2003-06-06 Method for changing image coding tasks

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR02/06968 2002-06-06
FR0206968A FR2840702B1 (fr) 2002-06-06 2002-06-06 Procede de changement de taches de codage d'image

Publications (1)

Publication Number Publication Date
WO2003104989A1 true WO2003104989A1 (fr) 2003-12-18

Family

ID=29559014

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2003/001711 WO2003104989A1 (fr) 2002-06-06 2003-06-06 Procede de changement de taches de codage d'image

Country Status (3)

Country Link
AU (1) AU2003255649A1 (fr)
FR (1) FR2840702B1 (fr)
WO (1) WO2003104989A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016033254A1 (fr) * 2014-08-30 2016-03-03 Apple Inc. Encodeur vidéo avec commutation de contexte

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3373408A (en) * 1965-04-16 1968-03-12 Rca Corp Computer capable of switching between programs without storage and retrieval of the contents of operation registers
EP1115060A2 (fr) * 2000-01-07 2001-07-11 Motorola, Inc. Procédé et dispositif permettant d'effectuer un changement de contexte rapide et à faible sollicitation du système
US20020065116A1 (en) * 2000-07-24 2002-05-30 Song Chen Distributed micro instruction set processor architecture for high-efficiency signal processing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3373408A (en) * 1965-04-16 1968-03-12 Rca Corp Computer capable of switching between programs without storage and retrieval of the contents of operation registers
EP1115060A2 (fr) * 2000-01-07 2001-07-11 Motorola, Inc. Procédé et dispositif permettant d'effectuer un changement de contexte rapide et à faible sollicitation du système
US20020065116A1 (en) * 2000-07-24 2002-05-30 Song Chen Distributed micro instruction set processor architecture for high-efficiency signal processing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016033254A1 (fr) * 2014-08-30 2016-03-03 Apple Inc. Encodeur vidéo avec commutation de contexte
TWI583180B (zh) * 2014-08-30 2017-05-11 蘋果公司 具有上下文切換之視訊編碼器
US10313683B2 (en) 2014-08-30 2019-06-04 Apple Inc. Video encoder with context switching

Also Published As

Publication number Publication date
AU2003255649A1 (en) 2003-12-22
FR2840702B1 (fr) 2004-11-26
FR2840702A1 (fr) 2003-12-12

Similar Documents

Publication Publication Date Title
EP0626642B1 (fr) Architecture de processeur multi-tâches
EP0006436B1 (fr) Contrôleur d'entrée/sortie des données dans un système de traitement de données
EP0012886B1 (fr) Unité de commande d'entrée/sortie pour système de traitement de données
FR2778258A1 (fr) Controleur d'acces de trafic dans une memoire, systeme de calcul comprenant ce controleur d'acces et procede de fonctionnement d'un tel controleur d'acces
FR2696257A1 (fr) Appareil et procédé d'allocation de temps de traitement dans un système d'ordinateur à base de séquences.
FR2674654A1 (fr) Systeme de commande de registres partages.
FR2471652A1 (fr) Procede et systeme d'entree/sortie de donnees
FR2724074A1 (fr) Enregistreur numerique de sons compresses.
EP1860571B1 (fr) Contrôleur de DMA, système sur puce comprenant un tel contrôleur de DMA, procédé d'échange de données par l'intermédiaire d'un tel contrôleur de DMA
EP2850520B1 (fr) Procede de gestion d'une execution de taches dans un systeme informatique
WO2003104989A1 (fr) Procede de changement de taches de codage d'image
FR2795537A1 (fr) Procede d'execution d'une tache en temps reel par un processeur de traitement numerique du signal
EP1341087B1 (fr) Procédé et système de gestion d'un journal personnel d'évènements
FR2811096A1 (fr) Microprocesseur securise comprenant un systeme d'attribution de droits a des librairies
FR2596890A1 (fr) Systeme de traitement de l'information avec comparaison anticipee de la programmation
FR2957433A1 (fr) Procede de configuration d'un systeme informatique, programme d'ordinateur et systeme informatique correspondants
EP3716086A1 (fr) Accès direct en mémoire
EP0680015B1 (fr) Dispositif d'alimentation en pixels d'une série d'opérateurs d'un circuit de compression d'images mobiles
FR3057969B1 (fr) Systeme de pilotage deterministe du fonctionnement de moyens de transfert de donnees par acces direct a des moyens de memorisation
CA2020504C (fr) Procede d'observation de l'execution d'un programme d'application charge dans un systeme informatique et dispositif pour la mise en oeuvre de ce procede
FR2825167A1 (fr) Procede et systeme d'acces a une memoire commune
EP1256880A1 (fr) Système de traitement de données et procédé de distribution d'accès à des mémoires
FR2864660A1 (fr) Processeur a chemins de traitement multiples avec bus dedie
FR3104276A1 (fr) Procédé de contrôle d’alimentation
FR2851349A1 (fr) Procede de gestion d'une pile de microprocesseur pour la sauvegarde de donnees contextuelles

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP