FR2674654A1 - Systeme de commande de registres partages. - Google Patents
Systeme de commande de registres partages. Download PDFInfo
- Publication number
- FR2674654A1 FR2674654A1 FR9203655A FR9203655A FR2674654A1 FR 2674654 A1 FR2674654 A1 FR 2674654A1 FR 9203655 A FR9203655 A FR 9203655A FR 9203655 A FR9203655 A FR 9203655A FR 2674654 A1 FR2674654 A1 FR 2674654A1
- Authority
- FR
- France
- Prior art keywords
- shared
- processor
- register
- bits
- shared register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
Abstract
En utilisant un répertoire des registres partagés (2) ayant une série de bits (21, 22, 23, 24) correspondant un à un au processeur pour chaque registre partagé (R1, R2, R3, R4), une partie de commande de registre partagé d'un système de commande de registre partagé dans un système de multiprocesseur, contrôle à quel processeur chacun des registres partagés (R1, R2, R3, R4) entre les processeurs (P1, P2, P3, P4) est actuellement attribué ou s'il n'est attribué à aucun des processeurs (P1, P2, P3, P4) (état inoccupé), et attribue un registre partagé arbitraire en réponse à la demande émanant de chaque processeur en permettant l'accès au registre partagé attribué. Une tâche sur le processeur, qui avait initialement utilisé le registre partagé, peut être commutée même si une autre tâche utilisant le même registre est en cours d'exécution sur un autre processeur, et le rendement du système multiprocesseur utilisant le registre partagé peut être augmenté.
Description
SYSTEME DE COMMANDE DE REGISTRES PARTAGES
La présente invention se rapporte à un système de commande de registres partagés dans un système d'ordinateur à multiprocesseur.
La présente invention se rapporte à un système de commande de registres partagés dans un système d'ordinateur à multiprocesseur.
Classiquement, le système suivant a été proposé comme système de commande de registres partagés de ce type, dans lequel, tout d'abord, des registres partagés en même nombre que les processeurs sont, au préalable, mis en correspondance un par un avec les processeurs et, normalement, chaque processeur utilise un registre partagé spécifique. Le partage du registre entre les processeurs est effectué en divisant logiquement une pluralité de processeurs en un processeur maître et des processeurs esclaves de sorte qu'un registre partagé utilisé par le processeur maître, qui correspond au même processeur, peut être partagé avec les processeurs esclaves, ou bien son partage est annulé (système maître/esclave).
Selon le système de commande de registres partagés, de la technique antérieure décrit ci-dessus, un registre partagé correspondant à un processeur spécifique, qui a été utilisé pour une tâche s'exécutant sur le processeur maître, est partagé avec d'autres tâches s'exécutant sur le processeur esclave de sorte que les tâches peuvent communiquer les unes avec les autres par le même registre partagé.
En outre, si la tâche est basculée sur le processeur esclave et qu'une autre tâche est en cours, qui n'utilise plus le registre partagé correspondant au processeur maître, alors un registre partagé correspondant à ce processeur esclave peut être attribué à cette autre tâche pour permettre qu'elle soit exécutée.
D'autre part, puisque le registre correspondant au processeur maître n'est plus partagé avec le processeur esclave, une autre tâche peut être exécutée en l'utilisant. Toutefois, puisque le processeur maître ne peut pas partager exclusivement les registres correspondants aux autres processeurs, tant que, par exemple, le processeur esclave continue à utiliser les registres partagés correspondants au processeur maître, la tâche en cours d'exécution sur le processeur maître ne peut pas être basculée sur n'importe quelle autre tâche pour y utiliser le registre partagé.
C'est un objectif de la présente invention que de créer un système pour commander un système de commande de registres partagés qui permette d'obtenir une commande de partage plus souple sur le registre partagé.
Selon la présente invention, il est proposé un système pour commander un registre partagé entre des processeurs dans un système d'ordinateur à multiprocesseur comprenant une pluralité de processeurs, qui comprend des registres partagés entre les processeurs, qui sont accessibles à partir d'une pluralité de processeurs et qui sont présents de la même manière que les processeurs, et une partie de commande de registres partagés possédant un répertoire des registres partagés fournissant une série de bits correspondant un à un à chaque processeur pour chaque registre partagé, la partie de commande de registres partagés gérant l'attribution des registres partagés aux processeurs et leur état inoccupé selon la mise à un et la remise à zéro de chaque bit de la série de bits du répertoire des registres partagés, pour attribuer ainsi n'importe quel registre partagé en réponse à la demande émanant de chaque processeur.
En outre, la partie de commande de registres partagés décrite ci-dessous comprend : un moyen de remise à zéro de bit partagé pour remettre à zéro un bit correspondant à ce processeur, parmi les bits d'une série de bits du répertoire des registres partagés, qui correspond à un registre partagé, qui a été utilisé par un processeur ; un moyen de mise à un de bit partagé pour mettre à un un bit correspondant au même processeur, parmi les bits d'une série de bits du répertoire des registres partagés, qui correspond à un registre partagé devant être utilisé à nouveau par le processeur ; un moyen de sélection de registre partagé pour sélectionner un registre partagé, correspondant à une série de bits dont tous les bits sont remis à zéro ; et un moyen de commande d'accès pour permettre l'accès à partir d'un processeur, correspondant à un bit mis à un des bits de chaque série de bits, à un registre partagé, correspondant à la série de bits comprenant le bit mis à un.
C'est à dire que, selon le système de commande de registres partagés de la présente invention, la partie de commande de registres partagés, qui est indépendante de chaque processeur, contrôle à quel processeur chacun des registres partagés, qui sont chacun accessibles à partir de la pluralité de processeurs et qui existent en même nombre que les processeurs, sont attribués, ou qu'ils ne sont attribués à aucun des processeurs (état inoccupé), en utilisant un répertoire des registres partagés ayant une série de bits correspondant un à un aux processeurs pour chaque registre partagé de sorte qu'elle peut attribuer n'importe quel registre partagé arbitraire en réponse à la demande émanant de chaque processeur.
Habituellement, un registre partagé indépendant est attribué à chaque processeur. Et, si, dans cet état, un certain processeur (A) partage le registre partagé (b), qui a été utilisé par un autre processeur (B), alors, parmi les bits de la série de bits qui correspondent au registre partagé (a) utilisé auparavant, un bit correspondant au processeur (A) est remis à zéro par le moyen de remise à zéro de bit partagé tandis qu'un bit de la série, correspondant au processeur (B), qui est partagé de nouveau par le processeur (A) est mis à un par le moyen de mise à un de bit partagé. Par conséquent, le moyen de commande d'accès permet que les processeurs (A) et (B) aient accès aux registres partagés (a) et (b). En outre, à ce moment, le registre partagé est géré dans l'état inoccupé comme non utilisé.Ensuite, si le processeur (B) arrête l'utilisation du registre partagé (b) et demande l'utilisation du registre partagé inoccupé, le moyen de remise à zéro de bit partagé de la partie de commande de registres partagés remet alors à zéro le bit de la série (correspondant au registre partagé (b) du répertoire des registres partagés), qui correspond au processeur (B), le moyen de sélection de registre partagé sélectionne le registre partagé (a) correspondant à la série de bits dont tous les bits sont remis à zéro et le moyen de mise à un de bit partagé met à un le bit de la série de bits correspondant au registre partagé (a) du répertoire des registres partagés, qui correspond au processeur (B). Par conséquent, le moyen de commande d'accès permet l'accès à partir du processeur (B) au registre partagé (a).
Les caractéristiques et avantages de l'invention ressortiront d'ailleurs de la description qui va suivre à titre d'exemple en référence aux dessins annexés, sur lesquels
la figure 1 est un schéma de principe de la partie essentielle d'un système de multiprocesseur réalisant un système de commande de registres partagés selon la présente invention
la figure 2 est une vue montrant un état dans lequel un registre partagé indépendant est attribué à chaque processeur
la figure 3 est une vue montrant un état dans lequel un registre partagé R2, dans l'état de la figure 2, est utilisé pour un processeur Pi ; et
la figure 4 est une vue montrant un état dans lequel, un registre partagé non utilisé R1, dans l'état de la figure 3, est utilisé pour un processeur P2.
la figure 1 est un schéma de principe de la partie essentielle d'un système de multiprocesseur réalisant un système de commande de registres partagés selon la présente invention
la figure 2 est une vue montrant un état dans lequel un registre partagé indépendant est attribué à chaque processeur
la figure 3 est une vue montrant un état dans lequel un registre partagé R2, dans l'état de la figure 2, est utilisé pour un processeur Pi ; et
la figure 4 est une vue montrant un état dans lequel, un registre partagé non utilisé R1, dans l'état de la figure 3, est utilisé pour un processeur P2.
La figure 1 est un schéma de principe d'une partie essentielle d'un système d'ordinateur à multiprocesseur réalisant un système de commande de registres partagés selon la présente invention. Ce système comprend quatre processeurs Pi, P2, P3 et P4, quatre registres partagés Ri, R2, R3 et R4 accessibles à partir de chacun des processeurs P1 à P4 et une partie de commande de registres partagés 1.
La partie de commande de registres partagés 1 est créée pour commander le partage des registres partagés R1 à R4 entre les processeurs P1 à P4 et comprend un répertoire des registres partagés 2, un moyen de commande 11, un moyen de remise à zéro de bit partagé 12, un moyen de sélection de registre partagé 13, un moyen de mise à un de bit partagé 14, un moyen 15 pour attribuer des références à une zone de mémorisation du registre partagé et pour la remettre à jour, un moyen de commande d'accès 16 et des zones de mémorisation de registre partagé M1 à
M4.
M4.
Le répertoire des registres partagés 2 comprend des séries de bits 21 à 24 correspondant un à un aux registres partagés R1 à R4. Chacune des séries de bits 21 à 24 est composée de quatre bits, les bits bll, b21, b31 et b41 correspondant chacun au processeur P1, les bits bl2, b22, b32 et b42 au processeur P2, les bits b13, b23, b33 et b43 au processeur P3, et les bits b14, b24, b34 et b44 au processeur P4. Dans ce mode de réalisation, selon la valeur de chaque bit (valeur logique 1 ou 0), on contrôle quel registre partagé est en train d'être utilisé par quel processeur.Par exemple, si le registre partagé R1 est utilisé par le processeur P1, alors, parmi les bits bll, b12, b13 et bl4 de la série de bits 21 correspondant au registre partagé R1, seul le bit bll correspondant au processeur P1 est mis à la valeur logique 1, et les autres b12, b13 et b14 sont mis à la valeur logique 0. De plus, si le même registre R1 est utilisé à la fois par les processeurs P1 et P2, les bits bll et b12 sont alors mis à la valeur logique 1, les autres b13 et b14 étant mis à la valeur logique 0.
Le moyen de commande d'accès 16 permet l'accês, à partir de n'importe quel processeur correspondant au bit mis à un de chacune des séries de bit 21 à 24 du répertoire des registres partagés, à n'importe lequel des registres partagés R1 à R4 correspondant à la série de bits comprenant ce bit mis à un. Chacun des processeurs P1 à P4 a accès aux registres partagés R1 à R4 par l'intermédiaire de ce moyen de commande d'accès 16.
Le moyen de remise à zéro de bit partagé 12 change tout bit mis à la valeur logique 1, qui est compris dans les séries de bits 21 à 24 du répertoire des registres partagés 2, en la valeur logique 0.
Le moyen de sélection de registre partagé 13 cherche toute série de bits dont tous les bits sont mis à la valeur logique 0 parmi les séries de bits 21 à 24 pour détecter un registre partagé qui n'est pas en cours d'utilisation par un processeur.
Par opposition au moyen de remise à zéro de bit partagé 12, le moyen de mise à un de bit partagé 14 change tout bit mis à la valeur logique 0, qui est inclus dans les séries de bits 21 à 24 du répertoire des registres partagés 2, en la valeur logique 1.
Les zones de mémorisation de registre partagé Ml à
M4 correspondent une à une aux processeurs P1 à P4 pour conserver l'information indiquant le registre partagé utilisé par chacun des processeurs.
M4 correspondent une à une aux processeurs P1 à P4 pour conserver l'information indiquant le registre partagé utilisé par chacun des processeurs.
Le moyen 15 pour consulter et mettre à jour la zone de mémorisation de registre partagé détecte le registre partagé en cours d'utilisation par chacun des processeurs en se référant au contenu des zones de mémorisation de registre partagé M1 à M4, chacune correspondant au processeur, et remet simultanément à jour le contenu des zones de mémorisation de registre partagé correspondantes M1 à M4 lorsque le registre partagé utilisé est commuté.
Le moyen de commande 11 reçoit la demande pour les registres partagés R1 à R4 venant de chaque processeur P1 à P4 et commande chacun des moyens 12 à 15 décrits cidessus afin de commander le partage des registres partagés R1 à R4 entre les processeurs PI à P4.
Le fonctionnement de ce mode de réalisation va maintenant être décrit.
Dans le système d'ordinateur à multiprocesseur selon le mode de réalisation de la figure 1, dans son état initial, un registre partagé indépendant est attribué à chacun des processeurs Pi à P4.
La figure 2 est une vue explicative d'un tel état initial, dans lequel, parmi les bits bll à b14 de la série de bits 21 du répertoire des registres partagés 2, seul le bit bll est mis à la valeur logique 1 de sorte que le registre partagé R1 est utilisé seulement par le processeur P1. De manière analogue, seul le bit b22 de la série de bits 22, seul le bit b33 de la série de bits 23 et le bit b44 de la série de bits 24 sont chacun mis à la valeur logique 1 de sorte que les registres partagés R2,
R3 et R4 sont chacun utilisés seulement par les processeurs P2, P3 et P4, respectivement.Par ailleurs, à ce moment, l'information représentant les registres partagés Rl, R2, R3 et R4 est mémorisée alors dans les zones de mémorisation de registre partagé Ml, M2, M3 et
M4.
R3 et R4 sont chacun utilisés seulement par les processeurs P2, P3 et P4, respectivement.Par ailleurs, à ce moment, l'information représentant les registres partagés Rl, R2, R3 et R4 est mémorisée alors dans les zones de mémorisation de registre partagé Ml, M2, M3 et
M4.
Si le contenu du répertoire des registres partagés 2 est tel que montré à la figure 2 et que les processeurs
P1, P2, P3 et P4 sont autorisé à accéder à l'un quelconque des registres partagés, alors le moyen de commande d'accès 16 peut rendre possible l'accès respectivement aux registres partagés R1, R2, R3 et R4.
P1, P2, P3 et P4 sont autorisé à accéder à l'un quelconque des registres partagés, alors le moyen de commande d'accès 16 peut rendre possible l'accès respectivement aux registres partagés R1, R2, R3 et R4.
Dans l'état de la figure 2, si, par exemple, une tâche en cours d'exécution sur le processeur P1, qui avait utilisé le registre partagé R1, est commutée et que, par exemple, une autre tâche utilisant le registre partagé R2, qui a été utilisé par la tâche s'exécutant sur le processeur P2, doit être exécutée, alors le processeur P1 demande à la partie de commande de registre partagé 1 de partager le registre partagé en cours d'utilisation par le processeur P2.
Le moyen de commande 11 de la partie de commande de registre partagé 1, qui a reçu la demande, se réfère d'abord à la zone de mémorisation de registre partagé M1 correspondant au processeur Pi par le moyen 15 pour attribuer des références à la zone de mémorisation de registre partagé et pour la remettre à jour afin de reconnaître que le registre partagé R1 en cours d'utilisation par le processeur Pi est Rl. Ensuite, comme cela est montré à la figure 3, le moyen de remise à zéro de bit partagé 12 remet à la valeur logique 0 le bit bll (correspondant au processeur P1) de la série de bit 21 correspondant au registre partagé R1 qui a été utilisé par le processeur P1.
Ensuite, le moyen de commande 11 se réfère à la zone de mémorisation de registre partagé M2 correspondant au processeur P2 par les moyens 15 pour consulter et mettre à jour la zone de mémorisation de registre partagé, et reconnaît que le registre partagé R2 en cours d'utilisation par le processeur P2 est R2, pour mettre ainsi à la valeur logique 1, par le moyen de mise à un de bit partagé 14, le bit b21 (correspondant au processeur P1) de la série de bits 22 correspondant au registre partagé R2 en cours d'utilisation par le processeur P2, comme cela est montré à la figure 3.
Ensuite, puisque le registre partagé en cours d'utilisation par le processeur Pi a été commuté de R1 à
R2, le moyen de commande il change le contenu de la zone de mémorisation de registre partagé Ml, correspondant au processeur P1, en l'information indiquant le registre partagé R2, par le moyen 15 pour consulter et mettre à jour la zone de mémorisation de registre partagé, comme cela est montré à la figure 3.
R2, le moyen de commande il change le contenu de la zone de mémorisation de registre partagé Ml, correspondant au processeur P1, en l'information indiquant le registre partagé R2, par le moyen 15 pour consulter et mettre à jour la zone de mémorisation de registre partagé, comme cela est montré à la figure 3.
Au moyen d'une telle opération effectuée par la partie de commande de registre partagé 1, lorsqu'un quelconque accès est effectué à partir du processeur PI, le moyen de commande d'accès 16 rend accessible le registre partagé R2 à la place du registre partagé R1.
Puisque le registre partagé R2 est également en cours d'utilisation par le processeur P2, les deux processeurs P1 et P2 partageront le registre partagé R2.
Ensuite, dans l'état de la figure 3, si la tâche en cours d'exécution sur le processeur P2, qui a partagé le registre partagé R2 avec le processeur P1, est commutée, et qu'une tâche utilisant un registre partagé qui n'est pas utilisé du tout, c'est-à-dire, un registre partagé différent de ceux pour les tâches en cours d'exécution sur d'autres processeurs P1, P3 et P4, est exécutée par le processeur P2, le processeur P2 demande alors l'utilisation du registre partagé inoccupé à la partie de commande de registre partagé 1.
A réception de cette demande, le moyen de commande 11 de la partie de commande de registre partagé 1 se réfère d'abord à la zone de mémorisation de registre partagé M2 correspondant au processeur P2, par le moyen 15 pour consulter et mettre à jour la zone de mémorisation de registre partagé, afin de reconnaître que le registre partagé en cours d'utilisation par le processeur P2 est R2. Alors, comme cela est montré à la figure 4, le bit b22 (correspondant au processeur P2) de la série de bits 22 correspondant au registre partagé R2, qui a été utilisé par le processeur P2, est remis à la valeur logique 0, par le moyen de remise à zéro de bit partagé 12.
Ensuite, le moyen de commande 11 sélectionne le registre partagé correspondant à la série de bits dont tous les bits ont été mis à la valeur logique 0 par le moyen de sélection de registre partagé 13. Dans ce cas, comme cela est montré à la figure 3, tous les bits bll à b14 de la série de bits 21 ont été mis à la valeur logique 0 et, par conséquent, le registre partagé R1 sera sélectionné.
Ensuite, comme cela est montré à la figure 4, le moyen de commande 11 met à la valeur logique 1 le bit bl2 (correspondant au processeur P2) de la série de bits 21 correspondant au registre partagé R1 sélectionné, décrit ci-dessus.
En outre, puisque le registre partagé utilisé par le processeur P2 a été commuté, le moyen de commande 11 change le contenu de la zone de mémorisation de registre partagé M2 correspondant au processeur P2 en un contenu indiquant le registre partagé R1, par le moyen 15 pour consulter et mettre à jour la zone de mémorisation de registre partagé, comme cela est montré à la figure 4.
Grâce à l'opération décrite ci-dessus, effectuée par la partie de commande de registre partagé 1, lorsqu'un quelconque accès est effectué par le processeur
P2, le moyen de commande d'accès 16 rend accessible le registre partagé R1 à la place du registre partagé R2.
P2, le moyen de commande d'accès 16 rend accessible le registre partagé R1 à la place du registre partagé R2.
Comme cela a été décrit ci-dessus, selon ce mode de réalisation, une attribution plus efficace des registres partagés devient possible entre les processeurs dans le système d'ordinateur à multiprocesseur, sans parler du mode d'attribution des registres partagés, ce qui est le cas dans le système matre/esclave classique, tout autre mode d'attribution peut être réalisé. Par conséquent, la tâche sur le processeur qui avait initialement utilisé le registre partagé, peut être commutée, même si toute autre tâche utilisant le même registre partagé est en cours d'exécution sur un autre processeur, et le rendement du système d'ordinateur à multiprocesseur utilisant le partage de registre peut être augmenté.
Par ailleurs, bien que dans ce mode de réalisation, les zones de mémorisation de registre partagé M1 à M4 sont prévues de manière à ce que le registre partagé en cours d'utilisation par chacun des processeurs P1 à P4 puisse être immédiatement détecté, elles peuvent également être éliminées étant donné qu'une détection analogue peut être effectuée en se référant au répertoire des registres partagés 2.
Claims (2)
1. Système pour commander des registres partagés (R1, R2, R3, R4) entre des processeurs (P1, P2, P3, P4) dans un système d'ordinateur à multiprocesseur comportant une pluralité de processeurs (P1, P2, P3, P4) comprenant
une pluralité de registres partagés (Rl, R2, R3,
R4) chacun étant accessible à partir d'une pluralité de processeurs (P1, P2, P3, P4), lesdits registres partagés (Ri, R2, R3, R4) existant en même nombre que lesdits processeurs (P1, P2, P3, P4), et
une partie de commande de registre partagé ayant un répertoire des registres partagés (2) fournissant une série de bits (21, 22, 23, 24) correspondant un à un auxdits processeurs (P1, P2, P3, P4) pour chaque registre partagé (R1, R2, R3, R4), ladite partie de commande de registre partagé gérant l'attribution desdits registres partagés (R1, R2, R3, R4) auxdits processeurs (P1, P2,
P3, P4) et leur état inoccupé en fonction de la mise à un et de la remise à zéro de chaque bit (bll, b12, ..., b44) de la série de bits (21, 22, 23, 24) dudit répertoire des registres partagés (2) et attribuant un registre partagé arbitraire en réponse à la demande émanant de chacun desdits processeurs (P1, P2, P3, P4).
2. Système pour commander des registres partagés (R1, R2, R3, R4) selon la revendication 1, dans lequel ladite partie de commande de registre partagé comprend un moyen de remise à zéro de bit partagé (12) pour, parmi les bits d'une série de bits (21, 22, 23, 24) dudit répertoire des registres partagés (2), qui correspond à un registre partagé qui a été utilisé par ledit processeur, remettre à zéro un bit correspondant au processeur ; un moyen de mise à un de bit partagé pour mettre à un un bit correspondant à un registre partagé devant être utilisé de nouveau par ledit processeur ; un moyen de sélection de registre partagé (13) pour sélectionner un registre partagé correspondant à une série de bits (21, 22, 23, 24) dont tous les bits sont chacun remis à zéro ; et un moyen de commande d'accès (16) pour permettre l'accès, à partir d'un processeur correspondant à un bit mis à un des bits de chaque série de bits (21, 22, 23, 24) dudit répertoire des registres partagés (2), à un registre partagé, correspondant à un registre partagé correspondant à une série de bits (21, 22, 23, 24) comprenant ledit bit mis à un.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3087843A JP2743608B2 (ja) | 1991-03-27 | 1991-03-27 | 共有レジスタ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2674654A1 true FR2674654A1 (fr) | 1992-10-02 |
| FR2674654B1 FR2674654B1 (fr) | 1997-01-31 |
Family
ID=13926181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9203655A Expired - Fee Related FR2674654B1 (fr) | 1991-03-27 | 1992-03-26 | Systeme de commande de registres partages. |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5408671A (fr) |
| JP (1) | JP2743608B2 (fr) |
| FR (1) | FR2674654B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0613147A1 (fr) * | 1993-02-26 | 1994-08-31 | STMicroelectronics S.r.l. | Structure de circuits comprenant des registres distribués, connectés par une interface sérielle, à des bus de transmission d'adresses et de données |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2766217B2 (ja) * | 1994-06-14 | 1998-06-18 | 甲府日本電気株式会社 | 並列処理装置 |
| US5692153A (en) * | 1995-03-16 | 1997-11-25 | International Business Machines Corporation | Method and system for verifying execution order within a multiprocessor data processing system |
| US5832291A (en) * | 1995-12-15 | 1998-11-03 | Raytheon Company | Data processor with dynamic and selectable interconnections between processor array, external memory and I/O ports |
| US6697935B1 (en) | 1997-10-23 | 2004-02-24 | International Business Machines Corporation | Method and apparatus for selecting thread switch events in a multithreaded processor |
| US6212544B1 (en) | 1997-10-23 | 2001-04-03 | International Business Machines Corporation | Altering thread priorities in a multithreaded processor |
| US6076157A (en) * | 1997-10-23 | 2000-06-13 | International Business Machines Corporation | Method and apparatus to force a thread switch in a multithreaded processor |
| US6567839B1 (en) | 1997-10-23 | 2003-05-20 | International Business Machines Corporation | Thread switch control in a multithreaded processor system |
| US6105051A (en) * | 1997-10-23 | 2000-08-15 | International Business Machines Corporation | Apparatus and method to guarantee forward progress in execution of threads in a multithreaded processor |
| US7526630B2 (en) * | 1999-04-09 | 2009-04-28 | Clearspeed Technology, Plc | Parallel data processing apparatus |
| US8169440B2 (en) * | 1999-04-09 | 2012-05-01 | Rambus Inc. | Parallel data processing apparatus |
| US7506136B2 (en) * | 1999-04-09 | 2009-03-17 | Clearspeed Technology Plc | Parallel data processing apparatus |
| US7802079B2 (en) * | 1999-04-09 | 2010-09-21 | Clearspeed Technology Limited | Parallel data processing apparatus |
| US8762691B2 (en) * | 1999-04-09 | 2014-06-24 | Rambus Inc. | Memory access consolidation for SIMD processing elements using transaction identifiers |
| US7627736B2 (en) * | 1999-04-09 | 2009-12-01 | Clearspeed Technology Plc | Thread manager to control an array of processing elements |
| US20080184017A1 (en) * | 1999-04-09 | 2008-07-31 | Dave Stuttard | Parallel data processing apparatus |
| US20080162874A1 (en) * | 1999-04-09 | 2008-07-03 | Dave Stuttard | Parallel data processing apparatus |
| US8171263B2 (en) * | 1999-04-09 | 2012-05-01 | Rambus Inc. | Data processing apparatus comprising an array controller for separating an instruction stream processing instructions and data transfer instructions |
| US20080016318A1 (en) * | 1999-04-09 | 2008-01-17 | Dave Stuttard | Parallel data processing apparatus |
| GB2391093B (en) * | 1999-04-09 | 2004-04-07 | Clearspeed Technology Ltd | Parallel data processing systems |
| US8174530B2 (en) * | 1999-04-09 | 2012-05-08 | Rambus Inc. | Parallel date processing apparatus |
| US20080007562A1 (en) * | 1999-04-09 | 2008-01-10 | Dave Stuttard | Parallel data processing apparatus |
| US20080008393A1 (en) * | 1999-04-09 | 2008-01-10 | Dave Stuttard | Parallel data processing apparatus |
| US7966475B2 (en) | 1999-04-09 | 2011-06-21 | Rambus Inc. | Parallel data processing apparatus |
| EP1181648A1 (fr) * | 1999-04-09 | 2002-02-27 | Clearspeed Technology Limited | Appareil de traitement de donnees parallele |
| US20070242074A1 (en) * | 1999-04-09 | 2007-10-18 | Dave Stuttard | Parallel data processing apparatus |
| US6643763B1 (en) | 2000-02-28 | 2003-11-04 | International Business Machines Corporation | Register pipe for multi-processing engine environment |
| US6766437B1 (en) | 2000-02-28 | 2004-07-20 | International Business Machines Corporation | Composite uniprocessor |
| US7093260B1 (en) | 2000-05-04 | 2006-08-15 | International Business Machines Corporation | Method, system, and program for saving a state of a task and executing the task by a processor in a multiprocessor system |
| WO2002017262A2 (fr) * | 2000-08-21 | 2002-02-28 | United States Postal Services | Systeme de validation de point de fourniture |
| US6662253B1 (en) * | 2000-09-13 | 2003-12-09 | Stmicroelectronics, Inc. | Shared peripheral architecture |
| GB2399917B (en) * | 2002-03-19 | 2005-01-19 | Sun Microsystems Inc | Computer system |
| US7162573B2 (en) * | 2003-06-25 | 2007-01-09 | Intel Corporation | Communication registers for processing elements |
| US20050204102A1 (en) * | 2004-03-11 | 2005-09-15 | Taylor Richard D. | Register access protocol for multi processor systems |
| US20050246803A1 (en) * | 2004-04-30 | 2005-11-03 | Spencer Andrew M | Peripheral device for processing data from a computing device |
| US20060265555A1 (en) * | 2005-05-19 | 2006-11-23 | International Business Machines Corporation | Methods and apparatus for sharing processor resources |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0170443A2 (fr) * | 1984-07-31 | 1986-02-05 | Alcatel N.V. | Méthode de recherche d'une matrice d'association |
| WO1988007720A1 (fr) * | 1987-04-02 | 1988-10-06 | Stellar Computer Inc. | Ensembles de registres communs affectables dynamiquement |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3735360A (en) * | 1971-08-25 | 1973-05-22 | Ibm | High speed buffer operation in a multi-processing system |
| US4110830A (en) * | 1977-07-05 | 1978-08-29 | International Business Machines Corporation | Channel storage adapter |
| US4136386A (en) * | 1977-10-06 | 1979-01-23 | International Business Machines Corporation | Backing store access coordination in a multi-processor system |
| US4513367A (en) * | 1981-03-23 | 1985-04-23 | International Business Machines Corporation | Cache locking controls in a multiprocessor |
| US4885680A (en) * | 1986-07-25 | 1989-12-05 | International Business Machines Corporation | Method and apparatus for efficiently handling temporarily cacheable data |
| JPH0810450B2 (ja) * | 1988-10-27 | 1996-01-31 | 日本電気株式会社 | 情報処理システム |
-
1991
- 1991-03-27 JP JP3087843A patent/JP2743608B2/ja not_active Expired - Fee Related
-
1992
- 1992-03-19 US US07/854,409 patent/US5408671A/en not_active Expired - Lifetime
- 1992-03-26 FR FR9203655A patent/FR2674654B1/fr not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0170443A2 (fr) * | 1984-07-31 | 1986-02-05 | Alcatel N.V. | Méthode de recherche d'une matrice d'association |
| WO1988007720A1 (fr) * | 1987-04-02 | 1988-10-06 | Stellar Computer Inc. | Ensembles de registres communs affectables dynamiquement |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0613147A1 (fr) * | 1993-02-26 | 1994-08-31 | STMicroelectronics S.r.l. | Structure de circuits comprenant des registres distribués, connectés par une interface sérielle, à des bus de transmission d'adresses et de données |
Also Published As
| Publication number | Publication date |
|---|---|
| US5408671A (en) | 1995-04-18 |
| JP2743608B2 (ja) | 1998-04-22 |
| JPH04299440A (ja) | 1992-10-22 |
| FR2674654B1 (fr) | 1997-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2674654A1 (fr) | Systeme de commande de registres partages. | |
| EP0692763B1 (fr) | Système informatique ouvert à serveurs multiples | |
| FR2681707A1 (fr) | Systeme de fichiers pour redistribuer selectivement des fichiers et procede pour affecter un espace de memoire dans un systeme informatique comportant de multiples dispositifs de stockage de donnees. | |
| EP2550597B1 (fr) | Procede, programme d'ordinateur et dispositif d'optimisation de chargement et de demarrage d'un systeme d'exploitation dans un systeme informatique via un reseau de communication | |
| WO2009153498A1 (fr) | Procede de generation de requetes de manipulation d'une base de donnees d'initialisation et d'administration d'une grappe de serveurs, support de donnees et grappe de serveurs correspondants | |
| US20050027719A1 (en) | Database control method | |
| JPH06332782A (ja) | ファイルサーバシステム及びそのファイルアクセス制御方法 | |
| FR2720531A1 (fr) | Commande de verrouillage pour système de traitement de données. | |
| FR3025908A1 (fr) | Mecanisme et procede pour acceder a des donnees dans une memoire partagee | |
| FR2877112A1 (fr) | Procede de gestion de fenetres d'affichage | |
| CN107196982A (zh) | 一种用户请求的处理方法和装置 | |
| FR2664719A1 (fr) | Dispositif de controle pour une memoire tampon a partitionnement reconfigurable. | |
| EP1643344A1 (fr) | Procédé de gestion des licenses des logiciels exécutées sur des plateformes partionnables d'un système à processeurs multiples | |
| FR2528195A1 (fr) | Systeme de communication entre ordinateurs | |
| AU2020361670A1 (en) | Virtual memory metadata management | |
| FR2860896A1 (fr) | Procede d'arbitrage de l'acces a une ressource partagee | |
| EP1350208A1 (fr) | Procede de traitement et d'acces a des donnees dans un systeme de reservation par ordinateur, et systeme de mise en oeuvre | |
| FR3089322A1 (fr) | Gestion des restrictions d’accès au sein d’un système sur puce | |
| EP0166062A1 (fr) | Dispositif d'arbitrage d'accès à une ressource partagée | |
| FR3031822A1 (fr) | Telechargement de donnees sur un equipement distant | |
| EP2577920A1 (fr) | Procede de routage pseudo-dynamique dans un cluster comprenant des liens de communication statiques et programme d'ordinateur mettant en oeuvre ce procede | |
| FR3084178A1 (fr) | Acces direct en memoire | |
| EP2726985A1 (fr) | Dispositif et procede de synchronisation de taches executees en parallele sur une plateforme comprenant plusieurs unites de calcul | |
| EP3598315B1 (fr) | Accès direct en mémoire | |
| FR3033420A1 (fr) | Procede de gestion de donnees relatives a une mission d'aeronefs et module de gestion de donnees correspondant |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20111130 |