WO2003081417A2 - Random number generator - Google Patents

Random number generator Download PDF

Info

Publication number
WO2003081417A2
WO2003081417A2 PCT/EP2003/002436 EP0302436W WO03081417A2 WO 2003081417 A2 WO2003081417 A2 WO 2003081417A2 EP 0302436 W EP0302436 W EP 0302436W WO 03081417 A2 WO03081417 A2 WO 03081417A2
Authority
WO
WIPO (PCT)
Prior art keywords
random number
number generator
inverter chain
processing device
signal
Prior art date
Application number
PCT/EP2003/002436
Other languages
German (de)
French (fr)
Inventor
Norbert Janssen
Jean-Pierre Seifert
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to AU2003215646A priority Critical patent/AU2003215646A1/en
Publication of WO2003081417A2 publication Critical patent/WO2003081417A2/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes

Definitions

  • the present invention relates to random number generators and in particular to so-called inverter chain random number generators.
  • a known inverter chain random number generator or RNG Random Number Generator
  • RNG Random Number Generator
  • FIG. 4 A known inverter chain random number generator comprises one or more independently floating feedback inverter chains of primary length. This means that each feedback inverter chain has a number of 3, 5, 7 etc. inverters.
  • the known inverter chain random number generator from FIG. 4 comprises a first inverter chain 40 with three feedback cascaded inverters 40a, 40b, 40c and a second inverter chain 42 with five feedback cascaded inverters 42a, 42b, 42c, 42d, 42e. Both inverter chains are fed back via a feedback device 41 and 43 such that the output of the last inverter, such as. B.
  • a disadvantage of the known inverter chain random number generator described in FIG. 4 is that, despite the frequency difference between the oscillation frequency of the first and second inverter chains and the frequency difference between these oscillation frequencies and the external sampling frequency, always or at periodic intervals on the two output lines 46a , 46b of the scanner 44 the same bit pattern or pattern is output.
  • This problem is disadvantageous in that it drastically reduces the quality of the inverter chain random number generator shown in FIG.
  • This problem is particularly disadvantageous in cryptographic applications in which the security of cryptographic algorithms depends on the quality of the random number generator, since the use of an inverter chain random number generator for cryptographic applications, such as, for. B. in SmartCards, actually forbids.
  • inverter chain random number generators operated in parallel is further disadvantageous in that with each additional random number generator chip area must be invested which is used in many applications, such as, for. B. for security ICs, is limited. Furthermore, several inverter chain random number generators lead to increased power consumption, which is limited when using CMOS technology, but which is significant when contactless applications are considered.
  • random number generators are operated solely by externally received HF energy, since chip cards for contactless applications generally do not have a power supply themselves.
  • Each additional random number generator operated in parallel therefore increases the need for chip area and the power consumption, but does not lead to the generation of more random numbers, such that the amount of chip area and power for a random bit continues to increase.
  • the object of the present invention is to provide a random number generator which generates random numbers reliably and efficiently.
  • the present invention is based on the knowledge that the periodicity problem of a random number generator with a feedback inverter chain can be eliminated by intervening in a targeted manner in the feedback.
  • a feedback inverter chain with series connected Inverters a processing device for processing a signal between two successive inverters of the series-connected inverters is provided in order to process the signal between the two successive inverters, so that this signal differs from a signal between the two inverters without the presence of the processing device.
  • the processed signal is then either coupled back to the same point between the two successive inverters or to another point in the feedback inverter chain. It is thereby achieved that the output of the inverter chain becomes strongly asynchronous with respect to its original frequency due to the intervention in the feedback, so that if a certain sampling frequency is used, a strong asynchrony with the sampling frequency is also obtained.
  • the processing device preferably carries out a non-linear processing of the decoupled signal between two successive inverters and feeds the non-linearly processed signal due to the simplicity of the
  • the processing device comprises one or more capacitances which are connected between the feedback line and the ground potential.
  • the one or more capacitances lead to a phase shift which is non-linear with regard to the frequency and have an effect in a non-linear delay.
  • the same effect could be achieved with inductors connected in series.
  • the realization of capacities is however for integrated formwork tion due to the lower complexity in the circuit integration advantageous.
  • a cryptographically strong compression function in the processing device, such as e.g. B. a hash function, a one-way function or something similar, which has a particularly strong non-linearity.
  • the processing device can also be designed such that it has the function of an entropy memory.
  • An entropy memory is, for example, a shift register arrangement with linear feedback, such as is used, for example, as a pseudo random number generator, in such a way that, starting from a certain output state ( ⁇ seed "), an output variable that is in a non-linear connection with it is generated is used to disrupt the feedback inverter chain.
  • An advantage of the present invention is that the random number generator according to the invention, since it can essentially be constructed from digital circuits, can be integrated with existing processes.
  • Another advantage of the present invention is that the random number generator according to the invention can be synthesized with existing circuit design tools and does not have to be designed as a full custom design for each application.
  • Another advantage of the present invention is that, especially in cryptographic applications, such compression functions or one-way functions or entropy memories are present anyway and are therefore suitable for random numbers. lengenerator do not have to be implemented separately, as a result of which additional chip area would be consumed, but can be used jointly by different circuit parts.
  • FIG. 1 shows a basic block diagram of a random number generator according to the invention
  • FIG. 3 shows a random number generator according to the invention with a switchable capacitance controlled by a function f;
  • Fig. 4 shows a known random number generator with two feedback inverter chains.
  • the feedback inverter chain 10 consists, for example, of three feedback inverters connected in cascade, an output of an inverter always being connected to an input of the subsequent inverter.
  • the output of the inverter ters 18a is also connected via a feedback loop 20 to an input of the inverter 18c, as shown in FIG. 1.
  • the output device 12 serves to output a random number which depends on a state between two inverters of the feedback inverter chain.
  • the random number depends on the state between the inverter 18a and the inverter 18c.
  • the output device in particular if a second inverter chain 16 is present, can also have a scanner and a downstream XOR element, as in known inverters, in order to couple the states of the individual inverter chains to one another.
  • the processing device 14 is coupled via lines 22a, 22b to the feedback inverter chain 10 in order to transmit a signal between two successive inverters, e.g. B. to decouple the inverters 18a, 18c, as shown in FIG. 1 (line 22a), then to process them
  • Processing is preferably non-linear, and then feed the processed signal, which differs from the decoupled signal, via line 22b into the feedback inverter chain.
  • the decoupling and feeding can take place at the same point, in that the processed signal is fed in again between the two successive inverters from which the signal has been coupled out via line 22b. This case is shown for example in Fig. 1.
  • the coupling-in can also take place between different pairs of inverters.
  • the coupling could also take place between the inverters 18c, 18b or between the inverters 18b, 18a.
  • the coupling and decoupling via the lines 22a and 22b can take place in such a way that the processing device becomes part of the feedback of the feedback inverter chain.
  • the dashed connecting line 24 would not be present.
  • the signal provided by the processing device, which is fed via line 22b to the feedback inverter chain can also be combined with the signal present on connecting line 24 in such a way that connecting line 24 is present and at the point of contact between line 22b and the line 24 a combiner z.
  • B. is present in the form of an adder, subtractor, logic gate, etc.
  • the feed line 22b can also be periodically connected and disconnected in such a way that the feedback inverter chain 10 is influenced asynchronously to the extent that the processing device is coupled at certain times and at certain alternative times. ven times is not coupled.
  • the random number generator according to the invention can also have a further inverter chain 16, which preferably has a different number of inverters than the first inverter chain 10.
  • a processing device can also be assigned to the further feedback inverter chain 16 or not. It is only essential for the quality of the random numbers that the random number generator according to the invention provides that the two inverter chains 16 do not assume any synchronous state of any kind. This is prevented by the fact that in an inverter chain, namely the inverter chain 10, the processing device 14 is active while in the another inverter chain 16, no processing device is active or another processing device is active that differs from the first processing device 14.
  • the random number generator comprises a first feedback inverter chain 10 with three cascaded inverters 18a, 18b, 18c and the feedback line 20.
  • the inverter further comprises a second feedback inverter chain 16 with the inverters 24a to 24e.
  • the feedback inverter chain 10 is now, as shown in Fig. 2, associated with a two-part processing device, which comprises a first partial processing device 14a, the capacitor C 3 , which is connected between the inverters 18a and 18c on the one hand and a circuit ground on the other.
  • a further partial processing device is shown by a function f and is designated by 14b.
  • the function f processes a signal between the two inverters 18a, 18c and feeds a processed signal between the two inverters 18a, 18c.
  • the function f as a processing device could, however, also feed the processed signal, that is to say the output signal of the function, elsewhere, such as, for. B. between the feedback inverters 18c, 18b or the feedback inverters 18b, 18a.
  • the further inverter chain 16 is also assigned a processing device in the form of a capacitor Ci, which is denoted by 26, which is effective between the two inverters 24e, 24d. Furthermore, the additional inverter chain 16 is in the form of an additional processing device 28 of the capacitor C 2 between the two inverters 24a, 24b and the ground of the circuit.
  • the capacitors Ci, C, C 3 which represent the processing devices 26, 28, 14a, bring about a non-linear phase shift with regard to the frequency and thus represent a non-linear delay, which has a further advantage.
  • the use of capacitors connected in parallel as well as of series-connected coils or LC elements or RC elements leads to a reduction in the
  • Vibration frequency of the inverter chains This reduces the number of switching operations of the inverters typically implemented in CMOS technology per unit of time, which results in lower power consumption of the inverter chains.
  • the lower power consumption is of particular interest for contactless applications, but also for e.g. B. battery-powered applications are advantageous because the battery life is increased.
  • Function 14b may use a cryptographically strong compression function, such as B. be a hash function.
  • the function f can also be a one-way function, which is likewise distinguished by a strong non-linearity, or else an entropy memory in the form of a feedback shift register chain.
  • the cryptographic function f is designed in such a way that it causes the greatest possible "unrest" in the feedback inverter chain, on which it acts.
  • the function f can also be used to control a switch 30 in such a way that, depending on the output signal of the function f, that is to say depending on whether the function f has a "0" Outputs state or an 1 "state, the processing device 14a is connected to the decoupled inverter chain 10 or is decoupled therefrom.
  • This procedure also aperiodically influences the decoupled inverter chain, so that the problem of identical sampling by means of the output device in the form of the scanner 12a and the gate 12b is minimized.
  • one or more processing devices can be assigned to each inverter chain, and that if a plurality of parallel inverter chains are used, the parallel inverter chains are influenced differently by processing devices by a random number which is as random as possible to generate at the output of the output device 12 (Fig. 1).
  • inverter c Inverter further feedback line sampler XOR gate a first scan output line b second scan output line

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Inverter Devices (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

The invention relates to a random number generator which comprises a closed-loop inverter chain (10) with inverters (18a, 18b, 18c) connected in series, an output device (12) for outputting a random number that depends on the status between two inverters (18a, 18c) of the closed-loop inverter chain (10), and a processing device (14) for processing a signal between two subsequent inverter chains of the inverters connected in series and for feeding the processed signal to the closed-loop inverter chain. The processing device (14) is configured in such a manner that the processed signal differs from the signal between the two subsequent inverters (18a, 18c). By specifically influencing the closed-loop inverter chain (10), the danger of the periodic scanning by means of the outputting device (12) is reduced, thereby obtaining a high-quality random number generator with reduced chip surface requirements and low power consumption.

Description

Beschreibungdescription
ZufallszahlengeneratorRandom number generator
Die vorliegende Erfindung bezieht sich auf Zufallszahlengeneratoren und insbesondere auf sogenannte Inverterketten- Zufallszahlengeneratoren.The present invention relates to random number generators and in particular to so-called inverter chain random number generators.
Ein bekannter Inverterketten-Zufallszahlengenerator oder In- verterketten-RNG (RNG = Random Number Generator) ist in Fig. 4 dargestellt. Ein bekannter Inverterketten- Zufallszahlengenerator umfaßt eine oder mehrere unabhängig freischwingende rückgekoppelte Inverterketten primer Länge. Dies bedeutet, daß jede rückgekoppelte Inverterkette eine An- zahl von 3, 5, 7 etc. Invertern hat. Insbesondere umfaßt der bekannte Inverterketten-Zufallszahlengenerator von Fig. 4 eine erste Inverterkette 40 mit drei rückgekoppelten kaskadier- ten Invertern 40a, 40b, 40c und eine zweite Inverterkette 42 mit fünf rückgekoppelten kaskadierten Invertern 42a, 42b, 42c, 42d, 42e. Beide Inverterketten sind über eine Rückkopplungseinrichtung 41 bzw. 43 derart rückgekoppelt, daß der Ausgang des letzten Inverters, wie z. B. 42e, mit dem Eingang des ersten Inverters 42a verbunden ist. Die Ausgangssignale beider Inverterketten 40, 42 werden mittels eines Abtasters 44 abgetastet, wobei zum Abtasten eine externe Frequenz verwendet wird, die nicht in Beziehung zu der Frequenz steht, mit der die erste Inverterkette 40 oder die zweite Inverterkette 42 schwingt. Insbesondere muß die Abtastfrequenz niedriger als die kleinste Schwingfrequenz unter den Inverterket- ten sein. Anschließend wird ein Wert, der von der oberen Inverterkette 42 abgetastet worden ist, und ein Wert, der von der unteren Inverterkette 40 zum gleichen Zeitpunkt abgetastet worden ist, z. B. mittels eines XOR-Gatters 45 in ein einziges Bit komprimiert. Somit liefert ein Abtastvorgang unter Verwendung des Abtasters 44 ein Zufallszahlenbit.A known inverter chain random number generator or RNG (RNG = Random Number Generator) is shown in FIG. A known inverter chain random number generator comprises one or more independently floating feedback inverter chains of primary length. This means that each feedback inverter chain has a number of 3, 5, 7 etc. inverters. In particular, the known inverter chain random number generator from FIG. 4 comprises a first inverter chain 40 with three feedback cascaded inverters 40a, 40b, 40c and a second inverter chain 42 with five feedback cascaded inverters 42a, 42b, 42c, 42d, 42e. Both inverter chains are fed back via a feedback device 41 and 43 such that the output of the last inverter, such as. B. 42e, is connected to the input of the first inverter 42a. The output signals of both inverter chains 40, 42 are sampled by means of a scanner 44, an external frequency being used for the sampling which is not related to the frequency with which the first inverter chain 40 or the second inverter chain 42 oscillates. In particular, the sampling frequency must be lower than the lowest oscillation frequency among the inverter chains. Subsequently, a value sampled by the upper inverter chain 42 and a value sampled by the lower inverter chain 40 at the same time, e.g. B. by means of an XOR gate 45 in a single bit compressed. Thus, a scan using scanner 44 provides a random number bit.
Nachteilig an dem in Fig. 4 beschriebenen bekannten Inverter- ketten-Zufallszahlengenerator ist, daß trotz des Frequenzunterschiedes zwischen der Schwingfrequenz der ersten und zweiten Inverterkette und des Frequenzunterschiedes zwischen diesen Schwingfrequenzen und der externen Abtastfrequenz immer oder in periodischen Abständen auf den beiden Ausgangsleitun- gen 46a, 46b des Abtasters 44 das gleiche Bitmuster oder Pattern ausgegeben wird. Dieses Problem ist dahingehend nachteilhaft, daß damit die Qualität des in Fig. 4 gezeigten In- verterketten-Zufallszahlengenerators drastisch reduziert wird. Insbesondere bei kryptographischen Anwendungen, bei de- nen die Sicherheit kryptographischer Algorithmen mit der Qualität des Zufallszahlengenerators steht und fällt, ist diese Problematik besonders nachteilhaft, da sich eine Verwendung eines Inverterketten-Zufallszahlengenerators für kryp- tographische Anwendungen, wie z. B. in SmartCards, eigentlich verbietet.A disadvantage of the known inverter chain random number generator described in FIG. 4 is that, despite the frequency difference between the oscillation frequency of the first and second inverter chains and the frequency difference between these oscillation frequencies and the external sampling frequency, always or at periodic intervals on the two output lines 46a , 46b of the scanner 44 the same bit pattern or pattern is output. This problem is disadvantageous in that it drastically reduces the quality of the inverter chain random number generator shown in FIG. This problem is particularly disadvantageous in cryptographic applications in which the security of cryptographic algorithms depends on the quality of the random number generator, since the use of an inverter chain random number generator for cryptographic applications, such as, for. B. in SmartCards, actually forbids.
Eine Möglichkeit, um das beschriebene Problem zu umgehen, besteht darin, mehrere in Fig. 4 gezeigte Inverterketten- Zufallszahlengeneratoren parallel zu verwenden und dann die Ausgangssignale der XOR-Gatter der einzelnen Zufallszahlengeneratoren zu konkatinieren. Eine solche Vorgehensweise vermindert die Möglichkeit eines periodisch identischen Samplings, da dies nunmehr für alle solchen parallel betriebenen Zufallszahlengeneratoren passieren müßte. Die Wahr- scheinlichkeit, daß dieser Fall für sämtliche parallel arbeitenden Zufallszahlengeneratoren auftritt, sinkt mit steigender Anzahl parallel betriebener Zufallszahlengeneratoren. Auf diese Art und Weise ist es jedoch nicht möglich, das Problem des periodischen Samplings generell auszuschließen.One way to avoid the problem described is to use several inverter chain random number generators shown in FIG. 4 in parallel and then to concatenate the output signals of the XOR gates of the individual random number generators. Such a procedure reduces the possibility of periodically identical sampling, since this would now have to happen for all such random number generators operated in parallel. The probability that this case occurs for all random number generators working in parallel decreases with an increasing number of random number generators operated in parallel. On however, it is not possible to rule out the problem of periodic sampling in general.
Das Verwenden mehrerer parallel betriebener Inverterketten- Zufallszahlengeneratoren ist ferner dahingehend nachteilhaft, daß mit jedem zusätzlichen Zufallszahlengenerator Chipfläche investiert werden muß, die bei vielen Anwendungen, wie z. B. für Sicherheits-ICs, begrenzt ist. Des weiteren führen mehrere Inverterketten-Zufallszahlengeneratoren zu einem erhöhten Leistungsverbrauch, der bei einer Verwendung der CMOS-Technik zwar begrenzt ist, der jedoch dann, wenn Kontaktlos- Anwendungen betrachtet werden, durchaus ins Gewicht fällt. Hier werden Zufallszahlengeneratoren allein durch eine extern empfangene HF-Energie betrieben, da Chipkarten für Kontakt- los-Anwendungen im allgemeinen selbst keine Stromversorgung haben. Jeder zusätzliche parallel betriebene Zufallszahlengenerator erhöht daher den Bedarf an Chipfläche und den Leistungsverbrauch, führt jedoch nicht zu der Erzeugung von mehr Zufallszahlen, derart, daß der Aufwand an Chipfläche und Leistung für ein Zufallsbit immer weiter ansteigt.The use of several inverter chain random number generators operated in parallel is further disadvantageous in that with each additional random number generator chip area must be invested which is used in many applications, such as, for. B. for security ICs, is limited. Furthermore, several inverter chain random number generators lead to increased power consumption, which is limited when using CMOS technology, but which is significant when contactless applications are considered. Here, random number generators are operated solely by externally received HF energy, since chip cards for contactless applications generally do not have a power supply themselves. Each additional random number generator operated in parallel therefore increases the need for chip area and the power consumption, but does not lead to the generation of more random numbers, such that the amount of chip area and power for a random bit continues to increase.
Die Aufgabe der vorliegenden Erfindung besteht darin, einen Zufallszahlengenerator zu schaffen, der verläßlich und effizient Zufallszahlen erzeugt.The object of the present invention is to provide a random number generator which generates random numbers reliably and efficiently.
Diese wird durch einen Zufallszahlengenerator nach Patentanspruch 1 gelöst.This is solved by a random number generator according to claim 1.
Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß das Periodizitätsproblem eines Zufallszahlengenerators mit rückgekoppelter Inverterkette dadurch behoben werden kann, daß gezielt in die Rückkopplung eingegriffen wird. Hierzu ist einer rückgekoppelten Inverterkette mit in Serie geschalteten Invertern eine Verarbeitungseinrichtung zum Verarbeiten eines Signals zwischen zwei aufeinanderfolgenden Invertern der in Serie geschalteten Inverter vorgesehen, um das Signal zwischen den zwei aufeinanderfolgenden Invertern zu verarbeiten, so daß sich dieses Signal von einem Signal zwischen den beiden Invertern ohne Vorhandensein der Verarbeitungseinrichtung unterscheidet. Das verarbeitete Signal wird dann wieder entweder an dieselbe Stelle zwischen den beiden aufeinanderfolgenden Invertern eingekoppelt oder an einer anderen Stelle in der rückgekoppelten Inverterkette. Dadurch wird erreicht, daß die Ausgabe der Inverterkette aufgrund des Eingriffs in die Rückkopplung stark asynchron gegenüber ihrer ursprünglichen Frequenz wird, so daß, wenn eine bestimmte Abtastfrequenz verwendet wird, auch eine starke Asynchronität zur Abtastfre- quenz erhalten wird.The present invention is based on the knowledge that the periodicity problem of a random number generator with a feedback inverter chain can be eliminated by intervening in a targeted manner in the feedback. For this purpose, a feedback inverter chain with series connected Inverters a processing device for processing a signal between two successive inverters of the series-connected inverters is provided in order to process the signal between the two successive inverters, so that this signal differs from a signal between the two inverters without the presence of the processing device. The processed signal is then either coupled back to the same point between the two successive inverters or to another point in the feedback inverter chain. It is thereby achieved that the output of the inverter chain becomes strongly asynchronous with respect to its original frequency due to the intervention in the feedback, so that if a certain sampling frequency is used, a strong asynchrony with the sampling frequency is also obtained.
Vorzugsweise führt die Verarbeitungseinrichtung eine nichtlineare Verarbeitung des ausgekoppelten Signals zwischen zwei aufeinanderfolgenden Invertern durch und speist das nicht- linear verarbeitete Signal aufgrund der Einfachheit derThe processing device preferably carries out a non-linear processing of the decoupled signal between two successive inverters and feeds the non-linearly processed signal due to the simplicity of the
Schaltung wieder an derselben Stelle ein, wo es ausgekoppelt worden ist.Switch the circuit back on at the same point where it was coupled out.
Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung umfaßt die Verarbeitungseinrichtung eine oder mehrere Kapazitäten, die zwischen der Rückkopplungsleitung und dem Massepotential geschaltet sind. Die eine oder die mehreren Kapazitäten führen zu einer hinsichtlich der Frequenz nicht-linearen Phasenverschiebung und wirken sich in einer nicht-linearen Verzögerung aus. Derselbe Effekt könnte mit seriell geschalteten Induktivitäten erreicht werden. Die Realisierung von Kapazitäten ist jedoch für integrierte Schal- tungen aufgrund des geringeren Aufwands bei der Schaltungsintegration vorteilhaft.In a preferred embodiment of the present invention, the processing device comprises one or more capacitances which are connected between the feedback line and the ground potential. The one or more capacitances lead to a phase shift which is non-linear with regard to the frequency and have an effect in a non-linear delay. The same effect could be achieved with inductors connected in series. The realization of capacities is however for integrated formwork tion due to the lower complexity in the circuit integration advantageous.
Gemäß einem weiteren Ausführungsbeispiel der vorliegenden Er- findung wird es bevorzugt, in der Verarbeitungseinrichtung eine kryptographisch starke Komprimierungsfunktion zu verwenden, wie z. B. eine Hash-Funktion, eine Einweg-Funktion oder etwas ähnliches, die eine besonders starke Nichtlinearität aufweist. Alternativ kann die Verarbeitungseinrichtung auch derart ausgebildet sein, daß sie die Funktion eines Entropie- Speichers hat. Ein Entropie-Speicher ist beispielsweise eine Schieberegisteranordnung mit linearer Rückkopplung, wie sie beispielsweise als Pseudozufallszahlengenerator zum Einsatz kommt, derart, daß ausgehend von einem bestimmten Ausgangszu- stand (λλSeed") eine mit demselben in nicht-linearem Zusammenhang stehende Ausgangsgröße erzeugt wird, die dazu verwendet wird, um die rückgekoppelte Inverterkette zu stören.According to a further exemplary embodiment of the present invention, it is preferred to use a cryptographically strong compression function in the processing device, such as e.g. B. a hash function, a one-way function or something similar, which has a particularly strong non-linearity. Alternatively, the processing device can also be designed such that it has the function of an entropy memory. An entropy memory is, for example, a shift register arrangement with linear feedback, such as is used, for example, as a pseudo random number generator, in such a way that, starting from a certain output state ( λλ seed "), an output variable that is in a non-linear connection with it is generated is used to disrupt the feedback inverter chain.
Ein Vorteil der vorliegenden Erfindung besteht darin, daß der erfindungsgemäße Zufallszahlengenerator, da er im wesentlichen aus Digitalschaltungen aufgebaut werden kann, mit bestehenden Prozessen integrierbar ist.An advantage of the present invention is that the random number generator according to the invention, since it can essentially be constructed from digital circuits, can be integrated with existing processes.
Ein weiterer Vorteil der vorliegenden Erfindung besteht dar- in, daß der erfindungsgemäße Zufallszahlengenerator mit bestehenden Schaltungsentwurfswerkzeugen synthetisierbar ist und nicht für jede Anwendung als eigenes Full-Custom-Design ausgeführt werden muß.Another advantage of the present invention is that the random number generator according to the invention can be synthesized with existing circuit design tools and does not have to be designed as a full custom design for each application.
Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß insbesondere bei kryptographischen Anwendungen solche Komprimierungsfunktionen oder Einwegfunktionen oder Entropiespeicher ohnehin vorhanden sind und somit für den Zufallszah- lengenerator nicht extra implementiert werden müssen, wodurch zusätzliche Chipfläche verbraucht werden würde, sondern von verschiedenen Schaltungsteilen gemeinsam benutzt werden können.Another advantage of the present invention is that, especially in cryptographic applications, such compression functions or one-way functions or entropy memories are present anyway and are therefore suitable for random numbers. lengenerator do not have to be implemented separately, as a result of which additional chip area would be consumed, but can be used jointly by different circuit parts.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnung detailliert erläutert. Es zeigen:Preferred exemplary embodiments of the present invention are explained in detail below with reference to the accompanying drawing. Show it:
Fig. 1 ein Prinzipblockschaltbild eines erfindungsgemäßen Zufallszahlengenerators ;1 shows a basic block diagram of a random number generator according to the invention;
Fig. 2 einen erfindungsgemäßen Zufallszahlengenerator mit zwei rückgekoppelten Inverterketten und einer nicht-linearen Funktion f;2 shows a random number generator according to the invention with two feedback inverter chains and a non-linear function f;
Fig. 3 einen erfindungsgemäßen Zufallszahlengenerator mit einer von einer Funktion f gesteuerten schaltbaren Kapazität; und3 shows a random number generator according to the invention with a switchable capacitance controlled by a function f; and
Fig. 4 einen bekannten Zufallszahlengenerator mit zwei rückgekoppelten Inverterketten.Fig. 4 shows a known random number generator with two feedback inverter chains.
Fig. 1 zeigt einen erfindungsgemäßen Zufallszahlengenerator mit zumindest einer rückgekoppelten Inverterkette 10, einer Ausgabeeinrichtung 12, einer Verarbeitungseinrichtung 14 sowie einer oder mehreren weiteren rückgekoppelten Inverterketten 16, der bzw. denen ebenfalls weitere Verarbeitungseinrichtungen (in Fig. 1 nicht gezeigt) zugeordnet sein können. Die rückgekoppelte Inverterkette 10 besteht beispielsweise aus drei in Kaskade geschalteten rückgekoppelten Invertern, wobei immer ein Ausgang eines Inverters mit einem Eingang des nachfolgenden Inverters verbunden ist. Der Ausgang des Inver- ters 18a ist ferner über eine Rückkopplungsschleife 20 mit einem Eingang des Inverters 18c verbunden, wie es in Fig. 1 gezeigt ist.1 shows a random number generator according to the invention with at least one feedback inverter chain 10, an output device 12, a processing device 14 and one or more further feedback inverter chains 16, to which further processing devices (not shown in FIG. 1) can also be assigned. The feedback inverter chain 10 consists, for example, of three feedback inverters connected in cascade, an output of an inverter always being connected to an input of the subsequent inverter. The output of the inverter ters 18a is also connected via a feedback loop 20 to an input of the inverter 18c, as shown in FIG. 1.
Die Ausgabeeinrichtung 12 dient zum Ausgeben einer Zufallszahl, die von einem Zustand zwischen zwei Invertern der rückgekoppelten Inverterkette abhängt. Bei dem in Fig. 1 gezeigten Ausführungsbeispiel hängt die Zufallszahl von dem Zustand zwischen dem Inverter 18a und dem Inverter 18c ab. Die Ausga- beeinrichtung kann, insbesondere wenn eine zweite Inverterkette 16 vorhanden ist, ebenfalls wie bei bekannten Invertern einen Abtaster und ein nachgeschaltetes XOR-Glied haben, um die Zustände der einzelnen Inverterketten miteinander zu verkoppeln.The output device 12 serves to output a random number which depends on a state between two inverters of the feedback inverter chain. In the exemplary embodiment shown in FIG. 1, the random number depends on the state between the inverter 18a and the inverter 18c. The output device, in particular if a second inverter chain 16 is present, can also have a scanner and a downstream XOR element, as in known inverters, in order to couple the states of the individual inverter chains to one another.
Die Verarbeitungseinrichtung 14 ist über Leitungen 22a, 22b mit der rückgekoppelten Inverterkette 10 verkoppelt, um ein Signal zwischen zwei aufeinanderfolgenden Invertern, wie z. B. den Invertern 18a, 18c, wie es in Fig. 1 gezeigt ist, aus- zukoppeln (Leitung 22a) , dann zu verarbeiten, wobei dieseThe processing device 14 is coupled via lines 22a, 22b to the feedback inverter chain 10 in order to transmit a signal between two successive inverters, e.g. B. to decouple the inverters 18a, 18c, as shown in FIG. 1 (line 22a), then to process them
Verarbeitung vorzugsweise nicht-linear ist, und dann das verarbeitete Signal, das sich von dem ausgekoppelten Signal unterscheidet, über die Leitung 22b wieder in die rückgekoppelte Inverterkette einzuspeisen. Die Auskopplung und Einspei- sung kann an derselben Stelle stattfinden, dahingehend, daß zwischen den beiden aufeinanderfolgenden Invertern, aus denen das Signal über die Leitung 22b ausgekoppelt worden ist, auch das verarbeitete Signal wieder eingespeist wird. Dieser Fall ist beispielsweise in Fig. 1 gezeigt. Alternativ kann jedoch auch die Ein-Auskopplung zwischen unterschiedlichen Inverter- paaren erfolgen. So könnte die Einkopplung beispielsweise auch zwischen den Invertern 18c, 18b oder zwischen den Invertern 18b, 18a erfolgen. Wie es durch eine gestrichelte Verbindungsleitung 24 dargestellt ist, kann die Aus- und Einkopplung über die Leitung 22a und 22b derart erfolgen, daß die Verarbeitungseinrichtung Teil der Rückkopplung der rückgekoppelten Inverterkette wird. In diesem Fall wäre die gestrichelte Verbindungsleitung 24 nicht vorhanden. Alternativ kann das von der Verarbeitungseinrichtung gelieferte Signal, das über die Leitung 22b der rückgekoppelten Inverterkette zugeführt wird, auch mit dem auf der Verbindungsleitung 24 vorhandenen Signal kombiniert werden, derart, daß die Verbindungsleitung 24 vorhanden ist und am Berührungspunkt zwischen der Leitung 22b und der Leitung 24 ein Kombinierer z. B. in Form eines Addierers, Subtrahierers, logischen Gatters etc. vorhanden ist. Wie es Be- zug nehmend auf Fig. 3 ausgeführt ist, kann die Einspeiseleitung 22b auch periodisch an- und abgetrennt werden, derart, daß die rückgekoppelte Inverterkette 10 dahingehend asynchron beeinflußt wird, daß zu bestimmten Zeitpunkten die Verarbeitungseinrichtung angekoppelt ist und zu bestimmten alternati- ven Zeitpunkten nicht angekoppelt ist.Processing is preferably non-linear, and then feed the processed signal, which differs from the decoupled signal, via line 22b into the feedback inverter chain. The decoupling and feeding can take place at the same point, in that the processed signal is fed in again between the two successive inverters from which the signal has been coupled out via line 22b. This case is shown for example in Fig. 1. Alternatively, however, the coupling-in can also take place between different pairs of inverters. For example, the coupling could also take place between the inverters 18c, 18b or between the inverters 18b, 18a. As shown by a dashed connecting line 24, the coupling and decoupling via the lines 22a and 22b can take place in such a way that the processing device becomes part of the feedback of the feedback inverter chain. In this case, the dashed connecting line 24 would not be present. Alternatively, the signal provided by the processing device, which is fed via line 22b to the feedback inverter chain, can also be combined with the signal present on connecting line 24 in such a way that connecting line 24 is present and at the point of contact between line 22b and the line 24 a combiner z. B. is present in the form of an adder, subtractor, logic gate, etc. As is explained with reference to FIG. 3, the feed line 22b can also be periodically connected and disconnected in such a way that the feedback inverter chain 10 is influenced asynchronously to the extent that the processing device is coupled at certain times and at certain alternative times. ven times is not coupled.
Wie es bereits ausgeführt worden ist, kann der erfindungsgemäße Zufallszahlengenerator auch über eine weitere Inverterkette 16 verfügen, die vorzugsweise eine andere Anzahl von Invertern aufweist als die erste Inverterkette 10. Der weiteren rückgekoppelten Inverterkette 16 kann ferner eine Verarbeitungseinrichtung zugeordnet sein oder nicht. Lediglich wesentlich für die Qualität der Zufallszahlen, die der erfindungsgemäße Zufallszahlengenerator liefert, ist, daß die bei- den Inverterketten 16 nicht einen irgendwie auch immer gearteten synchronen Zustand einnehmen. Dies wird dadurch verhindert, daß in einer Inverterkette, nämlich der Inverterkette 10 die Verarbeitungseinrichtung 14 aktiv ist, während in der anderen Inverterkette 16 keine Verarbeitungseinrichtung aktiv ist oder eine weitere Verarbeitungseinrichtung aktiv, die sich von der ersten Verarbeitungseinrichtung 14 unterscheidet.As has already been explained, the random number generator according to the invention can also have a further inverter chain 16, which preferably has a different number of inverters than the first inverter chain 10. A processing device can also be assigned to the further feedback inverter chain 16 or not. It is only essential for the quality of the random numbers that the random number generator according to the invention provides that the two inverter chains 16 do not assume any synchronous state of any kind. This is prevented by the fact that in an inverter chain, namely the inverter chain 10, the processing device 14 is active while in the another inverter chain 16, no processing device is active or another processing device is active that differs from the first processing device 14.
Im nachfolgenden wird Bezug nehmend auf Fig. 2 ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung dargestellt. Der erfindungsgemäße Zufallszahlengenerator umfaßt eine erste rückgekoppelte Inverterkette 10 mit drei in Kaska- de geschalteten Invertern 18a, 18b, 18c und der Rückkopplungsleitung 20. Der Inverter umfaßt ferner eine zweite rückgekoppelte Inverterkette 16 mit den Invertern 24a bis 24e. Der rückgekoppelten Inverterkette 10 sind nunmehr, wie es in Fig. 2 gezeigt ist, eine zweiteilige Verarbeitungseinrichtung zugeordnet, die eine erste Teilverarbeitungseinrichtung 14a umfaßt, die den Kondensator C3, der zwischen den Invertern 18a und 18c einerseits und einer Schaltungsmasse andererseits geschaltet ist. Eine weitere Teil-Verarbeitungseinrichtung ist durch eine Funktion f gezeigt und mit 14b bezeichnet. Die Funktion f verarbeitet ein Signal zwischen den beiden Invertern 18a, 18c und speist ein verarbeitetes Signal zwischen die beiden Inverter 18a, 18c ein. Die Funktion f als Verarbeitungseinrichtung könnte jedoch auch das verarbeitete Signal, also das Ausgangssignal der Funktion an anderer Stelle einspeisen, wie z. B. zwischen die rückgekoppelten Inverter 18c, 18b oder die rückgekoppelten Inverter 18b, 18a.A preferred exemplary embodiment of the present invention is illustrated below with reference to FIG. 2. The random number generator according to the invention comprises a first feedback inverter chain 10 with three cascaded inverters 18a, 18b, 18c and the feedback line 20. The inverter further comprises a second feedback inverter chain 16 with the inverters 24a to 24e. The feedback inverter chain 10 is now, as shown in Fig. 2, associated with a two-part processing device, which comprises a first partial processing device 14a, the capacitor C 3 , which is connected between the inverters 18a and 18c on the one hand and a circuit ground on the other. A further partial processing device is shown by a function f and is designated by 14b. The function f processes a signal between the two inverters 18a, 18c and feeds a processed signal between the two inverters 18a, 18c. The function f as a processing device could, however, also feed the processed signal, that is to say the output signal of the function, elsewhere, such as, for. B. between the feedback inverters 18c, 18b or the feedback inverters 18b, 18a.
Der weiteren Inverterkette 16 ist ferner bei dem in Fig. 2 gezeigten bevorzugten Ausführungsbeispiel eine Verarbeitungs- einrichtung in Form eines Kondensators Ci, der mit 26 bezeichnet ist, zugeordnet, die zwischen den beiden Invertern 24e, 24d wirksam ist. Ferner ist der weiteren Inverterkette 16 noch eine zusätzliche Verarbeitungseinrichtung 28 in Form des Kondensators C2 zwischen den beiden Invertern 24a, 24b und der Masse der Schaltung zugeordnet.In the preferred exemplary embodiment shown in FIG. 2, the further inverter chain 16 is also assigned a processing device in the form of a capacitor Ci, which is denoted by 26, which is effective between the two inverters 24e, 24d. Furthermore, the additional inverter chain 16 is in the form of an additional processing device 28 of the capacitor C 2 between the two inverters 24a, 24b and the ground of the circuit.
Die Kondensatoren Ci, C, C3, die die Verarbeitungseinrichtun- gen 26, 28, 14a darstellen, bewirken eine nicht-lineare Phasenverschiebung hinsichtlich der Frequenz und stellen somit eine nicht-lineare Verzögerung dar, die einen weiteren Vorteil hat. Die Verwendung von parallel geschalteten Kondensatoren genauso wie von seriell geschalteten Spulen oder LC- Gliedern oder RC-Gliedern führt zu einer Verringerung derThe capacitors Ci, C, C 3 , which represent the processing devices 26, 28, 14a, bring about a non-linear phase shift with regard to the frequency and thus represent a non-linear delay, which has a further advantage. The use of capacitors connected in parallel as well as of series-connected coils or LC elements or RC elements leads to a reduction in the
Schwingfrequenz der Inverterketten. Damit wird die Anzahl der Umschaltvorgänge der typischerweise in CMOS-Technik ausgeführten Invertern pro Zeiteinheit reduziert, was in einem geringeren Stromverbrauch der Inverterketten resultiert. Der geringere Stromverbrauch ist besonders für Kontaktlosanwendungen von Interesse, jedoch auch für z. B. batteriebetriebene Anwendungen von Vorteil, da die Batterielebensdauer vergrößert wird.Vibration frequency of the inverter chains. This reduces the number of switching operations of the inverters typically implemented in CMOS technology per unit of time, which results in lower power consumption of the inverter chains. The lower power consumption is of particular interest for contactless applications, but also for e.g. B. battery-powered applications are advantageous because the battery life is increased.
Die Funktion 14b kann, wie es ausgeführt worden ist, eine kryptographisch starke Komprimierungsfunktion, wie z. B. eine Hash-Funktion sein. Die Funktion f kann ferner eine Einwegfunktion sein, die sich ebenfalls durch eine starke Nichtli- nearität auszeichnet, oder aber ein Entropiespeicher in Form einer rückgekoppelten Schieberegisterkette. Allgemein ist die kryptographische Funktion f so ausgestaltet, daß sie eine möglichst große "Unruhe" in der rückgekoppelten Inverterkette, auf die sie einwirkt, stiftet.Function 14b, as has been stated, may use a cryptographically strong compression function, such as B. be a hash function. The function f can also be a one-way function, which is likewise distinguished by a strong non-linearity, or else an entropy memory in the form of a feedback shift register chain. In general, the cryptographic function f is designed in such a way that it causes the greatest possible "unrest" in the feedback inverter chain, on which it acts.
Im Gegensatz zu dem in Fig. 2 gezeigten Ausführungsbeispiel kann die Funktion f auch dazu verwendet werden, einen Schalter 30 anzusteuern, derart, daß je nach Ausgangssignal der Funktion f, also abhängig davon, ob die Funktion f einen "0"- Zustand oder einen l"-Zustand ausgibt, die Verarbeitungseinrichtung 14a der rückgekoppelten Inverterkette 10 zugeschaltet oder von derselben abgekoppelt wird. Auch durch diese Vorgehensweise wird die rückgekoppelte Inverterkette aperio- disch beeinflußt, so daß das Problem des identischen Samplens mittels der Ausgabeeinrichtung in Form des Abtasters 12a und das Gatters 12b minimiert wird.In contrast to the exemplary embodiment shown in FIG. 2, the function f can also be used to control a switch 30 in such a way that, depending on the output signal of the function f, that is to say depending on whether the function f has a "0" Outputs state or an 1 "state, the processing device 14a is connected to the decoupled inverter chain 10 or is decoupled therefrom. This procedure also aperiodically influences the decoupled inverter chain, so that the problem of identical sampling by means of the output device in the form of the scanner 12a and the gate 12b is minimized.
Schließlich sei darauf hingewiesen, daß je nach Anwendungs- fall und Anforderung jeder Inverterkette eine oder mehrere Verarbeitungseinrichtungen zugeordnet werden kann bzw. können, und daß, wenn mehrere parallele Inverterketten eingesetzt werden, die parallelen Inverterketten durch Verarbeitungseinrichtungen unterschiedlich beeinflußt werden, um eine möglichst zufällige Zufallszahl am Ausgang der Ausgabeeinrichtung 12 (Fig. 1) zu erzeugen. Finally, it should be pointed out that, depending on the application and requirement, one or more processing devices can be assigned to each inverter chain, and that if a plurality of parallel inverter chains are used, the parallel inverter chains are influenced differently by processing devices by a random number which is as random as possible to generate at the output of the output device 12 (Fig. 1).
BezugszeichenlisteLIST OF REFERENCE NUMBERS
10 rückgekoppelte Inverterkette10 feedback inverter chain
12a Abtaster 12 Ausgabeeinrichtung12a scanner 12 output device
12b XOR-Gatter12b XOR gate
14 Verarbeitungseinrichtung14 processing device
14a erste Teilverarbeitungseinrichtung14a first partial processing device
14b zweite Teilverarbeitungseinrichtung 16 weitere rückgekoppelte Inverterkette14b second partial processing device 16 further feedback inverter chain
18a Inverter18a inverter
18b Inverter18b inverter
18c Inverter18c inverter
20 Rückkopplungsschleife 22a Auskopplungsleitung20 feedback loop 22a decoupling line
22b Einkopplungsleitung22b coupling line
24 Überbrückungsleitung24 bypass line
24a Inverter24a inverter
24b Inverter 24c Inverter24b inverter 24c inverter
24d Inverter24d inverter
24e Inverter24e inverter
26 weitere Verarbeitungseinrichtung26 further processing facilities
28 noch weitere Verarbeitungseinrichtung 30 Schalter28 still further processing device 30 switch
40 rückgekoppelte Inverterkette40 feedback inverter chain
41 Rückkopplungsleitung 40a Inverter41 Feedback line 40a inverter
40b Inverter 40c Inverter40b inverter 40c inverter
42 weitere rückgekoppelte Inverterkette 42a Inverter42 further feedback inverter chains 42a inverter
42b Inverter c Inverter weitere Rückkopplungsleitung Abtaster XOR-Gatter a erste Abtastausgangsleitung b zweite Abtastausgangsleitung 42b inverter c Inverter further feedback line sampler XOR gate a first scan output line b second scan output line

Claims

Patentansprüche claims
1. Zufallszahlengenerator mit folgenden Merkmalen:1. Random number generator with the following features:
einer rückgekoppelten Inverterkette (10) mit kaskadierten Invertern (18a, 18b, 18c) ;a feedback inverter chain (10) with cascaded inverters (18a, 18b, 18c);
einer Ausgabeeinrichtung (12) zum Ausgeben einer Zufallszahl, die von einem Zustand zwischen zwei Invertern (18a, 18c) der rückgekoppelten Inverterkette (10) abhängt; undan output device (12) for outputting a random number which depends on a state between two inverters (18a, 18c) of the feedback inverter chain (10); and
einer Verarbeitungseinrichtung (14) zum Verarbeiten eines Signals zwischen zwei aufeinanderfolgenden Invertern (18a, 18c) der kaskadierten Inverter und zum Einspeisen (22b) eines verarbeiteten Signals in die rückgekoppelte Inverterkette, wobei die Verarbeitungseinrichtung (14) so ausgebildet ist, daß sich das verarbeitete Signal von dem unverarbeiteten Signal unterscheidet.a processing device (14) for processing a signal between two successive inverters (18a, 18c) of the cascaded inverters and for feeding (22b) a processed signal into the feedback inverter chain, the processing device (14) being designed such that the processed signal different from the unprocessed signal.
2. Zufallszahlengenerator nach Anspruch 1,2. random number generator according to claim 1,
bei dem die Verarbeitungseinrichtung (14) ausgebildet ist, um eine nicht-lineare Verarbeitung auszuführen.in which the processing device (14) is designed to carry out a non-linear processing.
3. Zufallszahlengenerator nach Anspruch 1 oder 2,3. random number generator according to claim 1 or 2,
bei dem die Verarbeitungseinrichtung (14) ein Verzögerungsglied (14a, 26, 28) umfaßt.in which the processing device (14) comprises a delay element (14a, 26, 28).
4. Zufallszahlengenerator nach Anspruch 3,4. random number generator according to claim 3,
bei dem das Verzögerungsglied eine Kapazität (Cl, C2, C3) umfaßt, die zwischen einer Verbindungsleitung (20) zwischen den aufeinanderfolgenden Invertern und ein Bezugspotential geschaltet ist, oder eine serielle Induktivität oder sowohl die Kapazität als auch die Induktivität aufweist.in which the delay element comprises a capacitance (Cl, C2, C3) between a connecting line (20) between the successive inverters and a reference potential is connected, or has a serial inductor or both the capacitance and the inductor.
5. Zufallszahlengenerator nach einem der vorhergehenden Ansprüche,5. random number generator according to one of the preceding claims,
bei dem die Verarbeitungseinrichtung (14) ausgebildet ist, um ein Ausgangssignal des einen der zwei aufeinanderfolgenden Inverter zu verarbeiten und ein verarbeitetes Signal in einen Eingang des anderen der aufeinanderfolgenden Inverter einzuspeisen.in which the processing device (14) is designed to process an output signal of the one of the two successive inverters and to feed a processed signal into an input of the other of the successive inverters.
6. Zufallszahlengenerator nach einem der vorhergehenden An- sprüche,6. random number generator according to one of the preceding claims,
bei dem die Verarbeitungseinrichtung (14) ausgebildet ist, um eine Komprimierungsfunktion, insbesondere eine Hash-Funktion oder eine Einwegfunktion auszuführen.in which the processing device (14) is designed to carry out a compression function, in particular a hash function or a one-way function.
7. Zufallszahlengenerator nach einem der vorhergehenden Ansprüche,7. random number generator according to one of the preceding claims,
bei dem die Verarbeitungseinrichtung (14) ausgebildet ist, um einen Entropiespeicher zu umfassen.in which the processing device (14) is designed to include an entropy memory.
8. Zufallszahlengenerator nach Anspruch 7,8. random number generator according to claim 7,
bei dem der Entropiespeicher ein rückgekoppeltes Schiebere- gister aufweist.in which the entropy storage has a feedback shift register.
9. Zufallszahlengenerator nach einem der vorhergehenden Ansprüche, der ferner eine steuerbare Schalteinrichtung (30) aufweist, um das verarbeitete Signal abhängig von dem Steuersignal in die rückgekoppelte Inverterkette (10) einzuspeisen oder nicht einzuspeisen.9. random number generator according to one of the preceding claims, which further comprises a controllable switching device (30) in order to feed or not to feed the processed signal depending on the control signal into the feedback inverter chain (10).
10. Zufallszahlengenerator nach Anspruch 9,10. random number generator according to claim 9,
bei dem das steuerbare Signal gleich einem Signal aus der In- verterkette ist oder von dem Signal mittels einer Funktion (14b) abgeleitet ist.in which the controllable signal is equal to a signal from the inverter chain or is derived from the signal by means of a function (14b).
11. Zufallszahlengenerator nach Anspruch 10,11. random number generator according to claim 10,
bei dem die Funktion eine Komprimierungsfunktion oder einewhere the function is a compression function or a
Einwegfunktion oder eine durch ein rückgekoppeltes Schieberegister implementierte Funktion ist.Is a one-way function or a function implemented by a feedback shift register.
12. • Zufallszahlengeneratoren nach einem der vorhergehenden Ansprüche, der ferner folgende Merkmale aufweist:12. Random number generators according to one of the preceding claims, further comprising the following features:
eine weitere rückgekoppelte Inverterkette (16) ;a further feedback inverter chain (16);
eine Abtasteinrichtung (12a) zum Abtasten eines Signals der rückgekoppelten Inverterkette und eines Signals der weiteren rückgekoppelten Inverterkette;a sampling device (12a) for sampling a signal of the feedback inverter chain and a signal of the further feedback inverter chain;
eine Verknüpfungseinrichtung (12b) zum Verknüpfen der abgetasteten Signale, um eine Zufallszahl zu erzeugen.linking means (12b) for linking the sampled signals to generate a random number.
13, Zufallszahlengenerator nach Anspruch 12, bei dem die weitere Inverterkette keine Verarbeitungseinrichtung aufweist.13, random number generator according to claim 12, in which the further inverter chain has no processing device.
14. Zufallszahlengenerator nach Anspruch 12,14. random number generator according to claim 12,
bei dem der weiteren Inverterkette (16) eine weitere Verarbeitungseinrichtung (26, 28) zugeordnet ist, die sich von der Verarbeitungseinrichtung (14), die der Inverterkette (10) zugeordnet ist, hinsichtlich ihrer Verarbeitung unterscheidet.in which the further inverter chain (16) is assigned a further processing device (26, 28) which differs from the processing device (14) which is assigned to the inverter chain (10) in terms of its processing.
15. Zufallszahlengenerator nach Anspruch 14,15. random number generator according to claim 14,
bei dem der weiteren Inverterkette (16) neben der weiteren Verarbeitungseinrichtung (26) noch eine zusätzliche Verarbei- tungseinrichtung (28) zugeordnet ist, die ein verarbeitetes Signal zwischen zwei anderen aufeinanderfolgenden Invertern (24a, 24b) einspeist als dies die andere Verarbeitungseinrichtung (26) durchführt, die der weiteren Inverterkette (16) zugeordnet ist. in which an additional processing device (28) is assigned to the further inverter chain (16) in addition to the further processing device (26), which feeds a processed signal between two other successive inverters (24a, 24b) than does the other processing device (26) carries out, which is assigned to the further inverter chain (16).
PCT/EP2003/002436 2002-03-25 2003-03-10 Random number generator WO2003081417A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU2003215646A AU2003215646A1 (en) 2002-03-25 2003-03-10 Random number generator

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2002113269 DE10213269A1 (en) 2002-03-25 2002-03-25 Random number generator
DE10213269.0 2002-03-25

Publications (1)

Publication Number Publication Date
WO2003081417A2 true WO2003081417A2 (en) 2003-10-02

Family

ID=28050820

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2003/002436 WO2003081417A2 (en) 2002-03-25 2003-03-10 Random number generator

Country Status (4)

Country Link
AU (1) AU2003215646A1 (en)
DE (1) DE10213269A1 (en)
TW (1) TW200400463A (en)
WO (1) WO2003081417A2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1562291A1 (en) * 2004-02-04 2005-08-10 Infineon Technologies AG Apparatus for providing a random bit stream
EP1643643A1 (en) * 2004-09-28 2006-04-05 Micronas GmbH Random number generator and method for random number generation
WO2006079436A1 (en) * 2005-01-26 2006-08-03 Ericsson Ab Pseudo-random number generator and method of operating thereof
EP1715409A1 (en) * 2004-02-12 2006-10-25 Hitachi ULSI Systems Co.,Ltd. Random number generating method and semiconductor integrated circuit device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008018678B4 (en) * 2008-04-14 2011-02-03 Siemens Aktiengesellschaft Apparatus and method for generating a random bit string
DE102010026688A1 (en) * 2010-07-09 2012-01-12 Siemens Aktiengesellschaft Random number generator for cryptographic application, has sample and holding circuit that scans switching states of cascaded ring oscillators for generation of random bits
US9335972B2 (en) * 2013-11-29 2016-05-10 The Regents Of The University Of Michigan True random number generator
CN106020770B (en) * 2016-05-23 2018-12-04 深圳华视微电子有限公司 A kind of real random number generator based on Resistance Thermal Noise

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE122818T1 (en) * 1990-04-06 1995-06-15 Ellenberger & Poensgen PUSH BUTTON OPERATED CIRCUIT SWITCH.
JPH0798995A (en) * 1993-09-29 1995-04-11 Oki Electric Ind Co Ltd Linear feedback shift register
DE19834976A1 (en) * 1998-08-03 2000-03-02 Siemens Ag Integrated circuit with built-in module test

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1562291A1 (en) * 2004-02-04 2005-08-10 Infineon Technologies AG Apparatus for providing a random bit stream
WO2005076474A1 (en) * 2004-02-04 2005-08-18 Infineon Technologies Ag Apparatus for providing a random bit stream
US7664807B2 (en) 2004-02-04 2010-02-16 Infineon Technologies Ag Apparatus for providing a random bit stream
EP1715409A1 (en) * 2004-02-12 2006-10-25 Hitachi ULSI Systems Co.,Ltd. Random number generating method and semiconductor integrated circuit device
EP1715409A4 (en) * 2004-02-12 2009-05-06 Hitachi Ulsi Sys Co Ltd Random number generating method and semiconductor integrated circuit device
US7702704B2 (en) 2004-02-12 2010-04-20 Hitachi Ulsi Systems Co., Ltd. Random number generating method and semiconductor integrated circuit device
EP1643643A1 (en) * 2004-09-28 2006-04-05 Micronas GmbH Random number generator and method for random number generation
US7797361B2 (en) 2004-09-28 2010-09-14 Micronas Gmbh System and method for generating random numbers using parity feedback
WO2006079436A1 (en) * 2005-01-26 2006-08-03 Ericsson Ab Pseudo-random number generator and method of operating thereof

Also Published As

Publication number Publication date
TW200400463A (en) 2004-01-01
DE10213269A1 (en) 2003-10-23
AU2003215646A1 (en) 2003-10-08

Similar Documents

Publication Publication Date Title
DE102010003403B4 (en) LDO with distributed output device
DE69017129T2 (en) FREQUENCY SYNTHESIZER WITH BROKEN PART RATIO.
DE3618865A1 (en) MAXIMUM LENGTH SHIFT REGISTER SWITCHING SEQUENCE GENERATOR
DE1537062A1 (en) Key generator
DE10313886A1 (en) Data transmission device for data transmission between blocks with different clock validity ranges
WO2003081417A2 (en) Random number generator
EP2446580B1 (en) Apparatus and method for forming a signature
DE102004013480A1 (en) Random number generator and method for generating random numbers
DE102005060944A1 (en) Tuning circuit for adjusting signal frequency of e.g. quartz oscillator, in transmitting or receiving device, has sigma delta modulator coupled with control input at input side and coupled with control port of arrangement at output side
DE102005029819B4 (en) Sigma-delta converter and use thereof
DE10231186B4 (en) frequency divider
DE10018988B4 (en) A high speed pipeline apparatus and method for generating control signals therefor
EP1046125B1 (en) Data carrier
EP0150861B1 (en) Self-synchronizing descrambler
DE102004037814B4 (en) Apparatus and method for generating a sequence of numbers
EP0460274A1 (en) Phase comparison circuit and method therefor
DE10227618A1 (en) logic circuit
DE10214118B4 (en) Circuit arrangement with a transmitter and a receiver
DE602004009137T2 (en) Digital clock modulator
DE2005765A1 (en) Circuit arrangement for outputting periodic pulse control signals to elements in a plurality of rows with from one to n deep max elements
WO2002073382A1 (en) Device and method to conduct operations with an adjustable speed
DE102012205620B4 (en) PSEUDOZUFALLSZAHLENGENERATOR AND METHOD FOR PROVIDING A PSEUDOZUFALLSFOLGE
DE2724110C2 (en) Quasi-random generator
EP1175052B1 (en) Buffer storage arrangement
DE1925915B2 (en) Converter

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WA Withdrawal of international application
REG Reference to national code

Ref country code: DE

Ref legal event code: 8642