WO2003040902A1 - Circuit integre a semi-conducteur, systeme et procede d'emission de signaux - Google Patents
Circuit integre a semi-conducteur, systeme et procede d'emission de signaux Download PDFInfo
- Publication number
- WO2003040902A1 WO2003040902A1 PCT/JP2001/009731 JP0109731W WO03040902A1 WO 2003040902 A1 WO2003040902 A1 WO 2003040902A1 JP 0109731 W JP0109731 W JP 0109731W WO 03040902 A1 WO03040902 A1 WO 03040902A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- circuit
- integrated circuit
- signal transmission
- semiconductor integrated
- transmission method
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
- H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation
Abstract
L'invention concerne un circuit à constante de temps ménagé au niveau de la borne d'entrée d'un second circuit, qui peut être réglé de sorte que la période (bruit T) d'un bruit devant survenir sur la ligne d'alimentation électrique d'un premier circuit puisse correspondre soit à des périodes (Te1 à Te8) de signaux d'horloge, soit à leurs multiples entiers, lorsqu'un signal de plusieurs bits devant être transmis en synchronisation avec le signal d'horloge est émis du circuit de sortie du premier circuit et capté par la borne d'entrée du second circuit.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2001/009731 WO2003040902A1 (fr) | 2001-11-07 | 2001-11-07 | Circuit integre a semi-conducteur, systeme et procede d'emission de signaux |
JP2003542465A JPWO2003040902A1 (ja) | 2001-11-07 | 2001-11-07 | 半導体集積回路装置とシステム及び信号伝送方法 |
TW091104185A TW589792B (en) | 2001-11-07 | 2002-03-06 | Semiconductor integrated circuit device and system, and signal transmission method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2001/009731 WO2003040902A1 (fr) | 2001-11-07 | 2001-11-07 | Circuit integre a semi-conducteur, systeme et procede d'emission de signaux |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2003040902A1 true WO2003040902A1 (fr) | 2003-05-15 |
Family
ID=11737915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2001/009731 WO2003040902A1 (fr) | 2001-11-07 | 2001-11-07 | Circuit integre a semi-conducteur, systeme et procede d'emission de signaux |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPWO2003040902A1 (fr) |
TW (1) | TW589792B (fr) |
WO (1) | WO2003040902A1 (fr) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE202005021861U1 (de) | 2004-02-27 | 2010-09-23 | Neuhofer Jun., Franz | Vorrichtung zum Überbrücken eines Höhenunterschiedes zwischen zwei Fußbodenflächen |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8014476B2 (en) | 2005-11-07 | 2011-09-06 | Qualcomm, Incorporated | Wireless device with a non-compensated crystal oscillator |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0443711A (ja) * | 1990-06-08 | 1992-02-13 | Nec Corp | 入力バッファ回路 |
JPH10126453A (ja) * | 1996-10-15 | 1998-05-15 | Hitachi Ltd | インターフェース回路 |
-
2001
- 2001-11-07 JP JP2003542465A patent/JPWO2003040902A1/ja active Pending
- 2001-11-07 WO PCT/JP2001/009731 patent/WO2003040902A1/fr active Application Filing
-
2002
- 2002-03-06 TW TW091104185A patent/TW589792B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0443711A (ja) * | 1990-06-08 | 1992-02-13 | Nec Corp | 入力バッファ回路 |
JPH10126453A (ja) * | 1996-10-15 | 1998-05-15 | Hitachi Ltd | インターフェース回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE202005021861U1 (de) | 2004-02-27 | 2010-09-23 | Neuhofer Jun., Franz | Vorrichtung zum Überbrücken eines Höhenunterschiedes zwischen zwei Fußbodenflächen |
Also Published As
Publication number | Publication date |
---|---|
JPWO2003040902A1 (ja) | 2005-06-09 |
TW589792B (en) | 2004-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1744575A3 (fr) | Modulateur configurable | |
AU2003265818A1 (en) | Synchronous mirror delay (smd) circuit and method including a ring oscillator for timing coarse and fine delay intervals | |
TW366453B (en) | Signal transmission system for transmitting signals between LSI chips, receiver circuit for use in the signal transmission system, and semiconductor memory device applying the signal transmission system a signal transmission system having the response time of a signal transmission line set at roughly the length of a transmitted symbol or more than that | |
MY123503A (en) | Parallel operation of devices using multiple communication standards | |
AU2003226123A1 (en) | Single wire serial interface | |
AU2001288532A1 (en) | A home network system and method | |
MX2007002436A (es) | Sistema y metodo para transmision optica. | |
EP1176484A3 (fr) | Méthode de communication d'un appareil électronique | |
WO2003015252A3 (fr) | Systeme de commande d'appareil comprenant un regulateur de courant | |
EP1014615A3 (fr) | Transmission à duplex intégral | |
EP1701447A3 (fr) | Interface d'entrée/sortie et circuit intégré à semi-conducteurs disposant d'une interface d'entrée/sortie | |
WO2002097639A3 (fr) | Dispositif uart a frequence de regime reglable | |
WO2008027792A3 (fr) | Dispositif de communication sur une ligne d'alimentation et procédé muni d'un modem à fréquence décalée | |
AU2001252567A1 (en) | Matched filter and receiver for mobile radio communication system | |
WO2007055731A3 (fr) | Reduction de gigue de signal optique par egalisation electrique dans des systemes de transmission optique | |
DE10318603B4 (de) | Eingangsempfängerschaltung | |
EP1249971A3 (fr) | Interface de réseau utilisant un retard programmable et un doubleur de fréquence | |
WO2003040902A1 (fr) | Circuit integre a semi-conducteur, systeme et procede d'emission de signaux | |
WO2004008490A3 (fr) | Egalisateur de connexion selectionnable, egalisateur auto-configure, circuit de reception possedant une fonction d'etalonnage d'egalisateur et systeme a caracteristiques de reflexion groupees | |
ATE376228T1 (de) | Datenfunkübertragungsvorrichtung | |
WO2002101349A3 (fr) | Dispositif et procede permettant de transformer une interface de diagnostic en interface standard spi | |
EP1361660A3 (fr) | Circuit électronique comportant au moins une entrée pour sélectionner un état du circuit électronique | |
ATE376720T1 (de) | Vorrichtung zur unterdrückung von phasenrauschen in einem lokal erzeugten trägersignal, hervorgerufen durch abschaltung von schaltungselementen während diskontinuierlicher datenübertragungen | |
WO2004013979A3 (fr) | Dispositif de circuit d'attaque de laser et de post-amplificateurs integres a interface de controle numerique | |
EP1408630A3 (fr) | Procède de transmission d'un signal optique |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AK | Designated states |
Kind code of ref document: A1 Designated state(s): CN JP KR SG US |
|
AL | Designated countries for regional patents |
Kind code of ref document: A1 Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
WWE | Wipo information: entry into national phase |
Ref document number: 2003542465 Country of ref document: JP |
|
122 | Ep: pct application non-entry in european phase |