WO2002047283A1 - Tete d'emission-reception - Google Patents

Tete d'emission-reception Download PDF

Info

Publication number
WO2002047283A1
WO2002047283A1 PCT/FR2001/003915 FR0103915W WO0247283A1 WO 2002047283 A1 WO2002047283 A1 WO 2002047283A1 FR 0103915 W FR0103915 W FR 0103915W WO 0247283 A1 WO0247283 A1 WO 0247283A1
Authority
WO
WIPO (PCT)
Prior art keywords
amplifier
circuit
reception
transmission
signal
Prior art date
Application number
PCT/FR2001/003915
Other languages
English (en)
Inventor
Danilo Gerna
Didier Belot
Vincent Knopik
Original Assignee
Stmicroelectronics S.A.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stmicroelectronics S.A. filed Critical Stmicroelectronics S.A.
Publication of WO2002047283A1 publication Critical patent/WO2002047283A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter

Definitions

  • the present invention relates to the transmission of data between devices on a local network, that is to say over short distances, less than about ten meters, at frequencies in the radio frequency domain. More particularly, the present invention relates to the production of transmission-reception heads intended to be used during communications between two elements of a local network.
  • FIG. 1 illustrates diagrammatically, by functional blocks, an example of such a head.
  • the head comprises a digital circuit 1 (CU) which processes the received-transmitted data from reference signals supplied by a local oscillator 2 (LO).
  • LO local oscillator 2
  • the digital circuit 1 receives from the local oscillator 2 a signal and its complementary in phase quadrature.
  • the reference signals are mixed, by mixers 3 and 4, with signals respectively transmitted or received by a modulator 5 (OD) or a demodulator 6 (DEMOD).
  • the modulated signal mixed with the reference signals is supplied to a transmission amplifier 7 (AMP), generally a power amplifier.
  • the output 8 of the power amplifier 7 constitutes an output terminal of a first chip 15, delimited in FIG. 1 by dotted lines, integrating a part of the transmission-reception head.
  • Output 8 is connected to circuit 9 (Z) impedance matching whose output is connected to a first terminal or input terminal of a three-point bidirectional switch 10 (SELECT).
  • a second terminal or input-output terminal of the switch 10 is connected to a block 11 (COUPL) comprising an antenna coupler and an antenna.
  • a signal received by block 11 is transmitted, by a third terminal or output terminal of switch 10 and an impedance tuning circuit 12 (Z 1 ), to an input terminal 13 of chip 15.
  • the terminal 13, distinct from the output terminal 8, constitutes the input of a low noise reception amplifier 14 (LNA), the output of which is connected to the demodulator 6 by the mixer 4.
  • LNA low noise reception amplifier
  • the digital processing stage, the modulation-demodulation stage and the transmit and receive amplifiers can be integrated on the same chip 15, as has been detailed previously.
  • the chip 15 then has two separate input (13) and output terminals
  • Switch 10 is necessary in these systems in order to allow alternating reception and transmission operations. In fact, in the present description, systems dedicated to operating either in reception or in transmission (half-duplex) are considered, and not simultaneously in transmission and in reception (full-duplex).
  • transceiver heads are now used in mobile devices such as, for example, telephones, organizers, portable computers, in order to allow data transfer to a fixed central unit, or other peripherals.
  • mobile devices such as, for example, telephones, organizers, portable computers
  • To reduce the size of portable devices it is desirable to individually reduce the size of each component and in particular of the ancillary devices such as these additional transceiver devices.
  • the present invention therefore aims to propose a radio frequency transmission-reception head intended to be used in a local area network, the size of which is reduced.
  • the present invention aims more particularly at eliminating the particularly bulky three-way bidirectional switch 10.
  • the present invention provides a head for transmitting and receiving a high frequency signal produced in the form of an integrated circuit comprising a transmit amplifier and a receive amplifier.
  • the transmission terminals of the transmission amplifier and of reception of the reception amplifier are interconnected in said circuit in a transmission-reception terminal, and the head comprises means suitable for selecting one of the amplifiers and means suitable for placing the other amplifier in a high impedance state, seen from the transceiver terminal, the means suitable for selecting one of the amplifiers comprising controllable elements suitable for interrupting at least one polarization signal of at least at least one input or output element of said amplifiers, and at least one of said controllable elements being a unidirectional switch capable of being controlled to derive, towards an earth of the integrated circuit, said bias signal.
  • all of the controllable elements are unidirectional switches capable of being controlled to each derive, towards ground, at least one polarization signal, and the head comprises a control circuit common to said switches.
  • the means suitable for selecting the reception amplifier and for placing it in a high impedance state when it is not selected are combined.
  • the reception amplifier comprises, connected in series between a high power supply and ground, an unduly oscillating circuit. capacitor, a cascode assembly and a current source; at least one gate of a MOS transistor forming part of said cascode assembly being connected to at least one bias source.
  • the cascode assembly comprises at least two transistors, the gates of the transistors being interconnected with the bias source.
  • the cascode assembly comprises at least two transistors, the gates of the transistors being individually connected to separate bias sources.
  • the transmission amplifier comprises, interconnected between a high power rail and a circuit ground, a unidirectional switch suitable for receiving a command from a control circuit, a oscillating inductance-capacitance circuit, an N-type MOS transistor, a capacitor being further interposed between the ground and the midpoint of the series connection of the unidirectional switch and the resonant circuit, and the gate of the transistor receiving said bias signal and a transmit control signal from an input terminal of the transmit amplifier.
  • a controllable unidirectional switch is interposed between the gate of said transistor and the ground.
  • FIG. 1 illustrates a head conventional transceiver
  • FIG. 2 illustrates in the form of functional blocks a transmission-reception head according to the present invention
  • FIG. 3 illustrates an embodiment of a transmission-reception head according to the present invention.
  • a feature of the present invention is to do away with the two-way three-point switch. This leads to interconnecting the output of the transmit power amplifier to the input of the receive low noise amplifier. However, this is not enough. Indeed, even at rest (when it does not receive an input signal), a power amplifier of the type of the emission amplifier provides a spurious or noise signal. This noise, which is generally associated with an output impedance of the transmit amplifier, seen from the output, of a relatively high but not infinite value, is a negligible signal for this amplifier taking into account the usual levels, of the order of a milliwatt.
  • this signal is of a very high level, comparable to the signal of a few microwatts received from the antenna block. This noise then completely covers the useful signal from the antenna and the information transmitted by the demodulator and decoded by the digital circuit is erroneous.
  • the transmission-reception head in FIG. 2 has a single input-output terminal (reception-transmission). This input-output terminal 20 is connected to an antenna coupler block 11 (COUPL) by a single impedance tuning circuit 21.
  • the input-output terminal 20 is a common input point d a reception amplifier 22 (LNA) and an output amplifier 23 (AMP).
  • the reception and transmission amplifiers 23 and 23 are controlled by a circuit 24 (CTRL) so as to select only one of these amplifiers 22 and 23.
  • CTRL circuit 24
  • Amplifiers 22 and 23 are also designed so as to present, seen from terminal d input-output 20, a state of high impedance when they are not selected.
  • the input 25 of the transmit amplifier 23 is, as before, connected to the output of the mixer 3, and the output 26 of the receive amplifier 22 is connected, as before, to an input of mixer 4.
  • the inputs of mixer 3 are connected to the output of a modulator 5 (MOD) and to a local oscillator 2 (LO).
  • MOD modulator 5
  • LO local oscillator 2
  • FIG. 3 illustrates an embodiment of the reception and transmission amplifiers 22 and 23 according to the present invention.
  • a low noise amplifier 22 comprises, connected in series between a high Vdd power rail and a low or ground power rail of the GND circuit, an oscillating circuit 30, a cascode circuit 31 and an inductive winding 32.
  • the oscillating circuit 30 consists of the parallel connection of an inductance L30 and a capacitor C30.
  • the interconnection point of the inductance L30 and the capacitor C30, opposite the connection point to the high power supply Vdd, constitutes the output terminal 26 of the low noise reception amplifier 22.
  • the cascode circuit 31 is connected between terminal 26 and the transceiver terminal 20.
  • the cascode circuit 31 is a source follower circuit made up of two N type MOS transistors NI and N2 in series.
  • the drain of transistor NI is connected to terminal 26 and its source to the drain of transistor N2, the source of which is connected to terminal 20.
  • the source of transistor N2 is also connected to a first terminal of inductive winding 32, the another terminal is connected to GND ground.
  • the gates G1 and G2 of the transistors NI and N2 of the cascode assembly 31 are each connected to a polarization source symbolized by its respective output terminal Bl and B2.
  • the inductive element 32 constitutes a current source and makes it possible, with the polarization sources B1 and B2, to fix the operating point of the cascode circuit 31.
  • the input / output terminals 20 and 26 of the reception amplifier 22 are therefore constituted by drain and source terminals of the cascode assembly, while each of the gates Gl and G2 is connected to a source. of polarization Bl, B2.
  • the gates G1 and G2 therefore do not constitute reception terminals intended to modulate a carrier on the basis of a signal received by the antenna 11.
  • the polarization control of the gates B1 and B2 can be interrupted to allow, as will become clear from the description below of the operation of the low noise amplifier 22, a deselection of the latter.
  • the gate Gl, G2 of each transistor NI, N2 is also connected to the ground GND by a respective unidirectional switch SI, S2 comprising a control terminal.
  • the SI switch is interposed between the grid Gl and the polarization source Bl.
  • the switch S2 is interposed between the grid G2 and the polarization source B2.
  • the control terminals of the switches SI and S2 each receive a signal from the control circuit 24 (FIG. 2).
  • the switches S1 and S2 are, as will be clear from the description below of the operation of the low noise amplifier 22, preferably switches of the same type.
  • the switches SI and S2 are therefore both either normally closed switches (which must be controlled to open), or normally open switches (which must be controlled to close), or else switches which must be controlled to open close and to open.
  • the amplifier 23 comprises, connected in series between the high power supply Vdd and the ground GND, an oscillating circuit 40 and an N-type MOS transistor 41.
  • the midpoint between the oscillating circuit 40 and the transistor 41 constitutes the terminal emission from the head.
  • the oscillating circuit 40 intended to amplify the transmitted signal, is made up, like the homologous circuit 30 of the low noise amplifier 22, of an inductive-capacitive parallel circuit L40, C40.
  • the source of transistor 41 is connected to ground GND and its drain constitutes the emission terminal of the head.
  • the gate of the transistor 41 receives the signal modulated by the modulator 5 (FIG. 2) and mixed by the mixer 3 with the reference signals supplied by the local oscillator 2.
  • the gate of the transistor 41 is also connected to a polarization source symbolized by its output terminal B3, so as to fix its operating point.
  • the gate of transistor 41 does not constitute an input or output terminal of the transmission amplifier 23 intended to receive transmission control pulses or to deliver to the antenna 11 the signal to be transmitted.
  • the polarization control of the output element 41 of the transmission amplifier 23 can be interrupted.
  • the gate of transistor 41 is connected to ground GND of the circuit by a switch. unidirectional guard S3 controlled by the control circuit 24 ( Figure 2).
  • the power amplifier 23 also comprises, interposed between the high power supply Vdd and the oscillating circuit 40, a unidirectional switch S4 controlled by the control circuit 24.
  • the switch S4 makes it possible to modify the impedance of 1 ' power amplifier 23 as a function of its state selected or not.
  • the power amplifier 23 also includes a capacitor 45 interposed between the ground GND and the midpoint of the serial connection of the oscillating circuit 40 to the switch S4.
  • the operation of the low noise amplifier 22 is as follows.
  • the switches SI and S2 are open.
  • the polarization sources Bl and B2 of the gates Gl and G2 make the transistors NI and N2 pass.
  • the signal received on the antenna 11 is transmitted by the impedance tuning circuit 21 on the reception terminal 20, then arrives at the source of the transistor N2. It is then amplified by the resonant circuit 30 and transmitted to the input 26 of the mixer 4 ( Figure 2).
  • the switches SI and S2 are closed and, if necessary, maintained in this state.
  • the polarization of the transistors NI and N2 is then suspended and these transistors open. Any capacitive coupling between the drain and the gate Gl of the transistor NI, on the one hand, and the source and the gate G2 of the transistor N2, on the other hand, which could cause parasitic and undesirable conduction of the cascode circuit 31 is also made impossible by closing the switches SI and S2.
  • the transistors NI and N2 being open, the source of the transistor N2 is found, seen from the transceiver terminal 20, at an infinite impedance. Consequently, the spurious signal which it is likely to pick up on a signal possibly emitted by the power amplifier 23 is negligible.
  • the switches SI and S2 therefore make it possible to select, by their opening, the reception amplifier 22, or to deselect it by their closing. This deselection is also carried out in such a way that the resistive impedance of this reception amplifier 22 according to the present invention can be considered to be infinite, seen from the transmission-reception terminal 20.
  • the polarization sources B1 and B2 must have a low impedance at the operating frequency. Those skilled in the art will know how to combine these sources and activate them by means of a single switch.
  • the operation of the power amplifier 23 is as follows.
  • the switch S3 is open and the switch S4 is closed.
  • a digital signal supplied by the circuit 1 (FIG. 2) is sent to the modulator 5 and mixed with the reference signals supplied by the local oscillator 2 by the mixer 3.
  • the resulting signal is supplied to the input 25 of the amplifier. power 23.
  • the switch S3 With the switch S3 open, this signal is transmitted to the grid of the transistor 41.
  • the signal is then transmitted, amplified by the resonant circuit 40, on the transceiver terminal 20 of the circuit and transmitted, by the impedance tuning circuit 21, to the block 11 to be transmitted to a remote device (not shown).
  • the switch S3 When the power amplifier 23 is not selected, for example in a standby phase or during a reception phase by the low noise amplifier 22, the switch S3 is closed. Then, the polarization source B3 and the transmission command from terminal 25 are diverted to ground GND. The transistor 41 opens and remains in this state as long as the switch S3 remains closed.
  • the impedance of the power amplifier 23, seen from terminal 20 is then the impedance of the resonant circuit 40.
  • the quality factor of this theoretically infinite circuit is in practice of a relatively low value.
  • the impedance seen from terminal 20 is then only a few hundred ohms.
  • the energy stored in the oscillating circuit 40 tends to dissipate in the form of a current of a relatively high level compared to a signal possibly received by the terminal 20.
  • switch S4 is open when switch S3 is closed.
  • the capacitor 45 then behaves like a virtual high frequency ground and imposes on the resonant circuit a very low signal level, corresponding to a very high impedance, of the order of a thousand ohms.
  • the possible parasitic signal is then of a very low level and negligible compared to a signal received by the low noise amplifier 22.
  • SI and S2 and the switch S3 are intended to allow the selection of the transmission amplifier 23 or reception 22 by short-circuiting to ground GND the polarization signals of a input stage (cascode circuit) 31 or output stage (transistor) 41.
  • a input stage cascode circuit
  • output stage transistor
  • such an interruption of the control of the input stage 31 or output 41 provided by the bias sources B1 and B2 or B3 could be performed directly at these sources.
  • polarization sources B1, B2, B3 which are sufficiently stable in order to avoid, when one of the transmit or receive amplifiers 23 or 22 is activated, the switching of the input / output devices. 41 or 31. Such switching would be particularly disadvantageous.
  • the purpose of controlling the various gates of the transistors is not to allow modulation of the signals transmitted or received, but only to select the active amplifier.
  • the modulation and / or the emission or reception of a signal is done only by drain or source terminals, as appears from the preceding description.
  • the present invention advantageously makes it possible to reduce the size of the overall transmission-reception system. Indeed, despite the apparent increase in surface area induced by the use of four unidirectional switches SI, S2, S3, S4 and the corresponding control circuit 24, the overall size of the system is reduced due to the replacement of two terminals of input (13, Figure 1) and output (18) by a single transceiver terminal 20, the removal of an impedance tuning circuit, and especially the removal of a switch
  • the various components can be as follows: low noise amplifier 22: inductance L30 between 0.5 and 30 nH, for example (2.45 GHz case) 7 nH; capacitance of the capacitor C30 of between 0.1 and 10 pF, for example (case 2.45 GHz) 0.3 pF; inductance 32 between 10 and 100 nH, for example 20 nH; power amplifier 23: inductance L40 between 0.5 and 30 nH, for example (case 2.45 GHz) 6 nH; capacitance of the capacitor C40 of between 0.1 and 10 pF, for example (case 2.45 GHz) 0.6 pF; capacitance 45 of virtual mass between 10 and 100 pF, for example (case 2.45 GHz) 20 pF; switches SI, S2, S3: NMOS transistors; switch S4: PMOS transistor.
  • the present invention is susceptible of various variants and modifications which will appear to one skilled in the art.
  • those skilled in the art will know how to adjust the values and the various components to the operating frequency range.
  • Those skilled in the art will also know how to choose the different unidirectional switches SI, S2, S3 and S4 as well as the associated control circuit 24 so as to obtain the opening and closing sequences described above.
  • a person skilled in the art will know how to choose suitable sources of polarization B1, B2 and B3.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

L'invention concerne une tête d'émission-réception d'un signal haute fréquence réalisée sous forme d'un circuit intégré comprenant un amplificateur d'émission (23) et un amplificateur de réception (22). Les bornes d'émission de l'amplificateur d'émission et de réception de l'amplificateur de réception sont interconnectées en une borne d'émission-réception commune (20). La tête comporte des moyens propres à sélectionner un des amplificateurs et des moyens propres à placer l'autre amplificateur dans un état de haute impédance, vu de la borne d'émission-réception.

Description

TETE D"EMISSION-RECEPTION
La présente invention concerne la transmission de données entre dispositifs d'un réseau local, c'est-à-dire sur de faibles distances, inférieures à une dizaine de mètres environ, à des fréquences du domaine des radiofréquences . Plus particuliè- rement, la présente invention concerne la réalisation de têtes d'émission- réception destinées à être utilisées lors de communications entre deux éléments d'un réseau local.
La figure 1 illustre sc ématiquement, par des blocs fonctionnels, un exemple d'une telle tête. La tête comprend un circuit numérique 1 (CU) qui traite les données reçues-émises à partir de signaux de référence fournis par un oscillateur local 2 (LO) . Généralement, le circuit numérique 1 reçoit de l'oscillateur local 2 un signal et son complémentaire en quadrature de phase. Les signaux de référence sont mixês, par des mélangeurs 3 et 4, à des signaux respectivement émis ou reçus par un modulateur 5 ( OD) ou un démodulateur 6 (DEMOD) . Le signal modulé et mélangé aux signaux de référence est fourni à un amplificateur d'émission 7 (AMP), généralement un amplificateur de puissance. La sortie 8 de l'amplificateur de puissance 7 constitue une borne de sortie d'une première puce 15, délimitée en figure 1 par des pointillés, intégrant une partie de la tête d'émission- réception. La sortie 8 est connectée à un circuit 9 (Z) d'adaptation d'impédance dont la sortie est reliée à une première borne ou borne d'entrée d'un commutateur bidirectionnel trois points 10 (SELECT) . Une deuxième borne ou borne d'entrée- sortie du commutateur 10 est reliée à un bloc 11 (COUPL) comprenant un coupleur d'antenne et une antenne.
Un signal reçu par le bloc 11 est transmis, par une troisième borne ou borne de sortie du commutateur 10 et un circuit d'accord d'impédance 12 (Z1), à une borne d'entrée 13 de la puce 15. La borne 13, distincte de la borne de sortie 8, consti- tue l'entrée d'un amplificateur de réception à faible bruit 14 (LNA) dont la sortie est reliée au démodulateur 6 par le mélangeur 4.
Dans une tête classique, seuls l'étage de traitement numérique, l'étage de modulation-démodulation et les amplifica- teurs d'émission et de réception sont intégrables sur une même puce 15, comme cela a été détaillé précédemment. La puce 15 comporte alors deux bornes distinctes d'entrée (13) et de sortie
(8) . Les circuits d'accord d'impédance (9 et 12) sont intégrés à part. Le bloc 11 est également intégré séparément. Le commuta- teur bidirectionnel trois points 10, relativement encombrant, est généralement intégré encore séparément. Le commutateur 10 est nécessaire dans ces systèmes afin de permettre d'alterner des opérations de réception et d'émission. En effet, on considère dans la présente description des systèmes dédiés à opérer soit en réception soit en émission (half-duplex) , et non pas simultanément en émission et en réception (full-duplex) .
De telles têtes d'émission-réception sont utilisées maintenant dans des dispositifs mobiles tels que, par exemple, des téléphones, des organiseurs, des ordinateurs portables, afin de permettre un transfert de données vers une unité centrale fixe, ou d'autres périphériques. Pour réduire la dimension des dispositifs portables, il est souhaitable de réduire individuellement la taille de chaque composant et notamment des dispositifs annexes tels que ces dispositifs d'émission-réception supplémentaires . La présente invention vise par conséquent à proposer une tête d' émission-réception radiofrêquence destinée à être utilisée dans un réseau local dont 1 ' encombrement soit réduit .
La présente invention vise plus particulièrement à supprimer le commutateur bidirectionnel trois points 10 particulièrement encombrant.
Pour atteindre ces objets, la présente invention prévoit une tête d' émission-réception d'un signal haute fréquence réalisée sous forme d'un circuit intégré comprenant un amplificateur d'émission et un amplificateur de réception. Les bornes d'émission de l'amplificateur d'émission et de réception de l'amplificateur de réception sont interconnectées dans ledit circuit en une borne d'émission-réception, et la tête comporte des moyens propres à sélectionner un des amplificateurs et des moyens propres à placer l'autre amplificateur dans un état de haute impédance, vu de la borne d'émission-réception, les moyens propres à sélectionner l'un des amplificateurs comportant des éléments commandables propres à interrompre au moins un signal de polarisation d'au moins un élément d'entrée ou de sortie desdits amplificateurs, et au moins un desdits éléments commandables étant un commutateur unidirectionnel propre à être commandé pour dériver, vers une masse du circuit intégré, ledit signal de polarisation.
Selon un mode de réalisation de la présente invention, tous les éléments commandables sont des commutateurs unidirectionnels propres à être commandés pour dériver chacun, vers la masse, au moins un signal de polarisation, et la tête comporte un circuit de commande commun auxdits commutateurs.
Selon un mode de réalisation de la présente invention, les moyens propres à sélectionner l'amplificateur de réception et à placer celui-ci dans un état de haute impédance quand il n'est pas sélectionné, sont confondus.
Selon un mode de réalisation de la présente invention, l'amplificateur de réception comporte, connectés en série entre une alimentation haute et la masse, un circuit oscillant indue- tance-capacité, un montage cascode et une source de courant ; au moins une grille d'un transistor MOS faisant partie dudit montage cascode étant reliée à au moins une source de polarisation.
Selon un mode de réalisation de la présente invention, le montage cascode comprend au moins deux transistors, les grilles des transistors étant interconnectées à la source de polarisation. \
Selon un mode de réalisation de la présente invention, le montage cascode comprend au moins deux transistors, les grilles des transistors étant reliées individuellement à des sources de polarisation distinctes.
Selon un mode de réalisation de la présente invention, l'amplificateur d'émission comprend, interconnecté entre un rail d'alimentation haut et une masse du circuit, un commutateur uni- directionnel propre à recevoir une commande d'un circuit de commande, un circuit oscillant à inductance-capacité, un transistor MOS de type N, un condensateur étant en outre interposé entre la masse et le point milieu de la connexion en série du commutateur unidirectionnel et du circuit résonant, et la grille du transistor recevant ledit signal de polarisation et un signal de commande d'émission provenant d'une borne d'entrée de 1 'amplificateur d'émission.
Selon un mode de réalisation de la présente invention, un commutateur unidirectionnel commandable est interposé entre la grille dudit transistor et la masse.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 illustre une tête d'émission-réception classique ; la figure 2 illustre sous forme de blocs fonctionnels une tête d'émission-réception selon la présente invention ; et la figure 3 illustre un mode de réalisation d'une tête d'émission- éception selon la présente invention.
Par souci de clarté, de mêmes éléments sont désignés par de mêmes références aux différentes figures. Une caractéristique de la présente invention consiste à supprimer le commutateur trois points bidirectionnel. Ceci conduit à interconnecter la sortie de l'amplificateur de puissance d'émission à l'entrée de l'amplificateur faible bruit de réception. Toutefois, cela n'est pas suffisant. En effet, même au repos (quand il ne reçoit pas de signal d'entrée) , un amplificateur de puissance du type de l'amplificateur d'émission fournit un signal parasite ou bruit. Ce bruit, que l'on associe généralement à une impédance de sortie de 1 ' amplificateur d'émission, vue de la sortie, d'une valeur relativement élevée mais non infinie, est un signal négligeable pour cet amplificateur compte tenu des niveaux habituels, de l'ordre du milliwatt. Toutefois, vu de l'amplificateur faible bruit, auquel la sortie de l'amplificateur de puissance est maintenant connectée, ce signal est d'un niveau très élevé, comparable au signal de quelques microwatts reçu depuis le bloc d'antenne. Ce bruit recouvre alors complètement le signal utile en provenance de 1 'antenne et les informations transmises par le démodulateur et décodées par le circuit numérique sont erronées.
Ainsi, une autre caractéristique de l'invention est de prévoir une sélection d'un des amplificateurs et de forcer
1 'amplificateur d' émission ou de réception non sélectionné à prendre, vu de l'amplificateur sélectionné, un état d'impédance suffisamment élevé pour pouvoir être considéré comme infini. On considérera un tel état atteint lorsque tout éventuel signal parasite émis ou prélevé par l'amplificateur non sélectionné est d'un niveau négligeable par rapport au signal utile reçu ou émis par l'amplificateur sélectionné de réception ou d'émission. Une tête d' émission-réception au sens de la présente description, telle qu'illustrée en figure 2, diffère d'une tête d'émission- éception illustrée en figure 1 par son étage d'entrée-sortie. La tête d'émission-réception de la figure 2 comporte une unique borne 20 d'entrée-sortie (réception- émission) . Cette borne d'entrée-sortie 20 est connectée à un bloc 11 (COUPL) de coupleur d'antenne par un circuit d'accord d'impédance unique 21. La borne d'entrée-sortie 20 est un point commun d'entrée d'un amplificateur de réception 22 (LNA) et de sortie d'un amplificateur d'émission 23 (AMP) . Les amplificateurs de réception 22 et d'émission 23 sont commandés par un circuit 24 (CTRL) de façon à sélectionner un seul de ces amplificateurs 22 et 23. Les amplificateurs 22 et 23 sont également conçus de façon à présenter, vu de la borne d'entrée-sortie 20, un état de haute impédance lorsqu'ils ne sont pas sélectionnés. Côté circuit numérique 1, l'entrée 25 de l'amplificateur d'émission 23 est, comme précédemment, reliée à la sortie du mélangeur 3, et la sortie 26 de l'amplificateur de réception 22 est reliée, comme précédemment, à une entrée du mélangeur 4. Les entrées du mélangeur 3 sont reliées à la sortie d'un modulateur 5 (MOD) et à un oscillateur local 2 (LO) . De même, une autre entrée du mélangeur 4 est reliée à l'oscillateur 2 et sa sortie à 1 'entrée d'un démodulateur (DEMOD) 6. Comme précédemment, 1 'entrée du modulateur 5 et la sortie du démodulateur 6 sont reliées au circuit numérique 1 qui reçoit également les signaux de référence de 1 'oscillateur local 2. Le circuit d'accord d'impédance 21 ainsi que le bloc ,11 sont intégrés en dehors de la puce, illustrée par les pointillés 35, sur laquelle se trouve 1 ' ensemble des éléments décrits précédemment . La figure 3 illustre un mode de réalisation des amplificateurs 22 et 23 de réception et d'émission selon la présente invention.
Un amplificateur à faible bruit 22 selon la présente invention comprend, connectés en série entre un rail d'alimenta- tion haute Vdd et un rail d'alimentation basse ou masse du circuit GND, un circuit oscillant 30, un montage cascode 31 et un enroulement inductif 32. Le circuit oscillant 30 est constitué par la connexion en parallèle d'une inductance L30 et d'un condensateur C30. Le point d'interconnexion de l'inductance L30 et du condensateur C30, opposé au point de connexion à l'alimentation haute Vdd, constitue la borne 26 de sortie de l'amplificateur de réception faible bruit 22. Le circuit cascode 31 est connecté entre la borne 26 et la borne d'émission-réception 20. Le circuit cascode 31 est un circuit suiveur de source constitué de deux transistors MOS de type N NI et N2 en série. Le drain du transistor NI est connecté à la borne 26 et sa source au drain du transistor N2 dont la source est connectée à la borne 20. La source du transistor N2 est également connectée à une première borne de l'enroulement inductif 32 dont l'autre borne est reliée à la masse GND. Les grilles Gl et G2 des transistors NI et N2 du montage cascode 31 sont chacune reliées à une source de polarisation symbolisée par sa borne de sortie respective Bl et B2. L'élément inductif 32 constitue une source de courant et permet, avec les sources de polarisation Bl et B2, de fixer le point de fonctionnement du circuit cascode 31.
Selon la présente invention, les bornes d'entrée/ sortie 20 et 26 de l'amplificateur de réception 22 sont donc constituées par des bornes de drain et de source du montage cascode, alors que chacune des grilles Gl et G2 est reliée à une source de polarisation Bl, B2. Les grilles Gl et G2 ne constituent donc pas des bornes de réception destinées à moduler une porteuse à partir d'un signal reçu par l'antenne 11.
Selon la présente invention, la commande de polarisation des grilles Bl et B2 peut être interrompue pour permettre, comme cela ressortira mieux de la description ci-après du fonctionnement de l'amplificateur à faible bruit 22, une désélection de ce dernier. Pour ce faire, de préférence, la grille Gl, G2 de chaque transistor NI, N2 est également reliée à la masse GND par un commutateur unidirectionnel respectif SI, S2 comportant une borne de commande. Le commutateur SI est intercalé entre la grille Gl et la source de polarisation Bl. De même, le commutateur S2 est intercalé entre la grille G2 et la source de polarisation B2. Les bornes de commande des commutateurs SI et S2 reçoivent chacune un signal du circuit de commande 24 (figure 2) . Les commutateurs SI et S2 sont, comme cela ressortira mieux de la description ci-après du fonctionnement de l'amplificateur à faible bruit 22, de préférence, des commutateurs de même type. Les commutateurs SI et S2 sont donc tous deux soit des commutateurs normalement fermés (qui doivent être commandés pour s'ouvrir), soit des commutateurs normalement ouverts (qui doivent être commandés pour se fermer) , soit encore des commutateurs qui doivent être commandés pour se fermer et pour s ' ouvrir .
L'amplificateur 23 comprend, connectés en série entre l'alimentation haute Vdd et la masse GND, un circuit oscillant 40 et un transistor MOS de type N 41. Le point milieu entre le circuit oscillant 40 et le transistor 41 constitue la borne d'émission de la tête.. Le circuit oscillant 40, destiné à amplifier le signal émis, est constitué, comme le circuit homologue 30 de l'amplificateur à faible bruit 22, d'un circuit parallèle inductif-capacitif L40, C40. La source du transistor 41 est reliée à la masse GND et son drain constitue la borne d'émission de la tête. La grille du transistor 41 reçoit le signal modulé par le modulateur 5 (figure 2) et mélangé par le mélangeur 3 aux signaux de référence fournis par l'oscillateur local 2. La grille du transistor 41 est également connectée à une source de polarisation symbolisée par sa borne de sortie B3, de façon à fixer son point de fonctionnement. La grille du transistor 41 ne constitue pas une borne d'entrée ou de sortie de l'amplificateur d'émission 23 destinée à recevoir des impulsions de commande d'émission ou à délivrer à l'antenne 11 le signal à émettre.
Selon l'invention, la commande de polarisation de l'élément de sortie 41 de l'amplificateur d'émission 23 peut être interrompue. Pour ce faire, de préférence, la grille du transistor 41 est reliée à la masse GND du circuit par un commu- tateur unidirectionnel S3 commandé par le circuit de commande 24 (figure 2) .
L'amplificateur de puissance 23 selon la présente invention comporte également, intercalé entre l'alimentation haute Vdd et le circuit oscillant 40, un commutateur unidirectionnel S4 commandé par le circuit de commande 24. Le commutateur S4 permet de modifier 1 ' impédance de 1 ' amplificateur de puissance 23 en fonction de son état sélectionné ou non. L'amplificateur de puissance 23 comprend également un condensateur 45 interposé entre la masse GND et le point milieu de la connexion série du circuit oscillant 40 au commutateur S4.
Le fonctionnement de l'amplificateur à faible bruit 22 est le suivant. Lorsque la tête doit recevoir des données, les commutateurs SI et S2 sont ouverts. Les sources de polarisation Bl et B2 des grilles Gl et G2 rendent passant les transistors NI et N2. Alors, le signal reçu sur l'antenne 11 est transmis par le circuit d'accord d'impédance 21 sur la borne de réception 20, puis arrive sur la source du transistor N2. Il est ensuite amplifié par le circuit résonant 30 et transmis a l'entrée 26 du mélangeur 4 (figure 2) .
En dehors des phases de réception, par exemple pendant une phase de repos ou pendant une phase d'émission depuis l'amplificateur de puissance 23, les commutateurs SI et S2 sont fermés et, le cas échéant, maintenus dans cet état. La polarisa- tion des transistors NI et N2 est alors suspendue et ces transistors s'ouvrent. Tout couplage capacitif entre le drain et la grille Gl du transistor NI, d'une part, et la source et la grille G2 du transistor N2, d'autre part, qui pourrait provoquer une mise en conduction parasite et indésirable du circuit cascode 31 est également rendu impossible par la fermeture des commutateurs SI et S2. Les transistors NI et N2 étant ouverts, la source du transistor N2 se trouve, vue de la borne d'émission-réception 20, à une impédance infinie. Par conséquent, le signal parasite qu'elle est susceptible de prélever sur un signal éventuellement émis par l'amplificateur de puissance 23 est négligeable.
Lors de la fermeture des commutateurs SI et S2, vue de la borne d'émission-réception 20, seule la partie réelle de 1 ' impédance de 1 'amplificateur à faible bruit 22 est modifiée. En effet, la partie imaginaire de cette impédance est fixée par les capacités parasites entre la grille G2 et la source du transistor N2, par les capacités parasites de recouvrement entre la grille et le conducteur la connectant à la borne du commutateur S2 distale de la masse GND et à la source de polarisation B2, et par la capacité entre la source et le substrat du transistor N2. La fermeture des commutateurs SI et S2 supprime la seule capacité parasite entre la grille et la source du transistor N2. Cette variation est très faible et largement compensée par la variation importante de la résistance à l'état ouvert du circuit cascode 31, de l'ordre du millier d'ohms.
Les commutateurs SI et S2 permettent donc de sélectionner, par leur ouverture, l'amplificateur de réception 22, ou de le désélectionner par leur fermeture. Cette désélection est en outre effectuée de telle sorte que l'impédance résistive de cet amplificateur de réception 22 selon la présente invention peut être considérée comme infinie, vue de la borne d'émission- réception 20.
Les sources de polarisation Bl et B2 doivent présenter une basse impédance à la fréquence de fonctionnement. L'homme de 1 'art saura combiner ces sources et les actionner au moyen d'un commutateur unique.
Le fonctionnement de l'amplificateur de puissance 23 est le suivant. Lorsque la tête doit émettre un signal, le commutateur S3 est ouvert et le commutateur S4 est fermé. Un signal numérique fourni par le circuit 1 (figure 2) est envoyé au modulateur 5 et mélangé aux signaux de référence fournis par 1 'oscillateur local 2 par le mélangeur 3. Le signal résultant est fourni à l'entrée 25 de l'amplificateur de puissance 23. Le commutateur S3 étant ouvert, ce signal est transmis à la grille du transistor 41. Le signal est alors transmis, amplifié par le circuit résonant 40, sur la borne d'émission-réception 20 du circuit et transmis, par le circuit d'accord d'impédance 21, au bloc 11 pour être émis vers un dispositif distant (non repré- sente) .
Lorsque l'amplificateur de puissance 23 n'est pas sélectionné, par exemple dans une phase de veille ou pendant une phase de réception par l'amplificateur à faible bruit 22, le commutateur S3 est fermé. Alors, la source de polarisation B3 et la commande d'émission de la borne 25 sont dérivées vers la masse GND. Le transistor 41 s'ouvre et demeure dans cet état tant que le commutateur S3 demeure fermé. L'impédance de l'amplificateur de puissance 23, vue de la borne 20 est alors l'impédance du circuit résonant 40. Le facteur de qualité de ce circuit théoriquement infini est en pratique d'une valeur relativement faible. L'impédance vue de la borne 20 est alors de seulement quelques centaines d'ohms. L'énergie stockée dans le circuit oscillant 40 tend à se dissiper sous la forme d'un courant d'un niveau relativement élevé par rapport à un signal éventuellement reçu par la borne 20. Le signal décodé par l'amplificateur à faible bruit 22 est alors complètement noyé dans ce signal de bruit. Pour éviter ceci, le commutateur S4 est ouvert quand le commutateur S3 est fermé. Le condensateur 45 se comporte alors comme une masse haute fréquence virtuelle et impose au circuit résonant un niveau de signal très faible, correspondant à une impédance très élevée, de l'ordre du millier d'ohms. Le signal parasite éventuel est alors d'un niveau très faible et négligeable par rapport à un signal reçu par l'amplificateur à faible bruit 22. En ouvrant le commutateur S4, on modifie (augmente) donc virtuellement l'impédance du circuit oscillant 40 vue de la borne d'émission-réception 20.
Comme cela a été exposé précédemment, les commutateurs
SI et S2 et le commutateur S3 ont pour objet de permettre la sélection de l'amplificateur d'émission 23 ou de réception 22 en court-circuitant à la masse GND les signaux de polarisation d'un étage d'entrée (circuit cascode) 31 ou de sortie (transistor) 41. Toutefois, selon une variante, une telle interruption de la commande de l'étage d'entrée 31 ou de sortie 41 fournie par les sources de polarisation Bl et B2 ou B3 pourrait être effectuée directement au niveau de ces sources. L'homme de l'art saura choisir des sources de polarisation Bl, B2, B3 suffisamment stables afin d'éviter, lorsqu'un des amplificateurs d'émission 23 ou de réception 22 est activé, les commutations des dispositifs d'entrée/sortie 41 ou 31. De telles commutations seraient particulièrement désavantageuses. En effet, la commande des diverses grilles des transistors n'a pas pour objet de permettre une modulation des signaux émis ou reçus, mais uniquement de sélectionner 1 ' amplificateur actif . La modulation et/ou l'émission ou réception d'un signal se fait uniquement par des bornes de drain ou de source, comme cela ressort de la description précédente .
La présente invention permet avantageusement de réduire l'encombrement du système global d'émission-réception. En effet, malgré l'augmentation apparente de surface induite par l'utilisation de quatre commutateurs unidirectionnels SI, S2, S3, S4 et du circuit de commande correspondant 24, la taille globale du système est réduite du fait du remplacement de deux bornes d'entrée (13, figure 1) et de sortie (18) par une unique borne d'émission-réception 20, la suppression d'un circuit d'accord d'impédance, et surtout la suppression d'un commutateur
(10) d'antenne bidirectionnel trois points particulièrement encombrant .
Pour un domaine de fréquence allant de 400 MHz à 10 GHz, par exemple pour une fréquence de 2,45 GHz, les divers composants peuvent être les suivants : amplificateur à faible bruit 22 : inductance L30 comprise entre 0,5 et 30 nH, par exemple (cas 2,45 GHz) 7 nH ; capacité du condensateur C30 comprise entre 0,1 et 10 pF, par exemple (cas 2,45 GHz) 0,3 pF ; inductance 32 comprise entre 10 et 100 nH, par exemple 20 nH ; amplificateur de puissance 23 : inductance L40 comprise entre 0,5 et 30 nH, par exemple (cas 2,45 GHz) 6 nH ; capacité du condensateur C40 comprise entre 0,1 et 10 pF, par exemple (cas 2,45 GHz) 0,6 pF ; capacité du condensateur 45 de masse virtuelle comprise entre 10 et 100 pF, par exemple (cas 2,45 GHz) 20 pF ; commutateurs SI, S2, S3 : transistors NMOS ; commutateur S4 : transistor PMOS.
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à 1 'homme de l'art. En particulier, l'homme de l'art saura ajuster les valeurs et les différents composants à la plage de fréquences de fonctionnement . L 'homme de 1 'art saura également choisir les différents commutateurs unidirectionnels SI, S2, S3 et S4 ainsi que le circuit de commande associé 24 de façon à obtenir les séquences d'ouverture et de fermeture décrites précédemment. De même, l'homme de l'art saura choisir des sources de polarisation Bl, B2 et B3 appropriées.

Claims

REVENDICATIONS
1. Tête d'émission-réception d'un signal haute fréquence réalisée sous forme d'un circuit intégré comprenant un amplificateur d'émission (23) et un amplificateur de réception (22), les bornes d'émission de l'amplificateur d'émission et de réception de 1 ' amplificateur de réception étant interconnectées dans ledit circuit en une borne d'émission-réception (20), et comportant des moyens propres à sélectionner un desdits amplificateurs et des moyens propres à placer 1 ' autre desdits amplificateurs dans un état de haute impédance, vu de ladite borne d'émission-réception, caractérisée en ce que les moyens propres à sélectionner 1 'un des amplificateurs comportent des éléments commandables propres à interrompre au moins un signal de polarisation d'au moins un élément d'entrée (31) ou de sortie (41) desdits amplificateurs, au moins un desdits éléments commandables étant un commutateur unidirectionnel (SI, S2, S3) propre à être commandé pour dériver, vers une masse du circuit intégré (GND) , ledit signal de polarisation.
2. Tête selon la revendication 1, caractérisée en ce que tous les éléments commandables sont des commutateurs unidi- rectionnels (SI, S2, S3) propres à être commandés pour dériver chacun, vers la masse (GND) , au moins un signal de polarisation, et en ce qu'elle comporte un circuit de commande (24) commun auxdits commutateurs.
3. Tête selon la revendication 1 ou 2 , caractérisée en ce que les moyens propres à sélectionner 1 ' amplificateur de réception (22) et à placer celui-ci dans un état de haute impédance quand il n'est pas sélectionné, sont confondus.
4. Tête selon la revendication 3, caractérisée en ce que l'amplificateur de réception (22) comporte, connectés en série entre une alimentation haute (VDD) et la masse (GND) , un circuit oscillant inductance-capacité (30) , un montage cascode (31) et une source de courant (32) ; au moins une grille (Gl, G2) d'un transistor MOS (NI, N2) faisant partie dudit montage cascode étant reliée à au moins une source de polarisation (Bl, B2) .
5. Tête selon la revendication 4, caractérisée en ce que le montage cascode (31) comprend au moins deux transistors (NI, N2) , les grilles (Gl, G2) desdits transistors étant interconnectées à ladite source de polarisation.
6. Tête selon la revendication 4, caractérisée en ce que le montage cascode (31) comprend au moins deux transistors (NI, N2) , les grilles (Gl, G2) desdits transistors étant reliées individuellement à des sources de polarisation (Bl, B2) distinctes .
7. Tête selon 1 'une quelconque des revendications 1 à 6, caractérisée en ce que l'amplificateur d'émission (23) comprend, interconnecté entre un rail d'alimentation haut (VDD) et une masse (GND) du circuit, un commutateur unidirectionnel
(S4) propre à recevoir une commande d'un circuit de commande
(24) , un circuit oscillant à inductance (L40) - capacité (C40) , un transistor MOS de type N (41) , un condensateur (45) étant en outre interposé entre la masse et le point milieu de la connexion en série dudit commutateur unidirectionnel (S4) et du circuit résonant (40) , et la grille dudit transistor recevant ledit signal de polarisation et un signal de commande d'émission provenant d'une borne (25) d'entrée de l'amplificateur d'émission (23) .
8. Tête selon la revendication 7, caractérisée en ce qu'un commutateur unidirectionnel (S3) commandable est interposé entre la grille dudit transistor (41) et la masse (GND) .
PCT/FR2001/003915 2000-12-08 2001-12-07 Tete d'emission-reception WO2002047283A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR00/16034 2000-12-08
FR0016034A FR2818054B1 (fr) 2000-12-08 2000-12-08 Tete d'emission-reception

Publications (1)

Publication Number Publication Date
WO2002047283A1 true WO2002047283A1 (fr) 2002-06-13

Family

ID=8857452

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2001/003915 WO2002047283A1 (fr) 2000-12-08 2001-12-07 Tete d'emission-reception

Country Status (3)

Country Link
US (1) US20030157911A1 (fr)
FR (1) FR2818054B1 (fr)
WO (1) WO2002047283A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1741196A2 (fr) * 2004-04-29 2007-01-10 Freescale Semiconductor, Inc. Emetteur-recepteur sans fil et procede d'utilisation de celui-ci

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619997B2 (en) * 2006-09-27 2009-11-17 Broadcom Corporation Beamforming and/or MIMO RF front-end and applications thereof
US20080279262A1 (en) * 2007-05-07 2008-11-13 Broadcom Corporation On chip transmit/receive selection
US9455700B1 (en) * 2014-09-04 2016-09-27 Macom Technology Solutions Holdings, Inc. Transmit/receive module including gate/drain switching control

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04373317A (ja) * 1991-06-24 1992-12-25 Sanyo Electric Co Ltd デジタル携帯電話器
EP0714177A2 (fr) * 1994-11-22 1996-05-29 Nec Corporation Système de radiocommunication fonctionnant à multiplexage de temps
EP0883241A1 (fr) * 1997-06-02 1998-12-09 Nokia Mobile Phones Ltd. Composants actifs parallèles controllés par des tensions de polarisation
WO1999052172A1 (fr) * 1998-04-07 1999-10-14 Telefonaktiebolaget Lm Ericsson Commutateur d'antenne
US6122488A (en) * 1998-03-05 2000-09-19 Motorola, Inc. Method and apparatus for increasing an output impedance of a transmit amplifier during receive mode of a two-way communication unit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4637073A (en) * 1984-06-25 1987-01-13 Raytheon Company Transmit/receive switch
JPH08330996A (ja) * 1995-05-30 1996-12-13 Sony Corp アンテナ共用器
JP3711193B2 (ja) * 1998-01-16 2005-10-26 三菱電機株式会社 送受信切り換え回路
US6094084A (en) * 1998-09-04 2000-07-25 Nortel Networks Corporation Narrowband LC folded cascode structure
US6735418B1 (en) * 1999-05-24 2004-05-11 Intel Corporation Antenna interface
US6917789B1 (en) * 1999-10-21 2005-07-12 Broadcom Corporation Adaptive radio transceiver with an antenna matching circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04373317A (ja) * 1991-06-24 1992-12-25 Sanyo Electric Co Ltd デジタル携帯電話器
EP0714177A2 (fr) * 1994-11-22 1996-05-29 Nec Corporation Système de radiocommunication fonctionnant à multiplexage de temps
EP0883241A1 (fr) * 1997-06-02 1998-12-09 Nokia Mobile Phones Ltd. Composants actifs parallèles controllés par des tensions de polarisation
US6122488A (en) * 1998-03-05 2000-09-19 Motorola, Inc. Method and apparatus for increasing an output impedance of a transmit amplifier during receive mode of a two-way communication unit
WO1999052172A1 (fr) * 1998-04-07 1999-10-14 Telefonaktiebolaget Lm Ericsson Commutateur d'antenne

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 017, no. 253 (E - 1367) 19 May 1993 (1993-05-19) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1741196A2 (fr) * 2004-04-29 2007-01-10 Freescale Semiconductor, Inc. Emetteur-recepteur sans fil et procede d'utilisation de celui-ci
EP1741196A4 (fr) * 2004-04-29 2014-12-17 Freescale Semiconductor Inc Emetteur-recepteur sans fil et procede d'utilisation de celui-ci

Also Published As

Publication number Publication date
US20030157911A1 (en) 2003-08-21
FR2818054B1 (fr) 2006-08-11
FR2818054A1 (fr) 2002-06-14

Similar Documents

Publication Publication Date Title
EP3528391B1 (fr) Contrôleur nfc
CA1172349A (fr) Systeme de differenciation et de repartition par commutation pour abonnes multiples, avec circuits differentiels interchangeables
EP1473833A1 (fr) Inductance bi-bande intégrée et applications
EP2485396B1 (fr) Procédé de connexion sur une seule antenne d'un ou de plusieurs composants sans contact, et système correspondant
EP1610257A1 (fr) Adaptation d'impédance d'un lecteur de transpondeur électromagnétique
EP0836271B1 (fr) Oscillateur intégré et radio-téléphone mettant en oeuvre un tel oscillateur.
FR2658374A1 (fr) Systeme hyperfrequence de transmission de donnees a distance.
EP1172929A1 (fr) Dispositif d'amplification à faible bruit, en particulier pour un téléphone mobile cellulaire
FR3065339B1 (fr) Ligne de transmission avec dispositif de limitation des pertes par desadaptation
EP3101816A1 (fr) Procédé de contrôle de l'accord sur une fréquence de communication d'une antenne connectée à un composant adapté à une communication sans contact, et système correspondant
FR2778802A1 (fr) Dispositif d'emission et de reception d'ondes hyperfrequences polarisees circulairement
FR2902250A1 (fr) Commutateur et dispositif de commutation a isolation selective pour terminaux multimedias
EP0486367A1 (fr) Modem pour badge hyperfréquence, à amplificateur à réflexion
WO2002047283A1 (fr) Tete d'emission-reception
EP0472483A1 (fr) Duplexeur bidirectionnel pour ondes hyperfréquences polarisées réalisable notamment en technologie monolithique sur arséniure de gallium
EP0486365B1 (fr) Dipositif de télécommunications par ondes électromagnétiques
EP0978949B1 (fr) Dispositif de commutation de signaux radio-fréquences
EP0500434A1 (fr) Module d'amplification bibande
EP0926623A1 (fr) Transpondeur actif commutable en transpondeur passif
FR2745131A1 (fr) Appareil de radio-telephonie multimode
EP1039652B1 (fr) Arrangement d'antenne
EP0401906A1 (fr) Circuit déphaseur amélioré
WO2004100389A2 (fr) Dispositif de radiocommunication mettant en oeuvre au moins deux antennes, respectivement pour les radiocommunications et la radiolocalisation et systeme correspondant
FR3107628A1 (fr) Compensation de dérive
EP0486366B1 (fr) Circuit d'augmentation du débit d'informations dans un système d'échange de données

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10257210

Country of ref document: US

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP