WO2000060656A1 - Procede de fabrication de dispositifs electroniques portables a circuit integre protege par un film pulverise - Google Patents

Procede de fabrication de dispositifs electroniques portables a circuit integre protege par un film pulverise Download PDF

Info

Publication number
WO2000060656A1
WO2000060656A1 PCT/FR2000/000793 FR0000793W WO0060656A1 WO 2000060656 A1 WO2000060656 A1 WO 2000060656A1 FR 0000793 W FR0000793 W FR 0000793W WO 0060656 A1 WO0060656 A1 WO 0060656A1
Authority
WO
WIPO (PCT)
Prior art keywords
support
chip
manufacturing
chips
protective film
Prior art date
Application number
PCT/FR2000/000793
Other languages
English (en)
Inventor
Pierre Garnier
Original Assignee
Gemplus
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus filed Critical Gemplus
Priority to AU36625/00A priority Critical patent/AU3662500A/en
Publication of WO2000060656A1 publication Critical patent/WO2000060656A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/58—Measuring, controlling or regulating
    • B29C2043/5825—Measuring, controlling or regulating dimensions or shape, e.g. size, thickness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to the manufacture of a portable electronic device, comprising at least one integrated circuit chip embedded in a support and electrically connected to interface elements.
  • the present invention relates more particularly to a manufacturing method comprising a step of protecting the integrated circuit chip and its connections.
  • Portable electronic devices constitute, for example, smart cards, with or without contact, integrated circuit modules or electronic labels.
  • Smart cards with or without contact, are intended for carrying out various operations such as, for example, banking operations, telephone communications, various identification operations, or operations of the teleticketing type.
  • ISO 7810 corresponds to a standard format card 85 mm long, 54 mm wide and 0.76 mm thick.
  • the present invention preferably relates to contactless electronic devices operating with an antenna which makes it possible to exchange information towards the outside by means of electromagnetic coupling.
  • FIG. 1 A conventional method for manufacturing a contactless smart card module is illustrated in FIG. 1.
  • Such a method consists in bonding an integrated circuit chip 10 by placing its active face with its contact pads 11 upwards, and by bonding its opposite face to a dielectric support sheet 15.
  • An antenna 18 is produced on the dielectric support 15 in a conductive material.
  • the antenna can for example be formed by screen printing of conductive ink. Its shape does not matter and its length depends on the desired use. It can for example represent a spiral or any other motif.
  • Connection wires 17 connect the contact pads 11 of the chip 10 to the antenna 18.
  • the chip can also be glued to a dielectric support and connected to connection pads defined on said support.
  • the module thus obtained can subsequently be connected by welding or bonding to a wire antenna, engraved or deposited by screen printing.
  • a protection or encapsulation step then protects the module defined by the chip 10 and the welded connection wires 17.
  • the step of protecting the chip 10 and the connection wires 17 can be carried out directly on the dielectric film 15.
  • Such a barrier 25 can be made of polymer, such as epoxy, silicone or polyester. It surrounds the chip 10 and can be deposited on the dielectric film 15 by screen printing or by a distribution process.
  • This barrier 25 can also consist of a stamped metal frame bonded to the dielectric film 15 around the chip 10.
  • a barrier 25 surrounding the chip 10 facilitates the removal of the protective resin 20 but does not necessarily make it possible to dispense with the essential milling step when a drop of too large resin has been deposited. Indeed, the drop of resin can interfere with the insertion of the micromodule formed by the chip
  • Milling represents a stressful operation for the integrated circuit chip, and the height of the resin cannot be completely optimized without risking touching the connection wires.
  • milling is an additional step in the manufacturing process and has a significant cost.
  • FIG. 2 Such a protection technique is illustrated in FIG. 2.
  • An integrated circuit chip 10 is bonded by placing its active face with its contact pads 11 upwards, and by bonding its opposite face directly to a contact grid 18 disposed on a dielectric support sheet 15.
  • Connection wells 16 are formed in the dielectric sheet 15 in order to allow connection wires 17 to connect the contact pads 11 of the chip 10 to the contact pads of the grid 18.
  • An adhesive tape 35 covered with a protective tape 36 and provided with openings is applied to the dielectric support 15 so as to constitute a mask which covers the dielectric support 15 and leaves the chips 10 and their connection wires 17 free.
  • a varnish is then deposited by spraying on the whole of the ribbon 36 and of the chips 10 so as to form a fine protection 30.
  • the protective tape 36 is then removed so as to uncover the adhesive tape 35 which will facilitate the insertion of the micromodule.
  • the varnish 30 covers the chip 10, its connection wires 17 and the contact pads 18 of the grid, as well as part of the dielectric 15 to stop at the adhesive tape 35.
  • the varnish used advantageously consists of a polymerizable varnish based on silicone and of a viscosity suitable for its deposition by spraying. It is preferable to avoid UV-curing varnishes as part of this process. Thanks to such a method, the milling step is completely eliminated and the thickness of the protection is minimized. This results in a decrease in manufacturing costs.
  • the object of the present invention is to overcome the drawbacks of the prior art.
  • the present invention provides a method of manufacturing an integrated circuit module comprising a step of protecting the chip and the connection wires by spraying a thin layer of varnish or resin.
  • the present invention more particularly relates to a method of manufacturing a portable electronic device with integrated circuit, characterized in that it comprises a step consisting in spraying a protective material directly onto a dielectric support film carrying a plurality of glued chips and connected to connection pads by wire cabling so as to protect each chip and its connection wires.
  • the protective material constitutes a film conforming to the shape of the assembly formed by the chip and the connection wires.
  • the protective film has a thickness of between 10 and 20 ⁇ m on the top of the loops of the connection wires.
  • the spraying of the protective material is discontinuous, chip by chip. According to another embodiment, the spraying of the protective material is continuous on the chips and the dielectric support.
  • the method according to the invention further comprises a step of individualizing the chips by cutting the dielectric support.
  • the individualization of the chips causes the protective film between the chips to break.
  • at least part of the shape of the protective film is fixed by the chosen geometry of the spray nozzle and / or by the predetermined distance between the nozzle and the dielectric support.
  • the protective material is dried by exposure to ultraviolet light.
  • the present invention also relates to an electronic module comprising a chip transferred to a dielectric support and connected to a communication interface, characterized in that it comprises a protective film conforming to the shape of the assembly formed by the chip and the connection wires, at least a part of the periphery of the protective film extending to plumb with the edge of the dielectric support.
  • the invention further relates to a portable electronic device of the smart card type comprising an electronic module according to the invention.
  • the manufacturing method according to the invention has the advantage of depositing protection for the chip and its wires at high speed and minimized thickness. Indeed, a single step is necessary to obtain protection with a reproducible geometry and thickness without the use of a mask.
  • the method according to the invention has the advantage of avoiding any contact between the spray nozzle and the chip support. Any risk of damage to the connection or to the surface of the chip is thus avoided.
  • the manufacturing method according to the invention also has the advantage of being simple and of improving productivity gains.
  • FIG. 1, already described is a diagram in cross section illustrating a traditional method of manufacturing a smart card
  • - Figure 2, already described is a cross-sectional diagram illustrating a known method of protecting a chip and its connection wires
  • FIG. 3 illustrates a cross-sectional view of a series of chips bonded to a dielectric support
  • FIG. 4 schematically illustrates the spraying of the protective material according to a first embodiment of the method of the present invention
  • FIG. 5 illustrates a cross-sectional view of a series of protected chips according to the first embodiment of the method of the present invention
  • FIG. 1 is a diagram in cross section illustrating a traditional method of manufacturing a smart card
  • - Figure 2 already described is a cross-sectional diagram illustrating a known method of protecting a chip and its connection wires
  • FIG. 3 illustrates a cross-sectional view of a series of chips bonded to a dielectric support
  • FIG. 4 schematically illustrates the spraying of the protective material according to a first embodiment of the
  • FIG. 6 schematically illustrates the spraying of the protective material according to a second embodiment of the method of the present invention
  • - Figure 7 illustrates a cross-sectional view of a series of protected chips according to the second embodiment of the method of the present invention
  • FIG. 8 illustrates a top view of a series of protected chips according to the second embodiment of the method of the present invention.
  • a plurality of integrated circuit chips 10 are bonded to a dielectric support 15 and respectively connected to a plurality of connection pads 18 by wire wiring 17.
  • the chips 10 are connected to antennas 18, which corresponds to a preferred embodiment.
  • connection wires 17 are bare, without any protection.
  • Figures 4 and 5 illustrate a first embodiment of the method according to the invention.
  • FIG. 4 illustrates the step of spraying a protective material 50 on the chips 10 and on their connection wires 17.
  • the spraying is carried out discontinuously, ie chip by chip, without spraying of material 50 on the support 15 between the chips 10.
  • the support 15 carrying the bonded and connected chips 10 advantageously has indexes in order to allow identification by a device controlling the movement of the dielectric support 15 and / or of the nozzle 60, as well as the start-up of the spray nozzle 60.
  • duration and the spray pressure make it possible to control the thickness of the protective material 50 deposited.
  • Spraying a thin layer of material will lead to the formation of a deposit of protective material 51 which matches the shape of the assembly formed by the chip 10 and the connection wires 17.
  • FIG. 5 illustrates the chips 10 obtained after spraying the protective material 51.
  • the sprayed material 50 is, for example, constituted by a resin or an insulating varnish.
  • the deposited protective material 51 is then dried by adding heat or by exposure to ultraviolet, for example.
  • This drying advantageously makes it possible to produce a protective film 51 of the entire micromodule defined by the chip 10 and the connection wires 17 welded to the contact pads 18.
  • the resin used as a protective material will advantageously consist of a resin cationic ultraviolet activatable and having a viscosity of 1200 CPS.
  • a resin is sold by the company DELO under the reference 4552.
  • the protective film 51 advantageously has a thickness of less than 40 ⁇ m, and preferably less than 20 ⁇ m on the top of the loops formed by the wires. connection 17. If necessary, the process allows much greater film thicknesses, for example 60 ⁇ m, but to the detriment of the production rate.
  • the connected and protected chips 10 can then be individualized by cutting the dielectric support 15 in the intervals between each chip 10, so as to then be inserted in a card body or transferred to any electronic circuit for which they are intended.
  • Figures 6 to 8 illustrate a second embodiment of the method according to the invention.
  • the spraying is carried out continuously, that is to say without stopping the spray nozzle 60.
  • the protective material 50 then covers the chips 10 and the connection wires 17 as well as the dielectric support 15 in the intervals between the chips 10.
  • the chips 10 are bonded to the dielectric support 15 in several parallel rows (two rows are illustrated in FIG. 8 which is a top view). It is then possible to use two spray nozzles 60 in order to deposit two protective films 51 in continuous parallel strips. This embodiment advantageously makes it possible to increase the rate of spraying, and consequently to save time in the manufacturing process.
  • the thickness and the width of the strip of protective material 51 sprayed on the support 15 are fixed by several parameters predetermined empirically by a person skilled in the art. In particular, the geometry of the nozzle 60, the difference between the latter and the support 15, the running speed of the support 15 relative to the spray nozzle 60, are parameters to be set.
  • the protective material 51 is then dried by adding heat or by exposure to ultraviolet, for example. This drying results in the formation of a protective film on the assemblies formed by the chips 10 and the connection wires 17 on the dielectric support 15.
  • Such a manufacturing method makes it possible to obtain an integrated circuit module comprising a protective film covering the chip and its connection wires, the periphery of said film extending as far as the base of the cut dielectric support.
  • connection pads located for example on the back of the dielectric support are then connected to an antenna, for example wired, unless the dielectric already carries a contact or contactless communication interface.
  • the assembly constituted by the module and the antenna is then placed in a portable card body such as a smart card body by any known method such as lamination, molding, etc.
  • the principle of the invention is kept in the case where the chip is carried on a metallic film rather than on a dielectric film or on a support consisting of a metallic film fixed to a dielectric film.
  • the pulverized material has a small thickness, it is obvious that its surface substantially reproduces the relief offered by the chip and its connections.
  • the module has two opposite sides on which the resin extends down to the base of the support, and two remaining opposite sides on which the resin can present a slope towards the periphery until reaching the surface of the support.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un dispositif électronique portable à circuit intégré, caractérisé en ce qu'il comporte une étape consistant à pulvériser un matériau de protection directement sur un film support diélectrique (15) portant une pluralité de puces (10) collées et connectées à des plages de connexion (18) par câblage filaire de manière à réaliser un film de protection (51) sur chaque puce (10) et de ses fils de connexion (17). Le procédé selon l'invention permet de maîtriser l'épaisseur et la forme de la protection (51) tout en opérant à haute cadence.

Description

PROCEDE DE FABRICATION DE DISPOSITIFS ELECTRONIQUES PORTABLES A CIRCUIT INTEGRE PROTEGE PAR UN FILM
PULVERISE
La présente invention concerne la fabrication d'un dispositif électronique portable, comportant au moins une puce de circuit intégré noyée dans un support et électriquement reliée à des éléments d'interface.
La présente invention concerne plus particulièrement un procédé de fabrication comprenant une étape de protection de la puce de circuit intégré et de ses connexions .
Les dispositifs électroniques portables constituent par exemple des cartes à puce, avec ou sans contact, des modules à circuit intégré ou des étiquettes électroniques .
Les cartes à puce, avec ou sans contact, sont destinées à la réalisation de diverses opérations telles que, par exemple, des opérations bancaires, des communications téléphoniques, diverses opérations d'identification, ou des opérations de type télébillétique .
Telles qu'elles sont réalisées actuellement, les cartes à puce sont des éléments portables de faible épaisseur et de dimensions normalisées. La norme ISO 7810 correspond à une carte de format standard de 85 mm de longueur, de 54 mm de largeur et de 0.76 mm d' épaisseur.
La présente invention concerne préférentiellement les dispositifs électroniques sans contact fonctionnant avec une antenne qui permet d'échanger des informations vers l'extérieur grâce à un couplage électromagnétique.
Un procédé classique de fabrication de module de carte à puce sans contact est illustré sur la figure 1. Un tel procédé consiste à coller une puce de circuit intégré 10 en disposant sa face active avec ses plots de contact 11 vers le haut, et en collant sa face opposée sur une feuille de support diélectrique 15. Une antenne 18 est réalisée sur le support diélectrique 15 dans un matériau conducteur. L'antenne peut par exemple être formée par sérigraphie d'encre conductrice . Sa forme importe peu et sa longueur dépend de l'utilisation souhaitée. Elle peut par exemple représenter une spirale ou tout autre motif.
Des fils de connexion 17 relient les plots de contact 11 de la puce 10 à l'antenne 18.
Dans une variante, non illustrée, la puce peut également être collée sur un support diélectrique et connectée à des plages de connexion définies sur ledit support. Le module ainsi obtenu pourra ultérieurement être connecté par soudure ou collage à une antenne filaire, gravée ou déposée par sérigraphie.
Une étape de protection ou d' encapsulation vient ensuite protéger le module défini par la puce 10 et les fils de connexion 17 soudés.
On utilise généralement une technique appelée « glob top » en terminologie anglaise, qui désigne l'enrobage de la puce par le dessus. Cette technique consiste à utiliser une goutte de résine 20, à base d'époxy par exemple, thermodurcissable ou à réticulation aux ultraviolets .
L'étape de protection de la puce 10 et des fils de connexion 17 peut être effectuée directement sur le film diélectrique 15.
Dans certains cas, pour les circuits présentant une grande dimension, il est nécessaire de délimiter la surface d'étalement de la goutte de résine 20 par une barrière 25 de manière à obtenir une forme de protection reproductible.
Une telle barrière 25 peut être réalisée en polymère, tel que de l'époxy, du silicone ou un polyester. Elle entoure la puce 10 et peut être déposée sur le film diélectrique 15 par sérigraphie ou par un procédé de distribution.
Cette barrière 25 peut également être constituée d'un cadre de métal estampé et collé sur le film diélectrique 15 autour de la puce 10.
La présence d'une barrière 25 entourant la puce 10 facilite la dépose de la résine de protection 20 mais ne permet pas forcément de s'affranchir de l'étape de fraisage indispensable lorsqu'une goutte de résine trop grosse à été déposée. En effet, la goutte de résine peut gêner 1 ' encartage du micromodule formé par la puce
10 collée et connectée sur le support 15, dans le cas où une surépaisseur trop importante est créée par la goutte de résine 20. Le fraisage représente une opération stressante pour la puce de circuit intégrée, et la hauteur de la résine ne peut être complètement optimisée sans risquer de toucher les fils de connexion.
En outre, le fraisage constitue une étape supplémentaire du procédé de fabrication et présente un coût non négligeable.
Pour certains composants électroniques, le dépôt d'une protection de la puce et des fils de connexion est assuré par sérigraphie à l'aide d'un pochoir. Un tel procédé présente cependant l'inconvénient d'entraîner des effets de bords. En outre, le risque de toucher les fils de connexion en cas de dérive est non négligeable . Le brevet européen EP-0 201 952 propose une autre technique de protection d'un module de circuit intégré.
Une telle technique de protection est illustrée sur la figure 2. Une puce de circuit intégré 10 est collée en disposant sa face active avec ses plots de contact 11 vers le haut, et en collant sa face opposée directement sur une grille de contact 18 disposée sur une feuille de support diélectrique 15. Des puits de connexion 16 sont pratiqués dans la feuille diélectrique 15 afin de permettre à des fils de connexion 17 de relier les plots de contact 11 de la puce 10 aux plages de contact de la grille 18.
Un ruban adhésif 35 couvert d'un ruban de protection 36 et muni d'ouvertures est appliqué sur le support diélectrique 15 de manière à constituer un masque qui couvre le support diélectrique 15 et laisse libre les puces 10 et leurs fils de connexion 17.
Un vernis est alors déposé par pulvérisation sur l'ensemble du ruban 36 et des puces 10 de manière à former une fine protection 30.
Le ruban de protection 36 est ensuite retiré de manière à découvrir le ruban adhésif 35 qui facilitera 1 ' encartage du micromodule. Selon cette technique, le vernis 30 couvre la puce 10, ses fils de connexion 17 et les plages de contact 18 de la grille, ainsi qu'une partie du diélectrique 15 pour s'arrêter au ruban adhésif 35.
Le vernis utilisé est avantageusement constitué d'un vernis polymérisable à base de silicone et d'une viscosité adaptée à son dépôt par pulvérisation. Il est préférable d'éviter les vernis polymerisables aux ultraviolets dans le cadre de ce procédé. Grâce à un tel procédé, l'étape de fraisage est totalement supprimée et l'épaisseur de la protection est minimisée. Il en résulte une diminution des coûts de fabrication.
Néanmoins, un tel procédé de protection nécessite l'utilisation d'un masque qui alourdi sa mise en oeuvre .
En outre, le procédé décrit dans ce brevet est essentiellement appliqué aux cartes à puce à contact.
Le but de la présente invention est de pallier aux inconvénients de l'art antérieur.
A cet effet, la présente invention propose un procédé de fabrication 'de module de circuit intégré comprenant une étape de protection de la puce et des fils de connexion par pulvérisation d'une fine couche de vernis ou de résine.
La présente invention a plus particulièrement pour objet un procédé de fabrication d'un dispositif électronique portable à circuit intégré, caractérisé en ce qu'il comporte une étape consistant à pulvériser un matériau de protection directement sur un film support diélectrique portant une pluralité de puces collées et connectées à des plages de connexion par câblage filaire de manière à réaliser une protection de chaque puce et de ses fils de connexion.
Selon une caractéristique, le matériau de protection constitue un film épousant la forme de l'ensemble formé par la puce et les fils de connexion. Selon une variante, le film de protection présente une épaisseur comprise entre 10 et 20 μm sur le sommet des boucles des fils de connexion.
Selon un mode de réalisation, la pulvérisation du matériau de protection est discontinue, puce par puce. Selon un autre mode de réalisation, la pulvérisation du matériau de protection est continue sur les puces et le support diélectrique.
Le procédé selon l'invention comporte en outre une étape d'individualisation des puces par découpe du support diélectrique.
Dans le deuxième mode de réalisation, l'individualisation des puces provoque la rupture du film de protection entre les puces. Selon une caractéristique, au moins une partie de la forme du film de protection est fixée par la géométrie choisie de la buse de pulvérisation et/ou par la distance prédéterminée entre la buse et le support diélectrique . Selon une particularité de l'invention, le matériau de protection est séché par exposition aux ultraviolets .
La présente invention a également pour objet un module électronique comportant une puce reportée sur un support diélectrique et connectée à une interface de communication, caractérisé en ce qu'il comprend un film de protection épousant la forme de l'ensemble formé par la puce et les fils de connexion, au moins une partie de la périphérie du film de protection s 'étendant jusqu'à l'aplomb du bord du support diélectrique.
L'invention concerne en outre un dispositif électronique portable du type carte à puce comportant un module électronique selon l'invention.
Le procédé de fabrication selon l'invention présente l'avantage de réaliser le dépôt d'une protection de la puce et de ses fils à haute cadence et d'épaisseur minimisée. En effet, une seule étape est nécessaire pour obtenir une protection avec une géométrie et une épaisseur reproductibles sans utilisation de masque.
De plus, le procédé selon l'invention présente l'avantage d'éviter tout contact entre la buse de pulvérisation et le support de la puce. Tout risque de dégradation de la connexion ou de la surface de la puce est ainsi évité.
Le procédé de fabrication selon l'invention présente en outre l'avantage d'être simple et d'améliorer les gains de productivité.
D'autres particularités et avantages de l'invention apparaîtront à la lecture de la description donnée à titre d'exemple illustratif et non limitatif et faite en référence aux figures annexées qui représentent : la figure 1, déjà décrite, est un schéma en coupe transversale illustrant un procédé traditionnel de fabrication de carte à puce ; - la figure 2, déjà décrite, est un schéma en coupe transversale illustrant un procédé connu de protection d'une puce et de ses fils de connexion ; la figure 3 illustre une vue en coupe transversale d'une série de puces collées sur un support diélectrique ; la figure 4 illustre schématiquement la pulvérisation du matériau de protection selon un premier mode de réalisation du procédé de la présente invention ; la figure 5 illustre une vue en coupe transversale d'une série de puces protégées selon le premier mode de réalisation du procédé de la présente invention ; la figure 6 illustre schématiquement la pulvérisation du matériau de protection selon un deuxième mode de réalisation du procédé de la présente invention ; - la figure 7 illustre une vue en coupe transversale d'une série de puces protégées selon le deuxième mode de réalisation du procédé de la présente invention ; la figure 8 illustre une vue de dessus d'une série de puces protégées selon le deuxième mode de réalisation du procédé de la présente invention.
En se référant à la figure 3, une pluralité de puces de circuit intégré 10 sont collées sur un support diélectrique 15 et connectées respectivement à une pluralité de plages de connexion 18 par un câblage filaire 17.
Sur les figures, les puces 10 sont connectées à des antennes 18, ce qui correspond à un mode de réalisation préférentiel .
A cette étape du procédé, les fils de connexion 17 sont à nu, sans aucune protection.
Les figures 4 et 5 illustrent un premier mode de réalisation du procédé selon l'invention.
La figure 4 illustre l'étape de pulvérisation d'un matériau de protection 50 sur les puces 10 et sur leurs fils de connexion 17. Selon ce premier mode de réalisation, la pulvérisation est réalisée de manière discontinue, c'est à dire puce par puce, sans pulvérisation de matériau 50 sur le support 15 entre les puces 10. Le support 15 portant les puces 10 collées et connectées présente avantageusement des index afin de permettre un repérage par un dispositif contrôlant le déplacement du support diélectrique 15 et/ou de la buse 60, ainsi que la mise en marche de la buse de pulvérisation 60.
Plusieurs paramètres permettent de contrôler la zone du film diélectrique 15 couverte par le matériau de protection 50. Il s'agit par exemple de la géométrie de la buse 60 et/ou de la distance entre la buse 60 et le support 15.
En outre, la durée et la pression de pulvérisation permettent de contrôler l'épaisseur du matériau de protection 50 déposé. Ces paramètres sont avantageusement déterminés préalablement de manière empirique par l'homme du métier selon les applications souhaitées.
La pulvérisation d'une fine couche de matériau va entraîner la formation d'un dépôt de matériau de protection 51 qui épouse la forme de l'ensemble formé par la puce 10 et les fils de connexion 17.
La figure 5 illustre les puces 10 obtenues après pulvérisation du matériau de protection 51.
Le matériau pulvérisé 50 est, par exemple, constitué par une résine ou un vernis isolant.
Le matériau de protection déposé 51 est ensuite séché par apport de chaleur ou par exposition aux ultraviolets, par exemple.
Ce séchage permet avantageusement de réaliser un film de protection 51 de l'ensemble du micromodule défini par la puce 10 et les fils de connexion 17 soudés aux plages de contact 18.
Par exemple, la résine utilisée comme matériau de protection sera avantageusement constituée d'une résine cationique activable aux ultraviolets et présentant une viscosité de 1200 CPS . Une telle résine est commercialisée par la Société DELO sous la référence 4552. Après insolation de la résine, le film de protection 51 présente avantageusement une épaisseur inférieure à 40 μm, et de préférence inférieure à 20 μm sur le sommet des boucles formées par les fils de connexion 17. Si nécessaire, le procédé autorise des épaisseurs de film bien supérieures, par exemple 60 μm, mais au détriment de la cadence de production.
Les puces 10 connectées et protégées peuvent alors être individualisées par découpe du support diélectrique 15 dans les intervalles entre chaque puce 10, afin d'être ensuite encartées dans un corps de carte ou reportées sur un circuit électronique quelconque auquel elles sont destinées.
Les figure 6 à 8 illustrent un deuxième mode de réalisation du procédé selon l'invention.
Selon ce mode de réalisation, la pulvérisation est réalisée de manière continue, c'est à dire sans arrêt de la buse de pulvérisation 60. Le matériau de protection 50 recouvre alors les puces 10 et les fils de connexion 17 ainsi que le support diélectrique 15 dans les intervalles entre les puces 10.
Afin d'améliorer la productivité, les puces 10 sont collées sur le support diélectriques 15 en plusieurs rangées parallèles (deux rangées sont illustrées sur la figure 8 qui est une vue de dessus) . Il est alors possible d'utiliser deux buses de pulvérisation 60 afin de déposer deux films de protection 51 en bandes parallèles continues. Ce mode de réalisation permet avantageusement d'augmenter la cadence de pulvérisation, et par conséquent de gagner du temps dans le procédé de fabrication. L'épaisseur et la largeur de la bande de matériau de protection 51 pulvérisé sur le support 15 sont fixées par plusieurs paramètres prédéterminés de manière empiriques par l'homme du métier. En particulier, la géométrie de la buse 60, l'écart entre celle-ci et le support 15, la vitesse de défilement du support 15 par rapport à la buse de pulvérisation 60, sont des paramètres à fixer.
La pulvérisation en continue d'une fine couche de matériau va entraîner la formation d'un dépôt de matériau de protection 51 qui épouse la forme des puces 10, des fils de connexion 17 et du support 15.
Le matériau de protection 51 est ensuite séché par apport de chaleur ou par exposition aux ultraviolets, par exemple. Ce séchage entraîne la formation d'un film de protection sur les ensembles formés par les puces 10 et les fils de connexion 17 sur le support diélectrique 15.
Ces ensembles sont alors individualisés par découpe du support diélectrique 15 dans les intervalles entre chaque puce 10 selon les pointillés illustrés sur la figure 7. On voit alors clairement que le film protecteur 51 s'étend jusqu'à l'aplomb du support diélectrique 15. Cette individualisation provoque la rupture du matériau de protection 51 dans ces mêmes intervalles . La pulvérisation étant très fine, la rupture du matériau de protection est facile et ne dégrade pas les films de protection 51 sur les puces 10 et les fils de connexion 17.
Un tel procédé de fabrication permet d'obtenir un module à circuit intégré comprenant un film de protection recouvrant la puce et ses fils de connexion, la périphérie dudit film s 'étendant jusqu'à l'aplomb du support diélectrique découpé.
Le cas échéant, les plages de connexion (non représentées) situées par exemple au verso du support diélectrique sont ensuite connectées à une antenne, par exemple filaire, à moins que le diélectrique ne porte déjà une interface de communication à contact ou sans contact . L'ensemble constitué par le module et l'antenne est ensuite disposé dans un corps de carte portable tel qu'un corps de carte à puce par tout procédé connu tel que la lamination, le moulage, etc.. Le principe de l'invention est conservé dans le cas où la puce est portée sur un film métallique plutôt que sur un film diélectrique ou sur un support constitué d'un film métallique fixé à un film diélectrique. Dans le cas où la matière pulvérisée présente une faible épaisseur, il est évident que sa surface reproduit sensiblement le relief offert par la puce et ses connexions .
Dans le cas de la mise en œuvre du procédé de pulvérisation correspondant à la figure 7, le module présente deux côtés opposés sur lesquels la résine s'étend jusqu'à l'aplomb du support, et deux côtés opposés restants sur lesquels la résine peut présenter un dénivelé vers la périphérie jusqu'à atteindre la surface du support .

Claims

REVENDICATIONS
1. Procédé de fabrication d'un dispositif électronique portable à circuit intégré, caractérisé en ce qu' il comporte une étape consistant à pulvériser un matériau de protection (50) directement sur un film support (15) portant une pluralité de puces (10) collées et connectées à des plages de connexion (18) par câblage filaire de manière à réaliser une protection de chaque puce (10) et de ses fils de connexion (17) .
2. Procédé de fabrication selon la revendication 1, caractérisé en ce que le matériau de protection (50) constitue un film épousant la forme de l'ensemble formé par la puce (10) et les fils de connexion (17) .
3. Procédé de fabrication selon la revendication 2, caractérisé en ce que le film de protection (50) présente une épaisseur comprise entre 10 et 20 μm sur le sommet des boucles formées par les fils de connexion (17) .
4. Procédé de fabrication selon l'une quelconque des revendications 1 à 3, caractérisé en ce que la pulvérisation du matériau de protection (50) est discontinue, puce par puce.
5. Procédé de fabrication selon l'une quelconque des revendications 1 à 3, caractérisé en ce que la pulvérisation du matériau de protection (50) est continue sur les puces (10) et le support (15) .
6. Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comporte en outre une étape d'individualisation des puces (10) par découpe du support diélectrique (15) .
7. Procédé de fabrication selon les revendications 5 et 6, caractérisé en ce que l'individualisation des puces (10) provoque la rupture du film de protection
(51) entre les puces (10) .
8. Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce que au moins une partie de la forme du film de protection
(51) est fixée par la géométrie choisie de la buse de pulvérisation (60) et/ou par la distance prédéterminée entre la buse (60) et le support (15).
9. Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comporte en outre une étape de séchage du film de protection (51) par exposition aux ultraviolets.
10. Module électronique comportant une puce (10) reportée sur un support (15) et connectée à une interface de communication (18) , caractérisé en ce qu'il comprend un film de protection (51) épousant la forme de l'ensemble formé par la puce (10) et les fils de connexion (17) , au moins une partie de la périphérie du film de protection (51) s' étendant jusqu'à l'aplomb du bord du support (15) .
11. Module électronique selon la revendication 10, caractérisé en ce que le module présente deux côtés opposés sur lesquels la résine s'étend jusqu'à l'aplomb du support, et deux côtés opposés restants sur lesquels la résine présente un dénivelé vers la périphérie jusqu'à atteindre la surface du support.
12. Module électronique selon l'une quelconque des revendications 9 à 11, caractérisé en ce que le support est un diélectrique.
13. Dispositif électronique portable du type carte à puce comportant un module électronique selon l'une des revendications 9 à 12.
PCT/FR2000/000793 1999-04-02 2000-03-30 Procede de fabrication de dispositifs electroniques portables a circuit integre protege par un film pulverise WO2000060656A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU36625/00A AU3662500A (en) 1999-04-02 2000-03-30 Method for producing portable electronic devices having an integrated circuit which is protected by a pulverized film

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9904193A FR2791812B1 (fr) 1999-04-02 1999-04-02 Procede de fabrication de dispositifs electroniques portables a circuit integre protege par un film pulverise
FR99/04193 1999-04-02

Publications (1)

Publication Number Publication Date
WO2000060656A1 true WO2000060656A1 (fr) 2000-10-12

Family

ID=9543994

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2000/000793 WO2000060656A1 (fr) 1999-04-02 2000-03-30 Procede de fabrication de dispositifs electroniques portables a circuit integre protege par un film pulverise

Country Status (3)

Country Link
AU (1) AU3662500A (fr)
FR (1) FR2791812B1 (fr)
WO (1) WO2000060656A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2831991B1 (fr) * 2001-11-07 2005-02-18 Gemplus Card Int Encapsulation localisee d'une connexion pour objet portable intelligent souple

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1450689A (en) * 1973-09-27 1976-09-22 Int Standard Electric Corp Circuit ar'ngements
US4674175A (en) * 1985-04-02 1987-06-23 Eta Sa Fabrique D'ebauches Process for manufacturing electronic modules for microcircuit cards
US4701236A (en) * 1985-04-12 1987-10-20 U.S. Philips Corporation Method of manufacturing an electronic identification card
US5832600A (en) * 1995-06-06 1998-11-10 Seiko Epson Corporation Method of mounting electronic parts

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1450689A (en) * 1973-09-27 1976-09-22 Int Standard Electric Corp Circuit ar'ngements
US4674175A (en) * 1985-04-02 1987-06-23 Eta Sa Fabrique D'ebauches Process for manufacturing electronic modules for microcircuit cards
US4701236A (en) * 1985-04-12 1987-10-20 U.S. Philips Corporation Method of manufacturing an electronic identification card
US5832600A (en) * 1995-06-06 1998-11-10 Seiko Epson Corporation Method of mounting electronic parts

Also Published As

Publication number Publication date
FR2791812A1 (fr) 2000-10-06
FR2791812B1 (fr) 2002-01-25
AU3662500A (en) 2000-10-23

Similar Documents

Publication Publication Date Title
EP1018092B1 (fr) Procede de fabrication d'un module ou etiquette electronique, module ou etiquette obtenu et support comportant un tel module ou etiquette
EP0344058B2 (fr) Procédé de réalisation d'une carte à mémoire électronique et carte à mémoire électronique obtenue par la mise en oeuvre dudit procédé
EP1946253A1 (fr) Procede de fabrication d'une carte a microcircuit et carte a microcircuit, notamment a antenne magnetique
CA2321893A1 (fr) Dispositif electronique a memoire electronique sans contact, et procede de fabrication d'un tel dispositif
CA2305562A1 (fr) Procede pour la fabrication d'un dispositif electronique a puce et/ou a antenne et dispositif obtenu par le procede
EP1495442B1 (fr) Procede de conditionnement de microcircuits pour carte a puce et module ainsi obtenu
EP2545503B1 (fr) Dispositif électronique à puce et procédé de fabrication par bobines
EP1724712A1 (fr) Micromodule, notamment pour carte à puce
FR2794266A1 (fr) Procede de fabrication de dispositif electronique portable a circuit integre comportant un dielectrique bas cout
WO2000060656A1 (fr) Procede de fabrication de dispositifs electroniques portables a circuit integre protege par un film pulverise
WO2000077854A1 (fr) Procede de fabrication de tout ou partie d'un dispositif electronique par jet de matiere
FR2779255A1 (fr) Procede de fabrication d'un dispositif electronique portable comportant au moins une puce de circuit integre
WO2000031686A1 (fr) Procede de fabrication de carte a puce a contact affleurant utilisant une etape de gravure au laser et carte a puce obtenue par le procede
EP1190379B1 (fr) Procede de fabrication de cartes a puce a contact avec dielectrique bas cout
FR2817656A1 (fr) Isolation electrique de microcircuits regroupes avant collage unitaire
EP1153432A1 (fr) Procede de fabrication de support de memorisation portable de type carte a puce
WO2013034759A1 (fr) Dispositif électronique à puce et procédé de fabrication par bobines
FR2802684A1 (fr) Dispositif a puce de circuit integre jetable et procede de fabrication d'un tel procede
WO2000055807A1 (fr) Procede de fabrication d'une carte a puce
FR2797977A1 (fr) Procede de fabrication d'un dispositif electronique portable comportant une etape de surmoulage directement sur le film support
WO1999062118A1 (fr) Procede de fabrication d'un micromodule et d'un support de memorisation comportant un tel micromodule
WO2000073987A1 (fr) Dispositif portable a circuit integre, de type carte a puce de format reduit par rapport au format standard des cartes a puces et procede de fabrication
WO2001015266A1 (fr) Procede de fabrication de micromodules electroniques comprenant une antenne et micromodules obtenus par le procede
FR2798225A1 (fr) Micromodule electronique et procede de fabrication et d'integration de tels micromodules pour la realisation de dispositifs portatifs
FR2812428A1 (fr) Procede de fabrication d'un micromodule de carte a puce et carte a puce incluant un tel micromodule

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AL AM AT AU AZ BA BB BG BR BY CA CH CN CU CZ DE DK EE ES FI GB GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MD MG MK MN MW MX NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP