WO2000042662A1 - Leistungshalbleiterbauelement mit mesa-randabschluss - Google Patents

Leistungshalbleiterbauelement mit mesa-randabschluss Download PDF

Info

Publication number
WO2000042662A1
WO2000042662A1 PCT/DE2000/000086 DE0000086W WO0042662A1 WO 2000042662 A1 WO2000042662 A1 WO 2000042662A1 DE 0000086 W DE0000086 W DE 0000086W WO 0042662 A1 WO0042662 A1 WO 0042662A1
Authority
WO
WIPO (PCT)
Prior art keywords
zone
power semiconductor
field stop
semiconductor component
component according
Prior art date
Application number
PCT/DE2000/000086
Other languages
English (en)
French (fr)
Inventor
Reiner Barthelmess
Gerhard Schmidt
Original Assignee
eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG filed Critical eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG
Priority to JP2000594160A priority Critical patent/JP2002535840A/ja
Priority to EP00903516A priority patent/EP1062700A1/de
Publication of WO2000042662A1 publication Critical patent/WO2000042662A1/de
Priority to US09/660,276 priority patent/US6696705B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Definitions

  • the invention relates to an asymmetrically blocking power semiconductor component with a mesa edge termination.
  • the present invention relates in particular to asymmetrically blocking (ie blocking on one side), high-voltage-resistant power semiconductor components with so-called mesa edge termination, ie. H. with a bevel on the side walls.
  • the invention relates in particular to such power semiconductor components with so-called punch-through dimensioning, i. H. with a field stop zone to reduce the electrical field.
  • Such power semiconductor components can be designed, for example, as pin diodes, GTOs, IGBTs or the like.
  • the emitter zone In order to achieve the highest possible emitter efficiency, the emitter zone must be doped as high as possible. At the same time, however, it is necessary for the space charge zone to run over the longest possible distance on the surface of the window in blocking operation. For the purpose of enlarging the path available for the space charge zone on the wafer surface, the lateral edge of the semiconductor body typically has a positive bevel.
  • a common method for building up additional charges in the edge region or for reducing the field peaks mentioned is the use of electroactive passivation layers made of typically amorphous, hydrogen-containing carbon layers or of amorphous, hydrogen-containing silicon carbide layers.
  • EP 0 400 178 B1 describes a method for electroactive passivation. The advantage of this method is that charges can be actively built up in the amorphous layer mentioned there, which to a certain extent can weaken field strength peaks in a self-adjusting manner.
  • Ins pecial b takes the charge density of surface charges with temperature, so that a sufficient blocking ability can not be ensured, in particular at very low temperatures.
  • field stop zones of the same conductivity type as in the inner zone are provided in the edge area below the areas (etched shoulders) etched out of the semiconductor body.
  • These field stop zones which are typically connected to the inner zone and to the emitter zone, adjoin the polished, damageless surface of the etched-out shoulders.
  • the doping concentration of these field stop zones, which lies between that of the emitter zone and that of the inner zone, is set in such a way that there is a decreasing gradient in the concentration profile of the doping from the surface of the etching shoulders into the depth of the semiconductor body. In this way it can be ensured, even under extreme conditions, that the semiconductor component does not accidentally break down before the predetermined volume breakdown voltage is reached.
  • the course of the doping concentration is set in the edge region in such a way that the breakdown charge results after etching off a minimum thickness which is required to produce a polish-etched, damagefree surface.
  • One is almost independent of the depth or the thickness of the emitter zone.
  • the doping concentration in the field stop zone The depth of the charge carrier measured from the field stop zone and the inner zone below it is approximately equal to the breakthrough charge density, based on the vertical direction.
  • the doping concentration or the amount of charge carriers introduced in the field stop zone can be specifically set or controlled by ion implantation.
  • the etched-out areas on the pane surface do not run ideally horizontally, but fall outward at a flat angle of a few degrees. In this case, a gradient in the doping concentration falling towards the edge can also be generated.
  • the concentration profile of the field stop zone has a flat gradient in the lateral direction towards the edge of the power semiconductor component.
  • corresponding calculations must also be made for the laterally averaged surface charge densities.
  • the invention is particularly suitable for power diodes (pin diodes) with a mesa edge termination, which are used, for example, as free-wheeling diodes of IGBTs and GTOs.
  • the invention is also very advantageous with other, asymmetrical Trically blocking power semiconductor components with mesa edge termination, such as IGBTs, GTOs and the like, applicable.
  • FIG. 1 shows schematically in a partial section a first exemplary embodiment of a power semiconductor component according to the invention designed as a pin diode;
  • FIG. 2 shows schematically in a partial section a second exemplary embodiment of a power semiconductor component according to the invention designed as a pin diode;
  • FIG. 3 schematically, in a partial section, an exemplary embodiment of a power semiconductor component according to the invention designed as a GTO;
  • FIG. 4 schematically, in a partial section, an exemplary embodiment of a power semiconductor component according to the invention designed as an IGBT.
  • FIG. 1 shows schematically in a partial section a first exemplary embodiment of a power semiconductor component according to the invention designed as a pin diode.
  • 1 denotes the semiconductor body of the pin diode.
  • the pin diode has an anode connection A and a cathode connection K, which are arranged on opposite sides of the semiconductor body 1.
  • the semiconductor body 1 which consists for example of silicon substrate, has an inner zone 2 which is weakly n-doped in the present exemplary embodiment.
  • a p-doped anode zone 3 adjoins the inner zone 2 over a large area on the anode side.
  • the anode zone 3 adjoins the anode zone 3 on the rear surface 5 of the semiconductor body 1.
  • the anode zone 3 is here connected to the anode connection A via a large-area anode metallization or anode electrode 6 applied to the surface 5.
  • cathode zone 8 On the cathode side, at least one, in the present case heavily n-doped, cathode zone 8 is embedded in the front surface 7 of the semiconductor body 1.
  • the cathode zone 8 has the same conductivity type, but a much higher doping concentration than the inner zone 2 and thus serves as a field stop zone for the field breakdown of the electric field on the front surface 7.
  • the cathode zone 8 is embedded in the inner zone 2 at this location and trough-shaped may have been introduced into the semiconductor body 1, for example, by ion implantation with an optionally subsequent temperature step or by diffusion.
  • the cathode zone 8 is connected to the cathode connection K on the surface 7 via a cathode metallization or a cathode electrode 9.
  • the region of the pin diode, which is defined by the cathode zone 8, is also referred to as the active region AB of the pin diode.
  • the edge region RB defines essentially the regions of the semiconductor body 1 located outside the active region AB is provided, the area 10 etched out of the semiconductor body 1.
  • an etching shoulder 13 is defined between the cathode zone 8 and the edge area RB.
  • these etching shoulders 12 or the surfaces 7 ′ that are produced as a result of polishing run essentially horizontally. It would of course also be conceivable that these etching shoulders 12 take a slightly inclined course towards the edge.
  • An n-doped field stop zone 11 is provided in the areas below the etching shoulders 12.
  • This field stop zone 11 here has the same conductivity type as the inner zone 2 and the cathode zone 8.
  • the field stop zone 11 is connected to the cathode zone 8 and is arranged between the polished-etched surfaces 7 ′ and the inner zone 2. It is particularly advantageous if the doping concentration of the field stop zone 11 is lower than that of the cathode zone 8 and higher than that of the inner zone 2. In this way it can be ensured that a flatter gradient of the doping concentration of in the edge region RB of the pin diode the surface 7 ! to the inner zone.
  • the field stop zone 11 has a homogeneous n-doping. In a further development, it would also be very advantageous if the field stop zone 11 has a slowly decreasing doping concentration towards the edge.
  • the pin diode in FIG. 1 is constructed in a so-called mesa structure.
  • mesa structures have a typically positive beveling of the side walls 13 of the semiconductor body 1.
  • this taper angle of the side wall 13 is designated by ⁇ .
  • Typical values of the bevel angle ⁇ for a brass structure are between 20 and 45 °.
  • the field stop zones 11 are only provided in the edge region RB of the semiconductor component. It would of course also be conceivable if the field stop zone 11 is arranged as a continuous layer over the entire width of the semiconductor body 1. This case is shown in the exemplary embodiment in FIG. 2.
  • the field stop zone 11 is arranged both in the edge region RB and in the active region AB of the pin diode. In particular in the active region AB of the pin diode, the field stop zone 11 thus spaces the cathode zone 8 and the inner zone 2 from one another.
  • the field stop zone 11 can advantageously be introduced into the semiconductor body 1 by means of the cathode electrode 9, which acts as a mask, after the areas 10 have been etched off.
  • a field stop zone 11 is provided, which has been introduced over a large area into the semiconductor body 1.
  • the cathode zone 8 is then applied over a large area to the field stop zone 11, for example by means of a deposition process.
  • the corresponding regions 10 are etched out of the semiconductor body 1.
  • electroactive passivation layers for example made of an amorphous carbon compound, can be applied to the surfaces 7 '.
  • the function of the field stop zone 11 according to the invention in the case of the pin diode according to FIG. 3 or 4 is described in more detail below:
  • measures for reducing the electric field at the surface 7, 7 ⁇ must be taken.
  • the space charge zone hits a field stop zone in blocking operation.
  • this field stop zone is typically formed by the emitter zone 8.
  • the space charge zone is captured by this field stop zone designed as an emitter zone 8.
  • the electric field rises in this emitter zone 8 and a trapezoidal field profile of the electric field is created in the volume of the semiconductor body 1. Due to this trapezoidal field profile, the electric field is reduced towards the surface 7 of the semiconductor body 1.
  • the field profile is no longer trapezoidal due to the lack of emitter zone 8 there and thus the required field stop zone; Rather, the division of the electric field sometimes leads to extreme field peaks on the etching shoulders 12.
  • the field stop zones 11 are introduced into the semiconductor body 1 in the areas below the etching shoulders 12. It is important to ensure that these field stop zones 11 are not interrupted, i.e. they must be connected directly to the emitter zone 8, which is also designed as a field stop zone, and to the inner zone 2. In this way it is ensured that a trapezoidal field profile is generated across the entire width of the semiconductor body 1 from the pn junction to the surface 7, 7 and thus field peaks in the edge region RB are avoided.
  • the present invention is not limited exclusively to power semiconductor components designed as pin diodes, but can also be very advantageous with other cables. semiconductor devices are used. Figures 3 and 4 show two further advantageous embodiments.
  • FIG. 3 schematically shows a partial section of an exemplary embodiment of a power semiconductor component designed as a GTO with an edge termination according to the invention.
  • the GTO gate turn-off thyristor
  • the GTO which is designed here as an asymmetrically blocking thyristor, has an anode connection A and a cathode connection K on opposite sides of the semiconductor body 1.
  • the semiconductor body 1 consists of an n-doped n-base zone 20.
  • a p-doped p-base zone 22 connects to the n-base zone 20 via a large-area pn junction 21.
  • a heavily n-doped n-emitter zone 23 is connected to the p-base zone 22.
  • the n-emitter zone 23 is connected to the cathode terminal K via a cathode metallization or cathode electrode 24 on the rear surface 25.
  • a p-doped p-emitter zone 26 is embedded in the front surface 27 of the semiconductor body 1 in the active region AB of the thyristor on the anode side.
  • the p-emitter zone 26 is connected to the anode connection A via a large-area anode metallization or anode electrode 28. Furthermore, in FIG. 3 the p-emitter zone 26 is over a buffer layer
  • the p-emitter zone 26 and thus the anode electrode 28 can be connected to the n-base zone 20 via at least one via 30.
  • This buffer zone 29 in the region of the semiconductor component on the anode side thus serves as a field stop zone in blocking operation. In principle, a continuous emitter without anode short circuits is also conceivable.
  • the thyristor has a so-called transparent emitter, i.e. an anode side
  • Buffer layer 29 with anode short circuits 30 With such transparent emitters, the p-emitter zones 26 are after the Ion implantation did not heal completely to ensure a low charge carrier injection. These measures are carried out with generic thyristors or GTOs in order to be able to switch them on and off in a defined manner. Instead of such a transparent emitter, it would alternatively also be conceivable to irradiate the areas below the anode-side p-emitter zone 26 with helium in order to thereby generate a recombination sink.
  • Areas 31 etched out of the semiconductor body 1 are provided in the edge area RB, ie outside the active area AB of the thyristor, equivalent to the diode structures of FIGS. 1 and 2. These are arranged under the polished-etched surfaces 27 x of the etching shoulders 33 resulting from the etched-out regions 31.
  • the field stop zones 32 are here connected to the p-emitter zone 26.
  • the field stop zones 32 are n-doped and have a higher doping concentration than the n-base zone 20.
  • the thyristor is shown as an asymmetrical thyristor with a field stop zone or buffer layer 29. So that the anode-side gain ⁇ pn p does not disappear, the amount of charge in the field stop zone 29 must not be greater than the breakthrough charge in the case of structures short-circuited on the anode.
  • the mode of operation of this field stop zone 32 according to the invention in the edge region of the semiconductor component is equivalent to the mode of operation of the field stop zone 11 of the pin diodes according to FIGS. 1 and 2.
  • the doped can be any doped
  • Field stop zones 32 in a thyristor or GTO, equivalent to a pin diode, ensure complete volume blocking capability also in the edge region RB of the semiconductor component.
  • the exemplary embodiment of a thyristor shown in FIG. 3 shows only one possible advantageous embodiment.
  • the edge structure according to the invention can of course also be used very advantageously with all other vertically designed thyristors with edge termination, in particular GTOs and monolithically integrated systems such as, for example, reverse-conducting thyristors.
  • FIG. 4 schematically shows in a partial section an exemplary embodiment of a power semiconductor component according to the invention designed as an IGBT, in which the edge structure according to the invention is also used.
  • the IGBT in Figure 4 is constructed in a known manner. Since the four-layer structure of the IGBT (insulated gate bipolar transistor) shown in FIG. 4 is constructed similarly to the four-layer structure of the thyristor shown in FIG. 3, only the features that differ from the thyristor in FIG. 3 are discussed in more detail below.
  • the heavily n-doped n-emitter zones 23 are embedded in the shape of a trough in these p-base zones 22.
  • the p-base zone 22 and the n-emitter zones 23 are connected to one another on the surface 25 in a known manner via a cathode electrode 35 designed as a shunt.
  • a MOS structure is provided here.
  • the MOS structure comprises a gate electrode 36 and a gate oxide 37, which are each arranged over the regions of the n-base zone 20, p-base zone 21 and n-emitter zone 22 which come to the surface 25.
  • the p-emitter zone 26 arranged on the surface 27 is designed as a collector in the IGBT.
  • the IGBT in FIG. 4 has no plated-through holes 30 between p-collector zone 26 and n-base zone 20.
  • the buffer zone 29 serves as a field stop zone for the reduction of the electric field on the surface of the pane, equivalent to the thyristor in FIG.
  • the function of the field stop zone 32 according to the invention is here equivalent to the aforementioned examples of a pin diode according to FIGS. 1 or 2 or of the GTO according to FIG. 3.
  • the edge regions RB thereof are formed in a mesa structure.
  • the present invention is also very advantageously applicable to power semiconductor components with edge closures of whatever type.
  • FIGS. 1 to 4 how possible other exemplary embodiments of the semiconductor components according to the invention can look; these are generally any asymmetrically blocking semiconductor components, such as diodes, thyristors, transistors, IGBTs and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

Die Erfindung betrifft ein asymmetrisch sperrendes Leistungshalbleiterbauelement, bei dem im Randbereich unterhalb der aus dem Halbleiterkörper (1) herausgeätzten Bereiche (Ätzschultern) Feldstopzonen (11) vom selben Leitungstyp wie in der Innenzone (2) vorgesehen sind. Diese Feldstopzonen (11), die typischerweise an die Innenzone sowie an die Emitterzone angeschlossen sind, grenzen an die poliergeätzte, damagefreie Oberfläche der herausgeätzten Ätzschultern (12) an. Die Dotierungskonzentration dieser Feldstopzonen (11) ist dabei derart eingestellt, dass sich von der Oberfläche der Ätzschultern (12) in die Tiefe des Halbleiterkörpers hinein ein abnehmender Gradient im Konzentrationsverlauf der Dotierung ergibt. Auf diese Weise kann selbst bei Extrembedingungen sichergestellt werden, dass auch im Randbereich (RB) des Leistungshalbleiterbauelementes die Volumen-Durchbruchsspannung gewährleistet wird. Die vorliegende Erfindung ist insbesondere bei in Mesa-Struktur ausgebildeten Leistungshalbleiterbauelementen, insbesondere bei pin-Dioden, asymmetrischen Thyristoren wie z.B. GTOs, IGBTs und dergleichen anwendbar.

Description

Beschreibung
Leistungshalbleiterbauelement mit Mesa-Randabschluß
Die Erfindung betrifft ein asymmetrisch sperrendes Leistungshalbleiterbauelement mit einem Mesa-Randabschluß.
Die vorliegende Erfindung bezieht sich insbesondere auf asymmetrisch sperrende (also einseitig sperrende) , hochspannungs- feste Leistungshalbleiterbauelemente mit sogenanntem Mesa- Randabschluß, d. h. mit einer Anschrägung der seitlichen Wände. Die Erfindung bezieht sich insbesondere auch auf solche Leistungshalbleiterbauelemente mit sogenannter Punch-Through- Dimensionierung, d. h. mit einer Feldstopzone zum Abbau des elektrischen Feldes. Derartige Leistungshalbleiterbauelemente können beispielsweise als pin-Dioden, GTOs, IGBTs oder dergleichen ausgebildet sein.
Ein wesentliches Kriterium für die Qualität bei solchen Lei- stungshalbleiterbauelementen ist deren Emitterwirkungsgrad.
Um einen möglichst hohen Emitterwirkungsgrad zu erzielen, muß die Emitterzone möglichst hoch dotiert sein. Gleichzeitig ist es jedoch erforderlich, daß die Raumladungszone im Sperrbetrieb über eine möglichst lange Wegstrecke an der Schei- benoberflache verläuft. Zum Zwecke der Vergrößerung der für die Raumladungszone auf der Scheibenoberfläche zur Verfügung stehende Wegstrecke, weist der seitliche Rand des Halbleiterkörpers typischerweise eine positive Anschrägung auf.
Diese Maßnahme ist bei sehr hochsperrenden Leistungshalbleiterbauelementen in aller Regel jedoch nicht ausreichend. Aus diesem Grunde sind im Randbereich der Leistungshalbleiterbauelemente, d. h. außerhalb deren aktiven Bereiche, typischerweise weite Teile an der Halbleiteroberfläche herausgeätzt. Durch die dadurch entstehenden Ätzschultern wird zwar die zur Verfügung stehende freie Wegstrecke für die Raumladungszone weiter vergrößert, aufgrund der dadurch reduzierten Emitter- zone verringert sich aber gleichzeitig die für einen Spannungsdurchbruch an der Halbleiteroberfläche notwendige Gesamtladungsträgerkonzentration.
Das vollständige Entfernen der stark dotierten Emitterzone im Randbereich führt bei einer Punch-Through-Dimensionierung zu sehr hohen Feldstärkespitzen an der Scheibenoberfläche im Bereich der Atzschultern, da hier die für das Erreichen der vollen Sperrfähigkeit erforderliche Durchbruchsladung - bei Silizium beträgt diese etwa 10***-2 cm-2 - nicht mehr vorhanden ist. Übersteigt diese Feldstärke die kritische Durchbruch- feldstärke, die bei Silizium typischerweise zwischen 170 und 220 kV cm--**- liegt, kommt es im Randbereich zum unerwünschten, d.h. verfrühten Durchbruch der Halbleiterstruktur schon bei niedrigen Spannungen.
Um zu verhindern, daß es bei gattungsgemäßen Leistungshalbleiterbauelementen zu einem solchen unerwünschten Durchbruch im Randbereich kommt, muß dafür gesorgt werden, daß dort an der Oberfläche das Integral der Ionisierung immer kleiner ist, als im Volumen, d. h. es müssen dort die unerwünschten Feldspitzen des elektrischen Feldes abgebaut werden.
Ein gängiges Verfahren zum Aufbau von zusätzlichen Ladungen im Randbereich bzw. zum Abbau der genannten Feldspitzen ist der Einsatz von elektroaktiven Passivierungsschichten aus typischerweise amorphen, wasserstoffhaltigen Kohlenstoffschichten oder aus amorphen, wasserstoffhaltigen Siliziumkarbidschichten. In der EP 0 400 178 Bl ist ein Verfahren zur elek- troaktiven Passivierung beschrieben. Der Vorteil dieses Verfahrens besteht darin, daß in der genannten amorphen Schicht aktiv Ladungen selbstjustierend genau dort aufgebaut werden können, die gewissermaßen selbstjustierend Feldstärkespitzen abschwächen können.
Bei der Entwicklung sehr verlustarmer Leistungshalbleiterbauelemente reicht diese Maßnahme jedoch alleine nicht mehr aus. Insbesondere nimmt die Ladungsdichte der Oberflächenladungen mit der Temperatur ab, so daß eine ausreichende Sperrfähigkeit insbesondere bei sehr tiefen Temperaturen nicht mehr gewährleistet werden kann.
Ausgehend von diesem Stand der Technik ist es daher die Aufgabe der vorliegenden Erfindung, ein weiteres gattungsgemäßes Leistungshalbleiterbauelement anzugeben, dessen Randbereich auch unter extremen Bedingungen funktionsfähig bleibt und die volle Sperrfähigkeit des Halbleiterbauelements gewährleistet.
Erfindungsgemäß wird diese Aufgabe durch ein Leistungshalbleiterbauelement mit den Merkmalen des Patentanspruchs 1 gelöst .
Erfindungsgemäß sind im Randbereich unterhalb der aus dem Halbleiterkörper herausgeätzten Bereiche (Ätzschultern) Feldstopzonen vom selben Leitungstyp wie in der Innenzone vorgesehen sind. Diese Feldstopzonen, die typischerweise an die Innenzone sowie an die Emitterzone angeschlossen sind, grenzen an die poliergeätze, damagefreie Oberfläche der herausgeätzten Ätzschultern an. Die Dotierungskonzentration dieser Feldstopzonen, die zwischen der der Emitterzone und der der Innenzone liegt, ist dabei derart eingestellt, daß sich von der Oberfläche der Ätzschultern in die Tiefe des Halbleiterkörpers hinein ein abnehmender Gradient im Konzentrationsverlauf der Dotierung ergibt. Auf diese Weise kann selbst unter Extrembedingungen sichergestellt werden, daß das Halbleiterbauelement nicht unbeabsichtigter Weise vor Erreichen der vorgegebenen Volumen-Durchbruchsspannung durchbricht.
Der Verlauf der Dotierungskonzentration ist im Randbereich derart eingestellt, daß nach dem Abätzen einer Mindestdicke, die zur Erzeugung einer poliergeätzten, damagefreien Oberflä- ehe erforderlich ist, die Durchsbruchladung resultiert. Dabei ist man nahzu unabhängig von der Tiefe bzw. der Dicke der Emitterzone. Die Dotierungskonzentration in der Feldstopzone bzw. auch deren Tiefe muß dabei derart eingestellt werden, daß bezogen auf die vertikale Richtung die flächenbezogene Ladungsträgerdichte gemessen aus Feldstopzone und darunter liegender Innenzone etwa gleich der Durchbruchsladungsdichte beträgt. Die Dotierungskonzentration bzw. die eingebrachte Ladungsträgermenge in der Feldstopzone kann dabei durch Ionenimplantation gezielt eingestellt bzw. kontrolliert werden.
Alternativ wäre es auch denkbar, die Feldstopzone nicht nur im Randbereich vorzusehen, sondern großflächig jeweils unter der Emitterzone als auch unmittelbar unter den herausgeätzten Bereichen im Randbereich anzuordnen.
Grundsätzlich ist es auch denkbar, wenn die herausgeätzten Bereiche an der Scheibenoberfläche nicht ideal horizontal verlaufen, sondern in einem flachen Winkel von einigen Grad nach außen hin abfallen. In diesem Fall kann ebenfalls ein zum Rand hin abfallender Gradient in der Dotierungskonzentration erzeugt werden.
Äquivalent ist es auch denkbar, wenn der Konzentrationsver- lauf der Feldstopzone in lateraler Richtung einen flach verlaufenden Gradienten zum Rand des Leistungshalbleiterbauelementes hin aufweist. In diesem Fall müssen zusätzlich ent- sprechende Berechnungen für die lateral gemittelten Flächenladungsdichten vorgenommen werden.
Ferner ist es auch denkbar, zusätzlich zu der Bereitstellung der genannten Feldstopzone eine elektroaktive Passivierungs- Schicht im Randbereich, wie sie in der EP 0 400 178 Bl beschrieben ist, vorzusehen.
Die Erfindung eignet sich insbesondere für Leistungsdioden (pin-Dioden) mit Mesa-Randabschluß, die beispielsweise als Freilaufdioden von IGBTs und GTOs verwendet werden. Die Erfindung ist aber auch sehr vorteilhaft bei anderen, asymme- trisch sperrenden Leistungshalbleiterbauelementen mit Mesa- Randabschluß, wie IGBTs, GTOs und dergleichen, anwendbar.
Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
Die Erfindung wird nachfolgend anhand der in den Figuren der
Zeichnung angegebenen Ausführungsbeispiele näher erläutert.
Es zeigt dabei:
Figur 1 schematisch in einem Teilschnitt ein erstes Ausführungsbeispiel eines als pin-Diode ausgebildeten, erfindungsgemäßen Leistungshalbleiterbauelements ;
Figur 2 schematisch in einem Teilschnitt ein zweites Ausführungsbeispiel eines als pin-Diode ausgebildeten, erfindungsgemäßen Leistungshalbleiterbauelements;
Figur 3 schematisch in einem Teilschnitt ein Ausführungs- beispiel eines als GTO ausgebildeten, erfindungsgemäßen Leistungshalbleiterbauelements;
Figur 4 schematisch in einem Teilschnitt ein Ausführungsbeispiel eines als IGBT ausgebildeten, erfindungsge- mäßen Leistungshalbleiterbauelements .
In allen Figuren der Zeichnung sind gleiche oder funktionsgleiche Elemente - sofern nichts anderes angegeben ist - mit gleichen Bezugszeichen versehen. Zu allen Figuren der Zeich- nung sei vorab angemerkt, daß dort - obgleich es sich um
Schnittdarstellungen handelt - aus Gründen der Übersichtlichkeit keine Schraffuren eingezeichnet sind.
Figur 1 zeigt schematisch in einem Teilschnitt ein erstes Ausführungsbeispiel eines als pin-Diode ausgebildeten, erfindungsgemäßen Leistungshalbleiterbauelements . In Figur 1 ist mit 1 der Halbleiterkörper der pin-Diode bezeichnet. Die pin-Diode weist einen Anodenanschluß A und einen Kathodenanschluß K auf, die an gegenüberliegenden Seiten des Halbleiterkörpers 1 angeordnet sind.
Der Halbleiterkörper 1, der beispielsweise aus Siliziumsubstrat besteht, weist eine im vorliegenden Ausführungsbeispiel schwach n-dotierte Innenzone 2 auf. Anodenseitig grenzt großflächig eine p-dotierte Anodenzone 3 an die Innenzone 2 an. Die Grenzfläche 4, die bei einer pin-Diode typischerweise lateral über die gesamte Breite des Halbleiterkörpers 1 verläuft, definiert deren pn-Übergang 4. Anodenseitig grenzt die Anodenzone 3 an die rückseitige Oberfläche 5 des Halbleiterkörpers 1 an. Die Anodenzone 3 ist hier über eine großflächi- ge auf die Oberfläche 5 aufgebrachte Anodenmetallisierung bzw. Anodenelektrode 6 mit dem Anodenanschluß A verbunden.
Kathodenseitig ist mindestens eine, im vorliegenden Fall stark n-dotierte Kathodenzone 8 in die vorderseitige Oberflä- ehe 7 des Halbleiterkörpers 1 eingebettet. Die Kathodenzone 8 weist denselben Leitungstyp, jedoch eine sehr viel höhere Do- tierungskonzentration als die Innenzone 2 auf und dient somit als Feldstopzone dem Feldabbau des elektrischen Feldes an der vorderseitigen Oberfläche 7. Die Kathodenzone 8 ist an diesem Ort wannenförmig in die Innenzone 2 eingebettet und kann beispielsweise durch Ionenimplantation mit fakultativ sich anschließendem Temperaturschritt bzw. durch Diffusion in den Halbleiterkörper 1 eingebracht worden sein. Die Kathodenzone 8 ist an der Oberfläche 7 über eine Katodenmetallisierung bzw. eine Kathodenelektrode 9 mit dem Kathodenanschluß K verbunden. Der Bereich der pin-Diode, der durch die Kathodenzone 8 definiert ist, wird auch als aktiver Bereich AB der pin- Diode bezeichnet.
Im vorliegenden Ausführungsbeispiel sind im Randbereich RB, der im wesentlichen durch die außerhalb des aktiven Bereichs AB befindlichen Bereiche des Halbleiterkörpers 1 definiert wird, aus dem Halbleiterkörper 1 herausgeätzte Bereich 10 vorgesehen. Durch das Herausätzen der Bereiche 10 im Randbereich RB wird eine Ätzschulter 13 zwischen Kathodenzone 8 und Randbereich RB definiert. Diese Ätzschultern 12 bzw. die da- durch erzeugten poliergeätzten Oberflächen 7' verlaufen im Beispiel der Figur 1 im wesentlichen horizontal. Es wäre selbstverständlich auch denkbar, daß diese Ätzschultern 12 einen zum Rand hin leicht geneigten Verlauf nehmen.
In die unterhalb der Ätzschultern 12 liegenden Bereiche ist eine n-dotierte Feldstopzone 11 vorgesehen. Diese Feldstopzone 11 weist hier denselben Leitungstyp wie die Innenzone 2 und die Kathodenzone 8 auf. Die Feldstopzone 11 ist an die Kathodenzone 8 angeschlossen und zwischen den poliergeätzten Oberflächen 7' und der Innenzone 2 angeordnet. Besonders vorteilhaft ist es, wenn die Dotierungskonzentration der Feldstopzone 11 niedriger ist als die der Kathodenzone 8 und höher ist als die der Innenzone 2. Auf diese Weise kann gewährleistet werden, daß im Randbereich RB der pin-Diode ein fla- eher Gradient der Dotierungskonzentration von der Oberfläche 7! zur Innenzone erzeugt wird.
Im vorliegenden Ausführungsbeispiel weist die Feldstopzone 11 eine homogene n-Dotierung auf. In einer Weiterbildung wäre es auch sehr vorteilhaft, wenn die Feldstopzone 11 zum Rand hin eine sich langsam verringernde Dotierungskonzentration aufweist.
Die pin-Diode in Figur 1 ist in einer sogenannter Mesa- Struktur aufgebaut. Derartige Mesa-Strukturen weisen eine typischerweise positive Anschrägung der seitlichen Wände 13 des Halbleiterkörpers 1 auf. Im vorliegenden Ausführungsbeispiel ist dieser Anschrägewinkel der seitlichen Wand 13 mit α bezeichnet. Typische Werte des Anschrägewinkels α bei einer Me- sa-Struktur liegen zwischen 20 und 45°. Im Ausführungsbeispiel in Figur 1 sind die Feldstopzonen 11 lediglich im Randbereich RB des Halbleiterbauelementes vorgesehen. Es wäre selbstverständlich auch denkbar, wenn die Feldstopzone 11 als durchgehende Schicht über die gesamte Breite des Halbleiterkörpers 1 angeordnet ist. Dieser Fall ist im Ausführungsbeispiel in Figur 2 dargestellt. Hier ist die Feldstopzone 11 sowohl im Randbereich RB als auch im aktiven Bereich AB der pin-Diode angeordnet. Insbesondere im aktiven Bereich AB der pin-Diode beabstandet die Feldstopzone 11 somit die Kathodenzone 8 und die Innenzone 2 voneinander.
Bei der in Figur 1 dargestellten Ausführungsform der pin-Diode kann die Feldstopzone 11 vorteilhafterweise nach dem Abätzen der Bereiche 10 selbstjustierend mittels der als Mas- ke fungierenden Kathodenelektrode 9 in den Halbleiterkörper 1 eingebracht werden.
Bei der in Figur 2 dargestellten Ausführungsform einer pin- Diode ist eine Feldstopzone 11 vorgesehen, die großflächig in den Halbleiterkörper 1 eingebracht worden ist. Anschließend wird großflächig auf die Feldstopzone 11 die Kathodenzone 8 beispielsweise über einen Abscheideprozeß aufgebracht. Schließlich werden, um polierte, damagefreie Oberflächen 7' im Randbereich RB der pin-Diode zu erlangen, die entsprechen- den Bereiche 10 aus dem Halbleiterkörper 1 herausgeätzt.
Zusätzlich zu den in den Figuren 1 und 2 vorgesehenen Feldstopzone 11 im Randbereich RB können, wie bereits eingangs erwähnt, auf die Oberflächen 7' elektroaktive Passivierungs- schichten, beispielsweise aus einer amorphen Kohlenstoffverbindung, aufgebracht werden.
Nachfolgend wird die Funktion der erfindungsgemäßen Feldstopzone 11 bei der pin-Diode gemäß Figur 3 oder 4 näher be- schrieben: Bei Halbleiterbauelementen mit sehr hochsperrenden pn- Übergängen 4 müssen Maßnahmen zum Feldabbau des elektrischen Feldes an der Oberfläche 7, 7λ getroffen werden. Bei einer auf Punch-Through dimensionierten pin-Diodenstruktur stößt die Raumladungszone im Sperrbetrieb an eine Feldstopzone an. Diese Feldstopzone wird bei einer gattungsgemäßen pin-Diode typischerweise durch die Emitterzone 8 gebildet. Die Raumladungszone wird durch diese, als Emitterzone 8 ausgebildete Feldstopzone aufgefangen. Das elektrische Feld steilt sich in dieser Emitterzone 8 auf und es entsteht im Volumen des Halbleiterkörpers 1 ein trapezförmiger Feldverlauf des elektrischen Feldes. Durch diesen trapezförmigen Feldverlauf wird das elektrische Feld zur Oberfläche 7 des Halbleiterkörpers 1 hin abgebaut.
Im Randbereich RB des Leistungshalbleiterbauelementes ist jedoch der Feldverlauf aufgrund der dort fehlenden Emitterzone 8 und somit der erforderlichen Feldstopzone nicht mehr trapezförmig; durch das Aufsteilen des elektrischen Feldes kommt es hier vielmehr zu mitunter extremen Feldspitzen an den Ätzschultern 12. Um zu verhindern, daß es im Randbereich RB zu einem unerwünschten, d.h. verfrühten Spannungsdurchbruch schon bei geringen Sperrspannungen kommt, werden hier die erfindungsgemäßen Feldstopzonen 11 in den Bereichen unterhalb der Ätzschultern 12 in den Halbleiterkörper 1 eingebracht. Es ist dabei darauf zu achten, daß diese Feldstopzonen 11 nicht unterbrochen sind, d.h. sie müssen direkt an die ebenfalls als Feldstopzone ausgebildete Emitterzone 8 sowie an die Innenzone 2 angeschlossen sein. Auf diese Weise wird gewährlei- stet, daß über die gesamte Breite des Halbleiterkörpers 1 ein trapezförmiger Feldverlauf vom pn-Übergang zur Oberfläche 7, 7 hin erzeugt wird und damit Feldspitzen im Randbereich RB vermieden werden.
Die vorliegende Erfindung ist nicht ausschließlich auf als pin-Dioden ausgebildete Leistungshalbleiterbauelemente beschränkt, sondern kann auch sehr vorteilhaft bei anderen Lei- stungshalbleiterbauele enten angewendet werden. Die Figuren 3 und 4 zeigen zwei weitere vorteilhafte Ausführungsbeispiele.
Figur 3 zeigt schematisch in einem Teilschnitt ein Ausfüh- rungsbeispiel eines als GTO ausgebildeten Leistungshalbleiterbauelements mit erfindungsgemäßem Randabschluß .
Der GTO (Gate-Turn-Off-Thyristor) , der hier als asymmetrisch sperrender Thyristor ausgebildet ist, weist einen Anodenan- schluß A und einen Kathodenanschluß K an gegenüberliegenden Seiten des Halbleiterkörpers 1 auf. Der Halbleiterkörper 1 besteht aus einer n-dotierten n-Basiszone 20. Kathodenseitig schließt sich über einen großflächigen pn-Übergang 21 eine p- dotierte p-Basiszone 22 an die n-Basiszone 20 an. An die p- Basiszone 22 ist eine stark n-dotierte n-Emitterzone 23 angeschlossen. Die n-Emitterzone 23 ist über eine Kathodenmetallisierung bzw. Kathodenelektrode 24 an der rückseitigen Oberfläche 25 mit dem Kathodenanschluß K verbunden.
Anodenseitig ist im aktiven Bereich AB des Thyristors eine p- dotierte p-Emitterzone 26 in die vorderseitige Oberfläche 27 des Halbleiterkörpers 1 eingebettet. Die p-Emitterzone 26 ist dabei über eine großflächige Anodenmetallisierung bzw. Anodenelektrode 28 mit dem Anodenanschluß A verbunden. Ferner ist in Figur 3 die p-Emitterzone 26 über eine Pufferschicht
29 gegen die n-Basiszone 20 beabstandet. Über mindestens eine Durchkontaktierung 30 kann die p-Emitterzone 26 und damit die Anodenelektrode 28 an die n-Basiszone 20 angeschlossen sein. Diese Pufferzone 29 im anodenseitigen Bereich des Halbleiter- bauelementes dient somit im Sperrbetrieb als Feldstopzone. Prinzipiell ist auch ein durchgehender Emitter ohne Anodenkurzschlüsse denkbar.
Im vorliegenden Ausführungsbeispiel weist der Thyristor einen sogenannten transparenten Emitter, d.h. eine anodenseitige
Pufferschicht 29 mit Anodenkurzschlüssen 30, auf. Bei solchen transparenten Emittern sind die p-Emitterzonen 26 nach der Ionenimplantation nicht vollständig ausgeheilt, um dadurch eine geringe Ladungsträgerinjektion zu gewährleisten. Diese Maßnahmen werden bei gattungsgemäßen Thyristoren bzw. GTOs durchgeführt, um diese definiert ein- bzw. ausschalten zu können. Anstelle eines solchen transparenten Emitters wäre alternativ auch denkbar, die Bereiche unterhalb der anoden- seitigen p-Emitterzone 26 mit Helium zu bestrahlen, um damit eine Reko binationssenke zu erzeugen.
Im Randbereich RB, d. h. außerhalb des aktiven Bereiches AB des Thyristors, sind äquivalent wie bei den Diodenstrukturen der Figuren 1 und 2 aus dem Halbleiterkörper 1 herausgeätzte Bereiche 31 vorgesehen. Diese sind unter den poliergeätzten Oberflächen 27 x der sich aus den herausgeätzten Bereichen 31 ergebenden Ätzschultern 33 angeordnet. Die Feldstopzonen 32 sind hier an die p-Emitterzone 26 angeschlossen. Die Feldstopzonen 32 sind n-dotiert und weisen eine höhere Dotierungskonzentration als die n-Basiszone 20 auf.
Im vorliegenden Ausführungsbeispiel ist der Thyristor als asymmetrischer Thyristor mit Feldstoppzone bzw. Pufferschicht 29 dargestellt. Damit die anodenseitige Verstärkung αpnp nicht verschwindet, darf bei anodenseitig kurzgeschlossenen Strukturen die Ladungsmenge in der Feldstopzone 29 nicht grö- ßer sein als die Durchbruchsladung.
Die Funktionsweise dieser erfindungsgemäßen Feldstopzone 32 im Randbereich des Halbleiterbauelementes ist äquivalent zu der Funktionsweise der Feldstopzone 11 der pin-Dioden gemäß den Figuren 1 und 2. Insbesondere kann über die dotierten
Feldstopzonen 32 bei einem Thyristor bzw. GTO äquivalent wie bei einer pin-Diode die vollständige Volumensperrfähigkeit auch im Randbereich RB des Halbleiterbauelementes gewährleistet werden.
Das in Figur 3 dargestellte Ausführungsbeispiel eines Thyristors zeigt lediglich eine mögliche vorteilhafte Ausführungs- form. Selbstverständlich läßt sich die erfindungsgemäße Randstruktur auch sehr vorteilhaft bei allen anderen, vertikal ausgebildeten Thyristoren mit Randabschluß, insbesondere GTOs sowie monolithisch integrierte Systeme wie z.B. rückwärtslei- tende Thyristoren, einsetzen.
Figur 4 zeigt schematisch in einem Teilschnitt ein Ausführungsbeispiel eines als IGBT ausgebildeten, erfindungsgemäßen Leistungshalbleiterbauelements, bei dem ebenfalls die erfin- dungsgemäße Randstruktur zur Anwendung kommt.
Der IGBT in Figur 4 ist in bekannter Art und Weise aufgebaut. Da die Vierschichtstruktur des in Figur 4 gezeigten IGBTs (Insulated-Gate-Bipolar-Transistor) ähnlich wie die Vier- schichtstruktur des in Figur 3 dargestellten Thyristors aufgebaut ist, wird nachfolgend nur auf die sich vom Thyristor in Figur 3 unterschiedlichen Merkmale näher eingegangen.
An der Oberfläche 25 des Halbleiterkörpers 1 sind in bekann- ter Weise die p-Basiszonen 22, die bei einem IGBT typischer wannenförmig ausgebildet sind, in den Halbleiterkörper 1 eingebettet. In diese p-Basiszonen 22 sind die stark n-dotierten n-Emitterzonen 23 wannenförmig eingebettet. Die p-Basiszone 22 und die n-Emitterzonen 23 sind an der Oberfläche 25 in be- kannter Weise über eine als Nebenschluß ausgebildete Kathodenelektrode 35 miteinander verbunden. Zusätzlich ist hier eine MOS-Struktur vorgesehen. Die MOS-Struktur umfaßt eine Gateelektrode 36 und ein Gateoxid 37, die jeweils über die an die Oberfläche 25 tretende Bereiche der n-Basiszone 20, p- Basiszone 21 und n-Emitterzone 22 angeordnet sind.
Die an der Oberfläche 27 angeordnete p-Emitterzone 26 ist bei dem IGBT als Kollektor ausgebildet. Im Unterschied zu dem GTO in Figur 3 weist der IGBT in Figur 4 keine Durchkontaktierun- gen 30 zwischen p-Kollektorzone 26 und n-Basiszone 20 auf.
Prinzipiell wäre selbstverständlich auch ein IGBT mit durchgehendem transparenten Emitter mit Anodenkurzschluß denkbar. 00/42662
13
Bei dem IGBT gemäß Figur 4 dient äquivalent wie bei dem Thyristor in Figur 3 die Pufferzone 29 als Feldstopzone zum Abbau des elektrischen Feldes an der Scheibenoberfläche. Die Funktion der erfindungsgemäßen Feldstopzone 32 ist hier äquivalent zu den vorgenannten Beispielen einer pin-Dioden gemäß den Figuren 1 oder 2 bzw. des GTO' s gemäß Figur 3.
Bei den in den Figuren 1 bis 4 dargestellten hochspannungsfe- sten Leistungshalbleiterbauelementen sind die Randbereiche RB derselben in Mesa-Struktur ausgebildet. Selbstverständlich ist die vorliegende Erfindung auch sehr vorteilhaft auf Leistungshalbleiterbauelementen mit auf welche Art auch immer ausgebildeten Randabschlüssen anwendbar.
Die vorstehend genannten Ausführungsbeispiele sollen als die wesentlichen der Erfindung angesehen werden. Es ist jedoch anhand der Figuren 1 bis 4 leicht erkennbar, wie mögliche andere Ausführungsbeispiele der erfindungsgemäßen Halbleiter- bauelemente aussehen können; dies sind allgemein beliebige asymmetrisch sperrende Halbleiterbauelemente, wie Dioden, Thyristoren, Transistoren, IGBTs und dergleichen.

Claims

Patentansprüche
1. Leistungshalbleiterbauelement mit einem Mesa-Randabschluß,
- mit mindestens einer in dem Halbleiterkörper (1) angeord- neten Innenzone (2, 20) des ersten Leitungstyps,
- mit mindestens einer mit der Innenzone (2, 20) verbundenen und an die erste Oberfläche (7, 7'; 27, 27') des Halbleiterkörpers (1) angrenzenden ersten Zone (8, 26),
- mit einem Randbereich (RB) außerhalb der ersten Zone (8, 26) , wobei im Randbereich (RB) zumindest teilweise aus der ersten Oberfläche (7, 1 ' ; 27, 27') herausgeätzte Bereiche (10, 31) vorgesehen sind,
- mit mindestens einer zweiten Zone (3, 22) des zweiten Leitungstyps, die großflächig über einen pn-Übergang (4) an die Innenzone (2, 20) angeschlossen ist, und
- mit mindestens einer im Randbereich (RB) an die erste Oberfläche (7', 27') angrenzende Feldstopzone (11, 32) des ersten Leitungstyps, die in den Halbleiterkörper (1) eingebettet ist und die zumindest teilweise an die erste Zone (8, 26) und an die Innenzone (2, 20) angeschlossen ist.
2. Leistungshalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Feldstopzone (11, 32) die erste Zone (8, 26) und die Innenzone (2, 20) voneinander derart beabstandet, daß die erste Zone (8, 26) und die Innenzone (2, 20) potentialmäßig getrennt sind.
3. Leistungshalbleiterbauelement nach einem der vorstehenden Ansprüchen, dadurch gekennzeichnet, daß die Feldstopzone (11, 32) eine höhere Dotierungskonzen- tration als die Innenzone (2, 20) aufweist und/oder daß die Feldstopzone (11, 32) eine niedrigere Dotierungskonzentration als die erste Zone (8, 26) aufweist.
4. Leistungshalbleiterbauelement nach einem oder mehreren der vorstehenden Ansprüchen, dadurch gekennzeichnet, daß die Dotierungskonzentration der Innenzone (2, 20) und der Feldstopzone (11, 32) im Randbereich (RB) derart eingestellt sind, daß die flächenbezogene Ladung im Sperrbetrieb der Durchbruchsladung des Leistungshalbleiterbauelements entspricht .
5. Leistungshalbleiterbauelement nach einem oder mehreren der vorstehenden Ansprüchen, dadurch gekennzeichnet, daß die Dotierungskonzentration der Ladungsträger des ersten
Leitungstyp im Randbereich (RB) von der ersten Oberfläche (7', 27') in vertikaler Richtung in den Halbleiterkörper (1) hinein einen abnehmenden Gradienten aufweist.
6. Leistungshalbleiterbauelement nach einem oder mehreren der vorstehenden Ansprüchen, dadurch gekennzeichnet, daß die Dotierungskonzentration der Ladungsträger des ersten Leitungstyps im Randbereich (RB) in der Feldstopzone (11, 32) in lateraler Richtung zum Rand des Halbleiterkörpers (1) hin einen abnehmenden Gradienten aufweist.
7. Leistungshalbleiterbauelement nach einem oder mehreren der vorstehenden Ansprüchen, dadurch gekennzeichnet, daß die erste Zone (8) als zusätzliche Feldstopzone ausgebil- det ist, Ladungsträger des ersten Leitungstyps aufweist und an der ersten Oberfläche (7, 7 ) an eine erste Elektrode (9) angeschlossen ist und daß die zweite Zone (3) an der zweiten Oberfläche (5) an eine zweite Elektrode (6) angeschlossen ist.
8. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die erste Zone (26) Ladungsträger des zweiten Leitungstyps aufweist und an der ersten Oberfläche (27, 27 ) an eine erste Elektrode (28) angeschlossen ist und daß die zweite Zo- ne (22) über eine dritte Zone (23) des ersten Leitungstyps an der zweiten Oberfläche (25) an eine zweite Elektrode (24) angeschlossen ist.
9. Leistungshalbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, daß eine als zusätzlich Feldstopzone ausgebildete Pufferschicht (29) vorgesehen ist, die die Innenzone (20) und die erste Zone (26) voneinander beabstandet.
10. Leistungshalbleiterbauelement nach einem oder mehreren der vorstehenden Ansprüchen, dadurch gekennzeichnet, daß zumindest auf den im Randbereich (RB) vorgesehenen Bereichen der ersten Oberfläche (7', 27') eine elektroaktive Pas- sivierungsschicht vorgesehen ist.
11. Als pin-Diode ausgebildetes Leistungshalbleiterbauelement nach einem oder mehreren der vorstehenden Ansprüchen.
12. Als GTO oder IGBT ausgebildetes Leistungshalbleiterbauelement nach einem oder mehreren der vorstehenden Ansprüchen.
PCT/DE2000/000086 1999-01-12 2000-01-12 Leistungshalbleiterbauelement mit mesa-randabschluss WO2000042662A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000594160A JP2002535840A (ja) 1999-01-12 2000-01-12 メサ形縁端部を備えるパワー半導体素子
EP00903516A EP1062700A1 (de) 1999-01-12 2000-01-12 Leistungshalbleiterbauelement mit mesa-randabschluss
US09/660,276 US6696705B1 (en) 1999-01-12 2000-09-12 Power semiconductor component having a mesa edge termination

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19900808.6 1999-01-12
DE19900808 1999-01-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US09/660,276 Continuation US6696705B1 (en) 1999-01-12 2000-09-12 Power semiconductor component having a mesa edge termination

Publications (1)

Publication Number Publication Date
WO2000042662A1 true WO2000042662A1 (de) 2000-07-20

Family

ID=7894004

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2000/000086 WO2000042662A1 (de) 1999-01-12 2000-01-12 Leistungshalbleiterbauelement mit mesa-randabschluss

Country Status (4)

Country Link
US (1) US6696705B1 (de)
EP (1) EP1062700A1 (de)
JP (1) JP2002535840A (de)
WO (1) WO2000042662A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703684B2 (en) 2000-09-21 2004-03-09 Cambridge Semiconductor Limited Semiconductor device and method of forming a semiconductor device

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004045768B4 (de) * 2004-09-21 2007-01-04 Infineon Technologies Ag Verfahren zur Herstellung eines Randabschlusses eines Halbleiterbauelements
US7538412B2 (en) * 2006-06-30 2009-05-26 Infineon Technologies Austria Ag Semiconductor device with a field stop zone
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
JP5645404B2 (ja) 2006-08-17 2014-12-24 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 高電力絶縁ゲート・バイポーラ・トランジスタ
US8835987B2 (en) * 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP5372002B2 (ja) * 2007-11-09 2013-12-18 クリー インコーポレイテッド メサ構造とメサ段差を含むバッファ層とを備えた電力半導体デバイス
US9640609B2 (en) * 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
DE102008049678B4 (de) * 2008-09-30 2020-06-10 Infineon Technologies Bipolar Gmbh & Co. Kg Asymmetrisch sperrender Thyristor und Verfahren zur Herstellung eines asymmetrisch sperrenden Thyristors
US8497552B2 (en) * 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8637386B2 (en) 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) * 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8541787B2 (en) * 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US8803277B2 (en) 2011-02-10 2014-08-12 Cree, Inc. Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same
US9318623B2 (en) 2011-04-05 2016-04-19 Cree, Inc. Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9673283B2 (en) 2011-05-06 2017-06-06 Cree, Inc. Power module for supporting high current densities
US8759935B2 (en) * 2011-06-03 2014-06-24 Infineon Technologies Austria Ag Power semiconductor device with high blocking voltage capacity
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8530902B2 (en) * 2011-10-26 2013-09-10 General Electric Company System for transient voltage suppressors
CN103227112B (zh) * 2013-04-10 2015-09-02 株洲南车时代电气股份有限公司 晶闸管门阴极结及具有该结构的门极换流晶闸管制备方法
CN103219372B (zh) * 2013-04-10 2015-10-28 株洲南车时代电气股份有限公司 一种晶闸管门阴极结及具有该结构的门极换流晶闸管
CN104347401B (zh) * 2013-07-29 2017-05-10 无锡华润上华半导体有限公司 一种绝缘栅双极性晶体管的制造方法
US9570542B2 (en) 2014-04-01 2017-02-14 Infineon Technologies Ag Semiconductor device including a vertical edge termination structure and method of manufacturing
CN104022161B (zh) * 2014-06-09 2018-02-06 苏州市职业大学 一种双向瞬态电压抑制保护器件
CN104009097B (zh) * 2014-06-09 2017-09-05 苏州市职业大学 一种耐高温整流二极管器件
WO2017149580A1 (ja) * 2016-02-29 2017-09-08 株式会社日立製作所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0144876A2 (de) * 1983-12-07 1985-06-19 BBC Brown Boveri AG Halbleiterbauelement
EP0400178A1 (de) * 1989-05-31 1990-12-05 Siemens Aktiengesellschaft Halbleiterbauelement mit Passivierungsschicht
WO1997012403A1 (fr) * 1995-09-27 1997-04-03 Hitachi, Ltd. Diode

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5526670A (en) * 1978-08-15 1980-02-26 Nec Corp Manufacturing semiconductor device
DE3422051C2 (de) * 1984-06-14 1986-06-26 Brown, Boveri & Cie Ag, 6800 Mannheim Silizium-Halbleiterbauelement mit ätztechnisch hergestellter Randkontur und Verfahren zur Herstellung dieses Bauelements
DE59009167D1 (de) * 1989-02-01 1995-07-06 Siemens Ag Elektroaktive Passivierschicht.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0144876A2 (de) * 1983-12-07 1985-06-19 BBC Brown Boveri AG Halbleiterbauelement
EP0400178A1 (de) * 1989-05-31 1990-12-05 Siemens Aktiengesellschaft Halbleiterbauelement mit Passivierungsschicht
WO1997012403A1 (fr) * 1995-09-27 1997-04-03 Hitachi, Ltd. Diode

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703684B2 (en) 2000-09-21 2004-03-09 Cambridge Semiconductor Limited Semiconductor device and method of forming a semiconductor device
US6900518B2 (en) 2000-09-21 2005-05-31 Cambridge Semiconductor Limited Semiconductor device
US6927102B2 (en) 2000-09-21 2005-08-09 Cambridge Semiconductor Limited Semiconductor device and method of forming a semiconductor device
US7235439B2 (en) 2000-09-21 2007-06-26 Cambridge Semiconductor Limited Method of forming a MOS-controllable power semiconductor device for use in an integrated circuit
US7411272B2 (en) 2000-09-21 2008-08-12 Cambridge Semiconductor Limited Semiconductor device and method of forming a semiconductor device

Also Published As

Publication number Publication date
US6696705B1 (en) 2004-02-24
JP2002535840A (ja) 2002-10-22
EP1062700A1 (de) 2000-12-27

Similar Documents

Publication Publication Date Title
WO2000042662A1 (de) Leistungshalbleiterbauelement mit mesa-randabschluss
DE10330571B4 (de) Vertikales Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Randbereich und Herstellungsverfahren dafür
DE102006025958B3 (de) Sanft schaltendes Halbleiterbauelement mit hoher Robustheit und geringen Schaltverlusten
DE102007024113B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben
EP1097481B1 (de) Leistungshalbleiterbauelement für hohe sperrspannungen
DE102009021021B4 (de) Bauelement mit verringerter freier Ladungsträger-Lebensdauer
DE102007015304B4 (de) Rückwärtsleitender (RC-) IGBT mit senkrecht angeordneter Ladungsträgerlebensdaueranpassung und Verfahren zur Herstellung eines rückwärtsleitenden IGBT
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102005049506B4 (de) Vertikales Halbleiterbauelement
DE19533956A1 (de) Leistungshalbleitervorrichtung
DE102005056426B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005039564B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
EP1131852B1 (de) Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
DE102017219159A1 (de) Halbleitervorrichtung und Fertigungsverfahren dafür
DE10240107B4 (de) Randabschluss für Leistungshalbleiterbauelement und für Diode sowie Verfahren zur Herstellung einer n-leitenden Zone für einen solchen Randabschluss
DE112021002169T5 (de) Halbleitervorrichtung
DE102021103703A1 (de) Hochvolt-Randabschluss-Struktur für Leistungshalbleiterbauelemente und Verfahren zum Herstellen derselben
EP0913000A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE19528998A1 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
EP1097482B1 (de) J-fet-halbleiteranordnung
DE102006016049B4 (de) Halbleiterbauelement, insbesondere Leistungshalbleiterbauelement mit Ladungsträgerrekombinationszonen und Verfahren zur Herstellung desselben
DE69937665T2 (de) Halbleiterbauelement mit isoliertem Gate und dessen Betriebsverfahren
DE112020002222T5 (de) Siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumkarbid-halbleitervorrichtung
DE102005029263B4 (de) Halbleiterbauelement mit verbesserter dynamischer Belastbarkeit
DE10245089A1 (de) Dotierverfahren und Halbleiterbauelement

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 09660276

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2000903516

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2000903516

Country of ref document: EP