WO2000028401A1 - Procede et dispositif de synchronisation d'une horloge locale sur l'horloge d'un reseau de communication sans fil - Google Patents

Procede et dispositif de synchronisation d'une horloge locale sur l'horloge d'un reseau de communication sans fil Download PDF

Info

Publication number
WO2000028401A1
WO2000028401A1 PCT/FR1999/002599 FR9902599W WO0028401A1 WO 2000028401 A1 WO2000028401 A1 WO 2000028401A1 FR 9902599 W FR9902599 W FR 9902599W WO 0028401 A1 WO0028401 A1 WO 0028401A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase shift
clock
local clock
network
correction
Prior art date
Application number
PCT/FR1999/002599
Other languages
English (en)
Inventor
Patrick Lopez
Renaud Dore
Vincent Demoulin
Gilles Straub
Original Assignee
Thomson Multimedia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Multimedia filed Critical Thomson Multimedia
Priority to EP99950832A priority Critical patent/EP1127305A1/fr
Priority to AU63461/99A priority patent/AU6346199A/en
Priority to JP2000581521A priority patent/JP2002529991A/ja
Publication of WO2000028401A1 publication Critical patent/WO2000028401A1/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation

Definitions

  • the invention relates to a method for synchronizing a local clock of a device with the clock of a wireless communication network to which said device is connected. It also relates to a synchronization device capable of operating according to said method in such a network.
  • the invention is particularly applicable in the context of a wireless home communication network.
  • each device (node" according to IEEE 1394 terminology) connected to the bus stamps the packets it sends with time information indicating when the packet should be returned by the receiving device.
  • Each device (or “node”) connected to the bus has a 32-bit clock register, incremented at the clock frequency of the bus, namely 24.576 MHz.
  • This register (called “Cycle Time Register” according to the English terminology of the IEEE 1394-1995 standard) is divided into three ranges (the least significant 12 bits, the intermediate weight 13 bits and the most significant 7 bits ), which are therefore incremented respectively at frequencies of 24.576 MHz, 8 kHz and 1 kHz.
  • cycle master device In the presence of devices likely to participate in isochronous traffic, and to synchronize these devices, one of them is elected “cycle master device or node” (“Cycle master” according to the English terminology IEEE 1394) .
  • the cycle master device generates a cycle start packet ("cycle start packet” in English IEEE 1394 terminology) or an isochronous frame every 125 ⁇ s, which corresponds to a frequency of 8 kHz.
  • This packet contains the value of the 32-bit clock register of the cycle master device at the time of transmission. It is then expected that a device receiving the packet slaves its own 32-bit register to the values received from the cycle master device.
  • one of the devices connected to one of the buses is elected “network cycle master device"("net cycle master” according to IEEE 1394 terminology).
  • the portal which is the network cycle master device, or the portal connected to the bus to which the network cycle master device is connected, is referred to as “cycle server” according to the terminology. IEEE 1394).
  • the cycle server is responsible for transmitting the clock from the network cycle master device to the other portals.
  • the cycle master devices of the other buses are thus calibrated on the clock received from their portals.
  • the local clocks of the portals must be able to synchronize correctly with the clock of the cycle server.
  • the object of the invention is to propose a solution making it possible to meet this requirement.
  • the subject of the invention is a method of synchronizing a local clock of a device with a clock of a wireless communication network to which said device is connected, characterized in that, the transmission of frames being carried out according to a TDMA type mode, said method comprises the following steps:
  • the network clock having been correctly recovered, the received signal is sampled with the right phase, which will allow reception between samples without interference.
  • a control window being a predetermined time interval the start of which is defined relatively with respect to the start of the transmitted frame, a control window per frame being allocated to each transmitting apparatus, the determination step comprises a step of detecting an invariable pattern present at the start of each control window allocated to a device transmitting the network clock, said pattern making it possible to provide the instant corresponding to the network clock pulse.
  • the detection step is performed by correlation between the pulse of the network clock and that of the local clock of the device.
  • the repeated appearance of the pattern in the received frames makes it possible to specify the knowledge of the exact instant at the start of the control window dedicated to the reference device.
  • the maximum of the correlation made to a multiple of the sampling frequency of the local clock provides the start time of the control window of the reference device with an accuracy equal to a submultiple of the period d sampling of the local clock.
  • said method comprises on a transmission a step of transmission of the network clock determined on the reception channel.
  • said method makes it possible to propagate the network clock and to transmit it, for example, to a device of the wireless network which is not in direct connection with the cycle server.
  • the determining step comprises a step of slaving the pulse of the network clock.
  • said correction of the entire part is carried out by phase shift of the pulse of the local clock to a submultiple of the sampling period of the device.
  • said second correction of the fractional part is carried out in the frequency domain by rotation of vectors translating the samples received.
  • said step of determining the time phase shift is used for a third correction of the whole part of said phase shift and a fourth correction of the fractional part to be carried out on the local clock transmitted on a transmission channel.
  • said fourth correction is carried out in the frequency domain by interpolation of the vectors translating the samples transmitted.
  • the corrections of fractional part are carried out in the time domain by interpolation.
  • the phase shift introduced on the transmission channel is greater than that introduced on the reception channel, in order to take into account, during the transmission of the frames, the processing time due to coding, to the addressing the constellation, modulating the symbols and in order to anticipate this processing time when establishing the clock to be transmitted.
  • the invention also relates to a synchronization device suitable for implementing the method according to one of the preceding claims for synchronizing a local clock of an apparatus with the clock of a wireless communication network.
  • said device comprises:
  • a first set of means for correcting the local clock of the device on the reception channel as a function of said determined phase shift comprising first means for correcting the entire part of the phase shift in the time domain and second means for correcting of the fractional part of the phase shift able to recover the residual phase shift.
  • said determination means comprise a correlator intended to supply the clock pulse of the network to a submultiple of the sampling period of the device close to and a servo block of the local clock for locking the local clock on the network clock.
  • said first set of correction means comprises:
  • said synchronization device comprises a second set of means for correcting the local clock of the apparatus on an emission channel as a function of said determined phase shift, comprising third means for correcting the entire part of the phase shift in the time domain and fourth means for correcting the fractional part capable of recovering the residual phase shift.
  • said second set of correction means comprises:
  • phase shift block on the transmission channel for the phase shift of the pulse of the local clock by a delay corresponding to the whole part of said determined phase shift, - a second processing block for the phase shift corresponding to the part fractional determined on the receiving channel.
  • said first and second processing blocks respectively comprise a block for calculating the Transformation of
  • each of the processing blocks comprising a phase shifter capable of applying, in the frequency domain, a rotation of the vectors representing the samples of the frame.
  • said first and second processing blocks respectively comprise an interpolator capable of interpolating the phase shift corresponding to the determined fractional part and of delaying the clock of the device by a delay calculated on the transmission channel.
  • FIG. 1 represents a diagram representing three IEEE 1394 buses connected by a bridge consisting of three portals communicating with each other by wireless transmission,
  • FIG. 2 represents a synchronization device according to an embodiment of the invention
  • FIG. 3 shows a synchronization device according to a variant of the invention.
  • the same references will be used to designate the elements fulfilling identical functions.
  • the exemplary embodiment relates to IEEE 1394 buses and an associated wireless network, and the description uses certain terms derived from the terminology associated with this type of bus, the invention is not limited to the IEEE 1394 bus and can apply in other environments.
  • FIG. 1 represents a network consisting of three IEEE 1394 type buses, referenced 1, 2 and 3, interconnected by a wireless network 50 to which the buses are connected respectively by so-called “portal” devices ("portais” according to the terminology adopted by document P 1394.1) WL1, WL2 and WL3.
  • the gates communicate with each other by wireless transmission, using radio frequencies according to the present case.
  • the meeting of the portals constitutes what will be called in the following a "bridge” wireless, realizing the interconnection of the buses.
  • portals WL1, WL2, WL3 are each also members of buses 1, 2, 3 respectively, and therefore constitute nodes within the meaning of the IEEE 1394 standard in the same way as other devices 5, 6 connected to the buses.
  • the device 4 connected to bus 1 is elected “network cycle master device” ("net cycle master” according to IEEE 1394 terminology). It should be noted that this concept is broader than that of "cycle master” which is limited to a bus.
  • the network cycle master device 4, which can also be one of the portals, is designated by the bridge manager (IEEE 1394 terminology) from among the cycle master devices of the various buses.
  • the portal WL1 being the portal connected to the bus to which the device 4 master of the network cycle is connected, is designated by the name of "cycle server” ("cycle server” according to the terminology IEEE 1394).
  • the WL1 device is the cycle server. It is the cycle server WL1 which is responsible for transmitting to the other portal devices WL2, WL3 the clock coming from the device 4 cycle master of the network.
  • the cycle master devices of the other buses 2, 3 will be set to the clock received from their respective portal devices WL2, WL3.
  • the wireless network uses a TDMA (Time Division Multiplex Access') type mechanism for access to the wireless transmission channel, a TDMA frame being subdivided into windows during which the devices can transmit.
  • a control window is a predetermined time interval whose start is defined relatively by report at the start of the frame, a control window per frame being allocated to each portal device of the wireless network capable of transmitting
  • the WL1 portal device sends the network clock to the wireless network, which is received at the WL2, WL3 devices.
  • the synchronization of the device 5 on the clock we will limit our hereinafter to the explanation of the synchronization of the device 5 on the clock.
  • this explanation can be extended to any other device on the wireless network.
  • a device not shown in the wireless network is in incomplete connectivity with the device WL1, that is to say that the device is not in direct connection with the device WL1, it will be considered that the device synchronizes with the clock of a device with which it is in direct connection and which is capable of carrying the network clock.
  • FIG. 2 represents a synchronization device 7 included in the WL2 device according to a first embodiment of the invention.
  • This device 7 comprises two reception and transmission channels 8, 9 respectively connected to the wireless network 50.
  • the device 7 comprises on its reception channel 8 receiving the TDMA frames a phase correlator 10 in parallel with a first block of phase shift 1 1 comprising a delay line known per se and capable of applying a variable delay to the sampling time of the local clock.
  • the output of the correlator 10 is connected to the input of a phase estimator 1 2, another input of which is connected to the output of a first integrator 1 3 capable of accumulating the phase shift of the local clock with that of the network received on the receiving lane.
  • the output of the phase estimator 12 is connected to the input of a loop filter 14 whose output delivers the phase error to the phase integrator 1 3 and to a second phase integrator 1 30.
  • the integrator 13 controls an input of the phase shift block 1 1 and of a phase shifter 1 5 while, on the transmission channel, the integrator 1 30 controls an input of a second phase shift block 1 6 and a phase shifter 1 7.
  • An output of the phase shift block 1 1 is connected to a block 1 8 of Fourier Transform calculation delivering samples in the frequency domain to the phase shifter 1 6.
  • the output of the phase shifter 1 6 which is the output of the device 7 is in turn connected, for example, to a constellation decoding block ("Constellation Demapping block" in English) which attacks a Viterbi decoder, not shown.
  • the device 7 comprises, at the input of its transmission channel 9, the phase shifter 17 controlled by the integrator 130, the output of which is connected to a block 19 for calculating the Reverse Fourier Transform capable of transmitting the samples in the time domain. These samples are then delivered to the phase shift block 16.
  • the input of the device 7 on the side of the transmission channel is connected, for example, to a constellation addressing circuit followed by a coding circuit, not shown.
  • the integrator 13 controls the phase shifter 17 and the second phase shift block 16. The output of the latter is the output of the device 7 which emits a clock synchronized with that of the network, as explained below.
  • the device WL1 transmits, as much in the acquisition phase (that is to say after restarting the network, for example) as in steady state, the preamble P known to all wireless network devices, at the start of the dedicated control window.
  • the preamble is only sent periodically once every q control windows, with q positive integer.
  • the device 7 detects the presence of this preamble P known by conventional correlation operation thanks to the correlator 10. The maximum of the correlation is carried out at a multiple of the sampling frequency of the device 7, providing the start time of the window for controlling the device WL1 with an accuracy equal to a submultiple of the sampling period of the device 7.
  • the correlator 10 transmits a signal between 0 and 1, the maximum value of which corresponds to the detection of the preamble P.
  • the phase estimator 12 receives this last signal and compares it with the output signal of the integrator 13.
  • the phase estimator 12 delivers a DC voltage which is a function of the phase difference between the two signals applied to its entry.
  • the loop filter 14 lets this voltage pass and delivers it to the first and second integrators 1 3, 130. In this way, as long as the correlator 10 has not detected the preamble P at the start of the control window, the integrator 13 is incremented until it is locked at the instant of the network clock.
  • the locking time can of course be improved as a function of the gain of the loop filter 14.
  • the integrator 13 commands the phase shift block 11 to phase shift the local clock by a value equivalent to the whole part of the recorded phase shift.
  • the integrators 1 3, 130 respectively control an 8-bit time phase shift to the phase shift circuits 1 1, 1 6.
  • the 0.3 bit residual sampling phase difference is then less than the submultiple of the sampling period considered.
  • the samples arriving according to a temporal logic are then applied to the block 1 8 for calculating the Fourier Transform which transposes them into the frequency plane.
  • the device 7 uses the phase shift information obtained by the integrator 130 and uses the principle seen above for setting on the reception channel for the transmission of the clock.
  • the vectors in the input frequency domain undergo a correction of a linear phase shift corresponding to the fractional part of the phase shift measured by the integrator 130, and the output samples of block 1 9 undergo in the time domain a phase shift corresponding to the part whole of the correction to the local clock.
  • the phase shift introduced on the transmission channel is greater than that introduced on the reception channel in order to take account of the processing time necessary for the transmission of the frames.
  • This solution for operating the frequency domain for fine correction of the phase shift is advantageous when various disturbances can hinder the propagation of waves such as multiple echoes, in which case it is preferable to use a multicarrier modulation of the OFDM type.
  • FIG. 3 represents a synchronization device 20 according to a variant of the device 7.
  • the block 18 and the phase shifter 5 are replaced by an interpolator capable of correcting the fractional part by interpolation in the time domain.
  • the block 1 9 and the phase shifter 1 7 are replaced by an interpolator 22 also capable of correcting the fractional part by interpolation in the time domain.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

L'invention concerne un procédé de synchronisation d'une horloge locale d'un appareil sur l'horloge d'un réseau de communication sans fil sur lequel ledit appareil est connecté, l'horloge du réseau étant émise par un appareil de référence et la transmission des trames étant réalisée selon un mode de type TDMA. Elle est caractérisée par les étapes suivantes: une étape de détermination du déphasage temporel entre l'horloge du réseau reçue sur une voie de réception et celle locale de l'appareil; une étape de correction de l'horloge locale de l'appareil sur la voie de réception en fonction dudit déphasage déterminé, par une première correction de la partie entière du déphasage dans le domaine temporel et un seconde correction dite correction de la partie fractionnaire apte à récupérer le déphasage complémentaire non récupéré par la première correction. Application particulière dans les réseaux de communication domestiques sans fil.

Description

PROCEDE ET DISPOSITIF DE SYNCHRONISATION D'UNE HORLOGE LOCALE SUR L'HORLOGE D'UN RESEAU DE COMMUNICATION
SANS FIL
L'invention concerne un procédé de synchronisation d'une horloge locale d'un appareil sur l'horloge d'un réseau de communication sans fil sur lequel ledit appareil est relié. Elle concerne également un dispositif de synchronisation apte à fonctionner selon ledit procédé dans un tel réseau. L'invention s'applique notamment dans le cadre d'un réseau de communication domestique sans fil.
Dans un bus de type IEEE 1394 décrit dans le standard IEEE 1394- 1995, chaque appareil ("noeud" selon la terminologie IEEE 1394) relié au bus estampille les paquets qu'il émet avec une information temporelle indiquant à quel instant le paquet doit être restitué par l'appareil récepteur.
Chaque appareil (ou "noeud") relié au bus comporte un registre d'horloge de 32 bits, incrémenté à la fréquence horloge du bus, à savoir 24,576 MHz. Ce registre (appelé "Cycle Time Register" selon la terminologie anglaise du standard IEEE 1394-1995) est divisé en trois plages (les 12 bits de poids le plus faible, les 13 bits de poids intermédiaire et les 7 bits de poids le plus fort), qui sont donc incrémentées respectivement à des fréquences de 24,576 MHz, 8 kHz et 1 kHz.
En présence d'appareils susceptibles de participer à un trafic isochrone, et pour réaliser la synchronisation de ces appareils, l'un d'eux est élu "appareil ou noeud maître de cycle" ("Cycle master" selon la terminologie anglaise IEEE 1394). L'appareil maître de cycle génère un paquet de début de cycle ("cycle start packet" en terminologie anglaise IEEE 1394 ) ou de trame isochrone toutes les 125 μs, ce qui correspond à une fréquence de 8 kHz. Ce paquet comporte la valeur du registre d'horloge de 32 bits de l'appareil maître de cycle au moment de l'émission. Il est alors prévu qu'un appareil récepteur du paquet asservisse son propre registre de 32 bits aux valeurs reçues de l'appareil maître de cycle.
Le document IEEE 1394-1995 mentionné ci-dessus concerne l'architecture du bus série.- Un standard additionnel, concernant Pinterconnection de plusieurs bus par l'intermédiaire de ponts ("bridges" selon le vocabulaire anglais généralement utilisé) est en cours d'élaboration. La dernière version de ce projet actuellement disponible auprès de l'IEEE porte la référence P1394.1 Draft 0.03, et date du 18 octobre 1997. Lorsque l'on interconnecte plusieurs bus au moyen d'un pont sans fil, il est indispensable de transmettre les données isochrones avec le même signal d'horloge pour tous les appareils du réseau. On appelera dans la suite "portails" ("portais" selon la terminologie adoptée par le document P1394.1) les appareils permettant aux bus d'être reliés par un réseau sans fil. Dans le but de synchroniser l'ensemble du réseau, un des appareils connecté à l'un des bus est élu "appareil maître de cycle du réseau" ("net cycle master" selon la terminologie IEEE 1394). Le portail qui est l'appareil maître de cycle du réseau, ou le portail connecté au bus auquel est connecté l'appareil maître de cycle du réseau, est désigné sous le nom de "serveur de cycle" ("cycle server" selon la terminologie IEEE 1394). C'est le serveur de cycle qui est chargé de transmettre aux autres portails l'horloge en provenance de l'appareil maître de cycle du réseau. Les appareils maîtres de cycle des autres bus se calent ainsi sur l'horloge reçue de leur portails.
Cependant, les horloges locales des portails doivent pouvoir se synchroniser correctement sur l'horloge du serveur de cycle.
L'invention a pour but de proposer une solution permettant de répondre à cette exigence.
A cet effet, l'invention a pour objet un procédé de synchronisation d'une horloge locale d'un appareil sur une horloge d'un réseau de communication sans fil auquel ledit appareil est relié, caractérisé en ce que, la transmission de trames étant réalisée selon un mode de type TDMA, ledit procédé comporte les étapes suivantes :
- une étape de détermination du déphasage temporel entre l'horloge du réseau reçue sur une voie de réception et l'horloge locale de l'appareil, - une étape de correction de l'horloge locale de l'appareil sur la voie de réception en fonction dudit déphasage déterminé, par une première correction de la partie entière du déphasage dans le domaine temporel et une seconde correction de la partie fractionnaire pour la récupération du déphasage résiduel. Ainsi, l'horloge du réseau ayant été récupérée de manière correcte, l'échantillonnage du signal reçu est réalisé avec la bonne phase, ce qui permettra une réception entre échantillons sans interférences.
Selon un mode de réalisation, une fenêtre de contrôle étant un intervalle de temps prédéterminé dont le début est défini relativement par rapport au début de la trame émise, une fenêtre de contrôle par trame étant attribuée à chaque appareil émetteur, l'étape de détermination comporte une étape de détection d'un motif invariable présent au début de chaque fenêtre de contrôle attribuée à un appareil émetteur de l'horloge du réseau, ledit motif permettant de fournir l'instant correspondant à l'impulsion d'horloge du réseau.
Selon un mode de réalisation, l'étape de détection est réalisée par corrélation entre l'impulsion de l'horloge du réseau et celle de l'horloge locale de l'appareil. De cette sorte, l'apparition répétée du motif dans les trames reçues permet de préciser la connaissance de l'instant exact du début de la fenêtre de contrôle dédiée à l'appareil de référence. Le maximum de la corrélation effectuée à un multiple de la fréquence d'échantillonnage de l'horloge locale fournit l'instant de début de la fenêtre de contrôle de l'appareil de référence avec une précision égale à un sous-multiple de la période d'échantillonnage de l'horloge locale. En connectivité incomplète (c'est à dire lorsqu'il n'existe pas de liaison directe entre au moins deux portails), les informations de contrôle devant être malgré tout propagées dans tout le réseau sans fil, ledit procédé comporte sur une voie d'émission une étape de transmission de l'horloge du réseau déterminée sur la voie de réception. Ainsi, ledit procédé permet de propager l'horloge du réseau et de la transmettre, par exemple, à un appareil du réseau sans fil ne se trouvant pas en liaison directe avec le serveur du cycle.
Selon un mode de réalisation, l'étape de détermination comporte une étape d'asservissement de l'impulsion de l'horloge du réseau. Selon un mode de réalisation, ladite correction de la partie entière est réalisée par déphasage de l'impulsion de l'horloge locale à un sous-multiple de la période d'échantillonnage de l'appareil.
Selon un mode de réalisation, ladite seconde correction de la partie fractionnaire est réalisée dans le domaine fréquentiel par rotation de vecteurs traduisant les échantillons reçus.
Selon un mode de réalisation, ladite étape de détermination du déphasage temporel est employée pour une troisième correction de partie entière dudit déphasage et une quatrième correction de partie fractionnaire à réaliser sur l'horloge locale émise sur une voie d'émission. Selon un mode de réalisation, ladite quatrième correction est réalisée dans le domaine fréquentiel par interpolation des vecteurs traduisant les échantillons émis. Selon un mode de réalisation, les corrections de partie fractionnaire sont réalisées dans le domaine temporel par interpolation.
Selon un mode de réalisation, le déphasage introduit sur la voie d'émission est supérieur à celui introduit sur la voie de réception, afin de tenir compte, lors de l'émission des trames, du temps de traitement dû au codage, à l'adressage de la constellation, la modulation des symboles et en vue d'anticiper ce temps de traitement lors de l'établissement de l'horloge à émettre.
L'invention a également pour objet un dispositif de synchronisation convenant à la mise en oeuvre du procédé selon l'une des revendications précédentes pour la synchronisation d'une horloge locale d'un appareil sur l'horloge d'un réseau de communication sans fil auquel ledit appareil est relié, caractérisé en ce que, la transmission de trames étant réalisée selon un mode de type TDMA, ledit dispositifif comporte :
- des moyens de détermination du déphasage temporel entre l'horloge du réseau reçue sur une voie de réception et l'horloge locale de l'appareil,
- un premier ensemble de moyens de correction de l'horloge locale de l'appareil sur la voie de réception en fonction dudit déphasage déterminé, comprenant des premiers moyens de correction de la partie entière du déphasage dans le domaine temporel et des seconds moyens de correction de la partie fractionnaire du déphasage apte à récupérer le déphasage résiduel.
Selon un mode de réalisation, lesdits moyens de détermination comprennent un corrélateur destiné à fournir l'impulsion d'horloge du réseau à un sous-multiple de la période d'échantillonnage du dispositif près et un bloc d'asservissement de l'horloge locale pour le verrouillage de l'horloge locale sur l'horloge du réseau.
Selon un mode deréalisation, ledit premier ensemble de moyens de correction comprend :
- un premier bloc de déphasage temporel sur la voie de réception pour le déphasage de l'impulsion d'horloge locale d'un retard correspondant à la partie entière dudit déphasage déterminé,
- un premier bloc de traitement pour le déphasage correspondant à la partie fractionnaire déterminée sur la voie de réception.
Selon un mode de réalisation, ledit dispositif de synchronisation comprend un second ensemble de moyens de correction de l'horloge locale de l'appareil sur une voie d'émission en fonction dudit déphasage déterminé, comprenant des troisièmes moyens de correction de la partie entière du déphasage dans le domaine temporel et des quatrièmes moyens de correction de la partie fractionnaire apte à récupérer le déphasage résiduel. Selon un mode de réalisation, ledit second ensemble de moyens de correction comprend :
- un second bloc de déphasage sur la voie d'émission pour le déphasage de l'impulsion de l'horloge locale d'un retard correspondant à la partie entière dudit déphasage déterminé, - un second bloc de traitement pour le déphasage correspondant à la partie fractionnaire déterminée sur la voie de réception.
Selon un mode de réalisation, lesdits premier et second blocs de traitement comportent respectivement un bloc de calcul de la Transformée de
Fourier, un bloc de calcul de la transformée de Fourier Inverse, chacun des blocs de traitement comportant un dephaseur apte à appliquer, dans le domaine fréquentiel, une rotation des vecteurs représentant les échantillons de la trame.
Selon un mode de réalisation, lesdits premier et second blocs de traitement comportent respectivement un interpolateur apte à interpoler le déphasage correspondant à la partie fractionnaire déterminée et à retarder l'horloge de l'appareil d'un retard calculé sur la voie d'émission.
D'autres caractéristiques et avantages de la présente invention ressortiront de la description de l'exemple de réalisation qui va suivre, pris à titre d'exemple non limitatif, en référence aux figures annexées dans lesquelles :
- la figure 1 représente un diagramme représentant trois bus IEEE 1394 reliés par un pont constitué de trois portails communiquant entre eux par transmission sans fil,
- la figure 2 représente un dispositif de synchronisation selon un mode de réalisation de l'invention,
- la figure 3 représente un dispositif de synchronisation selon une variante de l'invention.
Pour simplifier la description, les mêmes références seront utilisées pour désigner les éléments remplissant des fonctions identiques. Bien que l'exemple de réalisation concerne des bus IEEE 1394 et un réseau sans fil associé, et que la description utilise certains termes issus de la terminologie associée avec ce type de bus, l'invention ne se limite pas au bus IEEE 1394 et peut s'appliquer dans d'autres environnements.
La figure 1 représente un réseau constitué de trois bus de type IEEE 1394, référencés 1, 2 et 3, interconnectés par un réseau sans fil 50 auquel les bus sont reliés respectivement par des appareils dits "portails" ("portais" selon la terminologie adoptée par le document P 1394.1) WL1 , WL2 et WL3. Les portails communiquent entre eux par transmission sans fil, en radiofréquences selon le présent cas de figure. On considère que la réunion des portails constitue ce que l'on appelera dans la suite un "pont" sans fil, réalisant l'interconnection des bus.
Ces portails WL1 , WL2, WL3 sont chacun également membres respectivement des bus 1 , 2, 3, et constituent donc des noeuds au sens du standard IEEE 1394 au même titre que d'autres appareils 5, 6 connectés aux bus. Dans le but de synchroniser l'ensemble du réseau, l'appareil 4 connecté au bus 1 est élu "appareil maître de cycle du réseau" ("net cycle master" selon la terminologie IEEE 1394). Il est à noter que cette notion est plus large que celle de "maître de cycle" qui est limitée à un bus. L'appareil 4 maître de cycle du réseau, qui peut également être l'un des portails, est désigné par le gestionnaire du pont ("bridge manager" selon la terminologie IEEE 1394) parmi les appareils maîtres de cycle des différents bus.
Le portail WL1 étant le portail connecté au bus auquel est connecté l'appareil 4 maître de cycle du réseau, est désigné sous le nom de "serveur de cycle" ("cycle server" selon la terminologie IEEE 1394). En l'occurrence, l'appareil WL1 est le serveur de cycle. C'est le serveur de cycle WL1 qui est chargé de transmettre aux autres appareils portails WL2, WL3 l'horloge en provenance de l'appareil 4 maître de cycle du réseau. Les appareils maîtres de cycle des autres bus 2, 3 se caleront sur l'horloge reçue de leur appareils portails respectifs WL2, WL3.
Le réseau sans fil utilise un mécanisme du type TDMA (pour Time Division Multiplex Access' en langue anglaise) pour l'accès au canal de transmission sans fil, une trame TDMA étant subdivisée en fenêtres pendant lesquelles les appareils peuvent transmettre. Une fenêtre de contrôle est un intervalle de temps prédéterminé dont le début est défini relativement par rapport au début de la trame, une fenêtre de contrôle par trame étant attribuée à chaque appareil portail du réseau sans fil susceptible d'émettre
L'appareil portail WL1 envoie l'horloge du réseau dans le réseau sans fil, qui est reçue au niveau des appareils WL2, WL3. Pour une meilleure clarté, on se limitera dans la suite à l'explication de la synchronisation de l'appareil 5 sur l'horloge. Bien entendu, cette explication peut être étendue à tout autre appareil du réseau sans fil. Dans le cas particulier où un appareil non représenté du réseau sans fil est en connectivité incomplète avec l'appareil WL1 , c'est à dire que l'appareil n'est pas en liaison directe avec l'appareil WL1 , on considérera que l'appareil se synchronise avec l'horloge d'un appareil avec lequel il est en liaison directe et qui est apte à véhculer l'horloge du réseau.
La figure 2 représente un dispositif 7 de synchronisation compris dans l'appareil WL2 selon un premier mode de réalisation de l'invention. Ce dispositif 7 comporte deux voies 8, 9 respectivement de réception et d'émission reliées au réseau sans fil 50. Le dispositif 7 comporte sur sa voie de réception 8 recevant les trames TDMA un corrélateur 10 de phase en parallèle d'un premier bloc de déphasage 1 1 comportant une ligne à retard connue en soi et apte à appliquer un retard variable sur l'instant d'échantillonnage de l'horloge locale. Le fonctionnement de ce circuit sera explicité ci-après. La sortie du corrélateur 10 est reliée à l'entrée d'un estimateur de phase 1 2 dont une autre entrée est reliée à la sortie d'un premier intégrateur 1 3 apte à accumuler le déphasage de l'horloge locale avec celle du réseau reçue sur la voie de réception. La sortie de l'estimateur de phase 12 est connectée à l'entrée d'un filtre de boucle 14 dont la sortie délivre l'erreur de phase à l'intégrateur de phase 1 3 et à un second intégrateur de phase 1 30. Sur la voie de réception, l'intégrateur 13 commande une entrée du bloc de déphasage 1 1 et d'un dephaseur 1 5 alors que, sur la voie d'émission, l'intégrateur 1 30 commande une entrée d'un second bloc de déphasage 1 6 et d'un dephaseur 1 7. Une sortie du bloc de déphasage 1 1 est reliée à un bloc 1 8 de calcul de Transformée de Fourier délivrant des échantillons dans le domaine fréquentiel au dephaseur 1 6. La sortie du dephaseur 1 6 qui est la sortie du dispositif 7 est quant à elle reliée, par exemple, à un bloc de décodage de constellation ("Constellation Demapping block" en langue anglaise) qui attaque un décodeur Viterbi, non représentés. Le dispositif 7 comporte en entrée de sa voie d'émission 9 le dephaseur 17 commandé par l'intégrateur 130 dont la sortie est reliée à un bloc 19 de calcul de la Transformée de Fourier Inverse apte à transmettre les échantillons dans le domaine temporel. Ces échantillons sont alors délivrés au bloc de déphasage 16. L'entrée du dispositif 7 du côté de la voie d'émission est reliée, par exemple, à un circuit d'adressage de constellation suivi d'un circuit de codage, non représentés. L'intégrateur 13 commande le dephaseur 17 et le second bloc de déphasage 16. La sortie de ce dernier est la sortie du dispositif 7 qui émet une horloge synchronisée avec celle du réseau, comme explicitée ci-dessous.
Selon le mode de réalisation représenté sur la figure 2, l'appareil WL1 émet, autant en phase d'acquisition (c'est à dire après redémarrage du réseau, par exemple) qu'en régime permanent, le préambule P connu de tous les appareils du réseau sans fil, au début de la fenêtre de contrôle qui lui est dédiée. Selon une variante, pour économiser de l'énergie, le préambule n'est émis que périodiquement une fois toutes les q fenêtres de contrôle, avec q entier positif. Le dispositif 7 détecte la présence de ce préambule P connu par opération classique de corrélation grâce au corrélateur 10. Le maximum de la corrélation est effectuée à un multiple de la fréquence d'échantillonnage du dispositif 7, fournissant l'instant de début de la fenêtre de contrôle de l'appareil WL1 avec une précision égale à un sous-multiple de la période d'échantillonnage du dispositif 7. En effet, le corrélateur 10 transmet un signal compris entre 0 et 1 dont la valeur maximale correspond à la détection du préambule P. L'estimateur de phase 12 reçoit ce dernier signal et le compare avec le signal de sortie de l'intégrateur 13. Ainsi, l'estimateur de phase 12 délivre une tension continue qui est fonction de la différence de phase entre les deux signaux appliqués à son entrée. Le filtre de boucle 14 laisse passer cette tension et la délivre aux premier et second intégrateurs 1 3, 130. De cette sorte, tant que le corrélateur 10 n'a pas détecté le préambule P au début de la fenêtre de contrôle, l'intégrateur 13 est incrémenté jusqu'au verrouilllage sur l'instant de l'horloge du réseau. Le temps de verrouillage peut bien entendu être amélioré en fonction du gain du filtre de boucle 14.
Une fois que le déphasage temporel entre l'horloge du réseau et celle du dispositif 7 a été enregistré par l'intégrateur 13, celui-ci commande au bloc de déphasage 1 1 un déphasage de l'horloge locale d'une valeur équivalent à la partie entière du déphasage enregistré. Par exemple, si l'horloge locale a été déterminée comme ayant un retard de 8,3 bits par rapport à l'horloge du réseau, les intégrateurs 1 3, 130 commandent respectivement un déphasage temporel de 8 bits aux circuits de déphasage 1 1 , 1 6. La différence de phase d'échantillonnage résiduelle 0,3 bit est alors inférieure au sous-multiple de la période d'échantillonnage considérée. Les échantillons arrivant selon une logique temporelle sont alors appliqués au bloc 1 8 de calcul de la Transformée de Fourier qui les transpose dans le plan fréquentiel. Or, il est bien connu qu'une différence de phase temporelle dans le domaine temporel se traduit par une rotation de vecteurs (I, Q) obtenus en sortie du bloc 1 8. La correction fine de la phase d'échantillonnage consiste alors à appliquer une rotation linéaire inverse des vecteurs de sortie du bloc 1 8, la pente de cette phase linéaire étant fournie par la partie fractionnaire calculée par I'intégrateur13.
Lorsque le dispositif 7 doit émettre à son tour, il utilise l'information de déphasage obtenue par l'intégrateur 130 et utilise le principe vu ci-dessus pour le calage sur la voie de réception en vue de l'émission de l'horloge. Les vecteurs dans le domaine fréquentiel en entrée subissent une correction d'un déphasage linéaire correspondant à la partie fractionnaire du déphasage mesuré par l'intégrateur 130, et les échantillons de sortie du bloc 1 9 subissent dans le domaine temporel un déphasage correspondant à la partie entière de la correction à apportée sur l'horloge locale. On notera que le déphasage introduit sur la voie d'émission est supérieur à celui introduit sur la voie de réception afin de tenir compte du temps de traitement nécessaire à l'émission des trames. Cette solution d'exploitation du domaine fréquentiel pour la correction fine du déphasage est avantageuse lorsque diverses pertubations peuvent gêner la propagation des ondes tel que les échos multiples, auquel cas il est préférable d'utiliser une modulation multiporteuse du type OFDM.
La figure 3 représente un dispositif de synchronisation 20 selon une variante du dispositif 7. Dans cette variante, sur la voie de réception 8, le bloc 1 8 et le déphaseurl 5 sont remplacés par un interpolateur apte à procéder à la correction de la partie fractionnaire par interpolation dans le domaine temporel. De façon parallèle, sur la voie d'émission, le bloc 1 9 et le dephaseur 1 7 sont remplacés par un interpolateur 22 également apte à procéder à la correction de la partie fractionnaire par interpolation dans le domaine temporel.

Claims

REVENDICATIONS
1. Procédé de synchronisation d'une horloge locale d'un appareil (WL2, WL3) sur une horloge d'un réseau de communication sans fil (50) auquel ledit appareil (WL2, WL3) est relié, caractérisé en ce que, la transmission de trames étant réalisée selon un mode de type TDMA, ledit procédé comporte les étapes suivantes :
- une étape de détermination du déphasage temporel entre l'horloge du réseau reçue sur une voie de réception (8) et l'horloge locale de l'appareil
(WL2, WL3),
- une étape de correction de l'horloge locale de l'appareil (WL2, WL3) sur la voie de réception (8) en fonction dudit déphasage déterminé, par une première correction de la partie entière du déphasage dans le domaine temporel et une seconde correction de la partie fractionnaire pour la récupération du déphasage résiduel.
2. Procédé selon la revendication 1 , caractérisé en ce qu'une fenêtre de contrôle par trame étant attribuée à chaque appareil émetteur du réseau sans fil, l'étape de détermination comporte une étape de détection d'un motif invariable présent au début de chaque fenêtre de contrôle attribuée à un appareil émetteur (WL1 ) de l'horloge du réseau, ledit motif permettant de fournir l'instant correspondant à l'impulsion d'horloge du réseau.
3. Procédé selon la revendication 2, caractérisé en ce que l'étape de détection est réalisée par corrélation entre l'impulsion de l'horloge du réseau et celle de l'horloge locale de l'appareil (WL2, WL3).
4. Procédé selon l'une des revendications 1 à 3, caractérisé en ce que l'étape de détermination comporte une étape d'asservissement de l'impulsion de l'horloge du réseau.
5. Procédé selon l'une des revendications 1 à 4, caractérisé en ce que ladite correction de la partie entière est réalisée par déphasage de l'impulsion de l'horloge locale à un sous-multiple de la période d'échantillonnage de l'appareil (WL2, WL3).
6. Procédé selon l'une des revendications 1 à 5, caractérisé en ce que ladite seconde correction de la partie fractionnaire est réalisée dans le domaine fréquentiel par rotation de vecteurs traduisant les échantillons reçus.
7. Procédé selon l'une des revendications 1 à 6, caractérisé en ce que ladite étape de détermination du déphasage temporel est employée pour une troisième correction de partie entière dudit déphasage et une quatrième correction de partie fractionnaire à réaliser sur l'horloge locale émise sur une voie d'émission.
8. Procédé selon la revendication 7, caractérisé en ce que ladite quatrième correction est réalisée dans le domaine fréquentiel par interpolation des vecteurs traduisant les échantillons émis.
9. Procédé selon l'une des revendications 7 à 8, caractérisé en ce que les corrections de partie fractionnaire sont réalisées dans le domaine temporel par interpolation.
10. Procédé selon l'une des revendications 7 à 9, caractérisé en ce que le déphasage introduit sur la voie d'émission est supérieur à celui introduit sur la voie de réception.
1 1 . Dispositif de synchronisation convenant à la mise en oeuvre du procédé selon l'une des revendications précédentes pour la synchronisation d'une horloge locale d'un appareil (WL2, WL3) sur l'horloge d'un réseau de communication sans fil (50) auquel ledit appareil (WL2, WL3) est relié, caractérisé en ce que, la transmission de trames étant réalisée selon un mode de type TDMA, ledit dispositifif comporte :
- des moyens de détermination (10; 12; 14; 13; 130) du déphasage temporel entre l'horloge du réseau reçue sur une voie de réception (8) et l'horloge locale de l'appareil (WL2, WL3),
- un premier ensemble de moyens de correction (11 ; 15; 18; 21) de l'horloge locale de l'appareil sur la voie de réception (8) en fonction dudit déphasage déterminé, comprenant des premiers moyens de correction (11) de la partie entière du déphasage dans le domaine temporel et des seconds moyens de correction (15; 18; 21) de la partie fractionnaire du déphasage apte à récupérer le déphasage résiduel.
12. Dispositif selon la revendication 11 , caractérisé en ce que lesdits moyens de détermination (10; 12; 14; 13; 130) comprennent un corrélateur (10) destiné à fournir l'impulsion d'horloge du réseau (50) à un sous-multiple de la période d'échantillonnage du dispositif (7) près et un bloc d'asservissement (12; 14; 13) de l'horloge locale pour le verrouillage de l'horloge locale sur l'horloge du réseau.
13. Dispositif selon l'une des revendications 11 à 12, caractérisé en ce que ledit premier ensemble de moyens de correction (11 ; 15; 18; 21) comprend :
- un premier bloc de déphasage temporel (11) sur la voie de réception (8) pour le déphasage de l'impulsion d'horloge locale d'un retard correspondant à la partie entière dudit déphasage déterminé,
- un premier bloc de traitement (15; 18; 21) pour le déphasage correspondant à la partie fractionnaire déterminée sur la voie de réception (8).
14. Dispositif selon l'une des revendications 1 1 à 13, caractérisé en ce que ledit dispositif de synchronisation comprend un second ensemble de moyens de correction (11 ; 17; 19; 22) de l'horloge locale de l'appareil (WL2, WL3) sur une voie d'émission (9) en fonction dudit déphasage déterminé, comprenant des troisièmes moyens de correction (16) de la partie entière du déphasage dans le domaine temporel et des quatrièmes moyens de correction (17; 19; 22) de la partie fractionnaire apte à récupérer le déphasage résiduel.
15. Dispositif selon la revendication 14, caractérisé en ce que ledit second ensemble de moyens de correction (11 ; 17; 19; 22) comprend :
- un second bloc de déphasage (16) sur la voie d'émission (9) pour le déphasage de l'impulsion de l'horloge locale d'un retard correspondant à la partie entière dudit déphasage déterminé,
- un second bloc de traitement (17; 19; 22) pour le déphasage correspondant à la partie fractionnaire déterminée sur la voie de réception (9).
16. Dispositif selon la revendication 15, caractérisé en ce que lesdits premier (15; 18; 21) et second (17; 19; 22) blocs de traitement comportent respectivement un bloc de calcul de la Transformée de Fourier (18), un bloc de calcul de la transformée de Fourier Inverse (19), chacun des blocs de traitement ((15; 18; 21); (17; 19; 22)) comportant un dephaseur (15; 17) apte à appliquer, dans le domaine fréquentiel, une rotation des vecteurs représentant les échantillons de la trame.
17. Dispositif selon la revendication 15, caractérisé en ce que lesdits premier (15; 18; 21) et second (17; 19; 22) blocs de traitement comportent respectivement un interpolateur (21; 22) apte à interpoler le déphasage correspondant à la partie fractionnaire déterminée et à retarder l'horloge de l'appareil d'un retard calculé sur la voie d'émission (9).
PCT/FR1999/002599 1998-11-05 1999-10-26 Procede et dispositif de synchronisation d'une horloge locale sur l'horloge d'un reseau de communication sans fil WO2000028401A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP99950832A EP1127305A1 (fr) 1998-11-05 1999-10-26 Procede et dispositif de synchronisation d'une horloge locale sur l'horloge d'un reseau de communication sans fil
AU63461/99A AU6346199A (en) 1998-11-05 1999-10-26 Method for synchronising a local clock on a cordless communication network clock
JP2000581521A JP2002529991A (ja) 1998-11-05 1999-10-26 ローカルクロックをコードレス通信網クロックと同期させる方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9813939A FR2785751A1 (fr) 1998-11-05 1998-11-05 Procede de synchronisation d'une horloge locale d'un appareil sur l'horloge d'un reseau de communication sans fil et dispositif de synchronisation associe
FR98/13939 1998-11-05

Publications (1)

Publication Number Publication Date
WO2000028401A1 true WO2000028401A1 (fr) 2000-05-18

Family

ID=9532405

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR1999/002599 WO2000028401A1 (fr) 1998-11-05 1999-10-26 Procede et dispositif de synchronisation d'une horloge locale sur l'horloge d'un reseau de communication sans fil

Country Status (6)

Country Link
EP (1) EP1127305A1 (fr)
JP (1) JP2002529991A (fr)
CN (1) CN1325508A (fr)
AU (1) AU6346199A (fr)
FR (1) FR2785751A1 (fr)
WO (1) WO2000028401A1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6983161B2 (en) 1999-09-08 2006-01-03 Nokia Corporation Method for performing frequency synchronization of a base station and a network part
CN100452731C (zh) * 2001-10-18 2009-01-14 英特尔公司 用于同步移动ad-hoc网络中的设备的方法和装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6944249B2 (en) 2000-08-17 2005-09-13 Broadcom Corporation Method and system for transmitting isochronous voice in a wireless network
CN102354257A (zh) * 2011-07-13 2012-02-15 南京中兴软创科技股份有限公司 一种通讯平台的精确时钟管理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327468A (en) * 1992-06-19 1994-07-05 Westinghouse Electric Corp. Synchronization of time-of-day clocks in a distributed processing network system
EP0702464A1 (fr) * 1994-09-14 1996-03-20 Racotek, Inc. Système de transmission de données avec synchronisation du temps
EP0722233A2 (fr) * 1994-12-21 1996-07-17 Hewlett-Packard Company Synchronisation dans un réseau de communication de données

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327468A (en) * 1992-06-19 1994-07-05 Westinghouse Electric Corp. Synchronization of time-of-day clocks in a distributed processing network system
EP0702464A1 (fr) * 1994-09-14 1996-03-20 Racotek, Inc. Système de transmission de données avec synchronisation du temps
EP0722233A2 (fr) * 1994-12-21 1996-07-17 Hewlett-Packard Company Synchronisation dans un réseau de communication de données

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6983161B2 (en) 1999-09-08 2006-01-03 Nokia Corporation Method for performing frequency synchronization of a base station and a network part
US7190963B2 (en) 1999-09-08 2007-03-13 Nokia Corporation Method for performing frequency synchronization of a base station and a network part
CN100452731C (zh) * 2001-10-18 2009-01-14 英特尔公司 用于同步移动ad-hoc网络中的设备的方法和装置

Also Published As

Publication number Publication date
AU6346199A (en) 2000-05-29
EP1127305A1 (fr) 2001-08-29
JP2002529991A (ja) 2002-09-10
CN1325508A (zh) 2001-12-05
FR2785751A1 (fr) 2000-05-12

Similar Documents

Publication Publication Date Title
EP1756987B1 (fr) Procede et systeme de synchronisation distribuee
JPH06188870A (ja) クロック再生器
FR2790888A1 (fr) Procede de synchronisation entre une horloge de reference d'une station au sol et une horloge d'au moins un dispositif distant
FR2837038A1 (fr) Procede et systeme d'extraction de signal d'horloge permettant une synchronisation des horloges sur un reseau de transmission par paquets
EP0277380A1 (fr) Procédé de réglage du retard entre stations de transmission d'informations par A.M.R.T. et système pour lequel est mis en oeuvre un tel procédé
FR2736231A1 (fr) Systeme de communication numerique comportant un recepteur dote d'un dispositif de recuperation de rythme
CA2206946A1 (fr) Systeme de detection de la presence d'une onde porteuse d'un signal numerique et recepteur comprenant un tel systeme
FR2726711A1 (fr) Procede de detection de symboles de reference pour recepteur de donnees numeriques
FR2911460A1 (fr) Initialisation rapide de la base de temps video generant un signal de synchronisation dans un reseau a commutation par paquets
WO2000028401A1 (fr) Procede et dispositif de synchronisation d'une horloge locale sur l'horloge d'un reseau de communication sans fil
EP0454246B1 (fr) Dispositif de mise en phase de signaux dans un système à doublement du conduit numérique
EP1875634A1 (fr) Procede de synchronisation et d'asservissement dans les systemes de communications sans fil
EP0064923B1 (fr) Système de mise en phase de trains numériques et son application à la commutation desdits trains
FR2935571A1 (fr) Procede de transfert d'informations de base de temps sur un reseau a paquets, et dispositif de mise a jour de la frequence d'un oscillateur numerique
EP0109658B1 (fr) Equipement de transmission synchrone de données
EP0355919A1 (fr) Dispositif de sychronisation sur des paquets de données numériques et lecteur le comprenant
EP0396461B1 (fr) Dispositif pour synchroniser un signal pseudo-binaire avec un signal d'horloge régénérée à sauts de phase
FR2728422A1 (fr) Systeme de radio-communication permettant de gerer des retards de transmission variables
EP0056748A2 (fr) Procédé de synchronisation à la réception de signaux numériques transmis par paquets
JPH06318961A (ja) 復調装置
EP0821488B1 (fr) Dispositif de sélection de fréquence muni d'un détecteur de verrouillage
FR2855687A1 (fr) Dispositif pour recuperer un signal de synchronisation
EP0373067B1 (fr) Dispositif de synchronisation de l'émission et de la réception d'une station d'un réseau de communication notamment pour véhicule automobile
EP0244316B1 (fr) Dispositif de décodage pour code CMI
EP0148098A2 (fr) Circuit de régénération de signaux périodiques

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 99813038.9

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 1999 63461

Country of ref document: AU

Kind code of ref document: A

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AL AM AT AU AZ BA BB BG BR BY CA CH CN CU CZ DE DK EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MD MG MK MN MW MX NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1999950832

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2000 581521

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 09831085

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1999950832

Country of ref document: EP

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

WWW Wipo information: withdrawn in national office

Ref document number: 1999950832

Country of ref document: EP