WO2000025359A1 - Verfahren zur herstellung eines ic-bauelements - Google Patents

Verfahren zur herstellung eines ic-bauelements Download PDF

Info

Publication number
WO2000025359A1
WO2000025359A1 PCT/EP1999/008129 EP9908129W WO0025359A1 WO 2000025359 A1 WO2000025359 A1 WO 2000025359A1 EP 9908129 W EP9908129 W EP 9908129W WO 0025359 A1 WO0025359 A1 WO 0025359A1
Authority
WO
WIPO (PCT)
Prior art keywords
housing
contact surfaces
plastic film
underside
plastic
Prior art date
Application number
PCT/EP1999/008129
Other languages
English (en)
French (fr)
Inventor
Harro MÖWES
Original Assignee
Mci Computer Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mci Computer Gmbh filed Critical Mci Computer Gmbh
Publication of WO2000025359A1 publication Critical patent/WO2000025359A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the invention relates to a production method for an IC component and a plastic film that can be used for this purpose.
  • a method is known in which IC components are built up on a copper foil provided with contact surfaces.
  • a die is bonded electrically to the contact surfaces of the copper foil using bond wires, and then the die and the bond wires are cast around with a plastic sheath, which then forms the housing of the IC component.
  • the copper foil on the underside of the housing is partially etched away; the areas in which the contact areas are located are not etched away.
  • Such an IC component is also referred to as a land grid array. This etching step is complex and pollutes the environment.
  • DE-A-44 21 077 describes a semiconductor package and a method for its production, in which the chip connections are connected to polyimide strips in order to keep the chip connections at the correct distance from one another.
  • US-A-3 544 857 shows a standard IC with connector pins.
  • the die and the connection pins are carried by a film, but this film is not used to build a housing.
  • US-A-5 302 849 describes a land grid array housing in which connections are led out laterally and downwards.
  • DE-A-44 17 146 is directed to a heat-resistant, electrically conductive plastic sheet. The chemical composition of the plastic sheet is described.
  • DE-B-17 66 499 and DE-B-25 46 443 show thin-film circuits consisting of several films.
  • the invention has for its object to provide a simple and environmentally friendly method for the production of IC components.
  • the copper foil is replaced by a plastic foil. This covers the entire underside of the housing (after its completion) and is, so to speak, arranged on the underside between the potting or molding compound of the housing and the lower mold for the production of the housing (in the process of potting or overmolding until the housing material has hardened).
  • FIG. 1 shows a section through the structure of an IC component according to the inventive method and FIGS. 2 and 3
  • An IC component 1 has a die 2, which is arranged in a housing 3 consisting of a plastic encapsulation.
  • the die 2 is completely surrounded by the housing 3 and sits approximately centrally in the housing 3.
  • the die 2 On the upper side, the die 2 has a plurality of connection surfaces 4, on each of which an electrical line 5, for example a bonding wire, is fastened.
  • the second end of the electrical line 5 is led to a connection contact 6, which is arranged on an electrically conductive contact surface 7 (contact pad) of the IC component 1, so that the die 2 is electrically connected to the contact surfaces 7.
  • a plastic film 8 is first provided with the electrically conductive contact surfaces 7 (contact pad) of the IC component 1.
  • the plastic film 8 is heat resistant, i. H. it is not damaged when the electrical line 5 is soldered or when the die 2 is cast or encapsulated with the housing 3.
  • the plastic sheet 8 is of such a nature that it does not connect to the contact surfaces 7, which mostly consist of copper, nor to the housing 3, which usually consists of plastic.
  • a normal, non-heat-resistant plastic film can also be used, which is used when the casting compound hardens cold, that is to say is preferably a cold-curing resin.
  • the die 2 is connected via lines 5 to the Contact surfaces 7 connected.
  • the plastic film 8 is then introduced, together with the die 2 and the lines 5, into a mold in which the housing 3 is cast or injection-molded onto the top of the plastic film 8, so that the die 2 and the supply lines 5 are completely encased.
  • the contact surfaces 7 are only surrounded on their sides or on the top by the housing 3, while their underside rests on the film 8, ie is not covered by the housing 3.
  • the plastic sheet 8, which is shown in an exaggerated thickness for the sake of better illustration, is pulled off the IC component, so that the underside of the housing with the contact surfaces 7 is released.
  • the plastic film 8 is designed in such a way that it can be used several times. When reused, only new contact surfaces 7 are applied to the plastic film 8.
  • the plastic film 8 can be provided with raised contact surfaces 7 (contact pads) on its upper side 9 (FIG. 2) or with contact surfaces 7 which do not protrude beyond the upper side 9 of the film 8 (FIG. 3). In the latter case, the material of the contact surfaces 7 is located in depressions 10 in the top 9 of the film 8.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Verfahren zur Herstellung eines IC-Bauelements (1), wobei zunächst auf eine hitzebeständige Kunststofffolie (8) elektrisch leitende Kontaktflächen (7) aufgebracht werden. Danach werden die Kontaktflächen (7) mit den Anschlüssen (4) eines Dies (2), beispielsweise mittels Bonddrähten (5) verbunden, das Die (2) wird mit Kunststoff zur Herstellung eines Gehäuses (3), dessen Unterseite vollflächig an der Kunststofffolie (8) anliegt, umgossen oder umspritzt, wobei die Kontaktflächen (7) in der Unterseite des Gehäuses (3) eingebettet sind, und die Kunststofffolie (8) wird abgezogen, so dass die Gehäuseunterseite mit den Kontaktflächen (7) des IC-Bauelements (1) freigelegt wird.

Description

Verfahren zur Herstellung eines IC-Bauelements
Die Erfindung betrifft ein Herstellungsverfahren für ein IC-Bauelement und eine zu diesem Zweck einsetzbare Kunststofffolie.
Bekannt ist ein Verfahren, bei dem IC-Bauelemente auf einer mit Kontaktflächen versehenen Kupferfolie aufgebaut werden. Dabei wird ein Die mit Bonddrähten elektrisch mit den Kontaktflächen der Kupferfolie verbunden und anschließend werden das Die sowie die Bonddrähte mit einer Umhüllung aus Kunststoff umgössen, welche dann das Gehäuse des IC-Bauelements bildet. Dann wird die Kupferfolie an der Gehäuseunterseite teilweise weggeätzt; die Bereiche, in denen sich die Kontaktflächen befinden, werden nicht weggeätzt. Ein derartiges IC- Bauelement wird auch als Land-Grid-Array bezeichnet. Dieser Ätzschritt ist aufwendig und belastet die Umwelt.
Das Wegätzen der nicht als Kontaktflächen verwendeten Bereiche der Kupferfolie ist recht materialintensiv, zeitaufwendig und belastet die Umwelt.
In DE-A-44 21 077 ist ein Halbleitergehäuse sowie ein Verfahren zu dessen Herstellung beschrieben, bei dem die Chipanschlüsse mit Polyimidbändern verbunden sind, um die Chipanschlüsse im richtigen Abstand zueinander zu halten.
US-A-3 544 857 zeigt einen Standard-IC mit Anschlusspins. Das Die und die Anschlusspins werden von einer Folie getragen, jedoch wird diese Folie nicht zum Aufbau eines Gehäuses genutzt.
US-A-5 302 849 beschreibt ein Land-grid-array-Gehäuse, bei dem Anschlüsse seitlich und nach unten herausgeführt sind. Die DE-A-44 17 146 ist auf ein hitzebeständiges elektrisch leitfähiges Kunststoffblatt gerichtet. Es wird die chemische Zusammensetzung des Kunststoffblattes beschrieben.
DE-B-17 66 499 und DE-B-25 46 443 schließlich zeigen aus mehreren Folien bestehende Dünnschichtschaltungen.
Der Erfindung liegt die Aufgabe zugrunde, ein einfaches und umweltschonendes Verfahren zur Herstellung von IC-Bauelementen zu schaffen.
Diese Aufgabe wird erfindungsgemäß mit den Merkmalen des Anspruchs 1 gelöst.
Bei der Erfindung wird die Kupferfolie durch eine Kunststofffolie ersetzt. Diese überdeckt die gesamte Unterseite des Gehäuses (nach dessen Fertigstellung) und ist sozusagen an der Unterseite zwischen der Verguß- bzw. Umspritzmasse des Gehäuses und der Unterform zur Herstellung des Gehäuses angeordnet (beim Vorgang des Vergießens bzw. Umspritzens bis zur Aushärtung des Gehäusematerials).
Weitere Ausführungen der Erfindung sind in den Unteransprüchen beschrieben.
Nachfolgend wird anhand der Figuren ein Ausführungsbeispiel der Erfindung näher erläutert. Im einzelnen zeigen.
Fig. 1 einen Schnitt durch den Aufbau eines IC-Bauelements nach dem erfindungsgemäßen Verfahren und Fign. 2 und 3
Ausgestaltungen von Kontaktflächen tragenden Folien.
Ein IC-Bauelement 1 hat ein Die 2, welches in einem Gehäuse 3 bestehend aus einer Kunststoffumspritzung angeordnet ist. Das Die 2 ist vollständig von dem Gehäuse 3 umgeben und sitzt etwa mittig in dem Gehäuse 3. An der Oberseite hat das Die 2 mehrere Anschlussflächen 4, auf denen jeweils eine elektrische Leitung 5, wie beispielsweise ein Bonddraht, befestigt ist. Das zweite Ende der elektrischen Leitung 5 ist an einen Anschlusskontakt 6 geführt, welcher auf einer elektrisch leitenden Kontaktfläche 7 (Kontakt-Pad) des IC-Bauelements 1 angeordnet ist, so dass das Die 2 mit den Kontaktflächen 7 elektrisch verbunden ist.
Bei der erfindungsgemäßen Herstellung des IC-Bauelements 1 wird zunächst eine Kunststofffolie 8 mit den elektrisch leitenden Kontaktflächen 7 (Kontakt-Pad) des IC-Bauelements 1 versehen. Die Kunststofffolie 8 ist hitzebeständig, d. h. sie wird weder bei dem Verlöten der elektrischen Leitung 5 noch bei dem Umgießen oder Umspritzen des Dies 2 mit dem Gehäuse 3 beschädigt. Des weiteren ist die Kunststofffohe 8 von einer derartigen Beschaffenheit, dass sie sich weder mit den Kontaktflächen 7, die zumeist aus Kupfer bestehen, noch mit dem Gehäuse 3, welches üblicherweise aus Kunststoff besteht, verbindet.
Anstelle einer hitzebeständigen Kunststofffolie kann auch eine normale nicht hitzebeständige Kunststofffohe eingesetzt werden, die dann Verwendung findet, wenn die Vergussmasse kalt aushärtet, also vorzugsweise ein kaltaushärtendes Harz ist.
Nachdem die Kontaktflächen in gewünschter Anzahl und gewünschter Ausrichtung auf die Kunststofffohe 8 aufgebracht sind, wird das Die 2 über Leitungen 5 mit den Kontaktflächen 7 verbunden. Anschließend wird die Kunststofffolie 8, gemeinsam mit dem Die 2 und den Leitungen 5 in eine Form eingebracht, in welcher das Gehäuse 3 auf die Oberseite der Kunststofffolie 8 gegossen oder gespritzt wird, so dass das Die 2 und die Zuleitungen 5 vollständig umhüllt werden. Die Kontaktflächen 7 werden nur an ihren Seiten bzw. an der Oberseite von dem Gehäuse 3 umgeben, während ihre Unterseite auf der Folie 8 aufliegt, also nicht von dem Gehäuse 3 bedeckt wird. Zum Schluss wird die Kunststofffohe 8, welche der besseren Darstellung wegen in übertriebener Dicke dargestellt ist, von dem IC- Bauelement abgezogen, so dass die Gehäuseunterseite mit den Kontaktflächen 7 freigegeben wird.
Die Kunststofffolie 8 ist derart beschaffen, dass sie mehrmals verwendet werden kann. Bei einer Wiederverwendung werden lediglich neue Kontaktflächen 7 auf die Kunststofffohe 8 aufgebracht.
Die Kunststofffohe 8 kann mit erhaben angeordneten Kontaktflächen 7 (Kontakt- Pads) auf ihrer Oberseite 9 (Fig. 2) oder mit Kontaktflächen 7 versehen sein, die nicht über die Oberseite 9 der Folie 8 überstehen (Fig. 3). Im letzteren Fall befindet sich das Material der Kontaktflächen 7 in Vertiefungen 10 in der Oberseite 9 der Folie 8.

Claims

A N S P R Ü C H E
1. Verfahren zur Herstellung eines IC-Bauelements (1) mit den folgenden Schritten:
(a) Aufbringen von elektrisch leitenden Kontaktflächen (7) auf eine hitzebeständige Kunststofffolie (8),
(b) Verbinden der Kontaktflächen (7) mit den Anschlüssen (4) eines Dies (2), beispielsweise mit Bonddrähten (5),
(c) Umgießen oder Umspritzen des Dies (2) mit Kunststoff zur Herstellung eines Gehäuses (3), dessen Unterseite vollflächig an der Kunststofffolie (8) anliegt, wobei die Kontaktflächen (7) in der Unterseite des Gehäuses (3) eingebettet sind,
(d) Abziehen der Kunststofffolie (8), so dass die Gehäuseunterseite mit den Kontaktflächen (7) des IC-Bauelements (1) freigelegt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Kunststofffolie (8) vor dem Aufbringen der Kontaktflächen (7) in den Bereichen, in welchen die Kontaktflächen (7) aufgebracht werden, mit einem Haftmittel beschichtet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das Haftmittel seine Haftwirkung während Schritt (c) durch die entstehende Wärme zumindest teilweise verliert.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass bei dem Umgießen das IC-Gehäuse (3) derart geformt wird, dass die Kontaktflächen (7) bündig mit der Gehäuseunterseite abschließen.
5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass bei dem Umgießen das IC-Gehäuse (3) derart geformt wird, dass die Kontaktflächen (7) über die Gehäuseunterseite überstehen.
6. Kunststofffolie (8) mit darauf angeordneten elektrisch leitenden Kontaktbereichen (7) zur Herstellung von IC-Bauelementen (1) nach einem der Ansprüche 1 bis 5.
7. Kunststofffolie (8) nach Anspruch 6, dadurch gekennzeichnet, dass die Kontaktbereiche (7) auf der Oberseite (9) der Folie erhaben angeordnet sind.
8. Kunststofffohe (8) nach Anspruch 6, dadurch gekennzeichnet, dass die Kontaktbereiche (7) innerhalb von Vertiefungen (10) der Oberseite (9) der Folie angeordnet sind.
9. Kunststofffolie (8) nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass sie hitzebeständig ist.
10. Kunststofffolie (8) nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass sie nicht hitzebeständig ist.
PCT/EP1999/008129 1998-10-27 1999-10-27 Verfahren zur herstellung eines ic-bauelements WO2000025359A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19849378.9 1998-10-27
DE19849378 1998-10-27

Publications (1)

Publication Number Publication Date
WO2000025359A1 true WO2000025359A1 (de) 2000-05-04

Family

ID=7885716

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP1999/008129 WO2000025359A1 (de) 1998-10-27 1999-10-27 Verfahren zur herstellung eines ic-bauelements

Country Status (1)

Country Link
WO (1) WO2000025359A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JPH05102212A (ja) * 1991-10-04 1993-04-23 Seiko Epson Corp 配線基板
JPH0729927A (ja) * 1993-07-07 1995-01-31 Hitachi Ltd 半導体集積回路装置の製造方法
WO1997039482A1 (en) * 1996-04-18 1997-10-23 Tessera, Inc. Methods for manufacturing a semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JPH05102212A (ja) * 1991-10-04 1993-04-23 Seiko Epson Corp 配線基板
JPH0729927A (ja) * 1993-07-07 1995-01-31 Hitachi Ltd 半導体集積回路装置の製造方法
WO1997039482A1 (en) * 1996-04-18 1997-10-23 Tessera, Inc. Methods for manufacturing a semiconductor package

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
MASTOSHI YASUNAGA ET AL: "CHIP SCALE PACKAGE* (CSP) A LIGHTLY DRESSED LSI CHIP", PROCEEDINGS OF THE IEEE/CPMT INTERNATIONAL ELECTRONICS MANUFACTURING TECHNOLOGY SYMPOSIUM,US,NEW YORK, IEEE, VOL. SYMP. 16, PAGE(S) 169-176, ISBN: 0-7803-2038-7, XP000530088 *
PATENT ABSTRACTS OF JAPAN vol. 017, no. 453 (E - 1417) 19 August 1993 (1993-08-19) *
PATENT ABSTRACTS OF JAPAN vol. 1995, no. 04 31 May 1995 (1995-05-31) *

Similar Documents

Publication Publication Date Title
DE3723547C2 (de) Trägerelement zum Einbau in Ausweiskarten
AT503191B1 (de) Leiterplattenelement mit wenigstens einem eingebetteten bauelement sowie verfahren zum einbetten zumindest eines bauelements in einem leiterplattenelement
DE69737248T2 (de) Verfahren zum Einkapseln einer integrierten Halbleiterschaltung
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE19746893B4 (de) Optoelektronisches Bauelement mit Wärmesenke im Sockelteil und Verfahren zur Herstellung
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE3814469C2 (de)
DE112005000952T5 (de) Elektronik-Modul und Verfahren zur Herstellung desselben
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE19723202A1 (de) Rißfestes Halbleiterbauteil sowie Herstellungsverfahren und Herstellungsgerät hierfür
DE69737320T2 (de) Halbleitervorrichtung
DE3810899C2 (de)
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE19736139B4 (de) Leiterplatte
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE102006017115B4 (de) Halbleiterbauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
EP1065624B1 (de) Chipmodul zum Einbau in einen Chipkartenträger
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente
DE102013214730B4 (de) Elektronische Schaltung und Herstellungsverfahren dafür
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE19745243B4 (de) Verfahren zum Herstellen eines mit Harz verschlossenen Halbleiterbauelements und Prägevorrichtung dafür
DE102006045415A1 (de) Bauelementanordnung mit einem Träger
WO2000025359A1 (de) Verfahren zur herstellung eines ic-bauelements
DE102005023949A1 (de) Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase