WO1999065107A1 - Dispositif d'antenne reseau a commande de phase - Google Patents

Dispositif d'antenne reseau a commande de phase Download PDF

Info

Publication number
WO1999065107A1
WO1999065107A1 PCT/JP1999/003083 JP9903083W WO9965107A1 WO 1999065107 A1 WO1999065107 A1 WO 1999065107A1 JP 9903083 W JP9903083 W JP 9903083W WO 9965107 A1 WO9965107 A1 WO 9965107A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase
phase shift
array antenna
layer
phased array
Prior art date
Application number
PCT/JP1999/003083
Other languages
English (en)
French (fr)
Inventor
Shuguang Chen
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to AU40612/99A priority Critical patent/AU4061299A/en
Publication of WO1999065107A1 publication Critical patent/WO1999065107A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/18—Phase-shifters
    • H01P1/185—Phase-shifters using a diode or a gas filled discharge tube
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them

Definitions

  • the present invention relates to a phased array antenna device that controls a signal by a phase shifter and supplies the signal to a radiating element.
  • a phased array antenna is an antenna that scans a radiation beam by electronically changing the phase of signals supplied to multiple radiating elements.
  • a radiation beam refers to an electromagnetic wave radiated from an antenna in a desired direction.
  • a phased array antenna is fixed on the ground or mounted on a mobile object and used for satellite communications and satellite broadcast reception.
  • a signal for exciting each radiating element is supplied from a feeder, distributed to a plurality of phase shifters connected to each radiating element by a distributor, and supplied to each radiating element via each phase shifter. You. Controlling each phase shifter changes the excitation phase of each radiating element. Each radiating element radiates a phase according to the excitation phase. Therefore, by controlling each phase shifter so that the radiation from each radiating element generates an isophase plane, a radiation beam can be formed in a direction perpendicular to the isophase plane.
  • ferrite phase shifters have been widely used as phase shifters in this type of phased array antenna.
  • This ferrite phase shifter controls the direction and magnitude of the ferrite magnetization to obtain the required phase shift amount.
  • a digital phase shifter in a ferrite phase shifter, can be constructed by cascading unit phase shifters with phase shift amounts of 180 °, 90 °, 45 °, and so on.
  • the phase shift amount can be changed in multiple steps in the minimum unit phase shift amount step by the combination of the excitation of each unit phase shifter. Therefore, by using this ferrite phase shifter, one step of scanning of the phased array antenna can be reduced.
  • ferrite phase shifters are large in size. For this reason, using a ferrite phase shifter has the disadvantage of increasing the size of the device.
  • phased array antenna using a PIN diode phase shifter has been proposed.
  • a PIN diode exhibits an impedance close to a short circuit when the polarity of the applied bias voltage is in the forward direction, and exhibits an impedance close to open when the polarity of the applied bias voltage is in the reverse direction.
  • a PIN diode phase shifter has a circuit in which a PIN diode is connected to a strip line through which a signal flows, and a phase difference is generated between signals passing through the strip line under two bias states of a PIN diode. It was done.
  • the scanning range of the radiation beam is determined by the interval at which each radiation element is installed.
  • the wavelength of radio wave used g in order to obtain a practical scanning range is set to 0.5 to 0.
  • About 6 lambda beta generally the element spacing.
  • each PIN diode phase shifter is formed on a dielectric substrate disposed below the corresponding radiating element. For this reason, the space in which the PIN diode phase shifter can be formed is determined by the element spacing of each radiating element.
  • a certain space is required to form a phase shift circuit that constitutes one bit of the PIN diode phase shifter. For example, when forming a PIN diode phase shifters in the low dielectric constant of the dielectric substrate, 0 element spacing of each radiating element. 5-0. When 6 lambda 8, most of the 2-bit PI New Daiodo phase shifter Can only be formed.
  • the number of bits of the PI ⁇ diode phase shifter is limited.
  • a ferrite phase shifter is used as the phase shifter, it is possible to reduce one step of scanning of the radiation beam.For this reason, when a PIN diode phase shifter is used, There is a problem that one scanning step cannot be reduced. Was.
  • the present invention has been made to solve such a problem, and an object of the present invention is to provide a small-sized phased array antenna device that enables fine beam scanning without narrowing a scanning range of a radiation beam. is there. Disclosure of the invention
  • a phased array antenna device includes a radiating element layer (4 1) on which a plurality of radiating elements (1, 1, 1, 1, 1-2) are formed; Phase shifter coupled to the elements to control the phase of the signal supplied to each radiating element
  • phase control layer having a plurality of phase control layers, and each phase shifter has at least one phase shift circuit (2a , 2b, 2c, 2d), and the phase control layer includes a plurality of layers (45, 49, 245, 245a, 245a) on which at least one phase shift circuit is respectively formed.
  • the phase control layer includes a plurality of layers (45, 49, 245, 245a, 245a) on which at least one phase shift circuit is respectively formed.
  • phase control layer multilayer By making the phase control layer multilayer, it is possible to secure a space where each phase shifter can be formed without depending on the element spacing of each radiating element. Therefore, even if a phase shifter having a small size is used, the number of phase shift circuits constituting each phase shifter can be increased without increasing the element spacing of each radiating element, and the number of bits of each phase shifter can be increased. Can be increased. As a result, a small-sized phased array antenna device enables fine beam scanning without narrowing the radiation beam scanning range.
  • phase shift circuit is a distributed constant line (61a, 61b) through which a signal flows, and a distributed constant circuit (62a, 62) that changes the susceptance of the distributed constant line.
  • phase shift circuit 62b, 62c, 62d
  • switch elements 64a, 64b, 64c, 64d
  • Each phase shifter includes n phase shifters (n is an integer of 2 or more). Is also good. As n increases, the number of bits of the phase shifter increases, and fine beam scanning becomes possible.
  • the phase shift amount of each phase shift circuit included in the phase shifter may be set to 2 ⁇ 21 (i is an integer different from 1 to n).
  • phase shift circuit included in each phase shifter is formed in each layer (45, 49) constituting the phase control layer.
  • layer (45, 49) constituting the phase control layer.
  • each of the phase shifters coupled to each of the radiating elements may be the same phase shifter including the same number of phase shift circuits. As a result, a radiation beam can be accurately formed in a desired direction.
  • each radiating element may be arranged two-dimensionally. This allows the radiation beam to be scanned two-dimensionally.
  • each radiating element may be regularly arranged. Since the position of all radiating elements is involved in the control of each phase shifter, the regular arrangement of each radiating element simplifies the control of the phase shifter.
  • each phase shifter may be provided for each radiating element.
  • each of the layers (45, 49) constituting the phase control layer defines a plurality of phase shifter forming regions (31) defined by the element spacing of each radiating element and corresponding to each radiating element.
  • Each phase shift circuit may be formed in a phase shifter forming area corresponding to each radiating element coupled to each phase shift circuit.
  • each phase shift circuit is composed of a distributed constant line, a distributed constant circuit, and a switch element
  • the phase shift circuit is connected to the input side of each switch element of each phase shift circuit and is held as input data by a timing signal (12).
  • Multiple data latch cycles to rewrite data Paths (4a, 4b, 4c, 4d), and the same timing signal is applied to all data latch circuits, whereby the data latch circuits are formed on the phase control layer in synchronization with the timing signal.
  • An external voltage (14a, 14b, 14c, 14d) may be applied to all switch elements simultaneously.
  • the phase shift amounts of all the phase shifters can be changed at the same time, so that the radiation directions of all the radiating elements can be switched simultaneously. '
  • each data latch circuit may be arranged in a matrix on each layer constituting the phase control layer.
  • the number of wirings for sending a control signal to each data latch circuit can be reduced.
  • each data latch circuit may be formed integrally with each distributed constant line and each phase shift circuit on each layer constituting the phase control layer.
  • the above-described phased array antenna device includes a first shielding plate (21) disposed between the radiating element layer and the phase control layer and shielding electromagnetic waves, and a first shielding plate formed on the first shielding plate.
  • a plurality of first coupling means (22a, 22b, 22c) for electromagnetically coupling the radiating element and each phase shifter, respectively, are arranged between the layers constituting the phase control layer.
  • each of the first coupling means and each of the second coupling means are composed of a coupling hole (22a, 22b), a coupling probe (22b, 22b) and a coupling through hole (22c, 22c). It may be composed of any one of 22 c). If the first and second connecting means are formed as connecting holes, they can be easily formed. If the first and second coupling means are coupling probes, the energy loss of the signal can be reduced.
  • Each phase shift circuit is composed of a distributed constant line, a distributed constant circuit, and a switch element.
  • a first shielding plate disposed between the radiating element layer and the phase control layer and shielding electromagnetic waves, and each radiating element and each phase shifter formed on the first shielding plate are electromagnetically coupled to each other.
  • first and second coupling means may be arranged at a position on the distributed constant line separated by a quarter wavelength or in the vicinity of this position.
  • the above-mentioned phased array antenna device includes a third shielding plate (25) that is closely attached to the surface of the phase control layer on a side different from the radiating element layer side and shields electromagnetic waves; A fourth shielding plate (27) which is arranged in parallel and shields electromagnetic waves; and a power supply means (29) provided on the fourth shielding plate and emitting electromagnetic waves between the third and fourth shielding plates.
  • a plurality of third coupling means (2) provided on the third shielding plate for each phase shifter and extracting electromagnetic waves radiated from the feeding means and propagating between the third and fourth shielding plates by electromagnetic coupling. 6a, 26b), and the electromagnetic wave extracted by each third coupling means may be supplied to each radiating element via each phase shifter. Since the energy loss when the electromagnetic wave propagates between the third and fourth shielding plates is small, the energy loss of the signal supplied to the radiating element can be reduced.
  • each third binding means may consist of a binding hole (26a) or a binding probe (26b). If the third coupling means is a coupling hole, it can be easily formed. Further, if the third coupling means is a coupling probe, the energy loss of the signal can be reduced.
  • Each phase shift circuit is composed of a distributed constant line, a distributed constant circuit, and a switch element, and each layer constituting the phase control layer is formed on a dielectric layer (44, 46, 48, 50), respectively.
  • the switch element included in each phase shift circuit is composed of an electrode (91) formed on the dielectric layer and a support member (93) formed on the dielectric layer.
  • a micro movable element (92) formed of a conductor and arranged at a position facing the electrode and the distributed constant circuit, and an external voltage (14a, 1 By selectively applying 4b, 14c, and 14d), the micro movable element is connected to the distributed constant circuit at high frequency. Since this switch element operates with low power, it is possible to reduce the power consumption by the switch element of the phase shifter. '
  • the micro mover may include a dielectric film (94) formed on a surface facing the electrodes and the distributed constant circuit.
  • the above-mentioned dielectric layer may be formed of glass or Teflon. This can reduce the energy loss of the signal and the manufacturing cost of the phased array antenna device.
  • each layer constituting the phase control layer is defined by a plurality of phase shifter forming regions corresponding to each radiating element and defined by the element spacing of each radiating element. (3 1), and the phase shifter (2-1) coupled to one radiating element (111) of each radiating element is a layer shifter constituting a phase control layer.
  • phase shifter formed over a phase shifter forming area corresponding to one radiating element (1-1) in (24 5) and a phase shifter forming area adjacent to this phase shifter forming area.
  • Phase shifter coupled to another radiating element (1-1-2) adjacent to (1-1-1)
  • phase shifter (2-2) is a phase shifter forming region corresponding to another one radiation element (112) in another layer (249) constituting the phase control layer, and the phase shifter forming region. It may be formed so as to extend over the adjacent phase shifter forming region. As a result, the space for forming one phase shifter in each layer is widened, so that the phase shifter can be formed without breaking the best shape of the phase shifter. For this reason, the degree of integration of the phase shifter is increased, so that the phased array antenna device can be downsized.
  • each phase shifter may be formed over a plurality of layers (245a, 245b, or 249a, 249b) among the layers constituting the phase control layer. This further increases the space in which each phase shifter can be formed, so that the number of bits of each phase shifter can be increased and fine beam scanning can be performed.
  • first element disposed between the radiating element layer and the phase control layer and shielding electromagnetic waves.
  • first coupling means (22b) formed on the first shielding plate and electromagnetically coupling each radiating element and each phase shifter.
  • a second shielding plate (23, 223, 225, 245) disposed between the layers (245, 245a, 245b, 249, 249a, 249b) constituting the phase control layer and shielding electromagnetic waves. 227) and a plurality of second coupling means (24b) formed on the second shielding plate and electromagnetically coupling the respective layers constituting the phase control layer.
  • One configuration example of the first coupling means and each of the second coupling means is a coupling probe (22b, 24b).
  • each third binding means is a binding probe (26b).
  • FIG. 1 is a block diagram showing a configuration of a first embodiment of a fuse array antenna device according to the present invention.
  • FIG. 2 is an exploded view showing the structure of the antenna unit.
  • FIG. 3A is an overall cross-sectional view of the antenna unit
  • FIG. 3B is a local enlarged cross-sectional view of the antenna unit.
  • Fig. 4 (A) is a local enlarged cross-sectional view showing the structure of the antenna unit when the coupling probe is used
  • Fig. 4 (B) is a local enlarged cross-section showing the structure of the antenna unit when the coupling through hole is used.
  • Fig. 5 (A) is a circuit configuration diagram of one unit constituting the first phase shift circuit layer.
  • 5 (B) is a circuit configuration diagram of one unit constituting the second phase shift circuit layer.
  • FIG. 6 is a sectional view showing the positional relationship between the strip line and the coupling holes.
  • FIG. 7 is a block diagram showing one configuration example of the TFT circuit formed in the first phase shift circuit layer.
  • FIG. 8 is a block diagram showing the configuration of the double latch circuit.
  • FIG. 9A is a timing chart of the signal of the signal line
  • FIG. 9B is a timing chart of the scanning pulse of the scanning line
  • FIG. 9C is a control signal output from the data latch circuit 81.
  • FIG. 9D is a timing chart of a timing signal
  • FIG. 9E is a timing chart of a driving voltage output from the data latch circuit 4a.
  • FIG. 10 is a block diagram showing another configuration example of the TFT circuit formed in the first phase shift circuit layer.
  • FIG. 11 is a perspective view showing the structure of a micromachine switch formed on the second phase shift circuit layer.
  • FIG. 12 is a plan view of the micromachine switch shown in FIG.
  • FIG. 13A is a cross-sectional view showing the open state of the micromachine switch shown in FIG. 11, and FIG. 13B is a cross-sectional view showing the closed state of the micromachine switch shown in FIG.
  • FIG. 13C is a cross-sectional view showing another example of the configuration of the micromachine switch shown in FIG.
  • FIG. 14 is a block diagram showing the configuration of the second embodiment of the phased array antenna device according to the present invention.
  • FIG. 15 (A) is a circuit configuration diagram of one unit that constitutes the first phase shift circuit layer
  • Fig. 15 (B) is a circuit configuration diagram of one unit that constitutes the second phase shift circuit layer It is.
  • FIG. 16 is a block diagram showing a configuration example of a TFT circuit formed in a first phase shift circuit layer of the frozen array antenna device shown in FIG.
  • FIG. 17 is a sectional view of an antenna unit showing a configuration of a third embodiment of a phased array antenna device according to the present invention.
  • FIG. 18 is a circuit configuration diagram of one unit constituting the first phase shift circuit layer.
  • FIG. 19 is a diagram showing another configuration of the phased array antenna apparatus shown in FIG. It is sectional drawing of an antenna part.
  • FIG. 1 is a block diagram showing a configuration of a first embodiment of a phased array antenna device according to the present invention.
  • the phased array antenna apparatus shown in FIG. 1 has M (M is plural) radiating elements 1, each radiating element 1 is connected to a phase shifter 2, and each phase shifter 2 is divided and mixed.
  • Each phase shifter 2 includes a plurality of phase shift circuits.
  • Each phase shifter 2 shown in FIG. 1 includes two phase shift circuits 2a and 2b.
  • Each phase shifter 2 is a digital phase shifter, and each phase shift circuit 2a, 2b constitutes one bit of the phase shifter 2.
  • the phase shift circuit 2a of each phase shifter 2 is connected to a thin film transistor (hereinafter abbreviated as TFT) circuit 6a for driving the phase shift circuit 2a.
  • the phase circuit 2b is connected to a TFT circuit 6b for driving the phase shift circuit 2b. Further, the TFT circuits 6 a and 6 b are connected to the control device 8.
  • the TFT circuit 6a is composed of M data latch circuits 4a provided for each phase shift circuit 2a and one data distribution circuit 5a. Each phase shift circuit 2a is connected to each data latch circuit 4a, and each data latch circuit 4a is connected to a data distribution circuit 5a.
  • the TFT circuit 6b is composed of M data latch circuits 4b and one data distribution circuit 5b, and each phase shift circuit 2b is connected to each data latch circuit 4b. Each data latch circuit 4b is connected to a data distribution circuit 5b.
  • control device 8 includes each data distribution circuit 5a, 5b and each data latch circuit 4a, 4b and connected to.
  • each of the phase shift circuits 2a and 2b has a microwave switch (switch element), and each of the data latch circuits 4a and 4b has a microphone of each of the phase shift circuits 2a and 2b. Each is connected to a mouth wave switch.
  • the radiating element 1, the phase shifter 2, the distributor / synthesizer 3, and the TFT circuits 6a and 6b constitute an antenna unit 7.
  • the control device 8 calculates the optimum amount of phase shift for directing the radiation beam in a desired direction for each radiation element 1, and as control signals 11a and 11b, the data distribution circuits 5a and 5b. Output to each. Further, the controller 8 outputs a timing signal 12 for switching the beam direction to each of the data latch circuits 4a and 4b.
  • the data distribution circuit 5a outputs a control signal 13a to each data latch circuit 4a based on the control signal 11a.
  • Each data latch circuit 4a supplies a drive voltage 14a to each phase shift circuit 2a based on the control signal 13a in synchronization with the timing signal 12.
  • the data distribution circuit 5b outputs a control signal 13b to each data latch circuit 4b based on the control signal 11b.
  • Each data latch circuit 4b supplies a drive voltage 14b to each phase shift circuit 2b based on the control signal 13b in synchronization with the timing signal 12.
  • the divider / combiner 3 distributes a high-frequency signal for exciting each radiating element 1 and outputs it to each phase shifter 2.
  • the amount of phase shift is set by the drive voltages 14a and 14b supplied from the data latch circuits 4a and 4b, and the phase of the high-frequency signal is changed by the amount of phase shift. It is supplied to each radiating element 1 respectively.
  • Each radiating element 1 radiates a phase according to the supply potential phase.
  • Each phase shifter 2 may include an amplifier for amplifying a high-frequency signal supplied to each radiating element 1.
  • the c- control device 8 which describes the operation of the phased array antenna apparatus shown in FIG. 1, controls the radiated beam to a desired direction based on the preset position of the radiating element 1 and the frequency to be used. Calculate the optimal phase shift amount for each of the M radiating elements with 2-bit precision for each of the M radiating elements, and use them as the control signals 11a and 11b. Output to the data distribution circuits 5a and 5b, respectively.
  • the control signal 11a is distributed and supplied to each data latch circuit 4a as a control signal 13'a by the data distribution circuit 5a.
  • the control signal 11b is distributed and supplied to each data latch circuit 4b as the control signal 13b by the data distribution circuit 5b.
  • the direction of radiation of the radiating elements 1 has to be switched for all the radiating elements 1 of the antenna unit 7 at once, instead of being switched one by one for each radiating element 1. Therefore, the data latch circuits 4a and 4b rewrite the held data into control signals 13a and 13b, which are input data, in synchronization with the timing signal 12 for switching the beam direction. Then, based on the held data (control signals 13a, 13b), the drive voltages 14a, 14b are simultaneously applied to the microphone mouth-wave switches of the phase shift circuits 2a, 2b. I do.
  • phase shift circuits 2a and 2b including the microwave switch are turned on.
  • the phase shift amount of the phase shifter 2 is set according to which of the phase shift circuits 2 a and 2 b (that is, which bit of the phase shifter 2) is turned on.
  • Each phase shifter 2 feeds each radiating element 1 by changing the phase of the high-frequency signal by the phase shift amount set in this way. Since each radiating element 1 emits a radiation having a phase corresponding to the feeding phase, the radiation forms an equiphase plane, and a radiation beam is formed in a direction perpendicular to the isophase plane.
  • each phase shifter 2 is provided for each radiating element 1.
  • one phase shifter 2 may be provided for a plurality of radiating elements 1.
  • a high-frequency signal whose phase is controlled by one phase shifter 2 is distributed and supplied to a plurality of radiating elements 1.
  • FIG. 2 is an exploded view showing the structure of the antenna unit 7.
  • Figure 3 3A is an overall cross-sectional view of the antenna unit 7, and
  • FIG. 3B is a partially enlarged cross-sectional view of the antenna unit 7.
  • the antenna section 7 has a multilayer structure as shown in FIG. That is, the radiating element layer 41, the first dielectric layer 42, the first electromagnetic coupling layer 43, the second dielectric layer 44, the first phase shift circuit and the TFT circuit layer (hereinafter referred to as phase shift Circuit ⁇ TFT circuit layer is abbreviated as phase shift circuit layer) 45, third dielectric layer 46, second electromagnetic coupling layer 47, fourth dielectric layer 48, second The phase shift circuit layer 49, the fifth dielectric layer 50, and the third electromagnetic coupling layer 51 are formed in close contact with each other in this order.
  • Each of the above layers 41 to 51 is formed by a photolithography technique, an etching technique, a printing technique, or the like during the process, and is multi-layered by lamination or adhesion.
  • the radiating element layer 41 is formed on one side of the first dielectric layer 42
  • the first phase shift circuit layer 45 is formed on one side of the third dielectric layer 46 by a printing technique or the like.
  • a radial waveguide 52 for power supply is arranged below the third electromagnetic coupling layer 51.
  • Each of the above layers 4:! To 5 1 and the radial waveguide 52 have the same shape and the same size. In Figure 2, all are square, but they may be circular or polygonal such as hexagonal.
  • the first phase shift circuit layer 45 and the second phase shift circuit layer 49 are collectively called a phase control layer. Since each phase shifter 2 shown in FIG. 1 includes two phase shift circuits 2a and 2b, the phase control layer correspondingly has two phase shift circuit layers 45 and It has 4 9. Therefore, when each phase shifter 2 includes three or more phase shift circuits, three or more phase shift circuit layers may be included in the phase control layer.
  • the radiating element layer 41 is configured such that the M radiating elements 1 shown in FIG. 1 are arranged in a plane. Each radiating element 1 is arranged in a lattice. However, the radiating elements 1 may be arranged in a triangular arrangement or concentric circles.
  • each radiating element 1 may be arranged one-dimensionally.
  • each radiating element 1 can be arranged irregularly. But each phase shifter The control of (2) involves the positions of all radiating elements (1). Therefore, by arranging the radiating elements 1 regularly, the control of the phase shifter 2 is simplified.
  • each radiating element 1 is set to about 0.5 g to 0.6; g ( ⁇ ⁇ is the wavelength of the radio wave used). As a result, the scanning range of the radiation beam is widened to such an extent that there is no practical problem.
  • dielectrics having a relative dielectric constant of about 2 to 5 are used.
  • glass or Teflon can be used.
  • Dielectrics with a low dielectric constant are inexpensive and have the characteristic of low dielectric loss (tanS).
  • the first to fifth dielectric layers 42, 44, 46, 48, 50 may be made of a dielectric having a high dielectric constant, such as gallium arsenide, silicon, or alumina ceramic.
  • the first phase shift circuit layer 45 is composed of a strip line through which a high-frequency signal flows (see FIG. 5), one phase shift circuit 2a of each phase shifter 2 shown in FIG. 1, and a TFT circuit 6a. Have been.
  • the same number of phase shift circuits 2a and data latch circuits 4a as the radiating elements 1 in the radiating element layer 41 are formed.
  • the area where each phase shift circuit 2 a is formed is defined by the element spacing of each radiating element 1 formed on the radiating element layer 41. This region is called a phase shifter forming region 31.
  • the first phase shift circuit layer 45 has a phase shifter forming area 31 corresponding to each radiating element 1.
  • Each phase shift circuit 2a is formed in a phase shifter forming region 31 corresponding to the radiating element 1 coupled to the phase shift circuit 2a.
  • the second phase shift circuit layer 49 includes a strip line, the other phase shift circuit 2b of each phase shifter 2, and the TFT circuit 6b. Similarly to the first phase shift circuit layer 45, the second phase shift circuit layer 49 also has a phase shifter forming area 31 corresponding to each radiating element 1. b is formed in the phase shifter forming region 31 corresponding to each radiating element 1.
  • the first electromagnetic coupling layer 43 includes a conductor plate (first shielding plate) 21 and a plurality of coupling holes (first coupling means) 22 a formed in the conductor plate 21. Been W
  • each coupling hole 22a has a rectangular shape.
  • the connection hole 22a may be a polygon.
  • the second electromagnetic coupling layer 47 includes a conductor plate (second shield plate) 23 and a plurality of coupling holes (second coupling means) 24 a formed in the conductor plate 23. It is composed of
  • the third electromagnetic coupling layer 51 includes a conductor plate (third shield plate) 25 and a plurality of coupling holes (third coupling means) 26 a formed in the conductor plate 25. It is composed of The coupling holes 24a and 26a are formed in the same manner as the coupling holes 22a.
  • first to third shielding plates flat plates having an action of shielding electromagnetic waves are used as the first to third shielding plates.
  • first and second shield plates a flat plate formed by a radio wave absorber can be used.
  • Each radiation element 1 of the radiation element layer 41 and each phase shift circuit 2a of the first phase shift circuit layer 45 are electromagnetically coupled by each coupling hole 22a of the first electromagnetic coupling layer 43.
  • each phase shift circuit 2a of the first phase shift circuit layer 45 and each phase shift circuit 2b of the second phase shift circuit layer 49 are defined by each coupling hole of the second electromagnetic coupling layer 47. It is electromagnetically coupled by 24a.
  • each phase shift circuit 2 b of the second phase shift circuit layer 49 and the radial waveguide 52 are electromagnetically coupled by each coupling hole 26 a of the third electromagnetic coupling layer 51.
  • the conductor plate 23 of the second electromagnetic coupling layer 47 is grounded, and the conductor plate 23 has through holes provided in the third and fourth dielectric layers 46, 48 as appropriate.
  • the first and second phase shift circuit layers 45, 49 are grounded via the circuit.
  • Radiating element 1, coupling hole 22a, phase shift circuit 2a, data latch circuit 4a, coupling hole 24a, phase shift circuit 2b, data latch circuit 4 formed on each of the above layers 4 1 to 51 b and the coupling hole 26a each constitute one unit.
  • the radial waveguide 52 includes a cylindrical ring 28 having a rectangular cross section and a bottom plate (fourth shielding plate) 27.
  • the ring 28 and the bottom plate 27 are both formed of a conductive member so as to shield electromagnetic waves.
  • it is formed of a metal or a material obtained by applying a metal plating or the like to an engineer.
  • the bottom plate 27 is arranged parallel to the conductor plate 25 of the third electromagnetic coupling layer 51, and the conductor plate 25 and the bottom plate 27 are both end surfaces of the ring 28.
  • the inside of the radial waveguide 52 may be filled with a dielectric.
  • the distributor / synthesizer 3 shown in FIG. 1 corresponds to a combination of the third electromagnetic coupling layer 51 and the radial waveguide 52.
  • a coaxial feeder (feeder) 29 is arranged at the center of the bottom plate 27 of the radial waveguide 52.
  • the coaxial power supply portion 29 penetrates the bottom plate 27, and one end of the coaxial power supply portion 29 is 0.1 to 0.5 from the surface of the bottom plate 27 (the surface on the third electromagnetic coupling layer 51 side). protrudes by a length of lambda g, the other end is connected to the coaxial connector 3 0 on the back surface of the bottom plate 2 7 (surface not the third electromagnetic coupling layer 5 1 side).
  • FIGS. 3 (A) and 3 (B) The arrows shown in Figs. 3 (A) and (B) indicate the traveling direction of the high-frequency signal.
  • the high-frequency signal is radiated from the coaxial feeder 29 as an electromagnetic wave, and propagates inside the radial waveguide 52 (between the conductor plate 25 and the bottom plate 27) in the direction indicated by the arrow in FIG.
  • the energy loss of the electromagnetic wave at this time is small.
  • the electromagnetic wave propagating inside the radial waveguide 52 is coupled to the second phase shift circuit layer 49 via the coupling hole 26 a formed in the third electromagnetic coupling layer 51.
  • the coupling amount of the high-frequency signal coupled to each coupling hole 26a can be adjusted.
  • the high-frequency signal coupled to the second phase shift circuit layer 49 undergoes a predetermined phase delay by the phase shift circuit 2b. Thereafter, the high-frequency signal is coupled to the first phase-shift circuit layer 45 via the coupling hole 24a formed in the second electromagnetic coupling layer 47.
  • the high-frequency signal coupled to the first phase shift circuit layer 45 receives a predetermined phase delay again by the phase shift circuit 2a. Thereafter, the high-frequency signal is coupled to the radiating element layer 41 via the coupling hole 22a formed in the first electromagnetic coupling layer 43, and is radiated from the radiating element 1.
  • the second phase shift circuit layer 49 a high-frequency signal to be supplied to the radiating element 1 is radiated from the entire strip line as an electromagnetic wave. Power, then this electromagnetic Most of the waves are reflected by the conductor plate 23 of the second electromagnetic coupling layer 47 and do not couple to the first phase shift circuit layer 45.
  • the coupling hole 24a By forming the coupling hole 24a at a position described later, only the electromagnetic wave based on the high-frequency signal that has passed through the phase shift circuit 2b is coupled to the first phase shift circuit layer 45. The same applies to the first phase shift circuit layer 45.
  • FIG. 4 (A) is a local enlarged cross-sectional view showing the structure of the antenna section 7 when a coupling probe is used
  • FIG. 4 (B) is a local enlarged view showing the structure of the antenna section 7 when a coupling through hole is used. It is sectional drawing.
  • binding probes 22 b, 24 b, and 26 b can be used as first to third binding means.
  • One end of the coupling probe 2 2b of the first electromagnetic coupling layer 4 3 is connected to the radiating element 1 of the radiating element layer 41, and the other end is connected to the phase shifting circuit 2a of the first phase shifting circuit layer 45. It is connected.
  • One end of the coupling probe 24 b of the second electromagnetic coupling layer 47 is connected to the phase shift circuit 2 a of the first phase shift circuit layer 45, and the other end is connected to the second phase shift circuit layer 49.
  • One end of the coupling probe 26 b of the third electromagnetic coupling layer 51 is connected to the phase shift circuit 2 b of the second phase shift circuit layer 49, and the other end is connected to the radial waveguide 5 b from the conductive plate 25. Protruding into the interior of 2.
  • the coupling amount of the high-frequency signal coupled to the coupling probe 26 b can be adjusted.
  • coupling through holes 22c and 24c can be used as the first and second coupling means.
  • the radiating element 1 of the radiating element layer 41 and the phase shift circuit 2a of the first phase shift circuit layer 45 are coupled by a coupling through hole 22c.
  • the phase shift circuit 2 a of the first phase shift circuit layer 45 and the phase shift circuit 2 b of the second phase shift circuit layer 49 are formed by the coupling through hole 2 Are joined by 4c.
  • the phase shift circuit 2b of the second phase shift circuit layer 49 and the radial waveguide 52 are coupled by the coupling probe 26b.
  • FIGS. 4A and 4B are the same as the corresponding parts of the antenna unit 7 shown in FIG. 3, and the description thereof will be omitted.
  • the coupling means is the coupling holes 22a, 24a, 26a
  • the coupling means is completed only by forming the coupling holes 22a, 24a, 26a in the conductor plates 21, 23, 25.
  • coupling means are the coupling through holes 22c and 24c
  • coupling holes are formed in the conductor plates 21 and 23, and the first to fourth dielectric layers 42 and It is necessary to form coupling through holes 22c and 24c at 44, 46 and 48.
  • the coupling means are coupling probes 22b, 24b, 26b
  • coupling holes are formed in the conductor plates 21, 23, 25, and the first to fifth dielectric layers 42, 44, 46, 48 , 50, and then the connecting probes 22b, 24b, 26b are inserted into the connecting through holes to complete the connecting means.
  • the coupling holes 22a, 24a, and 26a are the easiest to form, and the coupling probes 22b, 24b, and 26b are the most difficult to form.
  • the coupling holes 22a, 24a, and 26a have the largest energy loss of high-frequency signals, and the coupling probes 22b, 24b, and 26b have the least loss.
  • FIG. 5A is a circuit configuration diagram of one unit constituting the first phase shift circuit layer 45
  • FIG. 5B is a circuit configuration diagram of one unit constituting the second phase shift circuit layer 49. It is a figure.
  • FIG. 6 is a cross-sectional view showing the positional relationship between the strip line through which the high-frequency signal flows and the coupling holes 22a, 24a, and 26a.
  • the first phase shift circuit layer 45 includes a strip line, the phase shift circuit 2a shown in FIG. 1, and the TFT circuit 6a, which are shown in FIG. It is formed integrally on the third dielectric layer 46. Then, as shown in Figure 5 (A), One unit is constituted by the line 61a, the phase shift circuit 2a, and the data latch circuit 4a.
  • the strip line 61 a is coupled to the second electromagnetic coupling layer 47 shown in FIG. 2 from a position corresponding to the coupling hole 22 a of the first electromagnetic coupling layer 43 shown in FIG.
  • the printed wiring is formed on the third dielectric layer 46 to a position corresponding to the hole 24a.
  • the coupling hole 22 a is formed on the strip line 61 a separated from the one end of the strip line 61 a by ⁇ ⁇ ⁇ 4. It is located directly above or near the position.
  • the coupling hole 2 4 a is arranged near just below, or just below the position of the other end Karae beta Z 4 spaced strip line 6 1 a strip line 6 1 a.
  • Distributed strip lines such as microstrip lines, triple plate lines, coplanar lines, and slot lines are used for the strip line 61a.
  • the phase shift circuit 2a is constituted by one strip line 62a and two microwave switches.
  • the strip line 62a for example, a distributed constant circuit such as a microstrip line, a triplate line, or a coplanar line is used.
  • a microwave machine switch 64a is used for the microwave switch.
  • phase shift circuit 2a a strip line 61a having a gap is connected by a U-shaped strip line 62a, and one micromachine switch 64a straddles the gap of the strip line 61a.
  • the other microphone opening machine switch 64 a is disposed so as to connect the center of the strip line 62 a to the ground 63 a.
  • This phase shift circuit 2a is called a switched line type.
  • the phase shift circuit 2a is designed so that the amount of phase shift is 180 °.
  • the ground 63 a is connected to the grounded conductor of the second electromagnetic coupling layer 47 shown in FIG. 2 by a through hole appropriately provided in the third dielectric layer 46 shown in FIG. It is connected to plate 23.
  • the two micromachine switches 64a included in the phase shift circuit 2a It is connected to the output side of the data latch circuit 4a arranged nearby.
  • the two micromachine switches 64a are simultaneously operated by the drive voltage 14a output from the data latch circuit 4a to selectively connect the strip lines 61a separated by the gap,
  • the strip line 62a is selectively grounded.
  • the feed phase can be changed by changing the susceptance of the strip line 61a.
  • data latch circuit 4a is arranged near the micromachine switch 64a. Drive 6 4 a.
  • the second phase shift circuit layer 49 includes a strip line, the phase shift circuit 2b shown in FIG. 1, and the TFT circuit 6b, which are shown in FIG. It is formed integrally on the fifth dielectric layer 50. Then, as shown in FIG. 5 (B), one unit is constituted by the strip line 61b, the phase shift circuit 2b, and the data latch circuit 4b.
  • the strip line 61b is connected to the third electromagnetic coupling layer 51 shown in FIG. 2 from a position corresponding to the coupling hole 24a of the second electromagnetic coupling layer 47 shown in FIG.
  • the printed wiring is formed on the fifth dielectric layer 50 up to the position corresponding to the hole 26a.
  • the coupling holes 24 a and 26 a are respectively located from the end of the strip line 61 b; directly above and below the position on the strip line 61 b separated by Ig / 4. Are located in Alternatively, they are arranged immediately above and immediately below.
  • the phase shift circuit 2b includes two strip lines 62b and two micromachine switches 64b.
  • phase shift circuit 2b In the phase shift circuit 2b, one end of each of the two strip lines 6 2b is connected in the middle of the strip line 6 1b, and the two micromachine switches 6 4b are connected to the two strip lines 6 2b, respectively. It is arranged to connect the other end of the line 62b to the ground 63b.
  • This phase shift circuit 2b is called a loaded line type.
  • the phase shift circuit 2b is designed so that the phase shift amount is 90 °.
  • the ground 6 3 b of the second phase-shift circuit layer 49 is also connected to the conductor of the second electromagnetic coupling layer 47 by through holes provided in the fourth dielectric layer 48 shown in FIG. It is connected to plate 23.
  • the two micromachine switches 64b included in the phase shift circuit 2b are connected to the output side of the data latch circuit 4b disposed near them. Other parts are the same as those of the first phase shift circuit layer 45.
  • phase shift circuit 2a when the phase shift amount is large, the switched line type has better characteristics, and when the phase shift amount is small, the loaded line type has better characteristics. For this reason, here, a switched-line type is used for the 180 ° phase-shift circuit 2a and a loaded-line type is used for the 90 ° phase-shift circuit 2b, but a switched-line type is used for the phase-shift circuit 2b. Shapes can also be used. Further, a phase shift circuit other than a switched line type or a loaded line type such as a reflection type may be used for each of the phase shift circuits 2a and 2b.
  • the data latch circuits 4a and 4b respectively apply the driving voltages 14a and 14b to the micromachine switches 64a and 64b, respectively. Thereby, each of the phase shift circuits 2a and 2b can be operated simultaneously, so that the phase shifter 2 can function as a 2-bit digital phase shifter.
  • phase shift circuits 2a and 2b are formed in different layers to constitute a 2-bit digital phase shifter.
  • a digital phase shifter of 3 bits or more can be formed by forming three or more phase shift circuits on different layers.
  • each phase shifter 2 can be formed irrespective of the element spacing of each radiating element 1 formed in radiating element layer 41. For this reason, the number of bits of each phase shifter 2 can be increased without increasing the element spacing of each radiation element 1, so that one step of radiation beam scanning can be performed without narrowing the radiation beam scanning range. Can be smaller.
  • phased array antenna apparatus shown in FIG. 1, even when a digital phase shifter of 3 bits or more is configured, only one phase shift circuit is formed in each phase shifter forming area 31. Is fine. Therefore, a low dielectric constant dielectric can be used for the second to fifth dielectric layers 44, 46, 48, 50. Low dielectric constant dielectrics have low dielectric loss and are inexpensive. Therefore, a digital phase shifter with the same number of bits (3 bits or more) can reduce the energy loss of the high-frequency signal compared to the conventional one, and can be manufactured at low cost.
  • phase shifter 2 When the phase shifter 2 includes n (n is an integer of 2 or more) phase shifters and implements an n-bit digital phase shifter, the phase shift amount of each phase shifter is 1 80 °, 90 °, 45 °, 22.5 ° ⁇ , that is, 2 ⁇ 2 '(i is a different integer from 1 to ⁇ ).
  • the phase shifter 2 may include a phase shift circuit having the same phase shift amount, but the phase shifter 2 is configured by a plurality of phase shift circuits having different phase shift amounts, so that the same phase shift amount is obtained. As compared with the case where the number of phase shift circuits is included, the same number of phase shift circuits can realize many types of phase shift amounts. In other words, since the same type of phase shift can be realized by the small phase shifter 2, the phased array antenna device shown in FIG. 1 can be downsized.
  • FIG. 7 is a block diagram showing a configuration example of the TFT circuit 6a formed on the first phase shift circuit layer 45 shown in FIG.
  • the TFT circuit 6a has M double latch circuits 75a, and each double latch circuit 75a includes one data latch circuit 4a shown in FIG. c
  • Each double latch circuit 75 a is arranged in a matrix as shown in FIG. 7, and is connected to a signal line 73 and a scanning line 74. Further, the signal line 73 is connected to the signal line driving circuit 71, and the scanning line 74 is connected to the scanning line driving circuit 72.
  • FIG. 8 is a block diagram showing the configuration of the double latch circuit 75a shown in FIG.
  • the double latch circuit 75a is composed of two data latch circuits connected in cascade, the latter of which is the data latch circuit 4a shown in FIG.
  • the front-stage data latch circuit 81 and the rear-stage data latch circuit 4a have a D flip-flop. A mouthpiece or the like is used.
  • the input terminal D 1 of the data latch circuit 81 is connected to the signal line 73, and the clock input terminal CK 1 is connected to the scanning line 74.
  • the input terminal D 2 of the data latch circuit 4 a is connected to the output terminal Q 1 of the data latch circuit 81, and the clock input terminal CK 2 is connected to the control device 8 shown in FIG. 1 to switch the beam direction. Timing signal 12 is input.
  • the output terminal Q2 of the data latch circuit 4a is connected to two micromachine switches 64a of the phase shift circuit 2a shown in FIG.
  • the data latch circuit 81 holds the signal input from the signal line 73 in synchronization with the scanning pulse from the scanning line 74.
  • the signal held by the data latch circuit 81 becomes the control signal 13a.
  • the data latch circuit 82 holds the control signal 13a output from the data latch circuit 81 in synchronization with the timing signal 12, and is driven based on the held control signal 13a.
  • the voltage 14a is supplied to the microphone opening machine switch 64a.
  • the data distribution circuit 5a shown in FIG. 1 includes a signal line driving circuit 71, a scanning line driving circuit 72, a signal line 73, a scanning line 74, and M data latch circuits 81. .
  • a signal line driving circuit 71 a scanning line driving circuit 72
  • a signal line 73 a scanning line 74
  • M data latch circuits 81 M data latch circuits 81.
  • FIG. 9 is a timing chart showing the operation of the double latch circuit 75a.
  • FIG. 9 (A) is a timing chart of the signal on the signal line 73
  • FIG. 9 (B) is the scanning pulse of the scanning line 74.
  • 9 (C) is a timing chart of the control signal 13a output from the data latch circuit 81
  • FIG. 9 (D) is a timing chart of the timing signal 12
  • FIG. 9 (E) is This is a timing chart of the drive voltage 14a output from the data latch circuit 4a.
  • the data latch circuit 81 When a scan pulse is applied to the scanning line 74, the data latch circuit 81 holds the logic level of the signal input from the signal line 73. In FIG. 9, when the scan pulse is applied at the point p, the logic level of the signal on the signal line 73 is “H” (FIG. 9 (A)). H ”. Then the signal Even if the logic level of the signal on the line 73 changes, the data latch circuit 81 holds the logic level “H” until the next pulse is applied. During this time, the data latch circuit 81 continues to output the logic level “H” as the control signal 13a to the data latch circuit 4a (FIG. 9 (C)).
  • the data latch circuit 4a When the timing signal 12 is output from the control device 8 to the data latch circuit 4a at the point q, the data latch circuit 4a is output from the data latch circuit 81 in synchronization with the timing signal 12. Holds the logic level “H” of the control signal 13 a and outputs the logic level “H”. This output is applied simultaneously to the two micromachine switches 64a as the drive voltage 14a (FIG. 9 (E)).
  • a data latch circuit 4 that holds the control signal 13 a in synchronization with the timing signal 12 from the control device 8 is provided.
  • the drive voltage 14a can be output to all the phase shift circuits 2a at the same time in synchronization with the timing signal 12.
  • a TFT circuit 6b is also formed on the second phase shift circuit layer 49 shown in FIG. 2, similarly to the first phase shift circuit layer 45. That is, the double latch circuits each including the data latch circuit 4b shown in FIG. 1 are arranged in a matrix, and each double latch circuit is driven by a signal line and a scanning line, and a signal line driving circuit and a scanning line driving circuit. Connected to the circuit.
  • each data line formed on the first and second phase shift circuit layers 45, 49 is By supplying the same timing signal 12 to the switch circuits 4a and 4b, the drive voltages 14a and 2b are simultaneously applied to all the phase shift circuits 2a and 2b formed in the phase control layer. Since 14 b is output, the radiation of all the radiating elements 1 can be switched at the same time.
  • FIG. 10 is a block diagram showing another configuration example of the TFT circuit 6 a formed in the first phase shift circuit layer 45.
  • a 4-bit shift register 76 is provided for each of the four data latch circuits 4a. That is, a shift register 76 is connected to the output side of the data distribution circuit 5a, and a data latch circuit 4a is connected to the output side of the shift register 76 for each bit, and the output of each data latch circuit 4a is connected. Two micromachine switches 64a of the phase shift circuit 2a are connected to the side.
  • the shift register 76 receives a control signal 13a serially from the data distribution circuit 5a and a shift clock signal 15 from the control device 8 shown in FIG. Further, a timing signal 12 is input from the control device 8 to each data latch circuit 4a.
  • the shift register 76 is a serial input / parallel output type shift register, and outputs a serial control signal 13a in parallel to each data latch circuit 4a.
  • Each data latch circuit 4a holds the control signal 13a output from each bit of the shift register 76 in synchronization with the timing signal 12, and based on the held control signal 13a. And outputs the drive voltage 14a to the micromachine switch 64a.
  • a control signal 13a for controlling the driving of the phase shift circuit 2a is serially output from the data distribution circuit 5a to the shift register 76.
  • the shift register 76 receives the shift clock signal 15 and the control signal 13 a Is stored in the first bit. Then, when the next shift clock signal 15 is input, the control signal 13 a stored in the first bit is transferred to the next bit, and a new control signal 13 3 is added to the first bit. Stores a. Similarly, the control signal 13a stored in a certain bit is transferred to the next bit in synchronization with the shift clock signal 15.
  • each data latch circuit 4a When the shift control signal 15 is output four times from the control device 8 and the control signal 13 a in the shift register 76 is updated, the timing signal 12 for switching the beam direction is transmitted from the control device 8. It is output to each data latch circuit 4a. When this timing signal 12 is input, each data latch circuit 4a simultaneously latches the control signal 13a output in parallel from the shift register 76 at that time, and makes each phase shift circuit 2a To output the drive voltage 14a.
  • a TFT circuit 6b including a 4-bit shift register 76 is also formed on the second phase shift circuit layer 49. Therefore, by supplying the same timing signal 12 to each data latch circuit 4a, 4 formed in the first and second phase shift circuit layers 45, 49, the phase control layer The drive voltages 14a and 14b are output simultaneously to all the phase shift circuits 2a and 2b. This makes it possible to switch the radiation of all the radiating elements 1 at the same time.
  • a 4-bit shift register 76 is used for the TFT circuits 6a and 6b.
  • the TFT circuits 6a and 6b are formed using shift registers of other numbers of bits. It may be configured.
  • a modularized IC was used to drive a phase shift circuit. Since this driving IC is modularized for each phase shifter to be driven, a large number of driving ICs were required to realize a high-gain phased array antenna. For this reason, a large space is required for externally mounting these many driving ICs, and the phased array antenna device is large. Was one of the causes.
  • the TFT circuits 6a and 6b for driving the phase shift circuits 2a and 2b are respectively connected to the phase shift circuits 2a and 2b. And are formed integrally. This makes it possible to eliminate a space for arranging the driving IC, so that the size of the phased array antenna device can be reduced.
  • FIG. 11 is a perspective view showing the structure of the micromachine switch 64 b formed on the second phase shift circuit layer 49.
  • the micromachine switch 64 b is composed of an electrode 91, a small movable element 92, and a support member 93.
  • the micro mover 92 and the support member 93 are combined and cantilevered.
  • a strip line 62b and a ground 63b are formed apart from each other.
  • the electrode 91 is formed on the dielectric layer 50 between the strip line 62b and the ground 63b by a printed wiring technique. However, electrode 91 is not in contact with any of stripline 62b and ground 63b.
  • the strip line 62b and the ground 63b are formed at the same height, but the electrode 91 is formed sufficiently lower than the strip line 62b and the ground 63b.
  • micro movable element 92 is formed above the electrode 91 and faces the strip line 62 b, the ground 63 b and the electrode 91.
  • the support member 93 is formed on the dielectric layer 50, and supports the micro movable member 92 in a cantilever manner.
  • the electrode 91 and the micro movable element 92 are formed of a conductor, but the support member 93 may be formed of any of a conductor, a semiconductor, and an insulator.
  • FIG. 12 is a plan view of the micromachine switch 64 b shown in FIG. As shown in FIG. 12, the two micromachine switches 64b are symmetrically arranged with respect to the line of symmetry of the two strip lines 62b. Each electrode 91 included in the two micromachine switches 64b is connected to the output side of one data latch circuit 4b. Pressure) 14 b is supplied.
  • FIG. 13 (A) is a cross-sectional view showing the open state of the micromachine switch 64 b shown in FIG. 11, and FIG. 13 (B) is the closed state of the micromachine switch 64 b shown in FIG. It is sectional drawing which shows a state.
  • FIG. 13C is a cross-sectional view showing another example of the configuration of the micromachine switch 64 b shown in FIG.
  • the data latch circuit 4 b does not apply the drive voltage 14 b to the electrode 91.
  • the small mover 9 2 is above the strip line 6 2 b and the ground 6 3 b and does not contact the strip line 6 2 b and the ground 6 3 b.
  • the micromachine switch 64b is opened.
  • the electrode 91 is formed so as not to contact the strip line 62b and the ground 63b, the strip line 62b is opened. At this time, the susceptance of the strip line 61b does not change, so that the power supply phase to the radiating element 1 does not change.
  • the data latch circuit 4 b applies the drive voltage 14 b to the electrode 91 and the electrode 9 1
  • the drive voltage 14 b applied to the first and second electrodes is about 100 [V] or less.
  • a positive driving voltage 14 is applied to the electrode 91, a positive charge appears on the surface of the electrode 91, and the surface of the small movable element 92 facing the electrode 91 is induced by electrostatic induction. A negative charge appears.
  • an attractive force is generated by the electrostatic force of the positive charge of the electrode 91 and the negative charge of the micro movable element 92. By this attraction, the micro movable element 92 is pulled down toward the electrode 91 as shown in FIG. 13 (B).
  • the micro mover 92 comes into contact with the strip line 62 b and the ground 63 b, so that the micromachine switch 64 b is closed, and the strip line 62 b connects the micro mover 92. High frequency connection to ground 6 3b via. At this time, the susceptance of the strip line 61b changes, so that the power supply phase to the radiating element 1 changes.
  • the height of the electrode 91 is the same as that of the strip line 6 2b and the ground 6 Well below 3b. For this reason, when the micro mover 92 contacts the strip line 62b and the ground 63b, the micro mover 92 does not contact the electrode 91. Further, in the micro machine switch 64 b shown in FIG. 11, the micro movable element 92 is cantilevered by the support member 93, but the micro movable element 92 is supported at both ends. Needless to say, it is good.
  • the micromachine switch 64 b shown in FIG. 11 is an ohmic contact type micromachine switch.
  • the lower surface of the micro movable element 92 that is, Alternatively, a capacitively-coupled micromachine switch using a cantilever in which a dielectric film 94 is formed on the strip line 62b, the ground 63b, and the surface facing the electrode 91 may be used.
  • the driving voltage 14b is applied to the electrode 91, but the output side of the data latch circuit 4b is connected to the micro movable element 92.
  • an electrostatic force may be generated between the electrode 91 and the micro mover 92 by applying the drive voltage 14 b to the micro mover 92.
  • the micromachine switch 64a formed on the first phase shift circuit layer 45 also has the same structure as the micromachine switch 64b described here, and operates in the same manner as the micromachine switch 64b.
  • a PIN diode was used as a microwave switch.
  • the power consumption of the PIN diode is large because the energy loss at the semiconductor junction is large.
  • the micromachine switches 64a and 64b are used as the microwave switches, so that the power consumption in the microphone mouthwave switch is reduced to 1/10. Can be reduced to a degree or less. It is also possible to use a PIN diode as a microwave switch, ignoring the problem of power consumption.
  • FIG. 14 is a block diagram showing the configuration of the second embodiment of the phased array antenna device according to the present invention.
  • the same or corresponding parts as those in FIGS. 1 to 13 are denoted by the same reference numerals, and the description thereof will be omitted as appropriate.
  • Figure 15 and Figure 1 below The same applies to 6.
  • the phased array antenna apparatus shown in FIG. 14 includes a 4-bit digital phase shifter as the phase shifter 102. Therefore, each phase shifter 102 connected to each radiating element 1 includes four phase shift circuits 2a, 2b, 2c, 2d.
  • the cinch circuit 106a includes data latch circuits 4a and 4b provided for each of the phase shift circuits 2a and 2b of each phase shifter 102.
  • the TFT circuit 106b includes data latch circuits 4c and 4d provided for each of the phase shift circuits 2c and 2d of each phase shifter 102.
  • control device 108 calculates an optimal phase shift amount for each of the M phase shifters 102 with 4-bit accuracy.
  • the control device 108 outputs a control signal 111a to the data distribution circuit 105a of the TFT circuit 106a, and outputs a control signal to the data distribution circuit 105b of the TFT circuit 106b. Output 1 1 1 b.
  • Each data latch circuit is based on the control signal 111a.
  • Control signals 13a and 13b are output for 4a and 4b, respectively.
  • the data distribution circuit 105b outputs control signals 13c and 13d to the data latch circuits 4c and 4d, respectively, based on the control signal 111b.
  • Each of the data latch circuits 4a to 4d respectively synchronizes with the timing signal 12 output from the control device 108, and based on the control signals 13a to 13d, the respective phase shift circuits 2a to 2d. Are supplied with drive voltages 14a to 14d, respectively.
  • the phased array antenna device shown in FIG. 14 also has a multilayer structure as shown in FIGS. 2 and 3 (A), like the phased array antenna device shown in FIG.
  • FIG. 15 is a circuit configuration diagram of the first and second phase shift circuit layers 45 and 49 of the phased array antenna apparatus shown in FIG. 14, and
  • FIG. FIG. 15 (B) is a circuit configuration diagram of one unit constituting the second phase shift circuit layer 49.
  • the first phase shift circuit layer 45 includes a strip line 61a, phase shift circuits 2a and 2b shown in FIG. 14, and a TFT circuit 106a. And Figure 1
  • one unit is composed of the strip line 61a, the phase shift circuits 2a and 2b, and the data latch circuits 4a and 4b.
  • This unit 3 is formed in each phase shifter forming region 31 shown in FIG.
  • the phase shift circuit 2a is the same as the phase shift circuit 2a shown in FIG. 5 (A), and is a switched-line type phase shift circuit having a phase shift amount of 180 °.
  • the phase shift circuit 2b is the same as the phase shift circuit 2b shown in FIG. 5 (B), and is a load line type phase shift circuit having a phase shift amount of 90 °.
  • the phase shift circuit 2a and the phase shift circuit 2b are arranged so as to be connected in the middle of the strip line 61a.
  • the data latch circuit 4a is connected to the input side of two micro-machine switches 64a included in the phase shift circuit 2a, and the data latch circuit 4b is connected to the two micro switches included in the phase shift circuit 2b. It is connected to the input side of the micromachine switch 64b.
  • the second phase shift circuit layer 49 includes a strip line 61b, phase shift circuits 2c and 2d shown in FIG. 14, and a TFT circuit 106b. Then, as shown in FIG. 15 (B), one unit is constituted by the strip line 61a, the phase shift circuits 2c and 2d, and the data latch circuits 4c and 4d. This unit is formed for each phase shifter forming region 31 shown in FIG.
  • Both phase shift circuits 2c and 2d are switched line type phase shift circuits similar to phase shift circuit 2b shown in Fig. 5 (B). However, the phase shift amounts of the phase shift circuits 2c and 2d are set to 45 ° and 22.5 °, respectively.
  • the phase shift circuits 2c and 2d are arranged so as to be connected in the middle of the strip line 61d.
  • the data latch circuits 4c and 4d are connected to the input sides of the micromachine switches 64c and 64d of the phase shift circuits 2c and 2d, respectively.
  • FIG. 16 is a block diagram showing a configuration example of the TFT circuit 106 a formed in the first phase shift circuit layer 45.
  • the TFT circuit 106a has M double latch circuits 75a and 75b each.
  • the double latch circuit 75b has the same configuration as the double latch circuit 75a shown in FIG. 8, and each double latch circuit 75b has a data latch circuit 4b shown in FIG. Contains b one by one.
  • the double latch circuit 75a and the double latch circuit 75b form a pair and are arranged in a matrix.
  • Each of the double latch circuits 75a and 75b is connected to the signal line driving circuit 17 It is connected to the scanning drive circuit 17 2.
  • the data distribution circuit 105 a shown in FIG. 14 is composed of a signal line driving circuit 17 1, a scanning line driving circuit 17 2, a signal line 73, a scanning line 74, a double latch circuit 75 a, It is composed of 2 XM data latch circuits 81 included in 75b.
  • a TFT circuit 106 b is formed on the second phase shift circuit layer 49, similarly to the first phase shift circuit layer 45.
  • phase shifter forming regions 31 of each of the first and second phase shift circuit layers 45, 49 are respectively provided with two pieces.
  • the phase shift circuits 2a, 2b and 2c, 2d are formed. Therefore, a digital phase shifter having the same number of bits can be realized with fewer layers than the phased array antenna device shown in FIG.
  • phase shift circuits in each of the phase shifter formation areas 31 of the first and second phase shift circuit layers 45, 49.
  • each phase shifter 2 is located in a phase shifter forming area 31 corresponding to the radiating element 1 coupled to the phase shifter 2. Is formed.
  • each phase shifter 2 may be formed over the phase shifter forming region 31 and the phase shifter forming region 31 adjacent to the phase shifter forming region 31.
  • FIG. 17 is a sectional view of an antenna unit showing a configuration of a third embodiment of a phased array antenna device according to the present invention.
  • FIG. 17 the same or corresponding parts as those in FIGS. See Figure 18 below. The same applies to FIG.
  • the first phase shift circuit layer 2 45 has a phase shifter forming region 31 corresponding to each radiating element 1. The same applies to the second phase shift circuit layer 249.
  • the radiating element 111 is connected to the phase shifter 2 — formed on the first phase shift circuit layer 245 by the coupling probe 2 2 b.
  • the phase shifter 2-1 includes, in the first phase shift circuit layer 245, a phase shifter forming area 31 corresponding to the radiating element 111, and a phase shifter forming area 31.
  • phase shifter 211 is electromagnetically coupled to the radial waveguide 52 by coupling probes 24 b and 26 b.
  • the phase shifter 2-2 coupled to the radiating element 112 includes a second phase shift circuit layer 249.
  • the phase shifter forming region 31 corresponding to the radiating elements 112 and the phase shifter forming region 31 adjacent to the phase shifter forming region 31 are formed.
  • the phase shifter 2-2 is electromagnetically coupled to the radiating element 1-2 by the coupling probes 22b and 24b, and is coupled to the radial waveguide 52 by the coupling probe 26b.
  • FIG. 18 is a circuit configuration diagram of one unit constituting the first phase shift circuit layer 245. As shown in FIG. 18, one unit is constituted by the strip line 61a, the phase shift circuits 2a to 2d, and the data latch circuits 4a to 4d.
  • phase shift circuits 2a to 2d are the same as the phase shift circuits 2a to 2d shown in FIGS. 15 (A) and 15 (B), and the phase shift amounts are 180 ° and 90 °, respectively. °, 45 °, and 22.5 ° phase shift circuits. Since the phase shifter 2-1 is constituted by the phase shift circuits 2a to 2d, it becomes a 4-bit digital phase shifter. Similarly, a 4-bit digital phase shifter is configured for phase shifters 2-2.
  • each of the phase shifters 2-1 and 2-2 is formed over a plurality of adjacent phase shifter forming regions 31. Therefore, in each of the first and second phase shift circuit layers 1 45 and 1 49, a space for forming each of the phase shifters 2-1 and 2-2 can be widened. did Therefore, it is possible to form a 3-bit or more phase shifter 2-1, 2-2 without using a dielectric having a high dielectric constant.
  • the phase shifters 2-1 and 2-2 have the best shape for forming the phase shifters 2-1 and 2-2 compactly.
  • each phase shifter 2-1 and the phase shifters 2-1 and 2-2 can be kept in the best shape.
  • , 2-2 can be formed.
  • the degree of integration of the phase shifters 2-1 and 2-2 is increased, so that the phased array antenna device can be downsized.
  • C Fig. 19 shows another example of the phased array antenna device shown in Fig. 17
  • FIG. 3 is a cross-sectional view of an antenna unit showing a configuration. As shown in FIG.
  • the part 2-1 a and the other part 2-1 b of the phase shifter 2-1 are formed on different phase shift circuit layers 245 a and 245 b, and the phase shifter 2 —
  • the part 2-2a and the other part 2-2b of 2 may be further formed on different phase shift circuit layers 249a and 249b.
  • the number of bits of each of the phase shifters 2-1 and 2-2 can be further increased, so that one step of radiation beam scanning can be reduced.
  • Each of the phase shifters 2-1 and 2-2 has one of a phase shifter forming region 31 corresponding to the radiating elements 1-1 and 112 and one of the adjacent phase shifter forming regions 31. And may be formed over two or more of the adjacent phase shifter forming regions 31.
  • phase shifters 2-1 and 2-2 respectively include a phase shifter forming region 31 corresponding to the radiating elements 11 1 and 1_2, an adjacent phase shifter forming region 31 and an adjacent shifter. It may be formed over the phase shifter forming region 31 further adjacent to the phase shifter forming region 31.
  • reference numerals 221, 223, 225, 227, and 229 denote conductive plates constituting an electromagnetic coupling layer.
  • the phased array antenna device according to the present invention is lightweight and excellent in portability. Therefore, when the present invention is used as an earth station antenna for satellite communication and satellite broadcasting, it is needless to say that the present invention can be used for earth stations fixed on the ground, In this case, it is particularly useful because of its excellent portability.
  • phased array antenna device can also be used as a satellite-mounted antenna mounted on an artificial satellite. Since the weight of the satellite-borne antenna greatly affects the launch cost of the satellite, reduction of the launch cost of the satellite can be expected by installing the lightweight phased array antenna device according to the present invention.

Landscapes

  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Description

明細書 フェーズドアレーアンテナ装置 技術分野
本発明は、 移相器によ て信号を制御してから放射素子に供給するフェーズド アレーアンテナ装置に関する。 背景技術
フェーズドアレーアンテナは、 複数個の放射素子に供給する信号の位相を電子 的に変えることによって、 放射ビームを走査するアンテナである。 放射ビームと は、 アンテナから所望の方向に放射される電磁波のことをいう。 フェーズドアレ 一アンテナは、 地上に固定あるいは移動体に搭載して、 衛星通信および衛星放送 受信に利用される。
各放射素子を励振させるための信号は給電部から供給され、 各放射素子に連な る複数個の移相器に分配器によって分配され、 各移相器を経由して各放射素子に 供給される。 各移相器を制御することによって、 各放射素子の励振位相が変わる。 各放射素子は励振位相に応じた位相の放射をする。 したがって、 各放射素子に よる放射が等位相面を生成するように各移相器を制御することによって、 この等 位相面と垂直な方向に放射ビームを形成することができる。
従来、 この種のフェーズドアレーアンテナには、 移相器としてフェライ ト移相 器が広く用いられていた。 このフェライ ト移相器は、 フェライ トの磁化の方向や 大きさを制御して、 所要の移相量を得るものである。
フェライ ト移相器では、 移相量 1 8 0 ° ， 9 0 ° ， 4 5 ° · · · の単位移相器 を縦続接続することによって、 ディジタル移相器を構成することができる。 すな わち、 各単位移相器の励磁の組合わせによって、 最小単位移相量ステップで移相 量を多段的に変化させることができる。 したがって、 このフェライ ト移相器を使 用することによって、 フェーズドアレーアンテナの走査の 1ステップを小さくす ることができる。 しかし、 フェライ ト移相器は寸法が大きい。 このため、 フェライ ト移相器を使 用すると装置が大型化するという欠点があった。
ところが、 近年、 フェーズドアレーアンテナの小型化の要請が強くなつてきた。 そこで、 この要請に応えるべく、 P I Nダイオード移相器を用いたフェーズドア レーアンテナが提案された。
P I Nダイオードは、 印加されるバイアス電圧の極性が順方向のときは短絡に 近いインピーダンスを示し、 逆方向のときは開放に近いインピーダンスを示す。
P I Nダイォード移相器は、 信号が流れるストリップ線路に P I Nダイォードが 接続された回路を有しており、 P I Nダイオードの 2つのバイアス状態で、 ス ト リップ線路を通過する信号に位相差が生じるようにしたものである。
この P I Nダイォード移相器を用いることによって、 フェーズドアレーアンテ ナを小型化することができる。
ところで、 フェーズドアレーアンテナでは、 放射ビームの走査範囲は、 各放射 素子が設置される間隔で決定される。 素子間隔 （隣接する 2個の放射素子の各中 心間の長さ） が狭いほど走査範囲を広くすることができる。 使用電波の波長をえ g とすると、 実用的な走査範囲を得るために、 素子間隔は一般に 0 . 5〜0 . 6 λ Β 程度に設定される。
一方、 各 P I Nダイオード移相器はそれぞれ、 対応する放射素子の下層に配置 される誘電体基板上に形成される。 このため、 P I Nダイオード移相器を形成す ることができるスペースは、 各放射素子の素子間隔によって決定される。
P I Nダイオード移相器の 1 ビットを構成する移相回路を形成するには、 所定 のスペースが必要である。 例えば、 低誘電率の誘電体基板上に P I Nダイオード 移相器を形成する場合、 各放射素子の素子間隔を 0 . 5〜0 . 6 λ 8 とすると、 高々 2ビットの P I Νダイォード移相器しか形成することができない。
このように、 P I Νダイォード移相器を用いた従来のフェーズドアレーアンテ ナ装置の場合、 P I Νダイオード移相器のビット数が制限される。 上述したよう に、 移相器としてフェライ ト移相器を用いれば放射ビームの走査の 1ステップを 小さくすることが可能であるが、 このような理由から、 P I Nダイオード移相器 を用いた場合、 走査の 1ステップを小さくすることができないという問題があつ た。
本発明はこのような課題を解決するためになされたものであり、 その目的は、 放射ビームの走査範囲を狭めることなく、 細かいビーム走査を可能にする小型の フェーズドアレーアンテナ装置を提供することにある。 発明の開示
このような目的を達成するために、 本発明のフェーズドアレーアンテナ装置は、 複数個の放射素子 （1， 1一 1， 1 - 2) が形成された放射素子層 （4 1 ) と、 各放射素子に結合されて各放射素子に供給される信号の位相を制御する移相器
(2， 2— 1， 2 - 2, 1 0 2) が複数個形成された位相制御層とを有する多層 構造を備え、 各移相器はそれぞれ、 少なく とも 1個の移相回路 （2 a， 2 b, 2 c , 2 d) を含み、 位相制御層は、 少なくとも 1個の移相回路がそれぞれ形成さ れた複数の層 （4 5， 4 9， 24 5， 24 5 a , 24 5 b, 24 9, 24 9 a ,
24 9 b) を有する多層構造を備えることを特徴とする。 位相制御層を多層化す ることによって、 各放射素子の素子間隔に依存せず、 各移相器を形成することが できるスペースを確保することができる。 したがって、 寸法の小さい移相器を使 用しても、 各放射素子の素子間隔を広げずに各移相器を構成する移相回路の数を 増やすことができ、 各移相器のビット数を高めることができる。 この結果、 小型 のフェーズドアレーアンテナ装置で、 放射ビームの走査範囲を狭めることなく、 細かいビーム走査が可能になる。
この場合、 移相回路の一構成例は、 信号が流れる分布定数線路 （6 1 a， 6 1 b) と、 この分布定数線路のサセプタンスを変化させる分布定数回路 （6 2 a，
6 2 b, 6 2 c , 6 2 d) と、 分布定数線路の途中に分布定数回路を選択的に接 続させるスィッチ素子 （64 a， 64 b, 64 c , 64 d) とを備える。 このよ うに移相回路を構成することによって、 移相器を小型化することができる。 そし て、 この移相器を使用することによって、 小型のフェーズドアレーアンテナ装置 を構成することができるとともに、 放射ビームの走査範囲を狭めることなく、 細 かいビーム走査が可能になる。
また、 各移相器はそれぞれ、 移相回路を n個 （nは 2以上の整数） 含んでいて もよい。 nが大きいほど移相器のビット数が大きくなり、 細かいビーム走査が可 能になる。
この場合、 移相器に含まれる各移相回路の移相量をそれぞれ 2 π Ζ 2 1 ( iは 1〜nの互いに異なる整数） としてもよレ、。 このように各移相回路の移相量を設 定することによって、 nビットの移相器を小型化することができ、 ひいてはフエ ーズドアレーアンテナ装置を小型化することができる。
また、 前述したフェーズドアレーアンテナ装置において、 位相制御層を構成す る各層 （4 5， 4 9 ) には、 各移相器に含まれる移相回路が少なく とも 1個ずつ 形成されるようにしてもよレ、。
また、 前述したフェーズドアレーアンテナ装置において、 各放射素子に結合さ れた各移相器はそれぞれ、 同数の移相回路を含む同じ移相器であってもよい。 こ れによって、 所望の方向に精度よく放射ビームを形成することができる。
また、 前述したフェーズドアレーアンテナ装置において、 各放射素子は、 二次 元的に配置されてもよい。 これによつて、 放射ビームを二次元的に走査すること ができる。
また、 前述したフェーズドアレーアンテナ装置において、 各放射素子は、 規則 的に配置されてもよい。 各移相器の制御にはすべての放射素子の位置がかかわつ てくるので、 各放射素子を規則的に配置することによって、 移相器の制御が簡単 になる。
また、 前述したフェーズドアレーアンテナ装置において、 各移相器は、 各放射 素子毎に設けられてもよい。 これによつて、 各放射素子毎に信号の位相を制御す ることができるので、 所望の方向に精度よく放射ビームを形成することができる。 この場合、 位相制御層を構成する各層 （4 5， 4 9 ) はそれぞれ、 各放射素子 の素子間隔によって規定されかつ各放射素子にそれぞれ対応する複数の移相器形 成領域 （3 1 ) を有し、 各移相回路は、 各移相回路に結合された各放射素子に対 応する移相器形成領域に形成されるようにしてもよレ、。
また、 各移相回路が分布定数線路と分布定数回路とスィツチ素子とで構成され る場合、 各移相回路の各スィツチ素子の入力側に接続されかつタイミング信号 ( 1 2 ) によって入力データで保持データを書き換える複数個のデータラッチ回 路 （4 a， 4 b , 4 c , 4 d ) を備え、 すべてのデータラッチ回路には同一のタ ィミング信号が与えられ、 これによつてタイミング信号に同期して位相制御層に 形成されたすベてのスィッチ素子に外部電圧 （ 1 4 a， 1 4 b , 1 4 c , 1 4 d ) が一斉に印加されるようにしてもよレ、。 これによつて、 すべての移相器の移 相量を同時に変えることができるので、 すべての放射素子の放射方向を一斉に切 り替えることができる。 '
この場合、 各データラッチ回路は、 位相制御層を構成する各層にマトリックス 状に配置されてもよい。 これによつて、 各データラッチ回路に制御信号を送る配 線の数を少なくすることができる。
また、 各データラッチ回路は、 位相制御層を構成する各層に各分布定数線路お よび各移相回路とともに一体的に形成されてもよい。 これによつて、 従来外付け されていた移相器の駆動用 I Cを配置するためのスペースを除去することができ るので、 フェーズドアレーアンテナ装置を小型化することができる。
また、 前述したフェーズドアレーアンテナ装置は、 放射素子層と位相制御層と の間に配置されかつ電磁波を遮蔽する第 1の遮蔽板 （2 1 ) と、 この第 1の遮蔽 板に形成されかつ各放射素子と各移相器とをそれぞれ電磁的に結合させる複数個 の第 1の結合手段 （2 2 a， 2 2 b , 2 2 c ) と、 位相制御層を構成する各層の 間に配置されかつ電磁波を遮蔽する第 2の遮蔽板 （2 3 ) と、 この第 2の遮蔽板 に形成されかつ位相制御層を構成する各層を電磁的に結合させる複数個の第 2の 結合手段 （2 4 a， 2 4 b， 2 4 c ) とを更に備えるようにしてもよい。 第 1お ょぴ第 2の結合手段を介して、 位相制御された信号のみを放射素子に結合させる ことができるので、 放射素子から所望の電波を放射させることができる。
この場合、 各第 1の結合手段および各第 2の結合手段は、 結合ホール （2 2 a， 2 2 b ) 、 結合プローブ （2 2 b， 2 2 b ) および結合スルーホール （2 2 c， 2 2 c ) のうちのいずれか 1つで構成されてもよい。 第 1および第 2の結合手段 を結合ホールとすれば、 容易に形成することができる。 また、 第 1および第 2の 結合手段を結合プローブとすれば、 信号のエネルギー損失を少なくすることがで きる。
また、 各移相回路が分布定数線路と分布定数回路とスィツチ素子とで構成され る場合、 放射素子層と位相制御層との間に配置されかつ電磁波を遮蔽する第 1の 遮蔽板と、 この第 1の遮蔽板に形成されかつ各放射素子と各移相器とをそれぞれ 電磁的に結合させる複数個の第 1の結合手段と、 位相制御層を構成する各層の間 に配置されかつ電磁波を遮蔽する第 2の遮蔽板と、 この第 2の遮蔽板に形成され かつ位相制御層を構成する各層を電磁的に結合させる複数個の第 2の結合手段と を更に備え、 各第 1の結合手段および各第 2の結合手段はそれぞれ、 分布定数線 路の端部から信号の 4分の 1波長離間した分布定数線路上の位置またはこの位置 の近傍に配置されるようにしてもよい。 このように第 1およぴ第 2の結合手段を 配置することによって、 信号の反射を抑えることができるので、 信号のエネルギ 一損失を抑えることができる。
また、 前述したフェーズドアレーアンテナ装置は、 放射素子層側と異なる側の 位相制御層の表面に密着配置されかつ電磁波を遮蔽する第 3の遮蔽板 （2 5 ) と、 この第 3の遮蔽板と平行に配置されかつ電磁波を遮蔽する第 4の遮蔽板 （2 7 ) と、 この第 4の遮蔽板に設けられかつ第 3および第 4の遮蔽板の間に電磁波を放 射する給電手段 （2 9 ) と、 第 3の遮蔽板に各移相器毎に設けられかつ給電手段 から放射されて第 3および第 4の遮蔽板の間を伝搬する電磁波を電磁結合により 取り出す複数個の第 3の結合手段 （2 6 a， 2 6 b ) とを更に備え、 各第 3の結 合手段により取り出された電磁波は、 各移相器を介して各放射素子に供給される ようにしてもよい。 電磁波が第 3および第 4の遮蔽板の間を伝搬するときのエネ ルギー損失は小さいので、 放射素子に供給される信号のエネルギー損失を低減す ることができる。
この場合、 各第 3の結合手段は、 結合ホール （2 6 a ) または結合プローブ ( 2 6 b ) で構成されてもよい。 第 3の結合手段を結合ホールとすれば、 容易に 形成することができる。 また、 第 3の結合手段を結合プローブとすれば、 信号の エネルギー損失を少なくすることができる。
また、 各移相回路が分布定数線路と分布定数回路とスィツチ素子とで構成され、 位相制御層を構成する各層がそれぞれ誘電体層 （4 4， 4 6， 4 8， 5 0 ) 上に 形成される場合、 各移相回路に含まれるスィッチ素子の一構成例は、 誘電体層上 に形成された電極 （9 1 ) と、 誘電体層上に形成された支持部材 （9 3 ) によつ て支持されるとともに電極および分布定数回路と対向する位置に配置されかつ導 体によって形成された微小可動子 （9 2) とを備え、 電極または微小可動子に外 部電圧 （1 4 a， 1 4 b, 1 4 c , 1 4 d ) が選択的に印加されることによって 微小可動子が分布定数回路に高周波的に接続される。 このスィツチ素子は少ない 電力で動作するため、 移相器のスィッチ素子による消費電力を低減することがで さる。 '
この場合、 微小可動子は、 電極および分布定数回路と対向する面に形成された 誘電体膜 （94) を備えていてもよい。
また、 前述した誘電体層は、 ガラスまたはテフロンで形成されてもよい。 これ によって、 信号のエネルギー損失と、 フェーズドアレ一アンテナ装置の製造コス トとを低減することができる。
また、 各移相器が各放射素子毎に設けられる場合、 位相制御層を構成する各層 はそれぞれ、 各放射素子の素子間隔によって規定されかつ各放射素子にそれぞれ 対応する複数の移相器形成領域 （3 1 ) を有し、 各放射素子のうちの 1個の放射 素子 （1一 1 ) に結合された移相器 （2— 1 ) は、 位相制御層を構成する一層
(24 5) における 1個の放射素子 （1— 1 ) に対応する移相器形成領域とこの 移相器形成領域に隣接する移相器形成領域とにまたがって形成され、 1個の放射 素子 （1一 1 ) に隣接する他の 1個の放射素子 （1一 2) に結合された移相器
(2 - 2) は、 位相制御層を構成する他の一層 （24 9) における他の 1個の放 射素子 （1一 2) に対応する移相器形成領域とこの移相器形成領域に隣接する移 相器形成領域とにまたがって形成されるようにしてもよい。 これによつて、 各層 において移相器 1個あたりの形成スペースが広くなるので、 移相器の最良の形状 を崩さずに移相器を形成することができる。 このため、 移相器の集積度が上がる ので、 フェーズドアレーアンテナ装置を小型化することができる。
この場合、 各移相器は、 位相制御層を構成する各層のうちの複数の層 （24 5 a , 24 5 b , または 24 9 a , 24 9 b) にわたつて形成されてもよい。 これ によって、 各移相器を形成することができるスペースが更に増えるので、 各移相 器のビット数を高めることができ、 細かいビーム走査が可能になる。
また、 放射素子層と位相制御層との間に配置されかつ電磁波を遮蔽する第 1の 遮蔽板 （2 1， 22 1) と、 この第 1の遮蔽板に形成されかつ各放射素子と各移 相器とをそれぞれ電磁的に結合させる複数個の第 1の結合手段 （22 b) と、 位 相制御層を構成する各層 （245， 245 a, 245 b， 249， 249 a， 2 49 b) の間に配置されかつ電磁波を遮蔽する第 2の遮蔽板 （23, 223, 2 25， 227) と、 この第 2の遮蔽板に形成されかつ位相制御層を構成する各層 を電磁的に結合させる複数個の第 2の結合手段 （24 b) とを更に備えるように この場合、 各第 1の結合手段および各第 2の結合手段の一構成例は、 結合プロ ーブ （ 22 b、 24 b) である。
また、 放射素子層側と異なる側の位相制御層の表面に密着配置されかつ電磁波 を遮蔽する第 3の遮蔽板 （25， 229) と、 この第 3の遮蔽板と平行に配置さ れかつ電磁波を遮蔽する第 4の遮蔽板 （2 7) と、 この第 4の遮蔽板に設けられ かつ第 3および第 4の遮蔽板の間に電磁波を放射する給電手段 （29) と、 第 3 の遮蔽板に各移相器毎に設けられかつ給電手段から放射されて第 3および第 4の 遮蔽板の間を伝搬する電磁波を電磁結合により取り出す複数個の第 3の結合手段 (26 b) とを備え、 各第 3の結合手段により取り出された電磁波は、 各移相器 を介して各放射素子に供給されるようにしてもよい。
この場合、 各第 3の結合手段の一構成例は、 結合プローブ （26 b) である。 図面の簡単な説明
図 1は本発明によるフューズドアレーアンテナ装置の第 1の実施の形態の構成 を示すブロック図である。
図 2はアンテナ部の構造を示す分解図である。
図 3 (A) はアンテナ部の全体断面図であり、 図 3 (B) はアンテナ部の局部 拡大断面図である。
図 4 (A) は結合プローブを用いた場合のアンテナ部の構造を示す局部拡大断 面図であり、 図 4 (B) は結合スルーホールを用いた場合のアンテナ部の構造を 示す局部拡大断面図である。
図 5 (A) は第 1の移相回路層を構成する 1ユニッ トの回路構成図であり、 図 5 (B) は第 2の移相回路層を構成する 1ユニッ トの回路構成図である。
図 6はストリップラインと結合ホールとの位置関係を示す断面図である。 図 7は第 1の移相回路層に形成された T F T回路の一構成例を示すプロック図 である。
図 8は二重ラツチ回路の構成を示すプロック図である。
図 9 (A) は信号線の信号のタイミングチャートであり、 図 9 (B) は走査線 の走査パルスのタイミングチャートであり、 図 9 (C) はデータラッチ回路 8 1 から出力される制御信号のタイミングチャートであり、 図 9 (D) はタイミング 信号のタイミングチャート、 図 9 (E) はデータラッチ回路 4 aから出力される 駆動電圧のタイミングチヤ一トである。
図 1 0は第 1の移相回路層に形成された T F T回路の他の構成例を示すブロッ ク図である。
図 1 1は第 2の移相回路層に形成されたマイクロマシンスィツチの構造を示す 斜視図である。
図 1 2は図 1 1に示されたマイクロマシンスィツチの平面図である。
図 1 3 (A) は図 1 1に示されたマイクロマシンスィッチの開状態を示す断面 図であり、 図 1 3 (B) は図 1 1に示されたマイクロマシンスィッチの閉状態を 示す断面図であり、 図 1 3 (C) は図 1 1に示されたマイクロマシンスィッチの 他の構成例を示す断面図である。
図 1 4は本発明によるフェーズドアレーアンテナ装置の第 2の実施の形態の構 成を示すブロック図である。
図 1 5 (A) は第 1の移相回路層を構成する 1ユニットの回路構成図であり、 図 1 5 (B) は第 2の移相回路層を構成する 1ユニッ トの回路構成図である。 図 1 6は図 1 4に示されたフヱーズドアレーアンテナ装置の第 1の移相回路層 に形成された T F T回路の構成例を示すブロック図である。
図 1 7は本発明によるフェーズドアレーアンテナ装置の第 3の実施の形態の構 成を示すアンテナ部の断面図である。
図 1 8は第 1の移相回路層を構成する 1ュニットの回路構成図である。
図 1 9は図 1 7に示されたフェーズドアレーアンテナ装置の他の構成を示すァ ンテナ部の断面図である。 発明を実施するための最良の形態
以下、 本発明を実施の形態に基づき詳細に説明する。 なお、 以下の説明では、 アンテナが信号を送信する場合について述べるが、 アンテナが信号を受信する場 合でも可逆の理により、 動作原理は本質的に同じであることを予めことわつてお く。
(第 1の実施の形態）
図 1は、 本発明によるフェーズドアレーアンテナ装置の第 1の実施の形態の構 成を示すブロック図である。
図 1に示されたフェーズドアレーアンテナ装置は M個 （Mは複数） の放射素子 1を有しており、 各放射素子 1はそれぞれ移相器 2に接続され、 各移相器 2は分 配合成器 （分配手段） 3に接続されている。
また、 各移相器 2はそれぞれ複数個の移相回路を含んでいる。 なお、 図 1に示 された各移相器 2はそれぞれ 2個の移相回路 2 a， 2 bを含んでいる。 各移相器 2はディジタル移相器であり、 各移相回路 2 a， 2 bがそれぞれ移相器 2の 1ビ ットを構成している。
各移相器 2の移相回路 2 aは、 移相回路 2 a駆動用の薄膜トランジスタ （Thi n Fi lm Transistor；以下、 T F Tと略記する） 回路 6 aに接続され、 各移相器 2の移相回路 2 bは、 移相回路 2 b駆動用の T F T回路 6 bに接続されている。 また、 T F T回路 6 a， 6 bは制御装置 8に接続されている。
T F T回路 6 aは、 各移相回路 2 a毎に設けられた M個のデータラッチ回路 4 aと、 1個のデータ分配回路 5 a とによって構成されている。 各移相回路 2 aは 各データラッチ回路 4 aにそれぞれ接続され、 各データラッチ回路 4 aはデータ 分配回路 5 aに接続されている。 同じく、 T F T回路 6 bは、 M個のデータラッ チ回路 4 bと、 1個のデータ分配回路 5 bとによって構成されており、 各移相回 路 2 bは各データラッチ回路 4 bにそれぞれ接続され、 各データラッチ回路 4 b はデータ分配回路 5 bに接続されている。
また、 制御装置 8は各データ分配回路 5 a， 5 bと各データラッチ回路 4 a， 4 bとに接続されている。
後述するように、 各移相回路 2 a， 2 bはそれぞれマイクロ波スィッチ （スィ ツチ素子） を備えており、 各データラッチ回路 4 a , 4 bは各移相回路 2 a， 2 bのマイク口波スィツチにそれぞれ接続されている。
また、 放射素子 1、 移相器 2、 分配合成器 3および T F T回路 6 a， 6 bは、 アンテナ部 7を構成している。
制御装置 8は、 放射ビームを所望の方向に向けるのに最適な移相量を各放射素 子 1毎に計算し、 制御信号 1 1 a， 1 1 bとして各データ分配回路 5 a， 5 bに それぞれ出力する。 また、 制御装置 8はビーム方向を切り換えるためのタイミン グ信号 1 2を各データラッチ回路 4 a， 4 bに出力する。
データ分配回路 5 aは、 制御信号 1 1 aに基づき、 各データラッチ回路 4 aに 対して制御信号 1 3 aを出力する。 各データラッチ回路 4 aはそれぞれ、 タイミ ング信号 1 2に同期して、 制御信号 1 3 aに基づき各移相回路 2 aに駆動電圧 1 4 aを供給する。
また、 データ分配回路 5 bは、 制御信号 1 1 bに基づき、 各データラッチ回路 4 bに対して制御信号 1 3 bを出力する。 各データラッチ回路 4 bはそれぞれ、 タイミング信号 1 2に同期して、 制御信号 1 3 bに基づき各移相回路 2 bに駆動 電圧 1 4 bを供給する。
一方、 分配合成器 3は、 各放射素子 1を励振させるための高周波信号を分配し て各移相器 2に出力する。 各移相器 2は各データラッチ回路 4 a， 4 bから供給 される駆動電圧 1 4 a , 1 4 bにより移相量が設定され、 その移相量だけ高周波 信号の位相を変化させて、 各放射素子 1にそれぞれ供給する。 各放射素子 1は給 電位相に応じた位相の放射をする。
なお、 各移相器 2は各放射素子 1に供給される高周波信号を増幅するための増 幅器を含んでいてもよい。
次に、 図 1に示されたフェーズドアレーアンテナ装置の動作について説明する c 制御装置 8は、 予め設定されている放射素子 1の位置と使用する周波数とに基 づいて、 放射ビームを所望の方向に向けるのに最適な移相量を、 M個の放射素子 1毎にそれぞれ 2ビットの精度で計算し、 制御信号 1 1 a， 1 1 bとして各デー タ分配回路 5 a， 5 bにそれぞれ出力する。
制御信号 1 1 aはデータ分配回路 5 aによって、 各データラッチ回路 4 aに制 御信号 1 3' aとして分配 '供給される。 同じく、 制御信号 1 1 bはデータ分配回 路 5 bによって、 各データラッチ回路 4 bに制御信号 1 3 bとして分配 ·供給さ れる。
ところで、 放射素子 1の放射の方向は、 各放射素子 1毎に 1個ずっ徐々に切り 換えられるのではなく、 アンテナ部 7の全ての放射素子 1について一斉に切り換 えられなければならない。 このため各データラッチ回路 4 a， 4 bはそれぞれ、 ビーム方向を切り換えるためのタイミング信号 1 2に同期して、 保持データを入 力データである制御信号 1 3 a， 1 3 bに書き換える。 そして、 この保持データ (制御信号 1 3 a， 1 3 b ) に基づいて選択的に、 移相回路 2 a， 2 bのマイク 口波スィツチに駆動電圧 1 4 a， 1 4 bを一斉に印加する。
マイクロ波スィッチに駆動電圧 1 4 a， 1 4 bが印加されると、 そのマイクロ 波スィッチが含まれる移相回路 2 a， 2 bがオン状態になる。 どの移相回路 2 a , 2 b (すなわち、 移相器 2のどのビット） がオン状態になるかで、 その移相器 2 の移相量が設定される。
各移相器 2は、 このようにして設定された移相量だけ高周波信号の位相を変え て、 各放射素子 1に給電する。 各放射素子 1は給電位相に応じた位相の放射をす るので、 その放射が等位相面が生成することによって、 この等位相面と垂直な方 向に放射ビームが形成される。
図 1に示されたフェーズドアレーアンテナ装置では、 各放射素子 1毎に各移相 器 2が設けられている。 これによつて、 各放射素子 1毎に高周波信号の位相を制 御することができるので、 所望の方向に精度よく放射ビームを形成することがで きる。
なお、 複数個の放射素子 1に対して 1個の移相器 2を設けるようにすることも できる。 この場合、 1個の移相器 2で位相制御された高周波信号が複数個の放射 素子 1に分配供給される。
次に、 図 1に示されたフェーズドアレーアンテナ装置のアンテナ部 7の構造に ついて説明する。 図 2は、 アンテナ部 7の構造を示す分解図である。 また、 図 3 (A) はアンテナ部 7の全体断面図であり、 図 3 ( B ) はアンテナ部 7の局部拡 大断面図である。
アンテナ部 7は図 2に示されるように多層構造を有している。 すなわち、 放射 素子層 4 1、 第 1の誘電体層 4 2、 第 1の電磁結合層 4 3、 第 2の誘電体層 4 4、 第 1の移相回路 · T F T回路層 （以下、 移相回路 · T F T回路層のことを移相回 路層と略記する） 4 5、 第 3の誘電体層 4 6、 第 2の電磁結合層 4 7、 第 4の誘 電体層 4 8、 第 2の移相回路層 4 9、 第 5の誘電体層 5 0、 第 3の電磁結合層 5 1の各層がこの順に密着形成されている。
以上の各層 4 1〜5 1はプロセス中のフォトリソグラフィ技術、 エッチング技 術、 印刷技術等により形成され、 積層または接着により多層化される。 例えば、 放射素子層 4 1は第 1の誘電体層 4 2の片面に、 また第 1の移相回路層 4 5は第 3の誘電体層 4 6の片面に、 それぞれ印刷技術等により形成される。
また、 第 3の電磁結合層 5 1の下には給電用のラジアル導波路 5 2が配置され ている。
以上の各層 4 ：!〜 5 1 とラジアル導波路 5 2は、 すべて同形であり同じ大きさ をしている。 図 2ではすベて方形をしているが、 円形または六角形等の多角形で あってもよレヽ。
第 1の移相回路層 4 5と第 2の移相回路層 4 9とを合わせて位相制御層と呼ぶ。 なお、 図 1に示された各移相器 2はそれぞれ 2個の移相回路 2 a， 2 bを含んで いるので、 これに対応して位相制御層は 2つの移相回路層 4 5， 4 9を有してい る。 したがって、 各移相器 2がそれぞれ 3個以上の移相回路を含んでいる場合に は、 位相制御層に含まれる移相回路層を 3層以上にしてもよい。
放射素子層 4 1は、 図 1に示された M個の放射素子 1が平面的に配置されて構 成されている。 各放射素子 1は格子配列されている。 ただし、 放射素子 1を三角 配列や同心円状に配列してもよい。
各放射素子 1を二次元的に配置することによって、 放射ビームを二次元的に走 査することができる。 なお、 一次元的な走査で十分な場合には、 各放射素子 1を 一次元的に配置してもよい。
また、 各放射素子 1を不規則に配置することも可能である。 しかし、 各移相器 2の制御にはすべての放射素子 1の位置がかかわってくる。 このため、 各放射素 子 1を規則的に配置することによって、 移相器 2の制御が簡単になる。
また、 各放射素子 1の素子間隔は 0 . 5 g〜0 . 6 ; g程度 （λ ^ は使用電波 の波長） に設定されている。 これによつて、 放射ビームの走査範囲は、 実用上何 ら支障がない程度に広くなる。
第 1〜第 5の誘電体層 4 2， 4 4， 4 6， 4 8， 5 0には比誘電率が 2〜 5程 度の誘電体が用いられる。 例えば、 ガラスまたはテフロンを使用することができ る。 誘電率が低い誘電体は安価であり、 しかも誘電損失 （t a n S ) が小さいと いう特質をもっている。
なお、 第 1〜第 5の誘電体層 4 2， 4 4， 4 6， 4 8， 5 0に、 例えばガリウ ム砒素、 シリコンまたはアルミナセラミック等の誘電率が高い誘電体を用いても よい。
第 1の移相回路層 4 5は、 高周波信号が流れるストリップライン （図 5参照） 、 図 1に示された各移相器 2のそれぞれ一方の移相回路 2 aおよび T F T回路 6 a によって構成されている。 第 1の移相回路層 4 5には、 放射素子層 4 1における 放射素子 1 と同数の移相回路 2 aおよびデータラッチ回路 4 aが形成されている。 図 3 ( A) に示されるように、 各移相回路 2 aが形成される領域は、 放射素子 層 4 1に形成された各放射素子 1の素子間隔によって規定される。 この領域のこ とを移相器形成領域 3 1と呼ぶ。
第 1の移相回路層 4 5には、 各放射素子 1にそれぞれ対応する移相器形成領域 3 1がある。 各移相回路 2 aは、 その移相回路 2 aに結合された放射素子 1に対 応する移相器形成領域 3 1に形成されている。
また、 第 2の移相回路層 4 9は、 ス トリ ップライン、 各移相器 2のそれぞれ他 方の移相回路 2 bおよび T F T回路 6 bによって構成されている。 第 2の移相回 路層 4 9にも、 第 1の移相回路層 4 5と同様に、 各放射素子 1にそれぞれ対応す る移相器形成領域 3 1があり、 各移相回路 2 bは各放射素子 1に対応する移相器 形成領域 3 1に形成されている。
第 1の電磁結合層 4 3は、 導体板 （第 1の遮蔽板） 2 1と、 この導体板 2 1に 形成された複数個の結合ホール （第 1の結合手段） 2 2 aとによって構成されて W
15 いる。 この電磁結合層 4 3には、 放射素子層 4 1における放射素子 1と同数の結 合ホール 2 2 aが形成されている。 各結合ホール 2 2 aは長方形をしている。 な お、 この結合ホール 2 2 aは多角形であればよい。
同様に、 第 2の電磁結合層 4 7は、 導体板 （第 2の遮蔽板） 2 3と、 この導体 板 2 3に形成された複数個の結合ホール （第 2の結合手段） 2 4 aとによって構 成されている。 また、 第 3の電磁結合層 5 1は、 導体板 （第 3の遮蔽板） 2 5と、 この導体板 2 5に形成された複数個の結合ホール （第 3の結合手段） 2 6 aとに よって構成されている。 結合ホール 2 4 a， 2 6 aは、 結合ホール 2 2 aと同様 に形成されている。
なお、 第 1〜第 3の遮蔽板には、 電磁波を遮蔽する作用をもつ平板が使用され る。 第 1および第 2の遮蔽板には、 電波吸収体によって形成された平板を使用す ることも可能である。
放射素子層 4 1の各放射素子 1 と第 1の移相回路層 4 5の各移相回路 2 aとは、 第 1の電磁結合層 4 3の各結合ホール 2 2 aによって電磁結合される。 また、 第 1の移相回路層 4 5の各移相回路 2 aと第 2の移相回路層 4 9の各移相回路 2 b とは、 第 2の電磁結合層 4 7の各結合ホール 2 4 aによって電磁結合される。 ま た、 第 2の移相回路層 4 9の各移相回路 2 bとラジアル導波路 5 2とは、 第 3の 電磁結合層 5 1の各結合ホール 2 6 aによって電磁結合される。
また、 第 2の電磁結合層 4 7の導体板 2 3は接地されており、 導体板 2 3は第 3およぴ第 4の誘電体層 4 6， 4 8に適宜設けられたスルーホールを介して第 1 および第 2の移相回路層 4 5， 4 9を接地している。
以上の各層 4 1〜5 1に形成された放射素子 1、 結合ホール 2 2 a、 移相回路 2 a、 データラッチ回路 4 a、 結合ホール 2 4 a、 移相回路 2 b、 データラッチ 回路 4 bおよび結合ホール 2 6 aは、 各 1個ずつで 1つのュニットを構成してい る。
ラジアル導波路 5 2は、 断面が方形の筒状のリング 2 8と底板 （第 4の遮蔽 板） 2 7とによって構成される。 リング 2 8および底板 2 7はともに、 電磁波を 遮蔽するように導電部材によって形成される。 例えば金属、 またはエンジニアリ ックに金属メツキ等を施した材料によって形成される。 底板 2 7は第 3の電磁結合層 5 1の導体板 2 5に対して平行に配置され、 導体 板 2 5および底板 2 7はリング 2 8の両端面となっている。 ラジアル導波路 5 2 の内部は誘電体で満たされる場合もある。
図 1に示された分配合成器 3は、 第 3の電磁結合層 5 1 とラジアル導波路 5 2 とを合わせたものに相当する。
ラジアル導波路 5 2の底板 2 7の中央部には、 同軸給電部 （給電手段） 2 9が 配置されている。 この同軸給電部 2 9は底板 2 7を貫通しており、 同軸給電部 2 9の一端は底板 2 7の表面 （第 3の電磁結合層 5 1側の面） から 0 . 1〜0 . 5 λ g の長さだけ突き出ており、 他端は底板 2 7の裏面 （第 3の電磁結合層 5 1側 でない面） で同軸コネクタ 3 0に接続されている。
次に、 図 3 (A) ， ( B ) を用いて、 図 1に示されたアンテナ部 7における高 周波信号の流れについて説明する。 図 3 (A) ， ( B ) に示された矢印は、 高周 波信号の進行方向を示している。
高周波信号は同軸給電部 2 9から電磁波として放射され、 図 3 (A) に矢印で 示す方向にラジアル導波路 5 2内部 （導体板 2 5と底板 2 7との間） を伝搬して ゆく。 このときの電磁波のエネルギー損失は小さい。
ラジアル導波路 5 2内部を伝搬する電磁波は、 第 3の電磁結合層 5 1に形成さ れた結合ホール 2 6 aを経由して、 第 2の移相回路層 4 9に結合する。 なお、 各 結合ホール 2 6 aの位置とサイズを変えることによって、 各結合ホール 2 6 aに 結合する高周波信号の結合量を調節することができる。
第 2の移相回路層 4 9に結合した高周波信号は、 移相回路 2 bによって所定の 位相遅延を受ける。 その後、 高周波信号は第 2の電磁結合層 4 7に形成された結 合ホール 2 4 aを経由して、 第 1の移相回路層 4 5に結合する。
第 1の移相回路層 4 5に結合した高周波信号は、 移相回路 2 aによって再び所 定の位相遅延を受ける。 その後、 高周波信号は第 1の電磁結合層 4 3に形成され た結合ホール 2 2 aを経由して、 放射素子層 4 1に結合し、 放射素子 1から放射 される。
ところで、 第 2の移相回路層 4 9では、 放射素子 1に供給されるべき高周波信 号が、 ストリップライン全体から電磁波となって放射される。 し力、し、 この電磁 波の大部分は第 2の電磁結合層 4 7の導体板 2 3によって反射され、 第 1の移相 回路層 4 5には結合しない。 後述する位置に結合ホール 2 4 aを形成することに よって、 移相回路 2 bを通過した高周波信号に基づく電磁波のみが第 1の移相回 路層 4 5に結合される。 第 1の移相回路層 4 5においても同様である。
したがって、 第 1および第 2の電磁結合層 4 3 , 4 7によって、 第 1および第 2の移相回路層 4 5， 4 9で位相制御された高周波信号のみを各放射素子 1に供 給することができる。 これによつて、 各放射素子 1から所望の位相関係をもつ電 波を放射させることができる。
結合ホール 2 2 a , 2 4 a , 2 6 aの代わりに他の結合手段を用いることもで きる。 図 4 (A) は結合プローブを用いた場合のアンテナ部 7の構造を示す局部 拡大断面図であり、 図 4 ( B ) は結合スルーホールを用いた場合のアンテナ部 7 の構造を示す局部拡大断面図である。
図 4 ( A) に示されるように、 第 1〜第 3の結合手段として結合プローブ 2 2 b , 2 4 b , 2 6 bを用いることができる。
第 1の電磁結合層 4 3の結合プローブ 2 2 bは一端が放射素子層 4 1の放射素 子 1に接続され、 他端が第 1の移相回路層 4 5の移相回路 2 aに接続されている。 また、 第 2の電磁結合層 4 7の結合プローブ 2 4 bは一端が第 1の移相回路層 4 5の移相回路 2 aに接続され、 他端が第 2の移相回路層 4 9の移相回路 2 bに接 続されている。 また、 第 3の電磁結合層 5 1の結合プローブ 2 6 bは一端が第 2 の移相回路層 4 9の移相回路 2 bに接続され、 他端が導電板 2 5からラジアル導 波路 5 2の内部に突き出ている。
結合プローブ 2 6 bは、 ラジアル導波路 5 2の内部に突き出ている長さを変え ることによって、 結合プローブ 2 6 bに結合する高周波信号の結合量を調節する ことができる。
また、 図 4 ( B ) に示されるように、 第 1および第 2の結合手段として結合ス ルーホール 2 2 c， 2 4 cを用いることもできる。
放射素子層 4 1の放射素子 1 と第 1の移相回路層 4 5の移相回路 2 aとは、 結 合スルーホール 2 2 cによって結合されている。 また、 第 1の移相回路層 4 5の 移相回路 2 aと第 2の移相回路層 4 9の移相回路 2 bとは、 結合スルーホール 2 4 cによって結合されている。 なお、 第 2の移相回路層 49の移相回路 2 bとラ ジアル導波路 52とは、 結合プローブ 26 bによって結合されている。
なお、 図 4 (A) ， (B) に示されたアンテナ部 7の他の部分は、 図 3に示さ れたアンテナ部 7の相当部分と同じであるため、 その説明を省略する。
ところで、 結合手段を結合ホール 22 a , 24 a , 26 aとした場合、 導体板 2 1， 23， 25に結合ホール 22 a , 24 a, 26 aを形成するだけで結合手 段は完成する。
しかし、 結合手段を結合スルーホール 22 c， 24 cとすると、 導体板 2 1， 23に結合ホールを形成し、 さらにこの結合ホールの形成位置に合わせて第 1〜 第 4の誘電体層 42， 44， 46， 48に結合スルーホール 22 c， 24 cを形 成する必要がある。
また、 結合手段を結合プローブ 22 b， 24 b, 26 bとすると、 導体板 2 1， 23， 25に結合ホールを形成し、 第 1〜第 5の誘電体層 42， 44， 46， 4 8， 50に結合スル一ホールを形成した後、 この結合スルーホールに結合プロ一 ブ 22 b， 24 b, 26 bを挿入して、 結合手段が完成する。
このように、 結合手段としては、 結合ホール 22 a , 24 a, 26 aが最も形 成が容易で、 結合プローブ 22 b， 24 b, 26 bが最も形成が困難である。
しかしながら、 結合ホール 22 a， 24 a, 26 aでは高周波信号のエネルギ 一損失が最も大きく、 結合プローブ 22 b， 24 b, 26 bではこの損失が最も 少ない。
次に、 図 2に示された第 1および第 2の移相回路層 45， 49について更に説 明する。 図 5 (A) は第 1の移相回路層 45を構成する 1ユニッ トの回路構成図 であり、 図 5 (B) は第 2の移相回路層 49を構成する 1ユニッ トの回路構成図 である。 また、 図 6は高周波信号が流れるス トリ ップラインと結合ホール 22 a， 24 a, 26 aとの位置関係を示す断面図である。
まず、 第 1の移相回路層 45について説明する。 上述したように、 第 1の移相 回路層 45は、 ストリップライン、 図 1に示された移相回路 2 aおよび T FT回 路 6 aによって構成されており、 これらが図 2に示された第 3の誘電体層 46上 に一体的に形成されている。 そして、 図 5 (A) に示されるように、 ストリップ ライン 6 1 aと移相回路 2 aとデータラッチ回路 4 a とによって 1ュニットが構 成されている。
ストリップライン 6 1 aは、 図 2に示された第 1の電磁結合層 4 3の結合ホー ノレ 2 2 aに対応する位置から、 図 2に示された第 2の電磁結合層 4 7の結合ホー ル 2 4 aに対応する位置まで、 第 3の誘電体層 4 6上に印刷配線されている。 高周波信号の波長をえ g とすると、 図 6に示されるように、 結合ホール 2 2 a は、 ス ト リ ップライン 6 1 aの一端から λ Β Ζ 4離間したス ト リ ップライン 6 1 a上の位置の直上、 または直上近傍に配置されている。 また、 結合ホール 2 4 a は、 ストリップライン 6 1 aの他端からえ Β Z 4離間したストリップライン 6 1 a上の位置の直下、 または直下近傍に配置されている。
このような位置に結合ホール 2 2 a , 2 4 aを配置することによって、 ストリ ップライン 6 1 aの端部での高周波信号の反射を抑えることができるので、 高周 波信号のエネルギー損失を少なくすることができる。
ス トリ ップライン 6 1 aにはマイクロス トリ ップ線路、 トリプレート線路、 コ プレーナ線路、 スロット線路などの分布定数線路が使用される。
移相回路 2 aは、 1個のストリップ線路 6 2 aと 2個のマイクロ波スィツチと によって構成される。 ストリ ップ線路 6 2 aには、 例えばマイクロストリップ線 路、 トリプレート線路、 コプレーナ線路などの分布定数回路が使用される。 また、 マイクロ波スィツチにはマイクロマシンスィツチ 6 4 aが使用される。
移相回路 2 aでは、 ギヤップを有するストリップライン 6 1 aが U字形のスト リ ップ線路 6 2 aによって接続されており、 一方のマイクロマシンスィツチ 6 4 aがストリップライン 6 1 aのギヤップを跨ぐように配置され、 他方のマイク口 マシンスィツチ 6 4 aがストリップ線路 6 2 aの央部と接地 6 3 aとを接続する ように配置されている。 この移相回路 2 aはスィツチドライン形と呼ばれている。 移相回路 2 aは移相量が 1 8 0 ° となるように設計されている。
なお、 接地 6 3 aは、 図 2に示された第 3の誘電体層 4 6に適宜設けられたス ルーホールによって、 図 2に示された第 2の電磁結合層 4 7の接地された導体板 2 3と接続されている。
移相回路 2 aに含まれる 2個のマイクロマシンスィッチ 6 4 aは、 それらの近 傍に配置されたデータラッチ回路 4 aの出力側に接続されている。 2個のマイク ロマシンスィツチ 6 4 aは、 データラッチ回路 4 aが出力する駆動電圧 1 4 aに よって同時に動作して、 ギャップによって隔てられたストリップライン 6 1 aを 選択的に接続するとともに、 ストリップ線路 6 2 aを選択的に接地する。 こうし てストリップライン 6 1 aのサセプタンスを変えることによって、 給電位相を変 化させることができる。
なお、 データラツチ回路 4 aはマイクロマシンスィツチ 6 4 aの近傍に配置さ れているといったが、 複数個のデータラッチ回路 4 aを一力所にまとめて配置し、 そこから配線をのばして各マイクロマシンスィツチ 6 4 aを駆動するようにして あよい。
次に、 第 2の移相回路層 4 9について説明する。 上述したように、 第 2の移相 回路層 4 9は、 ストリップライン、 図 1に示された移相回路 2 bおよび T F T回 路 6 bによって構成されており、 これらが図 2に示された第 5の誘電体層 5 0上 に一体的に形成されている。 そして、 図 5 ( B ) に示されるように、 ストリップ ライン 6 1 bと移相回路 2 bとデータラッチ回路 4 bとによって 1ュニットが構 成されている。
ストリップライン 6 1 bは、 図 2に示された第 2の電磁結合層 4 7の結合ホー ル 2 4 aに対応する位置から、 図 2に示された第 3の電磁結合層 5 1の結合ホー ル 2 6 aに対応する位置まで、 第 5の誘電体層 5 0上に印刷配線されている。 図 6に示されるように、 結合ホール 2 4 a， 2 6 aはそれぞれ、 ストリップライン 6 1 bの端部から； I g / 4離間したストリップライン 6 1 b上の位置の直上およ び直下に配置されている。 あるいは、 直上近傍および直下近傍に配置されている。 移相回路 2 bは、 2個のストリップ線路 6 2 bと 2個のマイクロマシンスィッ チ 6 4 bとによって構成される。
移相回路 2 bでは、 2個のストリップ線路 6 2 bのそれぞれ一方の端部がスト リップライン 6 1 bの途中に接続されており、 2個のマイクロマシンスィツチ 6 4 bがそれぞれ 2個のストリップ線路 6 2 bの他方の端部と接地 6 3 bとを接続 するように配置されている。 この移相回路 2 bはローデッドライン形と呼ばれて いる。 移相回路 2 bは移相量が 9 0 ° となるように設計されている。 第 2の移相回路層 4 9の接地 6 3 bもまた、 図 2に示された第 4の誘電体層 4 8に適宜設けられたスルーホールによって、 第 2の電磁結合層 4 7の導体板 2 3 と接続されている。
移相回路 2 bに含まれる 2個のマイクロマシンスィツチ 6 4 bは、 それら近傍 に配置されたデータラッチ回路 4 bの出力側に接続されている。 他の部分は第 1 の移相回路層 4 5と同様である。
なお、 一般に、 移相量が大きい場合にはスィッチドライン形の方が良い特性が 得られ、 移相量が小さい場合にはローデッドライン形の方が良い特性が得られる。 このため、 ここでは 1 8 0 ° の移相回路 2 aにはスィッチドライン形を用い、 9 0 ° の移相回路 2 bにはローデッドライン形を用いたが、 移相回路 2 bにスイツ チドライン形を用いることも可能である。 また、 各移相回路 2 a、 2 bに反射形 などスィツチドライン形、 ローデッドライン形以外の移相回路を使用してもよい。 各データラッチ回路 4 a， 4 bはそれぞれ、 各マイクロマシンスィッチ 6 4 a， 6 4 bに対して同時に駆動電圧 1 4 a， 1 4 bを印加する。 これによつて、 各移 相回路 2 a， 2 bを同時に動作させることができるので、 移相器 2を 2ビッ トの ディジタル移相器として機能させることができる。
このように、 図 1に示されたフェーズドアレーアンテナ装置では、 2個の移相 回路 2 a， 2 bを異なる層に形成して、 2ビッ トのディジタル移相器を構成する。 同様に、 3個以上の移相回路をそれぞれ異なる層に形成することによって、 3ビ ット以上のディジタル移相器を構成することができる。
したがって、 放射素子層 4 1に形成された各放射素子 1の素子間隔にかかわら ず、 各移相器 2を形成することができるスペースを増やすことができる。 このた め、 各放射素子 1の素子間隔を広げずに、 各移相器 2のビット数を高めることが できるので、 放射ビームの走査範囲を狭めることなく、 放射ビームの走査の 1ス テップを小さくすることができる。
また、 従来のフェーズドアレーアンテナ装置の場合、 各放射素子の素子間隔を 0 . 5〜0 . 6 え g とすると、 各放射素子に対応する移相器形成領域 3 1に 3個 以上の移相回路を形成する場合には、 比誘電率が 1 0以上の誘電体基板を使用す る必要があった。 しかし、 高誘電率の誘電体は誘電損失が大きく、 しかも高価で ある。
これに対して、 図 1に示されたフェーズドアレーアンテナ装置では、 3ビット 以上のディジタル移相器を構成する場合でも、 各移相器形成領域 3 1に形成され る移相回路は 1個だけでよい。 このため、 第 2〜第 5の誘電体層 4 4， 4 6， 4 8， 5 0に低誘電率の誘電体を使用することができる。 低誘電率の誘電体は、 誘 電損失が小さく、 安価である。 したがって、 同じビッ ト数 （3ビット以上） のデ ィジタル移相器であれば、 従来よりも高周波信号のエネルギー損失を小さくでき、 しかも安価に製造することができる。
なお、 移相器 2が n個 （nは 2以上の整数） の移相回路を含み、 nビッ トのデ イジタル移相器を実現する場合、 各移相回路の移相量はそれぞれ、 1 8 0 ° ， 9 0 ° ， 4 5 ° ， 2 2 . 5 ° · · ·、 すなわち 2 π Ζ 2 ' ( iは 1〜ηの互いに異 なる整数） に設定される。
また、 移相器 2が同じ移相量の移相回路を含んでいてもよいが、 移相量が異な る複数個の移相回路で移相器 2を構成することよって、 同じ移相量の移相回路を 含む場合に比べて、 同数の移相回路で多種類の移相量を実現することができる。 換言すれば、 同種類の移相量を小型の移相器 2で実現することができるので、 図 1に示されたフェーズドアレーアンテナ装置を小型化することができる。
次に、 図 1に示された T F T回路 6 a， 6 bについて更に説明する。 図 7は図 2に示された第 1の移相回路層 4 5に形成された T F T回路 6 aの一構成例を示 すブロック図である。
T F T回路 6 aは M個の二重ラツチ回路 7 5 aを有しており、 各二重ラツチ回 路 7 5 aはそれぞれ図 1に示されたデータラッチ回路 4 aを 1個ずつ含んでいる c 各二重ラツチ回路 7 5 aは、 図 7に示されるようにマトリックス状に配置されて おり、 信号線 7 3と走査線 7 4とに接続されている。 また、 信号線 7 3は信号線 駆動回路 7 1に、 走査線 7 4は走査線駆動回路 7 2にそれぞれ接続されている。 図 8は図 7に示された二重ラツチ回路 7 5 aの構成を示すプロック図である。 二重ラッチ回路 7 5 aは縦列接続された 2個のデータラッチ回路によつて構成さ れており、 そのうちの後段が図 1に示されたデータラッチ回路 4 aである。 前段 のデータラッチ回路 8 1および後段のデータラッチ回路 4 aには、 Dフリップフ 口ップ等が使用される。
データラッチ回路 8 1の入力端子 D 1は信号線 7 3に接続され、 クロック入力 端子 C K 1は走査線 7 4に接続されている。 また、 データラッチ回路 4 aの入力 端子 D 2はデータラッチ回路 8 1の出力端子 Q 1に接続され、 クロック入力端子 C K 2は図 1に示された制御装置 8に接続され、 ビーム方向を切り換えるための タイミング信号 1 2が入力される。 さらに、 データラッチ回路 4 aの出力端子 Q 2は図 5 ( A) に示された移相回路 2 aの 2個のマイクロマシンスィッチ 6 4 a に接続されている。
データラッチ回路 8 1は走査線 7 4からの走査パルスに同期して、 信号線 7 3 から入力された信号を保持する。 ここでデータラッチ回路 8 1によって保持され た信号が制御信号 1 3 aとなる。 また、 データラッチ回路 8 2はタイミング信号 1 2に同期して、 データラッチ回路 8 1から出力される制御信号 1 3 aを保持す るとともに、 保持している制御信号 1 3 aに基づいて駆動電圧 1 4 aをマイク口 マシンスィツチ 6 4 aに供給する。
図 1に示されたデータ分配回路 5 aは、 信号線駆動回路 7 1 と走査線駆動回路 7 2と信号線 7 3と走査線 7 4と M個のデータラッチ回路 8 1 とによって構成さ れる。 このように T F T回路 6 aを構成することによって、 T F T回路 6 a内の 配線を簡素化できる。
次に、 図 8に示された二重ラッチ回路 7 5 aの動作について説明する。 図 9は この二重ラッチ回路 7 5 aの動作を示すタイミングチャートであり、 図 9 (A) は信号線 7 3の信号のタイミングチャート、 図 9 ( B ) は走査線 7 4の走査パル スのタイミングチャート、 図 9 ( C ) はデータラッチ回路 8 1から出力される制 御信号 1 3 aのタイミングチャート、 図 9 ( D ) はタイミング信号 1 2のタイミ ングチャート、 図 9 ( E ) はデータラッチ回路 4 aから出力される駆動電圧 1 4 aのタイミングチヤ一トである。
走査線 7 4に走查パルスが加わると、 データラッチ回路 8 1は信号線 7 3かち 入力される信号の論理レベルを保持する。 図 9において、 p点で走查パルスが加 えられたとき、 信号線 7 3の信号の論理レベルは 「H」 であるから （図 9 ( A) ) 、 データラッチ回路 8 1は論理レベル 「H」 を保持する。 その後、 信号 線 7 3の信号の論理レベルが変化しても、 データラッチ回路 8 1は次に走查パル スが加えられるまで論理レベル 「H」 を保持する。 この間、 データラッチ回路 8 1はデータラッチ回路 4 aに、 制御信号 1 3 aとして論理レベル 「H」 を出力し 続ける （図 9 ( C ) ) 。
そして、 q点で制御装置 8からデータラッチ回路 4 aにタイミング信号 1 2が 出力されると、 データラッチ回路 4 aはこのタイミング信号 1 2に同期して、 デ 一タラツチ回路 8 1から出力される制御信号 1 3 aの論理レベル 「H」 を保持し、 論理レベル 「H」 を出力する。 この出力が駆動電圧 1 4 aとして、 2つのマイク ロマシンスィッチ 6 4 aに同時に印加される （図 9 ( E ) ) 。
次に、 r点で走査線 7 4に走查パルスが加わると、 そのとき信号線 7 3から入 力される信号の論理レベルは 「L」 であるから （図 9 ( A) ) 、 データラッチ回 路 8 1は論理レベル 「L」 を保持する。 このため、 データラッチ回路 8 1から出 力される制御信号 1 3 aの論理レベルは 「H」 から 「L」 に変わる （図 9
( C ) ) 。
そして、 s点で制御装置 8から再びタイミング信号 1 2が出力されると、 デー タラツチ回路 4 aはデータラッチ回路 8 1から出力される論理レベル 「L」 を保 持して、 これを出力する。 これにより、 マイクロマシンスィッチ 6 4への駆動電 圧 1 4 aの印加は停止される （図 9 ( E ) ) 。
このように信号線 7 3および走査線 7 4に接続されたデータラッチ回路 8 1の 後段に、 制御装置 8からのタイミング信号 1 2に同期して制御信号 1 3 aを保持 するデータラッチ回路 4 aを設けることによって、 タイミング信号 1 2に同期し て、 すべての移相回路 2 aに対して一斉に駆動電圧 1 4 aを出力することができ る。
図 2に示された第 2の移相回路層 4 9にも、 第 1の移相回路層 4 5と同様に T F T回路 6 bが形成されている。 すなわち、 図 1に示されたデータラッチ回路 4 bをそれぞれ含む二重ラッチ回路がマトリックス状に配置され、 各二重ラッチ回 路は信号線と走査線とによって、 信号線駆動回路と走査線駆動回路とにそれぞれ 接続されている。
したがって、 第 1および第 2の移相回路層 4 5， 4 9に形成された各データラ ツチ回路 4 a , 4 bに同一のタイミング信号 1 2を供給することによって、 位相 制御層に形成されたすベての移相回路 2 a , 2 bに対して一斉に駆動電圧 1 4 a , 1 4 bが出力されるので、 すべての放射素子 1の放射を同時に切り換えることが できる。
次に、 図 1に示された T F T回路 6 a， 6 bの他の例について更に説明する。 図 1 0は、 第 1の移相回路層 4 5に形成された T F T回路 6 aの他の構成例を示 すブロック図である。
図 1 0に示された T F T回路 6 aでは、 4個のデータラッチ回路 4 a毎に 4ビ ッ トのシフ トレジスタ 7 6が設けられている。 すなわち、 データ分配回路 5 aの 出力側にシフトレジスタ 7 6が接続され、 このシフトレジスタ 7 6の出力側に各 ビット毎にデータラッチ回路 4 aがそれぞれ接続され、 各データラッチ回路 4 a の出力側に移相回路 2 aのマイクロマシンスィツチ 6 4 aがそれぞれ 2個ずつ接 続されている。
このように、 データ分配回路 5 aと各データラッチ回路 4 aとの間にシフトレ ジスタ 7 6を挿入することによって、 データ分配回路 5 a と各データラッチ回路 4 aとの間の配線を簡素化することができる。
シフトレジスタ 7 6には、 データ分配回路 5 aから制御信号 1 3 aがシリアル に入力されるとともに、 図 1に示された制御装置 8から.シフトクロック信号 1 5 が入力される。 また、 各データラッチ回路 4 aには制御装置 8からタイミング信 号 1 2が入力される。
シフトレジスタ 7 6は直列入力並列出力形シフ トレジスタであり、 シリアルな 制御信号 1 3 aを各データラッチ回路 4 aに対してパラレルに出力する。 各デー タラツチ回路 4 aはタイミング信号 1 2に同期して、 シフトレジスタ 7 6の各ビ ットから出力される制御信号 1 3 aを保持するとともに、 保持している制御信号 1 3 aに基づいて駆動電圧 1 4 aをマイクロマシンスィツチ 6 4 aに出力する。 次に、 図 1 0に示された T F T回路 6 aの動作について説明する。
データ分配回路 5 aからシフトレジスタ 7 6に、 移相回路 2 aの駆動を制御す るための制御信号 1 3 aがシリアルに出力される。
シフトレジスタ 7 6はシフトクロック信号 1 5の入力により、 制御信号 1 3 a を最初のビットに格納する。 そして、 次のシフ トクロック信号 1 5が入力される と、 最初のビットに格納された制御信号 1 3 aをその次のビットに転送するとと もに、 最初のビットに新たな制御信号 1 3 aを格納する。 同様にして、 あるビッ トに格納された制御信号 1 3 aはシフトク口ック信号 1 5に同期して、 その次の ビットに転送される。
したがって nビッ トのシフ トレジスタの場合、 シフ トクロック信号 1 5が n回 入力されると、 シフトレジスタに格納された制御信号 1 3 aが更新される。 図 1 0に示されたシフトレジスタ 7 6は 4ビッ トであるから、 4回のシフトクロック 信号 1 5で、 格納された制御信号 1 3 aが更新される。
制御装置 8からシフトク口ック信号 1 5が 4回出力されて、 シフトレジスタ 7 6内の制御信号 1 3 aが更新されると、 制御装置 8からビーム方向を切り換える ためのタイミング信号 1 2が各データラッチ回路 4 aに出力される。 各データラ ツチ回路 4 aは、 このタイミング信号 1 2が入力されると、 そのときシフトレジ スタ 7 6からパラレルに出力されている制御信号 1 3 aを一斉にラッチして、 各 移相回路 2 aに駆動電圧 1 4 aを出力する。
第 2の移相回路層 4 9にも、 第 1の移相回路層 4 5と同様に、 4ビットのシフ トレジスタ 7 6を備えた T F T回路 6 bが形成されている。 したがって、 第 1お よび第 2の移相回路層 4 5， 4 9に形成された各データラッチ回路 4 a， 4 に 同一のタイミング信号 1 2を供給することによって、 位相制御層に形成されたす ベての移相回路 2 a , 2 bに対して一斉に駆動電圧 1 4 a， 1 4 bが出力される c これにより、 すべての放射素子 1の放射を同時に切り換えることができる。
なお、 ここでは T F T回路 6 a， 6 bに 4ビッ トのシフ トレジスタ 7 6が使用 される例を示したが、 他のビッ ト数のシフトレジスタを利用して T F T回路 6 a， 6 bを構成してもよレ、。
従来のフェーズドアレーアンテナ装置では、 移相回路を駆動するために、 モジ ユール化された I Cが使用されていた。 この駆動用 I Cは、 駆動する各移相器毎 にモジュール化されているので、 高利得フェーズドアレーアンテナを実現するに は、 多数の駆動用 I Cが必要だった。 このため、 これら多数の駆動用 I Cを外付 けするための広いスペースが必要となり、 フェーズドアレーアンテナ装置が大型 化する一因になっていた。
しかし、 図 1に示されたフェーズドアレーアンテナ装置では、 これまで述べて きたように、 移相回路 2 a , 2 b駆動用の T F T回路 6 a， 6 bをそれぞれ移相 回路 2 a， 2 bとともに一体的に形成する。 これによつて、 駆動用 I Cを配置す るためのスペースを除去することができるので、 フェーズドアレーアンテナ装置 を小型化することができる。
次に、 図 5に示されたマイクロマシンスィッチ 6 4 a， 6 4 bについて更に説 明する。 図 1 1は第 2の移相回路層 4 9に形成されたマイクロマシンスィツチ 6 4 bの構造を示す斜視図である。
マイクロマシンスィツチ 6 4 bは、 電極 9 1 と微小可動子 9 2と支持部材 9 3 とによって構成される。 微小可動子 9 2と支持部材 9 3とを合わせてカンチレバ 一とレヽう。
図 1 1に示されるように、 第 5の誘電体層 5 0上にはストリップ線路 6 2 bと 接地 6 3 bとが離間して形成されている。 電極 9 1はこのストリップ線路 6 2 b と接地 6 3 bとの間の誘電体層 5 0上に印刷配線技術により形成されている。 し かし、 電極 9 1はストリップ線路 6 2 bおよび接地 6 3 bのいずれにも接触して いない。 ストリップ線路 6 2 bおよび接地 6 3 bはそれぞれ同じ高さに形成され ているが、 電極 9 1はストリップ線路 6 2 bおよび接地 6 3 bよりも十分低く形 成されている。
また、 微小可動子 9 2は電極 9 1の上方に形成され、 ス トリ ップ線路 6 2 b、 接地 6 3 bおよび電極 9 1 と対向している。 支持部材 9 3は誘電体層 5 0上に形 成され、 微小可動子 9 2を片持ち支持している。
電極 9 1および微小可動子 9 2は導体で形成されるが、 支持部材 9 3は導体、 半導体、 絶縁体のいずれで形成してもよい。
図 1 2は図 1 1に示されたマイクロマシンスィツチ 6 4 bの平面図である。 図 1 2に示されるように、 2個のマイクロマシンスィッチ 6 4 bは、 2個のストリ ップ線路 6 2 bの対称線に対して対称に配置されている。 また、 2個のマイクロ マシンスィツチ 6 4 bに含まれるそれぞれの電極 9 1は、 1個のデータラッチ回 路 4 bの出力側に接続され、 データラッチ回路 4 bから同時に駆動電圧 （外部電 圧） 1 4 bが供給される。
次に、 マイクロマシンスィッチ 6 4 bの動作について説明する。 図 1 3 ( A) は図 1 1に示されたマイクロマシンスィツチ 6 4 bの開状態を示す断面図であり、 図 1 3 ( B ) は図 1 1に示されたマイクロマシンスィッチ 6 4 bの閉状態を示す 断面図である。 また、 図 1 3 ( C ) は図 1 1に示されたマイクロマシンスィッチ 6 4 bの他の構成例を示す断面図である。
まず、 タイミング信号 1 2が印加されたとき制御信号 1 3 bの論理レベルが 「L」 であれば、 データラッチ回路 4 bは電極 9 1に駆動電圧 1 4 bを印加しな レ、。 このとき微小可動子 9 2は図 1 3 (A) に示されるように、 ストリップ線路 6 2 bおよび接地 6 3 bの上方にあって、 ストリップ線路 6 2 bおよび接地 6 3 bと接触しないため、 マイクロマシンスィツチ 6 4 bは開状態になる。
また、 前述したように電極 9 1はストリップ線路 6 2 bおよび接地 6 3 bと接 触しないように形成されているため、 ストリップ線路 6 2 bは開放される。 この ときス トリ ップライン 6 1 bのサセプタンスは変化しないので、 放射素子 1への 給電位相は変化しない。
また、 タイミング信号 1 2が印加されたとき制御信号 1 3 bの論理レベルが 「H」 であれば、 データラッチ回路 4 bは電極 9 1に駆動電圧 1 4 bを印加する このとき電極 9 1に印加される駆動電圧 1 4 bは 1 0 0 [ V ] 程度以下である。 電極 9 1にこのような正の駆動電圧 1 4が印加されると、 電極 9 1の表面には 正電荷が現れ、 電極 9 1に対向する微小可動子 9 2の表面には静電誘導によって 負電荷が現れる。 そして、 電極 9 1の正電荷と微小可動子 9 2の負電荷との静電 力によって吸引力が発生する。 この吸引力によって、 微小可動子 9 2は図 1 3 ( B ) に示されるように、 電極 9 1の方に引き下げられる。
これにより、 微小可動子 9 2はストリップ線路 6 2 bおよび接地 6 3 bと接触 するため、 マイクロマシンスィッチ 6 4 bは閉状態になり、 ス トリ ップ線路 6 2 bは微小可動子 9 2を介して接地 6 3 bと高周波的に接続される。 このときスト リップライン 6 1 bのサセプタンスが変化するので、 放射素子 1への給電位相が 変化する。
なお、 上述したように、 電極 9 1の高さはストリップ線路 6 2 bおよび接地 6 3 bよりも十分低い。 このため、 微小可動子 9 2がス トリ ップ線路 6 2 bおよび 接地 6 3 bと接触するときに、 微小可動子 9 2が電極 9 1 と接触することはない。 また、 図 1 1に示されたマイクロマシンスィツチ 6 4 bでは、 微小可動子 9 2 が支持部材 9 3によって片持ち支持されているが、 微小可動子 9 2が両持ち支持 されるものであってもよいことはいうまでもない。
また、 図 1 1に示されたマイクロマシンスィツチ 6 4 bはオーム接触形のマイ クロマシンスィッチであるが、 図 1 3 ( C ) に示されるように微小可動子 9 2の 下側の面 （すなわち、 ストリップ線路 6 2 b、 接地 6 3 bおよび電極 9 1 と対向 する面） に誘電体膜 9 4が形成されたカンチレバーを用いる容量結合形のマイク ロマシンスィツチを使用することもできる。
また、 図 1 1に示されたマイクロマシンスィツチ 6 4 bでは、 駆動電圧 1 4 b が電極 9 1に印加されているが、 データラッチ回路 4 bの出力側を微小可動子 9 2に接続して、 微小可動子 9 2に駆動電圧 1 4 bを印加することによって、 電極 9 1 と微小可動子 9 2との間に静電力が発生するようにしてもよい。
第 1の移相回路層 4 5に形成されたマイクロマシンスィツチ 6 4 aも、 ここで 説明したマイクロマシンスィッチ 6 4 bと同じ構造をしており、 マイクロマシン スィッチ 6 4 bと同じように動作する。
従来のフェーズドアレーアンテナ装置では、 マイクロ波スィツチとして P I N ダイオードが使用されていた。 しかし、 P I Nダイオードは半導体接合面におけ るエネルギー損失が大きいため、 消費電力が大きくなる。
これに対して、 図' 1に示されたフェーズドアレーアンテナ装置では、 マイクロ 波スィッチとしてマイクロマシンスィッチ 6 4 a， 6 4 bを使用するため、 マイ ク口波スィツチにおける消費電力を 1 0分の 1程度以下に低減することができる。 なお、 消費電力の問題を無視すれば、 マイクロ波スィッチとして P I Nダイォ 一ドを使用することも可能である。
(第 2の実施の形態）
図 1 4は本発明によるフェーズドアレーアンテナ装置の第 2の実施の形態の構 成を示すブロック図である。 図 1 4において、 図 1〜図 1 3と同等または相当部 分には同一符号を付し、 適宜その説明を省略する。 以下に示す図 1 5および図 1 6についても同様である。
図 14に示されたフェーズドアレーアンテナ装置は、 移相器 1 02として 4ビ ットのディジタル移相器を備えている。 したがって、 各放射素子 1に接続された 移相器 1 02はそれぞれ、 4個の移相回路 2 a， 2 b , 2 c， 2 dを含んでいる。 これに対応して、 丁 丁回路1 06 aは、 各移相器 1 02の移相回路 2 a , 2 b毎にそれぞれ設けられたデータラッチ回路 4 a， 4 bを含んでいる。 また、 T FT回路 1 06 bは、 各移相器 1 02の移相回路 2 c , 2 d毎にそれぞれ設けら れたデータラッチ回路 4 c， 4 dを含んでいる。
また、 制御装置 1 08は、 M個の移相器 1 02に対してそれぞれ 4ビットの精 度で、 最適な移相量を計算する。 そして、 制御装置 1 08は、 TFT回路 1 06 aのデータ分配回路 1 05 aに対して制御信号 1 1 1 aを出力し、 T F T回路 1 06 bのデータ分配回路 1 05 bに対して制御信号 1 1 1 bを出力する。
データ分配回路 1 05 aは、 制御信号 1 1 1 aに基づき、 各データラッチ回路
4 a , 4 bに対して制御信号 1 3 a， 1 3 bをそれぞれ出力する。 また、 データ 分配回路 1 05 bは、 制御信号 1 1 1 bに基づき、 各データラッチ回路 4 c， 4 dに対して制御信号 1 3 c， 1 3 dをそれぞれ出力する。
各データラッチ回路 4 a〜4 dはそれぞれ、 制御装置 1 08から出力されるタ ィミング信号 1 2に同期して、 制御信号 1 3 a〜1 3 dに基づき各移相回路 2 a 〜 2 dに駆動電圧 1 4 a〜 1 4 dをそれぞれ供給する。
図 1 4に示されたフェーズドアレーアンテナ装置も、 図 1に示されたフェーズ ドアレーアンテナ装置と同様に、 図 2および図 3 (A) に示されるような多層構 造を有している。 図 1 5は図 14に示されたフェーズドアレーアンテナ装置の第 1および第 2の移相回路層 45， 49の回路構成図であり、 図 1 5 (A) は第 1 の移相回路層 45を構成する 1ユニッ トの回路構成図であり、 図 1 5 (B) は第 2の移相回路層 49を構成する 1ュニットの回路構成図である。
第 1の移相回路層 45は、 ストリップライン 6 1 a、 図 1 4に示された移相回 路 2 a， 2 bおよび TFT回路 1 06 aによって構成されている。 そして、 図 1
5 (A) に示されるように、 ストリップライン 6 1 aと移相回路 2 a, 2 bとデ 一タラツチ回路 4 a， 4 bとによって 1ユニットが構成されている。 このュニッ トが、 図 3 (A) に示される移相器形成領域 3 1毎に形成される。
移相回路 2 aは、 図 5 (A) に示された移相回路 2 aと同じものであり、 移相 量が 1 80° のスィッチドライン形の移相回路である。 また、 移相回路 2 bは、 図 5 (B) に示された移相回路 2 bと同じものであり、 移相量が 90° のローデ ッドライン形の移相回路である。 移相回路 2 a と移相回路 2 bは、 ストリップラ イン 6 1 aの途中に接続されるように配置されている。
また、 データラッチ回路 4 aは、 移相回路 2 aに含まれる 2個のマイクロマシ ンスィッチ 64 aの入力側に接続され、 データラッチ回路 4 bは、 移相回路 2 b に含まれる 2個のマイクロマシンスィツチ 64 bの入力側に接続されている。 第 2の移相回路層 49は、 ストリップライン 6 1 b、 図 1 4に示された移相回 路 2 c， 2 dおよび T FT回路 1 06 bによって構成されている。 そして、 図 1 5 (B) に示されるように、 ストリップライン 6 1 aと移相回路 2 c , 2 dとデ 一タラツチ回路 4 c， 4 dとによって 1ユニッ トが構成されている。 このュニッ トが、 図 3 (A) に示される移相器形成領域 3 1毎に形成される。
移相回路 2 c， 2 dは共に、 図 5 (B) に示された移相回路 2 bと同様のスィ ツチドライン形の移相回路である。 ただし、 移相回路 2 c， 2 dの移相量はそれ ぞれ、 45° ， 22. 5° に設定されている。 移相回路 2 c， 2 dは、 ストリツ プライン 6 1 dの途中に接続されるように配置されている。
また、 データラッチ回路 4 c， 4 dはそれぞれ、 移相回路 2 c、 2 dのマイク ロマシンスィツチ 64 c、 64 dの入力側に接続されている。
図 1 6は第 1の移相回路層 45に形成された T FT回路 1 06 aの構成例を示 すブロック図である。
T FT回路 1 06 aは二重ラツチ回路 75 a， 75 bを M個ずつ有している。 二重ラッチ回路 75 bは、 図 8に示された二重ラッチ回路 75 aと同様の構成を 有しており、 各二重ラツチ回路 75 bはそれぞれ図 1 4に示されたデータラッチ 回路 4 bを 1個ずつ含んでいる。
図 1 6に示されるように、 二重ラッチ回路 75 aと二重ラッチ回路 75 bとが 対をなし、 マトリ ックス状に配置される。 各二重ラッチ回路 75 a， 75 bはそ れぞれ、 信号線 73および走査線 74を介して、 信号線駆動回路 1 7 1および走 査線駆動回路 1 7 2に接続される。
図 1 4に示されたデータ分配回路 1 0 5 aは、 信号線駆動回路 1 7 1、 走査線 駆動回路 1 7 2、 信号線 7 3、 走査線 7 4、 二重ラッチ回路 7 5 a , 7 5 bに含 まれる 2 X M個のデータラツチ回路 8 1によって構成されている。
また、 第 2の移相回路層 4 9にも、 第 1の移相回路層 4 5と同様に、 T F T回 路 1 0 6 bが形成されている。
このように、 図 1 4に示されたフェーズドアレーアンテナ装置では、 第 1およ び第 2の移相回路層 4 5， 4 9の各層の移相器形成領域 3 1に、 それぞれ 2個の 移相回路 2 a， 2 bおよび 2 c , 2 dを形成する。 このため、 図 1に示されたフ エーズドアレーアンテナ装置よりも少ない層で、 同じビット数のディジタル移相 器を実現することができる。
また、 上述したように、 各放射素子 1の素子間隔が 0 . 5〜0 . 6 の場合、 移相器形成領域 3 1に形成される移相回路の数が 2個までであれば、 第 2〜第 5 の誘電体層 4 4， 4 6， 4 8， 5 0に低誘電率の誘電体を使用することができる。 このため、 図 1 4に示されたフェーズドアレーアンテナ装置の誘電損失は、 図 1 に示されたフェーズドアレーアンテナ装置と同等である。
なお、 第 1および第 2の移相回路層 4 5， 4 9の各層の移相器形成領域 3 1に、 それぞれ 3個以上の移相回路を形成することも可能である。 ただし、 この場合、 第 2〜第 5の誘電体層 4 4， 4 6， 4 8， 5 0に比誘電率が 1 0以上の誘電体を 使用する必要がある。
(第 3の実施の形態）
図 1に示されたフェーズドアレーアンテナ装置では、 図 3に示されるように、 各移相器 2は、 その移相器 2に結合された放射素子 1に対応する移相器形成領域 3 1に形成されている。 これに対して、 各移相器 2は、 この移相器形成領域 3 1 と、 この移相器形成領域 3 1に隣接する移相器形成領域 3 1とにまたがって形成 されてもよい。
図 1 7は本発明によるフェーズドアレーアンテナ装置の第 3の実施の形態の構 成を示すアンテナ部の断面図である。 図 1 7において、 図 1〜図 1 6と同等また は相当部分には同一符号を付し、 適宜その説明を省略する。 以下に示す図 1 8お よび図 1 9についても同様である。
図 1 7に示されるように、 第 1の移相回路層 2 4 5には、 各放射素子 1にそれ ぞれ対応する移相器形成領域 3 1がある。 第 2の移相回路層 2 4 9についても同 饿でめる。
各放射素子 1のうちの 1個を放射素子 1 一 1とする。 この放射素子 1 一 1は、 結合プローブ 2 2 bによって、 第 1の移相回路層 2 4 5に形成された移相器 2—
1 と電磁的に結合されている。 この移相器 2— 1は、 第 1の移相回路層 2 4 5に おいて、 放射素子 1 一 1に対応する移相器形成領域 3 1と、 この移相器形成領域
3 1に隣接する移相器形成領域 3 1とにまたがって形成される。 また、 移相器 2 一 1は、 結合プローブ 2 4 b， 2 6 bによってラジアル導波路 5 2と電磁的に結 合されている。
また、 放射素子 1 一 1に隣接する放射素子 1を放射素子 1 一 2とすると、 この 放射素子 1 一 2に結合された移相器 2— 2は、 第 2の移相回路層 2 4 9において、 放射素子 1 一 2に対応する移相器形成領域 3 1と、 この移相器形成領域 3 1に隣 接する移相器形成領域 3 1とにまたがって形成される。 移相器 2— 2は、 結合プ ローブ 2 2 b， 2 4 bによって放射素子 1— 2と電磁的に結合され、 結合プロ一 ブ 2 6 bによってラジアル導波路 5 2と結合されている。
図 1 8は第 1の移相回路層 2 4 5を構成する 1ュニットの回路構成図である。 図 1 8に示されるように、 ストリップライン 6 1 aと移相回路 2 a〜2 dとデー タラツチ回路 4 a〜4 dとによって 1ュニットが構成されている。
移相回路 2 a〜2 dは、 図 1 5 ( A) ， ( B ) に示された移相回路 2 a〜 2 d と同じものであり、 各々移相量が 1 8 0 ° ， 9 0 ° ， 4 5 ° ， 2 2 . 5 ° の移相 回路である。 移相器 2— 1は、 移相回路 2 a〜2 dによって構成されるので、 4 ビッ トのディジタル移相器となる。 移相器 2— 2についても、 同様に、 4ビット のディジタル移相器が構成される。
上記したように、 図 1 7に示されたフェーズドアレーアンテナ装置では、 隣接 する複数の移相器形成領域 3 1にまたがつて各移相器 2— 1 , 2— 2が形成され る。 このため、 第 1および第 2の移相回路層 1 4 5， 1 4 9の各層において、 移 相器 2— 1， 2— 2の 1個あたりの形成スペースを広くとることができる。 した がって、 誘電率が高い誘電体を使用しなくても、 3ビット以上の移相器 2— 1 , 2- 2を形成することができる。
また、 移相器 2— 1， 2— 2には、 移相器 2— 1， 2— 2をコンパク トに形成 するための最良の形状がある。 図 1 7に示されるように各移相器 2— 1， 2— 2 を形成することによって、 移相器 2— 1， 2— 2の最良の形状を崩さずに各移相 器 2— 1， 2— 2を形成することができる。 このため、 移相器 2— 1， 2— 2の 集積度が上がるので、 フェーズドアレーアンテナ装置を小型化することができる c 図 1 9は図 1 7に示されたフェーズドアレーアンテナ装置の他の構成を示すァ ンテナ部の断面図である。 図 1 9に示されるように、 移相器 2— 1の一部 2— 1 aと他部 2— 1 bとを異なる移相回路層 245 a, 245 bに形成し、 移相器 2 — 2の一部 2— 2 aと他部 2— 2 bとを更に異なる移相回路層 249 a, 249 bに形成してもよレ、。 このように、 各移相器 2— 1， 2— 2をそれぞれ複数の移 相回路層にわたって形成すれば、 各移相器 2— 1， 2— 2を形成することができ るスペースが増える。
例えば、 移相回路層 245 a， 249 aに、 図 1 8と同様に、 移相量が 2 π/ 2 ' ( i = 1 , 2, 3, 4) の移相回路を形成し、 移相回路層 245 b， 249 bに、 移相量が 2 πΖ2 ' ( i = 5， 6， 7, 8 ) の移相回路を形成することが できる。 これにより、 各移相器 2— 1， 2— 2のビット数を更に高めることがで きるので、 放射ビームの走査の 1ステップを小さくすることができる。
なお、 移相器 2— 1， 2- 2はそれぞれ、 放射素子 1— 1， 1一 2に対応する 移相器形成領域 3 1 と、 隣接する移相器形成領域 3 1のうちの 1個とにまたがつ て形成されてもよいし、 隣接する移相器形成領域 3 1のうちの 2個以上とにまた がって形成されてもよい。
また、 移相器 2— 1， 2— 2はそれぞれ、 放射素子 1一 1， 1 _ 2に対応する 移相器形成領域 3 1と、 隣接する移相器形成領域 3 1と、 隣接する移相器形成領 域 3 1に更に隣接する移相器形成領域 3 1 とにまたがって形成されてもよい。 なお、 図 1 9において、 22 1， 223， 225, 227, 229は電磁結合 層を構成する導電板である。
産業上の利用可能性 以上説明したように本発明によれば、 装置を大型化することなく、 放射ビーム の走査範囲が十分広く しかも細かいビーム走査が可能なフェーズドアレーアンテ ナ装置を実現することができる。 すなわち、 本発明によるフェーズドアレーアン テナ装置は軽量であり、 可搬性に優れている。 したがって、 本発明が衛星通信お よび衛星放送の地球局アンテナとして利用される場合、 地上に固定された地球局 で使用できることは言うまでもないが、 車両や飛行機などの移動体に搭載して使 用する場合、 可搬性に優れているので特に有用である。
また、 本発明によるフェーズドアレーアンテナ装置は、 人工衛星に搭載される 衛星搭載用アンテナとしても利用できる。 衛星搭載用アンテナの重量は衛星の打 ち上げコストに大きく影響するので、 軽量な本発明によるフェーズドアレーアン テナ装置を搭載することによって、 人工衛星の打ち上げコス トの削減も期待でき る。

Claims

請求の範囲
(1) 複数個の放射素子が形成された放射素子層と、 前記各放射素子に結合され て前記各放射素子に供給される信号の位相を制御する移相器が複数個形成された 位相制御層とを有する多層構造を備え、
前記各移相器はそれぞれ、 少なくとも 1個の移相回路を含み、
前記位相制御層は、 少なくとも 1個の前記移相回路がそれぞれ形成された複数 の層を有する多層構造を備えることを特徴とするフェーズドアレーアンテナ装置。
(2) 請求項 1において、
前記各移相回路はそれぞれ、 前記信号が流れる分布定数線路と、
この分布定数線路のサセプタンスを変化させる分布定数回路と、
前記分布定数線路の途中に前記分布定数回路を選択的に接続させるスィッチ素 子とを備えることを特徴とするフェーズドアレーアンテナ装置。
(3) 請求項 1において、
前記各移相器はそれぞれ、 前記移相回路を n個 （nは 2以上の整数） 含むこと を特徴とするフェーズドアレーアンテナ装置。
(4) 請求項 3において、
前記移相器に含まれる前記各移相回路の移相量はそれぞれ、 2 π/2 ' ( iは 1〜nの互いに異なる整数） であることを特徴とするフェーズドアレーアンテナ
(5) 請求項 1において、
前記位相制御層を構成する各層には、 前記各移相器に含まれる前記移相回路が 少なくとも 1個ずつ形成されることを特徴とするフェーズドアレ一アンテナ装置 c
(6) 請求項 1において、
前記各放射素子に結合された前記各移相器はそれぞれ、 同数の前記移相回路を 含む同じ移相器であることを特徴とするフェーズドアレーアンテナ装置。
(7) 請求項 1において、
前記各放射素子は、 二次元的に配置されることを特徴とするフェーズドアレー アンテナ装置。
(8) 請求項 1において、
前記各放射素子は、 規則的に配置されることを特徴とするフェーズドアレーア ンテナ装置。
(9) 請求項 1において、
前記各移相器は、 前記各放射素子毎に設けられることを特徴とするフェーズド アレーアンテナ装置。
(1 0) 請求項 9において、
前記位相制御層を構成する各層はそれぞれ、 前記各放射素子の素子間隔によつ て規定されかつ前記各放射素子にそれぞれ対応する複数の移相器形成領域を有し、 前記各移相回路は、 前記各移相回路に結合された前記各放射素子に対応する前 記移相器形成領域に形成されることを特徴とするフェーズドアレーアンテナ装置。
(1 1) 請求項 2において、
前記各移相回路の前記各スィツチ素子の入力側に接続されかつタイミング信号 によって入力データで保持データを書き換える複数個のデータラッチ回路を備え、 すべての前記データラッチ回路には同一の前記タイミング信号が与えられ、 こ れによって前記タイミング信号に同期して前記位相制御層に形成されたすベての 前記スィツチ素子に前記外部電圧が一斉に印加されることを特徴とするフェーズ ドアレ一アンテナ装置。
(1 2) 請求項 1 1において、
前記各データラッチ回路は、 前記位相制御層を構成する各層にマトリックス状 に配置されることを特徴とするフェーズドアレーアンテナ装置。
(1 3) 請求項 1 1において、
前記各データラツチ回路は、 前記位相制御層を構成する各層に前記各分布定数 線路および前記各移相回路とともに一体的に形成されることを特徴とするフエ一 ズドアレーアンテナ装置。
(14) 請求項 1において、
前記放射素子層と前記位相制御層との間に配置されかつ電磁波を遮蔽する第 1 の遮蔽板と、
この第 1の遮蔽板に形成されかつ前記各放射素子と前記各移相器とをそれぞれ 電磁的に結合させる複数個の第 1の結合手段と、
前記位相制御層を構成する各層の間に配置されかつ電磁波を遮蔽する第 2の遮 蔽板と、
この第 2の遮蔽板に形成されかつ前記位相制御層を構成する各層を電磁的に結 合させる複数個の第 2の結合手段とを備えることを特徴とするフェーズドアレー
( 1 5 ) 請求項 1 4において、
前記各第 1の結合手段および前記各第 2の結合手段は、 結合ホール、 結合プロ ーブおよび結合スルーホールのうちのいずれか 1つであることを特徴とするフエ ーズドアレーアンテナ装置。
( 1 6 ) 請求項 2において、
前記放射素子層と前記位相制御層との間に配置されかつ電磁波を遮蔽する第 1 の遮蔽板と、
この第 1の遮蔽板に形成されかつ前記各放射素子と前記各移相器とをそれぞれ 電磁的に結合させる複数個の第 1の結合手段と、
前記位相制御層を構成する各層の間に配置されかつ電磁波を遮蔽する第 2の遮 蔽板とを備え、
この第 2の遮蔽板に形成されかつ前記位相制御層を構成する各層を電磁的に結 合させる複数個の第 2の結合手段と、
前記各第 1の結合手段および前記各第 2の結合手段はそれぞれ、 前記分布定数 線路の端部から前記信号の 4分の 1波長離間した前記分布定数線路上の位置また はこの位置の近傍に配置されることを特徴とするフェーズドアレーアンテナ装置。
( 1 7 ) 請求項 1において、
前記放射素子層側と異なる側の前記位相制御層の表面に密着配置されかつ電磁 波を遮蔽する第 3の遮蔽板と、
この第 3の遮蔽板と平行に配置されかつ電磁波を遮蔽する第 4の遮蔽板と、 この第 4の遮蔽板に設けられかつ前記第 3および第 4の遮蔽板の間に電磁波を 放射する給電手段と、
前記第 3の遮蔽板に前記各移相器毎に設けられかつ前記給電手段から放射され て前記第 3および第 4の遮蔽板の間を伝搬する前記電磁波を電磁結合により取り 出す複数個の第 3の結合手段とを備え、
各第 3の結合手段により取り出された前記電磁波は、 前記各移相器を介して前 記各放射素子に供給されることを特徴とするフェーズドアレーアンテナ装置。
( 1 8 ) 請求項 1 7において、
前記各第 3の結合手段は、 結合ホールまたは結合プローブであることを特徴と するフェーズドアレーアンテナ装置。
( 1 9 ) 請求項 2において、
前記位相制御層を構成する各層はそれぞれ、 誘電体層上に形成され、
前記各移相回路に含まれる前記スィツチ素子は、 前記誘電体層上に形成された 電極と、
前記誘電体層上に形成された支持部材によって支持されるとともに前記電極お よび前記分布定数回路と対向する位置に配置されかつ導体によつて形成された微 小可動子とを備え、
前記電極または前記微小可動子に外部電圧が選択的に印加されることによって 前記微小可動子が前記分布定数回路に高周波的に接続されることを特徴とするフ エーズドアレーアンテナ装置。
( 2 0 ) 請求項 1 9において、
前記微小可動子は、 前記電極および前記分布定数回路と対向する面に形成され た誘電体膜を備えることを特徴とするフェーズドアレーアンテナ装置。
( 2 1 ) 請求項 1 9において、
前記誘電体層は、 ガラスまたはテフロンで形成されることを特徴とするフエ一 ズドアレーアンテナ装置。
( 2 2 ) 請求項 9において、
前記位相制御層を構成する各層はそれぞれ、 前記各放射素子の素子間隔によつ て規定されかつ前記各放射素子にそれぞれ対応する複数の移相器形成領域を有し、 前記各放射素子のうちの 1個の放射素子に結合された前記移相器は、 前記位相 制御層を構成する一層における前記 1個の放射素子に対応する前記移相器形成領 域とこの移相器形成領域に隣接する前記移相器形成領域とにまたがって形成され、 前記 1個の放射素子に隣接する他の 1個の放射素子に結合された前記移相器は、 前記位相制御層を構成する他の一層における前記他の 1個の放射素子に対応する 前記移相器形成領域とこの移相器形成領域に隣接する前記移相器形成領域とにま たがって形成されることを特徴とするフェーズドアレーアンテナ装置。
( 2 3 ) 請求項 2 2において、
前記各移相器は、 前記位相制御層を構成する各層のうちの複数の層にわたって 形成されることを特徴とするフェーズドアレーアンテナ装置。
( 2 4 ) 請求項 2 2において、
前記放射素子層と前記位相制御層との間に配置されかつ電磁波を遮蔽する第 1 の遮蔽板と、
この第 1の遮蔽板に形成されかつ前記各放射素子と前記各移相器とをそれぞれ 電磁的に結合させる複数個の第 1の結合手段と、
前記位相制御層を構成する各層の間に配置されかつ電磁波を遮蔽する第 2の遮 蔽板と、
この第 2の遮蔽板に形成されかつ前記位相制御層を構成する各層を電磁的に結 合させる複数個の第 2の結合手段とを備えることを特徴とするフヱーズドアレー アンテナ装置。
( 2 5 ) 請求項 2 4において、
前記各第 1の結合手段おょぴ前記各第 2の結合手段は、 結合プローブであるこ とを特徴とするフェーズドアレーアンテナ装置。
( 2 6 ) 請求項 2 2において、
前記放射素子層側と異なる側の前記位相制御層の表面に密着配置されかつ電磁 波を遮蔽する第 3の遮蔽板と、
この第 3の遮蔽板と平行に配置されかつ電磁波を遮蔽する第 4の遮蔽板と、 この第 4の遮蔽板に設けられかつ前記第 3および第 4の遮蔽板の間に電磁波を 放射する給電手段と、
前記第 3の遮蔽板に前記各移相器毎に設けられかつ前記給電手段から放射され て前記第 3およぴ第 4の遮蔽板の間を伝搬する前記電磁波を電磁結合により取り 出す複数個の第 3の結合手段とを備え、
PCT/JP1999/003083 1998-06-09 1999-06-09 Dispositif d'antenne reseau a commande de phase WO1999065107A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU40612/99A AU4061299A (en) 1998-06-09 1999-06-09 Phased-array antenna device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP16040498A JPH11355028A (ja) 1998-06-09 1998-06-09 フェーズドアレーアンテナ装置
JP10/160404 1998-06-09

Publications (1)

Publication Number Publication Date
WO1999065107A1 true WO1999065107A1 (fr) 1999-12-16

Family

ID=15714215

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/003083 WO1999065107A1 (fr) 1998-06-09 1999-06-09 Dispositif d'antenne reseau a commande de phase

Country Status (3)

Country Link
JP (1) JPH11355028A (ja)
AU (1) AU4061299A (ja)
WO (1) WO1999065107A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690618A (zh) * 2021-08-05 2021-11-23 北京行晟科技有限公司 一种全极化相控电磁表面单元
WO2023241157A1 (zh) * 2022-06-16 2023-12-21 华为技术有限公司 天线单元、天线及通信装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01290301A (ja) * 1988-05-18 1989-11-22 Toyo Commun Equip Co Ltd フェーズド・アレイ・アンテナ
JPH04213905A (ja) * 1990-12-11 1992-08-05 Aisin Seiki Co Ltd 平面アレイアンテナ
JPH06291544A (ja) * 1993-04-02 1994-10-18 Tech Res & Dev Inst Of Japan Def Agency アレイアンテナ装置
JPH07202548A (ja) * 1993-12-29 1995-08-04 Toshiba Corp ビーム走査アンテナ
JPH09172317A (ja) * 1995-07-18 1997-06-30 Lucent Technol Inc 多層統合電力分配装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01290301A (ja) * 1988-05-18 1989-11-22 Toyo Commun Equip Co Ltd フェーズド・アレイ・アンテナ
JPH04213905A (ja) * 1990-12-11 1992-08-05 Aisin Seiki Co Ltd 平面アレイアンテナ
JPH06291544A (ja) * 1993-04-02 1994-10-18 Tech Res & Dev Inst Of Japan Def Agency アレイアンテナ装置
JPH07202548A (ja) * 1993-12-29 1995-08-04 Toshiba Corp ビーム走査アンテナ
JPH09172317A (ja) * 1995-07-18 1997-06-30 Lucent Technol Inc 多層統合電力分配装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690618A (zh) * 2021-08-05 2021-11-23 北京行晟科技有限公司 一种全极化相控电磁表面单元
WO2023241157A1 (zh) * 2022-06-16 2023-12-21 华为技术有限公司 天线单元、天线及通信装置

Also Published As

Publication number Publication date
AU4061299A (en) 1999-12-30
JPH11355028A (ja) 1999-12-24

Similar Documents

Publication Publication Date Title
US6492943B1 (en) Phased-array antenna apparatus
US7554504B2 (en) Integrated circuit beamforming horn array
US6559798B1 (en) Phased array antenna and method of manufacturing the same
US6496147B1 (en) Active phased array antenna and antenna controller
JP3288059B2 (ja) ２つの偏波で動作する放射素子のための給電装置
Parker et al. Phased arrays-part II: implementations, applications, and future trends
EP0456680B1 (en) Antenna arrays
US6028552A (en) Waveguide phased array antenna apparatus
US5617103A (en) Ferroelectric phase shifting antenna array
EP1146592A1 (en) Phased array antenna and its manufacturing method
JPH1117435A (ja) フェーズドアレーアンテナ装置
JPH06177634A (ja) 偏光変更を敏捷にする無線周波ラジエータモジュール及び方法
JP2000261235A (ja) トリプレート線路給電型マイクロストリップアンテナ
US7839349B1 (en) Tunable substrate phase scanned reflector antenna
JPH1174717A (ja) フェーズドアレーアンテナ装置
US6987488B1 (en) Electromagnetic phase shifter using perturbation controlled by piezoelectric transducer and pha array antenna formed therefrom
JP2000236207A (ja) アクティブフェイズドアレイアンテナ及びアンテナ制御装置
WO2001001517A1 (fr) Antenne reseau a commande de phase
WO1999065107A1 (fr) Dispositif d'antenne reseau a commande de phase
JPH11191707A (ja) 平面アレーアンテナ
US6466171B1 (en) Microstrip antenna system and method
US6429822B1 (en) Microwave phase-shifter and electronic scanning antenna with such phase-shifters
TW202320413A (zh) 相位陣列天線裝置
Pochiraju et al. Amplitude and phase controlled reflectarray element based on an impedance transformation unit
WO2000045466A1 (fr) Antenne a reseau a elements en phase a polarisation circulaire et commutee

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AU CA CN US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WA Withdrawal of international application